JP4137279B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4137279B2 JP4137279B2 JP11624699A JP11624699A JP4137279B2 JP 4137279 B2 JP4137279 B2 JP 4137279B2 JP 11624699 A JP11624699 A JP 11624699A JP 11624699 A JP11624699 A JP 11624699A JP 4137279 B2 JP4137279 B2 JP 4137279B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- plating layer
- plating
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、プリント配線板及びその製造方法、並びにプリント配線板の製造時に用いられる金属張積層板に関するものである。
【0002】
【従来の技術】
プリント配線板の製造方法は、サブトラクティブ法(Subtractive Process)と、アディティブ法(Additive Process)とに大別される。サブトラクティブ法はエッチング法とも呼ばれ、銅張積層板の表面銅箔を化学的に腐食することを特徴とする。ここで、プリント配線板(両面板)41をサブトラクティブ法により製造する方法を、図10〜図12に基づいて簡単に説明する。
【0003】
まず、絶縁基材42の両面に厚さ数十μmの銅箔43を貼着してなる銅張積層板44を用意する。この銅張積層板44の所定箇所に、ドリリング等によってスルーホール形成用孔45を形成する。穴あけ工程を行うとスルーホール形成用孔45内にスミアが生じるため、それを溶解して除去すべくデスミア液で銅張積層板44を処理する。デスミア工程の後、銅箔43に由来する下地層46の全体及びスルーホール形成用孔45の内壁面に、無電解銅めっきによって薄付けめっき層47を形成する。このようなめっき工程の後、薄付けめっき層47上にマスク48を形成する。そして、マスク48の開口部49から露出している箇所に、電解銅めっきによって厚付けめっき層50を形成する(図10参照)。このようなめっき工程の後、マスク48を剥離し(図11参照)、はんだめっき等により厚付けめっき層50上にエッチングレジストを形成した状態でエッチングを行う。このエッチングにより薄付けめっき層47及び下地層46を除去し、導体パターン52同士を分断する。そして、最後にエッチングレジストを剥離すれば、所望のプリント配線板41が完成する(図12参照)。
【0004】
【発明が解決しようとする課題】
ところが、このような方法では形状のよいファインパターンを正確に形成することができず、エッチングの特性上、ボトムのほうがトップよりも長くなった、いわゆる裾広がり形状の導体パターン52になりやすかった。従って、ファイン化・高精度化が要求される部分(例えばボンディングパッド部分)のパターンを形成することが困難であった。
【0005】
本発明は上記の課題に鑑みてなされたものであり、その目的は、形状のよいファインな導体パターンを形成することが可能なプリント配線板の製造方法等を提供することにある。
【0006】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、サブトラクティブ法により形成されためっきスルーホール及び導体パターンを備えるプリント配線板の製造方法において、絶縁基材の両面に厚さ0.5μm〜7.0μmの導電性金属箔を貼着してなる金属張積層板の所定箇所に、スルーホール形成用孔を形成する穴あけ工程と、前記スルーホール形成用孔内にあるスミアを溶解除去するとともに、前記導電性金属箔の厚さが当初の1/10〜1/2に減少する条件下でデスミア液を処理するデスミア工程と、前記導電性金属箔に由来する下地層及び前記スルーホール形成用孔の内壁面に薄付けめっき層を形成する第1のめっき工程と、前記薄付けめっき層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に厚付けめっき層を形成する第2のめっき工程と、前記マスクを剥離してからエッチングを行うことにより、同マスク下にあった前記薄付けめっき層及び下地層を除去して導体パターン同士を分断することを特徴とするプリント配線板の製造方法をその要旨とする。
【0007】
請求項2に記載の発明は、請求項1において、前記第1のめっき工程では無電解めっき浴が用いられ、前記第2のめっき工程では電解めっき浴が用いられるとした。
【0008】
請求項3に記載の発明では、請求項1において、前記デスミア液として過マンガン酸ナトリウム溶液が用いられ、30℃〜70℃で5分〜20分処理されるとした。
【0009】
請求項4に記載の発明は、請求項1乃至3のいずれか1項において、前記エッチングによる導体パターン分断工程は、前記第2の工程により形成される厚付けめっき層上にエッチングレジストを設けない状態で行われるとした。
【0010】
請求項5に記載の発明では、請求項1に記載のプリント配線板の製造方法で製造されるプリント配線板において、前記導体パターンは、絶縁基材に設けられた厚さ0.2μm〜3.0μmの金属下地層と、前記金属下地層上に形成された厚さ0.5μm〜2.5μmの薄付けめっき層と、前記薄付けめっき層上に形成された厚さ15μm〜50μmの厚付けめっき層とを含んで構成されていることを特徴とするプリント配線板をその要旨とする。
【0012】
以下、本発明の「作用」について説明する。
【0013】
請求項1〜4に記載の発明によると、穴あけ工程時に発生したスミアは、デスミア工程を経ることによって溶解除去されるとともに、このとき導電性金属箔も溶解除去されてさらに薄くなる。そして、第1のめっき工程により薄付けめっき層が形成され、さらに第2のめっき工程によって厚付けめっき層が形成されることにより、後に導体パターンとなるべき部分のみが選択的に厚くなる。この後、エッチングを行って、マスク下にあった薄付けめっき層及び下地層を除去することにより、導体パターン同士が分断される。本発明の場合、薄付けめっき層及び下地層はともに薄いため、導体パターン分断工程においてエッチングにより除去すべき厚さ分も相当少ない。従って、分断されてできあがった導体パターンが裾広がり形状になりにくく、形状のよいファインパターンを正確に形成することができる。
【0014】
請求項2に記載の発明によると、スルーホール形成用孔の内壁面にめっき層を形成するときのみ無電解めっき浴を用い、その後は安価であってめっき析出速度の速い電解めっき浴を用いている。このため、コスト性及び生産性を向上させることができる。
【0016】
請求項4に記載の発明によると、導体パターン分断工程において、エッチングレジストを形成・剥離する工程が不要となる結果、工数が減り、生産性が向上する。また、このときのエッチングに伴って厚付けめっき層が除去される厚さ分も極めて少なく、パターン形成精度等に特に悪影響を及ぼすこともない。
【0017】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のプリント配線板1及びその製造方法を図1〜図7に基づき詳細に説明する。
【0018】
図7に示されるように、本実施形態のプリント配線板1は、サブトラクティブ法により形成された導体パターン2及びめっきスルーホール3を絶縁基材4の表裏に備えた、いわゆる両面板である。即ち、このプリント配線板1は導体層を2層有するものとなっている。絶縁基材4としては、例えばエポキシ樹脂、ポリイミド樹脂、BT(ビスマレイミドトリアジン)樹脂等をガラスクロス基材に含浸したものが用いられる。本実施形態では、比較的安価なエポキシ樹脂を含浸した基材(いわゆるガラスエポキシ基材)を選択している。なお、この絶縁基材4は、金属張積層板としての銅張積層板5に由来する。
【0019】
絶縁基材4の表裏に形成された導体パターン2は、厚さ0.2μm〜3.0μmの下地層としての銅下地層6と、銅下地層6上に形成された薄付け銅めっき層7と、薄付け銅めっき層7上に形成された厚付け銅めっき層8とからなる。即ち、前記導体パターン2は、3層構造になっている。なお、銅下地層6は、極薄の導電性金属箔である極薄の銅箔9に由来する。ここでは、隣接する導体パターン2間のスペースは約35μmに設定され、導体パターン2のライン幅(トップ部分の幅)は約70μmに設定されている。
【0020】
絶縁基材4の表裏に形成された導体パターン2同士は、絶縁基材4を貫通するように形成されためっきスルーホール3を介して電気的に接続されている。めっきスルーホール3内の導体層は、スルーホール形成用孔10の内壁面に形成された薄付け銅めっき層7と、薄付け銅めっき層7上に形成された厚付け銅めっき層8とからなる。即ち、めっきスルーホール3内の導体層は、2層構造になっている。めっきスルーホール3のランド3aは、導体パターン2と同じ構造、つまり3層構造になっている。
【0021】
次に、本実施形態のプリント配線板1を製造する手順を説明する。
まず、金属張積層板としての銅張積層板5を用意する。図1に示されるように、銅張積層板5の絶縁基材4の両面には、極薄の銅箔9が貼着されている。具体的にいうと、銅箔9の厚さは、0.5μm〜7.0μmであることがよく、特には1.0μm〜3.0μmであることがよい。銅箔9を薄くしすぎると、箔自体の取扱性が悪くなり接着作業が困難になる。逆に、銅箔9が厚くなりすぎると、後述する導体パターン分断工程においてエッチングにより除去すべき厚さ分を十分に減じることができなくなる。従って、ここでは厚さ3.0μmの銅箔9(純度99.8%以上の電解銅箔)を用いている。
【0022】
銅箔9以外の金属箔としては、例えばアルミニウム箔、スズ箔、金箔、銀箔、白金箔、ニッケル箔等が使用可能である。ただし、安価でありエッチング性も優れているという点を考慮すると、やはり本実施形態のごとく銅箔9を選択することが好ましい。
【0023】
続く穴あけ工程では、用意しておいた銅張積層板5の所定箇所に、ドリル加工によって直径0.1mm〜0.2μmのスルーホール形成用孔10を形成する(図2参照)。より小径のスルーホール形成用孔10を形成したい場合、ドリル加工に代えてレーザー加工を実施してもよい。
【0024】
このような穴あけ工程を行うと、発熱によってスルーホール形成用孔10内にスミアが生じる。そのため、発生したスミアを溶解して除去すべく、デスミア液で銅張積層板5を処理する。なお、プラズマ法によりデスミア処理を行うことも可能である。
【0025】
上記デスミア工程では、極薄の銅箔9が消失しない程度の条件下、具体的には銅箔9の厚さが当初の1/10〜1/2に減少する程度の条件下でデスミア液を処理することがよい。この場合、デスミア液として、硫酸、クロム酸、アルカリ過マンガン酸塩等の溶液が用いられる。本実施形態では、酸化力のあまり強くない過マンガン酸ナトリウム溶液を、30℃〜70℃で5分〜20分処理した。このようなデスミア処理によって、スミアをほぼ完全に除去するとともに、銅箔9の厚さを当初の厚さの1/3程度に減少させた。その結果、図2に示されるように、極薄の銅箔9に由来する厚さ約1.0μmの下地層6を形成した。下地層6の厚さは0.2μm〜3.0μmの範囲内であることがよい。
【0026】
デスミア工程の後、次いでスルーホール形成用孔10の内壁面にめっきを析出させるための触媒核付与を行い、さらにその触媒核を活性化処理する。触媒核の付与には、貴金属イオンや貴金属コロイドなどが用いられ、一般的には塩化パラジウムやパラジウムコロイド等が使用される。
【0027】
触媒核付与及びその活性化処理を行った後、次いで下地層6の表面全体及びスルーホール形成用孔10の内壁面に、無電解銅めっきによって薄付け銅めっき層7を形成する(図3参照)。
【0028】
第1のめっき工程では、無電解めっき浴の一種である無電解銅めっき浴が用いられるとともに、それを用いて厚さ0.5μm〜2.5μmの薄付け銅めっき層7が形成される。本実施形態では、同層7の厚さを約1.0μmに設定している。この層7が薄すぎると、後のめっき工程においてスルーホール形成用孔10の内壁面全体に電解めっきを確実に析出させることができなくなるおそれがある。従って、めっきスルーホール3の導通不良につながり、十分に信頼性向上を図ることができなくなるおそれがある。逆に、この層7を厚く形成しすぎると、生産性の低下やコスト高につながることに加え、導体パターン分断工程においてエッチングにより除去すべき厚さ分を十分に減じることができなくなるおそれがある。
【0029】
第1のめっき工程の後、次いで薄付け銅めっき層7上にめっきレジストとなる所定のマスク11を形成する。この場合、マスク11は市販のドライフィルムフォトレジストを用いて形成されることがよい。感光性を有する材料の使用は、パターン形成精度の向上に貢献するからである。そして、このようなドライフィルムフォトレジストをラミネートした後、常法に従って露光・現像を行う。その結果、図4に示されるように、所定箇所に開口部12を有する厚さ35μmのマスク11が形成される。
【0030】
マスク形成工程の後、電解めっきの一種である電解銅めっき浴を用いて、開口部12から露出している箇所に厚付け銅めっき層8を形成する(図5参照)。このような厚付け銅めっき層8を形成すると、後に導体パターン2となるべき部分のみが選択的に厚くなる。前記電解銅めっき浴として、本実施形態では硫酸銅めっき浴を用いている。第2のめっきの結果、露出箇所に位置する薄付け銅めっき層7上には、厚さ15μm〜50μm程度の厚付け銅めっき層8が形成される。なお、同層8を薄くしすぎると、最終的に得られる導体パターン2の厚さを十分に確保することができなくなる。逆に、同層8を厚くしすぎると、生産性の低下やコスト高につながるおそれがある。本実施形態では、厚付け銅めっき層8の厚さを約20μmに設定した。
【0031】
第2のめっき工程の後、不要となったマスク11を剥離し、その下に位置している薄付け銅めっき層7を露出させる(図6参照)。そして、銅を溶解しうるエッチャントを用いてエッチング処理を行い、当該薄付け銅めっき層7及び銅下地層6を完全に除去する。ここでは厚付け銅めっき層8上に特にエッチングレジストを設けない状態で処理を実施しているため、厚付け銅めっき層8の表層も約2μm程度エッチングされる。そして、以上の工程を経ることにより、導体パターン2同士を分断し、図7のプリント配線板1を完成させた。
【0032】
従って、本実施形態によれば以下のような効果を得ることができる。
(1)本実施形態の製造方法では、薄付け銅めっき層7及び銅下地層6が、ともに極めて薄く形成される。そのため、導体パターン分断工程においてエッチングにより除去すべき厚さ分も、約2μmと従来に比べて相当少なくて済む。従って、同工程により分断されてできあがった導体パターン2は、裾広がり形状になりにくく、形状のよいファインパターンを正確に形成することができる。
【0033】
(2)本実施形態では、第1のめっき工程にて無電解銅めっき浴を用い、かつ第2のめっき工程にて電解銅めっき浴を用いることにより、プリント配線板1を製造している。言い換えると、スルーホール形成用孔10の内壁面にめっきを析出させるときのみ無電解銅めっき浴を用い、その後は極めて安価であってめっき析出速度の速い電解銅めっき浴を用いている。このため、コスト性及び生産性をよりいっそう向上させることができる。
【0034】
また、極めて薄い薄付け銅めっき層7が形成されることから、導体パターン分断工程においてエッチングにより除去すべき厚さ分も極めて少なくなる。ゆえに、これらのめっき浴の選択は、形状のよいファインパターンをよりいっそう正確に形成するうえで確実に貢献する。
【0035】
(3)本実施形態における導体パターン分断工程は、厚付け銅めっき層8上にエッチングレジストを設けないエッチングにより行われる。従って、当該工程においてエッチングレジストを形成・剥離する工程は、基本的に不要となる。その結果、全体の工数が減り、よりいっそう生産性を向上させることができる。また、このときのエッチングに伴って厚付け銅めっき層8が除去される厚さ分は、約2μmと極めて少ない。よって、上記エッチングを実施したとしても、パターン形成精度やコスト性に特に悪影響を及ぼすことはない。
【0036】
(4)上記製造方法を経て得られるプリント配線板1は、銅箔9に由来する厚さ約1.0μmの銅下地層6と、厚さ約1.0μmの薄付け銅めっき層7と、厚さ20μmの厚付け銅めっき層8とからなる導体パターン2を備えている。また、これら3層を形成する金属は、同種のもの(即ち銅)である。そして、このような導体パターン2には、導電部分としての十分な厚さ、形状、導電性等が確保されているほか、高い接続信頼性も確保されているという利点がある。
【0037】
(5)本実施形態では、絶縁基材4の両面に厚さ0.5μm〜7.0μmの銅箔9を貼着してなる銅張積層板5を用いて、プリント配線板1の製造を行っている。このような銅張積層板5を用いた場合、ソフトなデスミア処理によって、スミアをほぼ完全に除去可能であるとともに、好適な厚さの銅下地層6を容易にかつ確実に形成することができる。従って、この銅張積層板5は、上記の製造方法により優れたプリント配線板1を得るにあたって極めて好適な材料である、といえる。
【0038】
なお、本発明の実施形態は以下のように変更してもよい。
・ 本発明は、実施形態のような両面板に具体化されるのみにとどまらない。例えば、実施形態のプリント配線板1をコア基板として用い、図8に示される別例のような多層プリント配線板21を作製してもよい。また、同プリント配線板1をベース基板として用い、図9に示される別例のようなビルドアップ多層プリント配線板31を作製してもよい。
【0039】
・ 銅張積層板5以外のもの、例えばアルミニウム箔、スズ箔、金箔、銀箔、白金箔、ニッケル箔等が張り付けられた各種の金属張積層板を用いて、プリント配線板1の製造を行うことも可能である。
【0040】
・ 実施形態において述べたような湿式法に代え、例えばプラズマ法などに代表される乾式法によるデスミア工程を行ってもよい。
・ 第1のめっき工程において、無電解銅めっき浴以外の無電解めっき浴を用いることにより、例えば無電解はんだめっき層、無電解金めっき層、無電解パラジウムめっき層等を薄付け形成してもよい。
【0041】
・ 第2のめっき工程において、電解銅めっき浴以外の電解めっき浴を用いることにより、例えば無電解ニッケルめっき層、無電解クロムめっき層、無電解金めっき層等を厚付け形成してもよい。
【0042】
・ 薄付け無電解めっき層、厚付け電解めっき層及び下地層は、実施形態のように、必ずしも全て同種の金属からなるものでなくてもよく、異種金属の組み合わせからなるものでもよい。
【0043】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を、必要に応じその効果とともに以下に列挙する。(1) (例えばサブトラクティブ法などにより形成された)導体パターンを備えるプリント配線板において、前記導体パターンは、絶縁基材に貼着された厚さ0.5μm〜7.0μmの銅箔に由来する厚さ0.2μm〜2.5μmの銅下地層と、前記銅下地層上に形成された厚さ0.2μm〜2.5μmの薄付け無電解銅めっき層と、前記薄付け無電解銅めっき層上に形成された厚さ8.0μm以上の厚付け電解銅めっき層とによって構成されていることを特徴とするプリント配線板。従って、この技術的思想1に記載の発明によれば、信頼性、コスト性及びパターン形成精度に極めて優れ、高密度に配線されたプリント配線板を提供できる。
【0044】
(2) 請求項5、技術的思想1のいずれか1つに記載のプリント配線板をコア基板として用いた多層プリント配線板。従って、この技術的思想2に記載の発明によれば、信頼性、コスト性及びパターン形成精度に優れ、かつ高機能・高密度のプリント配線板を提供できる。
【0045】
(3) 請求項5、技術的思想1のいずれか1つに記載のプリント配線板をベース基板として用いたビルドアップ多層プリント配線板。従って、この技術的思想3に記載の発明によれば、信頼性、コスト性及びパターン形成精度に優れ、かつ高機能・高密度のプリント配線板を提供できる。
【0046】
(4) 絶縁基材の両面に厚さ0.5μm〜7.0μmの銅箔を貼着してなる銅張積層板。従って、この技術的思想4に記載の発明によれば、上記の製造方法を実施して優れたプリント配線板を得るにあたって好適な材料を提供できる。
【0047】
(5) エポキシ樹脂、ポリイミド樹脂またはBT樹脂を含浸したガラスクロス基材の両面に厚さ1.0μm〜3.0μmの銅箔を貼着してなる銅張積層板。従って、この技術的思想5に記載の発明によれば、上記の製造方法を実施して優れたプリント配線板を得るにあたって好適な材料を提供できる。
【0050】
(8) サブトラクティブ法により形成された導体パターンを備えるプリント配線板において、前記導体パターンは、絶縁基材に貼着された極薄の導電性金属箔に由来する厚さ0.2μm〜2.0μmの下地層と、前記下地層上に形成されためっき層とを含んで構成されていることを特徴とするプリント配線板。
【0051】
(9) サブトラクティブ法により形成された導体パターンを備えるプリント配線板において、前記導体パターンは、絶縁基材に貼着された厚さ0.5μm〜5.0μmの導電性金属箔に由来する厚さ0.2μm〜2.0μmの下地層と、前記下地層上に形成された薄付けめっき層と、前記薄付けめっき層上に形成された厚付けめっき層とを含んで構成されていることを特徴とするプリント配線板。
【0052】
【発明の効果】
以上詳述したように、請求項1〜4に記載の発明によれば、形状のよいファインな導体パターンを形成することが可能なプリント配線板の製造方法を提供することができる。
【0053】
請求項2に記載の発明によれば、コスト性及び生産性の向上を図ることができる。
【0054】
請求項4に記載の発明によれば、工数が減ることによって、生産性のよりいっそうの向上を図ることができる。
請求項5に記載の発明によれば、信頼性、コスト性及びパターン形成精度に優れたプリント配線板を提供することができる。
【図面の簡単な説明】
【図1】本発明を具体化した一実施形態のプリント配線板の製造に用いられる銅張積層板の部分概略断面図。
【図2】実施形態のプリント配線板の製造手順を説明するための部分概略断面図。
【図3】同プリント配線板の製造手順を説明するための部分概略断面図。
【図4】同プリント配線板の製造手順を説明するための部分概略断面図。
【図5】同プリント配線板の製造手順を説明するための部分概略断面図。
【図6】同プリント配線板の製造手順を説明するための部分概略断面図。
【図7】同プリント配線板の部分概略断面図。
【図8】別例の多層プリント配線板の部分概略断面図。
【図9】別例のビルドアップ多層プリント配線板の部分概略断面図。
【図10】従来のプリント配線板の製造手順を説明するための部分概略断面図。
【図11】従来のプリント配線板の製造手順を説明するための部分概略断面図。
【図12】従来のプリント配線板の部分概略断面図。
【符号の説明】
1,21,31…プリント配線板、2…導体パターン、3…めっきスルーホール、4…絶縁基材、5…金属張積層板としての銅張積層板、6…下地層としての銅下地層、7…薄付けめっき層としての薄付け銅めっき層、8…厚付けめっき層としての厚付け銅めっき層、9…導電性金属箔としての銅箔、10…スルーホール形成用孔、11…マスク、12…開口部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board, a manufacturing method thereof, and a metal-clad laminate used at the time of manufacturing the printed wiring board.
[0002]
[Prior art]
The printed wiring board manufacturing method is roughly classified into a subtractive process and an additive process. The subtractive method is also called an etching method and is characterized by chemically corroding the surface copper foil of the copper clad laminate. Here, a method of manufacturing the printed wiring board (double-sided board) 41 by the subtractive method will be briefly described with reference to FIGS.
[0003]
First, a
[0004]
[Problems to be solved by the invention]
However, such a method cannot accurately form a fine pattern having a good shape, and the bottom tends to be longer than the top in terms of etching characteristics, so that a so-called skirt-spreading
[0005]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a printed wiring board and the like capable of forming a fine conductor pattern having a good shape.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, in the invention according to
[0007]
According to a second aspect of the present invention, in the first aspect, an electroless plating bath is used in the first plating step, and an electrolytic plating bath is used in the second plating step.
[0008]
In invention of
[0009]
According to a fourth aspect of the present invention, in any one of the first to third aspects, the conductor pattern dividing step by etching does not provide an etching resist on the thick plating layer formed by the second step. It was done in the state.
[0010]
According to a fifth aspect of the present invention, in the printed wiring board manufactured by the printed wiring board manufacturing method according to the first aspect , the conductor pattern has a thickness of 0.2 μm to 3. A metal underlayer of 0 μm, a thin plating layer of 0.5 μm to 2.5 μm formed on the metal base layer, and a thickness of 15 μm to 50 μm formed on the thin plating layer The gist of the present invention is a printed wiring board including a plating layer .
[0012]
Below, a description will be given of "action" in the present invention.
[0013]
According to invention of Claims 1-4, while the smear which generate | occur | produced at the time of a drilling process is melt | dissolved and removed by passing through a desmear process, electroconductive metal foil is also melted and removed at this time, and it becomes still thinner. Then, the thin plating layer is formed by the first plating step, and the thick plating layer is further formed by the second plating step, so that only the portion to be the conductor pattern later is selectively thickened. Thereafter, etching is performed to remove the thin plating layer and the underlying layer that were under the mask, thereby separating the conductor patterns. In the case of the present invention, since both the thin plating layer and the underlayer are thin, the thickness to be removed by etching in the conductor pattern cutting step is considerably small. Therefore, the conductor pattern formed by being divided is less likely to have a flared shape, and a fine pattern having a good shape can be accurately formed.
[0014]
According to the second aspect of the present invention, an electroless plating bath is used only when a plating layer is formed on the inner wall surface of the through-hole forming hole, and thereafter an inexpensive electroplating bath having a high plating deposition rate is used. Yes. For this reason, cost efficiency and productivity can be improved.
[0016]
According to the fourth aspect of the present invention, in the conductor pattern dividing step, the step of forming and removing the etching resist is not required. As a result, the man-hour is reduced and the productivity is improved. In addition, the thickness of the thick plating layer removed by the etching at this time is extremely small, and the pattern formation accuracy and the like are not particularly adversely affected.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a printed
[0018]
As shown in FIG. 7, the printed
[0019]
The
[0020]
The
[0021]
Next, a procedure for manufacturing the printed
First, a copper clad
[0022]
As the metal foil other than the
[0023]
In the subsequent drilling step, a through-
[0024]
When such a drilling process is performed, smear is generated in the through-
[0025]
In the desmear process, the desmear liquid is applied under conditions such that the
[0026]
After the desmear process, a catalyst nucleus is applied for depositing plating on the inner wall surface of the through-
[0027]
After applying the catalyst nucleus and its activation treatment, a thin
[0028]
In the first plating step, an electroless copper plating bath which is a kind of electroless plating bath is used, and a thin
[0029]
After the first plating step, a
[0030]
After the mask formation step, a thick
[0031]
After the second plating step, the
[0032]
Therefore, according to the present embodiment, the following effects can be obtained.
(1) In the manufacturing method of the present embodiment, the thin
[0033]
(2) In this embodiment, the printed
[0034]
Moreover, since the very thin thin
[0035]
(3) The conductor pattern dividing step in the present embodiment is performed by etching without providing an etching resist on the thick
[0036]
(4) A printed
[0037]
(5) In the present embodiment, the printed
[0038]
In addition, you may change embodiment of this invention as follows.
The present invention is not limited to the double-sided board as in the embodiment. For example, the multilayer printed
[0039]
-The printed
[0040]
-It may replace with the wet method as described in embodiment, and may perform the desmear process by the dry process represented by the plasma method etc., for example.
-In the first plating step, by using an electroless plating bath other than the electroless copper plating bath, for example, an electroless solder plating layer, an electroless gold plating layer, an electroless palladium plating layer, etc. may be formed thinly Good.
[0041]
In the second plating step, by using an electrolytic plating bath other than the electrolytic copper plating bath, for example, an electroless nickel plating layer, an electroless chromium plating layer, an electroless gold plating layer, or the like may be formed thickly.
[0042]
The thin electroless plating layer, the thick electroplating layer, and the underlayer do not necessarily have to be made of the same kind of metal as in the embodiment, and may be made of a combination of different kinds of metals.
[0043]
Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments are listed below together with the effects as necessary. (1) In a printed wiring board provided with a conductor pattern (formed by, for example, a subtractive method), the conductor pattern is derived from a copper foil having a thickness of 0.5 μm to 7.0 μm attached to an insulating substrate. A copper base layer having a thickness of 0.2 μm to 2.5 μm, a thin electroless copper plating layer having a thickness of 0.2 μm to 2.5 μm formed on the copper base layer, and the thin electroless copper A printed wiring board comprising: a thick electrolytic copper plating layer having a thickness of 8.0 μm or more formed on a plating layer. Therefore, according to the invention described in the
[0044]
(2) A multilayer printed wiring board using the printed wiring board according to any one of
[0045]
(3) A build-up multilayer printed wiring board using the printed wiring board according to
[0046]
(4) A copper-clad laminate obtained by sticking a copper foil having a thickness of 0.5 μm to 7.0 μm on both surfaces of an insulating substrate. Therefore, according to the invention described in the
[0047]
(5) A copper-clad laminate obtained by adhering a 1.0 to 3.0 μm thick copper foil to both surfaces of a glass cloth substrate impregnated with an epoxy resin, a polyimide resin or a BT resin. Therefore, according to the invention described in this
[0050]
(8) In a printed wiring board including a conductor pattern formed by a subtractive method, the conductor pattern has a thickness of 0.2 μm to 2.m derived from an extremely thin conductive metal foil attached to an insulating base material. A printed wiring board comprising a 0 μm foundation layer and a plating layer formed on the foundation layer.
[0051]
(9) In a printed wiring board including a conductor pattern formed by a subtractive method, the conductor pattern has a thickness derived from a conductive metal foil having a thickness of 0.5 μm to 5.0 μm attached to an insulating substrate. A thickness of 0.2 μm to 2.0 μm, a thin plating layer formed on the base layer, and a thick plating layer formed on the thin plating layer. Printed wiring board characterized by
[0052]
【The invention's effect】
As described in detail above, according to the inventions described in
[0053]
According to the second aspect of the present invention, cost and productivity can be improved .
[0054]
According to the invention described in
According to the invention described in
[Brief description of the drawings]
FIG. 1 is a partial schematic cross-sectional view of a copper-clad laminate used for manufacturing a printed wiring board according to an embodiment of the present invention.
FIG. 2 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the printed wiring board according to the embodiment.
FIG. 3 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the printed wiring board.
FIG. 4 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the printed wiring board.
FIG. 5 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the printed wiring board.
FIG. 6 is a partial schematic cross-sectional view for explaining a manufacturing procedure of the printed wiring board.
FIG. 7 is a partial schematic cross-sectional view of the printed wiring board.
FIG. 8 is a partial schematic cross-sectional view of another example of a multilayer printed wiring board.
FIG. 9 is a partial schematic cross-sectional view of another example of a build-up multilayer printed wiring board.
FIG. 10 is a partial schematic cross-sectional view for explaining a conventional printed wiring board manufacturing procedure.
FIG. 11 is a partial schematic cross-sectional view for explaining a conventional printed wiring board manufacturing procedure.
FIG. 12 is a partial schematic cross-sectional view of a conventional printed wiring board.
[Explanation of symbols]
Claims (5)
絶縁基材の両面に厚さ0.5μm〜7.0μmの導電性金属箔を貼着してなる金属張積層板の所定箇所に、スルーホール形成用孔を形成する穴あけ工程と、
前記スルーホール形成用孔内にあるスミアを溶解除去するとともに、前記導電性金属箔の厚さが当初の1/10〜1/2に減少する条件下でデスミア液を処理するデスミア工程と、
前記導電性金属箔に由来する下地層及び前記スルーホール形成用孔の内壁面に薄付けめっき層を形成する第1のめっき工程と、
前記薄付けめっき層上にマスクを形成するとともに、同マスクの開口部から露出している箇所に厚付けめっき層を形成する第2のめっき工程と、
前記マスクを剥離してからエッチングを行うことにより、同マスク下にあった前記薄付けめっき層及び下地層を除去して導体パターン同士を分断することを特徴とするプリント配線板の製造方法。In a manufacturing method of a printed wiring board provided with a plated through hole and a conductor pattern formed by a subtractive method,
A step of forming a through-hole forming hole in a predetermined portion of a metal-clad laminate obtained by sticking a conductive metal foil having a thickness of 0.5 μm to 7.0 μm on both surfaces of an insulating substrate;
A desmear process for dissolving and removing smear in the through-hole forming hole and treating the desmear liquid under a condition in which the thickness of the conductive metal foil is reduced to 1/10 to 1/2 of the original ,
A first plating step of forming a thin plating layer on the base layer derived from the conductive metal foil and the inner wall surface of the through-hole forming hole;
A second plating step of forming a mask on the thin plating layer and forming a thick plating layer in a portion exposed from the opening of the mask;
A method of manufacturing a printed wiring board, wherein the conductive pattern is separated by removing the thin plating layer and the underlying layer under the mask by etching after peeling the mask.
Priority Applications (21)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11624699A JP4137279B2 (en) | 1999-04-23 | 1999-04-23 | Printed wiring board and manufacturing method thereof |
EP07013524A EP1843650B1 (en) | 1998-09-03 | 1999-07-30 | Method of manufacturing a multilayered printed circuit board |
KR1020077015083A KR20070086862A (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
KR1020077015087A KR20070086864A (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
EP99933214A EP1121008B1 (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
DE69939221T DE69939221D1 (en) | 1998-09-03 | 1999-07-30 | MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF |
KR1020077015082A KR100855530B1 (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
KR1020077015079A KR100855528B1 (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
KR1020077015080A KR100855529B1 (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
EP07013523A EP1843649A3 (en) | 1998-09-03 | 1999-07-30 | Multilayered printed circuit board and manufacturing method therefor |
PCT/JP1999/004142 WO2000015015A1 (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
KR1020017002801A KR20010088796A (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
KR1020077015085A KR20070086863A (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
KR1020077015081A KR20070086860A (en) | 1998-09-03 | 1999-07-30 | Multilayer printed wiring board and method for manufacturing the same |
MYPI20044181A MY139553A (en) | 1998-09-03 | 1999-09-02 | Method of manufacturing multilayered circuit board |
MYPI99003796A MY123228A (en) | 1998-09-03 | 1999-09-02 | Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating. |
US09/797,916 US6591495B2 (en) | 1998-09-03 | 2001-03-05 | Manufacturing method of a multilayered printed circuit board having an opening made by a laser, and using electroless and electrolytic plating |
US10/356,464 US7415761B2 (en) | 1998-09-03 | 2003-02-03 | Method of manufacturing multilayered circuit board |
US11/875,486 US8148643B2 (en) | 1998-09-03 | 2007-10-19 | Multilayered printed circuit board and manufacturing method thereof |
US12/098,582 US7832098B2 (en) | 1998-09-03 | 2008-04-07 | Method of manufacturing a multilayered printed circuit board |
US13/357,663 US20120125680A1 (en) | 1998-09-03 | 2012-01-25 | Multilayered printed circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11624699A JP4137279B2 (en) | 1999-04-23 | 1999-04-23 | Printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000307245A JP2000307245A (en) | 2000-11-02 |
JP4137279B2 true JP4137279B2 (en) | 2008-08-20 |
Family
ID=14682403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11624699A Expired - Fee Related JP4137279B2 (en) | 1998-09-03 | 1999-04-23 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4137279B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4718031B2 (en) * | 2001-04-05 | 2011-07-06 | イビデン株式会社 | Printed wiring board and manufacturing method thereof |
US7140103B2 (en) * | 2001-06-29 | 2006-11-28 | Mitsubishi Gas Chemical Company, Inc. | Process for the production of high-density printed wiring board |
TWI262041B (en) | 2003-11-14 | 2006-09-11 | Hitachi Chemical Co Ltd | Formation method of metal layer on resin layer, printed wiring board, and production method thereof |
CN100546435C (en) * | 2003-11-14 | 2009-09-30 | 日立化成工业株式会社 | Formation method, printed substrate and the manufacture method thereof of the resin bed of metal level |
JP2008021784A (en) * | 2006-07-12 | 2008-01-31 | Cmk Corp | Printed circuit board equipped with fine wiring circuit and its manufacturing method |
JP5929219B2 (en) * | 2011-01-26 | 2016-06-01 | 住友ベークライト株式会社 | Printed wiring board and printed wiring board manufacturing method |
WO2012101985A1 (en) * | 2011-01-26 | 2012-08-02 | 住友ベークライト株式会社 | Printed wiring board and method for manufacturing printed wiring board |
-
1999
- 1999-04-23 JP JP11624699A patent/JP4137279B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000307245A (en) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3956204B2 (en) | MULTILAYER RESIN WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, METAL PLATE FOR LAMINATED RESIN WIRING BOARD | |
JP3752161B2 (en) | Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof | |
JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
JP6819608B2 (en) | Multi-layer printed wiring board and its manufacturing method | |
JPH06318783A (en) | Manufacturing method of multilayered circuit substrate | |
JP4137279B2 (en) | Printed wiring board and manufacturing method thereof | |
JP4155434B2 (en) | Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment | |
JPH1187931A (en) | Manufacture of printed circuit board | |
JPH04100294A (en) | Manufacture of printed wiring board | |
JP3500977B2 (en) | Manufacturing method of double-sided circuit board | |
JP4127213B2 (en) | Double-sided wiring tape carrier for semiconductor device and manufacturing method thereof | |
JP5467009B2 (en) | RESIST-FORMED WIRING BOARD AND ELECTRONIC CIRCUIT MANUFACTURING METHOD | |
JP3928392B2 (en) | Method for manufacturing printed wiring board | |
JP2005166917A (en) | Printed wiring board and its manufacturing method | |
JP4718031B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH1187886A (en) | Production of printed wiring board | |
JPH08148810A (en) | Manufacture of printed wiring board | |
JPS63280496A (en) | Manufacture for multilayer circuit board | |
JP3747897B2 (en) | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same | |
JP6884333B2 (en) | Manufacturing method of flexible printed wiring board | |
JP3951938B2 (en) | Etching method and printed wiring board manufacturing method using the same | |
JP4555998B2 (en) | Printed wiring board | |
JPH1168308A (en) | Manufacture of wiring board | |
JP2007180476A (en) | Manufacturing method of circuit board, and circuit board | |
JPS62156898A (en) | Manufacture of through-hole printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |