JP4155434B2 - Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment - Google Patents
Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment Download PDFInfo
- Publication number
- JP4155434B2 JP4155434B2 JP32447899A JP32447899A JP4155434B2 JP 4155434 B2 JP4155434 B2 JP 4155434B2 JP 32447899 A JP32447899 A JP 32447899A JP 32447899 A JP32447899 A JP 32447899A JP 4155434 B2 JP4155434 B2 JP 4155434B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- plating
- resist
- substrate
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子機器、電気機器、コンピューター、通信機器等に用いられるプリント基板に係る。更には、半導体を搭載する半導体パッケージ用基板に関する。
【０００２】
【従来の技術】
一般には、基板に回路パターンを形成後、ソルダーレジストパターン形成を行って後、部分電解メッキ用導通線で半導体素子搭載面（以下、部品面と略記する）、半田ボール搭載面（以下、半田面と略記する）に部分電解メッキを施して、電解メッキ処理されたパッドを有する半導体パッケージ用基板を製造している。
【０００３】
【発明が解決しようとする課題】
基板の軽薄短小化の要請に対して、細線化、多層化、高密度化で対応してきてはいるが、この方法では、部分電解メッキ用導通線の引き廻しのスペースを確保することは非常に厳しくなっている。その対応策として、導通線が不要な無電解メッキが試みられてきているが、製品の品質的にも、製造コスト的にも問題が多いのが現状である。
【０００４】
【課題を解決するための手段】
ＢＧＡ基板製造において、部分電解メッキ用のリード線を有しない独立銅回路パターンを形成し、ソルダーレジストパターンの形成後、ソルダーレジスト表面を粗化した基板の全面に無電解銅を析出させ、半田面にはメッキレジストパターンで被覆して、部品面及び半田面の露出している無電解銅をエッチングにより溶解除去する。部品面のパッド・銅メッキされたスルーホール・半田面のボールパッド・半田面の無電解銅を導通体として使用して、露出している銅パッドに電解メッキを析出させる。半田面のメッキレジストを剥離して後、半田面の無電解銅をエッチング溶解して、部品面、半田面のパッドに電解メッキ処理されたパッドを有する半導体パッケージ用基板を形成する。従来の方法では、部分電解メッキ用導通線は、回路パターン形成時に同時に形成していたが、本発明の方法では、回路パターン形成時には、部分電解メッキ用導通線を形成する必要がなく、無電解銅メッキを仮設の電解メッキ用導通体として使用し、部分電解メッキ皮膜を形成して後、エッチング除去することにより、部分電解メッキ用導通線のスペースを有しない半導体パッケージ用基板を形成する方法である。その結果、部分電解メッキ用導通線をなくすことにより、そのスペースを高密度化に使用することができ、軽薄短小化にも対応できる。
【０００５】
本発明は、部分電解メッキ用導通線のスペースを有しないで、部品面、半田面に電解メッキ皮膜を形成した半導体パッケージ用基板及びその製造法である。
本発明は、銅メッキされたスルーホールを有する回路基板において、
１）ソルダーレジストパターンの形成工程
２）ソルダーレジストの表面粗化工程
３）無電解銅メッキの工程
４）半田面の半田パッド部が開口したメッキレジストパターンを形成する工程
５）部品面の無電解銅のエッチング工程
６）部分電解メッキ工程
７）半田面のメッキレジストの剥離工程
８）半田面の無電解銅のエッチング工程
を行うことによる、部分電解メッキ処理されたパッドを有する半導体パッケージ用基板及びその製造法である。
本発明は、無電解銅メッキを、部分電解メッキ用導通体として使用して後、エッチング除去することを特徴とする請求項１の部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法である。
本発明は、メッキレジストのパターンが、半田パッド部の面に覆い被さるように被覆させる方法で、部分電解メッキ皮膜を形成したパッドを有する半導体パッケージ用基板の製造法である。
本発明は、メッキレジストのパターンが半田パッド部の面積の０．２〜２０％覆い被さるようにすることにより、部分電解メッキ皮膜を形成したパッドを有する半導体パッケージ用基板の製造法である。
【０００６】
【発明の実施の形態】
本発明の実施形態について以下に詳述する。
本発明に使用するプリント回路基板は、市販の銅箔５〜７０μｍと絶縁基材として、エポキシ樹脂、ポリイミド樹脂、ビスマレインイミドトリアジン（ＢＴ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス繊維、ガラス布或いは紙に含浸させたプリプレーグを重ね合せて銅箔両面基板あるいは多層基板を作成した。その基板の厚さは、０．０５〜２．４ｍｍの基板である。
【０００７】
次に、銅箔面にドリルあるいはレーザーにより穴を形成し、メッキにより導通を確保して後、印刷法あるいはフォトレジストシート法を使用して銅をエッチングにより回路パターンを形成した。
本発明に使用するＢＧＡ基板、ＣＳＰ基板は、“プリント回路技術便覧”（プリント回路学会編）を参考にして作成した。プリント回路基板の中でも、特に、半導体パッケージ用のＢＧＡ基板、ＣＳＰ基板において、本発明は優れた効果を発揮する。
以下、基板の半導体素子を搭載する面を部品面、半田ボールを搭載する面を半田面と言う。
【０００８】
本発明は、半導体パッケージ用の銅メッキされたスルーホールを有する回路基板において、以下の処理工程を順次行う。
【０００９】
１）ソルダーレジストパターンの形成工程
回路基板の部分電解メッキすべき個所以外の部分にソルダーレジストパターンを形成する。ソルダーレジストは、光硬化型のレジストが用いられる。例えば、太陽インキ製造（株）ＰＳＲ−４０００等が挙げられる。塗布の方法は、一般に用いられている塗布の方法、例えば、スクリーン印刷法、ロールコーター法、スプレーコーター法、カーテンコーター法、ディップコーター法等が用いられる。
２）ソルダーレジストの表面粗化工程
無電解メッキ前に、硬化したソルダーレジスト面を、過マンガン酸カリウムやクロム酸カリウムを含有する溶液でエッチング処理して粗化し、無電解メッキ銅の密着性を向上する。
【００１０】
以下に述べる無電解銅メッキ液，ソフトエッチング液，電解メッキ液については、一般に用いられている薬液が用いられる。
【００１１】
３）無電解銅メッキの工程
ソルダーレジストの全面は勿論の事、基板の全面に無電解銅メッキ皮膜の形成を行う。これにより、部分電解メッキの導通性を確保する。
液浴としては、ロッシェル塩浴、ＥＤＴＡ浴等が用いられる。銅の膜厚としては、０．２〜１．０μｍで、全面が金属銅皮膜で覆われている。
【００１２】
４） 半田面の半田パッド部が開口したメッキレジストパターンを形成する工程
半田面には、レジストインクを塗布して、あるいは、ドライフィルムを貼りつけて露光して、パターンを形成する。半田面のパッドは開口させて、電解メッキが析出する構造にする。半田パッド部の開口したメッキレジストパターンは、パッドの一部を覆う構造のパターン形成を行う。即ち、開口部におけるレジストインクあるいはドライフィルムあるいはドライフィルムのパターンの形状が、半田パッド部の面に部分的に覆い被さるような覆う構造にする。このような構造にする事により、エッチング後においても、半田パッドへの導通が確保され部分電解メッキ被膜が施される。そのメッキレジストのパターンが半田パッド部の面積の０．２〜２０％覆い被さる事により、効率的な部分電解メッキ被膜のパッドを有する半導体パッケージ用基板の製造法にする事が出来る。本発明に使用するメッキレジストとしては、例えば、旭化成（株）製のサンフォート等が用いられる。メッキレジストは、無電解メッキや電解メッキに対しても変形したり、溶解したり、剥離することのない安定なレジストを使用する。
【００１３】
５）無電解銅のエッチング工程
この工程は、部品面、半田面の無電解銅をエッチングにより除去する工程である。メッキレジスト以外の部分無電解銅を、エッチングにより溶解除去する。エッチング溶液は、硫酸−過酸化水素溶液、過硫酸塩水溶液等が用いられる。この方法で、回路パターン銅を粗化した状態にすることにより、電解メッキ皮膜の密着性を向上させる効果も有る。
【００１４】
６）部分電解メッキ工程
半田面の無電解銅を部分電解メッキ用の導通体として使用して、半田面のボールパッド・銅メッキされたスルーホール・部品面のパッド間の導通を介して電解メッキを行い、露出している銅パッド面に部分電解メッキ皮膜を析出させる。電解メッキとしては、例えば、ニッケルメッキとしては、ワット浴，スルファミン酸浴、パラジウムメッキとしては、例えば、日本高純度化学（株）パラブライト，エヌ・イー・ケムキャット（株）Ｐｄ−ＬＦ等、金メッキとしては、例えば、メルテックス（株）オウロベル、上村工業（株）オールナ、日本高純度化学（株）テンペレジストＥＸ等、銀メッキとしては、例えば、エヌ・イー・ケムキャット（株）Ｓ−９００，日本高純度化学（株）テンペレジストＡＧＲ等を使用する。
【００１５】
７）半田面のメッキレジストの剥離工程
続いて、半田面のメッキレジストを剥離して、無電解銅メッキされた基板面を露出させる。剥離の方法は、アルカリ溶液が使用される。
【００１６】
８）無電解銅のエッチング工程
５）の無電解銅のエッチング工程と同じ方法で、無電解銅をエッチング溶解除去する。部品面及び半田面のパッドの電解メッキ皮膜は、このエッチング工程では溶解の影響は受けない。
【００１７】
以上、１）から８）の工程を行うことにより、部品面、半田面に部分電解メッキ皮膜のパッドを有する半導体パッケージ用基板を製造することができる。この方法により部分電解メッキ用リード線のスペースを省くことができるので、従来の方法の製品より更に微細な独立銅回路パターンを有する半導体パッケージ用基板を製造することができ、その方法を確立した。
【００１８】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。使用したＢＧＡ基板は、“プリント回路技術便覧”（プリント回路学会編）を参考にして、部分電解メッキ用リード線を有しない独立した銅回路パターンの基板を作成して使用した。
１）ソルダーレジストパターンの形成工程
本発明で使用したソルダーレジストは、太陽インキ製造（株）製のＰＳＲ−４０００である。ＢＧＡ基板の両面にソルダーレジストをスクリーン印刷法で塗布し、紫外線露光後、アルカリ現像し、パターンを形成した。
２）ソルダーレジストの表面粗化工程
アルカリ性過マンガン酸カリウム（過マンガン酸カリウム：２０ｇ／Ｌ，水酸化カリウム：２００ｇ／Ｌ）にてソルダーレジスト表面の粗化処理（７０℃＊１分）を行った。【図１】。
３）無電解銅メッキの工程
ロッシェル塩浴で全面に無電解銅皮膜を析出させる。銅の膜厚は、０．３μｍであった。外観検査で無電解銅メッキの膜の状態を観察したが、銅メタルが全面に均一に密着性良く析出していた【図２】。
４）半田面の半田パッド部を開口したメッキレジストを形成する工程
半田面に光硬化性ドライフイルムを貼りつけ、紫外線露光・現像を行って半田パッド部が開口したメッキレジストパターンを形成した【図３】。開口されたメッキレジストの構造は、凸部を４箇所有するものである。メッキレジストの円周線は銅パッドの円周に一致させ，凸部は円周内、即ち、銅パッドの円内に円中心に向かって伸び出している【図４】。本発明に使用したドライフイルムは、旭化成工業社製のサンフォートである。
５）無電解銅のエッチング工程
基板を硫酸−過酸化水素溶液に浸漬し、部品面の無電解銅と半田面のメッキレジスト開口部の無電解銅をエッチングにより除去する。そのエッチング条件は、３０℃×１分であった。回路パターンの銅表面は粗化された状態になっていた。半田面のメッキレジストは、変形したり、剥離したりは全く起っていなかった。半田面の無電解銅と部品面の銅パッドとの導電性を調べ、スルーホールを介して完全に導通していることを確認した【図５】。
６）部分電解メッキ工程
ワット浴（ＮｉＳＯ４−ＮｉＣｌ２−Ｈ３ＢＯ４溶液）に基板をセットして、半田面の無電解銅を電気メッキの陰極と接続し、電解ニッケルメッキ（１Ａ／ｄｍ２×２０分）を実施した。ニッケルのメッキ厚は、５μｍであった。続いて、日本高純度化学（株）のテンペレジストＥＸ浴に基板を移して、電解金メッキ（０．３Ａ／ｄｍ２×３分）を行い、ニッケル面上に金を析出させた。その金メッキ厚は、０．５μｍであった。パッド上以外には、ニッケル・金の金属の析出は認められなかった【図６】。
７）半田面のメッキレジストの除去工程
アルカリ溶液に基板を漬けて、半田面のドライフイルムを溶解除去し、無電解銅メッキされた基板面を露出させた。この操作により部品面の電解ニッケル・金メッキ面は全く変質していなかった【図７】。
８）半田面の無電解銅のエッチング工程
５）の部品面の無電解銅のエッチング工程と同じ方法で、硫酸−過酸化水素溶液を用いて、半田面のソルダーレジスト上の無電解銅をエッチング除去した。無電解銅が完全に溶解したソルダーレジスト面と半田を搭載するニッケル・金メッキされた銅パッド面が確認出来た【図８】。得られたパッドの銅凸部は円内に向かって０．２μｍ伸び出した構造で銅パッド部面積の５％となっていた。
以上の結果から、部品面、半田面にニッケル・金皮膜のパッドを有し、メッキ用リード線を有しない半導体パッケージ用基板の生成を確認した。
部品面のニッケル・金皮膜のパッドに、金ワイヤボンディングをし、ワイヤボンディングのプル（Ｐｕｌｌ）強度を調べた。叉、半田面のニッケル・金皮膜のパッドに、半田ボールを搭載して、半田ボールのシアー（Ｓｈｅａｒ）強度について試験した。その結果、ワイヤボンディングのプル強度も、半田ボールのシアー強度も非常に優れていた。
実施例で使用した基板について、６）の電解ニッケル・金皮膜をつけない（銅素地のまま）パッドで金ワイヤボンディングを行ったが接続できなかった。また、ハンダボールシアー強度は電解ニッケル・金に比べて劣っていた。無電解ニッケル・金皮膜をつけたパッドでは、ハンダボールシアー強度，金ワイヤボンディングプル強度共に電解ニッケル・金に比べて劣っていた。
【００１９】
【発明の効果】
部品面及び半田面に、部分電解メッキ皮膜のパッドを有する半導体パッケージ用基板は、部品面での半導体との金ワイヤボンディング密着性、及び、半田面での半田ボールの密着性及び濡れ性において共に非常に優れた効果を有する。
【図面の簡単な説明】
【図１】両面にソルダーレジストパターンを形成した基板
【図２】全面に無電解銅皮膜を析出させた基板
【図３】半田面にドライフイルムを貼りつけ、紫外線露光・現像を行って半田パッド部を開口したメッキレジストパターンを形成した基板
【図４】メッキレジストパターン開口部の構造
【図５】無電解銅をエッチング溶解した基板
【図６】部分電解ニッケル・金メッキされた基板
【図７】半田面のメッキレジストが除去された基板
【図８】半田面の無電解銅をエッチング溶解した基板
【図９】無電解銅をエッチング溶解した開口部の構造
【符号の説明】
１：絶縁層
２：銅パターン
３：銅メッキされたスルーホール
４：ソルダーレジスト
５：無電解銅メッキ面
６：半田面に形成されたメッキレジスト
７：メッキレジストの円周線
８：メッキレジストの円周線の位置（直径）
９：溶解された無電解銅メッキ面
１０電解ニッケル・金メッキ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed circuit board used for electronic equipment, electrical equipment, computers, communication equipment, and the like. Furthermore, the present invention relates to a semiconductor package substrate on which a semiconductor is mounted.
[0002]
[Prior art]
In general, after a circuit pattern is formed on a substrate, a solder resist pattern is formed, and then a semiconductor element mounting surface (hereinafter abbreviated as a component surface), a solder ball mounting surface (hereinafter, a solder surface) with conductive wires for partial electroplating. Are abbreviated to be partially electroplated to produce a substrate for a semiconductor package having an electroplated pad.
[0003]
[Problems to be solved by the invention]
In response to the demand for lighter, thinner, and smaller substrates, we have responded with thinning, multi-layering, and high-density. However, with this method, it is very difficult to secure a space for the conductive wire for partial electroplating. It is getting strict. As a countermeasure, electroless plating that does not require a conductive wire has been attempted, but there are many problems in terms of product quality and manufacturing cost.
[0004]
[Means for Solving the Problems]
In the manufacture of BGA substrates, an independent copper circuit pattern without lead wires for partial electrolytic plating is formed, and after forming the solder resist pattern, electroless copper is deposited on the entire surface of the substrate with the solder resist surface roughened, and the solder surface Is coated with a plating resist pattern, and the electroless copper exposed on the component surface and the solder surface is dissolved and removed by etching. Electrolytic plating is deposited on the exposed copper pads using the component side pads, copper plated through-holes, solder side ball pads, and soldered surface electroless copper as conductors. After the plating resist on the solder surface is peeled off, the electroless copper on the solder surface is dissolved by etching to form a semiconductor package substrate having pads plated on the component surface and the solder surface. In the conventional method, the conductive line for partial electroplating was formed at the same time when the circuit pattern was formed. However, in the method of the present invention, it is not necessary to form the conductive line for partial electroplating when forming the circuit pattern. By using copper plating as a temporary conductor for electrolytic plating, forming a partial electrolytic plating film, and then etching away to form a substrate for a semiconductor package that does not have a space for a conductive line for partial electrolytic plating. is there. As a result, by eliminating the conductive line for partial electroplating, the space can be used for higher density, and lightness, thinness, and shortening can be accommodated.
[0005]
The present invention is a substrate for a semiconductor package in which an electrolytic plating film is formed on a component surface and a solder surface without having a space for a conductive line for partial electrolytic plating, and a method for manufacturing the same.
The present invention provides a circuit board having a through hole plated with copper,
1) Solder resist pattern forming step 2) Solder resist surface roughening step 3) Electroless copper plating step 4) Step of forming a plating resist pattern in which the solder pad portion of the solder surface is opened 5) Electroless surface of the component Etching process for copper 6) Partial electrolytic plating process 7) Stripping process for plating resist on solder surface 8) Substrate for semiconductor package having pads subjected to partial electrolytic plating by performing an electroless copper etching process on solder surface It is the manufacturing method.
The method of manufacturing a substrate for a semiconductor package having a partially electroplated pad according to
The present invention is a method of manufacturing a substrate for a semiconductor package having a pad on which a partial electrolytic plating film is formed, by a method in which a plating resist pattern is covered so as to cover the surface of a solder pad portion.
The present invention is a method for manufacturing a substrate for a semiconductor package having a pad on which a partial electrolytic plating film is formed by covering the plating resist pattern with 0.2 to 20% of the area of the solder pad portion.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention are described in detail below.
The printed circuit board used in the present invention is a commercially available copper foil of 5 to 70 μm and an insulating base material, such as epoxy resin, polyimide resin, bismaleimide triazine (BT) resin, PPE resin, or the resin as glass fiber, A copper foil double-sided board or a multilayer board was prepared by superposing glass cloth or prepreg impregnated in paper. The thickness of the substrate is 0.05 to 2.4 mm.
[0007]
Next, holes were formed on the copper foil surface with a drill or a laser, and conduction was ensured by plating, and then a circuit pattern was formed by etching copper using a printing method or a photoresist sheet method.
The BGA substrate and CSP substrate used in the present invention were prepared with reference to “Printed Circuit Technology Handbook” (edited by the Printed Circuit Society). Among printed circuit boards, the present invention exhibits an excellent effect especially in a BGA board and a CSP board for semiconductor packages.
Hereinafter, a surface on which a semiconductor element is mounted is referred to as a component surface, and a surface on which a solder ball is mounted is referred to as a solder surface.
[0008]
The present invention sequentially performs the following processing steps in a circuit board having a copper plated through hole for a semiconductor package.
[0009]
1) Formation process of solder resist pattern A solder resist pattern is formed on a portion of the circuit board other than the portion to be partially electroplated. As the solder resist, a photo-curing resist is used. For example, Taiyo Ink Manufacturing Co., Ltd. PSR-4000 etc. are mentioned. As a coating method, generally used coating methods such as a screen printing method, a roll coater method, a spray coater method, a curtain coater method, a dip coater method and the like are used.
2) Solder resist surface roughening step Before the electroless plating, the hardened solder resist surface is roughened by etching with a solution containing potassium permanganate or potassium chromate to improve the adhesion of the electroless plated copper. improves.
[0010]
Commonly used chemicals are used for the electroless copper plating solution, soft etching solution, and electrolytic plating solution described below.
[0011]
3) Electroless copper plating process An electroless copper plating film is formed not only on the entire surface of the solder resist but also on the entire surface of the substrate. Thereby, the electroconductivity of partial electroplating is ensured.
As the liquid bath, Rochelle salt bath, EDTA bath or the like is used. The film thickness of copper is 0.2 to 1.0 μm, and the entire surface is covered with a metal copper film.
[0012]
4) Step of forming a plating resist pattern in which the solder pad portion of the solder surface is opened A resist ink is applied to the solder surface, or a dry film is applied and exposed to form a pattern. The pads on the solder surface are opened so that electrolytic plating is deposited. The plating resist pattern opened in the solder pad portion forms a pattern having a structure covering a part of the pad. That is, the resist ink or the dry film or the pattern of the dry film in the opening is formed so as to partially cover the surface of the solder pad. With this structure, even after etching, conduction to the solder pad is ensured and a partial electrolytic plating film is applied. When the plating resist pattern covers 0.2 to 20% of the area of the solder pad portion, an efficient method of manufacturing a substrate for a semiconductor package having a pad of a partial electrolytic plating film can be obtained. As the plating resist used in the present invention, for example, Sunfort manufactured by Asahi Kasei Corporation is used. As the plating resist, a stable resist that does not deform, dissolve, or peel off from electroless plating or electrolytic plating is used.
[0013]
5) Electroless copper etching step This step is a step of removing the electroless copper on the component surface and the solder surface by etching. Partial electroless copper other than the plating resist is dissolved and removed by etching. As the etching solution, a sulfuric acid-hydrogen peroxide solution, a persulfate aqueous solution, or the like is used. By making the circuit pattern copper rough by this method, there is also an effect of improving the adhesion of the electrolytic plating film.
[0014]
6) Partial electroplating process Using electroless copper on the solder side as a conductor for partial electroplating, electrolytic plating through the ball pad on the solder side, the copper plated through hole, and the conduction between the component side pads To deposit a partial electrolytic plating film on the exposed copper pad surface. As electrolytic plating, for example, nickel plating, Watt bath, sulfamic acid bath, and palladium plating, for example, Nihon High-Purity Chemical Co., Ltd. Parabright, N.E. Chemcat Co., Ltd. Pd-LF, etc. Examples of silver plating include Meltex Co., Ltd. Ourobel, Uemura Kogyo Co., Ltd., Japan High-Purity Chemical Co., Ltd. Tempe Resist EX, etc. Examples of silver plating include NE Chemcat Co., Ltd. S-900, Nippon High Purity Chemical Co., Ltd. Temperesist AGR etc. are used.
[0015]
7) Plating resist stripping step on the solder surface Subsequently, the plating resist on the solder surface is stripped to expose the electroless copper plated substrate surface. An alkali solution is used as a peeling method.
[0016]
8) Electroless copper is etched and removed by the same method as the electroless copper etching step of 5). The electrolytic plating film on the component side and solder side pads is not affected by dissolution in this etching process.
[0017]
As described above, by performing the steps 1) to 8), it is possible to manufacture a semiconductor package substrate having a part electrolytic plating film pad on the component surface and the solder surface. Since this method can save the space of the lead wire for partial electrolytic plating, a semiconductor package substrate having a finer independent copper circuit pattern than that of the conventional method product can be manufactured, and the method has been established.
[0018]
【Example】
Embodiments of the present invention will be described below with reference to the drawings. The used BGA substrate was prepared by using an independent copper circuit pattern substrate having no lead wire for partial electrolytic plating with reference to “Handbook of Printed Circuit Technology” (edited by Printed Circuit Society).
1) Formation process of solder resist pattern The solder resist used in the present invention is PSR-4000 manufactured by Taiyo Ink Manufacturing Co., Ltd. A solder resist was applied to both sides of the BGA substrate by a screen printing method, exposed to ultraviolet light, and then developed with an alkali to form a pattern.
2) Solder resist surface roughening step The surface of the solder resist is roughened with alkaline potassium permanganate (potassium permanganate: 20 g / L, potassium hydroxide: 200 g / L) (70 ° C. * 1 min). It was. FIG.
3) Electroless copper plating process An electroless copper film is deposited on the entire surface in a Rochelle salt bath. The film thickness of copper was 0.3 μm. In the appearance inspection, the state of the electroless copper plating film was observed, but copper metal was deposited uniformly on the entire surface with good adhesion [Fig. 2].
4) Process for forming a plating resist with an opening in the solder pad part of the solder surface A photo-curable drier film was applied to the solder surface, and a plating resist pattern with an opening in the solder pad part was formed by UV exposure and development. 3]. The structure of the opened plating resist has four convex portions. The circumferential line of the plating resist coincides with the circumference of the copper pad, and the convex portion extends toward the center of the circle within the circumference, that is, within the circle of the copper pad [FIG. 4]. The dry film used in the present invention is Sunfort manufactured by Asahi Kasei Corporation.
5) Electroless copper etching step The substrate is immersed in a sulfuric acid-hydrogen peroxide solution, and the electroless copper on the component surface and the electroless copper in the plating resist opening on the solder surface are removed by etching. The etching conditions were 30 ° C. × 1 minute. The copper surface of the circuit pattern was roughened. The plating resist on the solder surface did not deform or peel off at all. The conductivity between the electroless copper on the solder side and the copper pad on the component side was examined, and it was confirmed that they were completely conducting through the through hole [Fig. 5].
6) Partial electrolytic plating process The substrate is set in a Watt bath (NiSO 4 —NiCl 2 —H 3 BO 4 solution), the electroless copper on the solder surface is connected to the electroplating cathode, and the electrolytic nickel plating (1 A / dm) 2 × 20 minutes). The nickel plating thickness was 5 μm. Subsequently, the substrate was transferred to a Tempe resist EX bath manufactured by Nippon High Purity Chemical Co., Ltd., and subjected to electrolytic gold plating (0.3 A / dm 2 × 3 minutes) to deposit gold on the nickel surface. The gold plating thickness was 0.5 μm. No nickel / gold metal deposits were observed except on the pad [Fig. 6].
7) Step of removing plating resist on solder surface The substrate was immersed in an alkaline solution to dissolve and remove the dry film on the solder surface to expose the electroless copper-plated substrate surface. This operation did not alter the electrolytic nickel / gold plating surface of the component surface at all [Fig. 7].
8) Etching the electroless copper on the solder side Using the sulfuric acid-hydrogen peroxide solution, the electroless copper on the solder resist on the solder side is etched in the same way as the electroless copper etching process on the component side in 5) Removed. The solder resist surface in which the electroless copper was completely dissolved and the nickel / gold plated copper pad surface on which the solder was mounted were confirmed [Fig. 8]. The copper convex portion of the obtained pad had a structure extending 0.2 μm toward the inside of the circle and was 5% of the copper pad portion area.
From the above results, it was confirmed that a semiconductor package substrate having a nickel / gold film pad on the component surface and solder surface and no plating lead wire was produced.
Gold wire bonding was performed on a nickel / gold film pad on the component surface, and the pull strength of the wire bonding was examined. In addition, a solder ball was mounted on a nickel / gold film pad on the solder surface, and the shear strength of the solder ball was tested. As a result, the pull strength of wire bonding and the shear strength of solder balls were very excellent.
Regarding the substrate used in the examples, gold wire bonding was performed with a pad (without the copper base) of 6) with no electrolytic nickel / gold film, but connection was not possible. The solder ball shear strength was inferior to that of electrolytic nickel / gold. The pad with electroless nickel / gold coating was inferior to electrolytic nickel / gold in both solder ball shear strength and gold wire bonding pull strength.
[0019]
【The invention's effect】
The substrate for a semiconductor package having pads of partially electrolytic plating film on the component surface and the solder surface is both in the gold wire bonding adhesion to the semiconductor on the component surface, and the adhesion and wettability of the solder ball on the solder surface. Has a very good effect.
[Brief description of the drawings]
[Fig. 1] Substrate with a solder resist pattern on both sides [Fig. 2] Substrate with an electroless copper film deposited on the entire surface [Fig. 3] Solder pad with a dry film affixed to the solder surface, UV exposure and development Substrate formed with a plating resist pattern with openings in it [Fig. 4] Structure of the opening portion of the plating resist pattern [Fig. 5] Substrate in which electroless copper is dissolved by etching [Fig. 6] Substrate with partial electrolytic nickel / gold plating [Fig. Substrate from which the plating resist on the solder surface has been removed. [Fig. 8] Substrate obtained by etching and dissolving the electroless copper on the solder surface. [Fig. 9] Structure of the opening obtained by etching and dissolving the electroless copper.
1: Insulating layer 2: Copper pattern 3: Copper plated through hole 4: Solder resist 5: Electroless copper plating surface 6: Plating resist formed on solder surface 7: Plating resist circumferential line 8: Plating resist Circumference position (diameter)
9: dissolved electroless
Claims (4)
１） ソルダーレジストパターンの形成工程
２） ソルダーレジストの表面粗化工程
３） 基板の全面に無電解銅メッキ皮膜の形成を行う工程
４） 半導体素子搭載面にはメッキレジストを形成せず、半田ボール搭載面に形成するメッキレジストのパターンが、半田ボール搭載面の半田パッド部の面に部分的に覆い被さるように被覆するように半田パッド部が開口したメッキレジストを形成する工程
５） 半導体素子搭載面の無電解銅および半田ボール搭載面のメッキレジストに覆われた以外の部分の無電解銅のエッチング工程
６） 半田ボール搭載面の無電解銅を部分電解メッキ用の導通体として使用する部分電解メッキ工程
７） 半田ボール搭載面のメッキレジストの剥離工程
８） 半田ボール搭載面の無電解銅のエッチング工程
を行うことを特徴とする部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法In a circuit board having a through hole plated with copper,
1) Solder resist pattern formation process 2) Solder resist surface roughening process 3) Forming electroless copper plating film on the entire surface of the substrate 4) Solder ball without forming a plating resist on the semiconductor element mounting surface pattern of the plating resist formed on the mounting surface, step solder pad portion so as to cover to partially cover covers the surface of the solder pad portion of the solder ball mounting surface to form a plating resist having an opening 5) mounting a semiconductor element Etching process of electroless copper on the surface other than the surface covered with the plating resist on the solder ball mounting surface 6) Partial electrolysis using the electroless copper on the solder ball mounting surface as a conductor for partial electroplating Plating process 7) Plating resist stripping process on the solder ball mounting surface 8) Conducting an electroless copper etching process on the solder ball mounting surface That portion electroplating the treated preparation of the semiconductor package board having a pad
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32447899A JP4155434B2 (en) | 1999-10-12 | 1999-10-12 | Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32447899A JP4155434B2 (en) | 1999-10-12 | 1999-10-12 | Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110940A JP2001110940A (en) | 2001-04-20 |
| JP4155434B2 true JP4155434B2 (en) | 2008-09-24 |
Family
ID=18166261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32447899A Expired - Fee Related JP4155434B2 (en) | 1999-10-12 | 1999-10-12 | Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4155434B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030072855A (en) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | The method for plating bump pads of printed circuit board for flip chip BGA semiconductor package |
| EP1381260A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Method of plating connecting layers on a conductor pattern of a printed circuit board (PCB) |
| EP1381259A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Structure of printed circuit board (PCB) |
| JP2005123598A (en) * | 2003-09-24 | 2005-05-12 | Toppan Printing Co Ltd | Circuit board |
| JP2006332106A (en) * | 2005-05-23 | 2006-12-07 | Daisho Denshi:Kk | Printed wiring board and its production process |
| JP2009246166A (en) | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | Electronic device package, substrate unit, printed wiring board and method of manufacturing the same |
| JP5479821B2 (en) * | 2009-08-28 | 2014-04-23 | 太陽ホールディングス株式会社 | Solder resist layer and printed wiring board |
| JPWO2014024754A1 (en) * | 2012-08-07 | 2016-07-25 | 三菱瓦斯化学株式会社 | Circuit board for semiconductor package and manufacturing method thereof |
| CN106061138A (en) * | 2016-07-29 | 2016-10-26 | 维沃移动通信有限公司 | Preparation method of PCB and PCB |
| JP7032128B2 (en) * | 2017-12-25 | 2022-03-08 | 住友電工プリントサーキット株式会社 | Manufacturing method of printed wiring board and printed wiring board |
| CN115623698A (en) * | 2022-12-16 | 2023-01-17 | 淄博芯材集成电路有限责任公司 | Processing method of leadless electroplating |
-
1999
- 1999-10-12 JP JP32447899A patent/JP4155434B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110940A (en) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815126B2 (en) | Printed wiring board with conformally plated circuit traces | |
| US5235139A (en) | Method for fabricating printed circuits | |
| JP3752161B2 (en) | Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof | |
| JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
| JP4155434B2 (en) | Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment | |
| JPH0512878B2 (en) | ||
| JP4129665B2 (en) | Manufacturing method of substrate for semiconductor package | |
| JP3075484B2 (en) | Manufacturing method of printed wiring board | |
| CN107920427B (en) | Preparation method of metal connection structure of circuit board and printed circuit board | |
| US6544584B1 (en) | Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate | |
| JP4480111B2 (en) | Wiring forming method and wiring member | |
| US4968398A (en) | Process for the electrolytic removal of polyimide resins | |
| JP4137279B2 (en) | Printed wiring board and manufacturing method thereof | |
| JPH05327224A (en) | Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture | |
| JP4129666B2 (en) | Manufacturing method of substrate for semiconductor package | |
| JP3987781B2 (en) | Wiring board manufacturing method | |
| JP2002198461A (en) | Plastic package and its manufacturing method | |
| JP2001230507A (en) | Plastic package and its manufacturing method | |
| JPH08148810A (en) | Manufacture of printed wiring board | |
| JP2858564B2 (en) | Manufacturing method of printed wiring board | |
| JPH06260757A (en) | Manufacture of printed circuit board | |
| JP2000114693A (en) | Manufacture of wiring board | |
| JP2003273170A (en) | Manufacturing method for both-side wiring tape carrier and tape carrier using the same | |
| JPH0653640A (en) | Printed wiring board and manufacture thereof | |
| JPH1070353A (en) | Method for manufacturing electronic circuit board using copper clad polyimide sheet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060821 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070524 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |