KR20140009294A - 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법 - Google Patents

인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법 Download PDF

Info

Publication number
KR20140009294A
KR20140009294A KR1020137019422A KR20137019422A KR20140009294A KR 20140009294 A KR20140009294 A KR 20140009294A KR 1020137019422 A KR1020137019422 A KR 1020137019422A KR 20137019422 A KR20137019422 A KR 20137019422A KR 20140009294 A KR20140009294 A KR 20140009294A
Authority
KR
South Korea
Prior art keywords
palladium
layer
copper
wire
alloy
Prior art date
Application number
KR1020137019422A
Other languages
English (en)
Inventor
무스타파 외츠쾨크
구스타보 하모스
아른트 킬리안
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20140009294A publication Critical patent/KR20140009294A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05298—Fillers
    • H01L2224/05399—Coating material
    • H01L2224/054—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 구리 본딩부 및 팔라듐 또는 팔라듐 합금 층 및 층 조립체에 본딩되는 구리 와이어를 갖는 기판을 포함하는 층 조립체를 갖는 기판, 특히 인쇄 회로 기판 및 IC-기판에 구리 와이어를 본딩시키는 방법에 관한 것이다.

Description

인쇄 회로 기판 및 IC-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법{METHOD FOR OBTAINING A PALLADIUM SURFACE FINISH FOR COPPER WIRE BONDING ON PRINTED CIRCUIT BOARDS AND IC-SUBSTRATESS}
본 발명은 구리 본딩부 및 팔라듐 또는 팔라듐 합금 층 및 층 조립체에 본딩되는 구리 와이어를 갖는 기판을 포함하는 층 조립체를 갖는 기판, 특히 인쇄 회로 기판 및 IC-기판에 구리 와이어를 본딩시키는 방법에 관한 것이다.
인쇄 회로 기판 (PCB) 및 집적 회로 (IC) 기판 제조에 있어서, 기판의 일 측 또는 양측에 형성되는 구리 구조체의 선택된 본딩 영역 (본딩부와 같은 본드 패드) 에 전자 부품이 본딩되는 것이 요구된다. 그러한 상호연결은 본딩력의 측면에서 신뢰가능해야 하고, 즉 본딩 상호연결부에 가해지는 열적 응력에 의해 이 상호연결이 결코 파단되지 않아야 한다.
와이어 본딩은 IC 패키지에서 IC-기판에 칩을 연결하기 위한 바람직한 프로세스들 중 하나이고, 상업적 IC 제조의 70 % 이상을 차지한다. 현재 IC-기판에 사용되는 주된 와이어 본딩 프로세스는, 전기분해로 성막된 니켈과 금의 층에 금 와이어 (gold wire) 가 본딩되는 금 와이어 본딩이다. 대안적으로는, 금 와이어는 니켈, 팔라듐 및 금의 표면에 본딩된다 (ENEPIG). 모든 경우에 있어서, 구리 와이어는 최종 금 층에 본딩된다. 최근, 금 와이어 본딩의 대안으로서 구리 와이어 본딩 기술이 IC-기판 산업에 도입되었다. 현재 구리 와이어 본딩의 표준은 기판의 구리 와이어 본딩부에 성막된 제 1 전해 니켈 및 제 2 금 층으로 이루어지는 층 시퀀스에 본딩되는 구리 와이어 본드를 사용하는 것이다.
마이크로전자 패키지에서의 와이어 본드의 기계적 신뢰도는 기판 (인쇄 회로 기판, PCB 또는 IC-기판) 상의 본드 패드와 본드 웨지 (bond wedge) 사이의 계면에서의 금속간 화합물의 형성 및 성장에 크게 의존하고, 이는 성공적인 본딩을 위해 엄격하게 필요하다.
금 와이어와 구리 와이어 중 일방을 구리 본드 패드 표면에 본딩시키는 것은, 주로, 산화되는 구리 금속화의 높은 경향 때문에 곤란하다.
와이어 본딩부는 전형적으로 구리로 이루어진다. 와이어 본딩부가 벌거벗은 상태 (bare) 로 유지되거나 대기 (atmosphere) 및 습기에 외부로 노출된다면, 표면의 산화 또는 부식으로 인해 구리 층들의 납땜성 및 와이어 본딩성이 열화된다. 그러므로, 납땡성 또는 와이어 본딩성을 유지하기 위해, 벌거벗은 또는 노출된 구리 층들은 보통 니켈로 전기도금 또는 무전해 도금된다. 도금된 니켈 층은 오랜 기간 동안 부식성 대기로부터 구리를 보호한다. 또한, 니켈 층은 확산 장벽층으로서 기능함으로써 납땜 조립 단계 동안 납땜에 의해 구리가 용해되는 것을 막는다. 그리고, 도금된 니켈 층은 구리 층과 금 층 (나중에 도금됨) 이 서로 확산되는 것을 막기 위한 계면 필름으로서 역할한다. 그 후, 와이어 본딩 프로세스를 용이하게 하는 특성을 부여하기 위해, 와이어 본딩 금이 전해 또는 무전해 방식으로 약 0.5 ㎛ 의 두께로 도금된다. 그러한 프로세스는 예컨대 US　5,235,139 및 US　6,733,823 에 기재되어 있다.
US　2007/0104929 는, 인쇄 회로 기판을 도금하는 방법으로서, (a) 반도체를 표면 실장하기 위한 와이어 본딩부 및 외측 부분을 인쇄 회로 기판과 연결하기 위한 납땜부를 갖는 소정의 회로 패턴을 인쇄 회로 기판에 제공하는 단계; (b) 인쇄 회로 기판에서 와이어 본딩부 및 납땜부를 제외한 나머지 부분에 포토 솔더 레지스트 층을 형성하는 단계; (c) 와이어 본딩부 및 납땜부에 무전해 팔라듐 또는 팔라듐 합금 도금된 층을 형성하는 단계; 및 (d) 팔라듐 또는 팔라듐 합금 도금된 층에 무전해 금 또는 금 합금 도금된 층을 형성하기 위해, 수용성 금 화합물을 포함하는 치환식 (substitution type) 침지 금 도금 용액에 팔라듐 또는 팔라듐 합금 도금된 층을 침지하는 단계를 포함하는 방법에 관한 것이다.
US　2006/055023 은 적층된 층 및 산화 보호층을 포함하는 칩 캐리어에 관한 것이다. 산화 보호층은 본딩 핑거 패드 (bonding finger pads) 의 표면 또는 간단하고 빠른 필름 코팅 기술을 실시함으로써 형성되는 다른 접촉부 상의 비전해 (non-electrolytic) 금속 코팅 또는 유기 산화 보호 필름이다.
US　5,175,609 는, 상호연결 메탈러지 (metallurgy) 로서 크롬, 니켈 및 귀금속 또는 비교적 귀한 금속의 순차적으로 성막된 층들을 포함하는 내식성 및 내응력성의 상호연결 다층 금속학적 패드, 또는 상호연결 메탈러지로서 크롬, 용해성 귀금속, 니켈 및 귀금속 또는 비교적 귀한 금속의 순차적으로 성막되는 층들을 포함하는 다층 금속학적 패드를 위한 새로운 구성 및 방법에 관한 것이다.
EP　0　697　805　A1 은, 회로 기판에 회로 패턴, 홀 (holes) 및 구리의 랜드를 제공하는 단계; 회로 패턴을 솔더 마스크 (solder mask) 로 덮는 단계; 및 양호한 납땜성 및 양호한 와이어 본딩 능력을 제공하기 위해 구멍 내의 그리고 랜드 상의 구리 디포짓 (deposits) 을 산화물 형성으로부터 보호하고 비교적 매끄럽고 평평하게 되는 것으로부터 보호하기에 충분한 두께의 팔라듐의 최종 마무리 층을 제공하기에 충분한 시간 동안, 상기 기판을 무전해 팔라듐 용액과 접촉시키는 단계에 의한, 인쇄 회로 기판의 제조 방법에 관한 것이다. 구리 회로 패턴, 홀 및 랜드는 일반적으로, 기판에 구리를 도금함으로써 제공된다. 그리고 나서, 팔라듐 층은 직접 구리에 또는 구리에 처음 성막된 무전해 니켈 층에 제공될 수 있다.
그러므로, 본 발명의 목적은, 형성되는 와이어 본드의 양호한 신뢰성을 보장하고 금 층을 포함하지 않는, 구리로 형성된 와이어 본딩부를 갖는 기판에 성막되는 층을 제공하는 것이다. 여기서 사용되는 금속 층은, 구리 와이어 본딩의 표면으로서 적합한 와이어 본딩부에 형성된 팔라듐 또는 팔라듐 합금으로 형성된 적어도 하나의 금속 층을 의미한다.
본 발명의 다른 목적은 안정적인 와이어 본드, 더 구체적으로는 구리 와이어 본드가 그러한 금속 층에 형성될 수 있게 하는, 상기 층의 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 금속 층으로 피복되는 구리 구조체 (copper structure) 을 갖는 IC-기판을 제공하는 것이다.
본 발명의 또 다른 목적은, 금속 층으로 피복되는 구리 구조체를 갖는 인쇄 회로 기판을 제공하는 것이다.
이러한 목적들을 달성하기 위해, 본 발명은,
(ⅰ) 구리 또는 구리 합금으로 성막된 적어도 하나의 와이어 본딩부 층;
그리고 상기 와이어 본딩부 층에 직접 성막되고,
(ⅱ) 팔라듐 또는 팔라듐 합금 층인 금속 층; 및
(ⅲ) 상기 팔라듐 또는 팔라듐 합금 층에 본딩되는 구리 와이어
를 포함하는 금속 층 조립체를 제공한다.
단계 (ⅱ) 에서 성막되는 팔라듐 또는 팔라듐 합금 층은 0.01 ~ 5.0 ㎛, 바람직하게는 0.05 ~ 2.0 ㎛, 보다 더 바람직하게는 0.1 ~ 0.5 ㎛ 의 두께를 갖는다.
본 발명의 바람직한 실시형태에서, 팔라듐 층은 순수 팔라듐으로 구성된다. 다른 바람직한 실시형태에서, 층 조립체는 와이어 본딩부에 니켈 또는 니켈 합금 층을 포함하지 않고, 와이어 본딩부에 직접 도금되는 단지 팔라듐 또는 팔라듐 합금 층만을 포함한다.
팔라듐은
- 팔라듐 이온 소스 (source);
- 착화제;
- 환원제
를 포함하는 무전해 (자가촉매) 도금용 팔라듐 욕 (bath) 으로부터 성막된다.
지금까지, 구리 또는 구리 합금으로 형성된 와이어 본딩부에 니켈 또는 니켈 합금 층을 도금하는 것이 보통이었다. 그러한 니켈 층은 일반적으로 0.5 ~ 10.0 ㎛ 의 두께를 가졌다.
이것은 본 발명에 따른 프로세스에서 더 이상 요구되지 않는다.
본 발명자들은 와이어 본딩부의 구리 또는 구리 합금에 순수 팔라듐 층을 적용하는 것이 특히 유리하다는 것을 발견하였다. 팔라듐 또는 팔라듐 층 도금 전에 구리 또는 구리 합금으로 형성된 와이어 본딩부에 니켈 또는 니켈 합금 층이 성막되지 않는 일 실시형태에 따르면 순수 팔라듐이 훨씬 더 바람직하다. 본 발명에 따르면 순수 팔라듐 층은 99.0 중량% 초과, 바람직하게는 99.5 중량% 초과의 팔라듐, 또는 보다 더 바람직하게는 99.9 중량% 초과 또는 99.99 중량% 초과의 팔라듐의 팔라듐 함량을 포함하는 층이다.
본 방법의 다른 실시형태에서, 팔라듐 도금층은 90 ~ 99.9 중량% 의 팔라듐 및 0.1 ~ 10.0 중량% 의 인 또는 붕소를 포함하는 합금 층이다.
본 발명의 바람직한 실시형태에서, 금속 층은 기판의 구리 또는 구리 합금 와이어 본딩부에 직접 형성되는, 팔라듐-인 층과 같은 팔라듐 또는 팔라듐 합금인 하나의 층을 단지 포함한다.
일반적으로, 본딩부의 구리 또는 구리 합금 표면은 보통 산 클리너로 사전 처리에 의해 도금을 위해 준비된 후, 표면 구리 산화물은 마이크로 에칭 욕에서 환원된다.
본 발명의 목적을 위해, 팔라듐 또는 팔라듐 합금 층을 성막시키기 전에 구리 또는 구리 합금 와이어 본딩부에 부가적인 활성화 단계를 적용하는 것이 유용할 수 있다. 그러한 활성화 용액은 얇은 팔라듐 층이 되는 팔라듐 염을 포함할 수 있다. 그러한 층은 매우 얇고 보통 전체 구리 또는 구리 합금 와이어 본딩부를 덮지 않는다. 층 조립체의 뚜렷한 층으로 생각되지 않고, 오히려, 팔라듐 / 팔라듐 합금 층에 더하여 금속 시드층 (seed layer) 을 형성하는 활성화로 생각된다. 그러한 시드층은 두께가 전형적으로 수 옹스트롱이다. 그러한 시드 층은 침지 교환 (immersion exchange) 프로세스에 의해 구리 또는 구리 합금 층에 도금된다.
그러한 활성화 용액은 팔라듐 층의 성막이 무전해 (자가촉매) 도금법에 의한다면 특히 바람직하다.
이 팔라듐 / 팔라듐 합금 층은, IC-기판 또는 인쇄 회로 기판에 제공되는 구리 또는 구리 합금 구조체에 도금되는 것이 바람직하다.
IC-기판은 캐리어 코퍼스 (carrier corpus), 및 상기 캐리어 코퍼스의 일 측 또는 양측에 제공되는 구리 구조체를 포함한다. 따라서, 금속 구조체는 팔라듐 또는 팔라듐 합금 층으로 코팅된다. 그 후에, 팔라듐 또는 팔라듐 합금 층에 구리 와이어가 본딩된다.
구리 와이어는 바람직하게는 순수 구리 와이어이다. 대안적으로는, 구리 합금 와이어일 수 있다. 또한, 구리 와이어 또는 구리 합금 와이어는 금 또는 팔라듐으로 코팅될 수 있고, 팔라듐이 바람직하다. 팔라듐 코팅은 예컨대 5 ~ 50 ㎚, 바람직하게는 10 ~ 25 ㎚ 의 두께를 가질 수 있다. 금 코팅은 동일한 두께 범위를 가질 수 있다.
구리 구조체는 전자 부품들의 기판에의 연결에 기여하는 와이어 본딩부 (또한 본드 패드라고도 불림), 패드들 사이 그리고 금속화된 홀들 및 패드들 사이의 전기 접속에 기여하는 도체 라인 (conductor line), 및 접지 영역, 차폐 영역 등과 같은 다른 도체 영역을 포함한다. 팔라듐 또는 팔라듐 합금 층이 땜납 (solder) 과 본딩부에만 코팅되지만, 도체 라인 및 다른 도체 영역에 코팅되지 않는 것이 바람직하다.
종래 기술에 대조적으로, 본 발명의 층 조립체는 전자 부품과 기판 사이에 가장 믿을 수 있는 본드 연결을 제공한다.
본 발명의 층 조립체는 팔라듐 또는 팔라듐 합금 층에 도금되는 금 층을 또한 포함하지 않는다. 이로써 전체 프로세스 비용에 관한 실질적인 절감이 이루어진다. 본 발명자들은 금 층을 생략함으로써 와이어 본딩 성능이 크게 강화된다는 것을 또한 발견하였다.
본 발명의 방법은 바람직하게는, 무전해 (자가촉매) 도금에 의해 팔라듐 또는 팔라듐 합금 층을 성막시키는 것을 포함한다.
무전해 (자가촉매) 도금은 무전해 도금 용액에 포함되어 있는 환원제의 도움으로 금속을 환원시킴으로써 금속을 성막시키는 것을 수반하고, 그 결과 이 환원제는 산화된다. 그 결과 기판 금속은 산화되고 따라서 용해된다. 이 경우, 도금 용액에 담겨 있는 환원제가 사용되지 않는다.
더욱이, 순수 팔라듐 층은 바람직하게는, 기판의 적어도 하나의 구리 와이어부를, 팔라듐 이온 소스 및 환원제를 담고 있는 용액과 접촉시킴으로써 성막될 수 있고, 상기 용액은 인을 포함하지 않아서 순수 팔라듐 층이 성막된다.
순수 팔라듐의 층들을 성막시키기 위한 적절한 무전해 (자가촉매) 도금 욕 조성물은 예컨대 US　5,882,736 에 기재되어 있다. 그러한 도금 욕은 팔라듐 염, 하나 이상의 질화 착화제, 및 포름산 또는 포름산 유도체를 포함하지만, 차아인산염 및/또는 아민 보레인 (amine borane) 화합물을 포함하지 않는다. 상기 용액의 pH 값은 4 초과이다. 바람직하게는, 질화 착화제로서 1차, 2차 또는 3차 아민 또는 폴리아민이 사용된다. 예컨대, 에틸렌-디아민; 1,3-디아미노-프로판, 1,2-비스 (3-아미노-프로필-아미노)-에탄; 2-디에틸-아미노-에틸-아민; 및 디에틸렌-트리아민이다. 그리고, 디에틸렌-트리아민-펜타-아세트산; 니트로-아세트산; N-(2-히드록시-에틸)-에틸렌-디아민; 에틸렌-디아민-N,N-디아세트산; 2-(디메틸-아미노)-에틸-아민; 1,2-디아미노-프로필-아민; 1,3-디아미노-프로필-아민; 3-(메틸-아미노)-프로필-아민; 3-(디메틸-아미노)-프로필-아민; 3-(디에틸-아미노)-프로필-아민; 비스 (3-아미노-프로필)-아민; 1,2-비스 (3-아미노-프로필)-알킬-아민; 디에틸렌-트리아민; 트리에틸렌-테트라민; 테트라-에틸렌-펜타민; 펜타-에틸렌-헥사민; 및 이 질화 착화제들의 임의의 희망하는 혼합물이 또한 사용될 수 있다. 그렇지만, 황함유 화합물은 착화제와 함께 안정화제로서 사용되지 않는다.
더 바람직하게는, 무전해 방식으로 순수 팔라듐 층을 성막시키는데 사용되는 용액은 수성이고, 팔라듐 염화물 또는 황산팔라듐과 같은 팔라듐 염, 나트륨 또는 칼륨 수산화물과 같은 미네랄 염기 또는 황산과 염산과 같은 미네랄 산, 포름산과 같은 환원제로서의 비-차아인산염 (non-hypophosphite) 함유 화합물, 에틸렌 디아민 등의 아민 화합물과 같은 착화제, 및 필요하다면, 안정화 화합물을 포함한다. 대안적으로는, 종래 기술에 잘 알려져 있고 미국특허 제 5,292,361 호, 제 4,424,241 호, 제 4,341,846 호, 제 4,279,951 호 및 제 4,255,194 호에 기재되어 있는 다른 무전해 팔라듐 성막 용액 및 프로세스가 사용될 수 있다.
본 발명의 다른 바람직한 실시형태에서, 기판의 일 측 또는 양측에는 콘포멀 마스크 (conformal mask) 가 제공되고, 상기 콘포멀 마스크는 적어도 하나의 구리 와이어부에서 팔라듐 또는 팔라듐 합금 층이 코팅되는 상기 일 측 또는 양측의 영역을 제외하고 상기 기판의 상기 일 측 또는 양측의 모든 영역을 덮는다. 콘포멀 마스크는 바람직하게는, 노출가능하고 전개가능한 (developable) 마스크와 같은 솔더 마스크일 수 있다. 그러한 마스크는 예컨대 에폭시 수지에 기초할 수 있고, 회로 캐리어의 표면(들)에 적층, 스핀코팅 또는 롤러코팅 등이 될 수 있다. 그 후에, 화학 광선 (actinic light) 에 노출되고, 층 조립체가 성막되어야 하는 표면(들)의 영역을 덮지 않도록 전개된다. 와이어 본딩부가 제공되어야 하는 곳이 이 영역이다. 콘포멀 마스크는, 기판의 표면(들)의 덮이지 않은 영역이 구리 구조체에서 형성되는 와이어 본딩부보다 더 크게 되어서 기판의 유전체 표면 영역의 부분을 노출시키도록 또는 구리 구조체에서 형성되는 와이어 본딩부보다 더 작게 되어서 구리 구조체에서 형성되는 와이어 본딩부만이 덮이지 않게 되도록 형성될 수 있다.
본 발명의 프로세스에 따르면, 구리 또는 구리 합금으로 형성된 노출된 와이어 본딩부가 순수 팔라듐 또는 팔라듐 합금 층으로 도금된다.
팔라듐 합금 층은 바람직하게는, 0.1 ~ 10 중량%, 더 바람직하게는 0.5 ~ 7 중량% 의 인 함량을 갖는 팔라듐-인 층이다. 본 발명에 따른 순수 팔라듐 층은 99.0 중량% 초과의 팔라듐 함량, 바람직하게는 99.5 중량% 초과의 팔라듐 또는 더 바람직하게는 99.9 중량% 초과 또는 99.99 중량% 초과의 팔라듐을 포함하는 층이다. 순수 팔라듐 층이 바람직하다.
노출된 와이어 본딩부에서, 팔라듐 또는 팔라듐 합금은 도금되어, 팔라듐 또는 팔라듐 합금 도금된 층을 형성한다.
이하에서, 와이어 본딩부에서 무전해 팔라듐 또는 팔라듐 합금 도금된 층의 형성에 대한 더 상세한 설명이 주어진다.
도금 용액에 채용된 환원제가 순수 팔라듐 또는 팔라듐 합금 (팔라듐-인, 팔라듐-붕소) 이 도금되는지 여부를 결정한다. 예컨대, 본 발명에서 유용한 전형적인 무전해 팔라듐 도금 용액은 팔라듐 소스로서 황산팔라듐을, 환원제로서, 나트륨 차아인산염 또는 디메틸 아민 보레인, 포름알데히드 또는 포름산을, 착화제로서 젖산을, 그리고 버퍼로서 숙신산을 포함하지만, 이들로 제한되지 않는다. 팔라듐 도금된 층의 더 빽빽한 구조를 얻기 위해, 무전해 팔라듐 도금 용액의 pH 는 바람직하게는 4.5 ~ 5.5 의 범위 내이다.
팔라듐 또는 팔라듐 합금 도금 프로세스는 1 ~ 60 분 동안 약 45 ~ 80 ℃ 에서 행해져서, 0.05 ~ 5.0 ㎛, 더 바람직하게는 0.1 ~ 1.0 ㎛, 보다 더 바람직하게는 0.1 ~ 0.5 ㎛ 의 두께의 팔라듐 또는 팔라듐 합금 도금된 층이 주어진다.
욕 내의 착화제의 강도는 팔라듐 함량에 의존한다. 전형적으로, 착화제 대 팔라듐의 몰 비는 5 : 1 ~ 50 : 1 이고, 이로써 욕 내의 착화제의 강도는 100 g/ℓ의 욕에 대해 0.05 g/ℓ이다.
코팅 용액의 pH 값은 일반적으로 4 보다 더 크다. 4 보다 작은 pH 값에서, 수소가 생성되므로, 용액은 불안정해지고 자가 분해되는 경향이 있다. 4 보다 약간 작은 pH 값에서는, 주로 불량한 접착성의 어두운 팔라듐 층이 금속 표면에 성막되는 한편, 약 2 보다 더 작은 pH 값에서는, 팔라듐이 용액 밖으로 석출한다. 이 경우, 기판에서 획득되는 석출물은 검은 색이고 부적당하게 접착성이다.
코팅 용액의 바람직한 pH 값은 5 ~ 6 이다. 7 보다 큰 pH 값에서, 기판에 부착되거나 또는 밝게 광이 나지 않는 시멘트성 양식 (cementative fashion) 으로 금속 표면에 팔라듐을 성막시키기 위한 알칼리 욕의 경향이 증가한다. 더욱이, 알칼리 코팅 용액은 회로 기판에 적용된 예컨대 솔더 스톱 마스크 (solder stop mask) 와 같은 유기 저항 필름을 공격한다.
순수 팔라듐 층이 와이어 본딩부의 구리 또는 구리 합금 층에 직접 성막된다면, 구리 표면의 전처리가 바람직하다. 이 목적을 위해, 에칭 세척은 산화성의 산성 용액, 예컨대 황산과 과산화수소의 용액에서 일반적으로 행해진다. 바람직하게는, 에칭 세척 다음에, 예컨대 황산 용액과 같은 산성 용액에서의 다른 세척이 뒤따른다. 세척 후, 표면은 바람직하게는, 황산, 메탄 술폰산 및 인산 등의 부가적인 산을 포함하는 예컨대 황산팔라듐 용액과 같은 팔라듐을 포함하는 용액으로 활성화된다. 전형적으로, 기판은 25 ~ 30 ℃ 의 활성화 욕에 1 ~ 4 분 동안 침지된다.
이러한 활성화 단계는 다음의 이유로 선호된다: 후속 성막 단계, 예컨대 무전해 (자가촉매) 팔라듐 욕에서의 후속 성막 단계, 상기 욕은 팔라듐 금속의 존재에 의해 촉매적으로 활성화되는 환원제를 포함한다. 그러므로, 적어도 약간의 팔라듐이 침지 프로세스에 의해 구리 표면에 성막되어야 하고, 더 귀한 금속인 팔라듐이 덜 귀한 구리를 대체한다. 이러한 초기 침지 팔라듐 성막은 자가촉매 팔라듐 욕에 직접 침지되는 경우에도 또한 일어날 수 있고, 일단 미세한 양의 팔라듐이 성막되고 나면, 프로세스는 자가촉매 성막으로서 진행된다. 자가촉매 팔라듐 욕 조성물은 과잉의 구리 이온에 의해 비활성화되는 것으로 밝혀졌다. 자가촉매 팔라듐 욕에서 초기 침지 팔라듐 성막이 이루어진다면, 불가피하게 구리 이온의 풍부화가 일어난다. 그러므로, 제조 환경에서는, 자가촉매 팔라듐 욕의 수명을 연장하기 위해, 자가촉매 팔라듐 욕 전에 여분의 단계에서 침지 팔라듐 욕 (전술한 활성화 용액) 을 적용하는 것이 바람직할 수 있다.
이것 다음으로, 바람직한 실시형태에서, 표면은 행구어질 수 있고, 그리고 나서 전술한 활성화 팔라듐 욕에서의 전처리 후에 전술한 무전해 (자가촉매) 팔라듐 욕으로 처리될 수 있고; 다른 경우에, 표면은 활성화 팔라듐 욕에서의 전처리 없이 무전해 (자가촉매) 팔라듐 욕으로 즉시 처리될 수 있다.
이하의 예는 본 발명의 다양한 측면을 보여주는 역할을 한다.
예
기판으로서 단면 (single sided) PCB (어레이 크기 61.8 × 113.8 ㎜) 가 사용된다. 어레이는 2 개의 단일 카드 (50 × 50 ㎜) 로 구성된다. 총 구리 두께는 30 ㎛ (+/-5 ㎛) 이다. 와이어 본딩은 상기 기판의 임의의 영역에서 행해질 수 있다.
기본 재료는 Hitachi MCL-E679FGB-(S), FR4 18/80, 300 ㎛ 이다.
적용된 도금 시퀀스를 하기 표들에 나타내었다:
(본 발명에 따른) 구리 와이어 본딩부에의 순수 팔라듐의 도금
프로세스 단계 물질 온도 [℃] 프로세스 시간 [분]
1 클리너 클리너 SF 40 5
2 린스 DI 워터 실온 2
3 마이크로 에칭 마이크로 에칭 35 2
린스 DI 워터 실온 2
4 프리 딥 프리 딥 Pd 활성화제 실온 3
5 활성화 Pd 활성화제 실온 2
6 린스 DI 워터 실온 2
7 무전해 Pd 무전해 Pd 50 10
8 린스 DI 워터 실온 2
13 핫 린스 DI 워터 (< 2 μS/㎝) 50 1
14 건조 - 60 15
침지 프로세스를 이용한 구리 패드에의 팔라듐의 도금 (비교예)
프로세스 단계 물질 온도 [℃] 프로세스 시간 [분]
1 클리너 클리너 SF 40 5
2 린스 DI 워터 실온 2
3 마이크로 에칭 마이크로 에칭 35 2
4 린스 DI 워터 실온 2
5 침지 Pd 침지 Pd 욕 실온 8
6 린스 DI 워터 실온 2
7 핫 린스 DI 워터 (< 2 μS/㎝) 50 1
8 건조 - 60 15
구리 와이어 본딩부에의 니켈 및 순수 팔라듐의 도금
프로세스 단계 물질 온도 [℃] 프로세스 시간 [분]
1 클리너 클리너 SF 40 5
2 린스 DI 워터 실온 2
3 마이크로 에칭 마이크로 에칭 35 2
린스 DI 워터 실온 2
4 프리 딥 프리 딥 H2SO4 5% 실온 3
5 활성화 Ni 활성화제 실온 1:30
6 린스 DI 워터 실온 2
7 무전해 Ni 무전해 Ni 85 30
8 린스 DI 워터 실온 2
9 무전해 Pd 무전해 Pd 50 10
10 린스 DI 워터 실온 2
11 핫 린스 DI 워터 (< 2 μS/㎝) 50 1
12 건조 - 60 15
구리 와이어 본딩부에의 니켈 및 팔라듐-인 합금의 도금
프로세스 단계 물질 온도 [℃] 프로세스 시간 [분]
1 클리너 클리너 SF 40 5
2 린스 DI 워터 실온 2
3 마이크로 에칭 마이크로 에칭 35 2
린스 DI 워터 실온 2
4 프리 딥 프리 딥 H2SO4 5% 실온 3
5 활성화 Ni 활성화제 실온 1:30
6 린스 DI 워터 실온 2
7 무전해 Ni 무전해 Ni 85 30
8 린스 DI 워터 실온 2
9 무전해 Pd-P 무전해 Pd-P 50 10
10 린스 DI 워터 실온 2
11 핫 린스 DI 워터 (< 2 μS/㎝) 50 1
12 건조 - 60 15
구리 와이어 본딩부에의 니켈, 순수 팔라듐 및 금의 도금 (비교예)
프로세스 단계 물질 온도 [℃] 프로세스 시간 [분]
1 클리너 클리너 SF 40 5
2 린스 DI 워터 실온 2
3 마이크로 에칭 마이크로 에칭 35 2
린스 DI 워터 실온 2
4 프리 딥 프리 딥 H2SO4 5% 실온 3
5 활성화 Ni 활성화제 실온 1:30
6 린스 DI 워터 실온 2
7 무전해 Ni 무전해 Ni 85 30
8 린스 DI 워터 실온 2
9 무전해 Pd 무전해 Pd 50 10
10 린스 DI 워터 실온 2
11 침지 Au 침지 Au 82 10
자가촉매 Au 자가촉매 Au 82 12
12 핫 린스 DI 워터 (< 2 μS/㎝) 50 1
13 건조 - 60 15
표 1 ~ 4 에 따라 사용된 성분들
클리너 클리너 SF
25 g/ℓ 유기 술폰산
10 g/ℓ 글리콜 에테르
마이크로 에칭 마이크로 에칭
500 g/ℓ 칼륨 카로에이트
프리 딥 Ni-활성화제 프리 딥
10 중량% 황산
Ni-활성화제 100 ㎎/ℓ PdSO4
150 ㎖/ℓ H2SO4
무전해 Ni 30 g/ℓ 차아인산염
20 g/ℓ 말산
30 g/ℓ 젖산
6 g/ℓ 황산니켈로부터의 Ni(II) 이온
프리 딥 Pd-활성화제 50 g/ℓ 인산 85%
11 g/ℓ 질산나트륨
Pd-활성화제 50 g/ℓ 인산 85%
10 g/ℓ 메탄 술폰산 70%
0.15 g/ℓ 황산팔라듐
무전해 Pd 30 g/ℓ 에틸렌디아민
400 g/ℓ 환원제
1 g/ℓ 황산팔라듐으로부터의 Pd(II) 이온
무전해 Pd-P 100 g/ℓ 에틸렌디아민
40 g/ℓ 환원제
0.6 g/ℓ 황산팔라듐으로부터의 Pd(II) 이온
침지 Pd 50 g/ℓ 인산 85%
10 g/ℓ 메탄 술폰산 70%
0.30 g/ℓ 황산팔라듐
침지 Au 30 g/ℓ EDTA
30 g/ℓ 히드록시카르복실산
8 g/ℓ Na2SO3
1.47 g/ℓ K[Au(CN)2]
행해진 시험:
당김 시험 ( pull test )
표 1 ~ 4 에 기재된 것처럼 금속 층(들)의 성막 후에, 그러한 도금된 와이어 본딩부는 165 ℃ 에서 Heraeus Maxsoft 구리 와이어 (직경 0.8 ㎛) 로 구리 패드의 부분에 본딩되었다. Microenvironment Copper Kit 를 갖는 쿨리케 앤 소파 (Kulicke and Soffa) 맥스 울트라 와이어 본더를 사용하여 Cu 본딩 프로세스를 행하였다. 포밍 가스 (forming gas; 5 %/95 % H2/N2) 가 형성 동안 프리-에어 볼을 보호하였다. 본딩 공구는 1.25　mil 의 챔퍼 직경 (CD) 및 60°의 내부 챔퍼각 (ICA) 을 갖는 쿨리케 앤 소파 CuPRAplus 모세관이었다. 초음파 (ultra sonic; US) 처리의 존재 하에서 본딩되었다.
본딩 전에 플라스마-에칭 프로세스와 함께 팔라듐 표면은 세척되었고, 이는 종래 기술에 알려져 있다.
Dage 4000 T p 풀 테스터 (pull tester) 로 당김 시험을 행하였다.
시험 결과를 표 7 에 나타내었다. 다수의 10 본딩된 샘플을 시험하였고, 평균값을 표 7 에 나타내었다. 시험 "표 번호"는 상기 표 1 ~ 4 에 따른 도금 시퀀스를 나타낸다. 얻어진 금속 층들의 두께는 ㎛ 로 나타내었다. US 처리 시간은 90 ~ 140 초 (s) 에서 변화되었다. 해당 당김 강도 값 (pull strength value) 은 단위 g 당김력 (g pull force) 으로 표 7 에 나타내었다.
US (초음파) 처리 시간
획득된 평균 당김 강도 값의 결과
샘플
번호		 시험
표 번호		 Ni
[㎛]		 Pd
[㎛]		 Au
[㎛]		 90
[s]		 100
[s]		 110
[s]		 120
[s]		 120
[s]		 130
[s]		 130
[s]		 140
[s]
1 A 1 - 0.3 - 7.0 6.4 6.5 5.3 6.0 5.3 5.9 5.3
1 B* 2 - 0.3 - 3.0 2.9 2.7 2.7 2.4 3.0 2.9 2.5
2 3 7 0.3 - 4.3 3.7 4.5 4.4 4.8 4.3 4.6 4.2
3 4 7 0.3 - 2.3 2.9 3.5 4.0 3.8 4.1 3.6 4.9
4* 5 7 0.3 0.05 1.3 1.8 2.1 2.3 2.4 3.0 2.7 3.1
* 비교예
표 7 의 데이터로부터 분명해지는 것처럼, 샘플 번호 1A 의 당김 강도 값이 모든 US 처리 시간에서 가장 높다. 당김 강도 값이 높을수록, 기판과 구리 와이어 사이의 본딩이 더 우수해지고, 이는 바람직하다. 2.1 미만의 본딩 강도 값은 기판과 구리 와이어 사이의 믿을 수 있는 본딩을 형성하기에 충분하지 않은 것으로 간주되고, 2.2 ~ 3.9 의 값이 그런대로 괜찮은 것으로 간주된다. 4.0 이상의 값이 양호한 것으로 간주된다. 팔라듐 층을 도금하는데 침지 팔라듐 도금 프로세스 (샘플 번호 1B) 를 이용하는 때, 본딩 성능은 본 발명의 무전해 (자가촉매) 도금 프로세스에 비해 훨씬 더 불량하다.
샘블 번호 1 의 모든 값들은 5 보다 더 크고, 즉 매우 양호하다. 이 예는, 팔라듐 층이 순수 팔라듐 층이고 중간의 니켈 또는 니켈 합금 층 없이 구리 와이어 본딩부에 직접 성막되는 본 발명의 특히 바람직한 실시형태에 해당한다.
또한, 샘플 번호 2 및 3 은 본 발명에 따른 방법에 의해 획득되었고, 기판 (더 구체적으로는 와이어 본딩부) 과 팔라듐 층 사이에 부가적인 니켈 층을 포함하였다. 획득된 평균 당김 강도 값은 바람직한 실시형태에 따른 경우보다 더 낮았지만, 여전히 그런대로 괜찮았다.
조립체의 최종 층으로서 비교예에 해당하는 실험에 따라 금 층을 추가하는 경우 (샘플 번호 4), 놀랍게도 훨씬 열등한 평균 당김 강도 값이 획득되었다. 따라서, 본딩 성능이 열등하다. 8 개의 값들 중 3 개는 "실패"로 간주되고, 8 개의 값들 중 5 개는 "그런대로 괜찮다"고 간주되고, 매우 양호한 것으로 간주되는 값은 없었다.
지금까지, 금이 와이어 본딩에 가장 적절한 층이라고 생각되었다.
따라서, 본 발명에 따른 방법에서, 획득되는 평균 당김 강도 값에 관하여 매우 양호한 구리 와이어 본딩 결과 (구리 와이어와 기판이 표면 마무리 사이의 양호한 본딩을 나타냄) 를 제공하는 층 시퀀스가 제공된다.
본 발명에 따른 프로세스의 결과가 더 우수한 본딩 성능이 획득된다는 것을 밝히기 위해, 예컨대, 표 1 (무전해 (자가촉매) 도금 프로세스, 본 발명) 및 표 2 (침지 도금 프로세스, 비교예) 에 따른 도금 프로세스에 따라 준비된 추가적인 본딩 시험을 행하였다.
이하에 열거하는 것처럼 4 개의 샘플 (2 개의 상이한 팔라듐 층 두께를 가짐) 을 Cu 와이어 본딩성 (bondability) 에 대해 시험하였다:
표 1:
무전해 Pd (자가촉매) 90 ㎚ (Pd 두께 90 ㎚)
무전해 Pd (자가촉매) 150 ㎚ (Pd 두께 150 ㎚)
표 2:
침지 Pd 100 ㎚, (Pd 두께 100 ㎚)
침지 Pd 150 ㎚, (Pd 두께 150 ㎚)
시험 조건은 (열처리 없이 새로이 도금된) "받은 그대로의 (as received)" 상태 및 150 ℃ 에서 4 시간의 열처리 후이었다. 무전해 (자가촉매) 팔라듐으로 도금된 모든 샘플은 두 시험 조건 모두에서 Cu 와이어와 본딩 가능하였다. 침지 Pd 로 도금된 샘플들로부터, 단지 샘플 "침지 Pd 150 ㎚" 만이 "받은 그대로의" 조건 하에서 본딩 가능하였다. 샘플 "침지 Pd 100 ㎚" 는 두 시험 조건 모두에서 본딩 가능하지 않았고, 샘플 "침지 Pd 150 ㎚" 는 "4 시간 150 ℃" 의 열처리 후에 본딩 가능하지 않았다. 샘플들은 와이어 본딩 프로세스 동안 실패하였다. 따라서, 표면에 어떤 와이어도 고정될 수 없었고, 어떤 와이어 당김 시험도 가능하지 않았다. 부가적으로 침지 Pd 로 도금된 두 샘플은 열적 처리 후에 강한 변색 (discoloration) 을 보여주었다.
본딩 장비 및 파라미터는 이하의 상세한 파라미터 설정과 관련하여 달리 언급되지 않는 한 전술한 바와 동일하였다. 사용된 구리 와이어: Hereaus Cu Maxsoft, φ = 20 ㎛, 파단 하중 (break load) 7.3 g, 온도: 200 ℃.
와이어 본딩 테스트에 사용된 파라미터 설정
파라미터 볼본딩 웨지본딩
US-파워 [mAmps] 140 170
US-시간 [ms] 13 12
본딩력 [g] 30 35
CV {mils/ms] 0.20 0.40
샘플당 30 회 당김을 행하였다. 당김 시험 합격 기준 (Pulltest Acceptance Criteria) 은 DVS 2811 권고 (recommendations): 최소 파단력 > 와이어의 파단 하중의 50 % (> 4.95 g); 변화 계수 (coefficient of variation; CV) (평균값에 대한 표준 편차의 비) < 0.15 (< 15 %) 에 따른다. 본딩 전에, 모든 샘플을 아르곤 플라스마로 10 분 동안 전처리하였다.
표면 마무리에 의한 당김 강도 (g); 시효 (ageing) = 받은 그대로임
성막된 층 개수 평균
무전해 Pd (자가촉매) 90 ㎚ 30 6.5
무전해 Pd (자가촉매) 150 ㎚ 30 5.0
침지 Pd 100 ㎚ 본딩 가능하지 않은 샘플
침지 Pd 150 ㎚ 30 4.5
표면 마무리에 의한 당김 강도 (g); 시효 = 4 시간 150 ℃
성막된 층 개수 평균
무전해 Pd (자가촉매) 90 ㎚ 30 5.4
무전해 Pd (자가촉매) 150 ㎚ 30 5.3
침지 Pd 100 ㎚ 본딩 가능하지 않은 샘플
침지 Pd 150 ㎚ 본딩 가능하지 않은 샘플
표 9 및 표 10 으로부터 분명해지는 것처럼, 무전해 (자가촉매) 팔라듐 성막에 의해 획득되는 팔라듐 층들에서의 본딩 성능이 침지 성막에 의해 획득되는 본딩 성능보다 더 높다. 시효 후에 그리고 100 ㎚ 의 두께에서, 침지 도금된 팔라듐 층들은 전혀 본딩 가능하지 않았고, 따라서 본 발명에 따른 본딩 프로세스에 적합하지 않다.

Claims (15)

  1. 기판에 구리 와이어를 형성하는 방법으로서,
    상기 기판은 구리 또는 구리 합금으로 형성된 적어도 하나의 와이어 본딩부를 갖고,
    상기 방법은,
    (ⅰ) 구리 또는 구리 합금으로 형성된 적어도 하나의 와이어 본딩부를 갖는 기판을 제공하는 단계;
    (ⅱ) 상기 적어도 하나의 와이어 본딩부에 팔라듐 또는 팔라듐 합금 층을 형성하는 단계로서, 상기 팔라듐은
    - 팔라듐 이온 소스 (source),
    - 착화제, 및
    - 환원제
    를 포함하는 무전해 (자가촉매) 도금용 팔라듐 욕으로부터 성막 (depositing) 되는, 상기 팔라듐 또는 팔라듐 합금 층의 형성 단계; 및 그 다음으로,
    (ⅲ) 상기 팔라듐 또는 팔라듐 합금 층에 구리 와이어를 본딩시키는 단계를 포함하는, 기판에 구리 와이어를 형성하는 방법.
  2. 제 1 항에 있어서,
    단계 (ⅱ) 에 따른 상기 팔라듐 또는 팔라듐 합금 층이 구리 또는 구리 합금 본딩부에 직접 형성되는, 기판에 구리 와이어를 형성하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 팔라듐 또는 팔라듐 합금 층은 0.05 ~ 5.0 ㎛ 의 두께를 갖는, 기판에 구리 와이어를 형성하는 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 팔라듐 또는 팔라듐 합금 층은 0.1 ~ 0.5 ㎛ 의 두께를 갖는, 기판에 구리 와이어를 형성하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 팔라듐 층은 99.0 중량% 초과의 팔라듐 함량을 갖는 순수 팔라듐 층인, 기판에 구리 와이어를 형성하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 팔라듐 층은 99.9 중량% 초과의 팔라듐 함량을 갖는 순수 팔라듐 층인, 기판에 구리 와이어를 형성하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 팔라듐 층은 90.0 ~ 99.9 중량% 의 팔라듐 및 0.1 ~ 10.0 중량% 의 인을 포함하는 팔라듐 합금 층인, 기판에 구리 와이어를 형성하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 환원제는 포름산 또는 그의 염인, 기판에 구리 와이어를 형성하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    구리 와이어는 금 또는 팔라듐 층으로 코팅되는 순수 구리 또는 구리 합금 와이어인, 기판에 구리 와이어를 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 팔라듐 또는 금 층 코팅은 5 ~ 50 ㎚ 의 두께를 갖는, 기판에 구리 와이어를 형성하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    단계 (ⅱ) 전에, 상기 적어도 하나의 와이어 본딩부는 팔라듐 이온을 포함하는 용액에 침지됨으로써 활성화되는, 기판에 구리 와이어를 형성하는 방법.
  12. (ⅰ) 구리 또는 구리 합금으로 형성된 적어도 하나의 와이어 본딩부 층;
    그리고 상기 와이어 본딩부 층에 직접 성막되고,
    (ⅱ) 0.05 ~ 0.5 ㎛ 의 두께를 갖는 팔라듐 또는 팔라듐 합금 층; 및
    (ⅲ) 상기 팔라듐 또는 팔라듐 합금 층에 본딩되는 구리 와이어
    를 포함하는 층 조립체.
  13. 제 12 항에 있어서,
    제 1 항 내지 제 11 항 중 어느 한 항에 따른 기판에 구리 와이어를 형성하는 방법에 의해 획득할 수 있는 층 조립체.
  14. 제 12 항 및 제 13 항에 따른 층 조립체, 및
    외측 부분을 인쇄 회로 기판과 연결하기 위한 납땜부를 더 갖는 인쇄 회로 기판.
  15. 제 12 항 및 제 13 항에 따른 층 조립체를 갖는 집적 회로.
KR1020137019422A 2010-12-23 2011-12-16 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법 KR20140009294A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10196726.3A EP2469992B1 (en) 2010-12-23 2010-12-23 Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
EP10196726.3 2010-12-23
PCT/EP2011/073120 WO2012084736A1 (en) 2010-12-23 2011-12-16 Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and ic-substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187021685A Division KR102192532B1 (ko) 2010-12-23 2011-12-16 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법

Publications (1)

Publication Number Publication Date
KR20140009294A true KR20140009294A (ko) 2014-01-22

Family

ID=43974386

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137019422A KR20140009294A (ko) 2010-12-23 2011-12-16 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법
KR1020187021685A KR102192532B1 (ko) 2010-12-23 2011-12-16 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187021685A KR102192532B1 (ko) 2010-12-23 2011-12-16 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법

Country Status (5)

Country Link
US (1) US8987910B2 (ko)
EP (2) EP2469992B1 (ko)
KR (2) KR20140009294A (ko)
CN (1) CN103314651B (ko)
WO (1) WO2012084736A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2469992B1 (en) 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
EP2887779A1 (en) * 2013-12-20 2015-06-24 ATOTECH Deutschland GmbH Silver wire bonding on printed circuit boards and IC-substrates
CN103898490B (zh) * 2014-04-11 2017-03-22 深圳市荣伟业电子有限公司 高可靠性型化学镀钯液及无氰化学镍钯金加工方法
TWI542729B (zh) * 2015-07-09 2016-07-21 旭德科技股份有限公司 線路板及其製作方法
US9603258B2 (en) 2015-08-05 2017-03-21 Uyemura International Corporation Composition and method for electroless plating of palladium phosphorus on copper, and a coated component therefrom
KR102497595B1 (ko) 2016-01-05 2023-02-08 삼성전자주식회사 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치
CN106086962A (zh) * 2016-06-06 2016-11-09 上海铭沣半导体科技有限公司 一种封装用镀金钯键合铜线的生产工艺
US10184189B2 (en) 2016-07-18 2019-01-22 ECSI Fibrotools, Inc. Apparatus and method of contact electroplating of isolated structures
KR102041850B1 (ko) 2019-04-08 2019-11-06 (주)엠케이켐앤텍 인쇄회로기판의 구리표면에 무전해 팔라듐 도금을 실시하기 위한 전처리 공정으로 금스트라이크 도금방법, 도금액 조성물 및 전처리 후의 무전해 팔라듐 도금과 무전해 금도금 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3791028A (en) 1971-09-17 1974-02-12 Ibm Ultrasonic bonding of cubic crystal-structure metals
US3754939A (en) * 1972-05-23 1973-08-28 Us Army Electroless deposition of palladium alloys
US4255194A (en) 1979-01-15 1981-03-10 Mine Safety Appliances Company Palladium alloy baths for the electroless deposition
US4279951A (en) 1979-01-15 1981-07-21 Mine Safety Appliances Company Method for the electroless deposition of palladium
US4341846A (en) 1980-07-03 1982-07-27 Mine Safety Appliances Company Palladium boron plates by electroless deposition alloy
US4424241A (en) 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
US5235139A (en) 1990-09-12 1993-08-10 Macdermid, Incorprated Method for fabricating printed circuits
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
JPH0539580A (ja) 1991-08-02 1993-02-19 Okuno Seiyaku Kogyo Kk 無電解パラジウムめつき液
US5882736A (en) * 1993-05-13 1999-03-16 Atotech Deutschland Gmbh palladium layers deposition process
US5455195A (en) * 1994-05-06 1995-10-03 Texas Instruments Incorporated Method for obtaining metallurgical stability in integrated circuit conductive bonds
EP0697805A1 (en) * 1994-08-05 1996-02-21 LeaRonal, Inc. Printed circuit board manufacture utilizing electroless palladium
JP3210675B2 (ja) * 1994-10-18 2001-09-17 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 金属層の析出方法
US6759597B1 (en) * 1998-02-02 2004-07-06 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces
JP2000212763A (ja) * 1999-01-19 2000-08-02 Shipley Far East Ltd 銀合金メッキ浴及びそれを用いる銀合金被膜の形成方法
US6733823B2 (en) 2001-04-03 2004-05-11 The Johns Hopkins University Method for electroless gold plating of conductive traces on printed circuit boards
TW200414453A (en) * 2002-03-26 2004-08-01 Sumitomo Electric Wintec Inc Bonding wire and IC device using the bonding wire
WO2005038902A1 (ja) 2003-10-20 2005-04-28 Sumitomo Electric Industries, Limited ボンディングワイヤーおよびそれを使用した集積回路デバイス
EP1717344A4 (en) 2004-01-23 2008-08-20 Ebara Corp PROCESS FOR PROCESSING A SUBSTRATE, CATALYST PROCESS LIQUID, AND SUBSTRATE PROCESSING DEVICE
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
KR100688833B1 (ko) * 2005-10-25 2007-03-02 삼성전기주식회사 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
JP2008184679A (ja) 2007-01-31 2008-08-14 Okuno Chem Ind Co Ltd 無電解パラジウムめっき用活性化組成物
US7981202B2 (en) * 2007-02-28 2011-07-19 Kojima Chemicals Co., Ltd. Electroless pure palladium plating solution
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
EP2177646B1 (en) * 2008-10-17 2011-03-23 ATOTECH Deutschland GmbH Stress-reduced Ni-P/Pd stacks for bondable wafer surfaces
US20100181675A1 (en) * 2009-01-16 2010-07-22 Infineon Technologies Ag Semiconductor package with wedge bonded chip
EP2469992B1 (en) 2010-12-23 2015-02-11 Atotech Deutschland GmbH Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
US9005705B2 (en) * 2011-09-14 2015-04-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for the production of a substrate having a coating comprising copper, and coated substrate and device prepared by this method

Also Published As

Publication number Publication date
US20130288475A1 (en) 2013-10-31
EP2469992B1 (en) 2015-02-11
KR102192532B1 (ko) 2020-12-18
EP2656701A1 (en) 2013-10-30
US8987910B2 (en) 2015-03-24
CN103314651A (zh) 2013-09-18
KR20180089547A (ko) 2018-08-08
CN103314651B (zh) 2016-12-28
WO2012084736A1 (en) 2012-06-28
EP2469992A1 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
KR102192532B1 (ko) 인쇄 회로 기판 및 ic-기판의 구리 와이어 본딩부를 위한 팔라듐 표면 마무리를 획득하는 방법
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
KR20070028265A (ko) 금속 이중층과 방법
CN110325665B (zh) 无电解镀敷工艺
KR101184796B1 (ko) 기판 구조물 및 그 제조 방법
CN102482781B (zh) 锡和锡合金的无电镀覆方法
KR20070118073A (ko) 팔라듐층들을 증착하는 방법 및 이를 위한 팔라듐 배스
KR102004555B1 (ko) 마이크로일렉트로닉스 디바이스들을 위한 와이어 본딩 가능한 표면
KR20130007021A (ko) 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
US6698648B2 (en) Method for producing solderable and functional surfaces on circuit carriers
WO2015091232A1 (en) Silver wire bonding on printed circuit boards and ic-substrates
KR101883250B1 (ko) 무전해 니켈 도금액, 이를 사용한 무전해 니켈 도금 방법 및 표면처리방법, 및 무전해 니켈 도금을 포함하는 인쇄회로 기판
JP2018040030A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
KR20200007672A (ko) 도전성 범프, 및 무전해 Pt 도금욕
KR20150135446A (ko) 무전해 도금하기 위한 구리 표면을 활성화하는 방법
TWI551361B (zh) 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
US6533849B1 (en) Electroless gold plated electronic components and method of producing the same
KR101362306B1 (ko) 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JP2006196647A (ja) 外部接合電極付き電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101003160; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180726

Effective date: 20190823