KR20130132187A - 주기신호생성회로 - Google Patents

주기신호생성회로 Download PDF

Info

Publication number
KR20130132187A
KR20130132187A KR1020120056372A KR20120056372A KR20130132187A KR 20130132187 A KR20130132187 A KR 20130132187A KR 1020120056372 A KR1020120056372 A KR 1020120056372A KR 20120056372 A KR20120056372 A KR 20120056372A KR 20130132187 A KR20130132187 A KR 20130132187A
Authority
KR
South Korea
Prior art keywords
node
response
unit
discharge
control node
Prior art date
Application number
KR1020120056372A
Other languages
English (en)
Other versions
KR101948900B1 (ko
Inventor
김동균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120056372A priority Critical patent/KR101948900B1/ko
Priority to US13/716,034 priority patent/US8811099B2/en
Publication of KR20130132187A publication Critical patent/KR20130132187A/ko
Application granted granted Critical
Publication of KR101948900B1 publication Critical patent/KR101948900B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

주기신호생성회로는 온도신호에 응답하여 제어노드로부터 일정한 전류량을 갖는 제1 전류를 방전하는 제1 방전부; 및 상기 온도신호에 응답하여 상기 제어노드로부터 내부온도의 변화에 따라 가변하는 전류량을 갖는 제2 전류를 방전하는 제2 방전부를 포함한다.

Description

주기신호생성회로{PRERIOD SIGNAL GENERATION CIRCUIT}
본 발명은 온도에 따라 상이한 특성을 갖는 주기신호를 생성하는 주기신호생성회로에 관한 것이다.
일반적으로 반도체메모리장치는 외부전원이 차단될 때 데이터가 보존되는지 여부에 따라 휘발성 메모리와 비휘발성 메모리로 구분된다. 외부전원의 차단에 의해 데이터가 보존되지 않는 휘발성 메모리로는 에스램(SRAM)및 디램(DRAM) 등이 있다. 에스램(SRAM)의 단위셀은 플립플롭 회로와 2개의 스위치로 이루어지며, 전원이 인가되어 있는 한 플립플롭의 피드백 효과에 의해 데이터가 저장된다. 한편, 디램 (DRAM)의 단위셀은 스위치 역할을 하는 셀트랜지스터와 데이터를 저장하는 역할을 하는 커패시터로 구성되어, 턴온된 셀트랜지스터를 통해 입력된 데이터를 셀커패시터에 저장한다.
그런데, 디램 (DRAM)의 경우 셀트랜지스터에 누설전류가 있어서 셀커패시터에 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터가 소실되기 전에 셀커패시터에 저장된 데이터를 초기의 전하량으로 재충전해 주어야 한다. 이러한 셀커패시터에 저장된 데이터의 재충전 과정을 리프레쉬(refresh)라 부른다.
리프레쉬는 동작 방법에 따라 두가지로 분류 되는데, 메모리 컨트롤러에서 리프레쉬 명령을 주는 오토리프레쉬(auto refresh)와, 메모리 컨트롤러에서 리프레쉬 개시신호만 주고 리프레쉬 종료신호가 올 때까지 디램 내부에서 자체적으로 리프레쉬를 수행하는 셀프리프레쉬(self refresh)가 있다.
셀프리프레쉬는 내부에서 정한 리프레쉬 주기에 따라 주기적으로 리프레쉬를 수행하게 된다. 리프레쉬주기는 셀커패시터가 올바른 논리레벨로 인식되도록 충분한 전하량을 보유하는 시간인 리텐션 타임(retention time)에 의해 결정된다. 리텐션타임(retention time)은 셀트랜지스터의 누설전류의 영향으로 디램의 내부온도에 따라 가변한다.
리텐션타임은 저온에서는 증가하고, 고온에서는 감소하는 특성이 있으므로, 리프레쉬주기 또한 디램의 내부온도에 따라 가변하도록 설정해야 한다. 즉, 리프레쉬주기는 내부온도가 높아질수록 리프레쉬 특성을 보장하기 위해 짧게 설정되어야 하고, 내부온도가 낮아질수록 전력소모를 줄이기 위해 길게 설정되어야 한다. 종래의 디램에서는 주기신호생성회로를 구비하여 디램의 내부온도에 따라 리프레쉬 주기를 조절하고 있다.
도 1은 종래기술에 따른 주기신호생성회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 종래기술의 주기신호생성회로는 제1 오실레이터(11), 제2 오실레이터(12), 온도센서(13) 및 선택출력부(14)로 구성된다. 제1 오실레이터(11)는 내부온도의 변화에 따라 일정한 주기를 갖는 제1 오실레이션신호(OSC1)를 생성한다. 제2 오실레이터(12)는 내부온도에 따라 가변하는 주기를 갖는 제2 오실레이션신호(OSC2)를 생성한다. 온도센서(13)는 기설정된 설정온도에서 레벨천이하는 온도신호(TS)를 생성한다. 선택출력부(14)는 온도신호(TS)에 따라 기설정된 설정온도 이하 구간에서는 제1 오실레이션신호(OSC1)를 주기신호(PSRF)로 출력하고, 기설정된 설정온도보다 큰 구간에서는 제2 오실레이션신호(OSC2)를 주기신호(PSRF)로 출력한다.
이와 같이 구성된 주기신호생성회로에서 생성되는 주기신호(PSRF)의 주기는 기설정된 설정온도 이하 구간에서는 제1 오실레이션신호(OSC1)의 주기로 설정되고, 설정온도보다 큰 구간에서는 제2 오실레이션신호(OSC2)의 주기로 설정된다. 따라서, 주기신호(PSRF)에 따라 리프레쉬주기를 설정하는 경우 리프레쉬주기는 설정온도 이하 구간에서 일정한 주기로 설정되고, 설정온도보다 큰 구간에서는 내부온도의 변화에 따라 가변한다.
종래의 주기신호생성회로에서 선택출력부(14)는 온도신호(TS)에 따라 제1 오실레이션신호(OSC1) 및 제2 오실레이션신호(OSC2)의 주기를 비교하여 주기신호(PSRF)로 출력하는 비교기의 동작을 수행한다. 그런데, 제1 오실레이션신호(OSC1) 및 제2 오실레이션신호(OSC2)의 주기가 비슷한 경우 비교기 동작을 수행하는 선택출력부(14)의 동작에 오류가 발생할 가능성이 많다.
본 발명은 회로구성이 단순하여 면적 소모가 적고, 주기가 비슷한 신호를 비교하는 비교동작을 수행하지 않아 안정적인 동작이 가능하도록 한 주기신호생성회로를 제공한다.
또한, 본 발명은 테스트를 통해 설계 변경없이 용이하게 주기신호의 주기를 설정할 수 있도록 한 주기신호생성회로를 제공한다.
이를 위해 본 발명은 제어노드의 레벨에 따라 상기 제어노드를 구동하고, 주기신호를 생성하는 주기신호생성부; 온도신호에 응답하여 제어노드로부터 일정한 전류량을 갖는 제1 전류를 방전하고, 상기 온도신호에 응답하여 상기 제어노드로부터 내부온도의 변화에 따라 가변하는 전류량을 갖는 제2 전류를 방전하는 방전제어부; 및 상기 제어노드가 충전되고, 방전되는 속도를 제어하는 테스트부를 포함하는 주기신호생성회로를 제공한다.
또한, 본 발명은 제어노드의 레벨에 따라 상기 제어노드를 구동하고, 주기신호를 생성하는 주기신호생성부; 제1 및 제2 전류를 방전하는 방전제어부; 및 상기 제어노드가 충전되고, 방전되는 속도를 제어하는 테스트부를 포함하되, 상기 제1 및 제2 전류의 전류량 합은 내부온도가 기설정된 설정온도보다 낮은 경우 일정하고, 상기 내부온도가 상기 기설정된 설정온도보다 높은 경우에는 가변하는 주기신호생성회로를 제공한다.
본 발명에 의하면 오실레이션신호를 생성하는 회로 및 오실레이션신호들을 비교하는 회로를 사용하지 않아 회로구성을 단순화함으로써, 면적 소모를 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 주기가 비슷한 신호를 비교하는 비교동작을 수행하지 않아 안정적인 동작이 가능한 효과도 있다.
또한, 본 발명에 의하면 테스트를 통해 설계 변경없이 용이하게 주기신호의 주기를 설정할 수 있는 효과도 있다.
도 1은 종래기술에 따른 주기신호생성회로의 구성을 도시한 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 주기신호생성회로의 구성을 도시한 도면이다.
도 3은 도 2에 도시된 주기신호생성회로에 포함된 제2 기준전압생성부의 일 실시예에 따른 회로도이다.
도 4는 도 2에 도시된 주기신호생성회로에 포함된 제1 방전부의 일 실시예에 따른 회로도이다.
도 5는 도 2에 도시된 주기신호생성회로에 포함된 제2 방전부의 일 실시예에 따른 회로도이다.
도 6은 제1 및 제2 방전부를 통해 방전되는 제1 및 제2 방전전류의 전류량 변화를 보여주는 도면이다.
도 7은 도 2에 도시된 주기신호생성회로에 포함된 테스트부의 일 실시예에 따른 회로도이다.
도 8은 도 2에 도시된 주기신호생성회로에서 생성된 주기신호의 파형을 도시한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 주기신호생성회로의 구성을 도시한 도면이다.
도 10은 도 9에 도시된 주기신호생성회로에 포함된 제1 방전부의 일 실시예에 따른 회로도이다.
도 11은 도 9에 도시된 주기신호생성회로에 포함된 제2 방전부의 일 실시예에 따른 회로도이다.
도 12는 도 9에 도시된 주기신호생성회로에서 내부온도에 따른 제1 및 제2 방전전류의 전류량을 보여주는 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 주기신호생성회로의 구성을 도시한 도면이다.
도 2에 도시된 바와 같이, 본 실시예에 따른 주기신호생성회로는 주기신호생성부(2), 방전제어부(3) 및 테스트부(4)로 구성된다.
주기신호생성부(2)는 제1 기준전압생성부(21), 비교부(22), 구동부(23) 및 버퍼부(24)로 구성된다. 제1 기준전압생성부(21)는 일정한 레벨을 갖는 제1 기준전압(VREF1)을 생성한다. 비교부(22)는 제1 기준전압(VREF1)과 제어노드(nd_CTR)의 전압을 비교하여 비교신호(COM)를 생성한다. 비교신호(COM)는 제어노드(nd_CTR)의 전압이 제1 기준전압(VREF1)보다 작은 레벨인 경우 로직로우레벨로 인에이블된다. 구동부(23)는 로직로우레벨로 인에이블된 비교신호(COM)를 입력받아 제어노드(nd_CTR)을 전원전압으로 구동한다. 버퍼부(24)는 비교신호(COM)를 버퍼링하여 주기신호(PSRFN)를 생성한다.
방전제어부(3)는 온도센서(31), 제2 기준전압생성부(32), 제1 방전부(33) 및 제2 방전부(34)로 구성된다. 온도센서(31)는 내부온도가 기설정된 설정온도(본 실시예에서는 45℃)일 때 로직하이레벨에서 로직로우레벨로 레벨천이하고, 설정온도 이상에서는 로직로우레벨을 유지하는 온도신호(TS)를 생성한다. 제2 기준전압생성부(32)는 내부온도의 변화에 따라 일정한 레벨을 갖거나 선형적으로 가변하는 레벨을 갖도록 설정된 제2 기준전압(VREF2)을 생성한다. 제1 방전부(33)는 제2 기준전압(VREF2)에 응답하여 내부온도의 변화에 일정한 전류량을 갖는 제1 전류(I1)를 제어노드(nd_CTR)로부터 방전한다. 제2 방전부(34)는 내부온도가 증가할수록 비선형적으로 증가하는 전류량을 갖는 제2 전류(I2)를 제어노드(nd_CTR)로부터 방전한다. 제1 방전부(33) 및 제2 방전부(34)는 온도신호(TS)에 따라 선택적으로 구동되어 제어노드(nd_CTR)의 전하를 방출한다. 즉, 온도신호(TS)가 로직하이레벨인 경우(내부온도가 45℃ 미만) 제1 방전부(33)가 구동되어 제어노드(nd_CTR)로부터 제1 전류(I1)가 방전된다. 또한, 온도신호(TS)가 로직로우레벨인 경우(내부온도가 45℃ 이상) 제2 방전부(34)가 구동되어 제어노드(nd_CTR)로부터 제2 전류(I2)가 방전된다.
테스트부(4)는 테스트신호생성부(41) 및 시정수설정부(42)로 구성된다. 테스트신호생성부(41)는 테스트인에이블신호(TM_EN)에 응답하여 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)를 생성한다. 좀 더 구체적으로, 테스트신호생성부(41)는 테스트인에이블신호(TM_EN)가 로직하이레벨로 인에이블되는 경우 순차적으로 카운팅되는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)를 생성한다. 또한, 테스트신호생성부(41)는 테스트인에이블신호(TM_EN)가 로직로우레벨로 디스에이블되는 경우 모두 로직하이레벨로 설정되는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)를 생성한다. 시정수설정부(42)는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)에 따라 설정되는 시정수(time constant)에 따라 제어노드(nd_CTR)가 전원전압으로 구동되어 충전되는 속도와 방전제어부(3)에 의해 방전되는 속도를 제어한다. 시정수(time constant)는 제어노드(nd_CTR)에 연결된 저항값 및 커패시턴스값에 의해 설정되는 RC 지연(RC delay)으로, 제어노드(nd_CTR)가 완전히 충전된 상태의 약 63.2(%)만큼 충전되거나 방전되는데 소모되는 시간을 의미한다. 테스트인에이블신호(TM_EN), 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)의 논리레벨은 실시예에 따라 다양하게 설정할 수 있다.
이하, 도 3 내지 도6을 참고하여, 제2 기준전압생성부(32), 제1 방전부(33) 및 제2 방전부(34)의 구성을 보다 구체적으로 살펴본다.
도 3에 도시된 바와 같이, 제2 기준전압생성부(32)는 제1 전류원(321), 제2 전류원(322), 기준전압구동부(323), 선형조절부(324) 및 저항소자들(R321, R322)로 구성된다. 제1 전류원(321)은 노드(nd321) 및 노드(nd322)의 전압에 응답하여 정전류원으로 동작하여 노드(nd321)에 전하를 공급한다. 제2 전류원(322)은 노드(nd323)의 전압에 응답하여 정전류원으로 동작하여 노드(nd322)의 전하를 방출한다. 저항소자(R321)는 노드(nd321) 및 노드(nd322) 사이에 연결되고, 저항소자(R322)는 제2 전류원(322) 및 접지전압 사이에 연결된다. 저항소자들(R321, R322)에 의해 제2 기준전압(VREF2)은 내부온도의 변화에 따라 선형적으로 변하는 특성을 갖게 된다. 기준전압구동부(323)는 노드(nd321) 및 노드(nd322)의 전압에 응답하여 제2 기준전압(VREF2)을 전원전압으로 구동한다. 선형조절부(324)는 MOS 트랜지스터로 구현된 다이오드소자로 구성되어, MOS 트랜지스터의 사이즈를 조절하여 제2 기준전압(VREF2)의 내부온도에 따른 레벨 변화의 기울기를 조절할 수 있다. 따라서, 제2 기준전압생성부(32)에서 생성되는 제2 기준전압(VREF2)은 내부온도에 따라 레벨이 일정하게 생성될 수 있고, 선형적으로 레벨이 변화되도록 생성될 수도 있다.
도 4에 도시된 바와 같이, 제1 방전부(33)는 스위치부(331) 및 활성화부(332)로 구성된다. 스위치부(331)는 제2 기준전압(VREF2)을 게이트로 인가받아 턴온되는 NMOS 트랜지스터들(N331~N333)로 구성되어, 제어노드(nd_CTR)로부터 제1 전류(I1)를 방전시키는 동작을 수행한다. 활성화부(332)는 온도신호(TS)가 로직하이레벨인 경우 노드(nd331)를 접지전압에 연결하여 스위치부(331)의 동작을 활성화시킨다. 이와 같이 구성된 제1 방전부(33)는 내부온도가 기설정된 설정온도(45℃)보다 낮은 경우 제어노드(nd_CTR)로부터 제1 전류(I1)를 방전시킨다.
도 5에 도시된 바와 같이, 제2 방전부(34)는 다이오드부(341) 및 활성화부(342)로 구성된다. 다이오드부(341)는 다이오드소자로 동작하는 NMOS 트랜지스터들(N341~N343)로 구성되어, 제어노드(nd_CTR)로부터 제2 전류(I2)를 방전시키는 동작을 수행한다. 활성화부(342)는 온도신호(TS)가 로직로우레벨인 경우 노드(nd341)를 접지전압에 연결하여 다이오드부(341)의 동작을 활성화시킨다. 이와 같이 구성된 제2 방전부(34)는 내부온도가 기설정된 설정온도(45℃)이상인 경우 제어노드(nd_CTR)로부터 제2 전류(I2)를 방전시킨다.
도 6을 참고하면 제1 방전부(33)를 통해 방전되는 제1 전류(I1)의 전류량과 제2 방전부(34)를 통해 방전되는 제2 전류(I2)의 전류량을 확인할 수 있다. 즉, 제1 전류(I1)는 내부온도의 변화에 따라 전류량이 일정(실시예에 따라서는 선형적으로 증가하거나 감소하도록 구현할 수 있음)하고, 제2 전류(I2)는 내부온도가 증가할수록 전류량이 비선형적으로 증가한다.
이하, 도 7을 참고하여 시정수설정부(42)의 구성을 보다 구체적으로 살펴본다.
도 7에 도시된 바와 같이, 시정수설정부(42)는 제1 커패시턴스 설정부(421) 및 제2 커패시턴스 설정부(422)로 구성된다. 제1 커패시턴스 설정부(421)는 제어노드(nd_CTR)와 노드(nd421)에 연결되어 제1 테스트신호(TM1)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N421)와, 노드(nd421)와 노드(nd422) 사이에 연결된 메탈옵션(M421)과, 노드(nd422)와 접지전압 사이에 연결된 커패시터(C421)로 구성된다. 제2 커패시턴스 설정부(422)는 제어노드(nd_CTR)와 노드(nd423)에 연결되어 제2 테스트신호(TM2)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N422)와, 노드(nd423)와 노드(nd424) 사이에 연결된 메탈옵션(M422)과, 노드(nd424)와 접지전압 사이에 연결된 커패시터(C422)로 구성된다.
이와 같이 구성된 시정수설정부(42)는 테스트인에이블신호(TM_EN)가 로직하이레벨로 인에이블되어 테스트에 진입하는 경우 순차적으로 카운팅되어 입력되는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)에 따라 제어노드(nd_CTR)에 연결된 커패시턴스 성분을 조절한다. 테스트 종료 후 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)가 모두 로직하이레벨로 인가된 상태에서 메탈옵션(M421, M422)의 연결 상태를 조절함으로써, 테스트에서 적절한 시정수 설정을 위한 레벨 조합의 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)가 생성되도록 설정할 수 있다.
이상 살펴본 본 실시예에 따른 주기신호생성회로에서 주기신호(PSRFN)의 생성 동작을 살펴보되, 내부온도가 기설정된 설정온도(45℃)보다 낮은 경우와 내부온도가 기설정된 설정온도(45℃)보다 높은 경우로 나누어 살펴본다.
우선, 내부온도가 기설정된 설정온도(45℃)보다 낮은 경우에는 로직하이레벨의 온도신호(TS)에 의해 제1 방전부(33)만 동작한다. 제어노드(nd_CTR)는 구동부(23) 및 제1 방전부(33)에 의해 충방전되고, 제1 방전부(33)에 의한 제1 전류(I1)의 전류량은 내부온도의 변화에 따라 일정하므로, 비교신호(COM)의 레벨이 천이되는 시점간의 간격은 일정하게 유지된다. 따라서, 도 7에서 확인할 수 있듯이, 내부온도가 기설정된 설정온도(45℃)보다 낮을 때 주기신호(PSRFN)의 주기는 일정하게 유지된다.
다음으로, 내부온도가 기설정된 설정온도(45℃)보다 높은 경우에는 로직로우레벨의 온도신호(TS)에 의해 제2 방전부(34)만 동작한다. 제2 방전부(34)를 통해 방전되는 제2 전류(I2)의 전류량은 내부온도가 증가할수록 비선형적으로 증가하므로, 비교신호(COM)의 레벨이 천이되는 시점간의 간격은 내부온도가 증가할수록 비선형적으로 감소한다. 따라서, 도 7에서 확인할 수 있듯이, 내부온도가 기설정된 설정온도(45℃)이상인 경우 주기신호(PSRFN)의 주기는 내부온도가 증가할수록 비선형적으로 감소한다.
이상 살펴본 주기신호생성회로에서 생성된 주기신호(PSRFN)는 셀프리프레쉬 주기를 설정하는 경우 뿐만 아니라 주기동작이 필요한 다양한 회로에 사용될 수 있다. 본 실시예의 주기신호생성회로는 복수의 오실레이션신호를 생성하는 회로와 복수의 오실레이션신호를 비교하는 회로를 사용하지 않아 회로 구성을 단순화시킴으로써, 적은 면적으로 구현할 수 있다. 또한, 본 실시예의 주기신호생성회로는 복수의 오실레이션신호를 비교하는 동작을 수행하지 않으므로, 비슷한 주기의 오실레이션신호를 비교함으로써 발생되는 오류를 방지하여 안정적인 동작이 가능하다.
또한, 본 실시예의 주기신호생성회로는 제어노드(nd_CTR)가 충전되고 방전되는 속도를 제어할 수 있는 테스트를 수행함으로써, 설계 변경없이 용이하게 주기신호의 주기를 설정할 수 있다. 즉, 도 8에 도시된 바와 같이, 테스트에서 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)의 레벨 조합에 따라 주기신호(PSRFN)의 주기를 증가(X1)시키거나 감소(X2)시킴으로써, 적절한 주기신호(PSRFN)의 주기를 찾을 수 있다. 테스트 후 메탈옵션(M421, M422)의 연결상태에 따라 주기신호(PSRFN)의 주기를 간단하게 조절할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 주기신호생성회로의 구성을 도시한 도면이다.
도 9에 도시된 바와 같이, 본 실시예에 따른 주기신호생성회로는 주기신호생성부(5), 방전제어부(6) 및 테스트부(7)로 구성된다.
주기신호생성부(5)는 제1 기준전압생성부(51), 비교부(52), 구동부(53) 및 버퍼부(54)로 구성된다. 제1 기준전압생성부(51)는 일정한 레벨을 갖는 제1 기준전압(VREF1)을 생성한다. 비교부(52)는 제1 기준전압(VREF1)과 제어노드(nd_CTR)의 전압을 비교하여 비교신호(COM)를 생성한다. 비교신호(COM)는 제어노드(nd_CTR)의 전압이 제1 기준전압(VREF1)보다 작은 레벨인 경우 로직로우레벨로 인에이블된다. 구동부(53)는 로직로우레벨로 인에이블된 비교신호(COM)를 입력받아 제어노드(nd_CTR)을 전원전압으로 구동한다. 버퍼부(54)는 비교신호(COM)를 버퍼링하여 주기신호(PSRFN)를 생성한다.
방전제어부(6)는 제2 기준전압생성부(61), 제1 방전부(62) 및 제2 방전부(63)로 구성된다. 제2 기준전압생성부(61)는 내부온도의 변화에 따라 선형적으로 가변하는 레벨을 갖도록 설정된 제2 기준전압(VREF2)을 생성한다. 제1 방전부(62)는 제2 기준전압(VREF2)에 응답하여 내부온도가 증가할수록 선형적으로 감소하는 전류량을 갖는 제1 전류(I1)를 제어노드(nd_CTR)로부터 방전한다. 제2 방전부(63)는 내부온도가 증가할수록 비선형적으로 증가하는 전류량을 갖는 제2 전류(I2)를 제어노드(nd_CTR)로부터 방전한다. 제1 방전부(62) 및 제2 방전부(63)는 인에이블신호(EN)에 응답하여 함께 구동되어, 제어노드(nd_CTR)로부터 제1 전류(I1) 및 제2 전류(I2)를 방전한다. 인에이블신호(EN)는 주기신호(PSRFN)의 생성을 위해 로직하이레벨로 인에이블된다. 제1 전류(I1) 및 제2 전류(I2)의 전류량 합은 내부온도가 기설정된 설정온도(본 실시예에서는 45℃) 미만일 때 일정하고, 기설정된 설정온도 이상에서는 내부온도가 증가할수록 비선형적으로 증가한다. 제2 기준전압생성부(61)는 앞서 설명한 도 3에 도시된 구성으로 구현할 수 있으므로, 구체적인 구성 및 동작에 대한 설명은 생략한다.
테스트부(7)는 테스트신호생성부(71) 및 시정수설정부(72)로 구성된다. 테스트신호생성부(71)는 테스트인에이블신호(TM_EN)에 응답하여 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)를 생성한다. 좀 더 구체적으로, 테스트신호생성부(71)는 테스트인에이블신호(TM_EN)가 로직하이레벨로 인에이블되는 경우 순차적으로 카운팅되는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)를 생성한다. 또한, 테스트신호생성부(71)는 테스트인에이블신호(TM_EN)가 로직로우레벨로 디스에이블되는 경우 모두 로직하이레벨로 설정되는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)를 생성한다. 시정수설정부(72)는 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)에 따라 설정되는 시정수(time constant)에 따라 제어노드(nd_CTR)가 전원전압으로 구동되어 충전되는 속도와 방전제어부(6)에 의해 방전되는 속도를 제어한다. 테스트인에이블신호(TM_EN), 제1 테스트신호(TM1) 및 제2 테스트신호(TM2)의 논리레벨은 실시예에 따라 다양하게 설정할 수 있다. 시정수설정부(72)는 앞서 설명한 도 7에 도시된 구성으로 구현할 수 있으므로, 구체적인 구성 및 동작에 대한 설명은 생략한다.
이하, 도 10 내지 도 12를 참고하여, 제1 방전부(62) 및 제2 방전부(63)의 구성을 보다 구체적으로 살펴본다.
도 10에 도시된 바와 같이, 제1 방전부(62)는 스위치부(621) 및 활성화부(622)로 구성된다. 스위치부(621)는 제2 기준전압(VREF2)을 게이트로 인가받아 턴온되는 NMOS 트랜지스터들(N621~N623)로 구성되어, 제어노드(nd_CTR)로부터 제1 전류(I1)를 방전시키는 동작을 수행한다. 활성화부(622)는 인에이블신호(EN)가 로직하이레벨인 경우 노드(nd621)를 접지전압에 연결하여 스위치부(621)의 동작을 활성화시킨다.
도 11에 도시된 바와 같이, 제2 방전부(63)는 다이오드부(631) 및 활성화부(632)로 구성된다. 다이오드부(631)는 다이오드소자로 동작하는 NMOS 트랜지스터들(N631~N633)로 구성되어, 제어노드(nd_CTR)로부터 제2 전류(I2)를 방전시키는 동작을 수행한다. 활성화부(632)는 인에이블신호(EN)가 로직하이레벨인 경우 노드(nd631)를 접지전압에 연결하여 다이오드부(631)의 동작을 활성화시킨다.
도 12를 참고하면 제1 방전부(62)에서 방전되는 제1 전류(I1)의 전류량과 제2 방전부(63)에서 방전되는 제2 전류(I2)의 전류량을 확인할 수 있다. 즉, 제1 전류(I1)는 내부온도가 증가할수록 전류량이 선형적으로 감소하고, 제2 전류(I2)는 내부온도가 증가할수록 전류량이 비선형적으로 증가한다. 제1 전류(I1) 및 제2 전류(I2)의 전류량 합은 설정온도(45℃)를 기준으로 서로 다른 특성을 갖도록 설정된다. 즉, 제1 전류(I1) 및 제2 전류(I2)의 전류량 합은 내부온도가 설정온도보다 낮은 온도에서는 일정하고, 설정온도보다 높은 온도에서는 내부온도가 증가할수록 비선형적으로 증가하도록 생성되는 것이 바람직하다. 제2 전류(I2)의 경우 내부온도가 증가할수록 비선형적으로 증가하는 전류량을 갖지만 설정온도(45℃)미만에서는 내부온도 변화에 따른 전류량 변화가 작아 선형에 가까운 기울기로 증가하게 된다. 따라서, 내부온도가 설정온도보다 낮은 온도일 때 제1 전류(I1) 및 제2 전류(I2)의 전류량 합은 거의 일정하게 생성된다.
이상 살펴본 본 실시예에 따른 주기신호생성회로에서 주기신호(PSRFN)의 생성 동작을 살펴보되, 내부온도가 기설정된 설정온도(45℃)보다 낮은 경우와 내부온도가 기설정된 설정온도(45℃)보다 높은 경우로 나누어 살펴본다.
우선, 내부온도가 기설정된 설정온도(45℃)보다 낮은 경우 제어노드(nd_CTR)는 구동부(53)에 의해 전하가 충전되고, 제1 방전부(62) 및 제2 방전부(63)에 의해 전하가 방전된다. 주기신호(PSRFN)의 상승에지(rising edge)는 구동부(53)에 의한 제어노드(nd_CTR)의 전하 충전 동작에 의존하고, 주기신호(PSRFN)의 하강에지(falling edge)는 제1 방전부(62) 및 제2 방전부(63)에 의한 제어노드(nd_CTR)의 전하 방전 동작에 의존한다. 내부온도가 기설정된 설정온도(45℃)보다 낮을 때 제1 방전부(62) 및 제2 방전부(63)를 통해 방전되는 제1 전류(I1) 및 제2 전류(I2)의 전류량 합은 일정하다. 따라서, 주기신호(PSRFN)의 주기는 내부온도가 설정온도(45℃)보다 낮은 구간에서 일정하게 생성된다.
다음으로, 내부온도가 기설정된 설정온도(45℃)보다 높은 경우에는 제1 방전부(62) 및 제2 방전부(63)를 통해 방전되는 제1 전류(I1) 및 제2 전류(I2)의 전류량 합은 내부온도가 증가할수록 비선형적으로 증가한다. 따라서, 내부온도가 기설정된 설정온도(45℃)이상인 경우 주기신호(PSRFN)의 주기는 내부온도가 증가할수록 비선형적으로 감소한다.
이상 살펴본 주기신호생성회로에서 생성된 주기신호(PSRFN)는 셀프리프레쉬 주기를 설정하는 경우 뿐만 아니라 주기동작이 필요한 다양한 회로에 사용될 수 있다. 본 실시예의 주기신호생성회로는 온도센서, 복수의 오실레이션신호를 생성하는 회로 및 복수의 오실레이션신호를 비교하는 회로를 사용하지 않아 회로 구성을 단순화시킴으로써, 적은 면적으로 구현할 수 있다. 또한, 본 실시예의 주기신호생성회로는 복수의 오실레이션신호를 비교하는 동작을 수행하지 않으므로, 비슷한 주기의 오실레이션신호를 비교함으로써 발생되는 오류를 방지하여 안정적인 동작이 가능하다.
또한, 본 실시예의 주기신호생성회로는 제어노드(nd_CTR)가 충전되고 방전되는 속도를 제어할 수 있는 테스트를 수행함으로써, 설계 변경없이 용이하게 주기신호의 주기를 설정할 수 있다.
(일 실시예)
2: 주기신호생성부(2) 21: 제1 기준전압생성부
22: 비교부 23: 구동부
24: 버퍼부 3: 방전제어부
31: 온도센서 32: 제2 기준전압생성부
33: 제1 방전부 34 제2 방전부
4: 테스트부 41: 테스트신호생성부
42: 시정수설정부
(다른 실시예)
5: 주기신호생성부 51: 제1 기준전압생성부
52: 비교부 53: 구동부
54: 버퍼부 6: 방전제어부
61: 제2 기준전압생성부 62: 제1 방전부
73: 제2 방전부 7: 테스트부
71: 테스트신호생성부 72: 시정수설정부

Claims (32)

  1. 제어노드의 레벨에 따라 상기 제어노드를 구동하고, 주기신호를 생성하는 주기신호생성부;
    온도신호에 응답하여 제어노드로부터 일정한 전류량을 갖는 제1 전류를 방전하고, 상기 온도신호에 응답하여 상기 제어노드로부터 내부온도의 변화에 따라 가변하는 전류량을 갖는 제2 전류를 방전하는 방전제어부; 및
    상기 제어노드가 충전되고, 방전되는 속도를 제어하는 테스트부를 포함하는 주기신호생성회로.
  2. 제 1 항에 있어서, 상기 제2 전류는 상기 내부온도가 증가할수록 비선형적으로 전류량이 증가하는 주기신호생성회로.
  3. 제 1 항에 있어서, 상기 주기신호생성부는 상기 제어노드가 제1 기준전압보다 낮은 레벨인 경우 전원전압으로 구동되는 주기신호생성회로.
  4. 제 3 항에 있어서, 상기 주기신호생성부는
    상기 제어노드의 레벨과 상기 제1 기준전압을 비교하여 비교신호를 생성하는 비교기;
    상기 비교신호에 응답하여 상기 제어노드를 상기 전원전압으로 풀업구동하는 구동부; 및
    상기 비교신호를 버퍼링하여 상기 제어신호를 생성하는 버퍼부를 포함하는 주기신호생성회로.
  5. 제 2 항에 있어서, 상기 방전제어부는
    상기 온도신호에 응답하여 상기 제어노드로부터 상기 제1 전류를 방전하는 제1 방전부; 및
    상기 온도신호에 응답하여 상기 제어노드로부터 상기 제2 전류를 방전하는 제2 방전부를 포함하되, 상기 제1 및 제2 방전부는 내부온도가 기설정된 설정온도일 때 레벨 천이하는 상기 온도신호의 레벨에 따라 선택적으로 구동되는 주기신호생성회로.
  6. 제 5 항에 있어서, 상기 제1 방전부는
    제2 기준전압에 응답하여 턴온되어 상기 제어노드로부터 상기 제1 전류를 방전하는 스위치부; 및
    상기 온도신호에 응답하여 상기 스위치부를 활성화시키는 활성화부를 포함하는 주기신호생성회로.
  7. 제 6 항에 있어서, 상기 스위치부는 상기 제2 기준전압을 게이트로 인가받아 턴온되는 MOS 트랜지스터를 적어도 하나 포함하는 주기신호생성회로.
  8. 제 6 항에 있어서, 상기 제2 기준전압은 상기 내부온도의 변화에 따라 일정한 레벨을 갖거나 상기 내부온도의 변화에 따라 선형적으로 가변하는 레벨을 갖도록 설정되는 주기신호생성회로.
  9. 제 8 항에 있어서, 상기 제2 기준전압을 생성하는 기준전압생성부를 더 포함하되, 상기 기준전압생성부는
    제1 및 제2 노드 사이에 연결된 제1 저항소자;
    상기 제1 및 제2 노드의 전압에 응답하여 정전류원으로 동작하는 제1 전류원;
    상기 제2 노드에 연결되어 제3 노드의 전압에 응답하여 정전류원으로 동작하는 제2 전류원;
    상기 제2 전류원에 연결된 제2 저항소자;
    상기 제1 및 제2 노드의 전압에 응답하여 상기 제2 기준전압을 구동하는 기준전압구동부; 및
    상기 제2 기준전압이 출력되는 출력노드에 연결된 선형조절부를 포함하는 주기신호생성회로.
  10. 제 5 항에 있어서, 상기 제2 방전부는
    적어도 하나의 다이오드를 포함하여 상기 제어노드로부터 상기 제2 전류를 방전하는 다이오드부; 및
    상기 온도신호에 응답하여 상기 다이오드부를 활성화시키는 활성화부를 포함하는 주기신호생성회로.
  11. 제 1 항에 있어서, 상기 테스트부는
    테스트인에이블신호에 응답하여 제1 및 제2 테스트신호를 생성하는 테스트신호생성부; 및
    상기 제어노드에 연결되어, 상기 제1 및 제2 테스트신호에 응답하여 시정수가 설정되는 시정수설정부를 포함하는 주기신호생성회로.
  12. 제 11 항에 있어서, 상기 테스트신호생성부는
    상기 테스트인에이블신호가 인에이블되는 경우 순차적으로 카운팅되는 상기 제1 및 제2 테스트신호를 생성하고, 상기 테스트인에이블신호가 디스에이블되는 경우 기설정된 레벨로 설정되는 상기 제1 및 제2 테스트신호를 생성하는 주기신호생성회로.
  13. 제 11 항에 있어서, 상기 시정수설정부는
    상기 제1 테스트신호에 응답하여 제1 커패시터를 상기 제어노드에 연결하는 제1 커패시턴스 설정부; 및
    상기 제2 테스트신호에 응답하여 제2 커패시터를 상기 제어노드에 연결하는 제2 커패시턴스 설정부를 포함하는 주기신호생성회로.
  14. 제 13 항에 있어서, 상기 제1 커패시턴스 설정부는
    상기 제어노드와 제1 노드에 연결되어 상기 제1 테스트신호에 응답하여 턴온되는 제1 스위치소자;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 메탈옵션; 및
    상기 제2 노드와 접지전압 사이에 연결된 상기 제1 커패시터를 포함하는 주기신호생성회로.
  15. 제 14 항에 있어서, 상기 제2 커패시턴스 설정부는
    상기 제어노드와 제3 노드에 연결되어 상기 제2 테스트신호에 응답하여 턴온되는 제2 스위치소자;
    상기 제3 노드와 제4 노드 사이에 연결된 제2 메탈옵션; 및
    상기 제4 노드와 접지전압 사이에 연결된 상기 제2 커패시터를 포함하는 주기신호생성회로.
  16. 제어노드의 레벨에 따라 상기 제어노드를 구동하고, 주기신호를 생성하는 주기신호생성부;
    제1 및 제2 전류를 방전하는 방전제어부; 및
    상기 제어노드가 충전되고, 방전되는 속도를 제어하는 테스트부를 포함하되, 상기 제1 및 제2 전류의 전류량 합은 내부온도가 기설정된 설정온도보다 낮은 경우 일정하고, 상기 내부온도가 상기 기설정된 설정온도보다 높은 경우에는 가변하는 주기신호생성회로.
  17. 제 16 항에 있어서, 상기 제1 전류의 전류량은 상기 내부온도가 증가할수록 선형적으로 감소하는 주기신호생성회로.
  18. 제 17 항에 있어서, 상기 제2 전류의 전류량은 상기 내부온도가 증가할수록 비선형적으로 증가하는 주기신호생성회로.
  19. 제 18 항에 있어서, 상기 제1 및 제2 전류의 전류량 합은 상기 내부온도 이상에서 상기 내부온도가 증가할수록 비선형적으로 증가하는 주기신호생성회로.
  20. 제 16 항에 있어서, 상기 주기신호생성부는 상기 제어노드가 제1 기준전압보다 낮은 레벨인 경우 전원전압으로 구동되는 주기신호생성회로.
  21. 제 20 항에 있어서, 상기 주기신호생성부는
    상기 제어노드의 레벨과 상기 제1 기준전압을 비교하여 비교신호를 생성하는 비교기;
    상기 비교신호에 응답하여 상기 제어노드를 상기 전원전압으로 풀업구동하는 구동부; 및
    상기 비교신호를 버퍼링하여 상기 제어신호를 생성하는 버퍼부를 포함하는 주기신호생성회로.
  22. 제 16 항에 있어서, 상기 방전제어부는
    인에이블신호에 응답하여 상기 제어노드로부터 상기 제1 전류를 방전하는 제1 방전부; 및
    상기 인에이블신호에 응답하여 상기 제어노드로부터 상기 제2 전류를 방전하는 제2 방전부를 포함하는 주기신호생성회로.
  23. 제 22 항에 있어서, 상기 제1 방전부는
    제2 기준전압에 응답하여 턴온되어 상기 제어노드로부터 상기 제1 전류를 방전하는 스위치부; 및
    상기 인에이블신호에 응답하여 상기 스위치부를 활성화시키는 활성화부를 포함하는 주기신호생성회로.
  24. 제 23 항에 있어서, 상기 스위치부는 상기 제2 기준전압을 게이트로 인가받아 턴온되는 MOS 트랜지스터를 적어도 하나 포함하는 주기신호생성회로.
  25. 제 23 항에 있어서, 상기 제2 기준전압은 상기 내부온도가 증가할수록 선형적으로 감소하는 레벨을 갖도록 설정되는 주기신호생성회로.
  26. 제 25 항에 있어서, 상기 제2 기준전압을 생성하는 기준전압생성부를 더 포함하되, 상기 기준전압생성부는
    제1 및 제2 노드 사이에 연결된 제1 저항소자;
    상기 제1 및 제2 노드의 전압에 응답하여 정전류원으로 동작하는 제1 전류원;
    상기 제2 노드에 연결되어 제3 노드의 전압에 응답하여 정전류원으로 동작하는 제2 전류원;
    상기 제2 전류원에 연결된 제2 저항소자;
    상기 제1 및 제2 노드의 전압에 응답하여 상기 제2 기준전압을 구동하는 기준전압구동부; 및
    상기 제2 기준전압이 출력되는 출력노드에 연결된 선형조절부를 포함하는 주기신호생성회로.
  27. 제 22 항에 있어서, 상기 제2 방전부는
    적어도 하나의 다이오드를 포함하여 상기 제어노드로부터 상기 제2 전류를 방전하는 다이오드부; 및
    상기 인에이블신호에 응답하여 상기 다이오드부를 활성화시키는 활성화부를 포함하는 주기신호생성회로.
  28. 제 16 항에 있어서, 상기 테스트부는
    테스트인에이블신호에 응답하여 제1 및 제2 테스트신호를 생성하는 테스트신호생성부; 및
    상기 제어노드에 연결되어, 상기 제1 및 제2 테스트신호에 응답하여 시정수가 설정되는 시정수설정부를 포함하는 주기신호생성회로.
  29. 제 28 항에 있어서, 상기 테스트신호생성부는
    상기 테스트인에이블신호가 인에이블되는 경우 순차적으로 카운팅되는 상기 제1 및 제2 테스트신호를 생성하고, 상기 테스트인에이블신호가 디스에이블되는 경우 기설정된 레벨로 설정되는 상기 제1 및 제2 테스트신호를 생성하는 주기신호생성회로.
  30. 제 28 항에 있어서, 상기 시정수설정부는
    상기 제1 테스트신호에 응답하여 제1 커패시터를 상기 제어노드에 연결하는 제1 커패시턴스 설정부; 및
    상기 제2 테스트신호에 응답하여 제2 커패시터를 상기 제어노드에 연결하는 제2 커패시턴스 설정부를 포함하는 주기신호생성회로.
  31. 제 30 항에 있어서, 상기 제1 커패시턴스 설정부는
    상기 제어노드와 제1 노드에 연결되어 상기 제1 테스트신호에 응답하여 턴온되는 제1 스위치소자;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 메탈옵션; 및
    상기 제2 노드와 접지전압 사이에 연결된 상기 제1 커패시터를 포함하는 주기신호생성회로.
  32. 제 31 항에 있어서, 상기 제2 커패시턴스 설정부는
    상기 제어노드와 제3 노드에 연결되어 상기 제2 테스트신호에 응답하여 턴온되는 제2 스위치소자;
    상기 제3 노드와 제4 노드 사이에 연결된 제2 메탈옵션; 및
    상기 제4 노드와 접지전압 사이에 연결된 상기 제2 커패시터를 포함하는 주기신호생성회로.
KR1020120056372A 2012-05-25 2012-05-25 주기신호생성회로 KR101948900B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120056372A KR101948900B1 (ko) 2012-05-25 2012-05-25 주기신호생성회로
US13/716,034 US8811099B2 (en) 2012-05-25 2012-12-14 Period signal generation circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056372A KR101948900B1 (ko) 2012-05-25 2012-05-25 주기신호생성회로

Publications (2)

Publication Number Publication Date
KR20130132187A true KR20130132187A (ko) 2013-12-04
KR101948900B1 KR101948900B1 (ko) 2019-02-18

Family

ID=49621504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056372A KR101948900B1 (ko) 2012-05-25 2012-05-25 주기신호생성회로

Country Status (2)

Country Link
US (1) US8811099B2 (ko)
KR (1) KR101948900B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033696A (ko) * 2020-09-10 2022-03-17 에스케이하이닉스 주식회사 테스트 회로와 이를 포함하는 반도체 메모리 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162215A1 (en) * 2004-01-22 2005-07-28 Winbond Electronics Corporation Temperature sensing variable frequency generator
KR20060000097A (ko) * 2004-06-28 2006-01-06 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
KR20060011588A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 온도보상 발진회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3714696B2 (ja) * 1994-10-21 2005-11-09 富士通株式会社 半導体記憶装置
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
KR100712554B1 (ko) * 2006-05-04 2007-05-02 삼성전자주식회사 전압 또는 온도 변화에 따른 클럭 신호의 주기 변화를감소시킬 수 있는 오실레이터
KR20080066249A (ko) 2007-01-11 2008-07-16 삼성전자주식회사 반도체 메모리 장치의 리프레시 주파수 제어회로
US8054141B2 (en) 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162215A1 (en) * 2004-01-22 2005-07-28 Winbond Electronics Corporation Temperature sensing variable frequency generator
KR20060000097A (ko) * 2004-06-28 2006-01-06 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
KR20060011588A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 온도보상 발진회로

Also Published As

Publication number Publication date
KR101948900B1 (ko) 2019-02-18
US20130315010A1 (en) 2013-11-28
US8811099B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
KR100549621B1 (ko) 셀프 리프래쉬용 오실레이터
US8120412B2 (en) Voltage boosting system with slew rate control and method thereof
KR102193790B1 (ko) 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
US8169846B2 (en) Refresh control circuit and method for semiconductor memory apparatus
US8811098B2 (en) Period signal generation circuit
US20120049918A1 (en) Periodic signal generating circuit dependent upon temperature for establishing a temperature independent refresh frequency
US9378802B2 (en) Oscillator and memory device including the same
KR101948899B1 (ko) 주기신호생성회로
KR20130132187A (ko) 주기신호생성회로
KR101900378B1 (ko) 리프레쉬회로
US11309885B2 (en) Power-on reset signal generating device
KR100825021B1 (ko) 내부전압 생성기
US8179738B2 (en) Internal power supply control circuit of semiconductor memory
KR20090003623A (ko) 반도체 메모리 소자
KR100719147B1 (ko) 내부전원 공급장치
JP2015171258A (ja) 切り替え回路およびモニタ回路
KR100656427B1 (ko) 반도체 메모리의 파워 업 신호 발생장치
JP2006228383A (ja) 半導体記憶装置
KR20110047840A (ko) 기준전압발생회로
KR20150145157A (ko) 오실레이터 및 이를 포함하는 메모리 장치
KR20010003408A (ko) 플래쉬 메모리 셀의 드레인 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant