KR20060000097A - 셀프 리프레쉬를 위한 펄스 발생 회로 - Google Patents

셀프 리프레쉬를 위한 펄스 발생 회로 Download PDF

Info

Publication number
KR20060000097A
KR20060000097A KR1020040048988A KR20040048988A KR20060000097A KR 20060000097 A KR20060000097 A KR 20060000097A KR 1020040048988 A KR1020040048988 A KR 1020040048988A KR 20040048988 A KR20040048988 A KR 20040048988A KR 20060000097 A KR20060000097 A KR 20060000097A
Authority
KR
South Korea
Prior art keywords
refresh
node
temperature
voltage
signal
Prior art date
Application number
KR1020040048988A
Other languages
English (en)
Other versions
KR100610455B1 (ko
Inventor
조광준
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040048988A priority Critical patent/KR100610455B1/ko
Priority to US10/879,201 priority patent/US6970393B1/en
Publication of KR20060000097A publication Critical patent/KR20060000097A/ko
Application granted granted Critical
Publication of KR100610455B1 publication Critical patent/KR100610455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 캐패시터를 이용하여 전하량을 조절함으로써 펄스의 발생 주기를 조절하도록 개선시켜서 신뢰성 평가를 가능케하는 셀프 리프레쉬를 위한 펄스 발생 회로를 개시한다.
본 발명의 셀프 리프레쉬를 위한 펄스 발생 회로는, 제 1 노드를 통하여 온도 변화에 따라 가변 공급되는 피드백 전압으로 충전되는 선택가능한 복수의 캐패시터를 구비하여, 상기 기준 전압과 상기 충전 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 전압 비교부; 상기 전압 비교부의 출력신호를 반전 지연시켜 출력하는 지연회로; 상기 지연회로의 출력신호의 전달을 외부 제어신호로써 스위칭하여 온도 보상을 위한 리프레쉬 신호의 출력을 제어하는 제어부; 및 상기 제 1 노드를 통하여 온도 의존성을 갖는 상기 피드백 전압을 제공하고, 상기 제어부의 출력 상태에 따라서 상기 제 1 노드를 통하여 상기 전압비교부의 상기 캐패시터를 충전 또는 방전시키는 온도센서를 구비한다. 이로써 본 발명은 선택된 상기 캐패시터의 수에 따라서 상기 리프레쉬 신호의 마진이 조절한다.

Description

셀프 리프레쉬를 위한 펄스 발생 회로{Pulse generating circuit for self-refresh}
도 1은 종래의 셀프 리프레쉬를 위한 펄스 발생 회로의 회로도
도 2는 동일 웨이퍼에서 측정한 셀프리프레쉬 주기와 셀프리프레쉬 전류의 관계를 도시한 그래프
도 3은 본 발명에 따른 셀프 리프레쉬를 위한 펄스 발생 회로의 바람직한 실시예를 나타내는 회로도
도 4는 본 발명에 따른 실시예의 펄스 변화를 설명하는 파형도
도 5는 본 발명에 따른 셀프 리프레쉬를 위한 펄스 발생 회로의 다른 실시예를 나타내는 회로도
도 6은 본 발명에 따른 다른 실시예의 펄스 변화를 설명하느 파형도
본 발명은 셀프 리프레쉬를 위한 펄스 발생 회로에 관한 것으로서, 보다 상세하게는 캐패시터를 이용하여 전하량을 조절함으로써 펄스의 발생 주기를 조절하도록 개선시켜서 신뢰성 평가를 가능케하는 셀프 리프레쉬를 위한 펄스 발생 회로 에 관한 것이다.
핸드폰이나 노트북 등과 같은 모바일 또는 포터블 기기 등은 로우 파워(Low power) 기능의 구현이 중요하게 인식되고 있다. 특히, DRAM은 로우 파워 기능을 구현하기 위하여 셀프 리프레쉬 기간동안 소모되는 전류를 줄이는 것이 중요하다.
셀프 리프레쉬 기간동안 소모되는 전류를 줄이는 방법은 PASR(Partial Array Self Refresh), TCSR(Temperature Compensated Self Refresh), DPD(Deep Power Down mode) 등으로 제시되고 있다. 이 중 PASR과 TCSR은 사용자가 EMRS(Extended Mode Register Set)을 이용하여 프로그램하는 기능을 제공한다.
일반적으로 DRAM의 데이터 보존 시간(Data retention time)은 온도가 증가할 수록 짧아진다. 그러므로 프로그래화된 TCSR은 사용자가 설정한 온도에 따라 셀프 리프레쉬 주기가 변화된다. 특히 저온에서 사용하는 경우 셀프 리프레쉬 주기가 길게 설정됨으로서 전력 소모가 감소될 수 있다.
그러나, 프로그램화된 상태에서 실제 DRAM의 사용 온도가 세팅된 범위를 벗어나는 경우, DRAM 동작의 신뢰성이 보장될 수 없다. 그러므로 종래의 EMRS-TCSR은 제한적으로 사용되어야 한다.
상술된 문제점을 개선하기 위하여 오토(Auto) TCSR이 제시된 바 있으며, 오토 TCSR은 사용자가 온도를 설정하는 것이 아니라 칩 내부에서 온도를 감지하고, 감지된 온도에 따른 리프레쉬 신호(TEMPOSC:Temperature Oscillation)의 발생 주기를 자동으로 조절하는 것이다.
특히, 메모리 칩내에 온도센서를 탑재한 오토 TCSR을 온 다이(on Die) TCSR 이라 한다. 이러한 오토 TCSR은 온도에 따라 다이오드에 흐르는 전류량이 달라지는 특성을 이용하여 저온에서 리프레쉬 주기를 길게 해준다.
도 1은 종래의 다이오드를 이용한 셀프 리프레쉬를 위한 펄스 발생회로이다.
펄스 발생 회로는 전압비교기(10)와, 지연회로(12), 제어부(14) 및 온도 센서(16)로 구성되며, 전압비교기(10)는 차동증폭기(20)와 기준전압공급부(22)를 구비하고, 지연회로(12)는 병렬 연결된 인버터와 캐패시터의 체인으로 구성되며, 제어부(14)는 낸드 게이트와 인버터의 조합으로 구성된다.
차동증폭기(20)는 기준전압공급부(22)에서 제공되어 캐패시터 C2에 인가되는 전압과 온도센서(16)에서 피드백되어 캐패시터 C1에 인가되는 전압을 비교하여 그 결과에 따른 출력을 지연회로(12)로 출력한다. 여기에서 캐패시터 C1에 인가되는 전압은 온도센서(16)의 다이오드 전류가 노드 A(NODE A)를 통하여 피드백됨에 따라 충전된다.
그리고, 지연회로(12)는 차동증폭기(20)에 구성되는 캐패시터 C1의 충방전 시간을 확보하기 위한 것이다.
그리고, 제어부(14)는 제어신호 TEMPON의 상태에 따라서 온도 센싱된 펄스를 출력하거나 또는 하이 레벨의 출력을 유지한다.
그리고, 온도 센서(16)는 다이오드를 이용한 회로이며, MOS 다이오드에 흐르는 전류는 온도 함수를 갖는다. 즉, Vgs가 약 3V 이하에서 온도가 낮을수록 전류량이 줄어든다.
즉, 지연회로(12)의 캐패시터에 충전된 전하가 온도 센서(16)의 다이오드를 통해 방전되고, 이때 일정 레벨 이상 방전되면 전압비교기(10)에 의하여 펄스가 발생된다. 이때 온도 설정을 위하여 센싱용 다이오드 D1, D2, D3가 병렬로 구성되며, 스위칭용 트랜지스터 T1, T2, T3를 선택적으로 동작시킴으로써 온도 설정에 따른 센싱동작을 수행하고, 센싱용 다이오드 D1, D2, D3에 의하여 결정되는 전류가 노드 A를 통하여 전압비교기(10)로 전달된다.
상술한 종래의 펄스 발생 회로는 일정 전하량을 갖는 캐패시터와 다이오드를 통한 방전에 의해 펄스를 생성하며, 다이오드의 선택에 따라서 온도에 대응하여 펄스의 발생 주기를 조정할 수 있다.
그러나, 다이오드에 흐르는 전류의 양은 온도에 민감하게 변화된다. 그러므로, 상술한 바와 같이 다이오드를 이용하여 온도를 센싱하는 셀프 리프레쉬를 위한 펄스 발생 회로는 동일 로트(Lot), 동일 웨이퍼(Wafer)에도 대상에 따라 주기 분포를 크게 갖는다.
실제 펄스 발생 회로가 다이오드로써 온도 보상을 위한 동작을 수행하는 경우, 일예로 동일 웨이퍼에서 측정한 셀프리프레쉬 주기(TEMPOSC 주기)와 리프레쉬 전류 IDD6 간의 상관 관계는 도 2로 측정될 수 있다. 즉, 동일 웨이퍼내에서 셀프 리프레쉬 주기가 리프레쉬 전류에 따라 두 배 이상의 차이를 갖는다.
도 2와 같이 넓은 분포를 갖는 리프레쉬 전류 IDD6 값을 일정 레벨 이하로 조절하기 위해서는 리프레쉬 신호 TEMPOSC의 주기를 조절해야 한다.
종래의 리프레쉬 회로는 기본 주기에 대비하여 리프레쉬 신호 TEMPOSC의 주기를 조절한다. 그러므로, 온도에 민감한 다이오드 동작 특성에 의하여 리프레쉬 페일의 가능성이 증대하게 되는 문제가 있다.
예컨대, 85℃에서 기본 주기를 λ(㎲)로 하는 다이(Die)의 리프레쉬 신호 TEMPOSC 주기가 2.0㎲라면, 리프레쉬 신호 TEMPOSC에 의한 리프레쉬 타임은 4분주, 4k 사이클 리프레쉬로 계산할 경우 32㎳가 된다. 이때, IDD6을 줄이기 위해 리프레쉬 타임을 64㎳로 하고자 한다면, 분주를 8분주 또는 주기를 4.0㎲로 하면된다. 그러나, 이러한 경우 다음과 같은 문제가 발생한다.
즉, 리프레쉬 신호 TEMPOSC가 기본 주기(normal self refresh)의 8배가 되는 온도를 T라 할 때, 온도 T 부근에서 4분주의 리프레쉬 신호 TEMPOSC는 (2 + α) * 4 * 4k 의 리프레쉬 타임을 갖게 된다. 그러나, 8분주로 트리밍(trimming)이 되면 리프레쉬 타임이 (2 + α) * 8 * 4k 로 되어 4분주 대비 2배로 증가하게 된다.
또한, 온도 T 부근에서 리프레쉬 신호 TEMPOSC 주기가 2.0㎲인 경우에 리프레쉬 신호 TEMPOSC 주기는 2 + α= 8 * λ라는 값을 갖게 된다. 그러나, 주기를 2배(4.0㎲)로 증가시키면 온도 T에서 리프레쉬 신호 TEMPOSC 주기는 2 * (2 + α)로 되어 기본 주기의 8배보다 큰 값을 갖게되어 온도 T 보다 고온의 영역에서 리프레쉬 신호 TEMPOSC가 리셋된다.
상술한 바와 같이, 종래의 다이오드를 이용하여 온도 보상을 구현한 펄스 발생 회로는 셀프 리프레쉬 전류가 온도에 민감하게 변화되고, 동일 로트(Lot), 동일 웨이퍼(Wafer)에도 대상에 따라 주기 분포의 차이가 크게 된다.
그러므로, 일정한 조건으로 셀프 리프레쉬를 위한 펄스 동작의 신뢰성 테스트가 어려운 문제점이 있다.
따라서, 본 발명은 캐패시터를 이용하여 전하량을 조절함으로써 펄스 주기를 안정적으로 제어하며, 특히 고온에서 셀프 리프레쉬 마진 체크를 위해 주기를 일정하게 늘려 테스트하는 것을 가능케 함에 있다.
본 발명은 다이오드 특성과 캐패시터 특성을 이용하여 리프레쉬 신호의 펄스 주기와 마진을 제어하는 것을 가능케 함에 있다.
본 발명에 따른 셀프 리프레쉬를 위한 펄스 발생 회로는, 제 1 노드를 통하여 온도 변화에 따라 가변 공급되는 피드백 전압으로 충전되는 선택가능한 복수의 캐패시터를 구비하여, 상기 기준 전압과 상기 충전 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 전압 비교부; 상기 전압 비교부의 출력신호를 반전 지연시켜 출력하는 지연회로; 상기 지연회로의 출력신호의 전달을 외부 제어신호로써 스위칭하여 온도 보상을 위한 리프레쉬 신호의 출력을 제어하는 제어부; 및 상기 제 1 노드를 통하여 온도 의존성을 갖는 상기 피드백 전압을 제공하고, 상기 제어부의 출력 상태에 따라서 상기 제 1 노드를 통하여 상기 전압비교부의 상기 캐패시터를 충전 또는 방전시키는 온도센서를 구비한다. 이로써 본 발명은 선택된 상기 캐패시터의 수에 따라서 상기 리프레쉬 신호의 마진이 조절한다.
여기에서, 상기 전압 비교부는 트랜지스터와 캐패시터가 쌍을 이루고 복수의 쌍이 상기 제 1 노드에 병렬 연결된 온도 보정부, 기준전압을 공급하는 기준전압공급부, 및 상기 기준전압공급부와 상기 제 1 노드에서 인가되는 전압을 비교하여 그 비교결과에 따른 신호를 출력하는 차동 증폭기를 구비함이 바람직하다.
또한, 상기 온도 보정부의 상기 각 캐패시터들은 차동 증폭기에 설정 가능한 기본 캐패시터의 용량의 1％ 내지 100％ 범위의 용량을 가짐이 바람직하다.
그리고, 상기 온도 센서는, 복수의 다이오드와 그의 선택을 위한 스위칭 트랜지스터를 구비함으로써 상기 제 1 노드를 통하여 공급되는 전류의 양을 조절하여 상기 리프레쉬 신호의 주기를 조절할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
본 발명에 따른 셀프 리프레쉬를 위한 펄스 발생 회로는 도 3와 같이 전압비교부(100), 지연회로(102), 제어부(104) 및 온도센서(106)를 구비한다.
전압비교부(100)는 트랜지스터 T1, T2, T3 와 캐패시터 C1, C2, C3가 각각 한 쌍식 직렬 연결되고, 이들 각 쌍이 노드 A에 병렬로 연결된 온도 보정부(110), 기준전압공급부(114)와 노드 A에서 인가되는 전압을 비교하여 그 비교결과에 따른 신호를 지연회로(102)로 출력하는 차동 증폭기(112), 차동 증폭기(112)에 기준전압을 제공하는 기준전압공급부(114)를 구비한다.
차동증폭기(112)는 PMOS 트랜지스터 P21, P22, NMOS 트랜지스터 N21, N22, N23를 구비하며, PMOS 트랜지스터 P21, P22는 공통 게이트를 가지며, PMOS 트랜지스터 P21은 NMOS 트랜지스터 N21과 직렬로 연결되고, PMOS 트랜지스터 P22는 NMOS 트랜지스터 N22와 직렬로 연결되고, 제어신호 VLRLD가 게이트로 인가되는 NMOS 트랜지스터 N23에 NMOS 트랜지스터 N21, N22가 병렬로 연결된다. 그리고, PMOS 트랜 지스터 P22의 게이트는 드레인에 공통으로 연결된다. 또한, NMOS 트랜지스터 N21의 게이트는 노드 A에 연결되며 병렬로 연결된 기본 트랜지스터를 갖는다. 그리고 NMOS 트랜지스터 N22의 게이트는 기준전압공급부(114)에 연결되면서 병렬로 연결된 트랜지스터를 갖는다.
여기에서, 온도 보정부(110)에 구성되는 캐패시터는 차동증폭기(112)의 기본 캐패시터의 용량에 비하여 1 ％ 내지 100％의 다양한 정전 용량을 갖는 것으로 병렬로 연결되도록 구성될 수 있다.
지연회로(102)는 직렬 연결된 인버터와, 각 인버터에 병렬 연결된 캐패시터를 구비한다.
지연회로(102)는 차동증폭기(112)에 구성되는 캐패시터의 충방전 시간을 확보하기 위한 것이다. 그리고, 제어부(104)는 지연회로(102)의 출력과 제어신호 TEMPON를 낸드 조합하는 낸드 게이트와(120), 낸드 게이트의 출력을 인버팅하는 인버터(122)를 구비한다. 제어신호 TEMPON는 온도 센싱된 펄스를 출력하거나 하이 레벨의 신호를 출력하는 동작을 제어하기 위하여 인가되는 신호이다. 즉 제어신호 TEMPON 신호의 상태에 따라서 온도 보정 동작 여부가 결정된다.
그리고, 온도 센서(106)는 PMOS 트랜지스터 P31, P32를 구비하며, PMOS 트랜지스터 P31, P32의 게이트는 제어부(104)의 출력 노드에 공통으로 연결된다. 그리고, PMOS 트랜지스터 P32에는 다이오드 D21, D22 및 NMOS 트랜지스터 N31이 직렬로 연결된다. 그리고, NMOS 트랜지스터 N31의 게이트는 제어부(104)의 출력 노드에 연결되고, PMOS 트랜지스터 P31의 드레인은 다이오드 D21와 다이오드 D22의 사이에 연결된다. 그리고, PMOS 트랜지스터 P32와 다이오드 D21 사이는 노드 A에 연결된다. 그리고, 제어부(104)의 출력은 온도 센서(106)의 출력과 공통연결되며, 온도 센서(106)의 출력은 인버터(124)에서 인버팅된 후 리프레쉬 신호 TEMPOSC로 출력된다.
상술한 바와 같이 본 발명의 실시예는 제어신호 TEMPON이 턴온된 상태에서 전압비교부(100)에 구성되는 온도보정부(110)의 캐패시터 C1, C2, C3의 선택에 의하여 리프레쉬 신호 TEMPOSC의 주기가 온도에 따라 조절되어 출력될 수 있다.
즉, 제어신호 TEMPON이 로우 상태이면, 제어부(104)의 출력은 로우 상태를 유지하고, 노드 A는 하이 레벨의 전압을 가지며, 그에 따라 노드 A에 연결된 온도 보정부(110)와 차동증폭기(112)의 캐패시터가 충전된다.
반대로, 제어신호 TEMPON이 하이 상태이면, 온도센서(106)의 PMOS 트랜지스터 P32가 턴-오프되어서 온도 보정부(110)와 차동증폭기(112)의 캐패시터가 방전된다. 이때 노드 A의 전압 드롭 기울기는 NMOS 다이오드 D21의 용량에 따라 결정되고, 노드 A의 전압 드롭 파형은 온도 보정부(110)에서 선택된 캐패시터의 수에 따라 타이밍이 시프트된다.
즉, 도 4와 같이 노드 A의 전압 드롭 파형은 선택된 캐패시터의 수에 따라 기준전압 REF에 도달하는 타이밍이 t1, t2, t3로 가변되고, 노드 A와 기준 전압을 비교한 결과 지연회로(102)와 제어부(104)를 거쳐서 출력되는 리프레쉬 신호 TEMPOSC의 펄스는 가변된다.
즉, 고온인 경우 선택되는 캐패시터의 수를 줄임으로써 타이밍이 t1에서 t2 로 변화되고, 그 만큼 따라서 펄스의 주기가 짧아진다. 그리고, 저온인 경우 선택되는 캐패시터의 수를 늘임으로써 타이밍이 t1에서 t3로 변화되고, 그 만큼 발생되는 펄스의 주기가 길어진다.
캐패시터의 용량은 온도에 따라 큰 변화를 갖지 않는다. 그러므로, 본 발명에 따라 온도 보상을 구현한 펄스 발생 회로는 온도에 대응한 리프레쉬 신호의 변화가 둔감한 특성을 갖는다.
그러므로, 본 발명은 캐패시터의 용량을 조절함으로써 동일 로트(Lot), 동일 웨이퍼(Wafer)에도 대상에 따라 주기 분포에 큰 차이 없이 일정한 조건으로 셀프 리프레쉬를 위한 펄스 동작의 신뢰성 테스트가능하다.
상술한 도 3의 실시예는 동일 온도에서 다이오드에 흐르는 전류량에 무관하게 리프레쉬 신호 TEMPOSC의 발생주기를 조절가능하고, 특히 고온에서 셀프 리프레쉬 마진 체크를 위해서 주기를 일정하게 늘려서 테스트하는 것이 가능하다.
또한, 본 발명은 다른 실시예로서 원하는 주기로 리프레쉬 신호가 조절될 수 있도록 하기 위하여 도 3에 구성된 온도 센서(106)에 복수의 다이오드를 더 구성할 수 있다. 즉 도 1의 구성과 같이 선택되는 다이오드의 수에 따라 노드 A에 흐르는 전류를 조정하여 리프레쉬 신호의 주기를 조절한다.
즉, 도 5와 같이, 셀프 리프레쉬를 위한 펄스 발생 회로는 전압비교부(100), 지연회로(102), 제어부(104) 및 온도센서(146)로 구성된다.
여기에서, 전압비교부(100), 지연회로(102), 및 제어부(104)는 도 3과 동일한 부품으로 구성되므로 그에 대한 구체적인 구성 및 동작에 대한 설명은 생략한 다.
그리고, 온도센서(146)는 제어부(104)의 출력이 인버터(126)에서 인버팅되어 리프레쉬 신호 TEMPOSC로 출력된다. 이때 제어부(104)와 인버터(126) 사이는 노드 B라 칭한다. 그리고, 온도센서(146)는 PMOS 트랜지스터 P41, 42, 스위칭 트랜지스터 T41, T42, T43, NMOS 다이오드 D41, D42, D43, 44, 45, 46, NMOS 트랜지스터 N41, N42, N43을 구비한다.
여기에서, 스위칭 트랜지스터 T41, NMOS 다이오드 D41, 다이오드 D44 및 NMOS 트랜지스터 N41은 직렬 연결되고, 스위칭 트랜지스터 T42, NMOS 다이오드 D42, 다이오드 D45 및 NMOS 트랜지스터 N42도 직렬 연결되며, 스위칭 트랜지스터 T43, NMOS 다이오드 D43, 다이오드 D46 및 NMOS 트랜지스터 N43도 직렬 연결된다.
그리고, 각 스위칭 트랜지스터 T41, T42, T43은 PMOS 트랜지스터 P41, P42와 같이 노드 A에 병렬로 연결되고, PMOS 트랜지스터 P41의 드레인은 노드 C를 이루며, 노드 C는 NMOS 다이오드 D41와 다이오드 D44 사이, NMOS 다이오드 D42와 다이오드 D45 사이, NMOS 다이오드 D43와 다이오드 D46 사이에 연결된다.
그리고, PMOS 트랜지스터 P41, P42, NMOS 트랜지스터 N41, N42, N43의 게이트는 노드 B에 공통으로 연결된다.
상술한 바와 같이 구성된 도 5의 실시예는 캐패시터에 의한 마진확보를 용이하게 조절할 수 있는 특성과 다이오드를 이용한 리프레쉬 신호의 주기를 용이하게 조절할 수 있는 특성을 갖는다.
도 5의 실시예는 스위칭 트랜지스터 T42, T43을 턴오프하고, 도 3의 실시예 와 특성이 동일한 다이오드 D41, D44를 채용하면 도 3의 실시예 구성과 동일한 특성을 얻을 수 있다.
그리고, 이에 부가적으로 스위칭 트랜지스터 T41, T42, T42을 스위칭함으로써 다이오드 D41, D42, D43을 선택하면 노드 A에 제공되는 전류가 변화되고, 그에 따라서 전압 드롭 기울기가 변화되어 주기가 큰 폭으로 용이하게 조절될 수 있는 특성을 갖는다.
즉, 제어신호 TEMPON이 로우 상태이면, 제어부(104)의 출력은 로우 상태를 유지하고, 노드 A는 하이 레벨의 전압을 가지며, 그에 따라 노드 A에 연결된 온도 보정부(110)와 차동증폭기(112)의 캐패시터가 충전된다.
반대로, 제어신호 TEMPON이 하이 상태이면, 온도센서(106)의 PMOS 트랜지스터 P32가 턴-오프되어서 온도 보정부(110)와 차동증폭기(112)의 캐패시터가 방전된다. 이때 노드 A의 전압 드롭 기울기는 NMOS 다이오드 D21의 용량에 따라 결정되고, 노드 A의 전압 드롭 파형은 온도 보정부(110)에서 선택된 캐패시터의 수에 따라 타이밍이 시프트된다.
즉, 캐패시터의 수가 정해진 경우, 도 6과 같이 노드 A의 전압 드롭 파형은 선택된 다이오드의 수에 따라 기준전압 REF에 도달하는 타이밍이 t1, t2, t3로 가변되고, 노드 A와 기준 전압을 비교한 결과 지연회로(102)와 제어부(104)를 거쳐서 출력되는 리프레쉬 신호 TEMPOSC의 펄스는 가변된다.
즉, 고온인 경우 선택되는 다이오드의 수를 늘임으로써 노드 A에 제공되는 전류의 양이 줄어서, 타이밍이 t1에서 t2로 변화되고, 그 만큼 펄스의 주기가 짧아 진다. 그리고, 저온인 경우 선택되는 다이오드의 수를 줄임으로써 노드 A에 제공되는 전류의 양이 늘어서, 타이밍이 t1에서 t3로 변화되고, 그 만큼 발생되는 펄스의 주기가 길어진다.
그러므로, 도 5의 실시예에 의하면 캐패시터 특성과 다이오드 특성을 이용한 리프레쉬 신호 TEMPOSC의 제어가 가능하고, 그에 따라서, 원하는 조건에 따른 셀프 리프레쉬를 위한 펄스 동작의 신뢰성 테스트가 가능하다.
상술한 바와 같이, 본 발명의 온도보상 셀프 리프레쉬 회로는 캐패시터를 이용하여 전하량을 조절함으로써 펄스 주기를 안정적으로 제어하며, 특히 고온에서 셀프 리프레쉬 마진 체크를 위해 주기를 일정하게 늘려 테스트하는 것이 가능한 효과가 있다.
또한, 본 발명은 다이오드 특성과 캐패시터 특성을 이용하여 리프레쉬 신호의 펄스 주기와 마진을 제어함으로써 원하는 조건에 따른 셀프 리프레쉬를 위한 펄스 동작의 신뢰성 테스트가 가능한 효과가 있다.

Claims (4)

  1. 제 1 노드를 통하여 온도 변화에 따라 가변 공급되는 피드백 전압으로 충전되는 선택가능한 복수의 캐패시터를 구비하여, 상기 기준 전압과 상기 충전 전압의 크기를 비교하여 그 비교결과에 대응되는 신호를 출력하는 전압 비교부;
    상기 전압 비교부의 출력신호를 반전 지연시켜 출력하는 지연수단;
    상기 지연수단의 출력신호의 전달을 외부 제어신호로써 스위칭하여 온도 보상을 위한 리프레쉬 신호의 출력을 제어하는 제어부; 및
    상기 제 1 노드를 통하여 온도 의존성을 갖는 상기 피드백 전압을 제공하고, 상기 제어부의 출력 상태에 따라서 상기 제 1 노드를 통하여 상기 전압비교부의 상기 캐패시터를 충전 또는 방전시키는 온도센서;를 구비함으로써,
    선택된 상기 캐패시터의 수에 따라서 상기 리프레쉬 신호의 마진이 조절됨을 특징으로 하는 셀프 리프레쉬를 위한 펄스 발생 회로.
  2. 제 1항에 있어서, 상기 전압 비교부는,
    트랜지스터와 캐패시터가 쌍을 이루고, 복수의 쌍이 상기 제 1 노드에 병렬 연결된 온도 보정부;
    기준전압을 공급하는 기준전압공급부; 및
    상기 기준전압공급부와 상기 제 1 노드에서 인가되는 전압을 비교하여 그 비교결과에 따른 신호를 출력하는 차동 증폭기;를 구비함을 특징으로 하는 셀프리프 레쉬를 위한 펄스 발생 회로.
  3. 제 2 항에 있어서, 상기 온도 보정부의 상기 각 캐패시터들은 차동 증폭기에 설정 가능한 기본 캐패시터의 용량의 1％ 내지 100％ 범위의 용량을 가짐을 특징으로 하는 셀프 리프레쉬를 위한 펄스 발생 회로.
  4. 제 3 항에 있어서, 상기 온도 센서는,
    복수의 다이오드와 그의 선택을 위한 스위칭 트랜지스터를 구비함으로써 상기 제 1 노드를 통하여 공급되는 전류의 양을 조절하여 상기 리프레쉬 신호의 주기를 조절함을 특징으로 하는 셀프 리프레쉬를 위한 펄스 발생 회로.
KR1020040048988A 2004-06-28 2004-06-28 셀프 리프레쉬를 위한 펄스 발생 회로 KR100610455B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040048988A KR100610455B1 (ko) 2004-06-28 2004-06-28 셀프 리프레쉬를 위한 펄스 발생 회로
US10/879,201 US6970393B1 (en) 2004-06-28 2004-06-30 Pulse generating circuit for self-refresh

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048988A KR100610455B1 (ko) 2004-06-28 2004-06-28 셀프 리프레쉬를 위한 펄스 발생 회로

Publications (2)

Publication Number Publication Date
KR20060000097A true KR20060000097A (ko) 2006-01-06
KR100610455B1 KR100610455B1 (ko) 2006-08-08

Family

ID=35405252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048988A KR100610455B1 (ko) 2004-06-28 2004-06-28 셀프 리프레쉬를 위한 펄스 발생 회로

Country Status (2)

Country Link
US (1) US6970393B1 (ko)
KR (1) KR100610455B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794998B1 (ko) * 2006-06-01 2008-01-16 주식회사 하이닉스반도체 반도체 메모리의 셀프 리프레쉬 펄스 발생 장치 및 방법
KR20130132187A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 주기신호생성회로
US9013932B1 (en) 2013-11-06 2015-04-21 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
US9378802B2 (en) 2014-06-18 2016-06-28 SK Hynix Inc. Oscillator and memory device including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436727B2 (en) * 2004-09-30 2008-10-14 Intel Corporation Method and apparatus to control a power consumption of a memory device
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7292488B2 (en) * 2005-07-06 2007-11-06 Infineon Technologies Ag Temperature dependent self-refresh module for a memory device
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR20210027897A (ko) 2019-09-03 2021-03-11 삼성전자주식회사 다이오드 및 캐패시터를 포함하는 온도 센서
CN111884287B (zh) * 2020-07-22 2022-09-20 深圳和而泰智能控制股份有限公司 电池充电电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794998B1 (ko) * 2006-06-01 2008-01-16 주식회사 하이닉스반도체 반도체 메모리의 셀프 리프레쉬 펄스 발생 장치 및 방법
KR20130132187A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 주기신호생성회로
US9013932B1 (en) 2013-11-06 2015-04-21 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
US9378802B2 (en) 2014-06-18 2016-06-28 SK Hynix Inc. Oscillator and memory device including the same

Also Published As

Publication number Publication date
KR100610455B1 (ko) 2006-08-08
US6970393B1 (en) 2005-11-29

Similar Documents

Publication Publication Date Title
US6998901B2 (en) Self refresh oscillator
US7286432B2 (en) Temperature update masking to ensure correct measurement of temperature when references become unstable
US7898891B2 (en) Semiconductor memory device
KR20080111017A (ko) 온도 보상된 셀프-리프레시를 통해 메모리 셀을 셀프-리프레시하는 방법 및 다이내믹 랜덤 액세스 메모리 장치
KR100794992B1 (ko) 기판 바이어스 전압 발생 장치 및 방법
KR100610455B1 (ko) 셀프 리프레쉬를 위한 펄스 발생 회로
JP2007128632A (ja) クロックト待機モードに応答した集積回路の内部電圧の維持
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
KR100673102B1 (ko) 온도 보상 셀프 리프레쉬 회로
US8169846B2 (en) Refresh control circuit and method for semiconductor memory apparatus
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
US20070018715A1 (en) Clocked standby mode with maximum clock frequency
KR101069678B1 (ko) 반도체 메모리 장치의 온도 감지 회로
KR100974218B1 (ko) 주기 신호 생성 회로
US9378802B2 (en) Oscillator and memory device including the same
US7173501B1 (en) Dual slope temperature dependent oscillator
US10996694B2 (en) Regulators with offset voltage cancellation
US20050162215A1 (en) Temperature sensing variable frequency generator
US8923080B2 (en) Period signal generation circuit
KR20050072840A (ko) 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로
WO2014059560A1 (en) Apparatuses and methods for providing oscillation signals
US20130315010A1 (en) Period signal generation circuits
KR20050100286A (ko) 오실레이터 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee