KR20130127981A - 빔 디더링 및 스카이빙을 위한 레이저 처리 시스템 및 방법 - Google Patents

Abstract

레이저 처리 시스템은 작업물에 대하여 빔 궤도를 따라 빔 경로의 제1 상대적 움직임을 부여하는 제1 위치지정 시스템, 복수의 디더 행을 따라 상기 빔 경로의 제2 상대적 움직임을 결정하는 프로세서, 상기 제2 상대적 움직임을 부여하는 제2 위치지정 시스템, 및 레이저 빔 펄스를 방출하는 레이저 소스를 포함한다. 본 시스템은 미리 결정된 각도로 디더 행을 유지하기 위해 처리 속도의 변화를 보상할 수 있다. 예를 들어, 디더 행은 처리 속도에 상관없이 빔 궤도에 수직으로 유지될 수 있다. 처리 속도는 트렌치를 완성하기 위하여 정수개의 디더 행을 처리하도록 조절될 수 있다. 각 행에서 디더 점의 수는 트렌치의 폭에 기초하여 선택될 수 있다. 플루언스는 처리 속도와 트렌치 폭의 변화를 조절하는 것에 의해 정규화될 수 있다.

Description

빔 디더링 및 스카이빙을 위한 레이저 처리 시스템 및 방법{LASER PROCESSING SYSTEMS AND METHODS FOR BEAM DITHERING AND SKIVING}

본 발명은 유전체 또는 다른 물질의 레이저 처리에 관한 것이다.

유전체 및 전도성 물질의 레이저 처리는 전자 부품에서 미세 특징부를 식각하는데 일반적으로 사용된다. 예를 들어, 칩 패키징 기판은 반도체 다이로부터 볼 그리드 어레이 또는 유사한 패키지로 신호를 라우팅(routing)하기 위해 레이저 처리될 수 있다. 레이저 처리된 특징부는 신호 트레이스(signal trace), 접지 트레이스 및 (패키지 층들 사이에 신호 트레이스를 연결하기 위해) 마이크로 비아(via)를 포함할 수 있다.

레이저 직접 식각(LDA: Laser direct ablation)은 칩 패키지에서 층의 개수를 감소시키면서 신호 임피던스를 타이트하게 제어하기 위해 단일 층 위에 신호 트레이스와 접지 트레이스를 포함한다. 이 접근법은 패키지마다 작은 특징부 치수 및 간격(spacing)(예를 들어, 약 10마이크론(㎛) 내지 약 25㎛) 및 긴 트레이스 길이(예를 들어, 약 5미터(m) 내지 약 10m)를 요구할 수 있다. 칩 패키지를 경제적으로 구성하기 위하여, 이 특징부를 식각하는 속도는 상당히 높을 수 있다(예를 들어, 약 1미터/초(m/s) 내지 약 10m/s)). 특정 패키지는 고객의 처리량 목표를 충족하기 위해 예를 들어, 약 0.5초(s) 내지 약 5s에 처리될 수 있다.

칩 패키징의 다른 유리한 특성은 제어된 깊이 변동을 가지는 교차 트레이스를 제공하는 것일 수 있다. 예를 들어, 접지 트레이스는 패턴 전체에 걸쳐 여러 점에서 브랜치될 수 있다. 각 브랜치 교차점에서, 트레이스는 약 +/-10% 미만의 원하는 깊이 변동으로 식각될 수 있다. 보통, 2개의 트렌치(trench)가 하나의 점에서 식각되는 경우, 식각 빔의 이중 노출은 약 100%의 깊이 변동을 야기할 수 있다.

칩 패키징의 다른 유리한 특성은 임피던스를 제어하거나 층간 연결 비아를 위한 패드를 제공하기 위해 패키지의 여러 부분에 가변 트페이스 폭을 제공하는 것일 수 있다. 트레이스 폭 제어는 메인 트레이스의 고속 처리에 감소된 또는 최소의 방해로 제공될 수 있다.

또한, 특징부의 특성을 변화시키는데 사용되는 감소된 또는 최소의 시간으로 고속으로 임의의 사이즈와 형상의 특징부를 처리하는 것이 유리할 수 있다. 예를 들어, 특징부는 여러 직경 및/또는 측벽 테이퍼를 가지는 마이크로 비아, 정사각형 또는 직사각형 패드, 정렬 기준 및/또는 영숫자 표기를 포함할 수 있다. 전통적으로, 마이크로 비아와 같은 특징부를 처리하기 위해, 광학 시스템은 가변 직경의 성형된 강도 프로파일(예를 들어, 상부가 평탄한 빔) 또는 순수 가우시안 빔을 제공하도록 설계되었다. 이들 광학 시스템은 레이저 처리 스팟 특성을 변화시킬 때 상당한 시간 지연(예를 들어, 약 10밀리초(ms) 내지 약 10s)을 가질 수 있다.

다른 문제는 전술한 처리 파라미터를 충족시키도록 기계를 구성하는 것과 연관된다. 예를 들어, 트레이스는 라우팅 요구조건으로 인해 패키지 전체에 걸쳐 방향을 변화시킬 수 있다. 고속으로 트레이스를 처리할 때, 궤도 각도의 변동은 매우 짧은 시간 스케일에서 높은 빔 위치 가속을 요구할 수 있다. 레이저 처리는 예를 들어 고 처리량에 사용되는 고속(예를 들어, 약 1m/s 내지 약 10m/s)으로 실행할 때 빔 위치지정기의 동적 한계를 쉽게 초과할 수 있다.

이 가속 및/또는 속도는 이런 유형의 처리에 사용되는 시간 스케일(예를 들어, 약 1마이크로초(μsec) 내지 약 100μsec 정도)에서 응답할 수 없는 정적(또는 느리게 변하는) 빔 조절 광학 기기와 함께 (본 명세서에서 "갈바노" 또는 "갈바노 미러"라고 지칭되는) 미러 갈바노미터 빔 편향기와 함께 선형 스테이지와 같은 빔 위치지정 기술에 의존하는 전통적인 레이저 처리 기계에서 달성하는 것이 곤란할 수 있다.

실제 식각 공정이 또한 고려할 요인일 수 있다. 높은 피크 파워(power)를 가지는 레이저 펄스가 용융, 크랙 및 기판 손상과 같은 열적 부작용을 최소화하면서 유전체 물질을 식각하는데 사용될 수 있다. 예를 들어, 약 5메가헤르쯔(㎒) 내지 약 100㎒의 반복율(repetition rate)에서 약 20피코초(ps) 내지 약 50ps 범위의 펄스 폭을 가지는 초고속 레이저는 펄스 간격 효과를 회피하기 위해 상당한 펄스 중첩(overlap)을 제공하면서 높은 피크 파워로 물질을 처리할 수 있다. 이제 일반적으로 섬유 레이저는 약 500킬로헤르쯔(㎑)를 초과하는 반복율에서 나노초 구역에서 펄스 폭을 제공한다. 보통, 주어진 처리 조건(식각 깊이 및 폭)에서, 처리된 물질에 적용되는 "조사량(dosage)"(파워/속도)은 일정하여야 한다. 그러나, 낮은 속도에서는 적용되는 전력이 낮아서 피크 펄스 파워가 열 효과(예를 들어, 용융 및 탄화(charring))을 감소시킴이 없이 물질을 식각하기에 불충분할 수 있다.

빔 위치지정기 설계는 갈바노를 사용하여 공정 빔을 편향시킬 수 있다. 작업물에서 처리 빔의 강도 프로파일은 가우시안(가우시안 빔의 단순한 포커싱을 위해 이거나 또는 고정된 광학 빔 성형기에 의해 조절된 빔을 위한 성형된 강도 프로파일(예를 들어, 상부가 평탄한 프로파일)일 수 있다.

본 발명은 빔 디더링 및 스카이빙을 위한 레이저 처리 시스템 및 방법을 제공하고자 한다.

일 실시예에서, 레이저 빔을 디더링(dithering)하는 방법은 빔 궤도를 따라 가변 처리 속도와는 독립적으로 작업물에 하나 이상의 원하는 트렌치 폭을 가지는 트렌치를 형성한다. 본 방법은 작업물의 표면에 대하여 빔 궤도를 따라 레이저 빔 경로의 제1 상대적인 움직임을 부여하는 단계, 및 복수의 디더 행을 따라 상기 레이저 빔 경로의 제2 상대적인 움직임을 결정하는 단계를 포함한다. 제2 상대적인 움직임은 빔 궤도에 대하여 미리 결정된 각도에서 제1 상대적인 움직임에 중첩된다. 제2 상대적인 움직임의 결정은 복수의 디더 행 각각에 대해 미리 결정된 각도를 유지하기 위해 처리 속도의 변화를 보상하는 것을 포함한다. 본 방법은 레이저 빔 경로의 제2 상대적인 움직임을 부여하는 단계, 및 미리 결정된 각도로 한정된 방향으로 트렌치를 확장하기 위해 복수의 디더 행을 따라 복수의 스팟 위치에서 작업물에 복수의 레이저 빔 펄스를 방출하는 단계를 더 포함한다. 특정 실시예에서, 미리 결정된 각도는 빔 궤도에 수직이다. 추가적으로 또는 다른 실시예에서 복수의 레이저 빔 펄스를 방출하는 단계는 일정한 율로 방출하는 단계를 포함하며, 상기 방법은 트렌치를 완성하기 위해 정수개(integral number)의 디더 행을 처리하기 위하여 처리 속도를 선택적으로 조절하는 단계를 더 포함한다.

다른 실시예에서, 레이저 처리 시스템은 작업물의 표면에 대하여 빔 궤도를 따라 레이저 빔 경로의 제1 상대적인 움직임을 부여하는 제1 위치지정 시스템, 및 복수의 디더 행을 따라 상기 레이저 빔 경로의 제2 상대적인 움직임을 결정하는 하나 이상의 프로세서를 포함한다. 제2 상대적인 움직임은 빔 궤도에 대하여 미리 결정된 각도로 제1 상대적인 움직임 위에 중첩된다. 제2 상대적인 움직임의 결정은 복수의 디더 행 각각에 대해 미리 결정된 각도를 유지하기 위하여 빔 궤도를 따라 처리 속도의 변화를 보상하는 것을 포함한다. 본 시스템은 레이저 빔 경로의 제2 상대적인 움직임을 부여하는 제2 위치지정 시스템, 및 미리 결정된 각도로 한정된 방향으로 트렌치를 확장하기 위하여 복수의 디더 행을 따라 복수의 스팟 위치에서 작업물로 복수의 레이저 빔 펄스를 방출하는 레이저 소스를 더 포함한다.

다른 실시예에서, 레이저 빔을 디더링하는 방법은 작업물에 트렌치를 생성한다. 본 방법은 작업물의 표면에 대하여 트렌치의 길이를 한정하는 빔 궤도를 따라 레이저 빔 경로의 제1 상대적인 움직임을 부여하는 단계, 및 복수의 디더 행을 따라 레이저 빔 경로의 제2 상대적인 움직임을 부여하는 단계를 포함한다. 제2 상대적인 움직임은 트렌치를 확장하기 위해 상기 제1 상대적인 움직임 위에 중첩된다. 트렌치의 폭은 가변적이다. 본 방법은 복수의 디더 행 각각에 포함할 다수의 디더 점을 선택하는 단계를 더 포함한다. 선택하는 단계는 각 디더 행을 처리하는데 사용되는 시간의 양을 감소시키고, 각 디더 행에서 디더 점의 수는 각 디더 행에 대응하는 트렌치의 폭에 기초한다. 본 방법은 복수의 디더 행 각각에 있는 디더 점에 대응하는 복수의 스팟 위치에서 작업물로 복수의 레이저 빔 펄스를 방출하는 단계를 더 포함한다.

다른 실시예에서, 작업물 위 2차원 스카이브 영역(skive area)을 레이저 처리하는 방법은 레이저 직접 식각 시스템을 사용한다. 본 방법은 스카이브 영역 내 레이저 스팟 위치의 그리드(grid)를 생성하는 단계를 포함한다. 그리드 내 레이저 스팟 위치들 사이의 간격은 레이저 스팟 사이즈와 및 인접한 레이저 스팟들의 원하는 중첩도에 적어도 부분적으로 기초한다. 본 방법은 빔 궤도를 따라 레이저 빔 경로의 각 패스(pass)에 대응하는 복수의 스트립으로 상기 그리드를 분할하는 단계를 더 포함한다. 각 스트립은 빔 궤도에 대하여 디더 방향을 따라 복수의 디더 행을 포함한다. 본 방법은 빔 궤도를 따라 복수의 스트립을 통해 연속적으로 레이저 빔 경로의 제1 상대적인 움직임을 부여하는 단계, 각 디더 행에 대해 디더 방향을 따라 레이저 빔 경로의 제2 상대적인 움직임을 부여하는 단계, 및 스카이브 영역 내 레이저 스팟 위치에 레이저 빔 경로를 따라 작업물로 복수의 레이저 빔 펄스를 방출하는 단계를 더 포함한다. 특정 실시예에서, 본 방법은 깊이 변동이 스카이브 영역 내에서 제어되도록 레이저 빔의 패스들 사이에 중첩을 형성하기 위해 그리드의 인접한 스트립의 측면을 따라 레이저 스팟 강도 프로파일을 슬로프(slope)시키기 위해 디더 행 각각에 대한 데이터를 필터링하는 단계를 더 포함한다. 복수의 레이저 빔 펄스 각각에 대한 레이저 스팟 강도는 필터링된 데이터에 기초하여 선택된다. 추가적으로 또는 다른 실시예에서 본 방법은 레이저 빔 경로가 그리드의 제1 스트립으로부터 그리드의 제2 스트립으로 이동할 때 디더 방향을 역전시키는 단계를 포함한다. 디더 방향은 빔 궤도의 방향에 기초할 수 있다.

추가적인 측면과 이점은 첨부 도면을 참조하여 진행하는 바람직한 실시예의 이하 상세한 설명으로부터 명백할 것이다.

본 발명을 통해 효과적인 유전체 또는 다른 물질의 레이저 처리가 가능해진다.

도 1은 이동 빔 또는 고정 래스터(raster) 패턴을 디더링하는 것에 의해 생성될 수 있는 처리 스팟의 그리드를 도시한 개략도;
도 2는 일 실시예에 따라 상대적인 그리드 폭(스팟 직경으로 정규화된 것) 및 그리드 폭에 걸쳐 디더 점의 수의 함수로서 유효 폭의 변동을 도시한 그래프;
도 3은 일 실시예에 따라 상이한 그리드 밀도를 가지는 2개의 교차 특징부의 그리드 패턴을 도시한 그래프;
도 4는 일 실시예에 따라 진폭 정규화(비결합된) 후에 교차 특징부의 모델링된 플루언스(fluence)를 도시한 그래프;
도 5는 일 실시예에 따라 교차 특징부의 결합된 플루언스를 도시한 그래프;
도 6은 일 실시예에 따라 탭(tab)을 구비하는 원형 패드를 위한 래스터 그리드(우측)와 플루언스 프로파일(좌측)을 도시한 그래프;
도 7은 일 실시예에 따라 가변 폭의 트렌치에 플루언스 정규화의 영향을 도시한 그래프;
도 8은 일 실시예에 따라 예시적인 처리 교정 테스트 매트릭스를 도시한 그래프;
도 9는 일 실시예에 따라 예시적인 물질 테이블을 도시한 도면;
도 10은 일 실시예에 따라 AOD에 명령하는 간략화된 처리 및 데이터 흐름 아키텍처를 도시한 블록도;
도 10a는 일 실시예에 따라 레이저 빔을 디더링하는 AOD 서브시스템 및 갈바노 서브시스템을 포함하는 시스템의 블록도;
도 10b는 일 실시예에 따라 빔 성형을 위한 시스템의 블록도;
도 10c는 일 실시예에 따라 경사진 처리 빔을 제공하는 시스템의 블록도;
도 11은 일 실시예에 따라 FPGA로 구현된 AOD 제어 데이터 흐름을 나타내는 블록도;
도 12는 일 실시예에 따라 DSP 및 FPGA의 예시적인 동기화를 도시한 타이밍도;
도 13은 일 실시예에 따라 뱅킹(banking)을 사용하는 처리 조건을 도시한 개략도;
도 14는 일 실시예에 따라 예시적인 뱅크 파라미터 스케일링을 도시한 그래프;
도 15는 예시적인 디더 동작에 따라 예시적인 XY 빔 위치를 도시한 그래프;
도 16은 도 15에 도시된 예시적인 디더 동작에 따라 예시적인 X 및 Y 빔 위치 대(vs.) 시간을 도시한 그래프;
도 17은 도 15 및 도 16에 도시된 예시적인 디더 동작의 예시적인 빔 위치 및 처리 파라미터의 테이블을 도시한 도면;
도 18은 LDA 시스템이 F/18 100㎜ 스캔 필드 렌즈를 구비하는, 예시적인 실시예에서 스캔 필드 왜곡 패턴을 도시한 그래프;
도 19는 예시적인 실시예에 따라 X 및 Y 스캔 필드 왜곡 에러 대 X 및 Y 필드 위치를 도시한 그래프;
도 20은 도 19에 도시된 예시적인 실시예에 따라 X 및 Y 스캔 필드 왜곡 스케일 인수 및 회전 에러 대 X 및 Y 필드 위치를 도시한 그래프;
도 21은 도 19 및 도 20에 도시된 예에 따라 래스터된 특징부의 예시적인 국부 위치 기하학적 형상 정정 왜곡을 도시한 그래프;
도 22는 일 실시예에 따라 제3 프로파일링 서브시스템을 도시한 개략도;
도 23은 일 실시예에 따라 AOD 교정 패턴을 도시한 개략도;
도 24는 특정 실시예에 따라 AOD 교정 각도를 도시한 그래프;
도 25는 일 실시예에 따라 파워 제어를 위한 신호 흐름을 도시한 블록도;
도 26은 일 실시예에 따라 예시적인 파워 제어 곡선을 도시한 그래프;
도 27은 일 실시예에 따라 예시적인 ch1 AOD 파워 선형 곡선을 도시한 그래프;
도 28은 일 실시예에 따라 ch0 AOD를 위한 예시적인 곡선을 도시한 도면;
도 29는 특정 실시예에 따라 예시적인 AOD 효율 곡선을 도시한 그래프;
도 30은 특정 실시예에 따라 예시적인 AOD 효율 이득을 도시한 그래프;
도 31은 일 실시예에 따라 파워 교정 데이터 흐름을 도시한 블록도;
도 32는 일 실시예에 따라 속도 변화에 대한 제3 필터 응답을 도시한 그래프;
도 33은 일 실시예에 따라 몬테 카를로(Monte-Carlo) AOD 과도 상태 시뮬레이션을 도시한 그래프;
도 34는 일 실시예에 따라 Taod = Tcmd = 1 μsec를 가지는 예시적인 속도 한계를 도시한 그래프;
도 35는 일 실시예에 따라 AOD 진행 범위 대 특징부 폭을 도시한 그래프;
도 36은 일 실시예에 따라 처리 속도에 대한 레이저 파워 한계를 도시한 그래프;
도 37은 특정 실시예에 따라 예시적인 스팟 왜곡을 도시한 그래프;
도 38은 일 실시예에 따라 명목 빔 궤도에 수직으로 정렬된 디더 행을 도시한 개략도;
도 39는 일 실시예에 따라 타일링된 래스터 처리(tiled raster processing )의 일례를 도시한 개략도;
도 40은 특정 실시예에 따라 넓은 라인 스카이빙으로 인한 픽셀 에러를 도시한 개략도;
도 41은 일 실시예에 따라 그리드 스트립으로 분할된 스카이브 영역을 도시한 개략도;
도 42는 일 실시예에 따라 스카이브 디더 점의 필터링되지 않은 그리드와, 스카이브된 디더 점의 대응하는 필터링된 그리드를 도시한 그래프;
도 43은 일 실시예에 따라 도 41에 도시된 스트립에 대응하는 처음 3개의 스카이브 빔의 플루언스 분배를 도시한 그래프;
도 44는 일 실시예에 따라 스카이빙 예를 도시한 그래프;
도 45는 일 실시예에 따라 스카이빙 동안 빔 명령을 도시한 그래프;
도 46은 일 실시예에 따라 물질 제거율 대 스카이브 행 길이 및 폭을 도시한 도면;
도 47은 일 실시예에 따라 스카이브 행의 기하학적 형상의 측면도를 도시한 개략도;
도 48은 일 실시예에 따라 벡터 처리를 위한 AOD 명령 생성을 도시한 블록도;
도 49는 일 실시예에 따라 래스터 처리를 위한 AOD 명령 생성을 도시한 블록도;
도 50은 일 실시예에 따라 스카이브 처리를 위한 AOD 명령 생성을 도시한 블록도;
도 51은 일 실시예에 따라 갈바노 및 AOD 교정 데이터 흐름(5100)의 블록도;
도 52는 일 실시예에 따라 디더 행 플루언스 제어를 도시한 그래프.

본 명세서에 포함된 개시 내용은 빔 위치지정 디바이스로 AOD(acousto-optic deflector)를 사용하는 LDA 시스템을 위한 구현 상세를 기술한다. 본 명세서에 개시된 예시적인 실시예는 AOD에 관한 것이지만 전기-광학 편향기(EOD)가 또한 사용될 수 있다. 특정 실시예에서, 예를 들어, EOD는 일부 또는 모든 AOD 지시(편향) 기능을 위한 적절한 대체물이다.

특정 실시예에서, 처리된 특징부(예를 들어, 폭 및 깊이)의 기하학적 형상은 유저에 의해 하이 레벨로 지정될 수 있고, 이후 기계 제어 소프트웨어에 의해 처리 명령으로 변환될 수 있다. 디더링 동작의 레이저 파워 및 상세는 번거로운, 에러를 나타내는 수동 기계 설정 처리를 방지하기 위하여 특정 실시예에서 자동화된다. 예를 들어, 유저는 명목 치수를 가지는 기하학적 특징부를 생성하기 위한 간단한 처리를 제공받을 수 있다. 특징부는 타깃 폭과 깊이를 가지는 트렌치 또는 타깃 직경 및 깊이를 가지는 패드를 포함할 수 있다. 유저는 이 기하학적 파라미터를 직접 입력할 수 있고, 이 시스템은 특징부를 생성하는데 필요한 적절한 처리 파라미터(예를 들어, 빔 속도, 디더 폭, 레이저 파워)를 생성하는 것에 의해 응답한다. 특정 LDA 기계가 (빔 위치지정기와 레이저 파워 제한사항이 주어진 경우 처리량을 최대화하기 위해) 임의의 빔 속도에서 동작할 수 있으므로, 처리 파라미터는 속도에 대해 자동적으로 조절될 수 있다. 이 자동화는 시스템으로 하여금 처리량을 자동으로 최대화하도록 하면서 동작 에러에 수반되는 리스크를 가지고 유저가 로우 레벨의 상세(예를 들어, 레이저 파워, 디더 폭, 디더 점, 속도)를 지정하는 것을 피하게 한다.

특정 실시예는 최적화된 디더 점 선택을 제공한다. 이 실시예는 최소 개수의 디더 점으로 원하는 디더 범위를 커버하기 위하여 디더 테이블을 사이징하는 것에 의해 처리량을 최대화한다. 디더 점의 개수를 최소화하는 하나의 이유는 각 디더 점이 특정 업데이트 시간(T_디더)(예를 들어, 후술된 예시적인 실시예에 따라 약 1㎲의 업데이트율)을 사용하기 때문이다. Npt가 행마다 디더 점의 수인 경우, T_디더*Npt = 행마다 사용되는 시간의 양이다. 따라서, 디더 점의 개수를 최소화하는 것은 시스템으로 하여금 균일한 플루언스 분배와 이에 따라 특징부의 균일한 식각을 생성하는데 유리한 디더 행들 사이에 충분한 중첩을 유지하면서 최고 가능한 속도에서 특징부를 처리하는 것을 가능하게 한다. 예를 들어, AOD 디더링으로 특징부를 형성할 때, 디더링된 스팟은 플루언스 변동을 최소화하기 위하여 최소 중첩을 유지한다. 트렌치를 확장하는데 사용되는 디더 점의 개수는 이 중첩에 영향을 미칠 수 있다. 디더 점의 선택은 특정 실시예에서 고 처리 속도 및 적절한 스팟 중첩을 모두 제공하기 위해 최적화된다.

특정 실시예는 넓은 아크 처리(arc processing)를 위해 플루언스 정규화(fluence normalization)를 제공한다. 이 실시예는 폭 대 아크 반경의 비가 상대적으로 큰 경우에 식각된 아크 특징부의 품질(예를 들어, 균일한 트렌치 깊이)을 유지한다. 이것은 회로 레이아웃 설계자로 하여금 그렇지 않은 경우 실현가능할 수 있는 것보다 더 타이트한 영역으로 아크를 라우팅할 수 있는 자유도를 더 많이 제공한다. 예를 들어, 원형 아크 부분을 형성하는 넓은 트렌치를 처리하기 위해 디더링할 때 넓은 트렌치에 적용되는 플루언스는 아크 중심으로부터 반경의 함수로서 변한다. 이 플루언스는 특정 실시예에서 일정한 깊이로 아크를 처리하기 위해 정규화된다.

특정 실시예는 AOD 및 갈바노 위치지정 시스템의 좌표 교정을 제공한다. 고속 조향 미러(FSM: fast steering mirror)를 사용하는 시스템과 같은 다른 위치지정 시스템이 또한 사용될 수 있다. 상이한 위치지정 시스템의 좌표 교정은 전체 스캔 필드에 걸쳐 디더링 동작에 정밀도를 유지한다. AOD 빔 위치지정 서브시스템은 스캔 렌즈, 갈바노 미러 및 AOD 서브시스템의 구현으로 인해 스캔 필드 왜곡을 나타낼 수 있다. 예를 들어, 스캔 렌즈는 일반적으로 스캔 필드 위치에 따라 변하는 국부 기하학적 왜곡을 가지고 있다. 스캔 필드 위치의 함수로서 국부 정정을 적용하는 것에 의해 디더링의 정밀도는 교차점에서 허용가능한 깊이 변동을 제공하는데 유리한 레벨로 유지된다. 추가적으로 또는 다른 실시예에서, AOD 빔 위치지정 서브시스템의 교정은 제3 빔 위치지정의 적절한 구현을 위해 갈바노 서브시스템의 교정으로 조정된다. 후술되는 바와 같이, 이러한 교정은 디더링, 래스터링 및 스카이빙 모드 동안 사용된다. 이것은 AOD 서브시스템에 궤도 중심라인(벡터 또는 스카이브 모드에서 디더링 동안) 또는 래스터 중심 점(래스터 모드 동안)을 유지하는 명령을 제공하는 제3 빔 위치지정과 협력하여 수행될 수 있다.

특정 실시예는 중첩된 래스터 패턴을 제공한다. 처리량은 스테이지 또는 갈바노 빔 위치지정으로 가능한 것보다 훨씬 더 높은 속도로 AOD 래스터 동작이 발생하므로 가능할 때마다 특징부를 래스터링하는 것에 의해 최적화될 수 있다. 그러나, AOD 필드의 제한된 필드 사이즈는 원 스텝으로 AOD 래스터링될 수 있는 특징부 사이즈를 제한한다. 래스터 패턴을 중첩시키는 것에 의해, 중첩된 구역의 교차점에서 적절한 깊이 제어를 유지하면서 품질 래스터 패턴이 AOD 필드 사이즈를 초과하는 패턴에 생성될 수 있어 처리량을 최대화할 수 있다. 특정 실시예에서, AOD 서브시스템은 갈바노 서브시스템으로부터 임의의 움직임 없이 AOD 범위 내에 2차원 특징부를 래스터링하는데 사용된다. AOD 필드보다 더 큰 패턴은 또한 별개의 (및 고정) 갈바노 좌표에서 복수의 별개의 래스터 패턴을 중첩시키는 것에 의해 래스터링될 수 있다. 이 접근법은 이동하는 갈바노 궤도를 사용하여 일반적인 2차원 스카이빙보다 더 효과적인(그리하여 더 바람직한) 처리 방법일 수 있다. 본 명세서에 사용된 바와 같이, 2차원(2D)은 (예를 들어, X 및 Y 방향으로) 2D 영역을 처리하는 것을 언급하지만 또한 3차원(3D)에서 깊이 제어를 하는 레이저 처리를 포함할 수 있다. 깊이 제어는 예를 들어 처리된 특징부를 형성하거나 Z 방향으로 제거된 물질의 양을 포함할 수 있다.

특정 실시예는 최적화된 AOD 효율 대 범위를 제공한다. LDA 시스템에서 특징부를 처리할 때 실현되는 처리량은 요구되는 처리 파라미터가 주어질 때 이용가능한 레이저 파워에 비례한다. 이 레이저 파워를 최적화하는 것은 처리량을 최적화한다. (동작 AOD 필드에 대해 정밀한 AOD 파워 선형화를 유지하면서) 요구되는 AOD 동작 범위의 함수로서 AOD 효율을 최적화하는 것에 의해, 이 파워 최적화가 달성된다. 처리량은 더 큰 특징부에 요구될 때 AOD 범위를 최대화하는 능력을 여전히 제공하면서 상대적으로 작은 AOD 필드를 요구하는 특징부를 처리할 때 최대화된다. 예를 들어, AOD로 2차원 래스터 패턴을 형성하거나 디더링할 때 광학 효율은 증가된 편향 범위에서 감소한다. 따라서, AOD 동작을 예측가능하게 하고 일관적으로 만들기 위해 동작 범위에 걸쳐 AOD로부터 광학 출력 파워를 선형화하는 것이 바람직할 수 있다. 특정 실시예에서, 선형화된 파워 제어는 다른 동작에 (감소된 광학 효율로) 더 큰 범위를 이용가능하게 하면서 특정 동작에 사용되는 감소된 AOD 편향 범위에 대한 더 높은 광학 효율로 제공된다.

특정 실시예는 제3 필터링으로 속도 최적화를 제공한다. 제한된 AOD 빔 변위 범위와 결합된 제3 필터링 접근법은 주어진 특징부 폭에 허용된 최대 빔 속도에 한계를 둔다. (AOD 동작 범위의 함수로서 디더 폭 및 AOD 파워 한계가 주어지면) 이 한계를 계산하는 것에 의해, 최적 속도가 주어진 제한사항 하에서 결정되어 처리량을 최적화할 수 있다. 모든 조건 하에서 동작할 수 있는 보존 속도 한계를 설정하는 대안은 처리량을 허용가능하지 않게 감소시킬 수 있다. AOD 빔 제어를 통한 제3 필터링은 갈바노 빔 위치지정기에 대한 대역폭 요구조건을 감소시키게 한다. 제3 필터의 동역학(dynamics) 및 편향 범위의 함수로서 AOD 광학 효율의 변동이 트렌치를 처리할 때 허용가능한 처리 속도에 한계를 설정하기 위해 결합될 수 있다. 특정 실시예에서, 이 최적 속도를 결정하는 자동화된 시스템 및 방법이 처리 속도를 최대화하기 위해 사용된다. 특정 실시예는 궤도에 수직으로 디더링을 유지한다. 이 실시예는 처리 속도와는 독립적으로 원하는 라인 폭이 자동으로 유지되는 것을 보장할 수 있다. 이것은 빔 위치지정기 및 파워 제한사항 내에서 처리량을 최적화하는데 요구되는 바에 따라 임의적으로 속도가 변할 수 있게 하면서 예측가능하고 반복가능한 처리 품질을 초래한다. 작업물 물질에 가변 폭 트렌치를 형성하기 위해 빔을 디더링할 때 예를 들어 디더링된 빔은 처리 속도에 상관없이 트렌치의 접선방향에 수직으로 유지된다. 특정 실시예는 정수개의 디더 행을 사용한다. 이 실시예는 선형 처리 특징부를 확장하는데 사용되는 디더 점의 수에 독립적으로 그리고 선택된 처리 속도에 상관없이 예측가능한 처리 결과를 제공한다. 예측 가능한 처리 결과는 예를 들어 특징부들 사이에 교차점을 생성할 때 유리하다. 정수개의 디더 행을 완성하는 것에 의해, 선형 처리 특징부의 단부는 다른 트렌치 또는 패드와 같은 다른 특징부와 교차점에서 깊이 변동이 잘 제어될 수 있게 하면서 잘 한정되게 한다.

특정 실시예는 작업물에 큰 2차원 영역을 처리하는 효율을 개선시킨다. 이것은 처리 스팟을 확장시키기 위해 디더링을 사용하여 영역을 스카이빙하는 것에 의해 접근될 수 있다. 이 접근법은 스카이빙된 영역 주변에 우수한 해상도를 제공하고 인접한 스카이빙 패스의 중첩으로부터 초래되는 깊이 변동을 적절히 제어하게 한다. 특정 실시예는 제어된 중첩 및 고해상도 에지를 가지는 효율적인 스카이빙을 제공한다. 큰 스카이빙된 영역은 LDA 기계에 의해 처리되는 응용에서 일반적이다. 처리량을 최대화하기 위해 스카이빙된 영역의 에지의 선명도의 충분한 해상도를 유지하면서 이 스카이빙된 특징부의 처리를 최적화하는 것이 유리하다. 이 실시예는 고품질의 에지 선명도를 유지하면서 깊이 변동이 스카이브 영역 내에서 잘 제어될 수 있도록 스카이브 패스들 사이에 중첩을 형성하는 동시에 더 넓은 디더링된 빔이 스카이브 영역을 처리하는데 사용될 수 있게 한다.

이제 동일한 참조 부호가 동일한 요소를 나타내는 도면을 참조한다. 명료함을 위해 참조 부호의 제1 숫자는 대응하는 요소가 제일 먼저 사용되는 도면 번호를 나타낸다. 이하 상세한 설명에서 다수의 특정 상세가 본 명세서에 개시된 실시예의 철저한 이해를 위해 제공된다. 그러나, 이 기술 분야에 통상의 지식을 가진 자라면 이 실시예가 하나 이상의 특정 상세 없이 실시될 수 있거나 다른 방법, 성분 또는 물질로 실시될 수 있다는 것을 인식할 수 있을 것이다. 나아가, 일부 경우에, 잘 알려진 구조물, 물질, 또는 동작이 본 발명의 측면을 불명료하게 하는 것을 피하기 위하여 상세히 도시되지 않거나 설명되지 않는다. 나아가, 설명된 특징, 구조물 또는 특성은 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수 있다.

실시예는 일반 목적 또는 특수 목적 컴퓨터(또는 다른 전자 디바이스)에 의해 실행되는 기계 실행가능한 명령으로 구현될 수 있는 여러 단계를 포함할 수 있다. 대안적으로, 이 단계들은 단계를 수행하는 특정 로직(logic)을 구비하는 하드웨어 성분에 의하여 또는 하드웨어, 소프트웨어 및/또는 펌웨어의 조합에 의해 수행될 수 있다.

실시예는 본 명세서에 설명된 처리를 수행하기 위해 컴퓨터(또는 다른 전자 디바이스)를 프로그래밍하는데 사용될 수 있는 명령을 저장한 비 일시적인 기계 판독가능한 매체를 포함하는 컴퓨터 프로그램 제품으로 제공될 수도 있다. 기계 판독가능한 매체는 하드 드라이브, 플로피 디스크, 광학 디스크, CD-ROM, DVD-ROM, ROM, RAM, EPROM, EEPROM, 자기 또는 광학 카드, 고체 메모리 디바이스, 또는 전자 명령을 저장하기에 적합한 다른 유형의 매체/컴퓨터 판독가능한 매체를 포함할 수 있으나 이로 제한되지 않는다.

1. 도입

본 개시 내용은 LDA 시스템에서 사용되는 AOD 제어 방법을 기술한다. 이 제어는 큰 스카이빙된 영역에 대한 처리량을 개선시키기 위해 그리고 트렌치 처리에 고속 동작을 지원하기 위해 LDA 아키텍처의 성능을 확장한다.

LDA 시스템의 성능은 레이저 처리 성능을 제공하기 위해 매우 높은 속도(> 1㎒)에서 처리 빔을 편향시키기 위해 AOD(acousto-optic deflectors)를 사용하는 것이다. 일반적으로 AOD는 5 내지 20 스팟 직경 범위에 걸쳐 빔을 편향시킬 수 있다. LDA 시스템은 예를 들어 벡터, 래스터, 벡터, 및 스카이브 모드에서 동작할 수 있다.

벡터 모드에서, 시스템은 작업물에서 "라인"으로 트렌치를 처리한다. AOD 빔은 식각된 트렌치를 인위적으로 확장하기 위하여 빔 궤도에 직교하는 축에서 1차원(1D) 라인을 따라 디더링한다.

래스터 모드에서, AOD는 그 처리 필드 내 2차원(2D) 영역을 처리하기 위해 처리 빔을 편향시킨다. 이들 래스터 영역의 공간적 및 강도 패턴은 일반적으로 임의적이다. 이 성능은 예를 들어 트렌치들 사이에 교차점을 생성하거나 비아 패드와 같은 특징부를 생성하는데 사용될 수 있다.

스카이브 모드에서 큰 영역(AOD 필드 사이즈를 넘어)이 처리될 수 있다. 이것은 디더 확장된 라인으로 수행될 수 있다. 그러나, 특수 처리가 윤곽 에지의 여분의 픽셀화를 피하기 위해 그리고 우수한 중첩도 및 교차 품질을 위해 경사진 플루언스 프로파일을 제공하기 위해 사용된다.

이하 절은 이들 모드를 설명하며 LDA 시스템의 여러 실시예에서 구현 상세를 설명한다.

II . AOD 처리 이론

일 실시예에서 LDA 시스템은 여러 치수의 특징부를 생성하기 위해 AOD 서브시스템으로 처리 빔을 조작한다. 이 절은 시스템 아키텍처를 초래하는 처리 배후 이론을 설명한다.

A. 깊이 제어를 위한 중심 플루언스 정규화

물질 제거 볼륨이 (주어진 레이저 파워 레벨에서) 플루언스에 명목적으로 비례하고 이에 따라 플루언스는 특징부 깊이를 제어하도록 제어될 수 있다. 추가적으로, 특징부 치수와 플루언스 사이에 상호작용이 조사량 대신에 플루언스를 지정하는 것에 의해 제거될 수 있다. 조사량이 지정되면, 디더링되거나 래스터링된 영역에서 최종 플루언스는 처리 스팟 사이즈에 대한 디더 점의 개수와 특징부의 치수에 좌우되며 이는 가우시안 스팟 에너지가 디더링된 그리드 영역의 외부에 있는 결과이다. 이 효과는 이 상호작용을 제거하도록 계산되고 보상될 수 있다. 이 시스템은 속도 또는 디더(또는 래스터) 그리드 치수에 독립적으로 트렌치 또는 래스터 영역의 중심에서 지정된 플루언스를 유지하도록 레이저 파워를 동적으로 자동으로 조절한다. 그 결과, 시스템의 기본 빔 전달 설정(예를 들어, 스팟 사이즈, 최소 디더(또는 래스터) 스팟 중첩)이 처리 교정 결과에 영향을 미침이 없이 변화될 수 있다.

1. 이론적인 플루언스

도 1은 이동 빔(예를 들어, 벡터 모드에서) 또는 고정 래스터 패턴(예를 들어, 래스터 모드에서)를 디더링시키는 것에 의해 생성될 수 있는 처리 스팟(110)의 그리드(100)를 도시한 개략도이다. 처리 스팟(110) 각각은 Doa 및 Dca의 종축(OA: on-axis) 및 횡축(CA: cross-axis)으로 XY 스팟의 분리거리를 각각 구비한다. 이 예에 따라 디더링된 빔에서 디더 패턴은 빔이 (화살표(112)로 표시된 바와 같이) Y 축으로 이동할 때 (예를 들어, 본질적으로 영원히) 반복되는 것으로 가정한다. 계산 영역은 OA 및 CA 축에서 Noa 및 Nca 점에 의해 각각 커버된다. 다시 말해, Nca는 횡축 방향으로 점의 수이다.

i. 래스터 플루언스

레이저 파워 P, 및 Taod의 점마다 AOD 드웰 시간을 가정하면, 평균 플루언스(단위 면적(A) 당 에너지 E)는 플루언스=E/A=P*Taod/(Dca*Doa)로 주어진다.

이 표현은 예측가능한 그리드 간격으로 잘 기술되는 래스터 처리에서 유리하다. 이 경우에, "플루언스 스케일"은 플루언스를 파워로 변환하도록 한정될 수 있다:

플루언스스케일= (Dca*Doa)/Taod이고, 이후 지정된 플루언스에서 래스터 파워(와트 단위)는 파워=플루언스스케일*플루언스에 의해 계산될 수 있다.

ii. 벡터 플루언스

디더링된 빔의 경우에, 그리드 간격은 가변 속도 및 디더 폭의 변화로 인해 일정하지 않다. 이 경우에, 플루언스 계산은 조사량으로 설명될 수 있다.

Doa=V*Nca*Taod이고,

폭=Dca*(Nca-1)이라고 하면,

플루언스=P*Taod/(Dca*V*Nca*Taod)

= (P/V)/(폭*Nca/(Nca-1))

= 조사량/유효폭,

여기서,

빔 폭도(예를 들어, 도 1에 도시된 Y축을 따라)=V,

조사량=P/V, 및

유효폭=폭*Nca/(Nca-1)=Dca*Nca이다.

이것은 (이상적인 경우에) 주어진 영역에서 플루언스가 (디더링된 라인에 대해)조사량과 폭 또는 (래스터링된 영역에 대해)간격 및 드웰 시간의 잘 알려진 처리 파라미터를 사용하여 정규화될 수 있다는 것을 의미하는 것이므로 유용한 결과이다. 시간 가변 스팟 분배를 가지는 디더링된 특징부 및 임의의 스팟 분배의 래스터링된 특징부는 결합되어 각 플루언스 레벨을 정규화한 후에 교차점을 생성할 수 있다.

조사량이 제어되는 한, 속도 처리 동안 디더링의 상세(디더링 점의 수(Nd), 디더링 간격, 속도)는 요구되지 않는다는 것이 주목된다. 이것은 LDA 시스템의 빔 제어 아키텍처가 디더 간격과 속도를 임의로 가변시킬 수 있는 것에 의존하므로 유용하다.

iii. 에지 효과

전술한 플루언스 모델은 디더링된 패턴의 치수가 스팟 사이즈에 비해 작을 때 이론에서 벗어난다. 이 작은 치수에서, 각 스팟의 파워는 그리드(100)에서 "누설되고" 그리드 영역의 중심에서 플루언스를 감소시킨다. 이 효과는 그리드 내에 점의 수와 그리드 치수 모두의 함수이다. 예를 들어, 도 2는 일 실시예에 따라 그리드에 걸쳐 디더 점의 수와 상대적인 그리드 폭(스팟 직경 Dspot에 의해 정규화된)의 함수로서 유효 폭(Weff)의 변동을 그래프로 나타낸다. 유효 폭의 이 벗어남이 예측되고 보상될 수 있다.

도 2에서, 0과 대략 1 사이에 정규화된 그리드 폭에서 상부 곡선은 6개의 스팟에 대응하고, 그 다음 최고 곡선은 5개의 스팟에 대응하고, 그 다음 최고 곡선은 4개의 스팟에 대응하고, 그 다음 최고 곡선은 3개의 스팟에 대응하고, 최저 곡선은 2개의 스팟에 대응한다.

2. 플루언스 정규화

전술한 수식은 개별적으로 처리된 구역이 예측가능한 결과와 결합될 수 있도록 레이저 스팟의 임의의 그리드의 플루언스를 계산한다. 이 "플루언스 정규화"는 가변 폭의 트렌치와 특징부 교차점을 형성하는데 유용하다. 2개의 예는 이것을 예시한다.

플루언스 정규화의 제1 예는 도 3, 도 4, 도 5, 및 도 6에 도시된다. 도 3은 일 실시예에 따라 상이한 그리드 밀도를 가지고 2개의 교차 특징부의 그리드 패턴을 그래프로 도시한다. 도 3에서 2개의 특징부가 각각 상이한 디더 그리드 간격으로 교차한다. 특징부 중 하나에 대한 처리 스팟은 원으로 표현되고, 다른 특징부에 대한 처리 스팟은 플러스 부호(+)로 표현된다. 교차점에서, 이들 패턴 중 하나는 예를 들어 트렌치일 수 있고 다른 패턴은 교차점 래스퍼 패턴의 일부일 수 있다. 스팟 진폭은 위치지정 에러에 공차를 제공하기 위해 교차 슬로프를 생성하도록 램프 다운(ramp down)되는 것이 주목된다. 도 4는 일 실시예에 따라 진폭 정규화(비결합된) 후에 교차 특징부의 모델링된 플루언스를 그래프로 도시한다. 도 4에서, 각 패턴에 대한 플루언스가 스팟 밀도에 따라 각 그리드에 대한 스팟 에너지를 스케일링한 후에 시뮬레이팅된다. 도 5는 일 실시예에 따라 교차 특징부의 결합된 플루언스를 그래프로 도시한다. 도 5에서 2개의 패턴의 플루언스는 상대적으로 평활한 교차점에서 결합된다.

이 접근법은 규칙적인 직사각형 패턴에 잘 작용한다. 트렌치와 원형 패드(일반적인 LDA 교차점)와 같은 보다 복잡한 교차점의 경우에 패드 패턴은 전술한 바와 같이 처리될 수 있는 직사각형 부분으로 패드 그리드를 연장하는 "탭"을 포함할 수 있다. 예를 들어, 도 6은 일 실시예에 따라 탭(612)을 구비하는 원형 패드(610)에 대해 래스터 그리드(우측)와 플루언스 프로파일(좌측)을 그래프로 도시한다. 도 6의 예에서, 탭(612)은 교차점 전이에 사용될 수 있는 약 50㎛의 길이를 구비한다.

제2 예는 일 실시예에 따라 가변 폭의 트렌치에 대한 플루언스 정규화의 영향을 그래프로 도시한 도 7에 도시된다. 도 7에서 그래프는 디더 패턴을 도시한 상부 그래프, 대응하는 플루언스 분배를 도시한 중간 그래프, 및 대응하는 중심 플루언스(710, 712, 714)(즉, 트렌치 변화의 폭으로 각 트렌치의 중심에서 플루언스)를 도시한 하부 그래프를 가지는 3개의 열로 구성된다. 좌측 열은 무 보상(no compensation)을 도시하고, 중간 열은 폭 보상을 도시하고, 우측 열은 비선형 보상을 도시한다. 이 예에서, 조사량이 간단히 디더 그리드 폭에 의해 스케일링될 때 도 2에 도시된 유효 폭의 비선형성이 디더 폭이 좁아짐에 따라 플루언스 변동을 여전히 생성한다. 이와 대조적으로, 도 7은 폭이 변할 때 비선형 플루언스 정정을 적용하는 것이 일정한 플루언스를 달성하는 것을 도시한다. 도 7에 도시된 바와 같이, 무 보상을 가지는 중심 플루언스(710)와 폭에 따라 선형 보상을 가지는 중심 플루언스(712)는 트렌치 폭이 변할 때 변한다. 그러나, (예를 들어, 플루언스 = P*Taod/(Dca*V*Nca*Taod))인 조사량 및 폭 파라미터에 기초하여) 전술한 비선형 플루언스 정정을 사용할 때, 중심 플루언스(714)는 일정하게 유지된다(즉, 곡선(714)은 "1"의 정규화 값으로 유지된다).

플루언스 선형 정정이 디더(또는 래스터) 그리드 폭의 함수로서 적용된 후에 일정한 조사량(파워/속도)이 속도와는 독립적으로 이 플루언스를 유지하기 위해 적용될 수 있다. 따라서, 벡터 처리된 트렌치는 중심 플루언스를 일정하게 유지하면서 폭 및 속도가 변할 수 있다.

플루언스 선형 보상은 래스터링된 영역에 대해 (예를 들어, 패드 또는 다른 큰 특징부에 대해) 2차원으로 확장될 수 있다. 그러나, 이 효과는 약 1.5*스팟 직경보다 더 큰 패드 직경에 대해서는 무시할 수 있다. 패드는 일반적으로 이 직경 기준을 충족하므로, 특정 실시예에서, 이들 패드는 플루언스 보상을 요구하지 않을 수 있다.

3. 플루언스 모델링에 통고

상기 분석은 이상화된다(idealized). 제어된 깊이 변동을 가지는 교차점을 생성할 때 시스템의 성능에 영향을 미칠 수 있는 일부 통고가 언급되어야 한다.

물질은 처리 임계값을 가지고 있어서 플루언스는 식각된 물질의 양을 예측하기 위하여 반드시 선형적으로 결합될 필요가 없다. 이것은 일정한 조사량에서 속도에 따라 파워가 증가할 때 처리 임계값 효과가 감소하므로 일정한 조사량 처리가 일관된 결과를 산출하지 않을 수 있다는 것을 의미한다.

(특히 높은 편향 율에서 AOD 편향으로부터의 영향을 포함하여) 스팟 왜곡은 플루언스 필드를 왜곡시킨다.

트렌치 단부에서 플루언스 비선형성은 해결되지 않을 수 있다. 일반적으로, 트렌치는 다른 트렌치와의 교차점(패드에서 스터브 또는 래스터링된 교차점에서 레그)에서 종료한다. 두 교차하는 트렌치가 교차 영역에 걸쳐 플루언스에 동일한 경사를 가지고 있는 한, 단부 효과는 명목상 상쇄된다.

B. 디더 추출(abstraction)

이 결과에 기초하여, 디더링과 래스터링 처리가 로우 레벨의 디더링 상세(예를 들어, 디더 점의 개수와 그 스케일링)를 캡슐화하기 위해 추출될 수 있다. 이것은 유저(또는 프로그래머)가 디더 및 래스터 처리를 지정하는 방식에 영향을 미침이 없이 시스템 아키텍처 또는 성분이 쉽게 변경(예를 들어, 새로운 AOD 설계, 다른 광학 레이아웃)될 수 있게 해준다. 소프트웨어 아키텍처, 기계 교정, 및 응용 설정이 간략화된다.

교차점의 형성시에 교차점에서 플루언스(이에 따라 깊이)의 변동을 피하는 것을 주의해야 한다. 예시적인 실시예에서, 각 교차점은 주변 트렌치 치수에 기초하여 주문 제작되며, 주문 래스터 패턴(미리 계산된 오프라인, 예를 들어, 매트랩 또는 다른 도구를 사용하여)이 각 유형의 교차점에서 생성된다. 이 처리는 생산 기계에 스트림 라인으로 형성될 수 있다.

LDA 시스템에서, 두 개의 목적이 스팟 밀도와 치수 한정에 의하여 설명된, 디더링된 스팟의 그리드로 구성된 디더링된 및 래스터링된 객체를 고려하는 것에 의해 충족될 수 있다. 이것을 하는 것에 의해, 작업물 위 디더링된 또는 래스터링된 영역 내 플루언스가 계산될 수 있고 교차점 래스터 패턴이 이 계산된 플루언스에 기초하여 생성될 수 있다.

1. 디더 맵

디더의 기하학적 형상의 상세는 교차점 정의를 위해 요구되는 것이 아니므로, 벡터 처리 동안 디더의 사양은 스팟 그리드 폭과 조사량으로 추출될 수 있다. 스팟 배치, 종축(속도 벡터를 따라) 및 횡축은 명시적인 정의를 요구하지 않는다. 오히려, 디더 맵은 그리드 폭을 로우 레벨의 디더 파라미터, 예를 들어, 디더 점의 개수(Nd) 및 디더 폭 스케일링 인수(Kw)로 변환한다. "형상"(Ks)의 개념이 이제 무시되고 있다는 것이 주목된다.

본 명세서에 설명된 처리 교정 절차는 그리드 폭과 플루언스의 인터페이스를 통해 디더 동작을 본다. 특정 실시예에 따라 Nd와 Kw의 상세는 처리 교정 단계의 복잡성을 피하기 위해 디더 맵에 캡슐화된다. 디더 맵이 스팟 사이즈 또는 AOD 범위가 변화되는 경우 변화될 수 있다는 것이 주목된다. 특정 실시예에서, 동일한 디더 맵이 일관적인 교정된 처리 결과를 보장하기 위하여 실행 시간 처리 동안 처리 교정에 사용된다.

이 처리를 지원하는 AOD 디더 테이블은 시스템 교정 동안 미리설정된다. 디더 맵은 처리 교정, 처리 맵 및 시퀀서와 같은 유저와의 디더 파라미터에 대한 인터페이스를 캡슐화한다. 디더 맵은 다음 단계를 사용하여 디더 테이블을 설정한다:

첫째, 시스템 교정 동안 AOD 편향 스케일 인수를 결정한다.

둘째, 1:1 깊이/폭 측면 비에서 최소 트렌치 치수에 기초하여 시스템 교정 데이터에 유효 스팟 직경(Deff)을 설정한다. 이 설정은 간단히 (보존 최대 값으로 피치를 설정하기 위해) AOD 테이블을 설정하며 플루언스 선형화를 위한 가이드라인이다. Deff의 값은 특정 실시예에서 ∼10 내지 20% 내로 정밀할 필요가 있다. Deff의 하부 값은 중첩을 보장하는데 사용될 수 있으나 이것은 디더 점의 개수를 증가시켜서 최대 속도를 감소시킬 수 있다.

셋째, (예를 들어, 후술되는 바와 같이 FPGA(field-programmable gate array) 내에서) 32개의 순차 디더 테이블을 초기화시킨다. 각 디더 테이블은 1 내지 32개의 점을 포함하며, 각 점은 0.35*Deff의 피치를 가진다. 디더 테이블은 최대 10*Deff의 디더 범위를 커버할 수 있다. 이것은 중첩하는 펄스들이 균일한 플루언스 분배를 생성하는 것을 보장하면서 Deff의 정의에 10% 공차를 제공한다.

C. 처리 교정 및 맵핑

플루언스 제어의 패러다임이 주어지면, 처리 설정 절차가 LDA 시스템에서 변경될 수 있다. LDA 시스템의 예시적인 실시예에서, 처리 파라미터는 명목상 미터당 주울 단위(J/m)(그러나, 실제 조사량 단위는 임의일 수 있다)로 로우 레벨의 디더 파라미터(Kw, Ks) 및 조사량(파워/속도)을 포함한다. LDA 시스템은 로우 레벨의 구현 상세로부터 일관된 교정된 단위와 분리를 가지고 처리 설정을 위한 유저 인터페이스를 간단화한다.

LDA 시스템에서 물질 처리는 2개의 파라미터, 즉 플루언스(J/cm²) 및 디더 또는 래스터 그리드 치수(벡터 및 스카이브 처리를 위한 폭, 래스터를 위한 XY 래스터 치수)에 의해 한정될 수 있다.

1. 처리 교정

플루언스 정규화는 디더(또는 래스터) 특징부의 중심 영역에 적용된다. 특징부의 에지에서 플루언스는 가우시안 스팟의 후미로부터 초래되므로 쉽게 정규화되지 않는다. 그 결과, 트렌치 폭이 디더 그리드 폭의 비선형 함수로서 변하고 특정 실시예에서는 여전히 교정된다. 이것은 처리 교정 특징부의 함수이다. 동일한 절차가 특징부 깊이 대 주어진 물질에 대한 플루언스를 교정하는데 사용된다.

도 8은 일 실시예에 따른 예시적인 처리 교정 테스트 매트릭스(800)를 도시한다. 교정 테스트 매트릭스(800)는 플루언스 레벨과 디더 그리드 폭의 범위를 지정한다. 특징부의 세트(파라미터 매트릭스에서 각 엔트리에 대해 하나씩)는 기계에서 자동으로 처리되고 외부 측량 도구에서 측정된다. 특징부의 폭과 깊이 결과는 처리 교정 소프트웨어로 부여되고 이 소프트웨어는 "처리 테이블" 데이터베이스를 형성하며 이 데이터베이스는 임의의 치수의 특징부를 처리하는데 사용되는 처리 파라미터(플루언스 및 그리드 폭)를 자동으로 선택하는데 사용된다.

2. 처리 맵 및 물질 테이블

벡터 처리를 위해, 트렌치 치수(폭 및 깊이)는 애플리케이션에 물질 테이블을 식재하는 처리 맵을 통해 디더 그리드 폭과 플루언스를 결정한다. 처리 맵은 처리 교정 테이블로부터 공급되는 데이터에 기초하여 이 맵핑을 수행한다. 도 9는 일 실시예에 따른 예시적인 물질 테이블(900)을 도시한다. 물질 테이블(900)에서 회색으로 된 엔트리는 처리 맵에 의해 입력되고 유저에 의해 변경되지 않는다는 것이 주목된다. 처리 파라미터의 미세 조절은 처리를 미세 튜닝하거나 처리 테스트를 실행시키는데 이용가능하다.

애플리케이션이 로딩될 때, 물질 테이블(900)이 애플리케이션에 포함된 모든 벡터 및 스카이브 특징부(트렌치 폭과 깊이) 및 래스터 특징부(패드 직경과 깊이)의 치수로 식재된다.

유저는 요구되는 경우 물질 테이블(900)에 미세 튜닝 조절을 입력할 수 있다. 이것은 특정 실시예에서 생산 처리를 저하시킬 수 있으나 처리 테스트와 미세 튜닝에 유리할 수 있다. 처리 교정 테이블이 이용가능하지 않은 경우, 물질 테이블(900) 엔트리는 수동으로 입력될 수 있다.

처리 맵의 함수는 처리 교정 동안 수집된 상대적으로 성긴 정보에 기초하여 요구되는 물질 테이블(900) 엔트리를 보간하는 것이다.

III. 시스템 아키텍처

이하 절은 AOD 동작을 구현하는 시스템 아키텍처 및 성분의 특정 실시예를 설명한다.

A. 데이터 흐름 및 처리

도 10은 일 실시예에 따라 AOD에 명령하는 간략화된 처리 및 데이터 흐름 아키텍처(이는 본 명세서에서 "AOD 처리 아키텍처"(1000)라고도 지칭됨)를 도시한 블록도이다. AOD 처리 아키텍처(1000)는 시스템 제어 컴퓨터(SCC)(1010), 처리 클러스터(1012), AOD 프론트 엔드 보드(AFEB)(1014), AOD 드라이버(1016, 1018), AOD(1020, 1022)를 포함한다. 상세 후술되는 바와 같이, SCC(1010)는 레이저 처리 애플리케이션을 전처리하여 개별 처리 세그먼트와 및 연관된 처리 파라미터를 구성한다. SCC(1010)는 (예를 들어, 200㎑ 데이터 율에서) 인터페이스(1023)를 통해 세그먼트 데이터를 처리 클러스터(1012)의 인터페이스(1024)에 송신한다. 처리 클러스터(1012)는 디지털 신호 프로세서(DSP)(1026)와 전계 프로그래밍가능한 게이트 어레이(FPGA)(1028)를 포함한다. 통상의 기술자라면 본 명세서의 개시 내용으로부터 다른 유형의 처리 로직(예를 들어, DSP(1026) 및/또는 FPGA(1028)에 추가하여 또는 이 대신에)이 또한 사용될 수 있다는 것을 이해할 수 있을 것이다.

DSP(1026)는 (예를 들어, 1㎒ 데이터 율에서) 상술된 빔 궤도와 디더 파라미터를 계산한다. 이 데이터는 FPGA(1028)로 전송된다. 상세 후술되는 바와 같이, FPGA(1028)는 고속 AOD 명령(예를 들어, 최대 4㎒ 데이터율)을 계산하고, 이 명령은 SSP1 직렬 링크를 통해 AFEB(1014)로 전송된다. AFEB(1014)는 AOD 명령을 병렬 데이터 워드로 변환하고 이 데이터 워드는 AOD 드라이버(1016, 1018)로 송신된다. AOD 드라이버(1016, 1018)는 AOD 셀을 통해 광학 빔 편향(RF 신호 주파수를 통해)을 제어하고 진폭(RF 신호 진폭을 통해)을 제어하기 위해 AOD(1020, 1022)를 동작시키는 무선 주파수(RF) 구동 신호를 생성한다. AOD(1020, 1022)와 및 다른 광학 소자의 예시적인 동작은 도 10a, 도 10b, 도 10c에 대해 후술된다.

도 10a는 일 실시예에 따라 레이저 빔을 디더링하기 위해 AOD 서브시스템(1042)과 갈바노 서브시스템(1044)을 구비하는 시스템(1040)의 블록도이다. 통상의 기술자라면 본 명세서의 개시 내용으로부터 다른 유형의 위치지정 서브시스템이 사용될 수 있다는 것을 인식할 수 있을 것이다. 예를 들어, 위치지정 서브시스템은 FSM을 사용할 수 있다. 시스템(1040)은 처리 빔(1048)을 AOD 서브시스템(1042)으로 제공하는 레이저 소스(1046)를 포함한다. 일 실시예에서, 레이저 소스(1046)는 처리 빔(1048)이 일련의 레이저 펄스를 포함하도록 펄스화된 레이저 소스를 포함한다. 다른 실시예에서, 레이저 소스(1046)는 처리 빔(1048)이 연속파(CW: continuous wave) 레이저 빔을 포함하도록 CW 레이저 소스를 포함한다. 특정 실시예에서, AOD 서브시스템(1042)은 이산("펄스") 간격으로 처리 빔(1048)을 편향시키는 것에 의해 CW 레이저 빔으로부터 레이저 펄스를 생성한다.

전술한 바와 같이 AOD 서브시스템(1042)은 AOD 편향 각도(1050)로 처리 빔(1048)의 제1 차 빔(1049)과 처리 빔(1048)의 0차 빔(1051)을 빔 덤프(dump)(1052)로 편향시킨다. 시스템(1040)은 제1 차 빔(1049)을 갈바노 서브시스템(1044)으로 편향시키는 고정된 미러(1054)와, 작업물(1060) 위에 또는 내에 레이저 빔 스팟(1058)을 포커싱하는 스캔 렌즈(1056)를 더 포함할 수 있다. 스캔 렌즈(1056)의 출력은 본 명세서에서 포커싱된 레이저 빔(1061)이라고 지칭될 수 있다.

일 실시예에서, AOD 서브시스템(1042)은 제1 방향(예를 들어, 디더 방향)으로 전후로 편향을 제공하는데 사용되는 단일 AOD를 포함할 수 있는 반면, 갈바노 서브시스템(1044)은 처리 궤도(1062)를 따라 제2 방향으로 편향을 제공한다. 도 10a에 도시된 실시예에서, AOD 디더링된 스팟의 각 행(X 축을 따라 도시된)은 처리 궤도(1062)에 수직이다. 그러나, 증가된 속도 및 다양성을 위하여, 도 10a에 도시된 실시예에서 AOD 서브시스템(1042)은 작업물(1060)의 표면에 대하여 X 축과 Y 축을 따라 2D 편향을 제공한다. 이 예에서, Y 축은 처리 궤도(1062)와 평행한 것으로 언급될 수 있고, X 축은 처리 궤도(1062)에 수직한 것으로 언급될 수 있다. 따라서, X 축은 디더 방향이라고 언급될 수 있다. 처리 궤도(1062)는 예를 들어 시스템(1040)이 작업물(1060)의 표면으로 (예를 들어, 갈바노 서브시스템(1044)의 제어 하에서) 트렌치(1064)를 스크라이빙하거나 절단하는 방향에 대응할 수 있다.

도시된 2D 편향을 제공하기 위하여, AOD 서브시스템(1042)은 갈바노 서브시스템(1044)이 처리 궤도(1062)를 따라 빔 축을 이동시킬 때 제1 방향으로 제1 차 빔(1049)을 편향시키는 제1 AOD(1020)와, 제2 방향으로 제1 차 빔(1049)을 편향시키는 제2 AOD(1022)를 포함한다. 다시 말해, AOD 서브시스템(1042)에 의해 제공되는 빔 스팟 위치의 움직임은 갈바노 서브시스템(1044)에 의해 제공되는 빔 스팟 위치의 움직임에 중첩된다. 도 10a에 도시된 바와 같이 갈바노 서브시스템(1044)은 작업물(1060)의 표면에 대하여 X 축과 Y 축 방향으로 제1 차 빔(1049)을 편향시키기 위해 제1 갈바노 미러(1066)와 제2 갈바노 미러(1067)를 더 포함할 수 있다.

AOD 편향의 배향은 갈바노 서브시스템(1044)의 편향 축에 정렬되지 않을 수 있다. 일반적으로, 좌표 변환은 최종 AOD 편향을 원하는 좌표 프레임으로 정렬하기 위하여 AOD 편향 명령에 적용될 수 있다. 이 좌표 변환은 또한 갈바노 서브시스템(1044)에 의해 한정된 처리 궤도에 수직으로 AOD 빔 편향을 유지하기 위하여 AOD 편향 좌표 프레임을 회전시키는 속도의 함수일 수 있다.

시스템(1040)에 AOD 서브시스템(1042)이 포함된 경우, 여러 동작 모드들이 가능하다. 일 실시예에서, 동작 모드는 작업물(1060)에서 레이저 빔 스팟(1058)을 효과적으로 확장시키기 위해 처리 빔(1048)을 디더링하는 능력을 포함한다. 다시 말해, 처리 빔(1048)을 디더링하는 것은 일련의 포커싱된 레이저 빔 스팟(1068)을 공간적으로 위치시켜 스캔 렌즈(1056)에 의해 포커싱된 개별 레이저 빔 스팟(1058)의 것보다 더 큰 치수를 가지는 기하학적 특징부를 생성하는 것을 포함한다. 예시를 위하여, 도 10a는 트렌치(1064)가 처리 궤도(1062)의 방향으로 처리될 때 작업물(1060)의 표면 위에서 볼 때 디더링된 레이저 빔 스팟(1068)을 도시한다. 따라서, 예를 들어, 주어진 반복 율에서 일련의 디더링된 레이저 빔 스팟(1068)은 더 낮은 펄스 반복율에서 일련의 더 큰 직경의 레이저 빔 스팟이 처리 궤도(1062)의 방향으로 연속적으로 적용되는 효과를 가진다.

특정 실시예에서, AOD(1020, 1022)는 약 0.1㎲ 내지 약 10㎲ 정도로 각 음향 필드를 업데이트할 수 있다(새로운 음향 파형으로 광학 개구를 채울 수 있다). 예시적인 업데이트 율이 약 1㎲라고 가정하면, 처리 빔의 위치는 디더링된 레이저 빔 스팟(1068) 중 여럿이 처리 동안 중첩하도록 신속히 업데이트될 수 있다. 디더링된 레이저 빔 스팟(1068)은 처리되는 특징부(예를 들어, 트렌치(1064))를 확장하기 위하여 처리 궤도(1062)에 수직인 치수(예를 들어, X 축 또는 디더 방향을 따른)가 중첩될 수 있다. 도 10a에 도시된 바와 같이 디더링된 레이저 빔 스팟(1068)은 처리 궤도(1062)의 방향으로 더 중첩할 수 있다. 디더링된 빔이 처리 궤도(1062)에 수직으로 배향을 유지하기 위해 특정 실시예에서 디더 축은 처리 궤도(1062)의 각도가 변할 때 항상 조절될 수 있다. 추가적으로, 디더 축은 처리 궤도 속도의 함수로서 디더 점의 라인에 부여되는 각도를 보상하도록 조절될 수 있다.

작업물(1060)의 표면에 대하여 빔 위치를 디더링하는 것에 추가하여 또는 다른 실시예에서 AOD 서브시스템(1042)은 디더 축에서 강도 프로파일을 변경하는데 사용될 수 있다. 디더 축을 따라 처리 빔(1048)의 강도 프로파일을 조작하면 처리된 트레치(1064)의 단면을 성형할 수 있다. 예를 들어, 트렌치(1064)는 직사각형, U자 또는 V자 형 단면으로 처리될 수 있다. 측벽 슬로프와 같은 성형 특징은 교차점 정보와 같은 상황에서 유용할 수 있다. 성형 해상도는 기본 스팟 사이즈에 기초할 수 있고, 성형된 강도 프로파일은 디더 패턴(위치와 강도) 및 스팟 강도 프로파일(예를 들어, 가우시안 또는 다른 프로파일 형상)의 콘볼루션(convolution)일 수 있다. 특징부는 예를 들어 타깃 물질의 선택된 양을 제거하기 위해 디더 축을 따라 특정 위치에서 펄스를 중첩(예를 들어, 2개 이상의 펄스가 동일한 위치에 적용될 수 있다)시키는 것에 의해 및/또는 디더 축을 따라 편향 위치의 함수로서 레이저 펄스의 파워 진폭을 조절하는 것에 의해 성형될 수 있다.

디더 축을 따라 특징부를 성형하는 것에 추가하여 또는 다른 실시예에서 AOD 서브시스템(1042)은 처리 궤도(1062)를 따라 위치의 함수로서 파워를 제어하는데 사용되어 처리된 선형 특징부의 "종점(endpoint)"을 유사하게 성형할 수 있다. 처리 궤도(1062)를 따라 위치의 함수로서 파워를 제어하는 것은 교차점 정보와 같은 애플리케이션에서 또한 유용할 수 있다. AOD 서브시스템(1042)을 사용하는 것은 (예를 들어, 마이크로초 정도로) 초고속으로 파워 변조를 생성할 수 있게 하여 (예를 들어, 약 5㎛ 내지 약 50㎛ 범위의 특징부 치수를 가지는) 강도 프로파일의 미세 제어가 (예를 들어, 약 1m/s 내지 약 5m/s 범위에서) 높은 처리 속도에서 가능하게 할 수 있다.

가우시안 빔의 편향에 추가하여, 특정 실시예는 예를 들어 회절 광학 소자(DOE: diffractive optical elements)를 구비하는 전통적인 빔 성형 기술에 의해 성형된 빔을 더 편향시킬 수 있다. 예를 들어, 도 10b는 일 실시예에 따라 빔 성형을 위한 시스템(1070)의 블록도이다. 시스템(1070)은 도 10a에서 도시된 AOD 서브시스템(1042)(제1 AOD(1020) 및 제2 AOD(1022)를 구비하는), 0차 빔 덤프(1052) 및 미러(1054)를 포함한다. 시스템(1070)은 빔 성형 및 광학 소자(1074)(예를 들어, 이미징 광학기기, 갈바노 미러, 및 스캔 렌즈)를 위한 회절 광학 소자(DOE)(1072)를 더 구비한다. 예시를 위하여, 도 10b에 있는 제1 차 빔(1049)은 AOD 편향 각도(1050)의 범위에 걸쳐 도시된다. 도 10b에 도시된 실시예에서, AOD 서브시스템(1042)에 의해 편향된 제1 차 빔(1049)은 AOD 서브시스템(1042)에 의해 부여되는 AOD 편향 각도(1050)에 상관없이 DOE 개구에 제1 차 빔(1049)의 중심을 유지하기 위하여 (DOE(1072)에 빔의 선회점을 이미징하는) 릴레이 렌즈(1076)를 통해 DOE(1072)로 릴레이된다. DOE(1072)는 추가적인 파면 위상 왜곡(이는 빔 성형 DOE에 일반적인 것이다)을 부여하는 것에 의해 빔 강도를 성형할 수 있다. 이 접근법은 예를 들어 정사각형 강도 프로파일을 가지는 보다 균일한 디더링된 플루언스 프로파일을 형성하기 위해 더 크고 성형된 빔들이 편향되고 인접할 수 있는 상황에서 유익할 수 있다. 이 접근법은 소수의 레이저 펄스들이 원하는 특징부(예를 들어, 유전체 물질에 드릴링된 마이크로 비아)를 형성하기에 적합한 상황에서 또한 유익할 수 있다. 이 경우에, 가우시안 펄스의 래스터링된 애플리케이션은 성형된 강도 프로파일을 적용하는 것에 비해 덜 효과적일 수 있으나, 고속 AOD 편향이 성형된 강도 처리 스팟 위치의 고속 제어에 바람직할 수 있다.

다른 실시예에서, 유사한 릴레이 렌즈 구성이 스캔 렌즈에서 AOD 편향된 빔의 편향을 맞추는데 사용될 수 있다. 이것은 적어도 2개의 이유 때문에 바람직할 수 있다. 첫째, (a) 빔 클리핑을 피하기 위하여 갈바노 미러와 스캔 렌즈의 투명한 개구에 빔의 중심을 유지하기 위하여, 및 (b) 스캔 렌즈 입구 동공(entrance pupil)의 중심으로부터 빔이 변위하는 것은 작업면에 경사진 빔을 생성할 수 있어서, 스캔 렌즈 입구 동공의 중심으로부터 빔이 변위하는 것을 피하기 위해 빔의 선회점을 (빔 측방향 편향을 제거하는) 갈바노 스캔 미러로 릴레이시키는 것이 바람직할 수 있다. 둘째, 작업면에 빔 슬로프를 의도적으로 생성하기 위하여 스캔 렌즈에 측방향 빔 편향을 부여하는 것이 바람직할 수 있다. 경사진 빔은 처리된 특징부(예를 들어, 마이크로비아 드릴링)에서 더 가파른 측벽을 생성하기 위하여 특정 가우시안 레이저 드릴 응용에서 유리할 수 있다.

도 10c는 일 실시예에 따라 경사진 처리 빔(1082)을 제공하는 시스템(1080)의 블록도이다. 시스템(1080)은 도 10a에 도시된 AOD 서브시스템(1042)(제1 AOD(1020) 및 제2 AOD(1022)), 0차 빔 덤프(1052), 및 미러(1054)를 포함한다. 시스템(1080)은 릴레이 렌즈(1076)와 광학 소자(1074)(예를 들어, 이미징 광학기기, 갈바노 미러, 및 스캔 렌즈)를 더 포함한다. 예시를 위하여, 도 10c에 제1 차 빔(1049)은 AOD 편향 각도(1050)의 범위에 걸쳐 도시된다. 도 10c에 도시된 바와 같이, 스캔 렌즈로부터 (도 10a에 도시된 스캔 렌즈(1056)로부터) 릴레이 렌즈(1076)를 적절히 설계하고 이격(1084)시키는 것에 의해, AOD 서브시스템(1042)에 의해 편향된 제1 차 빔(1049)은 또한 작업물(1060)의 표면에 경사진 빔(1082)을 생성하도록 측방향으로 편향될 수 있다. 작업물(1060)에서 처리 스팟의 주어진 편향을 위한 빔 슬로프의 양은 (a) 작업물(1060)에서 측방향 스팟 편향을 실질적으로 생성하기 위해 AOD(1020, 1022)를 사용하는 것과, 릴레이 렌즈(1076) 광학기기와 스캔 렌즈(예를 들어, 스캔 렌즈(1056))까지의 이격 거리(1084)를 가변시키는 것에 의해 또는 (b) 스캔 렌즈에서 임의의 측방향 빔 편향( 및 이에 따라 작업물(1060)에서 임의의 빔 슬로프)이 작업물(1060)에서 원하는 측방향 스팟 편향으로부터 독립적으로 부여될 수 있도록 갈바노(예를 들어, 도 10a에 도시된 갈바노(1066, 1067)) 및 AOD(1020, 1022)를 조절하는 것에 의해 제어될 수 있다.

성형 기술에 대한 추가 상세는 "예시적인 AOD 제어 실시예"라고 지칭된 절에서 후술된다.

빔 디더링이 원하는 플루언스 프로파일을 생성하는데 매우 유효하고 탄력적일 수 있지만 디더링에 대한 대안적인 (그러나 종종 더 제한적인) 접근법은 AOD(1020, 1022) 중 적어도 하나에 처프(chirp) 파형을 인가하는 것에 의해 레이저 빔 스팟(1058)의 포커스를 가변시키는 것을 포함한다. 처프 파형을 통해 음향 파의 순간 주파수는 AOD 결정을 통과하는 광학 처리 빔(1048) 내에서 선형적으로 가변된다. 음향 파의 순간 주파수의 선형 변동은 이산 단계로 레이저 빔 스팟(1058)을 변위시키는 대신 처리 빔(1048)에 단일 축(비점수차) 포커싱 항을 적용하는 효과를 가진다. 특정 실시예에 따라 처프 파형을 AOD(1020, 1022)에 적용하는 것에 의해 레이저 빔 스팟(1058)은 대칭적으로 디포커싱될 수 있어서 작업물(1060)에서 스팟 사이즈를 증가시킬 수 있다. 이 접근법은 예를 들어 트렌치(1064)를 확장할 때 강도 변동을 회피하기 위해 작업물(1060)에서 우수한 펄스 중첩을 제공할만큼 펄스 반복 주파수가 충분히 높지 않을 수 있는 낮은 반복율 레이저의 경우에 유용할 수 있다. 처프는 또한 더 낮은 플루언스를 사용하는 처리 단계 동안 레이저 빔 스팟을 디포커싱하는데 사용될 수 있다. 예를 들어, 레이저 처리(예를 들어, 반도체 웨이퍼 위에 또는 내에 형성된 집적 회로들 사이에 스크라이빙)는 상부 금속(예를 들어, 구리) 층을 통해 절단하는 제1 처리 단계와, 이후 감소된 플루언스를 사용하여 하부 유전체 층을 처리하는 제2 처리 단계를 포함할 수 있다. 레이저 빔의 2개의 패스를 사용하는 대신, 일 실시예는 두 층이 단일 패스에서 처리될 수 있도록 처프를 사용하여 레이저 빔 스팟을 디포커싱한다.

B. 디더 아키텍처

1. 기본 디더(또는 래스터) 테이블 아키텍처

도 11은 일 실시예에 따라 FPGA(1028)에서 구현되는 AOD 제어 데이터 흐름을 나타내는 블록도이다. 디더 및 래스터는 종종 상호교환가능하게 사용되는 것으로 이해된다. 이들은 유사하게 실행될 수 있으나, 디더는 1차원 빔 편향을 말하고, 래스터링은 2차원 편향을 말한다. FPGA(1028)는 하나 이상의 디더 테이블(1110), 성형 테이블(1112), 선형 테이블(1114, 1115), 및 지연 조절부(1116)를 포함한다.

2개의 디더 점 세트는 디더 테이블(1110)에 로딩된다. 디더 테이블(1110)은 무한히 처리될 수 있는 원형 버퍼로서 동작한다. 많은 디더 테이블(1110)은 FPGA(1028)에 저장된다. 각 디더 테이블(1110)은 어드레스 및 길이에 의해 식별된다. FPGA(1028)는 특정 테이블 길이를 수용하기 위해 원형 버퍼 어드레싱을 자동으로 조절한다.

래스터 또는 디더 동작 동안, 디더 테이블 엔트리를 판독하여 변환 매트릭스에 의해 조절하여 디더(또는 래스터) 패턴을 스케일링하고 회전시켜서 2개의 AOD 채널에 대한 주파수 명령을 생성한다.

한 쌍의 추가적인 주파수 오프셋이 변환된 디더 명령에 추가되어 디더 명령이 적용된 명목 명령 벡터를 제공한다.

선형 테이블(1114, 1115)의 세트는 AOD 주파수 명령에 기초하여 AOD 진폭 명령을 생성한다.

이하 정의는 또한 도 11에 대하여 제공된다.

F0: AOD 주파수 명령, 축 0.

F1: AOD 주파수 명령, 축 1.

Fnom: 제로(0) 편향을 위한 명목 AOD 주파수 명령.

Fd[1..Nd]: 전술한 "디더 테이블"(1110)을 포함하는 편향 주파수 세트.

Nd: 편향 주파수 점의 개수(예를 들어, 디더 점의 개수).

Kw: 디더 폭 스케일링 인수. 디더 없음(명목 처리 빔)에 대해서는 Kw=0

Kp: 파워 명령 스케일 인수.

Ks: 강도 성형 인수.

Atten: 감쇄 명령.

2. FPGA 인터페이스

데이터는 매 Tcmd 업데이트(예를 들어, 1초)마다 DSP(1026)로부터 FPGA(1028)로 전송된다.

3. DSP/FPGA 동기화

처리 동안, DSP(1026)는 데이터를 FPGA(1028)로 연속적으로 스트리밍하고 FPGA(1028)는 데이터 전송 및 AOD 제어 실행을 동기화한다. 이것은 1μsec의 예시적인 업데이트 시간(Tcmd)을 가정하여 이하 시퀀스로 수행될 수 있다. 도 12는 이 타이밍을 도시한다.

도 12는 일 실시예에 따라 DSP 및 FPGA의 예시적인 동기화를 도시한 타이밍도이다. 도 12에 도시된 바와 같이, DSP(1026)는 10개의 제어 데이터 세트(2개의 5μsec DSP 사이클 동안 충분한)(1210)를 FPGA(1028)에 기록한다. DSP(1026)는 FPGA(1028)에 "동기" 레지스터를 설정(1212)하여 데이터가 처리 준비 중이라는 것을 알린다. FPGA(1028)는 대시 라인(1218)에 의해 지시된 바와 같이 그 다음 5μsec DSP 인터럽트(1216)에서 데이터 처리(1214)를 시작한다. (FPGA(1028)와 DSP(1026)는 동일한 인터럽트를 수신한다). DSP(1026)는 각 DSP 사이클 동안 새로운 데이터(1220)를 FPGA(1028)에 로딩한다. FPGA(1028)는 선입선출(FIFO: first-in-first-out)에 기초하여 이 데이터를 처리한다. 갈바노 명령 데이터는 각 DSP 사이클 동안 계산되지만 그 다음 DSP 사이클에서 갈바노 제어기에 적용된다. 갈바노(1066, 1067), 및 AOD(1020, 1022)는 동일한 타이밍 기준을 공유한다. DSP(1026)는 갈바노 및 AOD 제어 사이에 여러 신호 처리 지연을 고려하기 위해 갈바노 명령 데이터에 대해 AOD 명령 데이터를 지연시킨다. 이 지연은 FPGA(1028)에 의한 초기 데이터 전송(1210에 도시)과 데이터 실행의 시작(1214에 도시) 사이에 2개의 사이클 지연을 위한 조절을 포함한다.

4. 뱅크 파라미터

도 11에 미도시된 하나의 파라미터는 LDA 시스템 디더 정의에 포함될 수 있는 "뱅크(bank)" 파라미터(Kb)이다. 이 파라미터는 (뱅킹된 레이스트랙 턴(racetrack turn)과 같이) 아크의 내부 에지와 외부 에지 사이에 속도 차이를 고려하기 위하여 디더 빔의 폭에 걸쳐 인가되는 파워를 가변시키는데 사용된다. 이것은 특정 실시예에 사용되는 "성형" 파라미터와 유사한 디더 위치의 함수로서 디더 진폭으로 추가적인 스케일링 인수를 적용하는 것에 의해 수행된다.

도 13은 일 실시예에 따라 뱅킹을 사용하는 처리 조건을 도시한 개략도이다. 도 13은 넓은 아크(1310)를 도시한다. 넓은 아크(1310)는 1과는 상당히 다를 수 있는 내부 아크 길이(Ri) 대 외부 아크 길이(Ro)의 비를 가지는 상대적으로 작은 평균 반경(R)을 포함하여 트렌치 폭(W)에 걸쳐 플루언스 변동을 초래한다.

특징부 폭(W)에 대한 평균 반경(R)의 비를 뱅크 비로 정의하면 다음과 같다:

Rb=R/W.

이후 외부 속도와 내부 속도의 비는,

Vo/Vi = (2*Rb + 1)/(2*Rb - 1).

디더 폭에 걸쳐 레이저 파워를 조절하기 위해 "뱅크 파라미터"(Kb)는 디더 위치의 함수로서 파워 스케일링의 변동을 정의한다. 도 14는 일 실시예에 따라 예시적인 뱅크 파라미터 스케일링을 그래프로 도시한다. 뱅크 파라미터(Kb)는 -1 내지 +1 사이에서 변하고,

Kb = (K_시작- K_종료)/2

로 정의될 수 있으며,

여기서,

K_시작 = 디더 사이클의 시작시에 뱅크 진폭 스케일링이고,

K_종료 = 디더 사이클의 종료시에 뱅크 진폭 스케일링이다.

뱅크 파라미터는,

Kb = 1/(2*Rb)

에 의해 뱅크 비와 관련된다.

Kb=0에서, 스케일링 인수는 디더 범위에 걸쳐 1이다(효과 없음). 극단(|Kb| =1)에서 디더 범위의 일 단부는 제로(0)로 다운 스케일링되고 다른 단부는 2x로 증폭된다. 일반적인 아크를 처리할 때 Kb는 중간 값(예를 들어, 약 0.5 미만)으로 설정될 수 있다.

디더 범위의 중심(즉, 디더 빔의 중심라인)에서 뱅크 스케일링이 영향을 받지 않는다. 따라서, 중심라인 파워(Pnom)는 변함없이 유지되지만, 내부 에지 파워는 (더 낮은 빔 속도를 보상하기 위해) 감쇠되고, 외부 에지 파워(P_외부)는 (더 높은 빔 속도를 보상하기 위해) 증폭된다:

P_외부 = Pnom*(1+Kb).

특정 실시예에서 LDA 설계 규칙은 적절한 속도 비 및 파워 스케일링을 유지하기 위해 비 R/W이 약 2.0을 초과하도록 제한되어야 할 것을 언급한다. 처리 동안, 증폭된 파워는 이것이 최대 이용가능한 파워를 초과하지 않는 것을 검증하기 위해 체크된다. 아크에서 속도는 증폭된 파워가 최대 이용가능한 파워를 초과하지 않는 것을 보장하기 위해 설정된다. 제3 프로파일링 성능으로 인해, 이 속도 감소는 아크 세그먼트의 단부에서 순간적으로 발생할 수 있다.

5. 예시적인 디더 동작

간단한 예는 도 15, 도 16, 및 도 17에서 디더 및 명령 업데이트의 타이밍을 도시한다. 도 15는 예시적인 디더 동작에 따라 예시적인 XY 빔 위치를 그래프로 도시한다. 도 16은 도 15에 도시된 예시적인 디더 동작에 따라 예시적인 X 및 Y 빔 위치 대 시간을 그래프로 도시한다. 도 17은 도 15 및 도 16에 도시된 예시적인 디더 동작의 예시적인 빔 위치와 처리 파라미터의 테이블을 도시한다. 이 예에서, Taod = Tcmd = 1μsec이다. 초기 트렌치는 하나의 디더 테이블(Nd=5, Td=5μsec)로 절단된다. 조사량(Kd)은 절단 시작시에 가변된다. 뱅크 파라미터(Kb)는 곡선의 내부 에지와 외부 에지에 대한 플루언스를 정규화하도록 아크 동안 변경된다.

이 예에서 트렌치는 트렌치 폭이 증가하기 시작하는 전이 세그먼트(1510)를 포함한다. 이 예에서, 전이 세그먼트(1510)는 13번째 및 14번째 디더 행을 포함한다. 그러나, 다른 실시예에서, 상이한 개수의 디더 행이 사용될 수 있다(예를 들어, 4개, 5개, 6개, 또는 그 이상의 개수의 디더 행이 전이 구역에 사용될 수 있다). 초기에(예를 들어, 13번째 행에서 시작하는) 더 큰 디더 테이블(Nd= 7)은 이전의 세그먼트와 일치하도록 압축된다(Kw<1). Kw는 이후 2개의 디더 행에 걸쳐 증가하며 최대 Kw=1(최대 폭). 다시 말해, 도 17에 도시된 바와 같이, 13번째 디더 행에서 Kw=0.76이고, 14번째 디더 행에서 Kw=0.87이고, 15번째 디더 행에서 Kw=1이다.

조사량(Kd)은 폭 파라미터가 변할 때 또한 변경된다. 디더 간격이 압축될 때(예를 들어, 새로운 디더 테이블의 시작이 13번째 디더 행에서 시작할 때), 조사량이 더 큰 펄스 중첩을 고려하기 위해 감소된다. 다시 말해, Nd=7에서 전이 세그먼트(1510)의 외부에서 Kd=1.4이다. 그러나, (디더 테이블이 먼저 Nd=5에서 Nd=7로 변하는) 전이 세그먼트 내에서 Kd는 13번째 디더 행에서 1.06으로 감소된다. 이후 Kd는 15번째 디더 행에서 1.4로 다시 증가하기 전에 14번째 디더 행에서 1.22로 증가된다.

형상은 이 예에서 일정하게 유지되지만 일반적으로 Kd, Kw, 및 Kb와 유사한 방식으로 변할 수 있다. 일 실시예에서 LDA 시스템의 경우 형상은 무시된다.

처리 파라미터(Kw, Kd, Kb, 및 Ks)와 디더 테이블의 선택(Nd)은 각 디더 행에 대해 일정하게 유지된다는 것이 주목된다. 전술한 바와 같이, FPGA(1028)는 이 파라미터 업데이트 타이밍을 강제하고; DSP(1026)는 모든 처리 파라미터의 규칙적인 업데이트를 제공하며, FPGA(1028)가 적절할 때 이 파라미터를 적용할 수 있게 할 수 있다.

C. AOD 좌표 프레임 및 교정

AOD 빔 편향은 갈바노 빔 편향과 함께 작용하여 최종 작업면 빔 위치를 생성한다. 제3 위치지정, 디더링 및 래스터링 동안 AOD 편향의 교정과 갈바노 빔 편향과의 상호작용이 (예를 들어, 교차점 형성을 지원하기 위해) 국부 반복가능성을 유지하고 디더링되고 래스터링된 특징부 치수를 제어하는데 유용하다.

일 실시예에서, AOD 서브시스템(1042)과 갈바노 미러(1066, 1067)는 스캔 렌즈(1056)에 들어가기 전에 처리 빔 각도를 각각 편향시킨다. 임의의 AOD 빔 각도 편향이 갈바노(1066, 1067)의 것에 추가되어 AOD 편향 명령은 "빔 각도" 좌표인 갈바노 "원시(raw)" 명령과 등가인 것으로 고려될 수 있다. AOD 편향 명령은 갈바노(1066, 1067)의 "빔 각도" 명령에 추가되는 "빔 각도" 명령으로 고려될 수 있다. 특정 실시예에서, 이것은 광학기기 트레인(train) 레이아웃이 이 2개의 축들 사이에 회전을 야기할 수 있고 AOD 편향기(1020, 1022)가 고유한 스케일 인수를 가지므로 갈바노 좌표 프레임(도 38에 의해 설명된)의 것과 일치하도록 AOD 빔 편향 좌표 프레임을 스케일링하고 회전시킨 후에만 그러할 수 있다.

갈바노 미러(1066, 1067)로부터 가상 AOD 편향 선회점을 변위시키는 것으로 초래되는 제2 차 효과가 있다. AOD(1020, 1022)가 빔을 편향시키므로, 측방향 빔 위치는 렌즈 입구 동공 내에서 약간 이동하여 작은 추가적인 왜곡을 초래한다. 서브 마이크론인 것으로 예상되는 이 에러는 특정 실시예에서 무시될 수 있다.

AOD(1020, 1022)에 의해 적용되는 "증분 각도"의 이 개념은 시스템 성능 목적을 충족하는데 요구되는 실행 시간의 정정과 요구되는 교정과 함께 제3 프로파일, 디더링, 및 래스터링 동작을 고려할 때 유용하다.

1. AOD 변환

특정 실시예에서, AOD 서브시스템(1042)에 대한 명령 신호는 AOD 처리의 유형에 특정된 좌표 변환을 통해 유도된다. 이하 설명은 여러 좌표 시스템을 참조한다. "이상적인" 좌표는 교정된 작업면 좌표이다. 이들 좌표는 XY 스테이지의 유리 그리드 교정에 의해 정의될 수 있다. "원하는" 또는 "명목" 이라는 용어는 "이상적인" 이라는 용어 대신에 본 명세서에서 사용될 수 있다. "원시 갈바노" 좌표는 갈바노 서보 루프에 명령하는데 사용된다. "원시 AOD" 좌표는 AOD 채널에 명령하는데 사용된다.

이하 변환, 즉 TM_프레임, TM_필드, TM_디더, 및 TMaod이 본 명세서에서 언급된다. TM_프레임은 원시 갈바노 좌표를 원시 AOD 좌표로 변환한다. TM_프레임을 증분 원시 갈바노 좌표 세트(명목 갈바노 위치에서 벗어나는)에 적용하여 형성된 AOD 명령은 이 명목 위치에서 증분 갈바노 편향과 광학적으로 동일한 AOD 빔 편향을 생성한다. 따라서, AOD는 TM_프레임을 원시 갈바노 명령으로 적용한 후에 "가상 갈바노"로 된다. 이 변환은 주어진 광학기기 레이아웃에 대해 고정되고, 유리 그리드 교정에 의해 변하지 않는다. 이 변환은 AOD 위치 교정 루틴을 통해 계산된다.

TM_필드는 국부 스캔 필드 왜곡 변환이다. 이것은 (스캔 필드에서 일부 명목 위치에서 벗어나는) 증분하는 이상적인 (즉, 원하는) 좌표 세트를 증분하는 원시 갈바노 좌표로 변환한다. "순방향"(이상적인 것에서 원시 갈바노로) 및 "역방향"(원시 갈바노에서 이상적인 것으로)이 사용된다. 이 변환은 스캔 필드 위치의 함수이다. 이것은 이 교정이 이상적인 좌표 프레임을 한정하므로 유리 그리드 교정에 따라 변한다. TM_필드는 갈바노 교정 데이터로부터 계산될 수 있다.

TM_디더는 벡터 처리 동안 TMaod를 계산하는데 사용되기 위해 SCC(1010)으로부터 DSP(1026)로 통과되는 변환 항의 세트이다. TM_디더는 각 벡터 또는 스카이브 처리 세그먼트에 대해 SCC(1010)에 의해 계산되고, 스캔 필드 위치와 빔 속도의 함수이다.

TMaod는 FPGA(1028) 내 디더/래스터 테이블에 저장된 이상적인 AOD 데이터를 회전시키고 스케일링하는 변환이다. 벡터 또는 스카이브 처리에서, 이것은 이상적인 궤도 벡터에 수직으로 이상적인 디더 벡터를 유지한다. 래스터 처리에서, 이것은 교차 처리 또는 일반적인 래스터 패턴 형성에 필요한 2차원 래스터 데이터를 스케일링하고 정렬한다. 벡터 또는 스카이브 처리 동안, 이 변환은 빔 궤도 속도 벡터 및 TM_디더 변환에 기초하여 DSP에 의해 실시간으로 계산된다. TMaod 변환은 래스터 처리 동안 SCC(1010)에 의해 한번 계산된다.

2. 스캔 렌즈 필드 왜곡

좌표 프레임과 교정 수식에 관한 우려가 필드 왜곡으로부터 나오고 이는 스캔 렌즈(1056)와 갈바노 미러 빔 전달 시스템으로부터 초래한다. 이상적인 스캔 렌즈에서, 입사하는 빔의 각도는 편향되어 작업면에 스팟 변위를 생성한다. 잘 설계된 텔레센트릭 스캔 렌즈("F-θ" 렌즈)에서, 빔이 렌즈 입구 동공의 중심에 대해 선회하면, 스팟 변위는 빔 각도에 비례하여 교정이 필요치 않다. 그러나, 입구 동공에 갈바노 미러(1066, 1067)를 패키징하는 데 있어 물리적 제약으로 인해 빔이 이상 점에 대해 정확히 선회하지 못하게 하며, 일부 빔의 병진이동이 빔 편향 동안 발생한다. 이것은 도 18에 도시된 바와 같이 스캔 필드 왜곡 패턴을 생성한다.

도 18은 LDA 시스템이 F/18 100㎜ 스캔 필드 렌즈를 포함하는 예시적인 실시예에서 스캔 필드 왜곡 패턴을 그래프로 도시한다. 일반적인 레이저 처리 시스템에서, 이 왜곡 패턴은 정정 항이 빔 위치지정기에 적용되어 작업면에 (명목적으로) 왜곡되지 않은 패턴을 초래할 수 있도록 맵핑된다. 이 교정 변환의 출력은 갈바노(1066, 1067)의 경우에 미러 각도 명령과 균등한, 빔 위치지정기의 "원시" 좌표 프레임에서의 명령이다. LDA 갈바노 제어기 서브시스템에서 명목 스케일 인수(예를 들어, 2*렌즈 초점 길이)가 적용되어 작업면의 단위(㎛)에서의 원시 명령을 초래한다. FSM 위치지정 시스템을 사용하는 실시예에서, 스캔 필드 렌즈의 입구 동공에 위치된 FSM은 갈바노의 것에 비해 상대적으로 적은 왜곡이 정정되게 할 수 있다.

시스템에서 측정된 실제 필드 왜곡은 광학 트레인(갈바노 블록+스캔 렌즈) 및 갈바노 위치지정기 에러(오프셋, 스케일 인수, 비선형성)에서 기하학적 형상의 왜곡의 조합이라는 것이 주목된다. 광학 필드 왜곡 항은 갈바노 및 AOD 편향에 공통적이고, 동일한 정정 항이 적용될 수 있다. 그러나, 갈바노(1066, 1067)에서 임의의 교정 에러는 스스로 (각도 종속 선형 에러 및 스케일 인수(SF) 드리프트) 스캔 필드 교정 항에 또한 포함되고 AOD 편향에 적용될 때 교정 에러를 생성한다. 그러나, 이 갈바노 에러는 스케일 인수(SF) 비선형 에러 및 <0.1%의 온도 드리프트에서 작고, 이는 100㎛의 제3 AOD 편향에서 <0.1㎛의 AOD 편향과 갈바노 사이에서 불일치를 초래할 수 있다. 그러나, 갈바노(1066, 1067)에서 명목 스케일 인수 공차는 클 수 있고(예를 들어, 20%) 이는 후술되는 바와 같이 교정 절차에 영향을 미칠 수 있다.

스캔 필드 왜곡 패턴은 스캔 필드 위치의 함수로서 변하는 국부 왜곡을 생성한다. 예를 들어, 도 19는 예시적인 실시예에 따라 X 및 Y 스캔 필드 왜곡 에러(err) 대 X 및 Y 필드 위치를 그래프로 도시한다. 도 20은 도 19에 도시된 예시적인 실시예에 따라 X 및 Y 스캔 필드 왜곡 스케일 인수(SF) 및 회전 에러 대 X 및 Y 필드 위치를 그래프로 도시한다. 도 21은 도 19 및 도 20에 도시된 예에 따라 래스터링된 특징부의 예시적인 국부 위치 기하학적 형상의 정정(PGC) 왜곡을 그래프로 도시한다. XY 필드 위치의 함수로서 X 및 Y 에러의 슬로프는 국부 스케일 인수 및 회전 에러, 예를 들어, PGC 왜곡 항으로 취급될 수 있다. 이들 에러들이 충분히 크다면, 국부 PGC 왜곡은 래스터 패턴으로 허용가능하지 않은 에러를 생성할 수 있다. 예를 들어, (-50㎜, -50㎜) 필드 위치에 위치된 200x200㎛ 래스터 패턴을 고려한다. 국부 PGC 왜곡(도 20으로부터)이 도 21에 도시된 왜곡된 패턴을 생성할 수 있다. X 에러는 회전 에러가 큰 것으로 인해 패턴 코너에서 5㎛에 이르며 이는 교차점 형성에 허용가능하지 않은 깊이 변동을 생성시킬 만큼 충분히 클 수 있다.

스캔 필드 왜곡 패턴은 적어도 3가지 방식, 즉 모든 모드 동안, 제3 프로파일링이 AOD 및 갈바노 명령을 한정하여 명목 빔 궤도를 생성할 때; 벡터 또는 스카이브 모드 동안, AOD 디더 명령이 스케일링되고 회전될 때; 및 래스터 모드 동안, 잠재적으로 큰 래스터 영역이 왜곡될 수 있을 때에 LDA 빔 위치지정기에 영향을 미친다.

3. 제3 프로파일링 동안 AOD 교정 정정

도 22는 일 실시예에 따라 제3 프로파일링 서브 시스템(2200)을 개략적으로 도시한다. 제3 프로파일링에서 빔 위치지정은 갈바노 서브시스템(1044)과 AOD 서브시스템(1042) 사이에 분할된다. 제3 프로파일링은 (예를 들어, XY 스테이지 및 갈바노 서브시스템(1044)에 추가하여) 제3 위치지정기로서 AOD 서브시스템(1042)을 사용하는 것을 말한다. 예시적인 레이저 빔 제3 위치지정기는 본 발명의 양수인에 양도되고 그 전체 내용이 본 명세서에 참조 문헌으로 병합된 미국 특허 번호 6,706,999호에 기술되어 있다. 본 명세서에 설명된 AOD 서브시스템(1042)을 사용하는 제3 프로파일링은 (예를 들어, 타이밍 해상도를 제공하기 위해 약 1㎲에 업데이트를 사용하여) 고속으로 빔 경로를 프로파일링하는 것을 허용하며, 여기서 AOD 명령은 이산 타이밍 경계에서 송출된다. 제3 프로파일링 서브시스템(2200)은 프로파일링 필터(2204), 지연 소자(2206), 및 감산기(2208)를 포함한다.

도 22는 작업물에 절단되기를 원하는 트렌치에 대응하는 예시적인 빔 프로파일(2210)(이는 본 명세서에서 예시적인 "빔 명령"이라고도 지칭될 수 있음)을 도시한다. 예시적인 빔 프로파일(2210)은 갈바노 서브시스템(1044)을 사용하여 고속으로 추적하기에 곤란할 수 있는 샤프한 턴(sharp turn)을 포함한다. 스캔 필드 교정 변환(2203)을 통과한 후에, 예시적인 빔 프로파일(2210)은 프로파일링 필터(2204)와 지연 소자(2206)를 구비하는 제3 필터(2205)에 제공된다. 프로파일링 필터(2204)는 갈바노 서브시스템(1044)이 추적하기에 곤란할 수 있는 고주파수 콘텐츠를 필터링하는 저역 통과 필터를 포함한다. 프로파일링 필터(2204)의 출력은 위치 프로파일(2212)에 의해 도시된 바와 같이 갈바노 명령(갈바노 제어 신호)으로 사용될 수 있다. 도 22는 갈바노 서브시스템(1044)에 의해 제공되는 실제 위치(2218)에 대하여 명령받은 위치(2216)를 도시한 위치 프로파일(2212)의 확대 부분(2213)을 도시한다. AOD 서브시스템(1042)은 명령받은 위치(2216)와 실제 위치(2218) 간 차이를 정정하는데 사용된다.

일 실시예에서, 프로파일링 필터(2204)는 무한 임펄스 응답(IIR: infinite impulse response) 필터를 포함한다. 다른 실시예에서, 프로파일링 필터(2204)는 유한 임펄스 응답(FIR) 필터를 포함한다. FIR 필터는 임의의 주파수 범위의 신호에 대해 일정한 지연을 자연히 구비한다. 그러나, 통상의 기술자라면 본 명세서의 개시 내용으로부터 다른 유형의 필터들도 사용될 수 있다는 것을 인식할 수 있을 것이다. 지연 소자(2206)는 프로파일링 필터(2204)에 의해 도입된 대략 동일한 양의 지연만큼 예시적인 빔 프로파일(2210)을 지연시킨다. 감산기(2208)는 갈바노 명령으로부터 제거된 고주파수 콘텐츠를 얻기 위해 지연 소자(2206)의 출력으로부터 프로파일링 필터(2204)의 출력을 감산한다. 감산기(2208)에 의한 고주파수 콘텐츠 출력은 AOD 서브시스템(1042)을 제어하기 위해 AOD 명령 신호로 사용될 수 있다. 도 22는 예시적인 AOD 위치 명령 프로파일(2214)을 도시한다. 미도시되었으나, 위치 명령 프로파일(2214)에 미분이 사용되어 대응하는 속도와 가속도 명령 프로파일을 계산할 수 있다.

예시적인 빔 명령(2210)은 패널 정렬 변환을 "원하는" 좌표에 적용한 후 작업면에 대한 빔의 원하는 궤도이다. 전술한 바와 같이, 예시적인 빔 프로파일(2210)이 스캔 필드 교정 변환(2203)으로 (명령받은 빔 위치 신호로서) 제공된다. 데이터는 필터링되어 궤도를 저 및 고주파수 성분으로 분할하여 AOD 서브시스템(1042)이 갈바노 서브시스템(1044)에 고주파수, 저진폭 명령, 통과 대역폭 제한, 큰 진폭 명령을 추적하게 한다. 스캔 필드 교정 변환(2203)을 적용하는 것은 "원시 갈바노" 좌표를 생성한다. 이것이 명령이 제3 필터(2205)에 의해 분할되기 전에 발생하므로, 제3 필터(2205)의 출력은 갈바노 및 AOD 성분이며, 이들 각각은 동일한 원시 갈바노 좌표에 있다.

AOD 서브시스템(1042)이 교정되어 원시 갈바노 좌표 프레임에서 빔을 편향시키는 경우, 추가적인 스캔 필드 교정 변환이 AOD 제3 변위에 필요치 않다. 이것은 국부 AOD 필드 왜곡 정정이 요구되지 않는다는 것을 의미하므로 유용하다. 다시 말해, 스캔 필드 왜곡 효과는 스캔 필드 교정 변환(2203)이 적용될 때 이미 고려된다.

이 접근법의 다른 해석은 제3 프로파일링 필터가 원시 갈바노 좌표에서 원하는 명령으로부터 멀어지게 갈바노 명령을 변위시키는 것이다. AOD 서브시스템(1042)은 단순히 갈바노 빔 각도 변위를 이루도록 보상 변위를 제공한다.

"원시 갈바노" 좌표에서 AOD 명령 출력은 이후 변환되어 "원시 AOD" 편향 명령을 생성한다. 이 변환은 "TMtert" 변환이라고 지칭된다.

TMtert 변환은 적어도 2가지 이유 때문에 디더링을 변경하는데 사용되는 TMaod 변환(도 11에 도시)과는 별개로 유지된다. 첫째, TMtert 내 스케일링은 AOD 및 갈바노 SF를 정정하여 갈바노 움직임에 독립적이어서 디더링 처리에 적용될 수 없으므로 디더링 동안 사용될 수 없다. 둘째, TMtert에서 회전 항은 궤도 각도에 따라 변하는 (FPGA(1028) 내에 적용되는) TMaod 디더 변환과는 대조적으로 속도 벡터 각도에 독립적으로 고정된다. 따라서, TMtert 변환은 FPGA(1028)에 전송하기 전에 AOD 궤도 데이터에 적용되고 이 데이터는 TMaod에 의해 더 영향을 받지 않는다.

TMtert 변환을 "원시 갈바노" 좌표에 적용하는 것은 제3 AOD 데이터에 AOD 에러 정정 항을 추가하는 기회를 제공한다. 이것은 (AOD 에러 정정 데이터를 생성하도록 필터링된) 갈바노 제어기 에러가 원시 갈바노 좌표에 있으므로 편리하다.

최종 교정 데이터 흐름이 도 51에 설명된다.

상기 설명은 제3 필터 알고리즘에 공급되는 빔 중심 궤도 위치의 처리에만 적용된다. 디더링 및 래스터링에 대한 교정 효과는 후술되는 바와 같이 약간 다르다.

4. 래스터 패터닝 동안 AOD 교정 정정

전술한 바와 같이, 국부 스캔 필드 PGC 왜곡은 필드 위치의 함수로서 래스터 패턴에 대한 국부 교정 정정을 요구할만큼 충분히 클 수 있다. 이 경우는 AOD 편향이 (AOD 편향 명령의 미리 보상을 의미하는) 미리 보상된 갈바노 편향 대신에 수행되는 것이 아니라, 오히려 래스터 패턴의 중심점만이 필드 왜곡을 위해 보상되므로 전술한 제3 프로파일링의 것과는 다르다는 것이 주목된다. 래스터 패턴을 처리하는데 사용되는 AOD 편향은 보상되지 않는다.

국부 PGC 정정은 스캔 필드 교정 변환으로부터 유도되고, 래스터 처리 전 또는 후에 SCC(1010)로부터 DSP(1026)로 전송될 수 있다. 국부 PGC 변환은 "벡터 처리 개요" 하에서 후술되는 바와 같이 디더 각도 및 AOD 좌표 프레임 회전을 위해 다른 AOD 변환과 결합된다.

5. 디더링 동안 AOD 교정 정정

디더링의 경우에, AOD 필드의 국부 PGC 왜곡은 디더 벡터의 회전과 폭에 영향을 미칠 수 있다. 빔이 트렌치의 폭에 걸쳐 디더링되므로, 횡축("회전") 왜곡 에러 성분은 종축 방향(트렌치를 따라)으로 편향을 생성하고, 폭에 대해 무시가능한 효과(예를 들어, <0.2%의 코사인 에러)를 구비한다. 횡축으로 PGC 스케일링 에러는 약 2% 내지 약 3% 만큼 트렌치 폭에 직접 영향을 미친다.

그러나, 매우 넓은 트렌치는 큰 래스터 패턴에서와 같이 회전 왜곡에 의해 이동된 종점을 구비할 수 있다. 이것은 넓은 트렌치에 대한 교차점에 영향을 미칠 수 있으므로 PGC 정정은 디더링에 적절하다. 왜곡 항은 매 처리 세그먼트 마다 SCC(1010)로부터 DSP(1026)로 전송되고, 8비트로 표현되어 1/1024로 스케일링된 후에 12.5% 에러 범위와 0.1% 해상도를 제공할 수 있다.

6. AOD 교정 절차

도 23은 일 실시예에 따라 AOD 교정 패턴을 개략적으로 도시한다. 이후 절차는 갈바노 프레임(2312)에 대해 AOD 프레임 회전(2310)과 AOD 스케일 인수를 교정한다. TMtert 변환을 위한 교정은 스캔 필드 왜곡이 무시가능한 스캔 필드의 중심 부근에서 수행된다. 갈바노 프레임(2312)의 회전은 디더링 및 래스터링에 대해 우려가 없을 수 있다는 것이 주목된다. AOD 프레임(2310)이 갈바노 프레임(2312)에 직교하고 정렬되는 한, 디더링 및 래스터링은 이 동작이 갈바노 프레임(2312)에 대한 것이므로 적절히 정렬된다.

이 절차는 TMtert 변환을 디폴트(항등 매트릭스 * 명목 SF)로 설정하고, X 스테이지를 진행 중심으로 이동시키는 것을 포함한다. 이후 FPGA(1028)가 십자선(crosshair) 래스터 패턴(2314)으로 로딩된다. 설명을 위하여 도 23은 십자선 래스터 패턴(2318) 중 하나의 패턴의 확대된( 및 회전된) 버전(2316)을 도시한다. 각 패턴은 중심 십자선(2320)(제로 AOD 변위) 및 AOD 축(+ch0, -ch0, +ch1, -ch1) 중 하나에 변위된 십자선(2322)을 포함한다. 이들 변위는 작업물 또는 갈바노 프레임(XY)보다 원시 AOD 좌표 프레임(ch0, 1)에 있다는 것이 주목된다. 이 절차는 4개의 십자선 교정 패턴(2314) 및/또는 처리 스팟 사이즈를 가지는 각 개별 패턴(2318)의 그룹을 스케일링하는 것을 포함하며 이는 시스템 설정에 따라 변할 수 있다. 이 처리 스팟 사이즈는 시스템 구성 파라미터이다.

이 절차는 스캔 필드 중심에 대해 그리드 패턴이 중심에 놓인 4개의 패턴(2314)의 각각을 절단하는 것을 더 포함한다. 각 패턴에 대해, 갈바노는 패턴의 각 위치로 이동되고 래스터링 전에 (예를 들어, 1ms 동안) 안정화된다. 예시적인 실시예에서, 모든 패턴은 스캔 필드 중심으로부터 1㎜ 정사각형 내에 있을 수 있다. 이 절차는 미리 결정된 횟수 만큼 4개의 패턴(2314) 각각을 절단하는 단계, Y 선형 스테이지를 이동시켜 패턴을 변위시키는 단계를 반복한다. 예를 들어, 도 23에 도시된 바와 같이, 4개의 패턴(2314)은 10번(또는 특정 실시예에 따라 다른 미리 결정된 횟수) 절단될 수 있다. 이 절차는 그 대응하는 제로 변위 십자선(2320)에 대해 변위된 AOD 십자선(2322)을 위치시키기 위해 정정 데이터를 포함한다. 이후 절차는 (예를 들어, 10개의) 데이터 세트를 평균내고, AOD 스케일 인수(마이크론마다 AOD ㎒) 및 갈바노 좌표 프레임(2312)에 대해 회전을 계산한다. 4개의 중심 십자선(제로 AOD 변위)이 갈바노 회전에 대한 정보를 제공한다는 것이 주목된다. AOD 축의 회전은 갈바노 축의 각도에 대해 계산되어야 한다. 이 절차는 갈바노 패턴 회전이 광학 설정을 위한 체크로서 약 1% 미만인 것을 검증하는 것을 더 포함할 수 있다.

i. 스케일 인수 분리 및 TMtert 형성

AOD 교정 절차는 2개의 스케일 인수(SF)를 생성한다:

㎒PerRaw㎛: [AOD ㎒]/[원시 갈바노 ㎛],

㎒Per㎛: [AOD ㎒]/[㎛].

X 및 Y 성분을 구비하는 제1 SF(㎒PerRaw㎛)는 TMtert 변환으로 스케일링 항을 구성한다. 전술한 바와 같이, 제3 프로파일링은 제3 위치지정 동안 갈바노 서브시스템(1044)과 조정을 위하여 원시 갈바노 좌표에서 AOD 명령을 생성한다. 따라서, 이 SF는 AOD 및 갈바노 SF 항의 조합을 나타낸다.

제2 AOD SF(㎒Per㎛)는 데이터를 FPGA(1028)로 다운로드하기 전에 (XY 작업면의 단위 ㎛로 지정된) SCC 디더(또는 래스터) 테이블 데이터를 AOD 데이터(㎒)로 변환한다.

AOD 교정의 결과는 ㎒PER㎛를 생성한다. ㎒PerRaw㎛를 생성하기 위해 갈바노 교정에서 매립된 갈바노 스케일 인수 데이터가 적용된다. 갈바노 SF 항(Raw㎛Per㎛= [원시 갈바노 ㎛]/[㎛])은 필드 왜곡이 무시가능한 스캔 필드의 중심에서 평가된 갈바노 교정 데이터의 XY 스케일 인수로부터 추출될 수 있다. 이후 XY 성분 각각에 대해, ㎒PerRaw㎛[X,Y] = ㎒Per㎛/Raw㎛Per㎛[X,Y].

TMtert 변환을 형성하기 위해, 갈바노 프레임에 대해 AOD 프레임을 회전시키는 것은 상기 결정된 스케일 인수와 결합된다. AOD 프레임을 회전시키는 것은 AOD(1020, 1022)와 장착부의 기계적 공차로 인해 직교하지 않을 수 있고; 따라서, 2개의 별개의 회전 항이 포함될 수 있다. 도 24는 특정 실시예에 따라 AOD 교정 각도를 그래프로 도시한다. AOD 프레임(TM_프레임)에 대한 회전 변환은 다음과 같이 정의될 수 있다:

여기서, 도 24에 도시된 바와 같이,

ThetaAod0= ch0과 X 갈바노 축 사이의 각도이고,

ThetaAod1= ch1과 Y 갈바노 축 사이의 각도이며,

K0= AOD ch0 대 작업면의 크기 스케일링(㎛AOD0/㎛)이고,

K1= AOD ch1 대 작업면의 크기 스케일링(㎛AOD1/㎛)이다.

도 24에서, 각도와 스케일링은 스캔 필드의 중심에서 평가된다. TM_프레임은 AOD 좌표 프레임을 갈바노 좌표 프레임으로 정렬하는 것을 의미한다. TM_필드 변환은 갈바노 축의 임의의 부호 반전을 포함하는 스캔 필드 왜곡과 명목 갈바노 정렬을 정정한다. 혼란을 피하기 위하여, 특정 실시예에서, AOD 축에서 임의의 부호 반전은 회전 각도(추가적인 180°회전)에 의하여 고려되고 K0/1 스케일링된 인수에 의해서는 고려되지 않는다. K0 및 K1은 ㎒Per㎛ 스케일링 인수를 포함하지 않는다. 이 스케일링은 디더(또는 래스터) 테이블을 로딩할 때 적용되고 또는 (프로파일링을 위해) TMtert 변환에 포함된다. 오히려, K0 및 K1은 명목 ㎒Per㎛ 스케일 인수를 적용한 후 AOD0 및 AOD1 사이에 가능한 스케일링 변동을 나타낸다. 특정 실시예에서, K0 및 K1은 1.0인 것으로 예상된다.

이후, TMtert, 제3 프로파일링 동안 적용되는 변환은,

으로 주어진다.

여기서, ㎒PerRaw㎛[X,Y] 스케일링 항은 크기 스케일링만을 포함하어야 하고; 부호는 TM_프레임의 회전 항에서 고려된다.

TMtert는 제3 필터로부터 AOD 명령 출력에 적용되는 실행 시간 계산에 사용된다:

TMtert의 정의는 스케일 인수 정정 이후에 회전이 따라오는 것을 의미한다는 것이 주목된다. 따라서, AOD 교정 데이터를 평가할 때 TM_프레임 변환이 제일 먼저 적용되어 ㎒PerRaw㎛[X,Y]를 계산하기 위해 AOD 편향을 평가하기 전에 AOD 데이터를 회전시켜 갈바노 프레임과 정렬되게 한다.

D. 파워 제어

파워 제어는 LDA 시스템에 사용되어 디더링 동안 및 속도 변화 동안 일관된 레이저 파워를 유지한다. 파워 제어는 AOD 파워 감쇠의 선형화 및 작업면 파워로 선형화된 AOD 파워 제어의 교정을 포함한다.

1. AOD 파워 선형화

도 25는 일 실시예에 따라 파워 제어를 위해 신호 흐름을 도시한 블록도이다. 2개의 선형 테이블(2510, 2512)은 적용된 RF 신호 주파수와 원하는 광 출력 파워의 함수로서 광 출력 파워를 선형화시키기 위해 ch1 RF 신호 진폭 명령(2514)을 생성하는데 사용된다.

2개의 AOD 셀(1020, 1022)(ch0 및 ch1) 각각에서, 디더(예를 들어, 디더0 또는 디더1)가 주파수 변동(빔 궤도) 명령(Fdev0 또는 Fdev1)과 명목 중심 주파수(Fctr0 또는 Fctr1)에 추가되어 총 주파수 명령(RfFreq0 또는 RfFreq1)을 생성한다. ch0 주파수 명령(RfFreq0)은 ch0 선형 테이블(2510)로 색인되어 P_스케일0 파워 스케일링 명령을 생성한다. P_스케일0 파워 스케일링 명령은 주파수의 함수로서 선형화된 ch0 광 출력 파워를 유지하는데 사용되는 광 출력 파워 스케일링 인수를 나타낸다. 선형 테이블(2510)은 ch0 주파수만의 1차원 함수이다.

P_스케일0은 시스템 파워 명령 스케일 인수(Kp)(DSP(1026)에 의해 명령받은)로 곱셈되어 총 파워 스케일 인수 P_스케일을 초래한다. 이 명령은 ch1 주파수 명령(RfFreq1)과 함께 2차원 룩업 테이블(2512)로 색인되어 RfAmpCmd(2514), ch1 RF 신호 진폭 명령을 생성한다. ch0에 대한 RF 신호 진폭은 일정하게 유지되는 것이 주목된다. 다시 말해, 이 예시적인 실시예에서 모든 출력 파워 제어는 ch1의 RF 신호 진폭 변조를 통해 수행된다.

i. 선형 테이블

AOD(1020, 1022)는 AOD 셀에 적용되는 RF 신호 파워 레벨을 가변시키는 것에 의해 광 파워를 제어한다. 도 26은 일 실시예에 따라 예시적인 파워 제어 곡선(정규화된 광 출력 파워 대 정규화된 RF 신호 파워)을 그래프로 도시한다. 도 26은 RF 진폭 명령으로부터 초래되는 광 파워 출력을 도시한다는 것이 주목된다.

특정 실시예에서, 도 26에 도시된 비선형 곡선은 원하는 정규화된 출력 파워(0 내지 1, 여기서 1은 최대 출력 파워이다)를 이 출력을 달성하는데 필요한 AOD RF 신호 파워로 변환시키는 룩업 테이블을 생성하도록 맵핑된다. 이것은 도 26의 X 및 Y 축의 반전으로 고려될 수 있고; 원하는 광 파워가 주어진 경우, 요구되는 RF 진폭 명령을 결정한다.

최종 선형 곡선은 도 27에 도시된다. 도 27은 일 실시예에 따라 설정된 예시적인 ch1 AOD 파워 선형 곡선을 그래프로 도시한다. 도 26에 도시된 파워 제어 곡선은 단일 RF 신호 주파수에서 AOD 거동을 나타내는 것이 주목된다. 실제로, 이 곡선은 AOD 셀(1020, 1022)에 적용되는 RF 신호 주파수에 따라 변한다. 따라서, 비선형 맵핑은 AOD 서브시스템(1042)의 동작 주파수 범위에 걸쳐 여러 RF 신호 주파수에 대해 반복된다. 도 27은 선형 곡선 세트를 도시한다.

ch1 선형 테이블은 요청된 광 출력 파워 스케일링을 생성하는데 요구되는 RF 진폭 명령을 생성한다. RF 신호 진폭 출력은 광 출력 파워에 영향을 미치지만 출력 파워를 직접 설정하지는 않는다.

ch1 테이블과는 대조적으로 ch0 테이블은 (RF 진폭 명령이 아니라) P_스케일0 파워 스케일 인수를 생성한다. P_스케일0은 ch0 RF 신호 주파수의 함수로서 ch0 응답을 선형화한다. ch0 RF 신호 진폭은 일정하게 유지되고 선형 테이블에 사용되지 않는다. 도 28은 일 실시예에 따라 ch0 AOD에 대해 예시적인 곡선을 도시한다. 도 28은 ch0 광 주파수 대 RF 신호 주파수(좌측 도시)의 변동을 도시하여 선형화에 필요한 파워 스케일링을 생성한다(우측 도시).

도 28에 도시된 바와 같이, AOD(1020, 1022)는 임의의 주파수에서 출력 파워가 최저 효율 주파수에서의 파워와 같도록 주파수의 함수로 진폭 명령을 감소시키는 것에 의해 그 주파수 범위에 걸쳐 선형화된다. 따라서, 선형화는 AOD 서브시스템(1042)의 유효 광 효율을 감소시키고, AOD(1020, 1022)의 동작 주파수 범위는 서브 시스템 광학 효율에 영향을 미친다.

ii. 고파워 모드: 효율 이득

전술한 파워 선형화 절차는 ch0 및 ch1에서 최악의 광학 효율의 곱과 같은 감소된 광학 효율에서 전체 동작 RF 신호 주파수 범위에 걸쳐 완전히 파워 선형화된 AOD 서브시스템(1042)을 제공할 수 있다. AOD 서브시스템(1042)은 적절히 선형화된 파워를 가지고 RF 진폭 명령 포화 없이 이 모드에서 보존적으로 동작될 수 있다.

그러나, 상당한 광학 효율 이득이 ch0 및 ch1 RF 신호 주파수 범위(또는 균등하게, AOD XY 편향 범위)의 함수로서 실제 AOD 서브시스템(1042) 광학 효율을 계산하는 것에 의해 실현될 수 있다. 이것은 더 높은 광학 효율은 더 낮은 RF 진폭 명령을 요구하므로 AOD 서브시스템(1042)이 RF 진폭 명령을 포화시킴이 없이 더 높은 파워 레벨의 최대 파워 교정 범위보다 더 좁은 범위에서 동작될 수 있게 한다. 또는 동등하게 이 접근법은 AOD(1020, 1022)가 보다 일반적으로 더 작은 편향 범위의 정상 동작에 영향에 영향을 미치지 않고 큰 래스터 필드 또는 매우 넓은 트렌치를 수용하기 위해 정상보다 훨씬 더 큰 주파수 범위에 걸쳐 파워 교정될 수 있게 해준다.

일 실시예에서, 광학 효율 이득은, (ch0 및 ch1에 대해) 선택된 주파수 범위에 걸쳐 최소 효율을 결정하고, 2개의 최악의 값을 곱하고 여러 가능한 주파수 범위에 대해 반복하는 것에 의해 최악의 효율을 계산하는 것에 의해 계산된다. 이 절차는 일반적인 사용에 적절하고 래스터링할 때 효율 이득 대 주파수 범위에 대한 보존 곡선을 생성한다. 추가적인 개선은 AOD 편향이 디더링과 AOD 과도 상태 사이에서 분리되는 벡터 처리를 고려할 때 가능하다. 디더링이 AOD 좌표 프레임에서 일부 각도 회전을 가지는 라인을 따라 AOD 편향을 생성한다. ch0 및 ch1 편향기에서 사용되는 실제 AOD 범위는 디더 각도(sin 및 cos 함수로서)에 좌우된다. 어느 축도 전체 편향을 동시에 거치지 않는다. 따라서, 총 효율은 위에서 생성된 보존 예측보다 더 높을 수 있다.

그러나, AOD 과도 상태 편위(transient excursion)가 디더링 동안 더 고려될 수 있다. 이 AOD 과도 상태 편위는 빔 궤도에 따라 어느 축에서 일어날 수 있다.

도 29 및 도 30은 효율 이득 계산의 결과를 도시한 그래프이다. 도 29는 특정 실시예에 따라 예시적인 AOD 효율 곡선을 도시한 그래프이다. 도 30은 특정 실시예에 따라 예시적인 AOD 효율 이득을 도시한 그래프이다. 예를 들어, 도 29는 2개의 AOD 셀(1020, 1022)(ch0 및 ch1)의 효율을 도시한 반면, 도 30은 래스터 및 벡터 모드에서 완전히 선형화된 비포화된 효율에 대한 효율 이득을 도시한다.

2. AOD 작업면 파워 교정

상기 선형화 절차를 완료한 후, 선형 테이블이 FPGA(1028) AOD 제어기에 로딩된다. FPGA(1028)에 송신된 정규화된 파워 명령(0 내지 1 범위에 이르는 Kp)은 AOD(1020, 1022)에 적용되는 RF 주파수 명령에 독립적으로 그리고 명령받은 파워 진폭의 선형 함수일 수 있는 광 파워 출력을 초래한다. 특정 실시예에서, 선형 테이블 양자화 및 교정 불확정성(uncertainty)은 약 1% 내지 약 2%의 잔류 선형 에러를 생성한다.

그러나, 특정 실시예에서, 선형화된 파워 출력의 스케일링은 임의적이다. 최종 파워 교정 단계에서, 정규화된 레이저 파워 명령은 0과 1 사이의 여러 값으로 설정되는 반면, 척 파워 미터(CPM: chuck power meter)는 최종 작업면 파워를 측정한다. 선형 피트(fit)는 처리 동안 DSP(1026)로부터 FPGA(1028)로 송신된 작업면 파워(와트)를 정규화된 파워 명령(Kp)으로 변환하는 스케일 인수(Kpwr)와 CPM 오프셋을 결정한다.

도 31은 일 실시예에 따라 파워 교정 데이터 흐름(3100)을 도시한 블록도이다. 도 31에 도시된 파워 제어 데이터 흐름(3100)은 효율 이득에 의해 가능한 하이 파워 모드를 더 지원한다. 이것은 1을 초과하는 효율 이득의 사용을 가능하게 하는 부분 Kp 값을 증폭하기 위해 FPGA(1028) 내 x2 이득을 포함한다. 추가적인 FPGA(1028) 스케일링 인수(KpNorm)은 Kp 명령을 정규화하여 Kp=0.5는 최대 비포화된 선형화된 출력 파워를 나타내고 0.5를 초과하는 값은 효율 이득으로 인해 감소된 AOD 범위 내 (포화 없이) 달성될 수 있는 더 높은 파워를 나타내도록 한다.

일 실시예에 따라 작업면 파워 교정을 제공하는 방법은 AOD 파워 선형 교정을 수행하는 단계를 포함한다. 이 데이터로부터 시스템은 PscaleCal, 최소 ch1 효율을 결정한다. 본 방법은 FPGA(1028)에 선형 테이블을 로딩하는 단계와, FPGA(1028) 스케일 인수(KpNorm)를 PscaleCal에 설정하는 단계를 더 포함한다. 이후 본 방법은 DSP(1026) 파워 스케일 인수(Kpwr)를 0.5로 설정하는 단계와, 1의 파워 명령을 송출하는 단계를 포함한다. 내부 FPGA(1028) 스케일링을 고려하여, 이 명령은 파워 선형 교정 범위 내 임의의 Fdev0 또는 Fdev1 주파수 명령에 대해 ch1 P_스케일 값을 PscaleCal 이하로 제한한다. 이것은 선형화된 출력 파워가 포화 없이 전체 AOD 주파수 범위에 걸쳐 달성가능한 것을 보장한다. P_스케일은 P_스케일0(ch0 선형 테이블의 출력)이 1 미만일 때 PscaleCal 미만일 수 있으나, 이것은 더 높은 광학 효율로 ch0 주파수에서만 발생한다는 것이 주목된다. 따라서, 실제 광 출력 파워는 명목적으로 모든 Fdev0 주파수에 걸쳐 일정하게 유지될 수 있다. 동일한 원리는 ch1 선형 출력에 대해서도 적용된다. 본 방법은 (이전 단계에서 설정된) 완전히 선형화된 비포화된 파워 명령으로 척 파워 미터에 의해 측정된 LinPmax, 작업면 파워를 기록하는 단계를 더 포함한다. 이후 DSP(1026) 파워 스케일 인수(Kpwr)를 0.5/LinPmax로 설정한다. 이것은 DSP(1026) 파워 명령(와트)을 정규화하여 FPGA(1028) 파워 제어가 교정된 작업면 파워를 생성하게 한다. 파워 명령(와트)은 이제 효율 이득이 1을 초과하는 AOD 범위에 대해 LinPmax를 초과할 수 있다. 이 경우에 P_스케일0 및/또는 ch1 선형 테이블 엔트리는 1 미만으로 설정되어 최종 진폭 명령이 비포화되게 유지된다.

요약하면, 다음 데이터는 교정 데이터로서 저장될 수 있고 초기화 동안 DSP(1026)와 FPGA(1028)로 로딩될 수 있다: Ch0 선형 테이블; Ch1 선형 테이블; KpNorm; Kpwr; 효율 이득 테이블; 및 LinPmax.

E. 처리 속도 한계

트렌치에서, 최대 처리 세그먼트 속도는 디더 타이밍(디더 행들 사이에 요구되는 스팟 사이즈 중첩); 제3 필터링으로 인한 AOD의 동력학; 트렌치를 처리하는데 이용가능한 레이저 파워; 및 데이터 율 한계를 포함하는 여러 인자에 의해 결정된다.

1. 디더 속도 한계

디더링으로 인한 속도 한계는 디더 행들 사이에 사용되는 중첩으로부터 발생된다. 특정 실시예에서, 디더 행들 사이에 최대 위치 증분은 (안전 마진을 제공하기 위해 65% 중첩을 가정하면) 0.35*Deff이다. 따라서, 이 중첩을 유지하기 위한 속도 한계는 0.35*Deff/Td = 0.35*Deff/(Nd*Taod)이다.

조사량 및 폭 파라미터는 그 다음 디더 행의 시작시에서의 영향만을 고려하여 임의의 변화를 가지고 각 디더 행에 대해 이 시간에 걸쳐 일정하게 유지된다. 로우 레벨 FPGA(1028) 제어 알고리즘이 이것을 강제하므로, DSP(1026)에 의해 계산되고 FPGA(1028)로 패스되는 파라미터는 선형으로 보간될 수 있고; 디더 행 파라미터는 FPGA(1028)에 의해 적절한 시간에 업데이트된다.

일반적으로, 전술한 디더 생성은 디더 업데이트가 제한 인수가 아니어서 시스템이 레이저 파워의 한계에서 실행되게 하도록 설계된다.

2. 제3 필터 한계

주어진 제한된 교정된 AOD 필드 사이즈에서 제3 필터링의 처리는 처리 속도에 한계를 부과한다.

제3 필터링 동안, 처리 세그먼트 사이에 속도의 단계 변화는 AOD 명령에서 과도 응답을 생성한다. 예를 들어, 도 32는 일 실시예에 따라 속도 변화에 제3 필터 응답을 그래프로 도시한다. 이 응답의 크기는 속도의 단계 변화에 비례하고, 감쇠 시간은 제3 필터 대역폭과 댐핑 비의 함수이다.

도 32는 하나의 속도 변화(3210)(2*Vmax와 같은)에 이어서 제3 필터의 오버슈트(3216)의 피크에 타이밍 맞춰, 크기는 동일하지만 부호는 반대인 제2 속도 변화(3214)(3㎑ 제3 필터에 대해 속도 변화 후 약 0.12msec)가 따라올 때 발생하는 AOD 편위를 최대화하는 최악의 속도 프로파일(3210)을 도시한다.

AOD 과도 스케일 인수를 "Ktrans"로 정의하면, 처리 세그먼트 속도 변화 델타 V에 대해 deltaAod = Ktrans*deltaV이다.

Ktrans의 예시적인 값은 4차 3㎑ 제3 필터에 대해 26.6 ㎛/(m/sec)이다. 따라서, 예를 들어, +2 내지 -2m/sec 속도 변화를 만들 수 있는 2m/sec 처리 속도를 가지는 세그먼트에서 deltaAod의 한계 = 2*(2m/s)*(26.6㎛/(m/s)) = 106.4 ㎛이다.

도 33은 일 실시예에 따라 몬테-카를로 AOD 과도 시뮬레이션을 그래프로 도시한다. 랜덤 타이밍 및 랜덤 속도 세그먼트 크기(최대 +/- Vmax)를 가지는 랜덤 속도 시퀀스(3308)의 간단한 몬테 카를로 모델은 도 32에 대해 전술한 시나리오가 AOD 편위(3310)(도 33에 도시된 것)를 한정하는 것을 확인한다. 그래서 제3 필터 응답은 주어진 레이저 처리 속도에서 최악의 AOD 편위를 신뢰성있게 예상한다.

3. 레이저 파워 한계

레이저 파워는 처리 속도에 기본 한계를 부과한다. 제1 차 근사값에서, 트렌치를 처리하는데 필요한 조사량(파워/속도=W/(m/sec)=J/m)이 트렌치 영역에 좌우된다. 디더링되지 않은 가우시안 빔에 의해 절단된 트렌치에서, 단면 영역은 예시적인 실시예에서 대략 0.65*폭*Deff이며, 여기서 Deff= 유효 스팟 사이즈이다. 폭이 디더링에 의해 증가될 때 총 면적은 D*(0.65*Deff + 폭- Deff)이다.

조사량 요구조건에 대한 예시적인 모델은,

조사량(J/m) = 면적(㎛²)/143+0.3)이다.

교정된 LDA 시스템에서, 처리 맵은 조사량에 대한 교정된 값을 제공하고,

여기서,

조사량 = 플루언스*유효 폭이다.

조사량이 파워/속도와 같으므로, 요구되는 조사량은 주어진 이용가능한 레이저 파워에 대해 최대 속도를 결정한다.

도 34는 일 실시예에 따라 Taod = Tcmd = 1μsec를 가지는 예시적인 속도 제한을 그래프로 도시한다. 도 34는 가변 점의 수(Npt)의 한계에 대해 예시적인 곡선과 조사량 한계에 대한 예시적인 곡선을 포함한다. 작업면 레이저 파워 한계(예시적인 LDA 시스템에서 대략 8W)는 도 34에 도시된 바와 같이 폭의 함수로서 처리 속도를 제한한다. 도시된 예시적인 곡선은 AOD 효율(예를 들어 최대 폭에서 65 내지 70%) 또는 제3 프로파일링에서 요구하는 추가적인 AOD 편향의 영향을 포함하지 않으므로 특정 실시예에 따라 유리할 수 있다. 여전히, 레이저 제한된 처리 속도에 대한 예시된 상한은 다른 속도 한계(빔 위치지정기 및 디더링)가 제한 처리량을 회피하기 위해 초과하는 보존 하한을 형성한다. 도 34는 디더 테이블이 최대 폭에 필요한 최대 점의 수(최대 Npt 한계)를 사용하는 경우 더 작은 폭에서 최대 속도는 허용가능하지 않게 제한될 수 있다는 것을 강조한다.

실제로, 최대 작업면 파워는 (AOD 효율 곡선으로 인해) AOD 범위에 따라 변하는 광학 트레인 효율의 함수이다. 원하는 트렌치 폭은 (AOD 파워 선형화로 인해) 최대 파워 레벨을 결정하는 그리드 폭(디더 편향에 필요한)을 결정한다. 제3 AOD 편향은 추가적인 AOD 편향을 요구하여 최대 효율을 낮추므로 이 계산에 또한 포함된다. 따라서, 이용가능한 레이저 파워는 트렌치 폭에 따라 감소하고 도 34에서 곡선에 영향을 미친다.

세그먼트 속도(Vseg)의 함수로서 필요한 AOD 범위는

AOD_범위= [그리드 폭 + 4*Vseg*Ktrans]*1.10으로 주어진다.

이것은 트렌치에 대해 필요한 그리드폭(가변적인 경우 최대 그리드폭); ("Ktrans" 스케일 인수를 통해) 제3 필터의 동역학으로 인한 AOD 편위(세그먼트 속도(Vseg)에서 최대 속도 변화는 2*Vseg이고 pk-pk AOD 편향 범위는 2*(2*Vseg)*Ktrans이라는 것이 주목된다); 및 스캔 필드 왜곡 및 속도 종속 디더 각도 효과를 포함하는 10% 안전 마진으로 인한 성분을 포함한다.

예시적인 결과는 일 실시예에 따라 AOD 진행 범위 대 특징부 폭을 그래프로 도시한 도 35에 도시되어 있다. 도 35에 도시된 예는 2m/sec 속도, 8W 레이저 파워, 및 280㎛ AOD 범위를 사용한다. 이 모델은 래스터 위치로 이동한 후에 안정화 없이 처리될 수 있는 것보다 최대 래스터 직경을 더 예측한다. 이것은 대부분의 패드에 충분히 크지 않은 예를 들어 <100㎛일 수 있지만 종종 트렌치 교차점에서는 충분할 수 있다. 더 큰 래스터 영역에 대한 대안은 제3 필터 응답에 의해 한정된 기간(일반적으로 0.4 내지 0.5msec) 동안 래스터 점에서 안정화하는 것이다.

도 35는 AOD 효율에대한 AOD 범위의 영향을 포함하지 않는다는 것이 주목된다. 처리 속도 계산에 대한 이 영향을 포함하기 위하여 계산된 AOD 범위는 Vseg의 함수로서 이용가능한 레이저 파워를 계산하기 위해 효율 곡선(도 30)과 결합된다. 처리 속도에 대한 레이저 파워 한계는 이용가능한 레이저 파워(속도 종속 AOD 범위에 기초한)를 요구되는 레이저 파워(조사량에 기초한)와 비교하는 것에 의해 결정될 수 있다. 예를 들어, 도 36은 일 실시예에 따라 처리 속도에 대한 레이저 파워 한계를 그래프로 도시한다. 도 36에 도시된 예에서, 50㎛ 트렌치가 도시되고 여기서 처리 속도는 1.65m/sec이다.

i. 아크 처리 효과

넓은 아크 동안, 외부 파워는 (1+W/R/2)만큼 증폭되고, 이는 외부 에지에 대한 파워 제한을 회피하기 위해 아크에서 하부 중심라인 속도를 강재할 수 있다. 그러나, 상기 모델은 임의의 단계적 속도 변화(명목 속도의 2배 미만)가 명목 처리 속도가 최악의 AOD 진행을 수용하도록 선택되는 한, 수용될 수 있다는 것을 보여준다. 따라서 넓은 아크는 AOD 진행 범위 제한에 대한 우려 없이 처리될 수 있다.

4. 데이터 율 한계

데이터 흐름율 제한은 임의의 처리 세그먼트(약 7μsec)에서 허용가능한 처리 시간에 대한 하한을 설정한다. 처리 세그먼트의 길이가 주어진 경우 이것은 세그먼트 속도에 상한을 설정한다. 예를 들어, 21㎛ 세그먼트는 데이터 율로 인해 3m/sec 속도 한계를 가질 수 있다.

5. 처리 속도 한계 개요

일 실시예에서, 트렌치에 대한 처리 속도의 계산은 이들 단계를 따른다. 통상의 기술자라면 본 명세서의 개시 내용으로부터 이하 단계 중 어느 것들이 상이한 순서로 수행될 수 있다는 것을 인식할 수 있을 것이다.

제1 단계에서, 트렌치 치수(폭과 깊이)에 기초하여 플루언스, 그리드폭, 및 유효폭을 결정하기 위해 처리 맵을 사용한다.

제2 단계에서, 조사량= 트렌치에 대해 플루언스*유효 폭을 계산한다. 처리 속도(Vseg)의 함수로서 필요한 레이저 파워는 Preq = 조사량*Vseg이다.

제3 단계에서, Vseg의 함수로서 필요한 AOD 편향 범위를 계산한다. 이 결과를 사용하여 최대 교정된 AOD 범위가 주어질 때 AOD 진행 범위(Vaod)로 인한 속도 한계를 결정한다.

제4 단계에서, 효율 이득 곡선("하이 파워 모드" 참조)을 사용하여 AOD 범위의 함수로서 최대 이용가능한 레이저 파워를 계산한다.

제5 단계에서, 레이저 파워(V_레이저)로 인한 속도 한계를 결정한다: 필요한 레이저 파워가 이용가능한 레이저 파워와 같은 처리 속도.

제6 단계에서, 디더 중첩(V_디더)으로 인한 속도 한계를 결정한다.

제7 단계에서, 최소 세그먼트 시간(Vsegtime)으로 인한 속도 한계를 결정한다.

제8 단계에서, Vaod, V_레이저, V_디더, 및 Vsegtime의 최소값으로 처리 속도를 설정한다.

IV. 처리 모드

일 실시예에서, LDA 시스템은 3개의 상이한 모드에서 물질을 처리한다. 벡터 모드는 가변 폭과 깊이의 선형 트레이스를 처리하며 이들 둘 모두는 임의로 제어될 수 있다. 래스터 모드는 하나의 AOD 스캔 필드(예를 들어, 처리 스팟 사이즈보다 10배 더 큰) 내에 임의의 2D 형상의 작은 특징부를 생성한다. 스카이브 모드는 임의의 형상의 큰 영역을 처리하며 스카이빙된 영역 내에 물질 식각 깊이의 일관성 및 주변 위치의 정밀도에 대해 우수한 제어를 가진다.

A. 벡터 처리

트렌치의 벡터 처리는 트렌치 폭을 제어하는데 AOD 디더링에 의존한다. LDA 시스템의 특정 실시예에서, 예를 들어, 디더 패턴이 궤도 속도에 따라 (메인 빔 궤도에 대해) 변하는 디더 각도를 가지고 트렌치의 시작점과 종료점에서 임의의 위치에서 시작하여 디더링에 일관성이 없는 접근이 있을 우려가 있다.

이 우려를 해결하기 위해, 일 실시예는 균일하고 반복가능하며 잘 한정된 세그먼트 단부를 생성하기 위해 각 처리 세그먼트에 대해 정수 개의 행에 디더를 적용한다. 처리 세그먼트 명령은 이 정수 디더 행의 타이밍을 지원하기 위해 맞춰진다.

정수 디더 행의 개수는 교차점을 생성하는데 사용되는 트레이스-단부 전이 영역을 지원한다. 예시적인 40 내지 50㎛ 전이는 5 내지 10% 깊이 공차를 유지하면서 빔 위치 에러의 2 내지 3㎛를 허용한다. LDA 시스템의 일 실시예에서 사용되는 명목 25㎛ 유효 스팟 사이즈에서 이 전이 길이는 조사량 전이의 4 내지 5개의 디더 행을 사용한다.

조사량은 트레이스 단부에서 일정한 폭을 유지하기 위해 각 디더 행 동안 일정하게 유지된다. 모든 조사량 제어는 조사량 변화 동안 예측가능한 트렌치 폭 변동을 생성하기 위해 디더 행 마다 적용될 수 있다.

특정 실시예에서, 디더는 연속적인 스팟이 스팟 직경의 >60%만큼 중복되도록 적용된다. 디더는 연속적인 행들 사이에 >60% 중첩을 제공할 만큼 고속으로 적용될 수도 있다. 넓은 트렌치에서 이것은 필요한 디더 펄스의 개수가 많은 것으로 인해 그리고 AOD 업데이트 기간에 대한 제약으로 인해 문제가 될 수 있다.

AOD 업데이트 기간은 AOD에서 광학 빔에 걸쳐 음향 파의 전이 시간만큼 제약된다. 일 실시예에서 LDA 시스템 AOD(1020, 1022)는 >500nsec 업데이트 시간에서 동작될 수 있다. 고속 업데이트 율에서, 음향 파의 과도 상태로 인해 편향된 스팟의 왜곡은 상당히 눈에 띄게 되며; 500nsec에서도 스팟 왜곡은 문제가 될 수 있다. 스팟 직경 확대는 작업면 플루언스를 감소시켜 깊이 변동을 초래한다. 일 실시예에서, AOD(1020, 1022)는 AOD에서 4.5㎜ 광학 빔에 걸쳐 음향 파의 실제 전이 시간인 750nsec보다 더 빠른 율에서 업데이트된다. 도 37은 특정 실시예에 따라 예시적인 스팟 왜곡을 그래프로 도시한다. 좌측에서 우측으로 가면서 도 37은 440nsec, 640nsec, 및 1240nsec 업데이트 기간에 2개의 편향된 스팟의 왜곡을 비교한다.

LDA 시스템의 다른 실시예는 훨씬 더 높은 빔 궤도 속도에서 실행된다. 더 높은 속도, 스팟 중첩 요구조건, 및 제한된 AOD 업데이트 율의 조합은 디더 점의 개수가 특징부 폭에 따라 변한다는 것을 의미한다. 다른 실시예에서, 하나의 디더 테이블이 사용되고 특징부 사이즈는 디더 점들 사이에 거리를 스케일링하는 것에 의해 가변된다.

1. 디더 파라미터 계산

특정 실시예에서, 이하 항은 디더 파라미터의 계산과 설정을 정의한다.

입력 파라미터:

Deff: 유효 스팟 사이즈(㎛); 원하는 깊이에서 디더링되지 않은 트렌치의 폭. Deff는 (깊이를 증가시키는데 필요한 조사량의 증가가 폭을 또한 증가시키므로) 광 스팟 직경에 따라 및 원하는 깊이에 따라 변한다는 것이 주목된다.

바이트 사이즈 비(BiteSizeRatio): 스팟 직경의 비율로 표현된 평활한 플루언스 분배를 유지하는데 충분한 중첩을 제공하는 스팟당 최대 편향. 가우시안 스팟에서 바이트 사이즈 비는 <= 0.4이다.

Taodmin: 최소 AOD 업데이트 기간(μsec); LDA 시스켐의 일 실시예에서 약 400 내지 700nsec.

T_클록: AOD 클록 기간(μsec); Taod는 이 기간으로 양자화된다. 명목상 0.04 μsec.

출력 파라미터:

Taod: 실제 AOD 업데이트 기간 (μsec).

Nd: 원하는 트렌치 폭에 필요한 디더 점의 수; 폭과 Deff의 함수.

Td: 총 디더 기간(μsec) = Nd*Taod. 각 디더 행에 대해 일정하게 유지되는 처리 파라미터(폭, 깊이, 형상, 뱅크)는 이 율로 업데이트된다.

Tcmd: 명목 빔 위치까지 업데이트 사이의 시간 기간(μsec). 명목상 1μsec.

Ncmd: 처리 변수 및/또는 디더 파라미터(Nd, Taod)의 변화 사이의 Tcmd 명령 기간의 수.

디더 점의 수는 가변적일 수 있으므로, AOD 업데이트 기간은 Tcmd 경계에서 전체 행을 업데이트하도록 조절될 수 있다. 추가적으로, AOD 업데이트 기간은 20nsec 간격으로 양자화된다.

종속 파라미터의 계산은 원하는 특징부 폭으로 시작한다. 디더링된 트레이스의 폭은, 대략

폭 = Deff + Nd*Deff*바이트 사이즈 비로 근사화된다.

원하는 폭에 사용되는 디더 점의 수는 이산 값으로 라운딩(rounded)되고,

Nd >= 1 + 천장((폭 - Deff)/(Deff*바이트 사이즈 비))으로 주어지며,

여기서 "천장"은 그 다음 정수로 라운딩된 천장 함수(ceiling function)이다.

라운딩으로 인해, Nd는 통상 필요한 것보다 더 클 수 있고. 바이트 사이즈 비는 (Kw 파라미터를 통해) 폭 대 원하는 값을 스케일링하도록 감소될 수 있다. Nd의 값이 주어질 때, 명령 파라미터는,

Ncmd = 천장(Nd*Taodmin/Tcmd), 및

Taod = 천장(Ncmd/Nd*Tcmd/T_클록)*T_클록으로 주어진다.

예를 들어, Deff = 25 ㎛, 폭 = 250 ㎛, 바이트 사이즈 비 = 0.4, Taod = 0.5 μsec, 및 Tcmd = 1 μsec에서,

Nd = 천장((250-25)/(25*0.4)) = 23,

Ncmd = 천장(23*0.5/1.0) = 13, 및

Taod = 천장(13/23*1.0/0.02) *0.02 = 0.580 μsec.

일 실시예에서 LDA 시스템의 AOD(1020, 1022)의 최대 편향 범위는 10*Deff와 동등하다. 최대 AOD 범위가 사용되는 경우, Nd <= 24이다.

상기 수식은 디더 파라미터에 대한 일반적인 해법을 제공한다. Ncmd에 대한 이산 값을 생성하는 Nd의 값을 강제하고 Taod를 일정하게 유지하는 것이 더 바람직할 수 있다. 예를 들어, Tcmd = 1μsec에서, Nd는 2의 멱수(power)일 수 있고, Taod = 0.5μsec, 또는 Nd는 4의 멱수일 수 있고, Taod = 0.75μsec이다. 그 다음 절에서 설명되는 바와 같이, AOD 주파수 제한, 광학 스팟 품질, 및 상기 수식을 조합하면 일 실시예에 따라 Taod 및 Tcmd에 대해 1μsec 기간을 사용하는 LDA 시스템을 초래한다.

2. 명목 주파수

디더는 명목 빔 경로(즉, 트렌치의 중심라인)를 지정하는 한 쌍의 명목 AOD 주파수(Fnom0/1)에 대한 주파수 변동으로 적용된다. Fnom0/1은 명령 업데이트 율(매 Tcmd 초마다)로 업데이트되어, 디더 행마다 일반적으로 다수번 업데이트된다. 일 실시예에서, Fnom0/1은 디더 행의 완료를 기다림이 없이 즉시 적용되어, 메인 빔 궤도에 정밀도를 유지한다. 이것은 각 디더 행에 걸쳐 일정하게 유지되는 처리 파라미터(폭, 형상, 조사량, 뱅크)의 업데이트와 대조적이다.

그러나, Fnom 업데이트는 특정 실시예에서 그 다음 이용가능한 AOD 업데이트시에 (매 Taod 초마다)만 수행된다. Fnom 업데이트가 AOD 업데이트 사이클과 동기화되지 않는 경우, 이들 업데이트는 Taod와 같은 유효 타이밍 불확정성을 가진다. 추가적으로, 이 지터의 크기는 Taod가 일정하게 유지되지 않는 경우(예를 들어 전술한 바와 같이 Nd의 함수로서 계산되는 경우) 변한다.

비동기적인 동작으로 도입된 불확정성은 랜덤 지터가 교정될 수 없으므로 처리 정밀도를 저하시킨다. 예를 들어, Taod= 750nsec에서, 2m/sec에서 처리된 트렌치는 ±0.75㎛의 추가적인 위치지정 불확정성을 가진다.

이 에러를 피하기 위해 Tcmd는 Taod의 배수일 수 있다. 업데이트가 Tcmd = 1μsec로 매 DSP(1) 서보 사이클(5 μsec)마다 FPGA(1028)에 송신된다고 가정하면, Taod의 자연 값은 500 또는 1000 nsec이다. 다른 선택은 Taod = Tcmd = 750 nsec이지만, 이것은 서보 사이클마다 가변 수의 데이터 패킷을 요구할 수 있다.

도 37에 도시된 바와 같이, AOD에서 편향된 빔의 왜곡은 약 500nsec에서 미미하다. 이 왜곡을 피하기 위하여 벡터 모드 처리는 Tcmd = Taod = 1000 nsec에서 실행된다. 다른 실시예에서, AOD 설계는 Taod (예를 들어, 250 nsec) 의 더 작은 값을 허용할 수 있다. 따라서, 아키텍처는 Tcmd 및 Taod의 변동을 수용한다.

3. 디더 각도 정정 및 크기 스케일링

일 실시예에서, AOD 디더 패턴의 배향은 명목 빔 궤도에 직각(즉, 수직)으로 배향되게 조절된다. 예를 들어, 도 38은 일 실시예에 따라 명목 빔 궤도(3812)에 수직으로 정렬된 디더 행(3810)을 개략적으로 도시한다. 빔 속도로 인한 스큐(skew)를 고려하는 처리는 도 38에 설명된 용어를 사용하여 아래에 설명된다. 각 레이저 스팟 위치(3814)(11개가 도시)가 빔 궤도(3812)에 대해 이동할 때 레이저 빔의 속도에 상관없이 디더 행(3810)을 따라 선형으로 정렬된다.

i. 부호 규정

본 명세서에 설명된 예시적인 실시예에 사용된 바와 같이, 디더 빔은 갈바노 X 축에서 디더링되고 이후 디더링된 빔을 빔 궤도(3812)에 수직으로 유지하도록 올바른 배향으로 회전되는 것으로 정의된다. AOD 서브시스템(1042)은 스캔 필드의 중심에서 갈바노 XY 좌표 프레임과 일치하도록 교정된다. 이하 수식은 디더 회전 매트릭스를 생성한다. 달리 언급하지 않는 한, 각도 규정은 +X 갈바노 축을 따라 0으로 하고 반시계방향(CCW)이 양이다.

ii. AOD 회전 및 변환 성분

최종 AOD 명령은 이하 수식으로 계산될 수 있다:

AODcmd = TM_프레임 * TM_필드 * R_디더 * 디더,

또는

AODcmd = TMaod * 디더,

여기서:

AODcmd = 각 RF 드라이버에 대한 AOD RF 주파수 명령(2요소 벡터);

TM_프레임= AOD 교정 절에서 정의된 바와 같이 AOD XY 명령을 AOD 좌표 프레임으로 변환하는 비 직교 변환 매트릭스;

TM_필드 = 갈바노 XY 프레임에서 국부 스캔 필드 왜곡 정정(4요소 매트릭스);

R_디더 = 빔 궤도(3812)에 대해 디더 벡터를 배향하기 위한 회전 매트릭스(4요소 매트릭스);

디더 = FPGA(1028)에 로딩된 디더(또는 래스터) 테이블; 및

TMaod = 상기 성분으로부터 발생하는 완전한 AOD 명령 변환 매트릭스 - 이 매트릭스의 요소는 FPGA(1028)로 전송되어 Kw0, Kw1 항을 대체한다.

TM_필드 정정 항(2축 스케일링 및 회전)이 국부 스캔 필드 왜곡을 고려하도록 적용된다. 이것은 AOD(1020, 1022)가 임의의 스캔 필드 교정 정정 없이 동작하므로 사용될 수 있다. 이 변환은 갈바노 교정 데이터로부터 유도될 수 있다. 이 매트릭스의 요소는

이고,

여기서,

SFx = X 축 스케일링(명목상 1.0);

SFy = Y 축 스케일링;

Ryx = Y 축을 X 축으로 회전시킴(rad); 및

Rxy = X 축을 Y 축으로 회전시킴.

iii. R_디더 유도

디더링된 빔은 종축 및 횡축 성분을 가지며, (하나의 디더 사이클에 대해) 그 크기는,

디더CA = 폭,

디더OA = Vel*Taod*(Nd-1)이다.

OA 디더 성분은 각 디더 행에 있는 모든 점의 종축 위치가 고정 유지되도록 (예를 들어, 레이저 스팟 위치(3814)가 도 38에 도시된 디더 행(3810)을 따라 고정 유지되도록) 빔 궤도(3812)에 대해 "역방향"으로 디더링된 빔을 이동시킨다. 따라서, OA 디더 성분은 빔 궤도(3812)에 수직으로 각 디더 행을 유지하도록 속도 벡터에 기초한다. OA 및 CA 디더 성분은 +X 갈바노 축에 대해 각도(θ_디더)에서 "디더 벡터"를 형성하도록 결합한다. 도 38에 도시된 바와 같이, OA 및 CA 디더 성분은 속도 보상 각도(θ_vel)를,

θ_vel = atan(디더OA/디더CA)로 정의한다.

디더 벡터 배향은 속도 보상 각도(θ_vel)에 더하기 궤도 각도(θ_traj) 및 90°회전을 포함한다(즉, 도 38에서 빔 궤도(3812)와 OA 디더 성분(디더CA) 사이에 도시된 90°):

θ_디더 = θ_vel + θ_traj + π/2. 61/138

따라서, 디더 각도(θ_디더)는 갈바노 XY 프레임에 대해 총 디더 벡터 각도이다. 디더 벡터는 광학기기 트레인 레이아웃으로 인해 갈바노 XY 프레임에 대해 회전될 수 있는 각도(θ_aod)만큼 AOD 프레임과 정렬될 수 있다.

처리 동안, 궤도 각도(θ_traj)는 (빔 궤도 속도 성분(Vx 및 Vy)의 함수로) 실시간으로 업데이트되는 반면, AOD 각도(θ_aod)는 교정 후에 일정하다. 실시간 업데이트(1μsec 업데이트)를 위해, 삼각측량 계산이 최소화될 수 있다. 이것은 삼각측량 항등식을 적용하는 것에 의해 수행될 수 있다: 예를 들어, sin(atan(y/x)) = y/sqrt(x²+y²).

이하 변수는 DSP(1026)에 의해 디더 배향을 계산하기 위해 사용될 수 있다:

디더 범위 = 현재 디더 테이블의 총 범위(㎛);

Kw= 원하는 디더 폭을 생성하기 위해 디더 테이블에 적용되는 스케일링 인수(이것은 테이퍼링 세그먼트에 대해 보간될 수 있다);

Nd= 현재 디더 테이블에서 디더 점의 수(각 세그먼트에 대해 일정);

Taod= 디더 테이블 업데이트 율(μsec);

Vx, Vy = 원시 갈바노 XY 좌표에서 빔 궤도(3812)의 X 및 Y 성분(m/sec); 및

Vel = sqrt(Vx²+Vy²)= 속도 벡터 크기.

이후 삼각측량 항등식은 다음에 의해 R_디더 회전 매트릭스에 대한 sin 및 cos 항이 계산될 수 있게 한다:

// 스케일링 후 명목 횡축 디더 폭( Nominal cross - axis dither width after scaling)

ditherCA = ditherRange * Kw (㎛);

// 디더 점을 정렬하기 위하여 하나의 디더 행 동안 필요한 종축 증분( Required on - axis increment during one dither row to keep dither points aligned)

ditherOA = Vel * Taod *( Nd -1);

// 속도 보상으로 인한 전체 디더 벡터의 크기( Magnitude of full dither vector due to velocity compensation ) ( vector sum of OA , CA )

ditherMag = sqrt ( ditherOA ^2 + ditherCA ^2);

// 0으로 나누는 문제를 피한다; 항등 매트릭스로 디폴트( Avoid divide by zero issues ; default to Identity matrix )

if abs ( Vel * ditherMag ) <1e-6

cosThetaDither = 1;

sinThetaDither = 0;

그렇지 않으면(else)

cosThetaDither = -( Vy * ditherCA + Vx * ditherOA )/( Vel * ditherMag );

sinThetaDither = ( Vx * ditherCA - Vy * ditherOA )/( Vel * ditherMag );

종료(end).

iv. 스케일링 및 TMaod 계산

디더 벡터의 크기는 속도 정정된 디더 벡터에서 여분의 직각삼각형의 빗변 길이를 고려하도록 조절될 수 있다. 따라서,

KwCorr = Kw*디더Mag /디더CA = 디더Mag/디더 범위.

최종 변환 매트릭스는 매트릭스 적(product)으로 주어진다:

처음 2개의 항(TM_프레임, TM_필드)은 SCC(1010)으로 미리 계산될 수 있고, "TM_디더" 변환 매트릭스로서 패스된다:

마지막 2개의 항(R_디더, KwCorr)은 속도 벡터와 보간된 Kw에 기초하여 실시간으로 계산될 수 있다. R_디더 및 KwCorr은 디더Mag 항을 포함하고 적 R_디더*KwCorr은 디더Mag이 상쇄되어 DSP(1026)에서 값비싼 sqrt() 계산을 피할 수 있다는 것이 주목된다. 만일,

cosTheta디더Corr = -(Vy*디더CA + Vx*디더OA)/(Vel*디더 범위);

sinTheta디더Corr = (Vx*디더CA - Vy*디더OA)/(Vel*디더 범위);

또는, 대안적으로 (디더OA 및 디더CA의 계산을 회피하는),

cosTheta디더Corr = -(Vy*Kw/Vel + Vx*(Nd-1)*Taod/디더 범위);

sinTheta디더Corr = (Vx*Kw/Vel - Vy*(Nd-1)*Taod/디더 범위)라고 정의한다면,

이다.

TMaod의 4개의 요소는 FPGA(1028)에 전송되며, 이는 RF 신호 주파수 업데이트를 다음과 같이 계산한다:

여기서, 디더 X 및 디더 Y는 AOD 디더 테이블의 엔트리이다. 래스터 계산은 동일한 처리를 따른다. 전술한 바와 같이, 규약에 의하여 디더 Y 엔트리는 벡터 또는 스카이브 모드에서 0이고; 디더 엔트리는 디더 맵 필(fill) 디더 X에 의해 생성된다.

TM_프레임 매트릭스에서 항은 일정하며 DSP(1026)에서 미리 계산되고 저장될 수 있다. TM_필드 매트릭스에서 항은 갈바노 교정 데이터로부터 풀링(pulled)된다. 이 변환은 TM_프레임 회전이 클 수 있으므로(큰 회전 각도에 대해 회전은 교환가능하지 않다) 갈바노 XY 프레임에 적용된다.

v. 추가적으로 교정된 TMaod 계산

특정 실시예는 궤도 명령에 교정 정정 효과를 고려하는 디더링 동안 TMaod의 계산을 포함한다. 전술한 유도에서, 이상적인(작업면) 속도가 가정되었다. 그러나, 특정 실시예에서, 스캔 필드 왜곡 정정이 DSP(1026)에 전송되기 전에 궤도 명령에 적용된다. 이 정정은 DSP(1026)에 의해 계산된 궤도 속도를 변경한다. 이것은 수 마이크론 에러를 초래할 수 있는 디더 벡터 속도 각도 계산에 마이너한 에러를 생성한다. 추가적인 정정을 제공하기 위해, 국부 필드 왜곡 정정이 TM_디더 매트릭스에 매립될 수 있다.

첫째, 다음 디더 벡터를 회전시키고 스케일링하는 변환 매트릭스를 형성하는 항을 재정의한다:

여기서, 횡축과 종축 디더 각도 계수는 다음과 같이 정의된다:

Kca = Kw/Vel 이상, 및

Koa = Taod*(N_디더-1)/디더 범위.

Kca 및 Koa는 이상적인 좌표에서의 궤도 속도를 사용하여 처리 세그먼트 파라미터에 기초하여 SCC에 의해 계산될 수 있다.

이 공식은 여러 구현 옵션을 나타낸다. 일 실시예에서, Kw의 값은 처리 세그먼트에 걸쳐 일정하게 유지되고 단일 일정한 TM_디더 변환은 SCC(1010)로부터 DSP(1026)로 패스된다. Kw를 일정하게 유지하는 것은 테이퍼진 라인이 일정한 Kw 값을 각각 가지는 짧은 세그먼트의 시퀀스에 의해 생성될 수 있으므로 특정 실시예에서 공차 제한이 있을 수 있다. 다른 실시예에서, TM_디더의 항은 2개의 변환, 하나는 일정한 변환, 하나는 Kw에 의해 스케일링된 변환을 생성하도록 확장된다. DSP(1026)는 처리 세그먼트 내 TM_디더를 업데이트할 수 있다:

TM_디더 = TM_디더1 + Kw*TM_디더2.

Kw의 값은 테이퍼진 라인 폭을 생성하기 위해 처리 세그먼트에 걸쳐 보간될 수 있다. 이것은 DSP(1026)에 의해 더 많은 계산을 의미하고 더 많은 데이터가 SCC(1010)로부터 DSP(1026)로 전송된다는 것을 의미한다. 트레이드오프는 더 짧은 전이와 더 정밀한 폭 전이를 제공하는 능력이다.

최종 디더 명령은 FPGA(1028)에 의해 생성된다:

그러나, 규약상, 디더 X 성분만이 FPGA 디더 테이블에서 비 제로(0)이다. 따라서, TMaod의 제1 열(column)만이 디더링 동안 요구된다:

이전 절에 있는 수식에 기초하여 이 열은

으로 주어진다.

그러나, DSP(1026)에서 이용가능한 빔 궤도 데이터는 이상적인 좌표라기 보다는 원시 갈바노 좌표이다. 스캔 필드 왜곡으로 변경된 빔 궤도 속도 벡터의 각도와 크기는 디더 벡터를 왜곡시킨다. 이상적인 좌표의 디더 벡터를 적절히 계산하기 위하여 국부 스캔 필드 왜곡(TM_필드에 의해 설명된)이 다음 디더 벡터를 계산하기 전에 속도 벡터로부터 특정 실시예에 따라 제거될 수 있다:

이 변환은 디더 벡터를 이상적인 좌표에서 계산될 수 있게 하고 이후 원시 AOD 좌표로 변환되게 한다. 이 절차는 3개의 변환, 즉 TM_필드 (원시 갈바노에서 이상으로), TM_필드 (이상에서 원시 갈바노로), 및 TM_프레임 (원시 갈바노에서 원시 AOD로)을 사용한다. TMaod의 제1 열은,

으로 주어진다.

TM_디더 매트릭스는 각 세그먼트에 대해 SCC(1010)에 의해 계산되고, Vx_원시 및 Vy_원시의 실시간 값에 기초하여 처리하기 위해 DSP(1026)로 패스된다. 이것은 디더 변환 항이 SCC(1010)에 미리 계산되므로 DSP 처리를 간략화한다.

DSP에서 FPGA(1028)로 전송된 전체 TMaod 매트릭스는,

이 된다.

TMaod의 이 형태는 디더링을 위해서만 특수한 경우이다. 래스터 처리를 위해 전체 TMaod 매트릭스가 일반적으로 사용된다.

vi. 디더 방향 제어

디더링 방향(속도 궤도에 대해)은 예를 들어 스카이빙 동안, 큰 식각된 영역이 일관적으로 처리될 때 사용될 수 있다. 경험에 따르면 데브리스(debris) 조력 공기 흐름에 대해 레이저 처리 방향이 처리 결과에 상당히 영향을 미칠 수 있다는 것을 보여주었다. 일반적으로 "바람으로" 처리하는 것은 데브리스 플럼(plume)과 상호작용을 회피하는 것이 바람직하다.

상기 수식이 주어진 경우, 디더 방향은 횡축 디더 움직임을 효과적으로 역행하는 TM_디더 수식에서 Kca의 부호를 변경하는 것에 의해 단순히 변경될 수 있다. 이것은 스카이브 패스의 속도 궤도에 기초하여 SCC 레벨에서 수행될 수 있다. 스카이브 패스는 일반적으로 하나의 각도 배향으로 규칙적으로 이격된 행으로 배열되고, 이는 데브리스 조력 공기 흐름에 대해 디더 방향을 간단히 제어할 수 있게 하는 것임이 주목된다.

4. 디더 행 플루언스 제어

특정 실시예에서, 디더링 동안 플루언스 제어의 구현은 디더 행마다 일정한 조사량을 유지한다. 이것은 라인의 폭에 걸쳐 조사량을 일관적으로 유지하면서 처리 세그먼트의 단부에서 조사량이 램프 다운될 수 있게 한다. 이것은 예를 들어 넓은 디더링된 라인에서 신속한 조사량 경사를 위해 유용할 수 있다.

도 52는 일 실시예에 따라 디더 행 플루언스 제어를 그래프로 도시한다. 상부 곡선(5210)은 (대시 라인(5214)에 의해 분리된 세그먼트(N)와 세그먼트(N+1)로 도시된) 2개의 처리 세그먼트에 걸친 일련의 디더 행(5212)(6개가 도시됨)을 도시한다. 제2 곡선(5216)은 각 디더 행(5212)에 대해 종축(OA) 디더 명령(5217)을 도시한다. 제3 곡선(5218)은 각 디더 행(5212)에 대해 횡축(CA) 디더 명령(5220)을 도시한다. OA 디더 성분은 일정한 속도로 메인 빔 궤도가 이동할 때 작업물에 대해 디더를 고정되게 하는 음의 슬로프를 구비한다. 하부 곡선(5222)은 이상적인 플루언스 명령(5224)과 실제 플루언스 명령(5226)을 도시한다. 제2 처리 세그먼트(대시 라인 5214의 좌측)에서 (예를 들어 교차점의 하나의 레그를 형성하기 위해) 플루언스가 램프 다운되는 것이 주목된다. 연속적인 플루언스 경사는 각 디더 행에 대해 플루언스를 일정하게 유지하면서 일련의 플루언스 단계로 변환된다. 각 디더 행에 대한 플루언스 레벨은 디더 행 중심에서 플루언스 경사 값으로 주어진다.

디더 행(5212)의 종축 위치가 처리 세그먼트의 시작 또는 종료와 일치하지 않고 Taod*Vel*(N_디더-1)/2인 오프셋을 가진다는 것이 더 주목된다. 이것은 임의의 세그먼트가 임의의 방향으로 처리될 수 있도록 처리 세그먼트의 개념을 일반화되게 유지한다. 이 작은 오프셋으로 생성된 임의의 처리 결함은 디더 행 간격을 감소시키기 위해 특정 세그먼트에서 속도를 감소시키는 것에 의해 완화될 수 있다.

이것은 디더 행마다 플루언스를 일정하게 유지하는 접근법을 기술한다. 유사한 접근법은 처리 세그먼트 내에서 디더 폭이 변화될 수 있는 경우 사용될 수 있다.

5. TMaod 한계

특정 실시예에서, TMaod 엔트리의 크기는 <2로 제한된다. 이것은 이하의 유도식에서 볼 수 있다:

|cosTh디더Corr| = (Vy/Vel*디더CA + Vx/Vel*디더OA)/디더 범위,

또는

|cosTh디더Corr| = sinThVel*디더CA/디더 범위 + cosThVel*디더OA/디더 범위.

스팟 중첩을 유지하기 위해 디더 테이블 엔트리의 간격은 ~0.35*Deff 미만이다. 유사하게, 세그먼트 속도는 디더 행(디더 OA) 사이의 간격이 ~0.35*Deff 미만이도록 제한된다. 이것은 최악의 디더 경우(Nd=2)에서도 디더OA/디더 범위 <=1을 보장한다. 정의상, 디더CA/디더 범위 = Kw <= 1이다. 그래서 |cosTh디더Corr|의 최대 값은 이들 항 각각이 = 1이고,

|cosTh디더Corr| = sinThVel + cosThVel 일 때 발생하고, 이는 ThVel = 45도에서 1.414의 최대값을 가진다. 유사한 한계는 |sinTh디더Corr|에 적용된다.

TM_필드의 항은 스캔 렌즈 왜곡 국부 스케일 인수로 인해 1보다 약간 더 큰 크기(예를 들어, 아마도 최대 1.2)를 가질 수 있다. 비 직교성이 최대 ∼1.1 TM_프레임에서 항을 생성할 수 있다. 따라서, 모든 TMaod 항의 크기는 <2이다.

이 한계를 보장하기 위해, 디더 맵은 (디더 범위가 증가할 때 Nd가 증가하게) 디더 테이블 점들을 적절히 이격시키고, 세그먼트 속도는 |디더OA|를 제한하도록 제한된다.

TMaod에서 스케일링은 1보다 더 클 수 있으나, 이것은 TMaod에서 스케일링 항이 다른 스케일링 효과를 보상하므로 스팟 중첩의 변화를 의미하지 않는다. 예를 들어, (속도 보상으로 인해, 도 38 참조) 디더 벡터의 더 긴 직각삼각형의 빗변이 스팟 중첩을 감소시키는 것으로 보이지만 스팟은 실제 작업면에 적용될 때, 속도 효과가 이를 라인업하고 기하학적 형상이 정상으로 복귀한다. 유사한 설명이 국부 렌즈 왜곡 스케일링에도 적용된다(TM_필드 항 > 1은 국부 렌즈 스케일링 <1을 정규화한다). 따라서, 디더 맵은 TMaod 스케일링 효과를 고려함이 없이 명목 스팟 간격을 지정할 수 있다.

6. 벡터 처리 개요

특정 실시예에서, 벡터 모드에서 처리는 다음과 같이 요약될 수 있다. 이하 단계는 애플리케이션에서 각 처리 세그먼트에 대해 따라온다. 도 48(후술된 것)은 벡터 처리 세그먼트 데이터를 FPGA(1028)에의 명령으로 변환하는 처리 흐름을 도시한다. 통상의 기술자라면 본 명세서의 개시 내용으로부터 상이한 순서로 이하 단계들 중 어느 것들이 수행될 수 있다는 것을 인식할 수 있을 것이다.

단계 1: SCC(1010)는 이하 규칙을 사용하여 애플리케이션을 별개의 처리 세그먼트로 분할하고; 별개의 세그먼트는 아크에 필요하다; 모든 세그먼트는 최대 세그먼트 길이(maxSegmentLength)(교정을 위해, ~1㎜) 미만이고; 모든 세그먼트 처리는 12.5μsec를 초과한다(이 특정 예에서, 처리는 세그먼트마다 12.5μsec의 유지된 업데이트 율을 지원하며, 이는 2m/sec에서 25㎛ 최소 세그먼트 길이를 지원하며, 물론 다른 실시예는 다른 업데이트 율을 사용할 수 있다).

단계 2: SCC(1010)는 요구된 처리 파라미터(그리드 폭과 플루언스)를 결정하기 위해 처리 맵과 트렌치 형상(폭, 깊이)을 사용한다.

단계 3: SCC(1010)는 요구되는 그리드 폭에 대응하는 디더 테이블 파라미터(Nd, Kw)를 결정하기 위해 디더 맵을 사용한다. Nd는 각 세그먼트에 대해서는 일정하게 유지되지만 Kw는 전이 세그먼트에 걸쳐 보간될 수 있다는 것이 주목된다.

단계 4: SCC(1010)는 Nd에 대응하는 디더 테이블 파라미터(테이블 어드레스 및 테이블 길이)를 결정하기 위해 디더 맵을 사용한다.

단계 5: SCC(1010)는 유효 폭을 계산하기 위해 디더 맵을 사용한다. Kw는 보간될 수 있으므로, 유효 폭은 또한 전이 세그먼트에 걸쳐 보간될 수 있다.

단계 6: SCC(1010)는 조사량 = 플루언스*유효 폭을 계산한다. 이것은 전이 세그먼트에 걸쳐 보간될 수 있다.

단계 7: SCC(1010)는 (필요한 경우) 세그먼트 아크 반경에 기초하여 Kb를 계산한다.

단계 8: SCC(1010)는 이하 제한사항 중 하나 이상에 기초하여 세그먼트 속도(세그먼트에 걸쳐 일정하게 유지됨)를 할당한다: a. 파워 맵과 필요한 조사량에 기초하여 레이저 파워 제한된 속도; b. 필요한 그리드 폭, AOD 필드 사이즈, 및 제3 필터 과도 상태 크기로 인한 AOD 속도 제한; c. <0.35*Deff일 수 있는 디더 행들 사이 최대 간격(= Taod*(Nd-1)*Vel)으로 인한 AOD 속도 제한; 및 e. 세그먼트는 단계 1에서 언급된 최소 세그먼트 시간 요구조건을 충족하도록 요구되는 경우 더 낮은 속도를 구비할 수 있다.

단계 9: SCC(1010)는 처리 및 위치 프로파일 데이터를 DSP(1026)로 전송한다(형상 파라미터(Ks)는 이 예에서 사용되지 않는다). SCC(1010)에서 DSP(1026)로 전송되는 데이터는 세그먼트 종점 XY 좌표, 세그먼트 아크 중심(XY) 좌표 및 반경, 궤도 샘플의 개수(∼속도), 디더 테이블 어드레스, 디더 테이블 길이, 조사량, Kw, 및 Kb를 포함한다.

단계 10: DSP(1026)는 Tcmd의 업데이트 기간에 중심라인 위치 데이터(Xc, Yc)를 계산하며 제3 필터로 데이터를 처리한다.

단계 11: DSP(1026)는 디더 행마다 (매 Nd*Taod 초마다) 한번 새로운 디더(Kw) 및 처리(Kp, Kb) 파라미터를 계산하고 필요한 경우 (전이 세그먼트에) 보간한다.

단계 12: DSP(1026)는 궤도 각도 및 속도에 기초하여 TMaod 변환 성분을 계산한다.

단계 13: DSP(1026)는 FPGA(1028)에 로우 레벨 명령을 송신하여 AOD 동작을 제어한다. DSP(1026)와 FPGA(1028)는 상이한 업데이트 기간(Tdsp 대 Taod)에서 동작하므로, 충분한 데이터가 각 DSP 사이클에 전송되어 FPGA(1028)가 그 다음 Tdsp 초마다 처리되게 한다(즉, 총 Tdsp/Tcmd 데이터 세트).

B. 래스터 처리

래스터 처리는 벡터 처리에서와 같이 1D 테이블이 아니라 2D 래스터 테이블이 AOD 제어에 사용되는 것을 제외하고는 벡터 처리와 유사하다.

일 실시예에서, 래스터 처리는 낭비되는 시간 재방문 래스터 위치를 회피하고 벡터 기록과 교차 처리 사이에 경과 시간을 최소화하여 레이저 빔 주행 효과를 최소화하는 벡터 처리와 맞추어 구현된다. 추가적으로, 큰 필드 스캔 렌즈 왜곡 특성을 조사하는 것은 특히 트렌치에 의해 교차되는 경우 큰 래스터 패턴(예를 들어, 200㎛ 넓이)이 PGC 스케일링과 회전 정정을 적용할 수 있게 한다는 것을 나타낸다.

일 실시예에 따라, LDA 시스템은 래스터 및 벡터 처리를 위해 동일한 하드웨어 아키텍처를 사용하여 벡터 및 래스터 처리를 혼합한다. 고유한 디더 테이블이 각 처리 세그먼트에 지정되므로, 래스터 동작은 끊김 없이 다른 테이블로 처리 흐름에 통합된다.

명목 빔 위치의 속도는 일반적으로 래스터 처리 동안 제로로 설정된다. 추가적으로 큰 래스터 영역이 (AOD 범위의 대부분을 소비하여) 처리되면, 제3 필터는 추가된 AOD 제3 편향을 최소화하도록 안정화된다. 일반적으로, 특정 실시예에서, 이것은 0.25msec 정도이다.

스케일링/회전 정정은 이전 디더 회전 설명에서 설명된 바와 같이 PGC 항의 세트로 제공될 수 있다. 래스터 처리를 위해 R_디더 매트릭스는 갈바노 XY 좌표 프레임에서 래스터 패턴의 회전을 포함하고, (궤도 속도에 기초하여 DSP(1026)에 의해 계산되는 것이 아니라) 각 래스터 패턴에 대해 SCC(1010)에 의해 전송된다. 이 회전은 적절한 교차 형성을 위해 주변 트레이스에 대해 교차 래스터 패턴을 배향할 수 있다.

스캔 필드 왜곡을 고려하기 위해, SCC(1010)는 래스터 및 갈바노 교정 데이터의 XY 스캔 필드 위치에 기초하여 PGC 정정을 또한 식별한다. 특정 실시예에서, 이것은 래스터 영역에 비해 X/Y 에러에서 최대 5 내지 6%의 에러를 정정한다. 이것은 래스터 처리 동안 비정정된 에러일 수 있다. 벡터 처리에서 스캔 필드 교정은 명시적으로 세그먼트 종점에 적용되고; 짧은 거리(∼1㎜)에 걸친 종점들 사이의 비선형 에러는 작다는 것이 주목된다.

1. 래스터 처리 개요

래스터 모드에서 처리는 다음과 같이 요약될 수 있다. 이하 단계는 애플리케이션에서 각 처리 세그먼트에 대해 따라올 수 있다. 도 49(후술됨)는 FPGA(1028)에의 명령으로 래스터 처리 세그먼트 데이터를 변환하는 처리 흐름을 설명한다. 통상의 기술자라면 본 명세서의 개시 내용으로부터 이하 단계 중 어느 것이 상이한 순서로 수행될 수 있다는 것을 인식할 수 있을 것이다.

단계 1: SCC(1010)는 래스터 패턴을 계산하고 애플리케이션의 "변환" 동안 다수의 개별 패턴으로 래스터 테이블을 형성한다. 일부 경우에, 단일 래스터 "사이트"는 여러 더 작은 래스터 패턴(예를 들어, 여러 각도에서 라운드 패드 + "탭")으로 구성될 수 있다. 이들은 하나의 더 큰 패턴으로 결합되거나 개별적으로 처리될 수 있다. 일부 래스터 패턴이 상이한 회전 각도로 애플리케이션 전체를 통해 여러 번 사용될 수 있는 것이 주목된다.

단계 2: SCC(1010)는 예를 들어 CAD(특정 애플리케이션에서 computer aided design) 좌표에서 모든 래스터 패턴에 대한 회전 각도를 식별한다.

단계 3: SCC(1010)는 애플리케이션이 시작하기 전에 래스터 테이블 데이터를 FPGA(1028)에 다운로드한다.

단계 4: SCC(1010)는 각 래스터 위치에 대해 TM_디더 변환을 생성한다. 이 PGC는 FPGA(1028)에 송신되는 TMaod 변환에 대응한다. TM_디더 변환은 CAD 좌표에서 래스터 회전, 작업물 정렬 회전, 국부 스캔 필드 왜곡 PGC, 및 유저에 의해 선택적으로 지정된 추가적인 스케일링 조절을 포함한다.

단계 5: SCC(1010)는 래스터의 지속기간 동안 제로 속도로 래스터 처리 세그먼트를 형성한다. 유저가 (예를 들어, 더 우수한 처리 제어를 위해) 래스터의 반복을 지정하는 경우, 다수의 세그먼트가 서로 체인 연결될 수 있다.

단계 6: SCC(1010)는 안정 시간 지속기간에 제3 필터를 안정하게 하는 선두 및 후미 0-속도 세그먼트를 포함하여 큰 래스터 패턴에 대해 초과 AOD 편위를 방지하게 한다.

단계 7: SCC(1010)는 지정된 래스터 깊이와 처리 맵에 기초하여 원하는 플루언스를 계산한다.

단계 8: SCC(1010)는 래스터 스팟 피치 및 선택적인 Kw 스케일링 조절 인수에 기초하여 명목 파워를 계산한다.

단계 9: SCC(1010)는 DSP(1026)에 래스터 파라미터를 송신한다. DSP(1026)는 래스터 세그먼트 동안 "조사량"을 "파워"로 해석할 수 있고, 기하학적 형상의 스케일링이 Kw 항에 포함되는 것이 아니라 PGC 항에 포함되며, 뱅킹이 사용되지 않는다는 것이 주목된다. "래스터 모드" 식별은 이것을 상이한 데이터 구조로 플래그하는데 유용할 수 있다. SCC(1010)에서 DSP로 송신되는 래스터 파라미터는 세그먼트 종점 XY 좌표(0 속도에 대해 동일한), 세그먼트 아크 중심 XY 좌표 및 반경(미사용), 궤도 샘플의 수(∼래스터 시간), 래스터 테이블 어드레스, 래스터 테이블 길이, 파워(조사량 대신에), 및 TM_디더(필드 왜곡 및 래스터 각도)를 포함할 수 있다.

단계 10: DSP(1026)는 처리를 위해 FPGA(1028)에 상기 래스터 파라미터를 송신한다. 래스터가 디더로 보이므로, 특수한 모드가 설정될 필요가 없다.

2. 타일링된 래스터 처리

래스터 처리의 변동은 특정 상황에서 유용할 수 있다. 도 39는 일 실시예에 따라 타일링된 래스터 처리의 일례를 개략적으로 도시한다. 도 39에서, 2개의 패드(3910, 3912)가 서로 인접하고 짧은 트레이스(3914)에 의해 연결된다. 전체 구역은 단일 래스터 패턴에 대해 너무 커서, 패드(3910, 3912)는 일반적인 패드-트레이스-패드 처리 시퀀스에 대해 서로 너무 인접하게 이격될 수 있다. 이 구역은 스카이빙될 수 있으나, 레이저 듀티 사이클이 처리된 영역의 형상으로 인해 낮을 수 있다.

일 실시예에 따라 대안적인 접근법은 2개의 래스터 영역(3916, 3918) 사이에 전이 영역(3920)을 제공하기 위해 타일링되고 중첩되는 2개의 래스터 패턴(3916, 3918)으로 이 구역을 처리하는 것이다. 래스터 패턴(3916, 3918)은 다음과 같이 SCC(1010)에 한정될 수 있다: 임의의 "브로브(blob)"(즉, 임의의 형상 및/또는 치수를 가지는 영역)를 여러 중첩된 래스터 영역(3916, 3918)으로 분할하고 - 중첩은 원하는 전이 길이(3922)(예를 들어, 약 40 내지 50㎛)와 같고 각 브로브 주위 경계는 전이 길이(3922)를 초과하고- ; 각 영역을 1의 크기를 가지는 스팟 그리드로 채우고; 각 치수를 따라 FIR 필터를 적용하여 전이 구역(3920)(예를 들어, 스카이빙 필터와 같이)에 래스터 진폭을 램프다운하며; 각 래스터 영역 내에서 브로브 구역 외부 데이터를 제로 아웃하고 - 이는 타일들 사이에 슬로프 전이 영역을 두고 잘 한정된 브로브 구역을 초래한다- ; 및 적절한 위치에 각 래스터 패턴을 다운로드하고 실행한다.

이것은 몇몇 래스터 필드 내에 포함될 수 있는 더 작은 브로브에 대해 잘 작용할 수 있으며, 필요한 점만이 (모든 빈 공간을 스킵하여) 래스터링될 수 있으므로 그리고 일부 갈바노 이동만이 AOD 필드들 사이에 이루어질 수 있으므로, 도 39에 도시된 바와 같이 낮은 밀도 패턴에 대한 스카이빙보다 더 빠를 수 있다.

반복 패턴이 매번 새로운 스카이브 데이터를 재계산하는 것과 대조적으로 (적절한 회전으로) 반복될 수 있다. 물론, "동일한 패턴"을 식별하는 것은 곤란할 수 있다.

C. 스카이브 처리

스카이빙은 (얇은 트렌치가 아니라) 큰 영역에 걸쳐 물질을 제거하는 처리이다. 아래에서 설명된 접근법은 이 넓은 라인을 사용하는 것으로부터 초래될 수 있는 "픽셀(pixelation)" 효과를 회피하면서 디더 확장된 라인이 명목 스팟에서보다 훨씬 더 효과적으로 물질을 제거할 수 있게 한다. 예를 들어, 도 40은 특정 실시예에 따라 넓은 라인 스카이빙으로 인해 픽셀 에러를 개략적으로 도시한다. 도 40에서 처리되는 예시적인 브로브(좌측)는 적절한 해상도를 제공할 만큼 충분히 정밀한 빔으로 처리되는 라운딩된 에지를 포함한다. 특징부를 처리하는데 넓은 빔을 사용하는 것(우측)은 허용가능하지 않은 해상도 손실과 초과 픽셀화를 초래한다.

특정 실시예에서, 스카이브 빔의 측면과 단부 슬로프를 형성하는 것이 유용하다. 이 "전이 슬로프"는 인접한 스카이브 패스가 적절히 중첩하게 하여 (예를 들어, 균일한 깊이 제어를 위해) 작업물에 균일한 플루언스를 생성하게 하며 빔 위치 에러에 공차를 제공하게 한다. 나아가, 스카이빙된 빔의 단부에서의 슬로프는 스카이브 영역이 트렌치에 의해 교차되는 경우에 요구된다(다시, 균일성과 위치 에러에 공차를 제공한다).

일 실시예에서, 넓은 스카이브 빔의 이러한 형성은 조사량과 형상의 제어로 수행된다. 그러나, 넓은 라인의 픽셀화 문제는 라인 폭이 처리 동안 일정하게 유지되는 경우 이 접근법을 곤란하게 만든다.

다른 실시예에서, 넓은 디더 패턴은 "픽셀의 그리드"를 처리하고 이 그리드에 필터를 적용하여 요구되는 측면과 단부 슬로프를 생성하는 것에 의해 변화된다.

도 41은 일 실시예에 따라 그리드 스트립(4102, 4104, 4106)으로 분할된 스카이브 영역(4100)을 개략적으로 도시한다. 3개의 스트립(4102, 4104, 4106)만이 도시되어 있으나, 추가적인 스트립이 전체 스카이브 영역(4100)을 완성하는데 사용될 수 있다. 일반적인 또는 임의의 "브로브" 영역은 픽셀 그리드(4110)로 변환되고 픽셀(4110) 사이 최소 간격은 (예를 들어, >60% 중첩을 요구하는) 기본 스팟 사이즈에 기초한다. 스카이브 대상은 스카이브 빔 궤도와 정렬될 수 있는 하나의 길다란 축을 구비할 수 있다(예를 들어, 도 41의 예에서 화살표 4112에 의해 지시된 제1 스트립(4102)에 대해 좌측에서 우측으로).

이 메인 빔 궤도("종축")를 따른 그리드 간격은 속도, 디더 점 업데이트 율, 및 디더 점의 개수에 따라 직교축("횡축")에서 요구되는 간격보다 더 작아질 수 있다. 스팟 그리드는 특히 임의의 다른 특징부가 스카이빙된 영역과 교차하는 경우 스카이빙된 영역이 정밀하게 형성되도록 설정된다. 따라서, 최종 스팟 그리드 간격은 형상 치수에 좌우된다. 또한, 특정 실시예에 따라 디더 행 실행 시간이 고정되고 양자화(=Taod*Nd)되므로, 스카이브 궤도 속도는 스카이브 디더 행의 정수개가 스카이브 영역을 정확히 채우도록 조절된다.

그리드는 (예시를 위하여 대시 라인으로 분리된 것으로 도시된 도 41에서 4102(스트립 1), 4104(스트립 2), 및 4106(스트립 3)으로 도시된) 별개의 패스로 분리된다. 각 패스 동안 빔은 원하는 폭을 생성하도록 디더링된다. 통상 이것은 도 40에 도시된 바와 같이 허용가능하지 않은 픽셀 에러를 생성할 수 있다. 그러나, 디더 패턴이 종축 위치의 함수로서 맞춰질 수 있다면 이 픽셀화는 회피될 수 있다.

픽셀화를 피하기 위하여 그리드 패턴은 FPGA(1028) AOD 제어기에 순차 로딩되고 각 "디더 행"은 이전 패턴으로 지정된다. 이 패턴은 측면과 단부 슬로프를 생성하도록 필터링된다. 필터링된 그리드의 결과는 도 42에 도시된다. 도 42는 일 실시예에 따라 스카이브 디더 점의 필터링되지 않은 그리드(좌측)와 스카이빙된 디더 점의 대응하는 필터링된 그리드(우측)를 그래프로 도시한다. 도 43은 일 실시예에 따라 도 41에 도시된 스트립(4102, 4104, 4106)에 대응하는 처음 3개의 스카이브 빔의 플루언스 분배를 그래프로 도시한다. 제1 그래프(4310)는 제1 스트립(4102)에 대응하는 플루언스 분배를 도시한다. 제2 그래프(4312)는 제2 스트립(4104)의 추가에 대응하는 플루언스 분배를 도시한다. 제3 그래프는 제3 스트립(4106)의 추가에 대응하는 플루언스 분배를 도시한다. 제4 그래프(4316)는 스트립(4102, 4104, 4106)에 대응하는 결합된 플루언스의 플루언스 분배를 도시한다.

특정 실시예에서, 디더 방향(스카이브 빔 궤도에 대하여 횡축 방향)은 스카이브 빔 궤도의 방향에 기초하여 하나의 스트립으로부터 그 다음 스트립으로 패스들 사이를 스위칭한다. 예를 들어, 도 41을 다시 참조하면, 제1 스트립(4102)에 대한 스카이브 빔 궤도(4112)는 좌측에서 우측이며, 제2 스트립(4104)에 대한 스카이브 빔 궤도(4114)는 우측에서 좌측이며, 제3 스트립(4106)에 대한 스카이브 빔 궤도(4116)는 다시 좌측에서 우측이다. 메인 빔 궤도는 각 스카이브 패스 사이에 방향을 역전하므로, 도 41은 각 디더 행을 따라 디더 방향(화살표(4118, 4120, 4122)에 의해 지시된 것)이 방향을 변화하는 것을 도시한다. 제1 패스에서 스카이브 빔 궤도(4112)는 좌측에서 우측으로 이동할 때 제1 스트립(4102)에서 각 디더 행은 제1 디더 방향(4118)으로 (예를 들어, 하부에서 상부로) 처리된다. 제2 패스에서, 스카이브 빔 궤도(4114)는 우측에서 좌측으로 이동할 때 제2 스트립(4104)에서 각 디더 행은 제2 디더 방향(4120)으로 (상부에서 상부로) 처리된다. 제3 패스에서, 스카이브 빔 궤도(4116)는 좌측에서 우측으로 다시 이동할 때 제3 스트립(4106)에서 각 디더 행은 제1 디더 방향(4122)으로 (하부에서 상부로) 처리된다. 특정 실시예에 따라 스카이브 패스의 방향에 기초하여 디더 방향을 스위칭하는 것은 스카이빙 처리의 제어 및 품질에 영향을 미친다(예를 들어, 스카이브의 깊이에 영향을 미친다). 특정 실시예에서, 유저는 (예를 들어, 스카이브 패스의 방향에 기초하여) 스카이브 동안 디더 방향을 역전시키거나 유지할지 여부를 선택하는 것이 가능하다.

하기 개요는 일 실시예에 따른 스카이브 절차를 설명한다.

스카이브 행 폭의 선택은 최적화된 효율에 사용된다. 2개의 예시적인 시나리오는 후술된다.

제1 시나리오는 도 44 및 도 45에 도시된 바와 같이 스카이브 행들 사이에 이동한 후에 안정화를 가지지 않는다. 도 44는 일 실시예에 따른 스카이빙 예를 그래프로 도시한다. 도 44에서 복수의 스카이브 행(4410, 4412, 4414, 4416)이 예시를 위하여 서로 분리된다. 그러나, 도 41 및 도 43에 대하여 전술한 바와 같이, 통상의 기술자라면 본 명세서의 개시 내용으로부터 스카이브 행(4410, 4412, 4414, 4416)이 서로 인접할 수 있다(또는 부분적으로 서로 중첩될 수 있다)는 것을 이해할 수 있을 것이다. 도 45는 일 실시예에 따라 스카이빙 동안 빔 명령을 그래프로 도시한다. 각 스카이브 행(4410, 4412, 4414, 4416)이 처리되므로, 제3 AOD 위치가 (제3 필터가 안정화된 후) 중심이 되고, AOD 서브시스템(1042)은 행의 폭의 ±절반만큼 중심에서 디더링된다. 빔 위치지정기가 각 행을 완료하고 그 다음 행으로 이동할 때, 이것은 (제3 프로파일링으로 인해) 행 폭의 절반인 AOD 필드 내 추가적인 편향을 생성한다(AOD 편향은 현재 행과 그 다음 행 사이에 분리된다). 따라서, 그 다음 행으로 점프한 후에 최대 AOD 편향은 총 하나의 행 폭을 소비한다. 이 "비안정된" 접근법에서 그 다음 행으로 점프한 후에 안정화는 요구되지 않지만, 각 행의 길이는 이전 행 점프 후에 제3 필터가 안정화할만큼 충분히 길도록 선택된다. 선택된 스카이브 폭에 따라, 더 짧은 행 길이는 이 시간을 제공하기 위하여 추가적인 "안정화 세그먼트"를 여전히 사용할 수 있다. 스카이브 폭이 최대 AOD 범위 아래에 잘 설정된다 하더라도, 파워( 및 따라서 속도)는 전체 편향 범위에 걸쳐 최악의 AOD 효율을 수용하도록 설정될 수 있어서 이 접근법의 효율을 감소시킬 수 있다는 것이 주목된다.

제2 시나리오는 전체 AOD 폭이 사용될 수 있으나, 스카이브 행 처리가 시작되기 전에 제3 과도 상태를 감쇠할 수 있도록 안정화 세그먼트가 항상 삽입된다. 이것은 더 넓은 스카이브 폭이 사용될 수 있게 한다. 이것은 행마다 더 많은 영역을 제거하는 것에 의해 스카이브 효율을 증가시킬 수 있으나, 스카이브 폭을 증가시키는 것에 의해 이득된 효율은 (시스템이 AOD 편향 폭의 함수로서 파워가 증가하게 하는 것을 가정하여) 더 넓은 편향 범위에서 더 낮은 AOD 효율에 의해 오프셋된다.

이들 2개의 시나리오로부터 초래되는 스카이빙 효율의 모델은 일 실시예에 따라 물질 제거 율(초당 면적) 대 스카이브 행 길이(스카이브 길이) 및 폭(라인 피치)을 도시한 곡선인 도 46에 도시된다. 도 46에서 곡선은 10㎛ 스카이브 깊이 및 25㎛ 스팟 사이즈를 가정한다. 이것은 이 예에서 사용되는 AOD에서 "비안정된" 시나리오는 "안정된" 시나리오만큼 거의 효과적이라는 것을 나타낸다. 이것은 더 많은 효율 또는 더 넓은 편향 범위 또는 상이한 스카이브 깊이 또는 명목 스폿 사이즈에 대해 가질 수 있는 상이한 AOD 설계에 따라 변할 수 있다. "비안정된" 경우가 행들 사이에 점프 동안 추가적인 AOD 편향으로 인해 보다 제한된 폭 범위에 걸쳐 동작한다는 것이 주목된다. 이 예에서 최적의 스카이브 행 폭은 약 50㎛이다.

도 47은 일 실시예에 따라 스카이브 행 기하학적 형상의 측면도를 개략적으로 도시한다. 도 47은 필터링 전에 스카이브 행 폭(4710)과 필터링 후 디더 폭(4712)을 도시한다. 필터링은 전이 폭(4716)을 가지는 전이 구역에 슬로프된 측벽(4714)(예를 들어, 인접한 스카이브 행 또는 다른 특징부와 교차하는)을 생성한다. 슬로프 및 전이 폭(4716)의 정도는 필터링에 기초한다(예를 들어, 횡축 탭*스팟 피치).

1. 스카이브 처리 개요

스카이브 모드에서 처리는 다음과 같이 요약될 수 있다. 통상의 기술자라면 본 명세서의 개시 내용으로부터 이하 단계 중 어느 것이 상이한 순서로 수행될 수 있다는 것을 인식할 수 있을 것이다. 도 50(후술됨)은 FPGA(1028)에의 명령으로 래스터 처리 세그먼트 데이터를 변환하는 처리 흐름을 설명한다.

i. 전 처리 단계

단계 1: SCC(1010)는 애플리케이션 파일에서 별개의 층으로 배치될 수 있는 스카이브 영역을 인식한다.

단계 2: SCC(1010)는 스카이브 영역을 이진 스팟의 그리드로 변환하고, 횡축 간격은 스팟 사이즈에 기초하고 종축 간격은 속도 및 디더 파라미터에 기초한다.

단계 3: SCC(1010)는 스카이브 그리드를 행 세트로 변환한다.

a. 행 폭은 도 46에 도시된 바와 같이 최적화(폭 대 효율 트레이드오프)될 수 있다. 스카이브 폭이 슬로프 에지를 생성하는 필터링으로 인해 증가하여 폭 최적화 계산이 이를 고려할 수 있는 것으로 주목된다. 에지 전이는 약 40㎛ 넓이일 수 있고(주어진 2㎛ 위치 에러에서 5% 깊이 에러에 대해); 필터링되지 않은 명목 에지로부터 필터링된 에지를 확장하는 것은 전이 길이의 1/2이다.

b. 스카이브 디더 행 간격(종축 방향에서)이 최대 피치(스팟 중첩>60%), 파워 제약 내 처리 속도, 및 각 스카이브 세그먼트 내 정수 개의 디더 행에 대한 요구조건을 충족한다. 추가적으로, 디더 행 간격이 원하는 종축 전이 길이 및 지정된 종축 박스카(boxcar) 필터(이하 참조)와 호환할 수 있다. 박스카 필터링이 정수개의 디더 행에 동작하므로, 디더 행 간격은 전이 영역 내에 정수개의 행을 제공할 수 있다. 필요한 경우, 전이 길이는 전이 길이와 일치하는 대응하는 교차점이 있는 한, 이것을 허용하도록 약간 확대될 수 있다.

단계 4: SCC(1010)는 에지 및 단부에서 원하는 슬로프를 생성하기 위해 박스카 평균(횡축 탭 및 종축 탭)의 길이를 지정한다.

a. 횡축 탭 및 종축 탭은 홀수이다(중심점 + 주변 점들 쌍)

b. 횡축 탭 및 종축 탭은 횡축 간격(디더 제어)과 종축 간격(Nd*Taod*vel으로 제어)에 따라 달라질 수 있다. 전이 구역은 교차점에 사용된 것과 동일할 수 있으며 예를 들어, 약 40㎛(2㎛ 위치 에러에 대해 5% 깊이 에러)일 수 있다.

c. 중축 탭은 라운딩된 정수값이므로, 디더 행의 타이밍(속도 및/또는 Taod를 통해)은 종점 위치와 전이 슬리프 폭의 요구조건을 충족하도록 조절될 필요가 있다.

단계 5: 각 스카이브 행에서, SCC(1010)는 스카이브 데이터 워드(SkiveData words)의 세트를 생성한다.

a. 각 스카이브 데이터 워드는 비처리된 점을 0으로 설정한, 디더 행마다 진폭 점의 세트를 나타낸다.

b. 스카이브 데이터 워드의 길이는 스카이빙에 사용되는 디더 테이블 길이(최대 32점)이다.

c. 스카이브 데이터 워드의 각 단부에서 "횡축 탭" 점은 도 47에 도시된 바와 같이 박스카 필터의 폭을 고려하도록 0으로 설정될 수 있다.

d. 횡축에서 레이저 처리는 디더 점의 "횡축 탭" 수만큼 (디더 테이블의 단부 쪽으로) 이동된다. 스카이브 디더 테이블은 이 이동을 고려한다. 스카이브 디더 테이블은 또한 전술한 0 패딩 엔트리를 충분히 더 포함한다.

단계 6: SCC(1010)는 처리 세그먼트 위치를 계산한다. 각 스카이브 행의 실제 레이저 처리는 디더 행의 "종축 탭" 수만큼 종축을 따라 이동(지연)된다. 처리 세그먼트 기하학적 형상이 이 이동을 고려한다.

단계 7: SCC(1010)는 요구되는 처리 파라미터(그리드 폭 및 플루언스)를 결정하기 위해 처리 맵과 트렌치 기하학적 형상(폭, 깊이)을 사용한다.

단계 8: SCC(1010)는 요구되는 그리드 폭에 대응하는 디더 테이블 파라미터(Nd, Kw)를 결정하기 위해 디더 맵을 사용한다.

단계 9: SCC(1010)는 Nd에 대응하는 디더 테이블 파라미터(테이블 어드레스 및 테이블 길이)를 결정하기 위해 디더 맵을 사용한다.

단계 10: SCC(1010)는 유효 폭을 계산하기 위해 디더 맵을 사용한다. Kw는 보간될 수 있으므로, 유효 폭은 전이 세그먼트에 걸쳐 더 보간될 수 있다.

단계 11: SCC(1010)는 조사량=플루언스*유효 폭을 계산한다. 이것은 전이 세그먼트에 걸쳐 보간될 수 있다.

단계 12: SCC(1010)는 요구되는 조사량에 기초하여 세그먼트에 허용된 최대 속도를 결정하기 위해 파워 맵을 사용한다. 세그먼트는 최소 세그먼트 시간 요구조건을 충족하기 위해 필요한 경우 더 낮은 속도를 가질 수 있다. 속도는 임의의 세그먼트에 걸쳐 일정하게 유지된다.

단계 13: SCC(1010)는

K_스카이브 = 1/(횡축 탭*중축 탭)

에 의해 조사량을 스케일링한다.

단계 14: SCC(1010)는 스카이브 모드에 들어가기 위해 DSP(1026)에 통지한다. DSP(1026)는 FPGA(1028)를 스카이브 모드에 설정한다.

ii. 실행 시간 처리

이하 단계는 스카이브 처리 동안 각 세그먼트에 따라간다.

단계 1: SCC(1010)는 각 스카이브 행에 처리 세그먼트를 생성하며 DSP(1026)에 이하 데이터를 전송한다: 세그먼트 종점 XY 좌표; 세그먼트 아크 중심 XY 좌표 및 반경; 궤도 샘플의 수(∼속도); 스카이브 테이블 어드레스; 스카이브 테이블 길이; 조사량; Kw; 스카이브 데이터; 종축 탭; 횡축 탭; 및 스카이브 모드 통지.

단계 2: DSP(1026)는 SCC(1010)로부터 스트리밍된 데이터를 벡터 모드에서와 같이 처리하여 데이터를 FPGA(1028)에 송신한다.

단계 3: FPGA(1028)는 디더 행 벡터를 생성하며 비제로 데이터 점은 지정된 조사량에 설정된다.

단계 4: FPGA(1028)는 다음과 같이 디더 행에 횡축 및 종축 박스카 평균 필터를 실행한다:

a. 횡축 데이터(각 디더 행)가 도달할 때 횡축 데이터에 박스카 필터를 실행한다. 각 점에서 각 박스카 필터는 이 점과 ±(횡축 탭-1)/2 주변 점(벡터 단부에서 0 패드를 가지는)의 합이다. 스케일링이 요구되지 않는다(조사량은 K_스카이브에 의해 프리스케일링된다).

b. 이들 필터링된 디더 행을 큐에 대기시킨다.

c. 이 큐로부터 디더 행을 처리한다. 각 행을 주변 (종축 탭-1)/2 행(요구되는 바와 같이 0 패딩 시작 및 종료 행)을 합하는 것에 의해 종축 박스카 필터링을 적용한다. 다시, 스케일링이 K_스카이브 프리스케일링으로 인해 요구되지 않는다.

단계 5: 각도 및 조사량 파라미터가 (통상 디더링에서와 같이) 여전히 적용되지만 형상 또는 뱅크는 없다(박스카 필터링이 형상을 적용하고; 스카이빙이 직선 라인으로 제약되어 뱅크는 없다)는 것이 주목된다.

단계 6: 동기화는 박스카 필터로부터 지연을 고려하도록 조정된다.

도 48은 일 실시예에 따라 벡터 처리를 위해 AOD 명령 생성을 도시한 블록도이다. 전술한 바와 같이 SCC(1010)는 애플리케이션을, 대응하는 세그먼트 데이터(4810)를 각각 구비하는 별개의 처리 세그먼트로 분할한다. 물질 테이블(4812)(예를 들어, 도 9 참조)을 사용하면, SCC(1010)는 세그먼트 데이터(4810)로부터 트랜치 형상(예를 들어, 깊이와 폭)과 처리 맵(4814)으로부터 데이터를 처리하여 그리드 폭과 플루언스와 같은 처리 파라미터를 결정한다. SCC(1010)는 디더 테이블 파라미터(Nd, Kw)를 결정하기 위해 디더 맵(4816)을 사용하여 그리드 폭을 처리한다. 특정 실시예에서, Nd는 각 세그먼트에 일정하게 유지되지만 Kw는 전이 세그먼트에 걸쳐 보간될 수 있다. SCC(1010)는 디더 맵(4816)을 사용하여 Nd에 대응하는 디더 테이블 파라미터(테이블 어드레스 및 테이블 길이)를 결정한다. SCC(1010)는 유효 폭(Weff)을 계산하기 위해 디더 맵을 또한 사용한다. Kw가 보간될 수 있으므로, 유효 폭은 전이 세그먼트에 걸쳐 더 보간될 수 있다. 도 48에 도시된 바와 같이, SCC(1010)는 조사량=플루언스*유효 폭을 계산한다. 조사량은 전이 세그먼트에 걸쳐 더 보간될 수 있다. 디더 맵(4816)은 디더 범위를 DSP(1026)에 또한 제공한다.

SCC(1010)는 조사량을 파워 맵(4818)에 제공하고 세그먼트 속도(MaxVel)를 (세그먼트에 걸쳐 일정하게 유지되는) 할당한다. 세그먼트 속도(MaxVel)는 레이저 파워 제한된 속도 및/또는 하나 이상의 AOD 속도 한계에 기초할 수 있다. 레이저 파워 제한 속도는 파워 맵(4818)과 계산된 조사량에 기초한다. AOD 속도 한계는 요구되는 그리드 폭, AOD 필드 사이즈, 및 제3 필터 과도 상태 크기에 기초할 수 있다. 추가적으로 또는 다른 실시예에서, AOD 속도 한계는 특정 실시예에 따라 <0.35*Deff인 디더 행들 간 최대 간격(=Taod*(Nd-1)*Vel)에 기초할 수 있다. 특정 실시예에서, 세그먼트는 최소 세그먼트 시간 요구조건을 충족하기 위해 필요한 경우 낮은 속도를 가질 수 있다.

SCC 궤도 생성 모듈(4820)은 세그먼트 데이터(4810)와 할당된 세그먼트 속도(MaxVel)로부터 XY 빔 좌표를 수신한다. 뱅킹이 아크 세그먼트에 사용되는 경우, SCC 궤도 생성 모듈(4820)은 세그먼트 아크 반경에 기초하여 뱅크 파라미터(Kb)를 계산한다. SCC 궤도 생성 모듈(4820)은 세그먼트 궤도 데이터(예를 들어, 세그먼트 종점 XY 좌표, 세그먼트 아크 중심 XY 좌표 및 반경, 및 궤도 샘플의 수)를 더 생성한다.

SCC(1010)는 세그먼트 데이터(4810)를 사용하여 스캔 필드 왜곡과 명목 갈바노 정렬을 정정하는 TM_필드 변환(4822)을 생성한다. SCC(1010)는 TM_프레임 변환(4823)을 더 생성하여 AOD 좌표 프레임을 갈바노 좌표 프레임과 정렬한다. 도 48에 도시된 바와 같이, SCC(1010)는 TM_필드 변환(4822)과 TM_프레임 변환(4823)을 곱하여 TM_디더 변환 매트릭스를 결정한다.

DSP(1026)에서, DSP 궤도 생성 모듈(4824)은 SCC(1010)에서 수신된 세그먼트

궤도 데이터, 디더 범위 및 Kw를 사용하여 Tcmd의 업데이트 기간에 중심라인 위치 데이터(Xc, Yc)를 계산한다. 도 48에 도시되지는 않았으나, 특정 실시예에서, DSP(1026)는 제3 필터로 데이터를 또한 처리한다(예를 들어, 도 22 및 도 51에 도시된 제3 필터(2205) 참조). DSP 궤도 생성 모듈(4824)은 속도, AOD 편향 좌표, 및 디더 벡터 스케일/회전을 출력한다. AOD 편향 좌표는 주파수 편향 명령(Fdev0 및 Fdev1)을 출력하는 TVtert 변환(4832)으로 제공된다.

DSP(1026)는 디더 행마다 (매 Nd*Taod 초마다) 한번 새로운 디더(Kw)를 계산하고 (Kp, Kb) 파라미터를 처리한다. 세그먼트가 전이 세그먼트인 경우, DSP(1026)는 보간(4826)을 사용하여 새로운 디더 Kw 파라미터를 계산한다. 전이 세그먼트에서, DSP(1026)는 또한 보간(4828)을 사용하여 조사량을 결정한다. 도 48에 도시된 바와 같이, DSP(1026)는 DSP 궤도 생성 모듈(4824)에 의해 계산된 조사량과 속도를 사용하여 Kpwr 모듈(4830)에 제공된 작업면 파워를 결정한다. Kpwr 모듈(4830)은 작업면 파워를 정규화된 파워 명령(Kp)으로 변환시킨다.

도 48에 도시된 바와 같이 DSP(1026)는 전술한 바와 같이 TM_디더 및 디더 벡터 스케일/회전에 기초하여 TMaod 변환 성분을 계산한다.

DSP(1026)는 FPGA(1028)에 로우 레벨 명령을 송신하여 AOD 동작을 제어한다.

도 49는 일 실시예에 따라 래스터 처리를 위한 AOD 명령 생성을 도시한 블록도이다. 전술한 바와 같이 SCC(1010)는 대응하는 세그먼트 데이터(4810)를 각각 구비하는 별개의 처리 세그먼트로 애플리케이션을 분할한다. SCC(1010)는 래스터 패턴을 계산하고 애플리케이션의 "변환" 동안 개별 패턴의 개수로 래스터 테이블을 형성한다. 세그먼트 데이터(4810)는 래스터 패턴에 대한 래스터 회전 각도를 포함한다. 각 래스터 세그먼트는 제로 속도를 구비한다.

물질 테이블(4812)을 사용하면 SCC(1010)는 처리 맵(4814)으로부터 세그먼트 데이터(4810)와 데이터로부터 래스터 형상(예를 들어, 깊이와 폭)을 처리하여 래스터 ID(예를 들어, 그리드 폭에 대응하는)와 플루언스와 같은 처리 파라미터를 결정한다. SCC(1010)는 래스터 ID를 처리하기 위해 디더 맵(4816)을 사용하여 플루언스 스케일링뿐 아니라 디더 테이블 파라미터(Nd, Kw)를 결정한다. 도 49에 도시된 바와 같이, 유저는 Kw를 선택적으로 조절할 수 있다. SCC(1010)는 디더 맵(4816)을 다 사용하여 Nd에 대응하는 래스터 테이블 파라미터(테이블 어드레스, 테이블 길이)를 결정한다. 도 49에 도시된 바와 같이, SCC(1010)는 디더 맵(4816)에 의해 제공된 플루언스 스케일링에 의해 물질 테이블(4812)로부터 플루언스를 곱하는 것에 의해 원하는 플루언스를 계산한다.

SCC 궤도 생성 모듈(4820)은 세그먼트 데이터(4810)로부터 XY 빔 좌표를 수신한다. SCC 궤도 생성 모듈(4820)은 DSP 궤도 생성 모듈(4824)에 제공하는 세그먼트 궤도 데이터를 생성한다.

도 49에 도시된 바와 같이, SCC는 TM_필드 변환(4822), TM_프레임 변환(4823), 세그먼트 데이터(4810)로부터 래스터 회전 데이터, 및 디더 맵(4816)으로부터 Kw를 사용하여 TM_디더 변환 매트릭스를 계산한다. TM_디더 변환은 FPGA(1028)에 송신된 TMaod 변환에 대응한다.

도 49에 더 도시된 바와 같이, DSP(1026)는 래스터 세그먼트에 대한 "파워"로서 조사량을 해석할 수 있다. Kpwr 모듈(4830)은 파워를 정규화된 파워 명령(Kp)으로 변환한다.

DSP 궤도 생성 모듈(4824)은 AOD 편향 좌표를 출력한다. AOD 편향 좌표는 TMtert 변환(4832)으로 제공되고 이 TMtert 변환은 주파수 변동 명령(Fdev0, Fdev1)을 출력한다.

도 50은 일 실시예에 따라 스카이브 처리를 위한 AOD 명령 생성을 도시한 블록도이다. 전술한 바와 같이, SCC(1010)는 대응하는 세그먼트 데이터(4810)를 각각 구비하는 별개의 처리 세그먼트로 애플리케이션을 분할한다. 이 실시예에서, SCC(1010)는 스카이브 영역을 인식하며 이는 애플리케이션 파일에서 별개의 층에 배치될 수 있다. SCC(1010)는 각 스카이브 영역을 이진 스팟의 그리드로 변환하며 이때 횡축 간격은 스팟 사이즈에 기초하고 종축 간격은 속도와 디더 파라미터에 기초한다. 전술한 바와 같이, SCC(1010)는 스카이브 그리드를 행 세트로 변환한다.

물질 테이블(4812)을 사용하여, SCC(1010)는 세그먼트 데이터(4810)로부터 트렌치 형상(예를 들어, 깊이와 폭)과, 처리 맵(4814)으로부터 데이터를 처리하여 그리드 폭과 플루언스와 같은 처리 파라미터를 결정한다. SCC(1010)는 디더 맵(4816)을 사용하여 그리드 폭을 처리하여 디더 테이블 파라미터(Nd, Kw)를 결정한다. 특정 실시예에서, Nd는 각 세그먼트에 대해 일정하게 유지되지만 Kw는 전이 세그먼트에 걸쳐 보간될 수 있다. SCC(1010)는 디더 맵(4816)을 사용하여 Nd에 대응하는 디더 테이블 파라미터(테이블 어드레스, 테이블 길이)를 결정한다. SCC(1010)는 디더 맵을 더 사용하여 유효 폭(Weff)을 계산한다. Kw는 보간될 수 있으므로, 유효 폭은 전이 세그먼트에 걸쳐 더 보간될 수 있다. 도 50에 도시된 바와 같이, SCC(1010)는 조사량=플루언스*유효폭을 계산한다. 조사량은 전이 세그먼트에 걸쳐 더 보간될 수 있다. 디더 맵(4816)은 디더 범위를 DSP(1026)로 더 제공한다.

SCC(1010)는 조사량을 파워 맵(4818)에 제공하여 세그먼트에 대한 최대 속도(MaxVel)(세그먼트에 대해 일정하게 유지되는)를 결정한다. 특정 실시예에서, 세그먼트는 최소 세그먼트 시간 요구조건을 충족하기 위해 필요한 경우 낮은 속도를 가질 수 있다.

SCC 궤도 생성 모듈(4820)은 세그먼트 데이터(4810)와 최대 속도(MaxVel)로부터 XY 빔 좌표를 수신한다. SCC 궤도 생성 모듈(4820)은 박스카 평균(횡축 탭 및 종축 탭)의 길이를 지정하여 에지와 단부에서 원하는 슬로프를 생성한다. 따라서, 설정 동안, SCC 궤도 생성 모듈(4820)은 스카이브 탭을 FPGA(1028)에 제공한다. 각 스카이브 행에서 CC 궤도 생성 모듈(4820)은 스카이브 데이터 워드 세트를 더 생성한다. SCC 궤도 생성 모듈(4820)은 처리 세그먼트 위치를 포함할 수 있는 세그먼트 궤도 데이터를 생성한다. 각 스카이브 행의 실제 레이저 처리는 디더 행의 "종축 탭" 수만큼 종축을 따라 이동(지연) 된다. 처리 세그먼트 형상은 이 이동을 고려한다.

전술한 바와 같이 SCC(1010)는 K_스카이브 = 1/(횡축 탭*종축 탭)에 의해 조사량을 스케일링한다.

도 50에 도시된 바와 같이, SCC(1010)는 TM_필드 변환(4822)과 TM_프레임 변환(4823)을 곱하여 TM_디더 변환 매트릭스를 결정한다.

DSP(1026) 내에서 DSP 궤도 생성 모듈(4824)은 세그먼트 궤도 데이터, 디더 범위 및 SCC(1010)로부터 수신된 Kw를 사용하여 속도, AOD 편향 좌표, 및 디더 벡터 스케일/회전을 출력한다. AOD 편향 좌표는 TMtert 변환(4832)에 제공되고 이 TMtert 변환은 주파수 변동 명령(Fdev0, Fdev1)을 출력한다.

도 50에 도시된 바와 같이, DSP(1026)는 DSP 궤도 생성 모듈(4824)에 의해 계산된 조사량 및 속도를 사용하여 Kpwr 모듈(4830)에 제공되는 작업면 파워를 결정한다. Kpwr 모듈(4830)은 작업면 파워를 정규화된 파워 명령(Kp)으로 변환한다. DSP(1026)는 전술한 바와 같이 TM_디더 및 디더 벡터 스케일/회전에 기초하여 TMaod 변환 성분을 계산한다.

DSP(1026)는 로우 레벨 명령을 FPGA(1028)에 송신하여 AOD 동작을 제어한다. FPGA(1028)는 디더 행 벡터를 생성하고 비제로 데이터 점은 지정된 조사량에 설정된다. FPGA(1028)는 디더 행에 횡축 및 종축 박스카 평균 필터를 더 실행한다.

도 51은 일 실시예에 따라 갈바노 및 AOD 교정 데이터 흐름(5100)을 도시한 블록도이다. 갈바노 및 AOD 교정 데이터 흐름(5100)에서, SCC(1010)는 (예를 들어, 작업면 좌표에서) XY 세그먼트 좌표를 포함하는 (도 22에 도시된 예시적인 빔 프로파일(2210)과 같은) SCC 궤도 사양(5110)을 스캔 필드 변환(2203)에 제공한다. 스캔 필드 변환(2203)은 정정된 XY 세그먼트 좌표(예를 들어, 원시 갈바노 좌표에서)를 DSP 궤도 생성 유닛(4824)으로 제공하며 이 DSP 궤도 생성 유닛은 제3 필터(2205)에 (예를 들어, 원시 갈바노 좌표에) 송신되는 상세 빔 궤도 및 디더 파라미터를 계산한다. 전술한 바와 같이, 제3 필터(2205)는 원시 XY 갈바노 제어 명령(예를 들어, 원시 갈바노 좌표에서)을 갈바노 제어기(5114)에 제공한다. 제3 필터(2205)는 (원시 갈바노 좌표에서 선택적인 XY 갈바노 에러 정정 항이 추가될 수 있는) XY AOD 명령을 TMtert 변환(4832)에 더 제공한다. TMtert 변환(4832)으로부터의 (예를 들어, ch0 및 ch1 AOD 명령과 같은) 출력은 FPGA(1028)에 제공되고 이 FPGA는 최종 AOD RF 명령을 생성한다.

SCC(1010)는 국부 스캔 필드 왜곡 정정 TM_필드(4822)와 회전 변환 TM_프레임(5118)을 더 결합시켜 TM_디더 변환 매트릭스를 생성한다. TM_디더 변환 매트릭스는 디더 회전/스케일 변환(5122)(예를 들어, R_디더 및 KwCorr)과 결합되어 AOD 명령 변환 매트릭스 TMaod 변환을 생성하며 이 변환은 FPGA(1028)에 제공된다. SCC(1010)는 (예를 들어, 작업면 좌표에서) SCC 디더 데이터(5124)를 더 사용하여 스케일 인수(㎒Per㎛)를 생성하며 이 인수는 디더 (또는 래스터) 테이블(1110)에서 미리 로딩된 데이터로서 포함될 수 있다. FPGA(1028)는 TMoad 변환과 디더 테이블(1110)로부터 데이터를 결합하여 디더 및 래스터 데이터를 생성하며 FPGA(1028)는 TMtert 변환(4832)으로부터 AOD 명령과 이를 결합하여 AOD RF 명령을 생성한다.

이 기술 분야에 통상의 지식을 가진 자라면 많은 변경이 본 발명의 기본 원리를 벗어남이 없이 전술한 실시예의 상세한 설명에 이루어질 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 본 발명의 범위는 이하 청구범위에 의해서만 결정되어야 할 것이다.

100 : 그리드 110 : 처리 스팟
610 : 원형 패드 612 : 탭
710, 712, 714 : 중심 플루언스 4814 : 처리 맵
4816 : 디더 맵 4812 : 물질 테이블
4826, 4828 : 보간 4830 : Kpwr
4818 : 파워 맵 4820 : SCC 궤도 생성
4824 : DSP 궤도 생성

Claims (34)

1. 빔 궤도를 따라 가변 처리 속도와는 독립적으로 작업물에 하나 이상의 원하는 트렌치 폭(trench width)을 형성하기 위해 레이저 빔을 디더링(dithering)하는 방법으로서,
   제1 위치지정 시스템을 사용하여, 상기 작업물의 표면에 대하여 상기 빔 궤도를 따라 레이저 빔 경로의 제1 상대적 움직임을 부여하는 단계;
   프로세서를 사용하여, 복수의 디더 행을 따라 상기 레이저 빔 경로의 제2 상대적 움직임을 결정하는 단계로서, 상기 제2 상대적 움직임은 상기 빔 궤도에 대하여 미리 결정된 각도로 상기 제1 상대적 움직임에 중첩되고, 상기 제2 상대적 움직임의 결정은 상기 복수의 디더 행 각각에 대해 상기 미리 결정된 각도를 유지하기 위해 상기 처리 속도의 변화를 보상하는 것을 포함하는 것인, 상기 제2 상대적 움직임을 결정하는 단계;
   제2 위치지정 시스템을 사용하여 상기 레이저 빔 경로의 상기 제2 상대적 움직임을 부여하는 단계; 및
   상기 미리 결정된 각도만큼 한정된 방향으로 트렌치를 확장하기 위하여 상기 복수의 디더 행을 따라 복수의 스팟 위치에서 상기 작업물로 복수의 레이저 빔 펄스를 방출하는 단계를 포함하는 것인 레이저 빔 디더링 방법.
2. 제1항에 있어서, 상기 미리 결정된 각도는 상기 빔 궤도에 수직인 것인 레이저 빔 디더링 방법.
3. 제1항에 있어서, 상기 복수의 레이저 빔 펄스를 방출하는 단계는 일정한 율로 방출하는 단계를 포함하며, 상기 방법은,
   상기 트렌치를 완성하기 위하여 정수 개의 디더 행을 처리하기 위하여 상기 처리 속도를 선택적으로 조절하는 단계를 더 포함하는 레이저 빔 디더링 방법.
4. 제1항에 있어서, 상기 복수의 디더 행을 따라 상기 레이저 빔 경로의 제2 상대적 움직임을 결정하는 단계는,
   상기 제1 위치지정 시스템의 축을 따라 디더링된 스팟 위치를 한정하는 벡터를 결정하는 단계; 및
   상기 빔 궤도에 실질적으로 수직인 디더 행을 따라 상기 디더링된 스팟 위치를 위치지정하는 배향으로 상기 벡터를 회전시키는 단계를 포함하는 것인 레이저 빔 디더링 방법.
5. 제4항에 있어서, 상기 회전된 벡터는,
   상기 빔 궤도에 평행하면서, 상기 빔 궤도를 따라 현재 처리 속도에 기초하여 상기 디더 행을 따라 상기 디더링된 스팟 위치를 한정하는 종축(on-axis) 벡터 성분;
   상기 빔 궤도에 수직이면서, 상기 디더링된 스팟 위치에서 상기 디더 행의 폭에 대응하는 횡축(cross-axis) 벡터 성분; 및
   디더 각도를 포함하며, 상기 디더 각도는,
   상기 종축 벡터 성분과 상기 횡축 벡터 성분의 조합에 의해 한정되고 증가된 처리 속도에 따라 증가하는 속도 보상 각도;
   상기 제1 위치지정 시스템의 좌표 프레임의 축과 상기 빔 궤도 사이의 궤도 각도; 및
   상기 빔 궤도에 실질적으로 수직으로 상기 디더 행을 유지하기 위하여 선택된 미리 선택된 각도의 합계를 포함하는 것인 레이저 빔 디더링 방법.
6. 제4항에 있어서, 상기 제2 위치지정 시스템의 좌표 프레임은 상기 제1 위치지정 시스템의 좌표 프레임에 대하여 회전되며, 상기 방법은,
   상기 제2 위치지정 시스템의 상기 좌표 프레임과 상기 회전된 벡터를 정렬하는 단계를 더 포함하는 레이저 빔 디더링 방법.
7. 제4항에 있어서, 스캔 필드 왜곡을 정정하기 위하여 상기 회전된 벡터를 더 회전시키는 단계를 더 포함하는 레이저 빔 디더링 방법.
8. 제1항에 있어서, 상기 제2 위치지정 시스템은 무선 주파수(RF) 신호에 의해 구동되는 음향 광학 편향기를 포함하며, 상기 방법은,
   상기 작업물의 표면에서 레이저 스팟을 디포커싱하기 위해 상기 RF 신호를 처프(chirping)하는 단계를 더 포함하는 레이저 빔 디더링 방법.
9. 레이저 처리 시스템으로서,
   상기 작업물의 표면에 대하여 빔 궤도를 따라 레이저 빔 경로의 제1 상대적 움직임을 부여하는 제1 위치지정 시스템;
   복수의 디더 행을 따라 상기 레이저 빔 경로의 제2 상대적 움직임을 결정하는 하나 이상의 프로세서로서, 상기 제2 상대적 움직임은 상기 빔 궤도에 대하여 미리 결정된 각도로 상기 제1 상대적 움직임에 중첩되며, 상기 제2 상대적 움직임의 결정은 상기 복수의 디더 행 각각에 대해 상기 미리 결정된 각도를 유지하기 위하여 상기 빔 궤도를 따라 처리 속도의 변화를 보상하는 것을 포함하는 것인, 상기 제2 상대적 움직임을 결정하는 하나 이상의 프로세서;
   상기 레이저 빔 경로의 상기 제2 상대적 움직임을 부여하는 제2 위치지정 시스템; 및
   상기 미리 결정된 각도만큼 한정된 방향으로 트렌치를 확장하기 위하여 상기 복수의 디더 행을 따라 복수의 스팟 위치에서 상기 작업물로 복수의 레이저 빔 펄스를 방출하는 레이저 소스를 포함하는 것인 레이저 처리 시스템.
10. 제9항에 있어서, 상기 미리 결정된 각도는 상기 빔 궤도에 실질적으로 수직인 것인 레이저 처리 시스템.
11. 제9항에 있어서, 상기 하나 이상의 프로세서는 상기 트렌치를 완성하기 위하여 정수 개의 디더 행을 처리하기 위하여 상기 처리 속도를 선택적으로 조절하는 것인 레이저 처리 시스템.
12. 제9항에 있어서, 상기 제1 위치지정 시스템은 갈바노미터 구동 미러 및 고속 조향 미러를 포함하는 군으로부터 선택된 하나 이상의 빔 위치지정기를 구비하는 것인 레이저 처리 시스템.
13. 제9항에 있어서, 상기 제2 위치지정 시스템은 음향 광학 편향기 및 전기 광학 편향기를 포함하는 군으로부터 선택된 하나 이상의 빔 위치지정기를 구비하는 것인 레이저 처리 시스템.
14. 제9항에 있어서, 상기 하나 이상의 프로세서는 상기 복수의 디더 행 각각에 포함할 디더 점의 수를 선택하도록 더 구성되고, 상기 선택은 각 디더 행을 처리하는데 사용되는 시간의 양을 감소시키고, 상기 각 디더 행에서 디더 점의 수는 각 디더 행에 대응하는 상기 트렌치의 폭에 기초하는 것인 레이저 처리 시스템.
15. 제9항에 있어서, 상기 하나 이상의 프로세서는 상기 트렌치의 중심에 일정한 플루언스(fluence)를 유지하기 위하여 상기 레이저 소스의 파워를 조절하도록 더 구성되고, 상기 파워를 조절하는 것은 상기 처리 속도의 변화를 고려하고, 상기 파워를 조절하는 것은 상기 트렌치의 폭의 변화를 더 고려하는 것인 레이저 처리 시스템.
16. 제15항에 있어서, 상기 하나 이상의 프로세서는 아크 세그먼트(arc seg ment)의 내부 반경과 외부 반경에 대하여 디더 점 위치의 함수로서 상기 파워를 조절하도록 더 구성된 것인 레이저 처리 시스템.
17. 작업물에 트렌치를 생성하기 위해 레이저 빔을 디더링하는 방법으로서,
    제1 위치지정 시스템을 사용하여, 상기 작업물의 표면에 대하여 상기 트렌치의 길이를 한정하는 빔 궤도를 따라 레이저 빔 경로의 제1 상대적 움직임을 부여하는 단계;
    제2 위치지정 시스템을 사용하여, 복수의 디더 행을 따라 상기 레이저 빔 경로의 제2 상대적 움직임을 부여하는 단계로서, 상기 제2 상대적 움직임은 상기 트렌치를 확장하기 위해 상기 제1 상대적 움직임에 중첩되고, 상기 트렌치의 폭은 가변적인 것인, 상기 제2 상대적 움직임을 부여하는 단계;
    상기 복수의 디더 행 각각에 포함할 디더 점의 수를 선택하는 단계로서, 상기 선택은 각 디더 행을 처리하는데 사용되는 시간의 양을 감소시키고, 각 디더 행에서 디더 점의 수는 각 디더 행에 대응하는 상기 트렌치의 폭에 기초하는 것인, 상기 디더 점의 수를 선택하는 단계; 및
    상기 복수의 디더 행 각각에 상기 디더 점에 대응하는 복수의 스팟 위치에서 상기 작업물로 복수의 레이저 빔 펄스를 방출하는 단계를 포함하는 것인 레이저 빔 디더링 방법.
18. 제17항에 있어서, 상기 디더 점의 수는,
    상기 작업물의 타깃 물질에 원하는 깊이로 디더링되지 않는 트렌치의 폭을 포함하는 유효 스팟 사이즈를 결정하는 단계;
    레이저 스팟마다 최대 편향을 포함하는 바이트 사이즈 비(bite size ratio)를 선택하는 단계; 및
    상기 트렌치의 선택된 폭에 대응하는 하나 이상의 디더 행에 대해, 상기 선택된 폭, 상기 유효 스팟 사이즈, 및 상기 바이트 사이즈 비의 함수로서 상기 디더 점의 개수를 계산하는 단계를 포함하는 것인 레이저 빔 디더링 방법.
19. 제18항에 있어서, 상기 디더 점의 수를 계산하는 단계는,
    Nd >= 1 + 천장((폭 - Deff)/(Deff*바이트 사이즈 비))을 계산하는 단계를 포함하되, Nd는 상기 디더 점의 수이고, 천장은 그 다음 높은 정수로 라운딩된 천장 함수(ceiling function)이며, 폭은 상기 트렌치의 선택된 폭이고, Deff는 결정된 유효 스팟 사이즈이며, 바이트 사이즈 비는 상기 선택된 바이트 사이즈 비인 것인 레이저 빔 디더링 방법.
20. 제17항에 있어서,
    상기 트렌치의 중심에 일정한 플루언스를 유지하기 위하여 상기 레이저 빔의 파워를 조절하는 단계를 더 포함하되,
    상기 파워를 조절하는 단계는 상기 빔 궤도를 따라 상기 레이저 빔의 속도의 변화를 고려하고,
    상기 파워를 조절하는 단계는 상기 트렌치의 폭의 변화를 더 고려하는 것인 레이저 빔 디더링 방법.
21. 제17항에 있어서, 상기 트렌치의 중심에서 상기 플루언스는 상기 복수의 디더 행만큼 한정된 그리드 내에 상기 작업물에 적용된 조사량의 함수이고, 상기 조사량은 상기 파워를 상기 속도로 나눈 것이며, 각 디더 행의 유효 폭은 상기 디더 행에 있는 상기 점의 수를 상기 디더 행에서 상기 수의 점들 사이의 거리로 곱한 것이고, 각 디더 행의 플루언스는 조사량을 각 디더 행의 유효 폭으로 나눈 것인 레이저 빔 디더링 방법.
22. 제21항에 있어서, 상기 트렌치는 아크 세그먼트를 포함하며, 상기 아크 세그먼트의 내부 반경에 관한 상기 레이저 빔의 속도는 상기 아크 세그먼트의 외부 반경에 관한 상기 레이저 빔의 속도 미만이고, 상기 방법은,
    상기 아크 세그먼트의 내부 반경과 상기 외부 반경에 관한 디더 점 위치의 함수로서 상기 레이저 빔의 파워를 더 조절하는 단계를 더 포함하는 레이저 빔 디더링 방법.
23. 제22항에 있어서, 상기 파워를 더 조절하는 단계는,
    감소된 속도를 고려하기 위해 상기 아크 세그먼트의 내부 반경을 따라 상기 파워를 감소시키는 단계; 및
    증가된 속도를 고려하기 위해 상기 아크 세그먼트의 외부 반경을 따라 상기 파워를 증가시키는 단계를 포함하는 것인 레이저 빔 디더링 방법.
24. 레이저 직접 식각 시스템을 사용하여 작업물에 2차원 스카이브 영역(skive area)을 레이저 처리하는 방법으로서,
    상기 스카이브 영역 내 레이저 스팟 위치의 그리드를 생성하는 단계로서, 상기 그리드 내 상기 레이저 스팟 위치들 사이의 간격은 인접한 레이저 스팟의 원하는 중첩과 레이저 스팟 사이즈에 적어도 부분적으로 기초하는 것인, 상기 레이저 스팟 위치의 그리드를 생성하는 단계;
    빔 궤도를 따라 레이저 빔 경로의 각 패스(pass)에 대응하는 복수의 스트립으로 상기 그리드를 분할하는 단계로서, 각 스트립은 상기 빔 궤도에 대하여 디더 방향을 따라 복수의 디더 행을 포함하는 것인, 상기 그리드를 분할하는 단계;
    제1 위치지정 시스템을 사용하여, 상기 빔 궤도를 따라 상기 복수의 스트립을 통해 연속적으로 상기 레이저 빔 경로의 제1 상대적 움직임을 부여하는 단계;
    제2 위치지정 시스템을 사용하여, 각 디더 행에 대해 상기 디더 방향을 따라 상기 레이저 빔 경로의 제2 상대적 움직임을 부여하는 단계로서, 상기 제2 상대적 움직임은 상기 제1 상대적 움직임에 중첩되는 것인, 상기 제2 상대적 움직임을 부여하는 단계; 및
    상기 스카이브 영역 내 상기 레이저 스팟 위치로 상기 레이저 빔 경로를 따라 상기 작업물에 복수의 레이저 빔 펄스를 방출하는 단계를 포함하는 것인 레이저 처리 방법.
25. 제24항에 있어서,
    상기 스카이브 영역 내에서 깊이 변동이 제어되도록 상기 레이저 빔의 패스들 사이에 중첩을 형성하도록 상기 그리드의 인접한 스트립의 측면을 따라 레이저 스팟 강도 프로파일을 슬로프(slope)시키기 위해 상기 디더 행 각각에 대한 데이터를 필터링하는 단계를 더 포함하며, 상기 복수의 레이저 빔 펄스 각각에 대한 상기 레이저 스팟 강도는 상기 필터링된 데이터에 기초하여 선택되는 것인 레이저 처리 방법.
26. 제25항에 있어서, 상기 데이터는 디더 행마다 진폭 점의 세트를 포함하는 것인 레이저 처리 방법.
27. 제25항에 있어서,
    상기 각 스트립의 하나 이상의 단부에서 상기 레이저 스팟 강도 프로파일을 슬로프시키기 위해 상기 데이터를 더 필터링하는 단계를 더 포함하는 레이저 처리 방법.
28. 제27항에 있어서, 상기 제1 위치지정 시스템은 갈바노 미터 구동 미러와 고속 조향 미러를 포함하는 군으로부터 선택된 하나 이상의 빔 위치지정기를 구비하는 것인 레이저 처리 방법.
29. 제27항에 있어서, 상기 제2 위치지정 시스템은 음향 광학 편향기와 전기 광학 편향기를 포함하는 군으로부터 선택된 하나 이상의 빔 위치지정기를 구비하는 것인 레이저 처리 방법.
30. 제29항에 있어서,
    레이저 스팟 강도 프로파일에 따라 상기 레이저 빔 펄스 각각의 진폭을 조절하기 위해 상기 음향 광학 편향기를 제어하는 단계를 더 포함하는 레이저 처리 방법.
31. 제24항에 있어서,
    상기 그리드에서 각 스트립이 정수개의 디더 행을 포함하도록 상기 빔 궤도의 속도를 조절하는 단계를 더 포함하는 레이저 처리 방법.
32. 제24항에 있어서,
    상기 빔 궤도의 방향으로 레이저 스팟 위치들 사이에 종축 간격은 처리 속도와 디더링 파라미터에 적어도 부분적으로 기초하는 것인 레이저 처리 방법.
33. 제24항에 있어서,
    상기 레이저 빔 경로가 상기 그리드의 제1 스트립으로부터 상기 그리드의 제2 스트립으로 이동할 때 상기 디더 방향을 역전시키는 단계를 더 포함하는 것인 레이저 처리 방법.
34. 제24항에 있어서,
    상기 그리드의 연속적인 스트립을 처리하는 사이에 빔 궤도의 방향을 변화시키는 단계; 및
    상기 빔 궤도의 방향에 기초하여 상기 디더 방향을 선택하는 단계를 더 포함하는 레이저 처리 방법.

Images