KR20130098435A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20130098435A
KR20130098435A KR1020137020272A KR20137020272A KR20130098435A KR 20130098435 A KR20130098435 A KR 20130098435A KR 1020137020272 A KR1020137020272 A KR 1020137020272A KR 20137020272 A KR20137020272 A KR 20137020272A KR 20130098435 A KR20130098435 A KR 20130098435A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
circuit
scan
electrode
Prior art date
Application number
KR1020137020272A
Other languages
English (en)
Inventor
다쿠야 시모무라
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20130098435A publication Critical patent/KR20130098435A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/30—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

주사 전극 구동 회로를 구성하는 부품의 수를 억제하고, 간소한 구성의 주사 전극 구동 회로를 실현한다. 그를 위해서, 주사 펄스 발생 회로는, 주사 펄스 발생 회로의 기준 전위에 중첩하는 양의 전압을 발생하는 제 1 전원과, 제 1 전원의 고압측의 전압을 복수의 주사 전극의 각각에 출력하는 복수의 고압측 트랜지스터와, 제 1 전원의 저압측의 전압을 복수의 주사 전극의 각각에 출력하는 복수의 저압측 트랜지스터를 가진다. 하강 파형 발생 회로는, 기준 전위에 중첩하는 양의 전압을 발생하는 제 2 전원과, 한쪽의 단자가 제 2 전원의 고압측에 접속되고, 다른쪽의 단자가 접지 전위에 접속된 밀러 적분 회로를 갖고, 음의 전압까지 강하하는 하강 경사 파형 전압을 발생한다.

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}
본 발명은, 교류 면방전형의 플라즈마 디스플레이 패널을 이용한 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류 면방전형 패널은 대향 배치된 전면(前面) 기판과 배면(背面) 기판 사이에 다수의 방전 셀이 형성되어 있다.
전면 기판은 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면측의 유리 기판 상에 서로 평행하게 복수쌍 형성되어 있다. 그리고, 그들 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다.
배면 기판은, 배면측의 유리 기판 상에 복수의 평행한 데이터 전극이 형성되고, 그들 데이터 전극을 덮도록 유전체층이 형성되고, 또 그 위에 데이터 전극과 평행하게 복수의 격벽이 형성되어 있다. 그리고, 유전체층의 표면과 격벽의 측면에 형광체층이 형성되어 있다.
그리고, 표시 전극쌍과 데이터 전극이 입체 교차하도록, 전면 기판과 배면 기판을 대향 배치하여 밀봉한다. 밀봉된 내부의 방전 공간에는, 예를 들면 분압비로 5%의 크세논을 포함하는 방전 가스를 봉입하고, 표시 전극쌍과 데이터 전극이 대향하는 부분에 방전 셀을 형성한다. 이러한 구성의 패널에서, 각 방전 셀 내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색 형광체를 여기 발광하여 컬러의 화상 표시를 행한다.
방전 셀에서의 발광과 비발광의 2치 제어(binary control)를 조합하여 패널의 화상 표시 영역에 화상을 표시하는 방법으로서는 일반적으로 서브필드법이 이용되고 있다.
서브필드법에서는, 1 필드를, 발광 휘도가 서로 다른 복수의 서브필드로 분할한다. 그리고, 각 방전 셀에서는, 소망하는 계조값에 따른 조합으로 각 서브필드의 발광·비발광을 제어한다. 이것에 의해 1 필드의 발광 휘도를 소망하는 계조값으로 하여 각 방전 셀을 발광하고, 패널의 화상 표시 영역에, 여러 계조값의 조합으로 구성된 화상을 표시한다.
서브필드법에서, 각 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 가진다.
초기화 기간에서는, 각 주사 전극에 초기화 파형을 인가하고, 각 방전 셀에서 초기화 방전을 발생하는 초기화 동작을 행한다. 이것에 의해, 각 방전 셀에서, 연속하는 기입 동작을 위해 필요한 벽전하를 형성함과 아울러, 기입 방전을 안정하게 발생하기 위한 프라이밍 입자(방전을 발생시키기 위한 여기 입자)를 발생한다.
기입 기간에서는, 주사 전극에 주사 펄스를 순차적으로 인가함과 아울러, 데이터 전극에는 표시해야 할 화상 신호에 근거하여 선택적으로 기입 펄스를 인가한다. 이것에 의해, 발광을 행해야 할 방전 셀의 주사 전극과 데이터 전극 사이에 기입 방전을 발생하여, 그 방전 셀 내에 벽전하를 형성한다(이하, 이러한 동작을 총칭하여 「기입」이라고도 기재함).
유지 기간에서는, 서브필드마다 정해진 휘도 가중치에 근거하는 수의 유지 펄스를 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 인가한다. 이것에 의해, 기입 방전을 발생한 방전 셀에서 유지 방전을 발생하고, 그 방전 셀의 형광체층을 발광시킨다(이하, 방전 셀을 유지 방전에 의해 발광시키는 것을 「점등」, 발광시키지 않는 것을 「비점등」이라고도 기재함). 이것에 의해, 각 서브필드에서, 각 방전 셀을, 휘도 가중치에 따른 휘도로 발광시킨다. 이렇게 해서, 패널의 각 방전 셀을 화상 신호의 계조값에 따른 휘도로 발광시키고, 패널의 화상 표시 영역에 화상을 표시한다.
상술한 구동 방법에서는, 초기화 기간에 약한 초기화 방전을 발생한다. 또한, 유지 기간에서 최후의 유지 펄스를 발생한 후에 소거 방전을 발생한다. 이를 위해, 완만하게 상승 또는 하강하는 경사 파형 전압을 발생하고, 표시 전극쌍의 한쪽 또는 양쪽 모두에 인가할 필요가 있다.
그리고, 이 경사 파형 전압을 안정하게 발생하기 위해서, 밀러 적분 회로(Miller integration circuit)가 주로 이용되고 있다(예를 들면, 특허 문헌 1 참조).
특허문헌 1: 일본 특허 공개 평11-133914호 공보
고정밀도화된 대화면의 패널을 이용한 플라즈마 디스플레이 장치에서는, 각 전극에 인가하는 전압은 상대적으로 높아지는 경향이다. 그 때문에, 상술한 상승하는 경사 파형 전압에서는 최대 전압이 보다 높아지는 경향이고, 하강하는 경사 파형 전압에서는 최저 전압이 보다 낮아지는 경향이다.
그리고, 그러한 경향에 따라, 전극을 구동하는 회로의 구성은 보다 복잡하게 되어 있다. 그 때문에, 회로를 구성하는 부품의 수는 보다 증가하고, 회로를 탑재하는 기판의 면적은 보다 확대되고 있다.
따라서, 고정밀도화된 대화면의 패널을 이용한 플라즈마 디스플레이 장치에서는, 회로를 구성하는 부품의 수를 억제하는 것이 바람직하며, 예를 들면, 간소한 구성의 주사 전극 구동 회로가 바람직하다.
본 발명은, 주사 전극을 가지는 방전 셀을 복수 구비한 패널과, 주사 전극에 구동 전압 파형을 인가하는 주사 전극 구동 회로를 구비하며, 초기화 기간, 기입 기간, 및 유지 기간을 가지는 서브필드를 복수 이용하여 1 필드를 구성해서 패널에 화상을 표시하는 플라즈마 디스플레이 장치이다. 이 플라즈마 디스플레이 장치에 있어서, 주사 전극 구동 회로는 초기화 기간에 주사 전극에 인가하는 하강 경사 파형 전압을 발생하는 하강 파형 발생 회로와, 기입 기간에 주사 전극에 인가하는 주사 펄스를 발생하는 주사 펄스 발생 회로를 구비한다. 주사 펄스 발생 회로는 주사 펄스 발생 회로의 기준 전위에 중첩하는 양의 전압(a positive voltage)을 발생하는 제 1 전원과, 제 1 전원의 고압측의 전압을 복수의 주사 전극의 각각에 출력하는 복수의 고압측 트랜지스터와, 제 1 전원의 저압측의 전압을 복수의 주사 전극의 각각에 출력하는 복수의 저압측 트랜지스터를 가진다. 하강 파형 발생 회로는 기준 전위에 중첩하는 양의 전압을 발생하는 제 2 전원과, 한쪽의 단자가 제 2 전원의 고압측에 접속되고, 다른쪽의 단자가 접지 전위에 접속된 밀러 적분 회로를 가지며, 음의 전압(a negative voltage)까지 강하하는 하강 경사 파형 전압을 발생한다.
이것에 의해, 플라즈마 디스플레이 장치에서, 주사 전극 구동 회로를 구성하는 부품의 수를 억제하고, 간소한 구성의 주사 전극 구동 회로를 실현할 수 있다.
또한, 본 발명의 플라즈마 디스플레이 장치에서, 주사 전극 구동 회로는 저항 분할 회로와 비교 회로를 가진다. 저항 분할 회로는 제 1 전원 및 제 2 전원 중 출력 전압이 높은 쪽의 전원의 출력 전압을 저항 분압하여 출력 전압이 낮은 쪽의 전원의 전압과 동일한 전압을 발생한다. 그리고, 출력 전압이 낮은 쪽의 전원의 전압과 동일한 전압이 발생한 절점(node)에, 출력 전압이 낮은 쪽의 전원의 출력 단자를, 역류 방지용의 다이오드를 거쳐서 접속한다. 비교 회로에서는, 상술한 절점의 전압, 또는 상술한 절점의 전압을 저항 분압한 전압을 소정의 임계값 전압과 비교하여, 제 1 전원 또는 제 2 전원의 과전압을 검출한다.
도 1은 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널의 구조를 나타내는 분해 사시도이다.
도 2는 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널의 전극 배열도이다.
도 3은 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치를 구성하는 회로 블록의 일례를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치의 주사 전극 구동 회로의 일 구성예를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널의 각 전극에 인가하는 구동 전압 파형의 일례를 개략적으로 나타내는 도면이다.
도 6은 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치의 주사 전극 구동 회로에서의 과전압 검출 회로의 일 구성예를 개략적으로 나타내는 도면이다.
이하, 본 발명의 실시 형태에 있어서의 플라즈마 디스플레이 장치에 대해 도면을 이용하여 설명한다.
(실시 형태)
도 1은 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널(10)의 구조를 나타내는 분해 사시도이다.
유리제의 전면 기판(11) 상에는, 주사 전극(12)과 유지 전극(13)으로 이루어지는 표시 전극쌍(14)이 복수 형성되어 있다. 그리고, 주사 전극(12)과 유지 전극(13)을 덮도록 유전체층(15)이 형성되고, 그 유전체층(15) 상에 보호층(16)이 형성되어 있다.
이 보호층(16)은, 방전 셀에서의 방전 개시 전압을 낮추기 위해서, 패널의 재료로서 사용 실적이 있고, 네온(Ne) 및 크세논(Xe) 가스를 봉입한 경우에 2차 전자 방출 계수가 크고 내구성이 우수한 산화 마그네슘(MgO)을 주성분으로 하는 재료로 형성되어 있다.
보호층(16)은, 하나의 층으로 구성되어 있어도 좋고, 혹은 복수의 층으로 구성되어 있어도 좋다. 또한, 층 위에 입자가 존재하는 구성이어도 좋다. 배면 기판(21) 상에는 데이터 전극(22)이 복수 형성되고, 데이터 전극(22)을 덮도록 유전체층(23)이 형성되고, 또 그 위에 우물 정(井)자 모양의 격벽(24)이 형성되어 있다. 그리고, 격벽(24)의 측면 및 유전체층(23) 상에는 적색(R)으로 발광하는 형광체층(25R), 녹색(G)으로 발광하는 형광체층(25G), 및 청색(B)으로 발광하는 형광체층(25B)이 마련되어 있다. 이하, 형광체층(25R), 형광체층(25G), 형광체층(25B)을 통합하여 형광체층(25)이라고도 기재한다.
이들 전면 기판(11)과 배면 기판(21)을, 미소한 공간을 사이에 두고 표시 전극쌍(14)과 데이터 전극(22)이 교차하도록 대향 배치하고, 전면 기판(11)과 배면 기판(21)의 간극에 방전 공간을 마련한다. 그리고, 그 외주부를 유리 플리트(glass frit) 등의 밀봉재에 의해서 밀봉한다. 그 방전 공간에는, 예를 들면 네온과 크세논의 혼합 가스를 방전 가스로서 봉입한다.
방전 공간은 격벽(24)에 의해서 복수의 구획으로 나뉘어져 있고, 표시 전극쌍(14)과 데이터 전극(22)이 교차하는 부분에, 화소를 구성하는 방전 셀이 형성된다.
그리고, 이들 방전 셀에서 방전을 발생하고, 방전 셀의 형광체층(25)을 발광(방전 셀을 점등)하는 것에 의해, 패널(10)에 컬러의 화상을 표시한다.
또, 패널(10)에서는, 표시 전극쌍(14)이 연장되는 방향으로 배열된 연속하는 3개의 방전 셀로 하나의 화소를 구성한다. 이 3개의 방전 셀이란, 형광체층(25R)을 갖고 적색(R)으로 발광하는 방전 셀(적색의 방전 셀)과, 형광체층(25G)을 갖고 녹색(G)으로 발광하는 방전 셀(녹색의 방전 셀)과, 형광체층(25B)을 갖고 청색(B)으로 발광하는 방전 셀(청색의 방전 셀)이다.
또, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니며, 예를 들면 스트라이프 형상의 격벽을 구비한 것이어도 좋다.
도 2는 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널(10)의 전극 배열도이다.
패널(10)에는, 수평 방향(행 방향, 라인 방향)으로 연장된 n개의 주사 전극 SC1~주사 전극 SCn(도 1의 주사 전극(12)) 및 n개의 유지 전극 SU1~유지 전극 SUn(도 1의 유지 전극(13))이 배열되고, 수직 방향(열 방향)으로 연장된 m개의 데이터 전극 D1~데이터 전극 Dm(도 1의 데이터 전극(22))이 배열되어 있다.
그리고, 1쌍의 주사 전극 SCi(i=1~n) 및 유지 전극 SUi와 1개의 데이터 전극 Dj(j=1~m)가 교차한 영역에 방전 셀이 1개 형성된다. 즉, 1쌍의 표시 전극쌍(14) 상에는, m개의 방전 셀이 형성되고, m/3개의 화소가 형성된다. 그리고, 방전 셀은 방전 공간 내에 m×n개 형성되고, m×n개의 방전 셀이 형성된 영역이 패널(10)의 화상 표시 영역으로 된다. 예를 들면, 화소수가 1920×1080개인 패널에서는, m=1920×3으로 되고, n=1080으로 된다.
다음으로, 본 실시 형태에 있어서의 플라즈마 디스플레이 장치의 구성에 대해 설명한다.
도 3은 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치(30)를 구성하는 회로 블록의 일례를 개략적으로 나타내는 도면이다.
플라즈마 디스플레이 장치(30)는, 패널(10)과, 패널(10)을 구동하는 구동 회로를 구비하고 있다. 구동 회로는 화상 신호 처리 회로(31), 데이터 전극 구동 회로(32), 주사 전극 구동 회로(33), 유지 전극 구동 회로(34), 타이밍 발생 회로(35) 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.
화상 신호 처리 회로(31)에 입력되는 화상 신호는 적색의 화상 신호, 녹색의 화상 신호, 청색의 화상 신호이다. 화상 신호 처리 회로(31)는 적색의 화상 신호, 녹색의 화상 신호, 청색의 화상 신호에 근거하여, 각 방전 셀에 적색, 녹색, 청색의 각 계조값(1 필드에서 표현되는 계조값)을 설정한다. 또, 화상 신호 처리 회로(31)는 입력되는 화상 신호가 휘도 신호(Y 신호) 및 채도 신호(C 신호, 또는 R-Y 신호 및 B-Y 신호, 또는 u 신호 및 v 신호 등)를 포함할 때에는, 그 휘도 신호 및 채도 신호에 근거하여 적색의 화상 신호, 녹색의 화상 신호, 청색의 화상 신호를 산출하고, 그 후, 각 방전 셀에 적색, 녹색, 청색의 각 계조값을 설정한다. 그리고, 각 방전 셀에 설정한 적색, 녹색, 청색의 계조값을, 서브필드마다의 점등·비점등을 나타내는 화상 데이터(발광·비발광을 디지털 신호의 「1」, 「0」에 대응시킨 데이터)로 변환하여 출력한다. 즉, 화상 신호 처리 회로(31)는 적색의 화상 신호, 녹색의 화상 신호, 청색의 화상 신호를 적색의 화상 데이터, 녹색의 화상 데이터, 청색의 화상 데이터로 변환하여 출력한다.
타이밍 발생 회로(35)는 수평 동기 신호 및 수직 동기 신호에 근거하여, 각 회로 블록의 동작을 제어하는 각종의 타이밍 신호를 발생한다. 그리고, 발생한 타이밍 신호를 각각의 회로 블록(데이터 전극 구동 회로(32), 주사 전극 구동 회로(33), 유지 전극 구동 회로(34), 및 화상 신호 처리 회로(31) 등)에 공급한다.
주사 전극 구동 회로(33)는, 상승 파형 발생 회로, 하강 파형 발생 회로, 유지 펄스 발생 회로, 주사 펄스 발생 회로(도 3에는 나타내지 않음)를 구비하고, 타이밍 발생 회로(35)로부터 공급되는 타이밍 신호에 근거하여 구동 전압 파형을 작성하고, 주사 전극 SC1~주사 전극 SCn의 각각에 인가한다. 상승 파형 발생 회로 및 하강 파형 발생 회로는, 타이밍 신호에 근거하여, 초기화 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 초기화 파형을 발생한다. 유지 펄스 발생 회로는, 타이밍 신호에 근거하여, 유지 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 유지 펄스를 발생한다. 주사 펄스 발생 회로는 복수의 주사 전극 구동 IC(주사 IC)를 구비하고, 타이밍 신호에 근거하여, 기입 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 주사 펄스를 발생한다.
유지 전극 구동 회로(34)는, 유지 펄스 발생 회로 및 전압 Ve를 발생하는 회로(도 3에는 나타내지 않음)를 구비하고, 타이밍 발생 회로(35)로부터 공급되는 타이밍 신호에 근거하여 구동 전압 파형을 작성하고, 유지 전극 SU1~유지 전극 SUn의 각각에 인가한다. 유지 기간에서는, 타이밍 신호에 근거하여 유지 펄스를 발생하고, 유지 전극 SU1~유지 전극 SUn에 인가한다. 초기화 기간 및 기입 기간에서는, 타이밍 신호에 근거하여 전압 Ve를 발생하고, 유지 전극 SU1~유지 전극 SUn에 인가한다.
데이터 전극 구동 회로(32)는, 화상 신호 처리 회로(31)로부터 출력되는 각 색 화상 데이터 및 타이밍 발생 회로(35)로부터 공급되는 타이밍 신호에 근거하여, 각 데이터 전극 D1~데이터 전극 Dm에 대응하는 기입 펄스를 발생한다. 그리고, 데이터 전극 구동 회로(32)는, 기입 기간에, 그 기입 펄스를 각 데이터 전극 D1~데이터 전극 Dm에 인가한다.
다음으로, 플라즈마 디스플레이 장치(30)가 갖는 주사 전극 구동 회로에 대해 설명한다.
도 4는 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치(30)의 주사 전극 구동 회로(33)의 일 구성예를 개략적으로 나타내는 도면이다.
또, 주사 전극 구동 회로(33)는, 후술하는 바와 같이, 저항 분할 회로 및 비교 회로를 구비한 과전압 검출 회로를 가지지만, 도 4에서는 그 과전압 검출 회로는 생략하고 있다.
주사 전극 구동 회로(33)는 주사 펄스 발생 회로(40), 유지 펄스 발생 회로(50), 상승 파형 발생 회로(55), 하강 파형 발생 회로(60), 및 트랜지스터 Q59를 가진다.
트랜지스터 Q59는 분리 스위치이다. 예를 들면, 하강 파형 발생 회로(60)가 동작하고 있을 때에, 트랜지스터 Q59를 차단한다. 이렇게 해서, 상승 파형 발생 회로(55) 및 유지 펄스 발생 회로(50)와 하강 파형 발생 회로(60)를 전기적으로 분리하고, 전류의 역류를 방지한다.
주사 펄스 발생 회로(40)는, 제 1 전원 E41, 고압측 트랜지스터 QH1~고압측 트랜지스터 QHn, 및 저압측 트랜지스터 QL1~저압측 트랜지스터 QLn을 가진다. 이하, 고압측 트랜지스터 QH1~고압측 트랜지스터 QHn을 「트랜지스터 QH1~트랜지스터 QHn」이라고 표기하고, 저압측 트랜지스터 QL1~저압측 트랜지스터 QLn을 「트랜지스터 QL1~트랜지스터 QLn」이라고 표기한다.
또, 도 4에, 「A」라고 기재한 절점(node)의 전위는 주사 펄스 발생 회로(40)의 기준 전위이다. 이하, 이 절점을 「절점 A」라고 표기한다.
제 1 전원 E41은 주사 펄스 발생 회로(40)의 기준 전위인 절점 A의 전압에 양의 전압 Vp를 중첩한다. 또, 본 실시 형태에서는, 제 1 전원 E41을 트랜스 및 정류 회로를 이용하여 구성하고 있다. 그러나, 제 1 전원 E41은 다른 구성의 전원 회로이어도 좋다.
트랜지스터 QH1~트랜지스터 QHn은 제 1 전원 E41의 고전압측의 단자에 접속되어 있고, 제 1 전원 E41의 고전압측의 전압(즉, 절점 A의 전압에 양의 전압 Vp를 중첩한 전압)을 주사 전극 SC1~주사 전극 SCn에 인가한다.
트랜지스터 QL1~트랜지스터 QLn은 제 1 전원 E41의 저전압측의 단자에 접속되어 있고, 제 1 전원 E41의 저전압측의 전압(즉, 절점 A의 전압)을 주사 전극 SC1~주사 전극 SCn에 인가한다.
그리고, 주사 펄스 발생 회로(40)는 타이밍 발생 회로(35)로부터 공급되는 타이밍 신호에 근거하여, 기입 기간에서 트랜지스터 QH1~트랜지스터 QHn 및 트랜지스터 QL1~트랜지스터 QLn의 온·오프를 전환해서 주사 펄스를 발생하고, 주사 전극 SC1~주사 전극 SCn에 인가한다.
유지 펄스 발생 회로(50)는 트랜지스터 Q51, 트랜지스터 Q52, 및 전력 회수부(53)를 구비한다.
전력 회수부(53)는 인덕터 및 전력 회수용의 콘덴서를 가진다. 그리고, 그 인덕터와 패널(10)의 전극간 용량의 LC 공진에 의해, 패널(10)의 전극간 용량에 축적된 전력을 전력 회수용의 콘덴서로 회수한다. 또한, LC 공진에 의해, 전력 회수용의 콘덴서에 축적된 전력을 유지 펄스의 발생에 재이용한다.
트랜지스터 Q51은 절점 A의 전압을 유지 펄스의 고압측의 전압 Vs로 클램프한다. 트랜지스터 Q52는 절점 A의 전압을 유지 펄스의 저압측의 전압 0(V)로 클램프한다.
그리고, 유지 펄스 발생 회로(50)는, 타이밍 발생 회로(35)로부터 공급되는 타이밍 신호에 근거하여, 유지 기간에서 트랜지스터 Q51, 트랜지스터 Q52, 및 전력 회수부(53)를 전환하면서 동작시킨다. 이렇게 해서 절점 A의 전위를 전압 Vs와 전압 0(V) 사이에서 변위시켜 유지 펄스를 발생한다.
각 트랜지스터에는, 예를 들면 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor: IGBT)나 전계 효과 트랜지스터(Field Effect Transistor: FET) 등을 이용할 수 있다.
본 실시 형태에서는, 트랜지스터 Q51, 트랜지스터 Q52, 트랜지스터 Q59의 각각에 절연 게이트 바이폴라 트랜지스터를 이용하고 있다. 그리고, 도 4에 나타내는 바와 같이, 이미터로부터 콜렉터로 향하는 전류(통상 동작시에 흐르는 순방향의 전류와는 반대 방향의 전류)를 바이패스시키기 위한 다이오드를 각 트랜지스터에 병렬로 접속하고 있다. 이것은 역방향의 전류로부터 절연 게이트 바이폴라 트랜지스터를 보호하기 위해서이다.
또, 각 트랜지스터에 전계 효과 트랜지스터를 이용하는 경우에는, 이 다이오드를 생략할 수 있다. 그것은, 전계 효과 트랜지스터에 내장된 다이오드(보디 다이오드(body diode))가 이미터로부터 콜렉터로 향하는 역방향의 전류를 바이패스할 수 있기 때문이다.
상승 파형 발생 회로(55)는 트랜지스터 Q55, 콘덴서 C55, 및 저항 R55로 구성된 밀러 적분 회로이다. 이 밀러 적분 회로는 전압 Vr의 전원에 접속되어 있고, 상승 파형 발생 회로(55)는 절점 A의 전압을 전압 Vr로 향해 완만하게 상승시킨다. 이렇게 해서, 이 밀러 적분 회로는 전압 Vr로 향해 완만하게 상승하는 상승 경사 파형 전압을 발생한다.
하강 파형 발생 회로(60)는 제 2 전원 E61, 밀러 적분 회로, 및 트랜지스터 Q63을 가진다.
제 2 전원 E61은 주사 펄스 발생 회로(40)의 기준 전위인 절점 A의 전압에 양의 전압 Va를 중첩한다. 또, 본 실시 형태에서는, 제 2 전원 E61을 트랜스 및 정류 회로를 이용하여 구성하고 있다. 그러나, 제 2 전원 E61은 다른 구성의 전원 회로이어도 좋다.
밀러 적분 회로는 트랜지스터 Q62, 콘덴서 C62, 및 저항 R62로 구성되어 있다. 이 밀러 적분 회로는 한쪽의 단자가 제 2 전원 E61의 고압측의 단자에 접속되고, 다른쪽의 단자가 접지 전위(전압 0(V))에 접속되어 있다. 이하, 제 2 전원 E61의 고압측의 단자를 「절점 B」라고 표기한다.
그리고, 이 밀러 적분 회로는, 절점 B의 전압을 전압 0(V)으로 향해 완만하게 하강시킴으로써, 절점 A의 전압을 음의 전압(-Va)으로 향해 완만하게 하강시킨다. 이렇게 해서, 이 밀러 적분 회로는 음의 전압(-Va)으로 향해 완만하게 하강하는 하강 경사 파형 전압을 발생한다.
트랜지스터 Q63은 제 2 전원 E61의 절점 B를 접지 전위(전압 0(V))로 클램프한다. 이것에 의해, 절점 A의 전압을 음의 전압(-Va)으로 클램프한다.
예를 들면, 기입 기간에서는, 트랜지스터 Q63을 온으로 하여 절점 A의 전압을 음의 전압(-Va)으로 클램프함으로써, 트랜지스터 QL1~트랜지스터 QLn에는 음의 전압(-Va)을, 트랜지스터 QH1~트랜지스터 QHn에는 음의 전압(-Va)에 전압 Vp를 중첩한 전압 Vc를 인가할 수 있다. 이것에 의해, 주사 펄스를 인가하는 주사 전극 SCi에 대해서는, 스위칭 소자 QHi를 오프로 하고, 스위칭 소자 QLi를 온으로 함으로써, 스위칭 소자 QLi를 경유하여 주사 전극 SCi에 음의 전압(-Va)의 주사 펄스를 인가할 수 있다. 또한, 주사 펄스를 인가하지 않은 주사 전극 SCh(h는, 1~n 중 i를 제외한 것)에 대해서는, 스위칭 소자 QLh를 오프로 하고, 스위칭 소자 QHh를 온으로 함으로써, 스위칭 소자 QHh를 경유하여 주사 전극 SCh에 전압 Vc를 인가할 수 있다.
이와 같이, 주사 전극 구동 회로(33)는 주사 펄스 발생 회로(40)의 기준 전위인 절점 A의 전압을 양의 전압 Vs, 또는 전압 0(V), 또는 음의 전압(-Va)으로 할 수 있다. 또, 절점 A의 전압을 전압 Vr로 향해 상승시킴으로써 상승 경사 파형 전압을 발생하고, 절점 A의 전압을 음의 전압(-Va)으로 향해 강하시킴으로써 하강 경사 파형 전압을 발생할 수 있다.
다음으로, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작의 개요에 대해 설명한다.
본 실시 형태에 있어서의 플라즈마 디스플레이 장치는 서브필드법에 따라 패널(10)을 구동한다. 서브필드법에서는, 화상 신호의 1 필드를 시간축 상에서 복수의 서브필드로 분할하고, 각 서브필드에 휘도 가중치를 각각 설정한다. 따라서, 각 필드는 휘도 가중치가 상이한 복수의 서브필드를 가진다.
각각의 서브필드는 초기화 기간 Ti, 기입 기간 Tw, 및 유지 기간 Ts를 가진다. 그리고, 화상 신호에 근거하여, 서브필드마다 각 방전 셀의 발광·비발광을 제어한다. 즉, 화상 신호에 근거하여, 발광하는 서브필드와 비발광의 서브필드를 조합하는 것에 의해서, 화상 신호에 근거하는 복수의 계조를 패널(10)에 표시한다.
초기화 기간 Ti에서는, 방전 셀에 초기화 방전을 발생하고, 연속하는 기입 기간 Tw에서의 기입 방전에 필요한 벽전하를 각 전극 상에 형성하는 초기화 동작을 행한다.
초기화 동작에는, 직전의 서브필드의 동작에 관계없이 모든 방전 셀에 강제적으로 초기화 방전을 발생하는 「강제 초기화 동작」과, 직전의 서브필드의 기입 기간에 기입 방전을 발생한 방전 셀에만 선택적으로 초기화 방전을 발생하는 「선택 초기화 동작」이 있다. 강제 초기화 동작에서는, 상승하는 경사 파형 전압 및 하강하는 경사 파형 전압을 주사 전극 SC1~주사 전극 SCn에 인가하여, 방전 셀에 초기화 방전을 발생한다. 선택 초기화 동작에서는, 하강하는 경사 파형 전압을 주사 전극 SC1~주사 전극 SCn에 인가하여, 방전 셀에 선택적으로 초기화 방전을 발생한다.
또, 본 실시 형태에서는, 1 필드를 구성하는 복수의 서브필드 중, 1개의 서브필드의 초기화 기간에서는 모든 방전 셀에서 강제 초기화 동작을 행하고, 다른 서브필드의 초기화 기간에서는 모든 방전 셀에서 선택 초기화 동작을 행하는 구성을 설명한다. 그러나, 본 발명은 이 구성에 한정되는 것은 아니다. 예를 들면, 복수의 필드에 1회만 강제 초기화 동작을 행하는 구성이어도 좋다. 혹은, 복수의 서브필드에 1개만 초기화 기간을 가지는 서브필드를 마련하는 구성이나, 복수의 필드에 1개만 초기화 기간을 가지는 서브필드를 마련하는 구성이어도 좋다.
이하, 강제 초기화 동작을 행하는 초기화 기간 Ti를 「강제 초기화 기간」이라고 호칭하고, 강제 초기화 기간을 가지는 서브필드를 「강제 초기화 서브필드」라고 호칭한다. 또한, 선택 초기화 동작을 행하는 초기화 기간 Ti를 「선택 초기화 기간」이라고 호칭하고, 선택 초기화 기간을 가지는 서브필드를 「선택 초기화 서브필드」라고 호칭한다.
또, 본 실시 형태에서는, 서브필드 SF1을 강제 초기화 서브필드로 하고, 다른 서브필드(서브필드 SF2 이후의 서브필드)를 선택 초기화 서브필드로 한다. 그러나, 본 발명은 강제 초기화 서브필드로 하는 서브필드 및 선택 초기화 서브필드로 하는 서브필드가 상술한 서브필드로만 한정되는 것은 아니다. 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이어도 좋다.
기입 기간 Tw에서는, 주사 전극 SC1~주사 전극 SCn에 주사 펄스를 인가함과 아울러 데이터 전극 D1~데이터 전극 Dm에 선택적으로 기입 펄스를 인가하고, 발광해야 할 방전 셀에 선택적으로 기입 방전을 발생한다. 그리고, 연속하는 유지 기간 Ts에서 유지 방전을 발생하기 위한 벽전하를 그 방전 셀 내에 형성하는 기입 동작을 행한다.
유지 기간 Ts에서는, 각각의 서브필드에 설정된 휘도 가중치에 소정의 비례 정수를 곱한 수의 유지 펄스를 주사 전극 SC1~주사 전극 SCn 및 유지 전극 SU1~유지 전극 SUn에 교대로 인가하고, 직전의 기입 기간에 기입 방전을 발생한 방전 셀에서 유지 방전을 발생하고, 그 방전 셀을 발광하는 유지 동작을 행한다. 이 비례 정수가 휘도 배수이다.
휘도 가중치란, 각 서브필드에서 표시하는 휘도의 크기의 비를 나타내는 것이며, 각 서브필드에서는 휘도 가중치에 따른 수의 유지 펄스를 유지 기간에 발생한다. 그 때문에, 예를 들면, 휘도 가중치 「8」의 서브필드는, 휘도 가중치 「1」의 서브필드의 약 8배의 휘도로 발광하고, 휘도 가중치 「2」의 서브필드의 약 4배의 휘도로 발광한다. 따라서, 예를 들면, 휘도 가중치 「8」의 서브필드와 휘도 가중치 「2」의 서브필드를 발광하면, 계조값 「10」에 상당하는 휘도로 방전 셀을 발광할 수 있다.
이렇게 해서, 화상 신호에 따른 조합으로 서브필드마다 각 방전 셀의 발광·비발광을 제어하여 각 서브필드를 선택적으로 발광하는 것에 의해, 여러 계조값으로 각 방전 셀을 발광한다. 즉, 각 방전 셀에 화상 신호에 따른 계조값을 표시하고, 화상 신호에 근거하는 화상을 패널(10)에 표시할 수 있다.
또, 본 실시 형태에서는, 1 필드를 서브필드 SF1로부터 서브필드 SF8까지의 8의 서브필드로 구성하고, 서브필드 SF1로부터 서브필드 SF8까지의 각 서브필드에 각각 (1, 2, 4, 8, 16, 32, 64, 128)의 휘도 가중치를 설정하는 예를 설명한다. 그리고, 서브필드 SF1을 강제 초기화 서브필드로 하고, 서브필드 SF2로부터 서브필드 SF8을 선택 초기화 서브필드로 한다.
그러나, 본 발명은 1 필드를 구성하는 서브필드의 수, 강제 초기화 동작의 발생 빈도, 각 서브필드가 가지는 휘도 가중치 등이 상술한 수치에 한정되는 것은 아니다. 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이어도 좋다.
도 5는 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치(30)에 이용하는 패널(10)의 각 전극에 인가하는 구동 전압 파형의 일례를 개략적으로 나타내는 도면이다.
도 5에는, 기입 기간에서 최초로 기입 동작을 행하는 주사 전극 SC1, 기입 기간에서 최후에 기입 동작을 행하는 주사 전극 SCn(예를 들면, 주사 전극 SC1080), 데이터 전극 D1~데이터 전극 Dm, 유지 전극 SU1~유지 전극 SUn의 각각에 인가하는 구동 전압 파형을 나타낸다. 또한, 이하에서의 주사 전극 SCi, 유지 전극 SUi, 데이터 전극 Dk는 각 전극 중에서 화상 데이터(서브필드마다의 발광·비발광을 나타내는 데이터)에 근거하여 선택된 전극을 나타낸다.
또한, 도 5에는, 강제 초기화 서브필드인 서브필드 SF1과, 선택 초기화 서브필드인 서브필드 SF2 및 서브필드 SF3를 나타낸다. 서브필드 SF1과 서브필드 SF2 이후의 서브필드에서는, 초기화 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압의 파형 형상이 상이하다.
또, 서브필드 SF4 이후의 서브필드는 도시하고 있지 않지만, 서브필드 SF1을 제외한 각 서브필드는 선택 초기화 서브필드이고, 유지 펄스의 발생 수를 제외하고, 각 기간에서 거의 동일한 구동 전압 파형을 발생한다.
우선, 강제 초기화 서브필드인 서브필드 SF1에 대해 설명한다.
강제 초기화 동작을 행하는 서브필드 SF1의 초기화 기간 Ti1의 전반부에서는, 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을 인가하고, 유지 전극 SU1~유지 전극 SUn에도 전압 0(V)을 인가한다. 주사 전극 SC1~주사 전극 SCn에는, 전압 0(V)을 인가한 후에 전압 Vp를 인가하고, 전압 Vp로부터 (전압 Vp+전압 Vr)까지 완만하게 상승하는 상승 경사 파형 전압을 인가한다. 이 때, 전압 Vp는 유지 전극 SU1~유지 전극 SUn에 대해 방전 개시 전압보다 낮은 전압으로 설정하고, (전압 Vp+전압 Vr)은 유지 전극 SU1~유지 전극 SUn에 대해 방전 개시 전압을 초과하는 전압으로 설정한다.
주사 전극 SC1~주사 전극 SCn에 상승 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작을 설명한다.
우선, 트랜지스터 Q52 및 트랜지스터 Q59를 온으로 하고, 절점 A의 전압을 전압 0(V)로 클램프한다. 그리고, 트랜지스터 QH1~트랜지스터 QHn을 온으로 하고, 트랜지스터 QL1~트랜지스터 QLn을 오프로 하고, 주사 전극 SC1~주사 전극 SCn에, 절점 A의 전압에 전압 Vp를 중첩한 전압을 인가한다. 이렇게 해서, 주사 전극 SC1~주사 전극 SCn에 전압 Vp를 인가한다.
다음으로, 트랜지스터 Q52를 오프로 한다. 그리고, 저항 R55를 거쳐서 트랜지스터 Q55에 전류를 유입하고, 상승 파형 발생 회로(55)의 밀러 적분 회로를 동작시킨다. 이것에 의해, 절점 A의 전압은 전압 0(V)로부터 전압 Vr로 향해 완만하게 상승한다. 주사 전극 SC1~주사 전극 SCn에는, 트랜지스터 QH1~트랜지스터 QHn을 거쳐서 절점 A의 전압에 전압 Vp를 중첩한 전압이 인가된다. 따라서, 주사 전극 SC1~주사 전극 SCn에, 전압 Vp로부터 (전압 Vp+전압 Vr)로 향해 완만하게 상승하는 상승 경사 파형 전압을 인가할 수 있다.
이상이, 주사 전극 SC1~주사 전극 SCn에 상승 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작이다.
이 상승 경사 파형 전압이 상승하는 동안에, 각 방전 셀의 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn 사이, 및 주사 전극 SC1~주사 전극 SCn과 데이터 전극 D1~데이터 전극 Dm 사이에, 각각 미약한 초기화 방전이 지속적으로 발생한다. 그리고, 주사 전극 SC1~주사 전극 SCn 상에 음의 벽전압이 축적되고, 데이터 전극 D1~데이터 전극 Dm 상 및 유지 전극 SU1~유지 전극 SUn 상에는 양의 벽전압이 축적된다. 이 전극 상의 벽전압이란 전극을 덮는 유전체층 상, 보호층 상, 형광체층 상 등에 축적된 벽전하에 의해 생기는 전압을 나타낸다.
주사 전극 SC1~주사 전극 SCn에 인가하는 전압이 (전압 Vp+전압 Vr)에 도달하면, 주사 전극 SC1~주사 전극 SCn의 전압을 전압 Vs까지 낮춘다.
서브필드 SF1의 초기화 기간의 후반부에서는, 유지 전극 SU1~유지 전극 SUn에는 전압 Vs보다 낮은 양의 전압 Ve를 인가한다. 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을 인가한 채로 그대로이다. 주사 전극 SC1~주사 전극 SCn에는, 전압 Vs로부터 음의 전압 Vi까지 완만하게 하강하는 하강 경사 파형 전압을 인가한다. 전압 Vs는 유지 전극 SU1~유지 전극 SUn에 대해 방전 개시 전압 미만의 전압으로 설정하고, 전압 Vi는 유지 전극 SU1~유지 전극 SUn에 대해 방전 개시 전압을 초과하는 전압으로 설정한다.
주사 전극 SC1~주사 전극 SCn에 하강 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작을 설명한다.
우선, 트랜지스터 Q55를 오프로 하여 상승 파형 발생 회로(55)의 밀러 적분 회로의 동작을 정지한다. 다음으로, 트랜지스터 Q51 및 트랜지스터 Q59를 온으로 하여, 절점 A의 전압을 전압 Vs로 클램프한다. 그리고, 트랜지스터 QH1~트랜지스터 QHn을 오프로 하고, 트랜지스터 QL1~트랜지스터 QLn을 온으로 하여, 주사 전극 SC1~주사 전극 SCn에 절점 A의 전압인 전압 Vs를 인가한다.
다음으로, 트랜지스터 Q51 및 트랜지스터 Q59를 오프로 한다. 그리고, 저항 R62를 거쳐서 트랜지스터 Q62에 전류를 유입하고, 하강 파형 발생 회로(60)의 밀러 적분 회로를 동작시킨다. 이것에 의해, 절점 B의 전압은 (전압 Vs+전압 Va)로부터 전압 0(V)로 향해 완만하게 강하하고, 절점 A의 전압은 전압 Vs로부터 음의 전압(-Va)으로 향해 완만하게 강하한다. 주사 전극 SC1~주사 전극 SCn에는, 트랜지스터 QL1~트랜지스터 QLn를 거쳐서 절점 A의 전압이 인가된다. 따라서, 주사 전극 SC1~주사 전극 SCn에, 전압 Vs로부터 음의 전압(-Va)로 향해 완만하게 강하하는 하강 경사 파형 전압을 인가할 수 있다.
이상이, 주사 전극 SC1~주사 전극 SCn에 하강 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작이다.
이 하강 경사 파형 전압을 주사 전극 SC1~주사 전극 SCn에 인가하는 동안에, 각 방전 셀의 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn 사이, 및 주사 전극 SC1~주사 전극 SCn과 데이터 전극 D1~데이터 전극 Dm 사이에 다시 미약한 초기화 방전이 발생한다. 이것에 의해, 주사 전극 SC1~주사 전극 SCn 상의 음의 벽전압 및 유지 전극 SU1~유지 전극 SUn 상의 양의 벽전압이 약해지고, 데이터 전극 D1~데이터 전극 Dm 상의 양의 벽전압은 기입 기간에서의 기입 동작에 적절한 전압으로 조정된다.
그리고, 주사 전극 SC1~주사 전극 SCn에 인가하는 하강 경사 파형 전압이 전압 Vi에 도달하면, 하강 경사 파형 전압의 전압 강하를 정지한다. 이것은 방전 셀 내의 벽전압을 미세 조정하기 위해서이다.
이상의 전압 파형이, 직전의 서브필드의 동작에 관계없이 방전 셀에 초기화 방전을 발생하는 강제 초기화 파형이다. 그리고, 강제 초기화 파형을 주사 전극 SC1~주사 전극 SCn에 인가하는 동작이 강제 초기화 동작이다.
이상에 의해, 강제 초기화 서브필드(서브필드 SF1)의 초기화 기간에서의 강제 초기화 동작이 종료된다. 그리고, 강제 초기화 서브필드의 초기화 기간에서는, 패널(10)의 화상 표시 영역에서의 모든 방전 셀에서 강제적으로 초기화 방전을 발생하고, 연속하는 기입 기간 Tw1에서 발생하는 기입 방전에 필요한 벽전하를 각 전극 상에 형성한다.
서브필드 SF1의 기입 기간 Tw1에서는, 유지 전극 SU1~유지 전극 SUn에는 전압 Ve를 인가하고, 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을 인가하고, 주사 전극 SC1~주사 전극 SCn에는 (전압 Vp-전압 Va)를 인가한다.
주사 전극 SC1~주사 전극 SCn에 (전압 Vp-전압 Va)를 인가할 때의 주사 전극 구동 회로(33)의 동작을 설명한다.
우선, 트랜지스터 Q63을 온으로 하여, 절점 B의 전압을 전압 0(V)로 클램프한다. 이것에 의해, 절점 A의 전압은 음의 전압(-Va)으로 클램프된다.
다음으로, 트랜지스터 QH1~트랜지스터 QHn을 온으로 하고, 트랜지스터 QL1~트랜지스터 QLn을 오프로 한다. 이것에 의해, 주사 전극 SC1~주사 전극 SCn에, 절점 A의 전압인 음의 전압(-Va)에 전압 Vp를 중첩한 전압이 인가된다. 이렇게 해서, 주사 전극 SC1~주사 전극 SCn에 (전압 Vp-전압 Va)를 인가한다.
이상이, 주사 전극 SC1~주사 전극 SCn에 (전압 Vp-전압 Va)를 인가할 때의 주사 전극 구동 회로(33)의 동작이다.
다음으로, 배치적으로 보아 위에서부터 1번째(1행째)의 주사 전극 SC1에 음의 전압(-Va)의 부극성의 주사 펄스를 인가한다. 그리고, 데이터 전극 D1~데이터 전극 Dm 중 1행째에서 발광해야 할 방전 셀의 데이터 전극 Dk에 양의 전압 Vd의 정극성의 기입 펄스를 인가한다.
주사 전극 SC1에 음의 전압(-Va)을 인가하기 위해서는, 트랜지스터 QH1을 오프로 하고, 트랜지스터 QL1을 온으로 하면 좋다.
기입 펄스의 전압 Vd를 인가한 데이터 전극 Dk와 주사 펄스의 전압 Va를 인가한 주사 전극 SC1의 교차부에 있는 방전 셀에서는, 데이터 전극 Dk와 주사 전극 SC1의 전압차가 방전 개시 전압을 초과하고, 데이터 전극 Dk와 주사 전극 SC1 사이에 방전이 발생한다.
또한, 유지 전극 SU1~유지 전극 SUn에 전압 Ve를 인가하고 있기 때문에, 데이터 전극 Dk와 주사 전극 SC1 사이에 발생하는 방전이 유발되고, 데이터 전극 Dk와 교차하는 영역에 있는 유지 전극 SU1과 주사 전극 SC1 사이에도 방전이 발생한다. 이렇게 해서, 주사 펄스의 전압 Va와 기입 펄스의 전압 Vd가 동시에 인가된 방전 셀(발광해야 할 방전 셀)에 기입 방전이 발생한다.
기입 방전이 발생한 방전 셀에서는, 주사 전극 SC1 상에 양의 벽전압이 축적되고, 유지 전극 SU1 상에 음의 벽전압이 축적되고, 데이터 전극 Dk 상에도 음의 벽전압이 축적된다.
그리고, 트랜지스터 QH1을 온으로 하고 트랜지스터 QL1을 오프로 하여 주사 전극 SC1로의 인가 전압을 전압(-Va)으로부터 (전압 Vp-전압 Va)로 되돌리고, 1행째의 방전 셀에서의 기입 동작이 종료된다.
또, 기입 펄스를 인가하지 않았던 데이터 전극 Dh(데이터 전극 Dh는 데이터 전극 D1~데이터 전극 Dm 중 데이터 전극 Dk를 제외한 것)를 가지는 방전 셀에서는, 데이터 전극 Dh와 주사 전극 SC1의 교차부의 전압은 방전 개시 전압을 초과하지 않기 때문에, 기입 방전은 발생하지 않고, 초기화 기간 종료 후의 벽전압이 유지된다.
다음으로, 배치적으로 보아 위에서부터 2번째(2행째)의 주사 전극 SC2에 음의 전압(-Va)의 주사 펄스를 인가함과 아울러, 2행째에 발광해야 할 방전 셀에 대응하는 데이터 전극 Dk에 전압 Vd의 기입 펄스를 인가한다.
주사 전극 SC2에 음의 전압(-Va)을 인가하기 위해서는, 트랜지스터 QH2를 오프로 하고, 트랜지스터 QL2를 온으로 하면 좋다.
이것에 의해, 주사 펄스와 기입 펄스가 동시에 인가된 2행째의 방전 셀에서는 기입 방전이 발생한다. 이렇게 해서, 2행째의 방전 셀에서의 기입 동작을 행한다.
동일한 기입 동작을 주사 전극 SC3, 주사 전극 SC4, …, 주사 전극 SCn라고 하는 순서로 n행째의 방전 셀에 이르기까지 순차적으로 행한다.
모든 기입 동작이 종료되면, 트랜지스터 Q63을 오프로 하고, 트랜지스터 Q52 및 트랜지스터 Q59를 온으로 하여, 절점 A의 전압을 전압 0(V)로 클램프한다. 그리고, 트랜지스터 QH1~트랜지스터 QHn을 오프로 하고, 트랜지스터 QL1~트랜지스터 QLn을 온으로 하여, 주사 전극 SC1~주사 전극 SCn에 절점 A의 전압인 전압 0(V)을 인가한다.
이렇게 해서, 서브필드 SF1의 기입 기간 Tw1이 종료된다. 기입 기간 Tw1에서는, 발광해야 할 방전 셀에 선택적으로 기입 방전을 발생하고, 그 방전 셀에 유지 방전을 위한 벽전하를 형성한다.
또, 초기화 기간 Ti1의 후반에 유지 전극 SU1~유지 전극 SUn에 인가하는 전압 Ve와, 기입 기간에 유지 전극 SU1~유지 전극 SUn에 인가하는 전압 Ve는 서로 다른 전압값이어도 좋다.
서브필드 SF1의 유지 기간 Ts1에서는, 우선 유지 전극 SU1~유지 전극 SUn에 전압 0(V)을 인가한다. 그리고, 주사 전극 SC1~주사 전극 SCn에 양의 전압 Vs의 유지 펄스를 인가한다.
이 유지 펄스의 인가에 의해, 기입 기간 Tw1에 기입 방전을 발생한 방전 셀에서는, 주사 전극 SCi와 유지 전극 SUi의 전압차가 방전 개시 전압을 초과하여, 주사 전극 SCi와 유지 전극 SUi 사이에 유지 방전이 발생한다. 그리고, 이 유지 방전에 의해 발생한 자외선에 의해, 유지 방전이 발생한 방전 셀의 형광체층(25)이 발광한다. 또한, 이 유지 방전에 의해, 주사 전극 SCi 상에 음의 벽전압이 축적되고, 유지 전극 SUi상에 양의 벽전압이 축적된다. 또, 데이터 전극 Dk 상에도 양의 벽전압이 축적된다. 단, 기입 기간 Tw1에서 기입 방전이 발생하지 않았던 방전 셀에서는 유지 방전은 발생하지 않는다.
계속해서, 주사 전극 SC1~주사 전극 SCn에 전압 0(V)을 인가하고, 유지 전극 SU1~유지 전극 SUn에 전압 Vs의 유지 펄스를 인가한다. 직전에 유지 방전을 발생한 방전 셀에서는 다시 유지 방전이 발생하고, 유지 전극 SUi 상에 음의 벽전압이 축적되고, 주사 전극 SCi 상에 양의 벽전압이 축적된다.
이후 마찬가지로, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn에, 휘도 가중치에 소정의 휘도 배수를 곱한 수의 유지 펄스를 교대로 인가한다. 이렇게 해서, 기입 기간 Tw1에서 기입 방전을 발생한 방전 셀은 휘도 가중치에 따른 회수의 유지 방전을 발생하고, 휘도 가중치에 따른 휘도로 발광한다.
이렇게 해서, 서브필드 SF1의 유지 기간 Ts1에서의 유지 동작이 종료된다.
계속해서, 주사 전극 SC1~주사 전극 SCn에 전압 0(V)으로부터 전압 Vr까지 완만하게 상승하는 상승 경사 파형 전압을 인가한다.
주사 전극 SC1~주사 전극 SCn에, 이 상승 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작을 설명한다.
우선, 트랜지스터 Q52, 트랜지스터 Q59를 온으로 하여 절점 A의 전압을 전압 0(V)으로 클램프한다. 그리고, 트랜지스터 QH1~트랜지스터 QHn을 오프로 하고, 트랜지스터 QL1~트랜지스터 QLn을 온으로 하여, 주사 전극 SC1~주사 전극 SCn에 절점 A의 전압인 전압 0(V)을 인가한다.
다음으로, 트랜지스터 Q52를 오프로 한다. 그리고, 저항 R55를 거쳐서 트랜지스터 Q55에 전류를 유입하고, 상승 파형 발생 회로(55)의 밀러 적분 회로를 동작시킨다. 이것에 의해, 절점 A의 전압은 전압 0(V)으로부터 전압 Vr로 향해 완만하게 상승한다. 주사 전극 SC1~주사 전극 SCn에는, 트랜지스터 QL1~트랜지스터 QLn을 거쳐서 절점 A의 전압이 인가된다. 따라서, 주사 전극 SC1~주사 전극 SCn에, 전압 0(V)으로부터 전압 Vr로 향해 완만하게 상승하는 상승 경사 파형 전압을 인가할 수 있다.
이상이, 주사 전극 SC1~주사 전극 SCn에 전압 Vr까지 상승하는 상승 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작이다.
전압 Vr을 방전 개시 전압을 초과하는 전압으로 설정함으로써, 주사 전극 SC1~주사 전극 SCn에 인가하는 상승 경사 파형 전압이 방전 개시 전압을 초과하여 상승하는 동안에, 유지 방전을 발생한 방전 셀의 유지 전극 SUi와 주사 전극 SCi 사이에 미약한 방전(소거 방전)이 지속적으로 발생한다.
이 미약한 방전으로 발생한 하전 입자는, 유지 전극 SUi와 주사 전극 SCi 사이의 전압차를 완화하도록, 유지 전극 SUi 상 및 주사 전극 SCi 상에 벽전하로 되어 축적된다. 이것에 의해, 데이터 전극 Dk 상의 양의 벽전압을 남긴 채, 주사 전극 SCi 상의 벽전압 및 유지 전극 SUi 상의 벽전압이 약해진다. 이렇게 해서, 방전 셀 내에서의 불필요한 벽전하가 소거된다.
주사 전극 SC1~주사 전극 SCn에 인가하는 전압이 전압 Vr에 도달하면, 주사 전극 SC1~주사 전극 SCn에의 인가 전압을 전압 0(V)까지 하강한다. 이렇게 해서, 서브필드 SF1의 유지 기간 Ts1이 종료된다.
이상에 의해, 서브필드 SF1이 종료된다.
다음으로, 선택 초기화 서브필드에 대해 서브필드 SF2를 예로 들어 설명한다.
서브필드 SF2의 초기화 기간 Ti2에서는, 데이터 전극 D1~데이터 전극 Dm에 전압 0(V)을 인가하고, 유지 전극 SU1~유지 전극 SUn에는 전압 Ve를 인가한다.
주사 전극 SC1~주사 전극 SCn에는 방전 개시 전압 미만으로 되는 전압으로부터 음의 전압 Vi로 향하여, 강제 초기화 기간에 발생한 하강 경사 파형 전압과 동일한 기울기로 하강하는 하강 경사 파형 전압을 인가한다. 전압 Vi는 방전 개시 전압을 초과하는 전압으로 설정된다.
주사 전극 SC1~주사 전극 SCn에, 이 하강 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작을 설명한다.
우선, 트랜지스터 Q52 및 트랜지스터 Q59를 온으로 하여, 절점 A의 전압을 전압 0(V)으로 클램프한다. 그리고, 트랜지스터 QH1~트랜지스터 QHn을 오프로 하고, 트랜지스터 QL1~트랜지스터 QLn를 온으로 하여, 주사 전극 SC1~주사 전극 SCn에 절점 A의 전압인 전압 0(V)을 인가한다.
다음으로, 트랜지스터 Q52 및 트랜지스터 Q59를 오프로 한다. 그리고, 저항 R62를 거쳐서 트랜지스터 Q62에 전류를 유입하고, 하강 파형 발생 회로(60)의 밀러 적분 회로를 동작시킨다. 이것에 의해, 절점 B의 전압은 (전압 0(V)+전압 Va)로부터 전압 0(V)으로 향해 완만하게 강하하고, 절점 A의 전압은 전압 0(V)으로부터 음의 전압(-Va)으로 향해 완만하게 강하한다. 주사 전극 SC1~주사 전극 SCn에는, 트랜지스터 QL1~트랜지스터 QLn을 거쳐서 절점 A의 전압이 인가된다. 따라서, 주사 전극 SC1~주사 전극 SCn에, 전압 0(V)으로부터 음의 전압(-Va)으로 향해 완만하게 강하하는 하강 경사 파형 전압을 인가할 수 있다.
이상이, 주사 전극 SC1~주사 전극 SCn에 선택 초기화 기간의 하강 경사 파형 전압을 인가할 때의 주사 전극 구동 회로(33)의 동작이다.
이 하강 경사 파형 전압을 주사 전극 SC1~주사 전극 SCn에 인가하는 동안에, 직전의 서브필드(도 5에서는, 서브필드 SF1)의 유지 기간 Ts1에 유지 방전을 발생한 방전 셀에서는, 주사 전극 SCi와 유지 전극 SUi 사이, 및 주사 전극 SCi와 데이터 전극 Dk 사이에서 각각 미약한 초기화 방전이 발생한다.
그리고, 이 초기화 방전에 의해, 주사 전극 SCi 상의 음의 벽전압 및 유지 전극 SUi 상의 양의 벽전압이 약해진다. 또한, 데이터 전극 Dk 상의 양의 벽전압의 과잉인 부분이 방전된다. 이렇게 해서, 방전 셀 내의 벽전압은 기입 기간에서의 기입 동작에 적절한 벽전압으로 조정된다.
한편, 직전의 서브필드(서브필드 SF1)의 유지 기간 Ts1에 유지 방전을 발생하지 않았던 방전 셀에서는, 초기화 방전은 발생하지 않고, 그 이전의 벽전압이 유지된다.
이상의 전압 파형이, 직전의 서브필드의 기입 기간(여기서는, 기입 기간 Tw1)에서 기입 동작을 행한 방전 셀에서 선택적으로 초기화 방전을 발생하는 선택 초기화 파형이다. 그리고, 선택 초기화 파형을 주사 전극 SC1~주사 전극 SCn에 인가하는 동작이 선택 초기화 동작이다.
이상에 의해, 선택 초기화 서브필드인 서브필드 SF2의 초기화 기간에서의 선택 초기화 동작이 종료된다.
서브필드 SF2의 기입 기간 Tw2에서는, 서브필드 SF1의 기입 기간 Tw1과 동일한 구동 전압 파형을 각 전극에 인가한다. 연속하는 유지 기간 Ts2도, 서브필드 SF1의 유지 기간 Ts1과 마찬가지로, 휘도 가중치에 따른 수의 유지 펄스를 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn에 교대로 인가한다.
서브필드 SF3 이후의 각 서브필드에서는, 유지 기간에 발생하는 유지 펄스의 수를 제외하고, 서브필드 SF2와 동일한 구동 전압 파형을 각 전극에 인가한다.
이상이, 본 실시 형태에서 패널(10)의 각 전극에 인가하는 구동 전압 파형의 개요이다.
또, 본 실시 형태에서 각 전극에 인가하는 전압값은, 예를 들면, 전압 Vp=147(V), 전압 Vr=215(V), 전압 Vs=215(V), 전압 Vi=-180(V), 전압 Va=205(V), 전압 Ve=155(V), 전압 Vd=58(V)이다. 또한, 상승 경사 파형 전압의 기울기는 약 1.3V/sec이고, 하강 경사 파형 전압의 기울기는 약 -1.5V/sec이다.
그러나, 본 실시 형태에 있어서, 상술한 전압값이나 기울기 등의 구체적인 수치는 단순한 일례에 불과하며, 본 발명은 각 전압값이나 기울기 등이 상술한 수치에 한정되는 것은 아니다. 각 전압값이나 기울기 등은 패널의 방전 특성이나 플라즈마 디스플레이 장치의 사양 등에 근거하여 최적으로 설정하는 것이 바람직하다.
또, 본 실시 형태에서는, 서브필드 SF1을 강제 초기화 동작을 행하는 강제 초기화 서브필드로 하고, 다른 서브필드(서브필드 SF2 이후의 서브필드)를 선택 초기화 동작을 행하는 선택 초기화 서브필드로 했지만, 본 발명은 이 구성에만 한정되는 것은 아니다. 예를 들면, 서브필드 SF1을 선택 초기화 서브필드로 하고 다른 서브필드를 강제 초기화 서브필드로 하거나 혹은 복수의 서브필드를 강제 초기화 서브필드로 하여도 좋다.
이와 같이, 본 실시 형태에 있어서의 주사 전극 구동 회로(33)는 주사 펄스 발생 회로(40), 유지 펄스 발생 회로(50), 상승 파형 발생 회로(55), 및 하강 파형 발생 회로(60)를 구비하고 있다.
유지 펄스 발생 회로(50)는 주사 펄스 발생 회로(40)의 기준 전위인 절점 A의 전위를 전압 Vs와 전압 0(V) 사이에서 변위시켜 유지 펄스를 발생한다.
상승 파형 발생 회로(55)는 절점 A의 전위를 전압 Vr로 향해 완만하게 상승시켜 상승 경사 파형 전압을 발생한다.
하강 파형 발생 회로(60)는 절점 A의 전위를 음의 전압(-Va)으로 향해 완만하게 강하시켜 하강 경사 파형 전압을 발생한다.
주사 펄스 발생 회로(40)는 제 1 전원 E41, 트랜지스터 QH1~트랜지스터 QHn, 및 트랜지스터 QL1~트랜지스터 QLn을 가진다.
제 1 전원 E41은 절점 A의 전위에 양의 전압 Vp를 중첩한다.
트랜지스터 QH1~트랜지스터 QHn은 제 1 전원 E41의 고압측의 전압, 즉, 절점 A의 전위에 양의 전압 Vp를 중첩한 전압을 주사 전극 SC1~주사 전극 SCn의 각각에 출력하는 고압측 트랜지스터이다.
트랜지스터 QL1~트랜지스터 QLn은 제 1 전원 E41의 저압측의 전압, 즉, 절점 A의 전압을 주사 전극 SC1~주사 전극 SCn의 각각에 출력하는 저압측 트랜지스터이다.
또한, 하강 파형 발생 회로(60)는 트랜지스터 Q63, 제 2 전원 E61, 및 밀러 적분 회로를 가진다.
제 2 전원 E61은 절점 A의 전위에 전압 Va를 중첩한다.
트랜지스터 Q63은, 한쪽의 단자가 제 2 전원 E61의 고압측의 절점 B에 접속되고, 다른쪽의 단자가 접지 전위인 전압 0(V)에 접속되어 있다. 그리고, 트랜지스터 Q63은 제 2 전원 E61의 고압측의 전압을 전압 0(V)으로 클램프함으로써, 절점 A의 전압을 음의 전압(-Va)으로 클램프한다.
하강 파형 발생 회로(60)의 밀러 적분 회로는, 한쪽의 단자가 절점 B에 접속되고, 다른쪽의 단자가 접지 전위인 전압 0(V)에 접속되어 있다. 그리고, 이 밀러 적분 회로는, 절점 B의 전위를 전압 0(V)으로 향해 완만하게 하강시킴으로써, 절점 A의 전위를 음의 전압(-Va)으로 향해 하강시키고, 하강 경사 파형 전압을 발생한다.
본 실시 형태에서는, 하강 파형 발생 회로(60)를 이러한 구성으로 함으로써, 밀러 적분 회로의 트랜지스터 Q62, 및 트랜지스터 Q62에 병렬로 접속된 트랜지스터 Q63을, 음의 전압을 발생하는 전원이 아니라, 접지 전위에 접속한 상태에서, 음의 전압(-Va)의 주사 펄스나 음의 전압 Vi로 향해 하강하는 하강 경사 파형 전압을 발생할 수 있다. 즉, 음의 전압을 발생하는 전원을 이용하지 않고, 도 4에 나타낸 바와 같은 간소한 구성으로, 하강 파형 발생 회로(60)를 구성할 수 있다.
또, 주사 전극 구동 회로(33)를 이러한 구성으로 하는 것에 의해, 제 1 전원 E41 및 제 2 전원 E61에 대한 과전압 검출 회로를 간소하게 구성할 수 있다. 과전압 검출 회로란, 제 1 전원 E41 또는 제 2 전원 E61이 발생하는 전압이 설정 전압보다 높은 전압으로 되었을 때에, 그것을 검출하는 회로이며, 주사 전극 구동 회로(33)에서의 보호 회로이다.
이하에, 이 과전압 검출 회로에 대해 상세히 설명한다.
도 6은 본 발명의 일 실시 형태에 있어서의 플라즈마 디스플레이 장치(30)의 주사 전극 구동 회로(33)에서의 과전압 검출 회로의 일 구성예를 개략적으로 나타내는 도면이다. 또, 도 6에서는, 과전압 검출 회로에 관한 회로만을 나타내고, 다른 회로는 생략하고 있다.
도 6에 나타내는 과전압 검출 회로는 제 1 전원 E41 및 제 2 전원 E61에 대한 과전압 검출 회로이다.
과전압 검출 회로는 저항 분할 회로(70) 및 비교 회로(80)를 가진다.
저항 분할 회로(70)는 저항 R71, 저항 R72, 저항 R73, 다이오드 Di71, 및 다이오드 Di72를 가진다.
저항 R71, 저항 R72, 및 저항 R73은 직렬로 접속되어 있다. 저항 R73의 한쪽의 단자는 절점 A에 접속되고, 저항 R73의 다른쪽의 단자는 저항 R72의 한쪽의 단자에 접속되어 있다. 이하, 저항 R73과 저항 R72의 접속점을 「절점 D」라고 표기한다.
저항 R72의 다른쪽의 단자는 저항 R71의 한쪽의 단자에 접속되고, 저항 R71의 다른쪽의 단자에는, 역류 방지용의 다이오드 Di71을 거쳐서 제 2 전원 E61의 고압측의 단자가 접속되어 있다. 따라서, 저항 R71의 다른쪽의 단자에는, 절점 A의 전압에 전압 Va를 중첩한 전압이 인가되고 있다. 이하, 저항 R72와 저항 R71의 접속점을 「절점 C」라고 표기한다.
또한, 저항 R72와 저항 R71의 접속점인 절점 C에는, 역류 방지용의 다이오드 Di72를 거쳐서 제 1 전원 E41의 고압측의 단자가 접속되어 있다. 따라서, 절점 C에는, 절점 A의 전압에 전압 Vp를 중첩한 전압이 인가되고 있다.
저항 R71에는 제 2 전원 E61의 고압측의 단자가 접속되고, 저항 R73에는 제 2 전원 E61의 저압측의 단자가 접속되어 있다. 따라서, 절점 C의 전압은, 제 2 전원 E61의 출력 전압인 전압 Va를, 저항 R71과, 저항 R72 및 저항 R73에서 저항 분압한 전압으로 된다. 본 실시 형태에서는, 절점 C의 전압이, 제 1 전원 E41의 출력 전압인 전압 Vp와 대략 동일해지도록, 저항 R71, 저항 R72, 저항 R73의 각 저항값을 설정한다.
또한, 저항 R72의 절점 C에는 제 1 전원 E41의 고압측의 단자가 접속되고, 저항 R73에는 제 1 전원 E41의 저압측의 단자가 접속되어 있다. 따라서, 절점 D의 전압은 제 1 전원 E41의 출력 전압인 전압 Vp를, 저항 R72와 저항 R73에 의해서 저항 분압한 전압으로 된다.
비교 회로(80)는 제너 다이오드 Di81, 트랜지스터 Q81, 포토 커플러(photo coupler) PC85, 및 저항 R86을 가진다.
제너 다이오드 Di81의 애노드는 트랜지스터 Q81의 베이스에 접속되고, 캐소드는 절점 D에 접속되어 있다. 트랜지스터 Q81의 이미터는 절점 A에 접속되고, 트랜지스터 Q81의 콜렉터는 포토 커플러 PC85의 발광 다이오드 Di85에 접속되어 있다.
절점 D의 전압이 상승하여 제너 다이오드 Di81의 제너 전압을 초과하면, 절점 D로부터 제너 다이오드 Di81을 거쳐서 트랜지스터 Q81의 베이스에 전류가 흘러 트랜지스터 Q81은 턴온 상태로 된다. 이것에 의해, 트랜지스터 Q81은 콜렉터로부터 이미터로 전류가 흘러 발광 다이오드 Di85에도 전류가 흐르고, 발광 다이오드 Di85가 발광한다. 발광 다이오드 Di85가 발광하면, 포토 트랜지스터 Q85에 전류가 흐르고, 그 전류와 저항 R86에 의해서 발생하는 전압(하이 레벨)이 과전압 검출 신호 SOS로서 비교 회로(80)로부터 출력된다.
이하, 트랜지스터 Q81이 턴온 상태로 되는 절점 D의 전압을 「임계값 전압」이라고 기재한다.
절점 D의 전압이 「임계값 전압」 미만이고, 절점 D의 전압이 제너 다이오드 Di81의 제너 전압을 초과하지 않으면, 트랜지스터 Q81은 턴온 상태로는 안되고, 포토 트랜지스터 Q85에 전류는 흐르지 않기 때문에, 비교 회로(80)로부터 출력되는 전압은 전압 0(V)(로우 레벨)이다.
본 실시 형태에서는, 제 1 전원 E41로부터 출력되는 전압 Vp 및 제 2 전원 E61로부터 출력되는 전압 Va가 모두 정규의 전압이면, 절점 D의 전압이 제너 다이오드 Di81의 제너 전압을 초과하지 않고, 트랜지스터 Q81이 턴온 상태로 되지 않도록 저항 R71, 저항 R72, 저항 R73의 각 저항값을 설정한다. 따라서, 제 1 전원 E41의 출력 전압 및 제 2 전원 E61의 출력 전압이 모두 정규의 전압이면, 절점 D의 전압은 「임계값 전압」 미만이고, 비교 회로(80)로부터 출력되는 과전압 검출 신호 SOS는 전압 0(V)(로우 레벨)이다.
예를 들면, 제 2 전원 E61의 출력 전압이 정규의 전압보다 상승하면, 역류 방지용의 다이오드 Di72의 기능에 의해 제 1 전원 E41에의 전류의 역류는 방지되기 때문에, 절점 D의 전압은 상승한다. 그리고, 절점 D의 전압이 「임계값 전압」을 초과하면, 트랜지스터 Q81은 턴온 상태로 되고, 비교 회로(80)로부터 출력되는 과전압 검출 신호 SOS는 하이 레벨로 된다.
혹은, 제 1 전원 E41의 출력 전압이 정규의 전압보다 상승하면, 역류 방지용의 다이오드 Di71의 기능에 의해 제 2 전원 E61에의 전류의 역류는 방지되기 때문에, 절점 D의 전압은 상승한다. 그리고, 절점 D의 전압이 「임계값 전압」을 초과하면, 트랜지스터 Q81은 턴온 상태로 되고, 비교 회로(80)로부터 출력되는 과전압 검출 신호 SOS는 하이 레벨로 된다.
이와 같이, 제 1 전원 E41, 또는 제 2 전원 E61 중 어느 하나의 출력 전압이 정규의 전압보다 높아지면, 절점 D의 전압은 상승한다. 그리고 절점 D의 전압이, 제너 다이오드 Di81과 트랜지스터 Q81에 의해서 결정되는 소정의 「임계값 전압」보다 상승하면, 트랜지스터 Q81은 턴온 상태로 된다. 따라서, 포토 커플러 PC85의 발광 다이오드 Di85가 발광하여 포토 트랜지스터 Q85가 도통하고, 과전압 검출 신호 SOS가 하이 레벨로 된다.
상술한 바와 같이, 본 실시 형태에 있어서, 주사 전극 구동 회로(33)는, 제 1 전원 E41 또는 제 2 전원 E61의 출력 전압이 과전압으로 되었을 때에, 그 과전압을 검출하는 과전압 검출 회로를 구비하고 있다. 이 과전압 검출 회로는, 절점 C에 제 1 전원 E41의 전압 Vp와 동일한 전압이 발생하도록, 제 2 전원 E61의 출력 전압 Va를 저항 R71, 저항 R72, 및 저항 R73에 의해서 저항 분압한다. 그리고, 제 1 전원 E41의 전압 Vp를, 다이오드 Di72를 거쳐서 절점 C에 접속한다. 그리고, 절점 C의 전압을 저항 분압한 절점 D의 전압을 소정의 「임계값 전압」과 비교한다.
이것에 의해, 주사 전극 구동 회로(33)는, 제 1 전원 E41 또는 제 2 전원 E61의 출력 전압이 과전압으로 되었을 때에, 그 과전압을 1개의 과전압 검출 회로에 의해서 검출할 수 있다.
또, 본 실시 형태에 있어서는, 제 2 전원 E61의 출력 전압(전압 Va)이 제 1 전원 E41의 출력 전압(전압 Vp)보다 높기 때문에, 도 6에 나타낸 바와 같이 저항 분할 회로를 구성하였다. 그러나, 제 1 전원 E41의 출력 전압이 제 2 전원 E61의 출력 전압보다 높을 때에는, 제 1 전원 E41의 출력 단자의 접속점과 제 2 전원 E61의 출력 단자의 접속점을, 도 6에 나타낸 구성과는 치환한 구성으로 하면 좋다. 그리고, 절점 C의 전압이 제 2 전원 E61의 출력 전압과 동일한 전압으로 되도록, 저항 분할 회로를 구성하는 저항 R71, 저항 R72, 저항 R73의 각 저항값을 설정하면 좋다.
또한, 본 실시 형태에 있어서는, 절점 C의 전압을 저항 분압한 절점 D의 전압을 소정의 「임계값 전압」과 비교함으로써, 제 1 전원 E41의 출력 전압 또는 제 2 전원 E61의 출력 전압의 과전압을 검출하도록, 과전압 검출 회로를 구성하였다. 그러나, 본 발명은 하등 이 구성에만 한정되는 것은 아니다. 예를 들면, 절점 D를 마련하지 않고, 절점 C의 전압이 과전압으로 되었을 때에 그 과전압을 검출할 수 있도록 설정된 「임계값 전압」과, 절점 C의 전압을 비교하도록, 과전압 검출 회로를 구성하여도 좋다.
즉, 본 실시 형태에 있어서의 주사 전극 구동 회로(33)는 이하의 구성의 과전압 검출 회로를 구비하면 좋다. 과전압 검출 회로는, 제 1 전원 E41 및 제 2 전원 E61 중 출력 전압이 높은 쪽의 전원의 출력 전압을 저항 분압하고, 출력 전압이 낮은 쪽의 전원의 전압과 동일한 전압을 발생하는 저항 분할 회로와, 비교 회로를 가진다. 저항 분할 회로에서는, 출력 전압이 낮은 쪽의 전원의 전압과 동일한 전압이 발생한 절점 C에, 출력 전압이 낮은 쪽의 전원의 출력 단자를, 역류 방지용의 다이오드를 거쳐서 접속한다. 그리고, 비교 회로에서, 절점 C의 전압, 또는 절점 C의 전압을 저항 분압한 절점 D의 전압을, 소정의 「임계값 전압」과 비교한다. 그리고, 제 1 전원 E41의 출력 전압 또는 제 2 전원 E61의 출력 전압이 과전압으로 되었을 때에, 과전압 검출 신호 SOS가 하이 레벨로 되도록, 비교 회로를 구성한다. 이렇게 해서, 제 1 전원 E41 또는 제 2 전원 E61의 과전압을 검출한다. 본 실시 형태에서는, 이렇게 해서, 제 1 전원 E41 및 제 2 전원 E61의 과전압을 1개의 과전압 검출 회로에 의해서 검출할 수 있다.
또, 플라즈마 디스플레이 장치(30)에서는, 주사 전극 구동 회로(33)에서의 기준 전위는 절점 A의 전위이고, 과전압 검출 신호 SOS를 수신하는 회로의 기준 전위는 접지 전위(전압 0(V))이다. 이와 같이, 주사 전극 구동 회로(33)와, 과전압 검출 신호 SOS를 수신하는 회로는 기준 전위가 다르다. 그 때문에, 본 실시 형태에서는, 비교 회로(80)에 포토 커플러 PC85를 이용하여, 기준 전위가 상이한 2개의 회로를 포토 커플러 PC85를 거쳐서 접속하고 있다.
또, 본 발명은 1 필드를 구성하는 서브필드의 수, 강제 초기화 서브필드로 하는 서브필드, 각 서브필드가 가지는 휘도 가중치 등이 상술한 수치에 한정되는 것은 아니다. 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이어도 좋다.
또, 도 5에 나타낸 구동 전압 파형은 본 발명의 실시 형태에 있어서의 일례를 나타낸 것에 불과하며, 본 발명은 이 구동 전압 파형에 한정되는 것은 전혀 아니다.
또한, 도 3, 도 4, 도 6에 나타낸 회로 구성도 본 발명의 실시 형태에서의 일례를 나타낸 것에 불과하며, 본 발명은 이러한 회로 구성에 한정되는 것은 전혀 아니다.
또, 본 발명의 실시 형태에서 나타낸 구체적인 수치는, 화면 사이즈가 50인치, 표시 전극쌍(14)의 수가 1024개인 패널(10)의 특성에 근거하여 설정한 것으로, 단지 실시 형태에 있어서의 일례를 나타낸 것에 불과하다. 본 발명은 이러한 수치에 한정되는 것이 전혀 아니며, 각 수치는 패널의 사양이나 패널의 특성, 및 플라즈마 디스플레이 장치의 사양 등에 맞추어 최적으로 설정하는 것이 바람직하다. 또한, 이러한 각 수치는 상술한 효과가 얻어지는 범위에서의 편차를 허용하는 것으로 한다. 또한, 1 필드를 구성하는 서브필드의 수나 각 서브필드의 휘도 가중치 등도 본 발명에서의 실시 형태에 나타낸 값에 한정되는 것이 아니며, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이어도 좋다.
(산업상의 이용 가능성)
본 발명은, 주사 전극 구동 회로를 구성하는 부품의 수를 억제하고, 간소한 구성의 주사 전극 구동 회로를 실현하는 것이 가능하기 때문에, 플라즈마 디스플레이 장치로서 유용하다.
10: 패널
11: 전면 기판
12: 주사 전극
13: 유지 전극
14: 표시 전극쌍
15, 23: 유전체층
16: 보호층
21: 배면 기판
22: 데이터 전극
24: 격벽
25, 25R, 25G, 25B: 형광체층
30: 플라즈마 디스플레이 장치
31: 화상 신호 처리 회로
32: 데이터 전극 구동 회로
33: 주사 전극 구동 회로
34: 유지 전극 구동 회로
35: 타이밍 발생 회로
40: 주사 펄스 발생 회로
50: 유지 펄스 발생 회로
53: 전력 회수부
55: 상승 파형 발생 회로
60: 하강 파형 발생 회로
70: 저항 분할 회로
80: 비교 회로
C55, C62: 콘덴서
R55, R62, R71, R72, R73, R86: 저항
Di71, Di72: 다이오드
Di81: 제너 다이오드
Di85: 발광 다이오드
Q85: 포토 트랜지스터
PC85: 포토 커플러
Q51, Q52, Q55, Q59, Q62, Q63, Q81, QH1~QHn, QL1~QLn: 트랜지스터
E41: 제 1 전원
E61: 제 2 전원
SOS: 과전압 검출 신호
A, B, C, D: 절점

Claims (2)

  1. 주사 전극을 가지는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과, 상기 주사 전극에 구동 전압 파형을 인가하는 주사 전극 구동 회로를 구비하고, 초기화 기간, 기입 기간, 및 유지 기간을 가지는 서브필드를 복수 이용해서 1 필드를 구성하여 상기 플라즈마 디스플레이 패널에 화상을 표시하는 플라즈마 디스플레이 장치로서,
    상기 주사 전극 구동 회로는,
    상기 초기화 기간에 상기 주사 전극에 인가하는 하강 경사 파형 전압을 발생하는 하강 파형 발생 회로와,
    상기 기입 기간에 상기 주사 전극에 인가하는 주사 펄스를 발생하는 주사 펄스 발생 회로를 구비하고,
    상기 주사 펄스 발생 회로는,
    상기 주사 펄스 발생 회로의 기준 전위에 중첩하는 양의 전압을 발생하는 제 1 전원과,
    상기 제 1 전원의 고압측의 전압을 복수의 상기 주사 전극의 각각에 출력하는 복수의 고압측 트랜지스터와,
    상기 제 1 전원의 저압측의 전압을 복수의 상기 주사 전극의 각각에 출력하는 복수의 저압측 트랜지스터를 갖고,
    상기 하강 파형 발생 회로는,
    상기 기준 전위에 중첩하는 양의 전압을 발생하는 제 2 전원과,
    한쪽의 단자가 상기 제 2 전원의 고압측에 접속되고, 다른쪽의 단자가 접지 전위에 접속된 밀러 적분 회로를 갖고, 음의 전압까지 강하하는 하강 경사 파형 전압을 발생하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 주사 전극 구동 회로는 저항 분할 회로와 비교 회로를 갖고,
    상기 저항 분할 회로는, 상기 제 1 전원 및 상기 제 2 전원 중 출력 전압이 높은 쪽의 전원의 출력 전압을 저항 분압하여 출력 전압이 낮은 쪽의 전원의 전압과 동일한 전압을 발생하고, 상기 출력 전압이 낮은 쪽의 전원의 전압과 동일한 전압이 발생한 절점(node)에, 상기 출력 전압이 낮은 쪽의 전원의 출력 단자를, 역류 방지용의 다이오드를 거쳐서 접속하고,
    상기 비교 회로에서는, 상기 절점의 전압, 또는 상기 절점의 전압을 저항 분압한 전압을 소정의 임계값 전압과 비교하고, 상기 제 1 전원 또는 상기 제 2 전원의 과전압을 검출하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020137020272A 2011-02-24 2012-02-22 플라즈마 디스플레이 장치 KR20130098435A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-038067 2011-02-24
JP2011038067 2011-02-24
PCT/JP2012/001191 WO2012114735A1 (ja) 2011-02-24 2012-02-22 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
KR20130098435A true KR20130098435A (ko) 2013-09-04

Family

ID=46720527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137020272A KR20130098435A (ko) 2011-02-24 2012-02-22 플라즈마 디스플레이 장치

Country Status (5)

Country Link
US (1) US20130313981A1 (ko)
JP (1) JPWO2012114735A1 (ko)
KR (1) KR20130098435A (ko)
CN (1) CN103299357A (ko)
WO (1) WO2012114735A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390887B1 (ko) * 2001-05-18 2003-07-12 주식회사 유피디 교류형 플라즈마 디스플레이 패널의 구동회로
KR20040064213A (ko) * 2001-11-30 2004-07-16 마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드 플라즈마 디스플레이 패널에서의 수직 방향 누화 억제
KR20060086767A (ko) * 2005-01-27 2006-08-01 엘지전자 주식회사 플라즈마 표시 패널의 에너지 회수 회로
KR100851113B1 (ko) * 2005-07-14 2008-08-08 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
CN101356560B (zh) * 2006-08-10 2010-12-29 松下电器产业株式会社 等离子显示装置以及等离子显示面板的驱动方法
JP2009192779A (ja) * 2008-02-14 2009-08-27 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
CN101727822B (zh) * 2008-12-29 2011-12-07 四川虹欧显示器件有限公司 用于等离子显示器的扫描电极驱动电路和驱动方法
JP2010175771A (ja) * 2009-01-29 2010-08-12 Panasonic Corp プラズマディスプレイ装置
JP5169960B2 (ja) * 2009-04-08 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011191235A (ja) * 2010-03-16 2011-09-29 Hitachi Automotive Systems Ltd 電圧異常検出回路

Also Published As

Publication number Publication date
CN103299357A (zh) 2013-09-11
WO2012114735A1 (ja) 2012-08-30
JPWO2012114735A1 (ja) 2014-07-07
US20130313981A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
KR101057930B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR101187476B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
JP5310876B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20090081366A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR20130098435A (ko) 플라즈마 디스플레이 장치
KR101185635B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2009192650A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2013111588A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5252095B2 (ja) プラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102029A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012035761A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
WO2012081231A1 (ja) プラズマディスプレイ装置
WO2012102031A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2013046652A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102033A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application