KR20130096325A - 태양전지와 그 제조 방법, 및 태양전지 모듈 - Google Patents

태양전지와 그 제조 방법, 및 태양전지 모듈 Download PDF

Info

Publication number
KR20130096325A
KR20130096325A KR1020137019781A KR20137019781A KR20130096325A KR 20130096325 A KR20130096325 A KR 20130096325A KR 1020137019781 A KR1020137019781 A KR 1020137019781A KR 20137019781 A KR20137019781 A KR 20137019781A KR 20130096325 A KR20130096325 A KR 20130096325A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
solar cell
melting point
insulating layer
Prior art date
Application number
KR1020137019781A
Other languages
English (en)
Other versions
KR101329222B1 (ko
Inventor
다이스케 아다치
켄지 야마모토
호세 루이스 헤르난데스
닉 발크스
Original Assignee
가부시키가이샤 가네카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 가네카 filed Critical 가부시키가이샤 가네카
Publication of KR20130096325A publication Critical patent/KR20130096325A/ko
Application granted granted Critical
Publication of KR101329222B1 publication Critical patent/KR101329222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H10F77/247—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers comprising indium tin oxide [ITO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/542—Dye sensitized solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)

Abstract

본 발명의 태양전지는, 광전변환부(50)의 하나의 주면 상에 집전극(7)을 가진다. 집전극(7)은, 광전변환부(50)측으로부터 순서대로 제 1 도전층(71)과 제 2 도전층(72)을 포함하며, 또한, 제 1 도전층(71)과 상기 제 2 도전층(72) 사이에 절연층(9)을 포함한다. 제 1 도전층(71)은 저융점 재료를 포함하고, 제 2 도전층(72)의 일부는, 예컨대 절연층의 개구를 통해, 제 1 도전층(71)에 통전되어 있다. 제 2 도전층은 도금법에 의해 형성되는 것이 바람직하다. 또한, 제 1 도전층과 제 2 도전층을 통전시키기 위해, 제 2 도전층의 형성 전에 가열에 의한 어닐링이 이루어져, 절연층에 개구부가 형성되는 것이 바람직하다.

Description

태양전지와 그 제조 방법, 및 태양전지 모듈{SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE}
본 발명은, 태양전지 및 그 제조 방법, 그리고, 태양전지 모듈에 관한 것이다.
에너지 문제나 지구환경 문제가 심각해짐에 따라, 화석연료를 대신할 대체 에너지로서, 태양전지가 주목받고 있다. 태양전지의 경우, 반도체 접합 등으로 이루어진 광전변환부로의 광 조사에 의해 발생한 캐리어(전자 및 정공)를 외부회로로 취출(取出)함으로써, 발전(發電)이 이루어진다. 광전변환부에서 발생한 캐리어를 효율적으로 외부회로로 취출하기 위해, 태양전지의 광전변환부 상에는 집전극(集電極)이 설치된다.
예컨대, 단결정 실리콘 기판이나 다결정 실리콘 기판을 이용한 결정 실리콘계의 태양전지에서는, 수광면에 가느다란 금속으로 이루어진 집전극이 설치된다. 또한, 결정 실리콘 기판 상에, 비정질 실리콘층 및 투명전극층을 가지는 헤테로 접합 태양전지의 경우도, 투명전극층 상에 집전극이 설치된다.
비정질 실리콘 박막이나 결정질 실리콘 박막 등을 이용한 실리콘계 박막 태양전지나, CIGS, CIS 등의 화합물 태양전지, 유기 박막 태양전지, 색소 증감 태양전지 등의 박막 태양전지에서는, 수광면의 표면저항을 감소시키기 위해, 광전변환부의 수광면측 표면에 투명전극층이 설치된다. 이러한 구성에 있어서는, 투명전극층이 집전극으로서의 기능을 할 수 있기 때문에, 원리적으로는 별도의 집전극을 설치하는 것이 불필요하다. 그러나, 투명전극층을 구성하는 산화인듐주석(ITO)이나 산화아연 등의 도전성 산화물은, 금속에 비해 저항률이 높기 때문에, 태양전지 셀의 내부저항이 높아지는 문제가 있다. 이 때문에, 투명전극층의 표면에, 집전극(보조전극으로서의 금속전극)을 설치하여, 전류 취출 효율을 높이는 작업이 행해지고 있다.
태양전지의 집전극은, 일반적으로, 스크린 인쇄법에 의해, 은 페이스트를 패턴 인쇄함으로써 형성된다. 이 방법은, 공정 자체는 단순하지만, 은의 재료비용이 높고, 또한 수지를 함유하는 은 페이스트 재료가 이용되기 때문에, 집전극의 저항률이 높아진다는 문제가 있다. 은 페이스트를 이용하여 형성된 집전극의 저항률을 작게 하기 위해서는, 은 페이스트를 두껍게 인쇄할 필요가 있다. 그러나, 인쇄 두께를 크게 하면, 전극의 선 폭도 커지기 때문에, 전극의 세선화(細線化)가 곤란하며, 집전극에 의한 차광 손실이 커진다.
이러한 과제를 해결하기 위한 방법으로서, 재료 비용 및 프로세스 비용의 면에서 우수한 도금법에 의해 집전극을 형성하는 방법이 알려져 있다. 예컨대, 특허문헌 1∼3에서는, 광전변환부를 구성하는 투명전극 상에, 구리 등으로 이루어진 금속층이 도금법에 의해 형성된 태양전지법이 개시되어 있다. 이 방법에 있어서는, 우선, 광전변환부의 투명전극층 상에, 집전극의 형상에 대응하는 개구부를 가지는 레지스트 재료층(절연층)이 형성되고, 투명전극층의 레지스트 개구부에, 전기도금에 의해 금속층이 형성된다. 이후, 레지스트가 제거됨으로써, 소정 형상의 집전극이 형성된다.
특허문헌 3에서는, 하지(下地)전극층 형성 후에 마스크를 이용하여 도금 전극층을 형성함으로써, 도금 전극의 선 폭을 하지전극층 이하로 하는 것이 개시되어 있다. 또한, 특허문헌 3에서는, 도금액이 잔류된 상태의 태양전지가 고온고습한 환경 하에 폭로되면 태양전지 특성이 열화(劣化)되는 문제를 감안하여, 도금 공정 후에 기판에 부착된 도금액을 물이나 유기용매 등에 의해 세정 제거하는 내용이 개시되어 있다.
비특허문헌 1에서는, 자기조직화 단분자막을 매우 얇은 레지스트로서 이용함으로써 금속 패턴을 형성하는 방법이 개시되어 있으며, 금속 패턴 형성방법의 하나로서 전기도금법이 거론되어 있다.
특허문헌 4에서는, 투명전극층 상에 고분자 수지로 이루어진 패시베이션층(절연층)을 형성하고, 그 위에, 도전성 페이스트로 이루어진 하지전극과 금속층으로 이루어진 집전극을 형성하는 방법이 제안되어 있으며, 금속층은 하지전극 상에 전기도금에 의해 형성된다. 이 방법에서는, 하지전극 형성시에 페이스트에 포함되는 용제나 모노머 성분에 의해 패시베이션층이 부분적으로 용해되어, 투명전극과 집전극 간의 전기적인 접촉(contact)이 얻어진다. 또한, 절연층 상에 하지전극이 형성되기 때문에, 반도체층의 결함부분과 하지전극 간의 접촉으로 인한 션트(shunt)나 쇼트(short)가 방지된다.
집전극을 형성하는 다른 방법으로서, 비특허문헌 2에서는, 결정 실리콘계 태양전지의 표면에 질화실리콘 등으로 이루어진 절연층을 형성한 다음, 은 페이스트를 스크린 인쇄법으로 패턴 인쇄하여, 고온으로 소성하는 방법이 제안되어 있다. 이 방법에서는, 은 페이스트가 고온으로 소성되기 때문에, 절연층이 용융되어, 은 페이스트 중의 은 입자와 결정 실리콘 간의 전기적 접속이 얻어진다.
일본 특허공보 S60-66426호 일본 특허공개공보 2000-58885호 일본 특허공개공보 2010-98232호 일본 특허공보 H05-63218호
Y.Xia 외 Microelectronic Engineering 32권 255페이지 1996년 A.Nguyen 외 35th IEEE Photovoltaic Specialist Conference 2009년
특허문헌 1∼3의 방법에 있어서, 세선 패턴의 집전극을 형성하기 위해서는, 레지스트 재료가 필요하다. 레지스트 재료는 고가일 뿐만 아니라, 도금을 행하기 위한 하지층 형성 공정이나 레지스트 제거 공정 등, 전극 형성을 위한 공수(工數)가 번잡해지기 때문에, 제조비용이 현저히 증대된다는 문제가 있다. 또한, 투명전극층은 저항률이 높기 때문에, 하지전극층을 설치하지 않고, 투명전극층 상에 금속전극층으로 이루어진 패턴 집전극이 전기도금에 의해 형성되면, 투명전극층의 면(面)내에서의 전압강하로 인해, 집전극(금속전극층)의 막 두께가 불균일해진다는 문제가 있다. 또한, 특허문헌 3과 같이, 집전극 패턴에 대응하는 마스크를 이용할 경우, 마스크를 제작하기 위한 비용이나 공수가 필요해져, 실용화에 부적합하다는 문제가 있다.
비특허문헌 1과 같은 단분자막을 이용하는 방법은, 광밀폐(optical confinement)를 위해 표면에 요철을 가지는 태양전지에는 적용이 곤란한 것으로 추측된다. 즉, 태양전지에서는, 광전변환부의 광 입사측에 요철구조를 형성하여, 입사광을 산란시킴으로써 광로 길이를 증대시키는 「광밀폐」가 행해지는데, 요철구조 상에 단분자막을 균일하게 형성하는 것은 곤란한 것으로 추측되며, 단분자막 만으로는 레지스트로서 적절하게 기능하지 않을 경우가 있는 것으로 생각된다.
특허문헌 4와 같이, 패시베이션층의 일부를 용해하는 방법에서는, 투명전극층과 집전극 사이의 접촉 저항을 충분히 낮추는 것이 곤란하다는 문제가 있다. 또한, 비특허문헌 2에 기재된 방법에서는, 은 페이스트의 소성을 위해 고온(예컨대, 700∼800℃)의 프로세스가 필요하므로, 광전변환층을 구성하는 박막의 열화나 투명전극층의 저항 증대가 발생하는 문제가 있다. 특히, 박막 태양전지나 헤테로 접합 태양전지와 같이 비정질 실리콘계 박막을 가지는 태양전지에서는, 소성을 위한 고온 프로세스로 인해, 변환 특성이 현저히 저하되는 경향이 있다.
본 발명은, 상기와 같은 태양전지의 집전극 형성에 관련된 종래기술의 문제점을 해결하여, 태양전지의 변환효율을 향상시키는 것, 및 태양전지의 제조비용을 저감시키는 것을 목적으로 한다.
본 발명자들은 상기의 과제를 감안하여 예의 검토한 결과, 소정의 집전극을 이용함으로써, 결정 실리콘계 태양전지의 변환효율을 향상시키는 것이 가능하며, 더욱이 해당 집전극을 저비용으로 형성가능함을 알아내어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 광전변환부와, 광전변환부의 하나의 주면(主面) 상의 집전극을 가지는 태양전지에 관한 것이다. 본 발명의 태양전지의 집전극은, 광전변환부측으로부터 순서대로 제 1 도전층과 제 2 도전층을 포함하고, 또한, 상기 제 1 도전층과 상기 제 2 도전층 사이에 절연층을 가진다. 제 1 도전층은 저융점 재료를 포함하며, 제 2 도전층의 일부가 제 1 도전층에 통전(通電)되어 있다.
하나의 실시형태에 있어서, 본 발명의 태양전지는, 상기 광전변환부가 하나의 도전형 결정 실리콘 기판의 하나의 주면 상에 실리콘계 박막 및 투명전극층을 상기한 순서대로 가지며, 투명전극층 상에 집전극을 가지는 결정 실리콘계 태양전지(헤테로 접합 태양전지)이다.
하나의 실시형태에 있어서, 본 발명의 태양전지는, 상기 광전변환부가 하나의 도전형 결정 실리콘 기판의 하나의 주면 상에 역(逆)도전형의 확산층을 가지며, 확산층 상에 집전극을 가지는 결정 실리콘계 태양전지이다.
하나의 실시형태에 있어서, 본 발명의 태양전지는, 상기 광전변환부가 반도체 박막의 pn 접합 또는 pin 접합의 하나의 주면 상에 투명전극층을 가지며, 투명전극층 상에 상기 집전극을 가지는 박막 태양전지이다.
본 발명에 있어서, 제 1 도전층의 저융점 재료의 열유동 개시 온도(T1)는, 광전변환부의 내열온도보다 저온이다. 예컨대, 헤테로 접합 태양전지라면, 저융점 재료의 열유동 개시 온도(T1)는, 광전변환부를 구성하는 투명전극층의 내열온도인 250℃보다 저온인 것이 바람직하다. 또한, 저융점 재료는 도전성인 것이 바람직하며, 금속재료를 포함하는 것이 바람직하다.
본 발명의 하나의 실시형태에 있어서, 제 1 도전층은, 저융점 재료의 열유동 개시 온도(T1)보다 고온의 열유동 개시 온도(T2)를 가지는 고융점 재료를 포함한다.
본 발명의 하나의 실시형태에 있어서, 제 2 도전층은, 상기 절연층의 개구부를 통해 제 1 도전층에 통전되어 있다.
본 발명의 하나의 실시형태에 있어서, 절연층은, 광전변환부의 제 1 도전층 비형성 영역 상에도 형성되어 있다. 또한, 절연층은, 물과의 접촉각(θ)이 20°이상인 것이 바람직하다. 절연층의 물과의 접촉각을 상기 범위로 하기 위해, 하나의 실시형태에 있어서는, 절연층 표면에 발수(撥水)처리가 실시된다.
또한, 본 발명은, 상기 태양전지를 구비하는 태양전지 모듈에 관한 것이다.
또한, 본 발명은 상기의 구성을 가지는 태양전지의 제조 방법에 관한 것이다. 본 발명의 제조 방법은, 광전변환부 상에 저융점 재료를 포함하는 제 1 도전층이 형성되는 제 1 도전층 형성 공정; 제 1 도전층 상에 절연층이 형성되는 절연층 형성 공정; 제 1 도전층이 가열되는 어닐링 공정; 및, 도금법에 의해 제 2 도전층이 형성되는 도금 공정;을 상기한 순서대로 가진다. 본 발명의 제조 방법에 따르면, 어닐링 공정에서 가열이 행해짐으로써, 저융점 재료에 열유동이 발생하여, 그 위에 형성된 절연층에 변형이 생긴다. 이 때문에, 도금 공정에 있어서, 절연층에 발생한 변형부를 기점으로 하여, 제 2 도전층을 석출시킬 수 있다. 상기 변형부는, 바람직하게는 개구부이다.
본 발명의 제조 방법에서는, 어닐링 공정에 있어서, 상기 저융점 재료의 열유동 개시 온도(T1)보다 고온의 어닐링 온도(Ta)로 가열이 이루어지는 것이 바람직하다. 또한, 어닐링 온도(Ta)가, 광전변환부의 내열온도보다 저온인 것이 바람직하다. 또한, 제 1 도전층이 열유동 개시 온도(T2)의 고융점 재료를 함유할 경우, 어닐링 온도(Ta)는, T1＜Ta＜T2를 만족시키는 것이 바람직하다.
본 발명의 제조 방법의 하나의 실시형태에서는, 어닐링 공정보다도 전에, 발수처리 공정을 가진다. 상기 발수처리는, 절연층 형성 공정 후에, 상기 절연층 상에 실시되는 것이 바람직하다.
본 발명에 따르면, 도금법에 의해 집전극이 형성가능하기 때문에, 집전극이 저(低)저항화되어, 태양전지의 변환효율을 향상시킬 수 있다. 또한, 종래기술의 도금법에 의한 집전극의 형성 방법에서는, 절연층의 패터닝 프로세스가 필요하지만, 본 발명에 따르면 패턴 형성을 위한 마스크나 레지스트를 이용하지 않고 도금법에 의한 패턴 전극의 형성이 가능하다. 이 때문에, 고효율의 태양전지를 저렴하게 제공할 수 있다.
도 1은, 본 발명의 태양전지를 나타낸 모식적인 단면도이다.
도 2는, 하나의 실시형태에 따른 헤테로 접합 태양전지를 나타낸 모식적인 단면도이다.
도 3은, 본 발명의 하나의 실시형태에 따른 태양전지의 제조 공정의 개념도이다.
도 4는, 저융점 재료의 가열시의 형상 변화의 일례를 나타낸 개념도이다.
도 5는, 저융점 재료분말의 가열시의 형상 변화, 및 넥킹(necking)에 대해 설명하기 위한 개념도이다.
도 6은, 소결 넥킹이 발생한 금속미립자의 SEM 사진이다.
도 7은, 도금 장치의 구조의 모식도이다.
도 8은, 접촉각의 측정 방법을 설명하기 위한 개념도이다.
도 9는, 하나의 실시형태에 따른 태양전지의 제조 공정의 개념도이다.
도 10은, 실시예에 있어서의 절연층의 광학 특성을 나타낸 도면이다.
도 1에 모식적으로 나타낸 바와 같이, 본 발명의 태양전지(100)는, 광전변환부(50)의 하나의 주면 상에 집전극(70)을 구비한다. 집전극(70)은, 광전변환부(50)측으로부터 순서대로, 저융점 재료를 포함하는 제 1 도전층(71)과 제 2 도전층(72)을 포함한다. 제 1 도전층(71)과 제 2 도전층(72) 사이에는 절연층(9)이 형성되어 있다. 제 2 도전층(72)의 일부는, 예컨대 절연층(9)의 개구부(9h)를 통해, 제 1 도전층(71)에 통전되어 있다. 제 1 도전층(71)의 저융점 재료는, 광전변환부(50)의 내열온도보다 저온의 열유동 개시 온도(T1)를 가지는 것이 바람직하다. 열유동 개시 온도(T1)는, 예컨대 250℃ 이하이다.
이하에서는, 본 발명의 하나의 실시형태인 헤테로 접합 결정 실리콘 태양전지(이하, 「헤테로 접합 태양전지」로 기재하는 경우가 있음)를 예로 들어, 본 발명을 보다 상세히 설명한다. 헤테로 접합 태양전지는, 하나의 도전형 단결정 실리콘 기판의 표면에, 단결정 실리콘과는 밴드갭(bandgap)이 다른 실리콘계 박막을 가짐으로써, 확산 전위가 형성된 결정 실리콘계 태양전지이다. 실리콘계 박막으로서는 비정질인 것이 바람직하다. 그 중에서도, 확산 전위를 형성하기 위한 도전형 비정질 실리콘계 박막과 결정 실리콘 기판 사이에, 얇은 진성(眞性)의 비정질 실리콘층을 개재(介在)시킨 것은, 변환효율이 가장 높은 결정 실리콘 태양전지의 형태의 하나로 알려져 있다.
도 2는, 본 발명의 하나의 실시형태에 따른 결정 실리콘계 태양전지의 모식적인 단면도이다. 결정 실리콘계 태양전지(101)는, 광전변환부(50)로서, 하나의 도전형 단결정 실리콘 기판(1)의 일방의 면(광 입사측의 면)에, 도전형 실리콘계 박막(3a) 및 광 입사측 투명전극층(6a)을 상기한 순서대로 가진다. 하나의 도전형 단결정 실리콘 기판(1)의 타방의 면(광 입사측의 면)에는, 도전형 실리콘계 박막(3b) 및 이면측 투명전극층(6b)을 상기한 순서대로 가지는 것이 바람직하다. 광전변환부(50) 표면의 광 입사측 투명전극층(6a) 상에는, 제 1 도전층(71) 및 제 2 도전층(72)을 포함하는 집전극(70)이 형성되어 있다. 제 1 도전층(71)과 제 2 도전층(72) 사이에는 절연층(9)이 형성되어 있다.
하나의 도전형 단결정 실리콘 기판(1)과 도전형 실리콘계 박막(3a, 3b) 사이에는, 진성 실리콘계 박막(2a, 2b)을 가지는 것이 바람직하다. 이면측 투명전극층(6b) 상에는 이면 금속전극(8)을 가지는 것이 바람직하다.
우선, 본 발명의 결정 실리콘계 태양전지에 있어서의, 하나의 도전형 단결정 실리콘 기판(1)에 대해 설명한다. 일반적으로, 단결정 실리콘 기판은, 도전성을 부여하기 위해, 실리콘에 대해 전하를 공급하는 불순물을 함유하고 있다. 단결정 실리콘 기판은, 실리콘 원자에 전자를 도입하기 위한 원자(예컨대, 인)를 함유시킨 n형과, 실리콘 원자에 정공을 도입하는 원자(예컨대, 붕소)를 함유시킨 p형이 있다. 즉, 본 발명에 있어서의 「하나의 도전형」이란, n형 또는 p형 중 어느 일방임을 의미한다.
헤테로 접합 태양전지에서는, 단결정 실리콘 기판에 입사한 광이 가장 많이 흡수되는 입사측의 헤테로 접합을 역접합으로 하여 강한 전기장(電場)을 형성함으로써, 전자·정공쌍을 효율적으로 분리회수할 수 있다. 이 때문에, 광 입사측의 헤테로 접합은 역접합인 것이 바람직하다. 한편, 정공과 전자를 비교했을 경우, 유효 질량 및 산란 단면적이 작은 전자 쪽이, 일반적으로 이동도가 크다. 이상과 같은 관점에서, 헤테로 접합 태양전지에 이용되는 단결정 실리콘 기판(1)은, n형 단결정 실리콘 기판인 것이 바람직하다. 단결정 실리콘 기판(1)은, 광밀폐의 관점에서, 표면에 텍스처(texture) 구조를 가지는 것이 바람직하다.
텍스처가 형성된 하나의 도전형 단결정 실리콘 기판(1)의 표면에, 실리콘계 박막이 제막(製膜)된다. 실리콘계 박막의 제막방법으로서는, 플라즈마 CVD법이 바람직하다. 플라즈마 CVD법에 의한 실리콘계 박막의 형성 조건으로서는, 기판 온도 100∼300℃, 압력 20∼2600Pa, 고주파 파워 밀도 0.004∼0.8W/㎠가 바람직하게 이용된다. 실리콘계 박막의 형성에 사용되는 원료 가스로서는, SiH4, Si2H6 등의 실리콘 함유 가스, 또는 실리콘계 가스와 H2와의 혼합 가스가 바람직하게 이용된다.
도전형 실리콘계 박막(3)은, 하나의 도전형 또는 역도전형의 실리콘계 박막이다. 예컨대, 하나의 도전형 단결정 실리콘 기판(1)으로서 n형이 이용될 경우, 하나의 도전형 실리콘계 박막, 및 역도전형 실리콘계 박막은, 각각 n형, 및 p형이 된다. p형 또는 n형 실리콘계 박막을 형성하기 위한 도펀트 가스로서는, B2H6 또는 PH3 등이 바람직하게 이용된다. 또한, P나 B와 같은 불순물의 첨가량은 미량이어도 되므로, 미리 SiH4나 H2로 희석된 혼합 가스를 이용하는 것이 바람직하다. 도전형 실리콘계 박막의 제막 시에, CH4, CO2, NH3, GeH4 등의 이종 원소를 포함하는 가스를 첨가하여, 실리콘계 박막을 합금화함으로써, 실리콘계 박막의 에너지 갭을 변경할 수도 있다.
실리콘계 박막으로서는, 비정질 실리콘 박막, 미결정(微結晶) 실리콘(비정질 실리콘과 결정질 실리콘을 포함하는 박막) 등을 들 수 있다. 그 중에서도 비정질 실리콘계 박막을 이용하는 것이 바람직하다. 예컨대, 하나의 도전형 단결정 실리콘 기판(1)으로서 n형 단결정 실리콘 기판을 이용한 경우의 광전변환부(50)의 적합한 구성으로서는, 투명전극층(6a)/p형 비정질 실리콘계 박막(3a)/i형 비정질 실리콘계 박막(2a)/n형 단결정 실리콘 기판(1)/i형 비정질 실리콘계 박막(2b)/n형 비정질 실리콘계 박막(3b)/투명전극층(6b)의 순(順)인 적층 구성을 들 수 있다. 이 경우, 상술한 이유에서, ｐ층측을 광 입사면으로 하는 것이 바람직하다.
진성 실리콘계 박막(2a, 2b)으로서는, 실리콘과 수소로 구성되는 i형 수소화 비정질 실리콘이 바람직하다. 단결정 실리콘 기판 상에, CVD법에 의해 i형 수소화 비정질 실리콘이 제막되면, 단결정 실리콘 기판으로의 불순물 확산을 억제하면서 표면 패시베이션(passivation)을 유효하게 행할 수 있다. 또한, 막 중의 수소량을 변화시킴으로써, 에너지 갭으로 캐리어 회수를 행함에 있어서 유효한 프로파일을 갖도록 할 수 있다.
p형 실리콘계 박막은, p형 수소화 비정질 실리콘층, p형 비정질 실리콘 카바이드층, 또는 p형 비정질 실리콘 옥사이드층인 것이 바람직하다. 불순물 확산의 억제나 직렬저항 저하의 관점에서는 p형 수소화 비정질 실리콘층이 바람직하다. 한편, p형 비정질 실리콘 카바이드층 및 p형 비정질 실리콘 옥사이드층은, 와이드 갭의 저굴절률층이기 때문에, 광학적인 로스를 감소시킬 수 있다는 점에서 바람직하다.
헤테로 접합 태양전지(101)의 광전변환부(50)는, 도전형 실리콘계 박막(3a, 3b) 상에, 투명전극층(6a, 6b)을 구비하는 것이 바람직하다. 투명전극층은, 투명전극층 형성 공정에 의해 형성된다. 투명전극층(6a, 6b)은, 도전성 산화물을 주성분으로 한다. 도전성 산화물로서는, 예컨대, 산화아연이나 산화인듐, 산화주석을 단독 또는 혼합하여 이용할 수 있다. 도전성, 광학 특성, 및 장기 신뢰성의 관점에서, 산화인듐을 포함한 인듐계 산화물이 바람직하며, 그 중에서도 산화인듐주석(ITO)을 주성분으로 하는 것이 보다 바람직하게 이용된다. 여기서 「주성분으로 한다」란, 함유량이 50중량％보다 많음을 의미하며, 70중량％ 이상인 것이 바람직하고, 90중량% 이상이면 더욱 바람직하다. 투명전극층은, 단층이어도 좋고, 복수의 층으로 이루어진 적층구조여도 좋다.
투명전극층에는, 도핑제를 첨가할 수 있다. 예컨대, 투명전극층으로서 산화아연이 이용되는 경우, 도핑제로서는, 알루미늄이나 갈륨, 붕소, 규소, 탄소 등을 들 수 있다. 투명전극층으로서 산화인듐이 이용되는 경우, 도핑제로서는, 아연이나 주석, 티탄, 텅스텐, 몰리브덴, 규소 등을 들 수 있다. 투명전극층으로서 산화주석이 이용되는 경우, 도핑제로서는, 불소 등을 들 수 있다.
도핑제는, 광 입사측 투명전극층(6a) 및 이면측 투명전극층(6b)의 일방 혹은 양방에 첨가할 수 있다. 특히, 광 입사측 투명전극층(6a)에 도핑제를 첨가하는 것이 바람직하다. 광 입사측 투명전극층(6a)에 도핑제를 첨가함으로써, 투명전극층 자체가 저저항화되는 동시에, 투명전극층(6a)과 집전극(7) 사이에서의 저항 손실을 억제할 수 있다.
광 입사측 투명전극층(6a)의 막 두께는, 투명성, 도전성, 및 광반사 감소의 관점에서, 10㎚ 이상이고 140㎚ 이하인 것이 바람직하다. 투명전극층(6a)의 역할은, 집전극(7)으로의 캐리어 수송으로서, 이를 위해 필요한 도전성이 있으면 되며, 막 두께는 10㎚ 이상인 것이 바람직하다. 막 두께를 140㎚ 이하로 함으로써, 투명전극층(6a)에서의 흡수 로스가 작아, 투과율 저하에 따른 광전변환효율의 저하를 억제할 수 있다. 또한, 투명전극층(6a)의 막 두께가 상기 범위 내이면, 투명전극층 내의 캐리어 농도 상승도 막을 수 있기 때문에, 적외역(赤外域)의 투과율 저하에 따른 광전변환효율의 저하도 억제된다.
투명전극층의 제막방법은, 특별히 한정되지 않지만, 스퍼터법 등의 물리 기상 퇴적법이나, 유기 금속 화합물과 산소 또는 물과의 반응을 이용한 화학 기상 퇴적(MOCVD)법 등이 바람직하다. 어느 제막방법에 있어서도, 열이나 플라즈마 방전에 의한 에너지를 이용할 수 있다.
투명전극층 제작시의 기판 온도는, 적절히 설정된다. 예컨대, 실리콘계 박막으로서 비정질 실리콘계 박막이 이용되는 경우, 200℃ 이하가 바람직하다. 기판 온도를 200℃ 이하로 함으로써, 비정질 실리콘층으로부터의 수소의 이탈이나, 그에 따른 실리콘 원자에 대한 단글링 본드(dangling-bond)의 발생을 억제할 수 있으며, 결과적으로 변환효율을 향상시킬 수 있다.
이면측 투명전극층(6b) 상에는, 이면 금속전극(8)이 형성되는 것이 바람직하다. 이면 금속전극(8)으로서는, 근적외(近赤外) 내지 적외(赤外)역의 반사율이 높고, 또한 도전성이나 화학적 안정성이 높은 재료를 이용하는 것이 바람직하다. 이러한 특성을 만족하는 재료로서는, 은이나 알루미늄 등을 들 수 있다. 이면 금속전극층의 제막방법은, 특별히 한정되지 않으나, 스퍼터법이나 진공증착법 등의 물리 기상 퇴적법이나, 스크린 인쇄 등의 인쇄법 등이 적용 가능하다.
투명전극층(6a) 상에, 집전극(7)이 형성된다. 집전극(7)은, 제 1 도전층(71)과, 제 2 도전층(72)을 포함한다. 제 1 도전층(71)은, 저융점 재료를 포함한다. 저융점 재료는, 광전변환부의 내열 온도보다 저온의 열유동 개시 온도(T1)를 가지는 것이 바람직하다.
제 1 도전층(71)과 제 2 도전층(72) 사이에는, 절연층(9)이 형성된다. 본 발명의 집전극(7)에 있어서, 제 2 도전층(72)의 일부는, 제 1 도전층(71)에 통전되어 있다. 여기서 「일부가 통전되어 있다」란, 전형적으로는 절연층에 개구부가 형성되고, 그 개구부에 제 2 도전층의 재료가 충전되어 있음으로써, 통전되어 있는 상태를 말한다. 기타, 절연층(9)의 일부의 막 두께가, 수 ㎚ 정도로 매우 얇아짐으로써, 제 2 도전층(72)이 제 1 도전층(71)에 통전되어 있는 것도 포함한다. 예컨대, 제 1 도전층(71)의 저융점 재료가 알루미늄 등의 금속재료일 경우, 그 표면에 형성된 산화 피막(절연층에 상당함)을 통해 제 1 도전층(71)과 제 2 도전층 간이 통전되어 있는 상태를 들 수 있다.
본 발명에서는, 제 2 도전층(72)이, 절연층(9)의 개구부(9h)를 통해 제 1 도전층(71)과 통전되어 있는 것이 바람직하다. 개구부의 형성방법은 특별히 한정되지 않으나, 본 발명에서는, 제 1 도전층(71) 상에 절연층(9)을 형성한 후, 저융점 재료의 열유동 개시 온도(T1) 이상으로 가열(어닐링)하는 방법이 적절하게 채용된다. 제 1 도전층이 가열됨으로써, 저융점 재료가 유동상태가 되어, 제 1 도전층의 표면형상에 변화가 생기며, 이에 따라 상기 제 1 도전층(71) 상에 형성되어 있는 절연층(9)에 개구(균열)를 발생시킬 수 있다.
이하에서는, 본 발명에 있어서의 집전극 제조 방법의 바람직한 형태를 도면에 근거하여 설명한다. 도 3은, 태양전지의 광전변환부(50) 상으로의 집전극(70) 형성 방법의 하나의 실시형태를 나타낸 공정개념도이다. 본 실시형태에서는, 우선, 광전변환부(50)가 준비된다(광전변환부 준비 공정, 도 3의 (A)). 예컨대, 헤테로 접합 태양전지의 경우는, 전술한 바와 같이, 하나의 도전형 실리콘 기판 상에, 실리콘계 박막 및 투명전극층을 구비하는 광전변환부가 준비된다.
광전변환부의 하나의 주면 상에, 저융점 재료(711)를 포함하는 제 1 도전층(71)이 형성된다(제 1 도전층 형성 공정, 도 3의 (B)). 제 1 도전층(71) 상에는, 절연층(9)이 형성된다(절연층 형성 공정, 도 3의 (C)). 절연층(9)은, 제 1 도전층(71) 상에만 형성되어 있어도 되며, 광전변환부(50)의 제 1 도전층(71)이 형성되어 있지 않은 영역(제 1 도전층 비형성 영역) 상에도 형성되어 있어도 된다. 특히, 헤테로 접합 태양전지와 같이, 광전변환부(50)의 표면에 투명전극층이 형성되어 있는 경우는, 제 1 도전층 비형성 영역 상에도 절연층(9)이 형성되는 것이 바람직하다.
절연층(9)이 형성된 후, 가열에 의한 어닐링이 실시된다(어닐링 공정, 도 3의 (D)). 어닐링 공정에 의해, 제 1 도전층(71)이 어닐링 온도(Ta)로 가열되어, 저융점 재료가 열유동함으로써 표면형상이 변화되고, 이에 따라 제 1 도전층(71) 상에 형성된 절연층(9)에 변형이 생긴다. 절연층(9)의 변형은, 전형적으로는, 절연층에 개구부(9h)가 형성되는 것이다. 개구부(9h)는, 예컨대 균열된 형상으로 형성된다.
어닐링 후에, 도금법에 의해 제 2 도전층(72)이 형성된다(도금 공정, 도 3의 (E)). 제 1 도전층(71)은 절연층(9)에 의해 피복되어 있는데, 절연층(9)에 개구부(9h)가 형성된 부분에서는, 제 1 도전층(71)이 노출된 상태이다. 이 때문에, 제 1 도전층이 도금액에 노출되게 되어, 이 개구부(9h)를 기점으로 하여 금속의 석출이 가능해진다. 이러한 방법에 따르면, 집전극의 형상에 대응하는 개구부를 가지는 레지스트 재료층을 마련하지 않더라도, 집전극의 형상에 대응하는 제 2 도전층을 도금법에 의해 형성할 수 있다.
제 1 도전층(71)은, 도금법에 의해 제 2 도전층이 형성될 때의 도전성 하지층으로서 기능하는 층이다. 이 때문에, 제 1 도전층은 전해 도금의 하지층으로서 기능할 수 있을 정도의 도전성을 가지고 있으면 된다. 참고로, 본 명세서에 있어서는, 체적저항률이 10-2Ω·㎝ 이하이면, 도전성이라고 정의한다. 또한, 체적저항률이, 102Ω·㎝ 이상이면, 절연성이라고 정의한다.
제 1 도전층(71)의 막 두께는, 비용적인 관점에서 보면, 20㎛ 이하가 바람직하고, 10㎛ 이하가 더욱 바람직하다. 한편, 제 1 도전층(71)의 라인 저항을 원하는 범위로 하는 관점에서 보면, 막 두께는 0.5㎛ 이상이 바람직하고, 1㎛ 이상이 더욱 바람직하다.
제 1 도전층(71)은, 열유동 개시 온도(T1)의 저융점 재료를 포함한다. 열유동 개시 온도란, 가열에 의해 재료가 열유동을 발생시켜, 저융점 재료를 포함하는 층의 표면형상이 변화되는 온도이며, 전형적으로는 융점이다. 고분자 재료나 유리에서는, 융점보다 저온에서 재료가 연화되어 열유동을 발생시키는 경우가 있다. 이러한 재료에서는, 열유동 개시 온도 = 연화점이라 정의할 수 있다. 연화점이란, 점도가 4.5×106Pa·s가 되는 온도이다(유리의 연화점의 정의와 동일).
저융점 재료는, 어닐링 공정에 있어서 열유동을 발생시켜, 제 1 도전층(71)의 표면형상에 변화가 일어나도록 하는 것이 바람직하다. 이 때문에, 저융점 재료의 열유동 개시 온도(T1)는, 어닐링 온도(Ta)보다 저온인 것이 바람직하다. 또한, 본 발명에 있어서는, 광전변환부(50)의 내열온도보다 저온의 어닐링 온도(Ta)로 어닐링 공정이 이루어지는 것이 바람직하다. 따라서, 저융점 재료의 열유동 개시 온도(T1)는, 광전변환부의 내열온도보다 저온인 것이 바람직하다.
광전변환부의 내열온도란, 해당 광전변환부를 구비하는 태양전지(「태양전지 셀」 또는 「셀」이라고도 함) 혹은 태양전지 셀을 이용하여 제작한 태양전지 모듈의 특성이 불가역적으로 저하되는 온도이다. 예컨대, 도 2에 도시된 헤테로 접합 태양전지(101)에서는, 광전변환부(50)를 구성하는 단결정 실리콘 기판(1)은, 500℃ 이상의 고온으로 가열된 경우라도 특성 변화를 발생시키기 어렵지만, 투명전극층(6)이나 비정질 실리콘계 박막(2, 3)은 250℃ 정도로 가열되면, 열 열화(熱劣化; heat degradation)를 일으키거나, 도핑된 불순물의 확산을 일으켜, 태양전지 특성의 불가역적인 저하를 발생시키는 경우가 있다. 이 때문에, 헤테로 접합 태양전지에 있어서는, 제 1 도전층(71)은, 열유동 개시 온도(T1)가 250℃ 이하인 저융점 재료를 포함하는 것이 바람직하다.
저융점 재료의 열유동 개시 온도(T1)의 하한은 특별히 한정되지 않는다. 어닐링 공정에 있어서의 제 1 도전층의 표면형상의 변화량을 크게 하여, 절연층(9)에 개구부(9h)를 용이하게 형성하는 관점에서는, 제 1 도전층의 형성 공정에 있어서, 저융점 재료는 열유동을 발생시키지 않는 것이 바람직하다. 예컨대, 도포나 인쇄에 의해 제 1 도전층이 형성될 경우는, 건조를 위해 가열이 행해지는 경우가 있다. 이러한 경우, 저융점 재료의 열유동 개시 온도(T1)는, 제 1 도전층의 건조를 위한 가열 온도보다 고온인 것이 바람직하다. 이러한 관점에서 보면, 저융점 재료의 열유동 개시 온도(T1)는, 80℃ 이상이 바람직하고, 100℃ 이상이면 더욱 바람직하다.
저융점 재료는, 열유동 개시 온도(T1)가 상기 범위라면, 유기물이어도 되고, 무기물이어도 된다. 저융점 재료는, 전기적으로는 도전성이어도 되고, 절연성이어도 되지만, 도전성을 가지는 금속재료인 것이 바람직하다. 저융점 재료가 금속재료이면, 제 1 도전층의 저항값을 작게 할 수 있기 때문에, 전기도금에 의해 제 2 도전층이 형성될 경우에, 제 2 도전층의 막 두께의 균일성을 향상시킬 수 있다. 또한, 저융점 재료가 금속재료이면, 광전변환부(50)와 집전극(70) 간의 접촉 저항을 저하시키는 것도 가능해진다.
저융점 재료로서는, 저융점 금속재료의 단체(單體) 혹은 합금, 복수의 저융점 금속재료의 혼합물을 적절하게 이용할 수 있다. 저융점 금속재료로서는, 예컨대, 인듐이나 비스무트, 갈륨 등을 들 수 있다.
제 1 도전층(71)은, 상기의 저융점 재료에 더하여, 저융점 재료보다 상대적으로 고온인 열유동 개시 온도(T2)를 가지는 고융점 재료를 함유하는 것이 바람직하다. 제 1 도전층(71)이 고융점 재료를 가짐으로써, 제 1 도전층과 제 2 도전층을 효율적으로 통전시킬 수 있어, 태양전지의 변환효율을 향상시킬 수 있다. 예컨대, 저융점 재료로서 표면 에너지가 큰 재료가 이용될 경우, 어닐링 공정에 의해 제 1 도전층(71)이 고온에 노출되어, 저융점 재료가 액상(液相)상태가 되면, 도 4에 개념적으로 나타낸 바와 같이, 저융점 재료의 입자가 집합하여 조대(粗大)한 입상(粒狀)이 되어, 제 1 도전층(71)에 단선을 일으키는 경우가 있다. 이에 반해, 고융점 재료는 어닐링 공정에서의 가열에 의해서도 액상상태가 되지 않기 때문에, 제 1 도전층 형성재료 중에 고융점 재료를 함유함으로써, 도 4에 나타낸 바와 같은 저융점 재료의 조대화(粗大化)로 인한 제 1 도전층의 단선이 억제될 수 있다.
고융점 재료의 열유동 개시 온도(T2)는, 어닐링 온도(Ta)보다 높은 것이 바람직하다. 즉, 제 1 도전층(71)이 저융점 재료 및 고융점 재료를 함유하는 경우, 저융점 재료의 열유동 개시 온도(T1), 고융점 재료의 열유동 개시 온도(T2), 및 어닐링 공정에 있어서의 어닐링 온도(Ta)는, T1＜Ta＜T2를 만족시키는 것이 바람직하다. 고융점 재료는, 절연성 재료여도 되고 도전성 재료여도 되지만, 제 1 도전층의 저항을 보다 작게 하는 관점에서 도전성 재료가 바람직하다. 또한, 저융점 재료의 도전성이 낮은 경우는, 고융점 재료로서 도전성이 높은 재료를 이용함으로써, 제 1 도전층의 전체적인 저항을 작게 할 수 있다. 도전성의 고융점 재료로서는, 예컨대, 은, 알루미늄, 구리 등의 금속재료의 단체 혹은, 복수의 금속재료를 바람직하게 이용할 수 있다.
제 1 도전층(71)이 저융점 재료와 고융점 재료를 함유하는 경우, 그 함유비는, 상기와 같은 저융점 재료의 조대화로 인한 단선의 억제나, 제 1 도전층의 도전성, 절연층에 대한 개구부 형성의 용이성(제 2 도전층의 금속 석출의 기점(起點) 수의 증대) 등의 관점에서, 적절히 조정된다. 그 최적값은, 이용되는 재료나 입경(粒徑)의 조합에 따라 달라지겠지만, 예컨대, 저융점 재료와 고융점 재료의 중량비(저융점 재료 : 고융점 재료)는, 5:95∼67:33의 범위이다. 저융점 재료 : 고융점 재료의 중량비는, 10:90∼50:50이 더욱 바람직하고, 15:85∼35:65이면 더더욱 바람직하다.
제 1 도전층(71)의 재료로서, 금속입자 등의 입자형상 저융점 재료가 이용될 경우, 어닐링 공정에서의 절연층에 대한 개구 형성을 용이하게 하는 관점에서 보면, 저융점 재료의 입경(DL)은, 제 1 도전층의 막 두께(d)의 1/20 이상인 것이 바람직하고, 1/10 이상이면 더욱 바람직하다. 저융점 재료의 입경(DL)은, 0.25㎛ 이상이 바람직하고, 0.5㎛ 이상이면 더욱 바람직하다. 또한, 제 1 도전층(71)이, 스크린 인쇄 등의 인쇄법에 의해 형성될 경우, 입자의 입경은, 스크린 판(版)의 메시 사이즈 등에 따라 적절히 설정될 수 있다. 예컨대, 입경은, 메시 사이즈보다 작은 것이 바람직하고, 메시 사이즈의 1/2 이하이면 더욱 바람직하다. 참고로, 입자가 비구형(非球形)인 경우, 입경은, 입자의 투영 면적과 동일면적인 원의 직경(투영면적에 상당하는 원의 직경, Heywood 직경)에 의해 정의된다.
저융점 재료의 입자 형상은 특별히 한정되지 않지만, 편평한 형상 등의 비구형이 바람직하다. 또한, 구형(球形)인 입자를 소결 등의 방법에 의해 결합시켜 비구형으로 한 것도 바람직하게 이용될 수 있다. 일반적으로, 금속입자가 액상상태가 되면, 표면 에너지를 작게 하기 위해, 표면형상이 구형이 되기 쉽다. 어닐링 공정 전의 제 1 도전층의 저융점 재료가 비구형일 경우, 어닐링 공정에 의해 열유동 개시 온도(T1) 이상으로 가열되면, 입자가 구형에 가까워지기 때문에, 제 1 도전층의 표면형상의 변화량이 더욱 커진다. 이 때문에, 제 1 도전층(71) 상의 절연층(9)으로의 개구부의 형성이 용이해진다.
전술한 바와 같이, 제 1 도전층(71)은 도전성이며, 체적저항률이 10-2Ω·㎝ 이하이면 된다. 제 1 도전층(71)의 체적저항률은, 10-4Ω·㎝ 이하인 것이 바람직하다. 제 1 도전층이 저융점 재료만을 가질 경우는, 저융점 재료가 도전성을 가지고 있으면 된다. 제 1 도전층이, 저융점 재료 및 고융점 재료를 함유하는 경우는, 저융점 재료 및 고융점 재료 중, 적어도 어느 일방이 도전성을 가지고 있으면 된다. 예컨대, 저융점 재료/고융점 재료의 조합으로서는, 절연성/도전성, 도전성/절연성, 도전성/도전성을 들 수 있는데, 제 1 도전층을 보다 낮은 저항으로 하기 위해서는, 저융점 재료 및 고융점 재료의 쌍방이 도전성을 가지는 재료인 것이 바람직하다.
제 1 도전층(71)의 재료로서 상기와 같은 저융점 재료와 고융점 재료의 조합 이외에, 재료의 크기(예컨대, 입경) 등을 조정함으로써, 어닐링 공정에서의 가열로 인한 제 1 도전층의 단선을 억제하고, 변환효율을 향상시키는 것도 가능하다. 예컨대, 은, 구리, 금 등의 높은 융점을 가지는 재료도, 입경이 1㎛ 이하의 미립자라면, 융점보다 저온인 200℃ 정도 혹은 그 이하의 온도(T1')에서 소결 넥킹(미립자의 융착)을 발생시키기 때문에, 본 발명의 「저융점 재료」로서 이용할 수 있다. 이러한 소결 넥킹을 발생시키는 재료는, 소결 넥킹 개시 온도(T1') 이상으로 가열되면, 미립자의 외주부 부근에 변형이 생기기 때문에, 제 1 도전층의 표면형상을 변화시켜, 절연층(9)에 개구부를 형성할 수 있다. 또한, 미립자가 소결 넥킹 개시 온도 이상으로 가열된 경우라 하더라도, 융점(T2') 미만의 온도이면 미립자는 고상(固相)상태를 유지하기 때문에, 도 4에 나타낸 바와 같은 재료의 조대화로 인한 단선이 발생하기 어렵다. 즉, 금속미립자 등의 소결 넥킹을 발생시키는 재료는, 본 발명에 있어서의 「저융점 재료」이면서, 「고융점 재료」로서의 측면도 가지고 있다고 할 수 있다.
이와 같은 소결 넥킹을 발생시키는 재료에서는, 소결 넥킹 개시 온도(T1')＝열유동 개시 온도(T1)로 정의할 수 있다. 도 5는, 소결 넥킹 개시 온도에 대해 설명하기 위한 도면이다. 도 5의 (A)는, 소결 전의 입자를 모식적으로 나타낸 평면도이다. 소결 전이기 때문에, 입자는 서로 점(點)으로 접촉하고 있다. 도 5의 (B) 및 도 5의 (C)는, 소결이 개시된 후의 입자를, 각 입자의 중심을 지나는 단면으로 절단하였을 때의 모습을 모식적으로 나타낸 단면도이다. 도 5의 (B)는 소결 개시 후(소결 초기 단계)의 상태를, 도 5의 (C)는 (B)로부터 소결이 진행된 상태를, 각각 나타내고 있다. 도 5의 (B)에 있어서, 입자(A)(반경(rA))와 입자(B)(반경(rB)) 간의 입계(粒界)는 길이(aAB)의 점선으로 도시되어 있다.
소결 넥킹 개시 온도(T1')는, rA와 rB 중 큰 쪽의 값(max(rA, rB))과, 입계의 길이(aAB)와의 비(比), aAB/max(rA, rB)가, 0.1 이상이 될 때의 온도로 정의된다. 즉, 적어도 한 쌍의 입자의 aAB/max(rA, rB)가 0.1 이상이 되는 온도를 소결 넥킹 개시 온도라 한다. 참고로, 도 5에서는 단순화를 위해, 입자를 구형으로서 도시하고 있으나, 입자가 구형이 아닌 경우는, 입계 근방에 있어서의 입자의 곡률반경을 입자의 반경으로 간주한다. 또한, 입계 근방에 있어서의 입자의 곡률반경이 장소에 따라 달라지는 경우는, 측정점 중에서 가장 큰 곡률반경을, 그 입자의 반경으로 간주한다. 예컨대, 도 6의 (A)에 나타낸 바와 같이, 소결을 발생시킨 한 쌍의 미립자(A, B) 간에는, 길이(aAB)의 입계가 형성되어 있다. 이 경우, 입자(A)의 입계 근방의 형상은, 점선으로 표시된 가상 원(A)의 호(弧)로 근사된다. 한편, 입자(B)의 입계 근방은, 일방이 파선으로 표시된 가상 원(B1)의 호로 근사되고, 타방이 실선으로 표시된 가상 원(B2)의 호로 근사된다. 도 6의 (B)에 나타낸 바와 같이, rB2>rB1이기 때문에, rB2를 입자(B)의 반경(rB)으로 간주한다. 참고로, 상기의 가상 원은, 단면(斷面) 혹은 표면의 관찰 상(像)의 흑백 2치화 처리에 의해 경계를 정하고, 입계 근방의 경계의 좌표에 근거하여 최소제곱법에 의해 중심좌표 및 반경을 산출하는 방법에 의해, 결정할 수 있다. 참고로, 상기의 정의에 의해 소결 넥킹 개시 온도를 엄밀하게 측정하는 것이 곤란할 경우에는, 미립자를 함유하는 제 1 도전층을 형성하고, 그 위에 절연층을 형성한 다음, 가열에 의해 절연층에 개구부(균열)가 생기는 온도를 소결 넥킹 개시 온도로 간주할 수 있다.
제 1 도전층의 형성 재료로는, 상기의 저융점 재료(및 고융점 재료)에 더하여, 바인더 수지 등을 함유하는 페이스트 등을 바람직하게 이용할 수 있다. 또한, 스크린 인쇄법에 의해 형성된 제 1 도전층의 도전성을 충분히 향상시키기 위해서는, 열처리에 의해 제 1 도전층을 경화시키는 것이 바람직하다. 따라서, 페이스트에 포함되는 바인더 수지로서는, 상기 건조 온도에서 경화시킬 수 있는 재료를 이용하는 것이 바람직하며, 에폭시계 수지, 페놀계 수지, 아크릴계 수지 등이 적용가능하다. 이 경우, 경화와 함께 저융점 재료의 형상이 변화되어, 도 3의 (D)에 나타낸 바와 같이, 어닐링 처리시에, 저융점 재료 근방의 절연층에 개구(균열)가 생기기 쉬워지기 때문이다. 참고로, 바인더 수지와 도전성의 저융점 재료의 비율은, 이른바 퍼컬레이션(percolation)의 문턱값(도전성이 발현되는 저융점 재료 함유량에 상당하는 비율의 임계값) 이상이 되도록 설정하면 된다.
제 1 도전층(71)은, 잉크젯법, 스크린 인쇄법, 도선(導線)접착법, 스프레이법, 진공증착법, 스퍼터법 등의 공지기술에 의해 제작할 수 있다. 제 1 도전층(71)은, 빗형상 등의 소정 형상으로 패턴화되어 있는 것이 바람직하다. 패턴화된 제 1 도전층의 형성에는, 생산성의 관점에서 스크린 인쇄법이 적합하다. 스크린 인쇄법에서는, 금속입자로 이루어진 저융점 재료를 포함하는 인쇄 페이스트, 및 집전극의 패턴 형상에 대응하는 개구 패턴을 가지는 스크린 판(版)을 이용하여, 집전극 패턴을 인쇄하는 방법이 바람직하게 이용된다.
한편, 인쇄 페이스트로서, 용제를 포함하는 재료가 이용되는 경우에는, 용제를 제거하기 위한 건조 공정이 필요해진다. 전술한 바와 같이, 이 경우의 건조 온도는, 저융점 재료의 열유동 개시 온도(T1)보다 저온인 것이 바람직하다. 건조 시간은, 예컨대 5분간∼1시간 정도에서 적절히 설정될 수 있다.
제 1 도전층은, 복수의 층으로 구성되어도 좋다. 예컨대, 광전변환부 표면의 투명전극층과의 접촉 저항이 낮은 하층과, 저융점 재료를 포함하는 상층으로 이루어진 적층구조여도 좋다. 이러한 구조에 따르면, 투명전극층과의 접촉 저항의 저하에 따른 태양전지의 곡선인자(曲線因子) 향상을 기대할 수 있다. 또한, 저융점 재료 함유층과, 고융점 재료 함유층의 적층구조로 함으로써, 제 1 도전층이 더욱더 저저항화되는 것을 기대할 수 있다.
이상, 제 1 도전층이 인쇄법에 의해 형성되는 경우를 중심으로 설명하였으나, 제 1 도전층의 형성 방법은 인쇄법에 한정되는 것이 아니다. 예컨대, 제 1 도전층은, 패턴 형상에 대응한 마스크를 이용하여, 증착법이나 스퍼터법에 의해 형성되어도 좋다.
(절연층)
제 1 도전층(71) 상에는, 절연층(9)이 형성된다. 여기서, 제 1 도전층(71)이 소정의 패턴(예컨대, 빗형상)으로 형성된 경우, 광전변환부(50)의 표면 상에는, 제 1 도전층이 형성되어 있는 제 1 도전층 형성 영역과, 제 1 도전층이 형성되어 있지 않은 제 1 도전층 비형성 영역이 존재한다. 절연층(9)은, 적어도 제 1 도전층 형성 영역에 형성된다. 본 발명에 있어서, 절연층(9)은, 제 1 도전층 비형성 영역 상에도 형성되어 있는 것이 바람직하며, 제 1 도전층 비형성 영역의 전면(全面)에 형성되어 있는 것이 특히 바람직하다. 절연층이 제 1 도전층 비형성 영역에도 형성되어 있을 경우, 도금법에 의해 제 2 도전층이 형성될 때, 광전변환부를 도금액으로부터 화학적 및 전기적으로 보호하는 것이 가능해진다. 예컨대, 헤테로 접합 태양전지와 같이 광전변환부(50)의 표면에 투명전극층이 형성되어 있는 경우에는, 투명전극층의 표면에 절연층이 형성됨으로써, 투명전극층과 도금액 간의 접촉이 억제되어, 투명전극층 상으로의 금속층(제 2 도전층)의 석출을 막을 수 있다. 또한, 생산성의 관점에서도, 제 1 도전층 형성 영역과 제 1 도전층 비형성 영역의 전체에 절연층이 형성되는 것이 보다 바람직하다.
절연층(9)의 재료로서는, 전기적으로 절연성을 나타내는 재료가 이용된다. 또한, 절연층(9)은, 도금액에 대한 화학적 안정성을 가지는 재료인 것이 바람직하다. 도금액에 대한 화학적 안정성이 높은 재료를 이용함으로써, 제 2 도전층 형성시의 도금 공정중에, 절연층이 쉽게 용해되지 않아, 광전변환부 표면에 손상이 생기기 어려워진다. 또한, 제 1 도전층 비형성 영역 상에도 절연층(9)이 형성될 경우, 절연층은, 광전변환부(50)와의 부착 강도가 큰 것이 바람직하다. 예컨대, 헤테로 접합 태양전지의 경우, 절연층(9)은, 광전변환부(50) 표면의 투명전극층(6a)과의 부착 강도가 큰 것이 바람직하다. 투명전극층과 절연층 간의 부착 강도를 크게 함으로써, 도금 공정중에, 절연층이 쉽게 박리되지 않게 되어, 투명전극층 상으로의 금속 석출을 막을 수 있다.
절연층(9)에는, 광 흡수가 적은 재료를 이용하는 것이 바람직하다. 절연층(9)은, 광전변환부(50)의 광 입사면측에 형성되기 때문에, 절연층에 의한 광 흡수가 작으면, 보다 많은 광을 광전변환부에 도입하는 것이 가능해진다. 예컨대, 절연층(9)이 투과율 90% 이상의 충분한 투명성을 가질 경우, 절연층에서의 광 흡수로 인한 광학적인 손실이 작아, 제 2 도전층 형성 후에 절연층을 제거하지 않고, 그대로 태양전지로서 사용하는 것이 가능하다. 이 때문에, 태양전지의 제조 공정을 단순화할 수 있어, 생산성을 보다 향상시키는 것이 가능해진다. 절연층(9)이 제거되는 일 없이 그대로 태양전지로서 사용될 경우, 절연층(9)은, 투명성에 더하여, 충분한 내후성 및 열·습도에 대한 안정성을 가지는 재료를 이용하는 것이 보다 바람직하다.
절연층의 재료는, 무기절연성 재료여도 좋고, 유기절연성 재료여도 좋다. 무기절연성 재료로서는, 예컨대, 산화실리콘, 질화실리콘, 산화티탄, 산화알루미늄, 산화마그네슘, 산화아연 등의 재료를 이용할 수 있다. 유기절연성 재료로서는, 예컨대, 폴리에스테르, 에틸렌초산비닐 공중합체, 아크릴, 에폭시, 폴리우레탄 등의 재료를 이용할 수 있다. 어닐링 공정에 있어서의 제 1 도전층의 표면형상의 변화에 수반하여 발생하는 계면의 응력 등에 의한, 절연층으로의 개구 형성을 용이하게 하는 관점에서, 절연층의 재료는, 파단신장(破斷伸張)이 작은 무기재료인 것이 바람직하다. 이러한 무기재료 중에서도, 도금액의 내성이나 투명성의 관점에서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 사이알론(SiAlON), 산화이트륨, 산화마그네슘, 티탄산바륨, 산화사마륨, 탄탈산바륨, 산화탄탈, 불화마그네슘, 산화티탄, 티탄산스트론튬 등이 바람직하게 이용된다. 그 중에서도, 전기적 특성이나 투명전극층과의 밀착성 등의 관점에서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 사이알론(SiAlON), 산화이트륨, 산화마그네슘, 티탄산바륨, 산화사마륨, 탄탈산바륨, 산화탄탈, 불화마그네슘 등이 바람직하며, 굴절률을 적절히 조정가능하다는 관점에서는, 산화실리콘이나 질화실리콘 등이 특히 바람직하게 이용된다. 참고로, 이러한 무기재료는, 화학량론적(stoichiometric) 조성을 가지는 것에 한정되지 않고, 산소 결손 등을 포함하는 것이어도 좋다.
절연층(9)의 막 두께는, 절연층의 재료나 형성 방법에 따라 적절히 설정된다. 절연층(9)의 막 두께는, 어닐링 공정에 있어서의 제 1 도전층의 표면형상의 변화에 수반하여 발생하는 계면의 응력 등에 의해, 절연층에 개구부가 형성될 수 있을 정도로 얇은 것이 바람직하다. 이러한 관점에서, 절연층(9)의 막 두께는, 1000㎚ 이하인 것이 바람직하며, 500㎚ 이하인 것이 더욱 바람직하다. 또한, 제 1 도전층 비형성부에 있어서의 절연층(9)의 광학 특성이나 막 두께를 적절히 설정함으로써, 광반사 특성을 개선하여, 태양전지 셀 내부로 도입되는 광량을 증가시켜, 변환효율을 보다 향상시키는 것이 가능해진다. 이러한 효과를 얻기 위해서는, 절연층(9)의 굴절률이, 광전변환부(50) 표면의 굴절률보다 낮은 것이 바람직하다. 또한, 절연층(9)에 적합한 반사 방지 특성을 부여하는 관점에서, 막 두께는 30㎚∼250㎚의 범위 내에서 설정되는 것이 바람직하며, 50㎚∼250㎚의 범위 내에서 설정되는 것이 더욱 바람직하다. 참고로, 제 1 도전층 형성 영역 상의 절연층의 막 두께와 제 1 도전층 비형성 영역 상의 절연층의 막 두께는 상이해도 된다. 예컨대, 제 1 도전층 형성 영역에서는, 어닐링 공정에서의 개구부의 형성을 용이하게 하는 관점에서 절연층의 막 두께가 설정되고, 제 1 도전층 비형성 영역에서는, 적절한 반사 방지 특성을 가지는 광학 막 두께가 되도록 절연층의 막 두께가 설정되어도 좋다.
헤테로 접합 태양전지와 같이, 광전변환부(50)의 표면에 투명전극층(일반적으로는 굴절률: 1.9∼2.1 정도)을 가질 경우, 계면에서의 광반사 방지 효과를 높여서 태양전지 셀 내부로 도입되는 광량을 증가시키기 위해, 절연층의 굴절률은, 공기(굴절률=1.0)와 투명전극층의 중간적인 값인 것이 바람직하다. 또한, 태양전지 셀이 밀봉되어 모듈화될 경우, 절연층의 굴절률은, 밀봉제와 투명전극층의 중간적인 값인 것이 바람직하다. 이러한 관점에서, 절연층(9)의 굴절률은, 예컨대 1.4∼1.9가 바람직하고, 1.5∼1.8이 보다 바람직하며, 1.55∼1.75가 더욱 바람직하다. 절연층의 굴절률은, 절연층의 재료, 조성 등에 따라 원하는 범위로 조정될 수 있다. 예컨대, 산화실리콘의 경우는, 산소 함유량을 작게 함으로써, 굴절률이 높아진다. 참고로, 본 명세서에 있어서의 굴절률은, 특별한 언급이 없는 한, 파장이 550㎚인 광에 대한 굴절률이며, 분광 엘립소메트리(ellipsometry)에 의해 측정되는 값이다. 또한, 절연층의 굴절률에 따라, 반사 방지 특성이 향상되도록 절연층의 광학 막 두께(굴절률×막 두께)가 설정되는 것이 바람직하다.
절연층은, 공지의 방법을 이용하여 형성할 수 있다. 예컨대, 산화실리콘이나 질화실리콘 등의 무기절연성 재료의 경우에는, 플라즈마 CVD법, 스퍼터법 등의 건식법이 바람직하게 이용된다. 또한, 유기절연성 재료의 경우에는, 스핀코트법, 스크린 인쇄법 등의 습식법이 바람직하게 이용된다. 이러한 방법에 따르면, 핀홀 등의 결함이 적고, 치밀한 구조의 막을 형성하는 것이 가능해진다.
그 중에서도, 보다 치밀한 구조의 막을 형성하는 관점에서 보면, 절연층(9)은 플라즈마 CVD법으로 형성되는 것이 바람직하다. 이 방법에 의해, 200㎚ 정도의 두꺼운 것 뿐만 아니라, 30∼100㎚ 정도의 얇은 막 두께의 절연층을 형성한 경우에도, 치밀성이 높은 구조의 막을 형성할 수 있다.
예컨대, 도 2에 나타낸 결정 실리콘계 태양전지와 같이, 광전변환부(50)의 표면에 텍스처 구조(요철 구조)를 가질 경우, 텍스처의 오목부나 볼록부에도 고정밀도로 막 형성이 가능하다는 관점에서도, 절연층은 플라즈마 CVD법에 의해 형성되는 것이 바람직하다. 치밀성이 높은 절연층을 이용함으로써, 도금 처리시의 투명전극층에 대한 손상을 저감시킬 수 있을 뿐만 아니라, 투명전극층 상으로의 금속 석출을 방지할 수 있다. 이와 같이 치밀성이 높은 절연막은, 도 2의 결정 실리콘계 태양전지에 있어서의 실리콘계 박막(3)과 같이, 광전변환부(50) 내부의 층에 대해서도, 물이나 산소 등의 배리어층으로서 기능할 수 있기 때문에, 태양전지의 장기적인 신뢰성을 향상시키는 효과도 기대할 수 있다.
참고로, 제 1 도전층(71)과 제 2 도전층(72)의 사이에 있는 절연층(9), 즉 제 1 도전층 형성 영역 상의 절연층(9)의 형상은, 반드시 연속된 층 형상이 아니어도 되며, 섬(島) 형상이어도 좋다. 참고로, 본 명세서에 있어서의 「섬 형상」이라는 용어는, 표면의 일부에, 절연층(9)이 형성되어 있지 않은 비형성 영역을 가지는 상태를 의미한다.
본 발명에 있어서, 절연층(9)은, 제 1 도전층(71)과 제 2 도전층(72) 간의 부착력 향상에도 기여할 수 있다. 예컨대, 하지전극층인 Ag층 상에 도금법에 의해 Cu층이 형성될 경우, Ag층과 Cu층 간의 부착력은 작지만, 산화실리콘 등의 절연층 상에 Cu층이 형성됨으로써, 제 2 도전층의 부착력이 높아져, 태양전지의 신뢰성 향상이 기대된다.
본 발명에 있어서는, 제 1 도전층(71) 상에 절연층(9)이 형성된 후, 제 2 도전층(72)이 형성되기 전에 어닐링 공정이 행해진다. 어닐링 공정에서는, 제 1 도전층(71)이 저융점 재료의 열유동 개시 온도(T1)보다 고온으로 가열되어, 저융점 재료가 유동 상태가 되기 때문에, 제 1 도전층의 표면형상이 변화된다. 이러한 변화에 수반하여, 그 위에 형성되는 절연층(9)에 개구부(9h)가 형성된다. 따라서, 이후의 도금 공정에 있어서, 제 1 도전층(71)의 표면 일부가, 도금액에 노출되어 통전되기 때문에, 도 3의 (E)에 나타낸 바와 같이, 상기 통전부를 기점으로 하여 금속을 석출시키는 것이 가능해진다.
참고로, 개구부는 주로 제 1 도전층(71)의 저융점 재료(711) 상에 형성된다. 저융점 재료가 절연성 재료인 경우, 개구부의 바로 아래는 절연성이지만, 저융점 재료의 주변에 존재하는 도전성의 고융점 재료에도 도금액이 침투되기 때문에, 제 1 도전층과 도금액을 통전시키는 것이 가능하다.
어닐링 공정에 있어서의 어닐링 온도(가열 온도)(Ta)는, 저융점 재료의 열유동 개시 온도(T1)보다 고온, 즉 T1＜Ta인 것이 바람직하다. 어닐링 온도(Ta)는, T1+1℃≤Ta≤T1+100℃를 만족시키는 것이 보다 바람직하며, T1+5℃≤Ta≤T1+60℃를 만족시키는 것이 더욱 바람직하다. 어닐링 온도는, 제 1 도전층의 재료의 조성이나 함유량 등에 따라 적절히 설정될 수 있다.
또한, 전술한 바와 같이, 어닐링 온도(Ta)는, 광전변환부(50)의 내열온도보다 저온인 것이 바람직하다. 광전변환부의 내열온도는, 광전변환부의 구성에 따라 달라진다. 예컨대, 헤테로 접합 태양전지나, 실리콘계 박막 태양전지와 같이 투명전극층이나 비결정질 실리콘계 박막을 가질 경우의 내열온도는 250℃ 정도이다. 이 때문에, 광전변환부가 비정질 실리콘계 박막을 구비하는 헤테로 접합 태양전지나, 실리콘계 박막 태양전지의 경우, 비정질 실리콘계 박막 및 그 계면에서의 열 손상 억제의 관점에서, 어닐링 온도는 250℃ 이하로 설정되는 것이 바람직하다. 보다 고성능의 태양전지를 실현하기 위해서는 어닐링 온도를 200℃ 이하로 하는 것이 보다 바람직하고, 180℃ 이하로 하는 것이 더욱 바람직하다. 이에 따라, 제 1 도전층(71)의 저융점 재료의 열유동 개시 온도(T1)는, 250℃ 미만인 것이 바람직하고, 200℃ 미만이 보다 바람직하며, 180℃ 미만이 더욱 바람직하다.
한편, 하나의 도전형 결정 실리콘 기판의 하나의 주면(主面) 상에 역도전형의 확산층을 가지는 결정 실리콘 태양전지는, 비정질 실리콘 박막이나 투명전극층을 가지고 있지 않기 때문에, 내열온도는 800℃∼900℃ 정도이다. 이 때문에, 250℃보다 고온의 어닐링 온도(Ta)로 어닐링 공정이 행해져도 좋다.
어닐링 공정 후에, 제 1 도전층 형성 영역의 절연층(9) 상에 제 2 도전층(72)이 도금법에 의해 형성된다. 이때, 제 2 도전층으로서 석출시키는 금속은, 도금법으로 형성가능한 재료라면 특별히 한정되지 않으며, 예컨대, 구리, 니켈, 주석, 알루미늄, 크롬, 은, 금, 아연, 납, 팔라듐 등이나, 혹은 이들의 혼합물을 이용할 수 있다.
태양전지의 동작(발전(發電)) 시에는, 전류는 주로 제 2 도전층을 흐른다. 이 때문에, 제 2 도전층에서의 저항 손실을 억제하는 관점에서, 제 2 도전층의 라인 저항은, 가능한 한 작은 것이 바람직하다. 구체적으로는, 제 2 도전층의 라인 저항은, 1Ω/㎝ 이하인 것이 바람직하고, 0.5Ω/㎝ 이하인 것이 보다 바람직하다. 한편, 제 1 도전층의 라인 저항은, 전기도금 시의 하지층으로서 기능할 수 있을 정도로 작으면 되며, 예컨대, 5Ω/㎝ 이하로 하면 된다.
제 2 도전층은, 무전해 도금법, 전해 도금법 중 어느 방법에 의해서도 형성될 수 있지만, 생산성의 관점에서, 전해 도금법이 적합하다. 전해 도금법의 경우, 금속의 석출 속도를 빠르게 할 수 있기 때문에, 제 2 도전층을 단시간에 형성할 수 있다.
산성 구리 도금을 예로 들어, 전해 도금법에 의한 제 2 도전층의 형성방법을 설명하기로 한다. 도 7은, 제 2 도전층의 형성에 이용되는 도금 장치(10)의 개념도이다. 광전변환부 상에 제 1 도전층 및 절연층이 형성되고 어닐링 처리가 실시된 기판(12)과, 양극(13)이, 도금조(槽)(11) 내의 도금액(16)에 침지되어 있다. 기판(12) 상의 제 1 도전층(71)은, 기판 홀더(14)를 통해 전원(15)과 접속되어 있다. 양극(13)과 기판(12) 사이에 전압을 인가함으로써, 절연층(9)으로 덮여 있지 않은 제 1 도전층 상, 즉 어닐링 처리에 의해 절연층에 발생된 개구부를 기점으로 하여, 선택적으로 구리를 석출시킬 수 있다.
산성 구리 도금에 이용되는 도금액(16)은 구리 이온을 포함한다. 예컨대 황산구리, 황산, 물을 주성분으로 하는 공지의 조성을 가지는 것을 사용할 수 있으며, 여기에 0.1∼10A/dm2의 전류를 흘려보냄으로써, 제 2 도전층인 금속을 석출시킬 수 있다. 도금 시간은, 집전극의 면적, 전류 밀도, 음극 전류 효율, 설정 막 두께 등에 따라 적절히 설정된다.
제 2 도전층은, 복수의 층으로 구성되도록 해도 된다. 예컨대, Cu 등의 도전율이 높은 재료로 이루어진 제 1 도금층을, 절연층을 통해 제 1 도전층 상에 형성한 후, 화학적 안정성이 우수한 제 2 도금층을 제 1 도금층의 표면에 형성함으로써, 저저항(低抵抗)이며 화학적 안정성이 우수한 집전극을 형성할 수 있다.
도금 공정 후에는, 도금액 제거 공정을 마련하여, 기판(12)의 표면에 잔류하는 도금액을 제거하는 것이 바람직하다. 도금액 제거 공정을 마련함으로써, 어닐링 공정에서 형성된 절연층(9)의 개구부(9h) 이외의 부분을 기점으로 하여 석출될 수 있는 금속을 제거할 수 있다. 개구부(9h) 이외의 부분을 기점으로 하여 석출되는 금속으로서는, 예컨대 절연층(9)의 핀홀 등을 기점으로 하는 것을 들 수 있다. 도금액 제거 공정에 의해 이러한 금속이 제거됨으로써, 차광 손실이 감소되어, 태양전지의 특성을 보다 향상시키는 것이 가능해진다.
도금액의 제거는, 예컨대, 도금조로부터 꺼내진 기판(12)의 표면에 잔류하는 도금액을 에어 블로우식의 에어 세정에 의해 제거한 후, 물세정을 실시하고, 다시 에어 블로우에 의해 세정액을 날려버리는 방법에 의해 행할 수 있다. 물세정 전에 에어 세정을 행하여 기판(12) 표면에 잔류하는 도금액량을 감소시킴으로써, 물세정 시에 가지고 들어가게 되는 도금액의 양을 감소시킬 수 있다. 이 때문에, 물세정에 필요한 세정액의 양을 감소시킬 수 있는 동시에, 물세정에 수반하여 발생하는 폐액처리의 수고도 감소시킬 수 있기 때문에, 세정에 따른 환경 부하나 비용이 경감되는 동시에, 태양전지의 생산성을 향상시킬 수 있다.
도금액의 제거를 용이하게 하기 위해서는, 기판(12) 표면의 젖음성이 제어되는 것이 바람직하다. 표면의 젖음성은, 물에 대한 접촉각(θ)에 의해 평가할 수 있다. 기판(12) 표면의 물과의 접촉각(θ)은, 20° 이상인 것이 바람직하다. 기판 표면의 물과의 접촉각이 적절한 범위로 제어됨으로써, 도금 공정 후에 도금조로부터 꺼내진 기판(12) 표면에 잔류하는 도금액의 양을 감소시킬 수 있는 동시에, 에어 블로우에 의한 도금액의 제거가 용이해진다. 또한, 도금조로부터 가지고 나가게 되는 도금액의 양이 감소되기 때문에, 도금액의 이용효율을 향상시킬 수 있다.
참고로, 「기판 표면」이란, 도금 공정에 있어서 도금액과 접촉할 가능성이 있는 표면을 가리킨다. 즉, 「기판 표면」은, (1)광전변환부 표면, (2)광전변환부 표면 및 제 1 도전층 표면, 혹은 (3)절연층 표면을 의미한다. 제 1 도전층 형성 영역 및 제 1 도전층 비형성 영역의 양방의 표면에 절연층(9)이 형성되어 있을 경우, 「기판 표면」이란 절연층의 표면을 가리킨다. 참고로, 광전변환부(50)의 표면에 투명전극층을 가지는 형태에 있어서는, 적어도 투명전극층의 노출부에 발수처리가 실시되는 것이 바람직하다.
일반적으로, ITO 등의 투명전극층이나, 산화실리콘 등의 절연층은 친수성(親水性)이다. 또한, 일반적으로, 실리콘 기판은 표면에 산화 피막이 형성되어 있으므로 친수성이다. 이 때문에, 기판(12)의 표면, 즉 광전변환부(50) 표면이나 절연층(9) 표면의 물과의 접촉각은, 10° 정도이거나 혹은 그 이하인 경우가 많다. 본 발명에 있어서는, 기판(12) 표면의 접촉각을 전술한 범위로 하기 위해, 기판(12) 표면에 발수처리가 실시되는 것이 바람직하다. 발수처리는, 예컨대 표면에 대해 발수층을 형성하는 것이다. 표면에 발수층이 형성됨으로써, 도금액에 대한 기판 표면의 젖음성을 저하시켜, 물에 대한 접촉각을 크게 할 수 있다. 참고로, 본 명세서에서의 발수처리란, 표면의 물에 대한 젖음성을 저하시키는(접촉각을 증대시키는) 처리를 의미한다.
접촉각은, 접촉각계(接觸角計)를 이용하여, 기판과, 공기와 물 간의 접촉선이 이루는 각을 측정함으로써 구해진다. 참고로, 도 2에 도시된 결정 실리콘계 태양전지와 같이, 기판 표면에, 수 ㎛ 내지 수십 ㎛ 오더(order)의 표면 텍스처 구조(요철구조)를 가질 경우, 도 8의 (A1) 및 (A2)에 나타낸 바와 같이, 표면구조 정도의 스케일의 미시적인 영역에서는, 장소에 따라, 기판면과 접촉선의 각도가 변화한다. 이 때문에, 기판 표면에 텍스처 구조를 가질 경우, 접촉각은, 표면이 균일하다고 간주될 수 있을 정도(예컨대, 표면구조의 크기의 10배 정도)의 시야로 관찰했을 때 얻어지는, 기판과 접촉선 간의 각도에 의해 정의된다(도 8의 (B) 참조).
기판 표면에 발수처리가 실시됨으로써, 절연층(9)에 불량(예컨대, 핀홀)이 발생된 경우에도, 불량 부분 아래에 존재하는 광전변환부에 대한 도금 공정에서의 손상이 억제되는 동시에, 해당 불량부분으로의 금속 석출을 억제하는 것이 가능해진다. 예컨대, 헤테로 접합 태양전지와 같이, 광전변환부(50)의 표면에 투명전극층(6a)을 가지는 구성의 경우에는, 도 9의 (1D)에 나타낸 바와 같이, 절연층(9)에 핀홀(9x)이 존재하는 경우, 핀홀(9x)을 통해 투명전극층(6a)과 도금액이 접촉(통전)될 수 있다. 이 때문에, (1E)에 나타낸 바와 같이, 제 1 도전층 형성부의 개구부(9h)를 기점으로 하여 제 2 도전층(72)이 석출되는 것에 더하여, 핀홀(9x)을 기점으로 하여 금속층(7x)이 석출되는 경우가 있다. 이러한 금속층(7x)은 차광 손실이나 전류 누출을 발생시키는 원인이 될 수 있다. 한편, 도 9의 (2C')에 나타낸 바와 같이, 발수처리 공정에 있어서, 절연층(9) 표면에 발수층(91)이 형성되면, 절연층에 핀홀(9x)이 존재하는 경우라도, 도금 공정에서의 광전변환부(50)에 대한 손상이 억제되는 동시에, 해당 불량부분으로의 금속 석출을 억제하는 것이 가능해진다(도 9의 (2E) 참조). 즉, 발수층(91)에 의해, 광전변환부의 표면을 도금액으로부터 보호하는 효과를 기대할 수 있다. 헤테로 접합 태양전지와 같이, 광전변환부(50)의 표면에 투명전극층을 가지는 구성의 경우에는, 발수층에 의해, 투명전극층(6a)의 표면이 도금액으로부터 보호된다. 이 때문에, 제 1 도전층 비형성 영역의 투명전극층 상으로의 금속 석출로 인한 차광 손실이나, 전류 누출 등의 불량이 억제되어, 태양전지의 변환효율 향상을 기대할 수 있다. 즉, 기판 표면에 발수처리가 실시됨으로써, 광전변환부의 표면을 도금액으로부터 보호하는 효과를 기대할 수 있다.
기판(12) 표면에 잔류하는 도금액의 양이나, 제 1 도전층 비형성 영역으로의 금속 석출을 더욱 감소시키는 관점에서 보면, 기판 표면의 물과의 접촉각(θ)은 큰 것이 바람직하다. 한편, 본 발명자들의 검토 결과에 따르면, 제 2 도전층 형성시의 도금 효율(기판 상에 도금된 금속의 중량/(전류×시간))을 향상시키는 관점에서, 물과의 접촉각(θ)은, 120°이하인 것이 바람직하고, 110° 이하인 것이 보다 바람직하며, 100° 이하이면 더욱 바람직하다. 기판 표면의 접촉각(θ)이 상기 범위이면, 기판 표면으로의 금속 석출이 저해되는 일이 없기 때문에, 기판 홀더(14) 등의 원치않는 부분으로의 금속 석출이 억제되어, 충분한 도금 효율이 실현될 것으로 추정된다.
잔류 도금액량의 저감이나, 도금 효율 등을 최적화하기 위한 기판 표면의 접촉각(θ)의 최적값은, 기판(12)의 표면형상에 따라서도 달라진다. 예컨대, 도 2에 도시된 헤테로 접합 태양전지와 같이, 결정 실리콘 기판(1)의 표면형상에 유래하는 수 ㎛ 내지 수십 ㎛ 오더의 표면 텍스처 구조를 가지는 경우, 기판(12) 표면의 물과의 접촉각(θ)은, 30°∼120°의 범위가 보다 바람직하고, 40°∼110°의 범위가 더욱 바람직하며, 50°∼100°의 범위가 특히 바람직하다. 한편, 기판(12)이 표면 텍스처를 가지고 있지 않을 경우, 물과의 접촉각은, 20°∼60°가 보다 바람직하고, 30°∼50°가 더욱 바람직하다. 또한, 박막 태양전지와 같이, 절연성 기판의 표면형상이나, 박막의 결정 구조에 유래하는 오더의 표면 텍스처 구조를 가질 경우, 기판(12) 표면의 물과의 접촉각(θ)은, 25°∼70°의 범위가 보다 바람직하고, 35°∼60°의 범위가 더욱 바람직하다.
발수처리는, 광전변환부(50)의 표면에 실시할 수도 있고, 절연층(9)의 표면에 실시할 수도 있다. 구체적인 구성으로서는, 광전변환부(50) 표면의 투명전극층 상에 발수층이 형성되고, 발수층 상에 절연층이 형성된 투명전극층/발수층/절연층의 적층구조나, 도 8에 나타낸 바와 같은, 절연층(9) 상에 발수층이 형성된, 투명전극층/절연층/발수층의 적층구조 등을 들 수 있다. 전술한 바와 같이, 표면의 젖음성을 저하시켜서, 도금 공정 후의 기판 표면에 잔류하는 도금액을 감소시킨다는 관점에서 보면, 절연층 형성 후에 발수처리가 실시되는 것이 바람직하다.
절연층 상에 발수처리가 실시될 경우, 도금 효율의 관점에서, 발수처리는, 어닐링 공정 전에 실시되는 것이 바람직하다. 개구부(9h) 등의 도금의 기점(제 1 도전층과 제 2 도전층 간의 통전부)이 형성되기 전에, 발수처리가 실시됨으로써, 금속층이 석출되지 않아야 하는 부분은 표면의 젖음성이 낮고(접촉각이 크고), 도금의 기점은 젖음성이 높은(접촉각이 작은) 상태가 된다. 이 때문에, 어닐링 공정 후에 발수처리가 실시되는 경우에 비해, 도금 효율이 향상되는 경향이 있다.
발수처리는, 반드시 기판 표면의 전면(全面)에 실시될 필요는 없고, 기판 표면의 일부에만 실시되어도 좋다. 또한, 발수층은, 반드시 연속된 층 형상이 아니어도 되며, 섬 형상이여도 좋다. 즉, 기판(12) 상의 일부에, 발수층 비형성 영역이 존재해도 된다. 발수처리 영역이 커지면, 발수효과가 보다 쉽게 얻어지게 되므로, 발수처리는, 기판 표면의 전면에 실시되는 것이 바람직하다. 한편, 어닐링 공정 후에 발수처리가 실시될 경우에는, 도금 효율 향상의 관점에서, 도금의 기점이 되는 개구부 상에는 발수처리가 행해지지 않는 것이 바람직하다. 이 때문에, 어닐링 공정 후에 발수처리가 실시될 경우, 발수처리는, 상기 개구부 이외의 장소에 행해지는 것이 바람직하다. 제 1 도전층 상의 개구부 이외의 장소에 선택적으로 발수처리를 행하는 것은 곤란한 경우가 있기 때문에, 어닐링 공정 후에 발수처리가 행해질 경우에는, 제 1 도전층 비형성부에만 발수처리가 행해지는 것이 바람직하다.
발수처리로서, 발수층(91)이 형성될 경우, 그 두께는, 본 발명의 기능을 손상시키지 않는 한 특별히 한정되지 않는다. 발수층(91)은, 광전변환부(50)의 광 입사측에 형성되는 층이기 때문에, 광전변환부로의 광 도입량을 증대시키는 관점에서, 광 흡수가 적고, 반사율이 낮은 것이 바람직하다. 발수층은 공지의 방법을 이용하여 형성할 수 있다. 구체적으로는, 실리콘계의 발수제를 도포하거나, 소수기(疏水基)를 가지는 분자막을 절연층 표면에 형성시키는 등에 의해 발수층을 형성할 수 있다. 그 중에서도, 소수기를 가지는 자기조직화 단분자막은, 단분자막이기 때문에, 발수층에서의 광 흡수는 실질적으로 무시할 수 있다. 또한, 자기조직화 단분자막은, 형성이 용이하며, 원하는 접촉각을 실현하기 쉽다는 이점을 가지고 있기 때문에, 발수층 재료로서 적합하다.
이상, 발수처리에 의해 기판 표면의 물과의 접촉각을 크게 하는 방법에 대해 설명하였으나, 발수성을 가지는 절연층(9)이 형성됨에 의해 동등한 효과를 얻을 수 있다. 즉, 물과의 접촉각(θ)이 큰(예컨대, 20° 이상) 절연층(9)이 형성됨에 의해, 별도의 발수처리 공정을 생략할 수 있기 때문에, 태양전지의 생산성을 보다 향상시킬 수 있다. 예컨대, 이후의 실시예에서 상세히 기술되는 바와 같이, 절연층의 제막(製膜)조건(예컨대, 제막 챔버에 도입되는 실리콘 원료 가스와 산소 원료 가스의 유량비)을 변경한 플라즈마 CVD법에 의해, 산화실리콘층에 발수성을 부여할 수도 있다.
본 발명에 있어서는, 집전극 형성 후(도금 공정 후)에 절연층 제거 공정이 행해져도 좋다. 특히, 절연층으로서 광 흡수가 큰 재료가 이용되는 경우에는, 절연층의 광 흡수로 인한 태양전지 특성의 저하를 억제하기 위해, 절연층 제거 공정이 행해지는 것이 바람직하다. 절연층의 제거 방법은, 절연층 재료의 특성에 따라 적절히 선택된다. 예컨대, 화학적인 에칭이나 기계적 연마에 의해 절연층이 제거될 수 있다. 또한, 재료에 따라서는 회화(ashing)법도 적용가능하다. 이때, 광 도입 효과를 보다 향상시키는 관점에서 보면, 제 1 도전층 비형성 영역 상의 절연층이 모두 제거되는 것이 더욱 바람직하다. 또한, 절연층(9) 상에 발수층(91)이 형성되어 있을 경우, 절연층(9)과 함께 발수층(91)도 제거되는 것이 바람직하다. 참고로, 절연층으로서 광 흡수가 적은 재료가 이용될 경우, 절연층 제거 공정은 실시될 필요가 없다.
이상, 헤테로 접합 태양전지의 광 입사측에 집전극(7)이 형성되는 경우를 중심으로 하여 설명하였으나, 이면측에도 동일한 집전극이 형성되어도 좋다. 헤테로 접합 태양전지와 같이 결정 실리콘 기판을 이용한 태양전지는, 전류량이 크기 때문에, 일반적으로, 투명전극층/집전극 간의 접촉 저항의 손실로 인한 발전 로스가 현저해지는 경향이 있다. 이에 반해, 본 발명에서는, 제 1 도전층과 제 2 도전층을 가지는 집전극은, 투명전극층과의 접촉 저항이 낮기 때문에, 접촉 저항에 기인하는 발전 로스를 감소시키는 것이 가능해진다.
또한, 본 발명은, 헤테로 접합 태양전지 이외의 결정 실리콘 태양전지나, GaAs 등의 실리콘 이외의 반도체 기판이 이용되는 태양전지, 비정질 실리콘계 박막이나 결정질 실리콘계 박막의 pin 접합 혹은 pn 접합 상에 투명전극층이 형성된 실리콘계 박막 태양전지나, CIS, CIGS 등의 화합물 반도체 태양전지, 색소 증감 태양전지나 유기 박막(도전성 폴리머) 등의 유기 박막 태양전지와 같은 각종 태양전지에 적용이 가능하다.
결정 실리콘 태양전지로서는, 하나의 도전형(예컨대, p형) 결정 실리콘 기판의 하나의 주면 상에 역도전형(예컨대, n형)의 확산층을 가지며, 확산층 상에 상기 집전극을 가지는 구성을 들 수 있다. 이러한 결정 실리콘 태양전지는, 하나의 도전형 층의 이면측에 p+층 등의 도전형 층을 구비하는 것이 일반적이다. 이와 같이, 광전변환부가 비정질 실리콘층이나 투명전극층을 포함하지 않는 경우에는, 저융점 재료의 열유동 개시 온도(T1) 및 어닐링 온도(Ta)는, 250℃보다 높아도 된다.
실리콘계 박막 태양전지로서는, 예컨대, p형 박막과 n형 박막 사이에 비정질의 진성(i형) 실리콘 박막을 가지는 비정질 실리콘계 박막 태양전지나, p형 박막과 n형 박막 사이에 결정질의 진성 실리콘 박막을 가지는 결정질 실리콘계 반도체 태양전지를 들 수 있다. 또한, 복수의 pin 접합이 적층된 탠덤(tandem)형의 박막 태양전지도 적합하다. 이러한 실리콘계 박막 태양전지에서는, 투명전극층이나 비정질 실리콘계 박막의 내열성을 감안하여, 저융점 재료의 열유동 개시 온도(T1) 및 어닐링 온도(Ta)는 250℃ 이하인 것이 바람직하고, 200℃ 이하인 것이 보다 바람직하며, 180℃ 이하인 것이 더욱 바람직하다.
본 발명의 태양전지는, 실용적인 제공시에 있어서, 모듈화되는 것이 바람직하다. 태양전지의 모듈화는, 적절한 방법에 의해 행해진다. 예컨대, 집전극에 탭 등의 인터커넥터를 통해 버스 바(busbar)가 접속됨으로써, 복수의 태양전지 셀이 직렬 또는 병렬로 접속되고, 밀봉제 및 유리판에 의해 밀봉됨으로써 모듈화가 이루어진다.
실시예
이하에서는, 도 2에 나타낸 헤테로 접합 태양전지에 관한 실시예를 들어, 본 발명을 구체적으로 설명하겠으나, 본 발명은 이하의 실시예에 한정되는 것이 아니다.
(실시예 1)
실시예 1의 헤테로 접합 태양전지를, 다음과 같이 하여 제조하였다.
하나의 도전형 단결정 실리콘 기판으로서, 입사면의 면방위가 (100)이고, 두께가 200㎛인 n형 단결정 실리콘 웨이퍼를 이용하고, 이 실리콘 웨이퍼를 2중량％의 HF 수용액에 3분간 침지(浸漬)시켜, 표면의 산화실리콘 막이 제거된 후, 초순수(超純水)에 의한 헹굼이 2회 실시되었다. 이러한 실리콘 기판을, 70℃로 유지된 5/15중량％의 KOH/이소프로필알코올 수용액에 15분간 침지시켜, 웨이퍼의 표면을 에칭함으로써 텍스처가 형성되었다. 이후에 초순수에 의한 헹굼이 2회 실시되었다. 원자간력 현미경(AFM: 퍼시픽 나노테크놀로지사 제조)에 의해, 웨이퍼의 표면을 관찰한 바, 웨이퍼의 표면은 에칭이 상당히 진행되어, (111)면이 노출된 피라미드형의 텍스처가 형성되어 있었다.
에칭 후의 웨이퍼가 CVD 장치에 도입되어, 그 광 입사측에, 진성 실리콘계 박막(2a)으로서 i형 비정질 실리콘이 5㎚의 막 두께로 제막되었다. i형 비정질 실리콘의 제막조건은, 기판 온도: 150℃, 압력: 120Pa, SiH4/H2 유량비: 3/10, 투입 파워 밀도: 0.011W/㎠였다. 참고로, 본 실시예에서의 박막의 두께는, 유리 기판 상에 동일조건으로 제막된 박막의 두께를, 분광 엘립소메트리(상품명: M2000, J.A.Woollam Co., Inc. 제조)로 측정함으로써 구해진 제막 속도로부터 산출된 값이다.
i형 비정질 실리콘층(2a) 상에, 역도전형 실리콘계 박막(3a)으로서 p형 비정질 실리콘이 7㎚의 막 두께로 제막되었다. p형 비정질 실리콘층(3a)의 제막조건은, 기판 온도가 150℃, 압력이 60Pa, SiH4/B2H6 유량비가 1/3, 투입 파워 밀도가 0.01W/㎠였다. 참고로, 상기에서 말하는 B2H6 가스 유량은, H2에 의해 B2H6 농도가 5000ppm까지 희석된 희석 가스의 유량이다.
다음으로 웨이퍼의 이면측에, 진성 실리콘계 박막(2b)으로서 i형 비정질 실리콘층이 6㎚의 막 두께로 제막되었다. i형 비정질 실리콘층(2b)의 제막조건은, 상기의 i형 비정질 실리콘층(2a)의 제막조건과 동일하였다. i형 비정질 실리콘층(2b) 상에, 하나의 도전형 실리콘계 박막(3b)으로서 n형 비정질 실리콘층이 4㎚의 막 두께로 제막되었다. n형 비정질 실리콘층(3b)의 제막조건은, 기판 온도: 150℃, 압력: 60Pa, SiH4/PH3 유량비: 1/2, 투입 파워 밀도: 0.01W/㎠였다. 참고로, 상기에서 말하는 PH3 가스 유량은, H2에 의해 PH3 농도가 5000ppm까지 희석된 희석 가스의 유량이다.
그 위에 투명전극층(6a 및 6b)으로서, 각각 산화인듐주석(ITO, 굴절률: 1.9)이 100㎚의 막 두께로 제막되었다. 타겟으로서 산화인듐을 이용하고, 기판 온도: 실온, 압력: 0.2Pa의 아르곤 분위기 중에서, 0.5W/㎠의 파워 밀도를 인가하여 투명전극층의 제막이 행해졌다. 이면측 투명전극층(6b) 상에는, 이면 금속전극(8)으로서, 스퍼터법에 의해 은이 500㎚의 막 두께로 형성되었다. 광 입사측 투명전극층(6a) 상에는, 제 1 도전층(71) 및 제 2 도전층(72)을 가지는 집전극(7)이 다음과 같이 형성되었다.
제 1 도전층(71)의 형성에는, 저융점 재료로서의 SnBi 금속분말(입경(DL)=25∼35㎛, 융점(T1)=141℃)과, 고융점 재료로서의 은 분말(입경(DH)=2∼3㎛, 융점(T2)=971℃)을, 20:80의 중량비로 포함하고, 또한 바인더 수지로서 에폭시계 수지를 포함하는 인쇄 페이스트가 이용되었다. 상기 인쇄 페이스트를, 집전극 패턴에 대응하는 개구 폭(L=80㎛)을 가지는 #230메시(개구 폭: l=85㎛)의 스크린 판을 이용하여, 스크린 인쇄하고, 90℃에서 건조가 이루어졌다.
제 1 도전층(71)이 형성된 웨이퍼가, CVD 장치에 투입되어, 절연층(9)으로서 산화실리콘층(굴절률: 1.5)이, 플라즈마 CVD법에 의해 80㎚의 두께로 광 입사면측에 형성되었다.
절연층(9)의 제막조건은, 기판 온도: 135℃, 압력: 133Pa, SiH4/CO2 유량비: 1/20, 투입 파워 밀도: 0.05W/㎠(주파수 13.56MHz)였다. 이러한 조건으로 광 입사면측에 형성된 절연층의 굴절률(n) 및 소쇠(消衰)계수(k)는 도 10에 나타낸 대로였다. 이후, 절연층 형성 후의 웨이퍼가 열풍 순환형 오븐에 도입되어, 대기 분위기에서, 180℃로 20분간, 어닐링 처리가 실시되었다.
이상과 같이 어닐링 공정까지가 행해진 기판(12)이, 도 7에 나타낸 바와 같이, 도금조(11)에 투입되었다. 도금액(16)에는, 황산구리오수화물, 황산, 및 염화나트륨이, 각각 120g/l, 150g/l, 및 70mg/l의 농도가 되도록 조제된 용액에, 첨가제(우에무라고교 제조: 품번 ESY-2B, ESY-H, ESY-1A)가 첨가된 것이 이용되었다. 상기의 도금액을 이용하여, 온도 40℃, 전류 3A/dm2의 조건에서 도금이 실시되어, 제 1 도전층(71) 상의 절연층 상에, 10㎛ 정도의 두께로 제 2 도전층(72)으로서 구리가 균일하게 석출되었다. 제 1 도전층이 형성되어 있지 않은 영역으로의 구리의 석출은 거의 볼 수 없었다.
이후, 레이저 가공기에 의해 셀 외주부의 실리콘 웨이퍼가 0.5mm의 폭으로 제거되어, 본 발명의 헤테로 접합 태양전지가 제작되었다.
(실시예 2∼4)
제 1 도전층(71) 형성용의 인쇄 페이스트 중의 금속재료 분말과 은 분말 간의 비율이 표 1에 나타낸 바와 같이 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 5, 6)
절연층(9)의 막 두께가 표 1에 나타낸 바와 같이 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 7)
어닐링 온도가 160℃로 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 8)
어닐링 온도가 200℃로 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 9)
어닐링 온도가 230℃, 어닐링 시간이 10분간으로 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 10)
제 1 도전층(71) 형성용의 인쇄 페이스트 중의 저융점 재료가, 인듐 금속분말(입경(DL)=40㎛, 융점(T1)=154℃)로 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 11)
절연층(9)으로서 산화실리콘층을 대신하여, Al2O3층이 EB증착법에 의해 200㎚의 막 두께로 형성된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 12)
실시예 11에 있어서, 도금에 의해 제 2 도전층(72)이 형성된 후, 초음파 세정장치에 의한 세정(도금액의 제거)공정이 마련된 점을 제외하고는, 실시예 11과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 13)
절연층(9)으로서 산화실리콘층이 스퍼터법에 의해 200㎚의 막 두께로 형성된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 14)
제 1 도전층(71) 형성용의 인쇄 페이스트 중의 저융점 재료가, 입경(DL)=0.3∼0.7㎛의 은 미립자로 변경되고, 고융점 재료가 이용되지 않은 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(실시예 15)
제 1 도전층(71) 형성용의 인쇄 페이스트 중의 고융점 재료가, 은 분말(입경: 2∼3㎛, 융점: 971℃)과 알루미늄 분말(입경: 2∼4㎛, 융점: 933℃) 간의 중량비 60:40의 혼합물로 변경된 점을 제외하고는, 실시예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다.
(비교예 1)
제 1 도전층 형성용의 인쇄 페이스트로서, 저융점 재료를 포함하지 않는 은 페이스트(즉, 금속재료 분말과 은 분말 간의 비율을 0:100으로 한 것)가 이용된 점을 제외하고는, 실시예 1과 같이 하여 제 1 도전층(은 전극)(71)의 형성까지가 행해졌다. 이후, 절연층 형성 공정, 어닐링 공정, 제 2 금속층 형성 공정의 어느 것도 실시하지 않고, 상기 은전극을 집전극으로 하는 헤테로 접합 태양전지가 제작되었다.
(비교예 2)
실시예 1에 있어서, 제 1 도전층 및 절연층을 형성한 후, 어닐링 공정을 실시하지 않고, 도금법에 의한 제 2 도전층의 형성을 시도해 보았으나, 구리가 석출되지 않아, 제 2 도전층이 형성되지 않았다.
(비교예 3)
제 1 도전층(71) 형성용의 인쇄 페이스트 중의 저융점 재료가, SnSb분말(입경(DL)=35∼45㎛, 융점(T1)=266℃)로 변경된 점을 제외하고는, 실시예 1과 같이 제 1 도전층의 형성 및 절연층의 형성까지가 행해졌다. 이후, 실시예 1과 같이 도금법에 의한 제 2 도전층의 형성을 시도해 보았으나, 구리가 석출되지 않아, 제 2 도전층이 형성되지 않았다.
(비교예 4)
어닐링 온도가 300℃로 변경된 점을 제외하고는, 비교예 3과 같이 하여 헤테로 접합 태양전지가 제작되었다. 비교예 4에서는, 도금법 공정에서 절연층의 제 1 도전층 형성 영역 상에 구리가 석출되어, 제 2 도전층이 형성되었다.
(비교예 5)
실시예 1에 있어서, 제 1 도전층을 형성한 후, 절연층 형성 공정 및 어닐링 공정을 실시하지 않고, 도금법에 의해 제 2 도전층이 형성되었다. 비교예 5에서는, 제 2 도전층을 형성할 수 있었지만, 도금 처리 중에 투명전극층이 완전히 에칭되는 불량이 발생하여, 태양전지로서 기능하는 것은 얻지 못하였다.
상기 각 실시예 및 비교예의 헤테로 접합 태양전지의 제작 조건 및 태양전지 특성(개방전압(Voc), 단락전류 밀도(Jsc), 곡선인자(FF) 및 변환효율(Eff)의 측정 결과를 표 1에 나타내었다.
Figure pct00001
각 실시예와 비교예 1 간의 비교에 의하면, 본 발명의 태양전지는, 은 페이스트 전극으로 이루어진 집전극을 가지는 종래의 태양전지에 비해, 변환효율(Eff)이 향상되어 있다. 이것은, 실시예의 태양전지에서는, 집전극의 저항이 낮아져, 곡선인자(FF)가 향상되었기 때문으로 생각된다.
또한, 각 실시예에서는, 비교예 1에 비해 단락전류(Jsc)도 향상되어 있다. 이것은, 굴절률이 높은 투명전극층(6a) 상에, 굴절률이 낮은 절연층(9)을 가지기 때문에, 최표면(最表面; 태양전지의 공기 계면)에서의 반사율이 저하되었기 때문으로 생각된다. 이러한 것은, 도 10에 있어서, 절연층(산화실리콘)은 태양전지가 광전변환에 이용가능한 파장범위에 있어서 투명전극층(ITO)보다 굴절률이 낮고, 또한 광 흡수가 거의 없는 것으로부터도 추정이 가능하다. 이와 같이, 투명성 및 적절한 굴절률을 가지는 절연층이 형성될 경우에는, 제 2 도전층 형성 후에 절연층이 제거되지 않더라도, 높은 변환 특성을 가지는 태양전지가 얻어짐을 알 수 있다.
각 실시예에 있어서, 도금 공정에 의해 제 2 도전층으로서 구리가 석출된 것은, 어닐링 처리에 의해 제 1 도전층 형성 영역 상의 절연층에 개구부가 형성되고, 제 1 도전층이 도금액과 접촉(통전)하여, 상기 개구부를 석출의 기점으로 해서, 도금이 이루어졌기 때문이다. 한편, 비교예 2에서는 어닐링 처리가 행해지지 않고, 비교예 3에서는 어닐링 온도(Ta)(180℃)가 저융점 재료의 열유동 개시 온도(T1)(266℃)보다 낮았기 때문에, 절연층 상에 도금의 기점이 존재하지 않아, 제 2 도전층이 형성되지 않았다.
비교예 4에서는, 어닐링 온도(Ta)(300℃)가 저융점 재료의 열유동 개시 온도(T1)(266℃)보다 높기 때문에, 제 2 도전층이 형성되었지만, 300℃의 고온으로 가열됨으로 인해, 태양전지 특성이 현저하게 저하되었다. 이것은, 고온에서의 가열로 인해, 광전변환부의 비정질 실리콘층의 특성(막질)이 저하되었기 때문으로 생각된다.
이상의 결과로부터, 어닐링 온도(Ta)는, 저융점 재료의 열유동 개시 온도(T1) 이상이면서, 또한 광전변환부의 내열온도보다 낮으면 되며, 이에 따라 저융점 재료의 열유동 개시 온도(T1)도 광전변환부의 내열온도보다 낮게 하면 됨을 알 수 있다.
제 1 도전층 중의 저융점 재료의 함유량에 대해 비교하자면, 실시예 1(중량비 20)에서는, 실시예 2(중량비 5) 및 실시예 3(중량비 10)에 비해 FF가 증가되어 있다. 이것은, 저융점 재료의 증가에 따라, 어닐링 공정에 의해 절연층에 형성되는 개구부의 면적이 증대되어, 도금 공정에 있어서의 구리 석출의 기점 수가 증가하였기 때문에, 제 2 도전층(금속층)의 막 두께의 균일성이 향상되어, 저항이 작아졌기 때문으로 생각된다.
한편, 실시예 1과 실시예 4를 대비하자면, 저융점 재료의 함유량이 적은 실시예 1(중량비 20) 쪽이, 실시예 4(중량비 40)보다 높은 FF를 나타내고 있다. 이것은, 저융점 재료의 함유량의 증가에 따라, 제 1 도전층의 저항이 상승하였기 때문으로 생각된다. 상기 실시예 1∼4의 결과에 따르면, 제 1 도전층이 저융점 재료와 고융점 재료를 함유할 경우, 금속 석출의 기점 수 및 저저항화의 관점에서 볼 때, 저융점 재료의 함유량은, 저융점 재료와 고융점 재료의 합계 100중량부에 대해 20중량부 정도가 최적이라고 생각된다.
절연층의 막 두께에 대해 비교하자면, 실시예 1(80㎚)은, 실시예 5(50㎚), 및 실시예 6(200㎚)보다 Jsc가 높고, Eff가 향상되어 있다. 이것은, 80㎚ 정도의 절연층이 반사방지막으로서 보다 기능하기 쉬워, 광전변환부에 도입되는 광량이 증가하였기 때문으로 생각된다.
절연층의 재료 및 형성 방법에 대해 비교하자면, 실시예 6(SiO2, CVD), 실시예 11(Al2O3, EB), 및 실시예 13(SiO2, 스퍼터)의 태양전지 특성은 모두 동등한 정도였다. 이것은, 절연층의 막 두께가 200㎚ 정도인 경우, CVD법, 스퍼터법, EB법의 어느 경우에 있어서도 치밀한 막이 제작되었기 때문으로 생각된다.
어닐링 공정의 온도에 대해 비교하자면, 실시예 1(180℃) 및 실시예 7(160℃)은, 실시예 8(200℃) 및 실시예 9(230℃)에 비해 FF 및 기타의 특성이 높고, Eff가 향상되어 있다. 이것은, 광전변환부의 내열온도(250℃)보다 50℃ 이상 낮은 온도로 어닐링 공정이 행해짐으로써, 어닐링 공정에서의 광전변환부(투명전극층이나 비정질 실리콘층)의 특성 저하가 억제되었기 때문으로 생각된다.
저융점 재료로서, 융점이 T1=156℃인 인듐을 이용한 실시예 10은, 실시예 1과 동일한 높은 변환효율을 나타내었다. 이것은, 실시예 1과 마찬가지로, 저융점 재료의 융점보다 고온이면서, 또한 광전변환부의 내열온도보다 충분히 낮은 온도로 어닐링이 행해졌기 때문으로 생각된다.
실시예 14에서는, 제 1 도전층의 재료로서, 고융점의 은 만이 이용되었지만, 실시예 1과 마찬가지로, 절연층의 제 1 도전층 형성 영역 상에 제 2 도전층이 형성되어, 실시예 1과 동등한 변환효율을 나타내었다. 이것은, 입경(DL)이 0.3∼0.7㎛로 작은 은 미립자는, 융점(971℃)보다 대폭 저온인 열유동 개시 온도(소결 넥킹 개시 온도)(T1=150℃)를 가지고 있어, 어닐링 온도(Ta)(180℃)에서 넥킹을 발생시켰기 때문으로 생각된다. 이러한 결과로부터, 융점이 높은 재료라 하더라도, 미립자의 입경을 작게 함으로써 저온에서 소결 넥킹을 발생시키기 때문에, 본 발명의 「저융점 재료」로서 사용이 가능하다고 할 수 있다.
고융점 재료로서, 은과 알루미늄의 혼합물이 이용된 실시예 15에서는, 실시예 1에 비해 FF가 약간 저하되었다. 이것은, 알루미늄은 은보다 도전율이 작기 때문에, 제 1 도전층의 저항률이 증대하였기 때문인 것으로 생각된다. 그러나, 전류는 주로 제 2 도전층을 흐르기 때문에, 실시예 15에 있어서, 제 1 도전층의 저항률 증대에 따른 FF의 저하량은 매우 근소하다. 이 때문에, 고융점 재료로서 알루미늄 등을 이용함으로써, 은의 사용량을 감소시키면, 태양전지의 특성을 크게 손상시키는 일 없이, 제조비용의 억제가 가능하다고 할 수 있다.
도금 공정 후에 초음파 세정에 의한 도금액의 제거가 행해진 실시예 12에서는, 실시예 11에 비해 Jsc가 증대되어 있다. 이것은, 세정을 실시함으로써, 집전극 형성 영역 이외의 표면에 석출된 미소한 사이즈의 구리가 제거되었기 때문에, 차광 손실이 저감되어, 광전변환부에 입사하는 광량이 증가하였기 때문으로 생각된다.
이하에서는, 절연층 표면의 물과의 접촉각과 도금 공정 후의 구리의 석출량에 대해 검토하기 위해, 참고예 1 및 실시예 16∼20의 헤테로 접합 태양전지가 제작되었다.
(참고예 1)
참고예 1에서는, i형 비정질 실리콘층(2) 형성시의 기판 온도가 170℃로 변경되고, n형 비정질 실리콘층(3b)의 막 두께가 8㎚로 변경된 것 이외에는, 실시예 1과 같이 하여, 광전변환부의 형성 및 제 1 도전층(71)의 형성까지가 행해졌다. 이후, 제 1 도전층(71)이 형성된 웨이퍼가, CVD장치에 투입되어, 절연층(9)으로서 산화실리콘층(굴절률: 1.5)이, CVD법에 의해 80㎚의 두께로 광 입사면측에 형성되었다.
절연층(9)의 제막조건은, 기판 온도: 135℃, 압력: 133Pa, SiH4/CO2 유량비: 1/10, 투입 파워 밀도: 0.05W/㎠(주파수 13.56MHz)였다(이하에서는, 상기 절연층의 제막조건을 「조건 C」라 칭한다). 상기 절연층(9)의 제 1 도전층 비형성 영역의 물에 대한 접촉각을, 접촉각계(쿄와카이멘카가쿠샤 제조, 모델번호: CA-VP300)에 의해 측정한 바, 접촉각(θ)은, 5∼15°였다. 절연층 형성 후, 실시예 1과 마찬가지로, 어닐링 공정 및 제 2 도전층 형성 공정(도금 공정)이 행해졌다.
도금 공정 후, 기판(12) 표면에 부착된 도금액을 에어 나이프에 의해 날려버린 후, 기판(12) 표면에 잔류된 구리의 중량을 측정하였다. 상기 측정에서는, 우선, 소정량(50mL)의 순수를 넣은 바닥이 편평한 비커(beaker)에, 기판(12)을 20분간 침지시킴으로써, 기판(12) 표면에 잔류된 구리를 비커 내의 물에 용출시켰다. 이후, 비커 내의 물을 소정량 빼내고, 이것을 소정량의 바소쿠프로인(bathocuproin)술폰산에 의해 발색시킨 다음, 그 색상을 표준 샘플과 비교함으로써 정량(定量)하였다. 이러한 측정에 의해 산출된 구리의 잔류량은 0.1mg이었다.
이후, 레이저가공기에 의해 셀 외주부의 실리콘 웨이퍼가 0.5mm의 폭으로 제거되었다.
(실시예 16)
절연층 형성 후, 어닐링 처리 전에, 기판(12)의 표면에 발수층이 형성된 점을 제외하고는, 참고예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다. 발수층은, 테트라데실포스폰산(재료 A)을 0.5×10- 3몰/L의 농도로 이소프로필알코올에 용해시킨 발수처리 재료액 중에, 기판(12)을 1분간 침지시킴으로써 형성하였다. 참고로, 본 실시예에서는, 어닐링 공정(180℃로 20분간의 가열)이, 발수층의 건조를 겸하고 있다.
상기 기판의 제 1 도전층 비형성 영역에 있어서의 물에 대한 접촉각(θ)은 80°∼90°로서, 기판(12)의 표면에 발수층이 형성되어 있음이 확인되었다. 또한, 도금 공정에 있어서, 10㎛ 정도의 두께로 구리(제 2 도전층)를 석출시키는데 필요한 시간은, 참고예 1과 동등하였다. 도금 공정의 전후에 있어서, 제 1 도전층 비형성 영역에서의 물에 대한 접촉각에는 변화가 없었다.
(실시예 17)
발수처리 재료액에 대한 침지시간이 5분간으로 변경된 점을 제외하고는, 실시예 16과 같이 하여 헤테로 접합 태양전지가 제작되었다. 도금 공정 전의 기판 표면의 물에 대한 접촉각(θ)은 110°∼120°이며, 도금 공정 전후에 있어서 물에 대한 접촉각에는 변화가 없었다. 도금 공정에 있어서, 10㎛ 정도의 두께로 구리(제 2 도전층)를 석출시키는데 필요한 시간은, 참고예 1의 약 2배였다.
(실시예 18)
발수처리 재료로서 벤조일술폰산(재료 B)이 이용된 점을 제외하고는, 실시예 17과 같이 하여 헤테로 접합 태양전지가 제작되었다. 도금 공정 전의 기판 표면의 물에 대한 접촉각(θ)은 60°∼70°이며, 도금 공정 전후에 있어서 물에 대한 접촉각에는 변화가 없었다. 도금 공정에 있어서, 10㎛ 정도의 두께로 구리(제 2 도전층)를 석출시키는데 필요한 시간은, 참고예 1의 약 1.3배였다.
(실시예 19)
발수처리 재료액에 대한 침지시간이 1분간으로 변경된 점을 제외하고는, 실시예 18과 같이 하여 헤테로 접합 태양전지가 제작되었다. 도금 공정 전의 기판 표면의 물에 대한 접촉각(θ)은 20°∼30°이며, 도금 공정 전후에 있어서 물에 대한 접촉각에는 변화가 없었다. 도금 공정에 있어서, 10㎛ 정도의 두께로 구리(제 2 도전층)를 석출시키는데 필요한 시간은, 참고예 1과 동등하였다.
(실시예 20)
산화실리콘층의 제막 조건이, 기판 온도: 135℃, 압력: 133Pa, SiH4/CO2유량비: 1/3, 투입 파워 밀도: 0.15W/㎠(주파수 27MHz)로 변경된 점을 제외하고는, 참고예 1과 같이 하여 헤테로 접합 태양전지가 제작되었다(이하에서는, 이러한 절연층의 제막조건을 「조건 D」라 칭한다). 도금 공정 전의 기판 표면의 물에 대한 접촉각(θ)은 60°∼70°이며, 도금 공정 전후에 있어서 물에 대한 접촉각에는 변화가 없었다. 도금 공정에 있어서, 10㎛ 정도의 두께로 구리(제 2 도전층)를 석출시키는데 필요한 시간은, 참고예 1과 동등하였다.
(비교예 6)
절연층을 형성하지 않고, 투명전극층(6a) 상에 직접 발수층이 형성된 점을 제외하고는, 실시예 16과 같이 하여 헤테로 접합 태양전지가 제작되었다. 비교예 6에서는, 전술한 비교예 5와 같이 투명전극층이 완전히 에칭되는 불량은 생기지 않았지만, 투명전극층의 제 1 도전층 비형성 영역 상에도 거의 전면에 제 2 도전층이 형성되는 불량이 생겨, 태양전지로서 기능하는 것은 얻어지지 않았다.
이상과 같이 하여 헤테로 접합 태양전지가 제작되었다. 상기한 참고예 및 각 실시예의 헤테로 접합 태양전지의 제작 조건, 태양전지 특성의 측정 결과, 및 참고예 1과 같은 방법에 의해 정량한 도금 공정 후의 기판 표면의 구리의 중량을, 표 2에 나타내었다. 참고로, 실시예 16∼18 및 실시예 20에서는, 구리의 잔류량은 검출 한계(0.05mg) 이하였다.
Figure pct00002
표 2에 나타낸 바와 같이, 참고예 1 및 실시예 16∼20의 태양전지의 특성은 동등하며, 전술한 실시예 1∼15와 마찬가지로, 높은 변환 특성을 가지는 헤테로 접합 태양전지가 얻어졌다.
실시예 16∼19는, 참고예 1의 절연층 표면에 발수층을 적용하여, 물과의 접촉각을 증대시킴에 따른 효과를 확인한 것이다. 실시예 16과 참고예 1의 잔류 구리 중량의 대비로부터, 발수처리가 행해짐으로써, 도금조로부터 꺼내진 후에 기판(12) 표면에 잔류하는 구리의 양을 감소시킬수 있음을 알 수 있다. 또한, 실시예 16과 참고예 1 간에 Jsc의 차(差)가 보이지 않은 것으로부터, 광학적인 손실을 발생시키는 일 없이 발수층이 형성되어 있음이 확인되었다.
또한, 실시예 16∼19에 따르면, 구리의 잔류량을 감소시키는 관점에서, 접촉각(θ)은 50° 이상으로 하는 것이 바람직하다고 생각된다. 한편, 높은 도금 효율을 실현하기 위해서는, 접촉각(θ)은 120° 이하가 바람직함을 알 수 있다. 따라서, 접촉각이 50°∼120°의 범위이면, 구리의 잔류량을 감소시킬 수 있을 뿐만 아니라, 높은 도금 효율을 실현할 수 있음을 알 수 있다.
참고예 1과 실시예 20의 대비에 따르면, 산화실리콘층의 제막조건을 변경함으로써, 산화실리콘층의 물에 대한 접촉각을 변화시키는 것이 가능하여, 발수층을 마련하지 않더라도 상기의 접촉각을 실현가능함을 알 수 있다.
제막조건에 의해, 산화실리콘층의 물에 대한 접촉각이 변화하는 요인으로서는, 산화실리콘층 표면의 실리콘, 산소, 수소의 조성비나, 미세한 표면구조의 변화 등을 생각할 수 있다. 참고예 1과 실시예 20에서는, SiH4와 CO2의 유량비, 고주파의 주파수, 및 전력밀도가 상이하다. 이러한 상이에 의해, 플라즈마 CVD법에 의한 제막 시의 플라즈마 상태가 변화된 결과, 산화실리콘층에 있어서의 실리콘과 산소 간의 비율이 변화한 것으로 추정된다.
비교예 6에 있어서, 투명전극층의 전면(全面)에 구리가 석출되는 불량이 발생된 원인으로서는, 태양전지의 표면에 요철구조가 존재하기 때문에, 광전변환부(50)(투명전극층(6a))의 표면 전체에 발수층이 균일하게 형성되지 않고, 핀홀 등의 발수층 비형성부가 존재하고 있어, 상기 비형성부가 기점이 되어 구리가 도금된 것으로 추측된다. 참고로, 비교예 6은 전술한 비특허문헌 1에 기재된 방법에 상당한다. 이러한 결과로부터, 비특허문헌 1에 기재된 방법은, 도 2에 도시된 헤테로 접합 태양전지와 같이, 표면에 요철을 가지는 태양전지에는 적용이 어려운 것으로 생각된다.
또한, 비교예 5와 비교예 6의 대비로부터, 발수층은, 투명전극층을 도금액에 의한 침식으로부터 보호하는 효과가 있음이 시사되지만, 그 보호 효과는, 도금에 의한 금속의 석출을 방지한다는 관점에 있어서는 불충분함을 알 수 있다.
이상, 실시예를 이용하여 설명한 바와 같이, 본 발명에 따르면, 절연층의 패터닝을 행하는 일 없이, 태양전지의 집전극을 제작할 수 있기 때문에, 고출력의 태양전지를 저비용으로 제공하는 것이 가능해진다.
1 : 하나의 도전형 단결정 실리콘 기판
2 : 진성 실리콘계 박막
3 : 도전형 실리콘계 박막
6 : 투명전극층
7 : 집전극
71 : 제 1 도전층
711 : 저융점 재료
72 : 제 2 도전층
8 : 이면 금속전극
9 : 절연층
91 : 발수층
9h : 개구부
9x : 핀홀
50 : 광전변환부
100 : 태양전지
101 : 헤테로 접합 태양전지
10 : 도금 장치
11 : 도금조
12 : 기판
13 : 양극
14 : 기판 홀더
15 : 전원
16 : 도금액

Claims (23)

  1. 광전변환부와, 상기 광전변환부의 하나의 주면(主面) 상의 집전극(集電極)을 가지는 태양전지로서,
    상기 집전극은, 상기 광전변환부측으로부터 순서대로 제 1 도전층과 제 2 도전층을 포함하고, 또한, 상기 제 1 도전층과 상기 제 2 도전층 사이에 절연층을 포함하며,
    상기 제 1 도전층은 저융점 재료를 포함하고, 상기 저융점 재료의 열유동 개시 온도(T1)는 상기 광전변환부의 내열온도보다 저온이며,
    상기 제 2 도전층의 일부가, 상기 제 1 도전층에 통전(通電)되어 있는, 태양전지.
  2. 제 1항에 있어서,
    상기 광전변환부는, 하나의 도전형 결정 실리콘 기판의 하나의 주면 상에, 실리콘계 박막 및 투명전극층을 상기한 순서대로 가지며,
    상기 투명전극층 상에 상기 집전극을 가지며,
    상기 저융점 재료의 열유동 개시 온도(T1)가 250℃ 이하인, 태양전지.
  3. 제 1항에 있어서,
    상기 광전변환부는, 하나의 도전형 결정 실리콘 기판의 하나의 주면 상에 역(逆)도전형의 확산층을 가지며, 상기 확산층 상에 상기 집전극을 가지는, 태양전지.
  4. 제 1항에 있어서,
    상기 광전변환부는, 반도체 박막의 pn 접합 또는 pin 접합의 하나의 주면 상에 투명전극층을 가지며, 상기 투명전극층 상에 상기 집전극을 가지는, 태양전지.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제 1 도전층은, 상기 저융점 재료의 열유동 개시 온도(T1)보다 고온의 열유동 개시 온도(T2)를 가지는 고융점 재료를 포함하는, 태양전지.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제 1 도전층은, 상기 저융점 재료로서, 상기 광전변환부의 내열온도보다 저온의 소결 넥킹(necking) 개시 온도를 가지는 금속미립자를 포함하는, 태양전지.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 제 2 도전층은, 상기 절연층의 개구부를 통해 제 1 도전층에 통전되어 있는, 태양전지.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 절연층이, 상기 광전변환부의 제 1 도전층 비형성 영역 상에도 형성되어 있는, 결정 실리콘계 태양전지.
  9. 제 8항에 있어서,
    상기 절연층 표면의 물과의 접촉각(θ)이 20° 이상인, 태양전지.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 저융점 재료가, 금속재료를 포함하는, 태양전지.
  11. 제 1항 내지 제 10항 중 어느 한 항에 기재된 태양전지를 구비하는, 태양전지 모듈.
  12. 광전변환부의 하나의 주면 상에, 광전변환부측으로부터 순서대로 제 1 도전층, 절연층 및 제 2 도전층을 가지는 집전극을 구비하는 태양전지를 제조하는 방법으로서,
    광전변환부 상에 저융점 재료를 포함하는 제 1 도전층이 형성되는 제 1 도전층 형성 공정;
    상기 제 1 도전층 상에 절연층이 형성되는 절연층 형성 공정;
    상기 제 1 도전층이 가열되는 어닐링 공정; 및
    도금법에 의해 제 2 도전층이 형성되는 도금 공정;을 상기한 순서대로 가지며,
    상기 어닐링 공정에 있어서, 상기 저융점 재료가 열유동을 발생시키도록 가열이 행해짐으로써, 상기 제 1 도전층 상의 절연층에 변형을 발생시키고,
    상기 도금 공정에 있어서, 절연층에 생긴 변형부를 기점으로 하여, 제 2 도전층을 석출시키는, 태양전지의 제조 방법.
  13. 제 1항 내지 제 10항 중 어느 한 항에 기재된 태양전지를 제조하는 방법으로서,
    상기 광전변환부 상에 저융점 재료를 포함하는 제 1 도전층이 형성되는 제 1 도전층 형성 공정;
    상기 제 1 도전층 상에 절연층이 형성되는 절연층 형성 공정;
    상기 제 1 도전층이 가열되는 어닐링 공정; 및
    도금법에 의해 제 2 도전층이 형성되는 도금 공정;을 상기한 순서대로 가지며,
    상기 어닐링 공정에 있어서, 상기 저융점 재료의 열유동 개시 온도(T1)보다 고온의 어닐링 온도(Ta)로 가열 처리가 행해지는, 태양전지의 제조 방법.
  14. 제 12항 또는 제 13항에 있어서,
    상기 어닐링 공정에서의 어닐링 온도(Ta)가, 상기 광전변환부의 내열온도보다 저온인, 태양전지의 제조 방법.
  15. 제 12항 또는 제 13항에 있어서,
    상기 어닐링 공정에서의 어닐링 온도(Ta)가 250℃ 이하인, 태양전지의 제조 방법.
  16. 제 12항 내지 제 15항 중 어느 한 항에 있어서,
    상기 어닐링 공정에서, 상기 절연층에 개구가 형성되는, 태양전지의 제조 방법.
  17. 제 12항 내지 제 16항 중 어느 한 항에 있어서,
    상기 제 1 도전층은, 상기 저융점 재료의 열유동 개시 온도(T1)보다 고온의 열유동 개시 온도(T2)를 가지는 고융점 재료를 포함하며,
    상기 어닐링 공정에서의 어닐링 온도(Ta)가, T1＜Ta＜T2를 만족하는, 태양전지의 제조 방법.
  18. 제 12항 내지 제 16항 중 어느 한 항에 있어서,
    상기 제 1 도전층은, 상기 저융점 재료로서 소결 넥킹 개시 온도가 T1', 융점이 T2'인 금속미립자를 포함하고,
    상기 어닐링 공정에서의 어닐링 온도(Ta)가, T1'＜Ta＜T2'를 만족하는, 태양전지의 제조 방법.
  19. 제 12항 내지 제 18항 중 어느 한 항에 있어서,
    상기 절연층 형성 공정에서, 상기 광전변환부의 제 1 도전층 비(非)형성 영역 상에도 절연층이 형성되는, 태양전지의 제조 방법.
  20. 제 12항 내지 제 19항 중 어느 한 항에 있어서,
    발수(撥水)처리 공정을 더 가지는, 태양전지의 제조 방법.
  21. 제 20항에 있어서,
    상기 어닐링 공정보다 전에, 상기 발수처리 공정이 행해지는, 태양전지의 제조 방법.
  22. 제 20항 또는 제 21항에 있어서,
    상기 절연층 형성 공정 후에, 상기 절연층 상에 상기 발수처리가 행해지는, 태양전지의 제조 방법.
  23. 제 12항 내지 제 22항 중 어느 한 항에 있어서,
    상기 광전변환부는, 하나의 도전형 결정 실리콘 기판의 하나의 주면 상에, 실리콘계 박막 및 투명전극층을 상기한 순서대로 가지며, 상기 투명전극층 상에 상기 집전극이 형성되는, 태양전지의 제조 방법.
KR1020137019781A 2011-11-22 2012-08-09 태양전지와 그 제조 방법, 및 태양전지 모듈 KR101329222B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2011-255362 2011-11-22
JP2011255362 2011-11-22
JP2012023118 2012-02-06
JPJP-P-2012-023118 2012-02-06
JP2012044179 2012-02-29
JPJP-P-2012-044179 2012-02-29
PCT/JP2012/070401 WO2013077038A1 (ja) 2011-11-22 2012-08-09 太陽電池およびその製造方法、ならびに太陽電池モジュール

Publications (2)

Publication Number Publication Date
KR20130096325A true KR20130096325A (ko) 2013-08-29
KR101329222B1 KR101329222B1 (ko) 2013-11-14

Family

ID=48469499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019781A KR101329222B1 (ko) 2011-11-22 2012-08-09 태양전지와 그 제조 방법, 및 태양전지 모듈

Country Status (9)

Country Link
US (2) US9246026B2 (ko)
EP (1) EP2662900B1 (ko)
JP (1) JP5325349B1 (ko)
KR (1) KR101329222B1 (ko)
CN (1) CN103329281B (ko)
ES (1) ES2592165T3 (ko)
MY (1) MY156847A (ko)
TW (1) TWI420681B (ko)
WO (1) WO2013077038A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065474A (ko) * 2019-11-27 2021-06-04 한국과학기술연구원 전하 선택 접합 태양전지 및 이의 제조방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090293955A1 (en) * 2007-11-07 2009-12-03 Qualcomm Incorporated Photovoltaics with interferometric masks
JP6030928B2 (ja) * 2012-11-16 2016-11-24 株式会社カネカ 太陽電池の製造方法
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
US9147780B2 (en) * 2012-12-17 2015-09-29 Kaneka Corporation Solar cell, method for manufacturing same, and solar cell module
WO2014185537A1 (ja) * 2013-05-17 2014-11-20 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
WO2014192408A1 (ja) * 2013-05-29 2014-12-04 株式会社カネカ 結晶シリコン系太陽電池の製造方法、および結晶シリコン系太陽電池モジュールの製造方法
KR20150039536A (ko) 2013-10-02 2015-04-10 엘지이노텍 주식회사 태양전지
JP2015073058A (ja) * 2013-10-04 2015-04-16 長州産業株式会社 光発電素子
JP6284740B2 (ja) * 2013-10-23 2018-02-28 株式会社カネカ 太陽電池の製造方法
US10964826B2 (en) 2013-10-30 2021-03-30 Kaneka Corporation Solar cell and production method therefor, and solar cell module
KR101534941B1 (ko) * 2013-11-15 2015-07-07 현대자동차주식회사 도전성 전극패턴의 형성방법 및 이를 포함하는 태양전지의 제조방법
TWI517430B (zh) 2013-12-31 2016-01-11 東旭能興業有限公司 太陽能電池單元及其製造方法
JP6550042B2 (ja) * 2014-03-26 2019-07-24 株式会社カネカ 太陽電池モジュールおよびその製造方法
JP6345968B2 (ja) * 2014-03-31 2018-06-20 株式会社カネカ 太陽電池の製造方法
JP6389639B2 (ja) * 2014-05-14 2018-09-12 シャープ株式会社 光電変換素子
ES2759328T3 (es) 2014-07-01 2020-05-08 Meyer Burger Germany Ag Célula solar
US9466754B2 (en) * 2014-07-30 2016-10-11 Sunpower Corporation Grain growth for solar cells
KR102319724B1 (ko) * 2014-11-04 2021-11-01 엘지전자 주식회사 태양전지 모듈
KR102316787B1 (ko) * 2014-12-31 2021-10-25 엘지전자 주식회사 태양 전지 모듈
US9818891B2 (en) * 2014-12-31 2017-11-14 Lg Electronics Inc. Solar cell module and method for manufacturing the same
WO2016111339A1 (ja) * 2015-01-07 2016-07-14 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
WO2016129686A1 (ja) 2015-02-13 2016-08-18 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6502147B2 (ja) * 2015-03-31 2019-04-17 株式会社カネカ 太陽電池の製造方法および太陽電池モジュールの製造方法
CN105185871A (zh) * 2015-09-24 2015-12-23 新奥光伏能源有限公司 一种异质结太阳能电池及其制备方法、退火方法
JP6564874B2 (ja) * 2015-11-04 2019-08-21 株式会社カネカ 結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法
KR101747264B1 (ko) * 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
CN105405926B (zh) * 2015-12-07 2018-06-01 新奥光伏能源有限公司 一种硅异质结太阳能电池、其退火方法及其制备方法
DE102016106563A1 (de) 2016-04-11 2017-10-12 Meyer Burger (Germany) Ag Verfahren zum Herstellen einer Solarzelle, mit dem Verfahren hergestellte Solarzelle und Substratträger
EP3540785B1 (en) 2016-11-02 2021-09-22 Kaneka Corporation Method for manufacturing a solar cell
KR102711102B1 (ko) * 2016-11-15 2024-09-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108321239A (zh) * 2017-12-21 2018-07-24 君泰创新（北京）科技有限公司 一种太阳能异质结电池及其制备方法
CN108183140A (zh) * 2018-01-22 2018-06-19 卢泰 一种用于柔性薄膜太阳能电池的金属电极及其制作方法
JP7228561B2 (ja) * 2018-02-23 2023-02-24 株式会社カネカ 太陽電池の製造方法
CN109346606B (zh) * 2018-09-30 2022-11-15 新优(宁波)智能科技有限公司 一种杂化光伏电池及其制备方法
CN116565016A (zh) * 2022-01-27 2023-08-08 达尔科技股份有限公司 半导体结构及其制造方法
CN116014022B (zh) * 2022-09-09 2024-10-01 天合光能股份有限公司 一种太阳能电池及其制备方法
WO2024257269A1 (ja) * 2023-06-14 2024-12-19 日本国土開発株式会社 防護装置及び発電装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586988A (en) 1983-08-19 1986-05-06 Energy Conversion Devices, Inc. Method of forming an electrically conductive member
EP0531827B1 (en) 1991-08-30 1996-11-13 Canon Kabushiki Kaisha Solar cell and fabrication method thereof
JPH0563218A (ja) 1991-08-30 1993-03-12 Canon Inc 太陽電池及びその製造方法
JPH0666426A (ja) 1992-08-17 1994-03-08 Toshiba Corp 加熱調理器
JPH0878074A (ja) 1994-09-01 1996-03-22 Casio Comput Co Ltd 異方導電接着シートおよびその製造方法
JP2000058885A (ja) 1998-08-03 2000-02-25 Sanyo Electric Co Ltd 太陽電池及びその製造方法
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP3851607B2 (ja) * 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
JP2005142330A (ja) 2003-11-06 2005-06-02 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR101484737B1 (ko) * 2007-02-15 2015-01-22 메사추세츠 인스티튜트 오브 테크놀로지 텍스쳐 표면을 갖는 태양 전지
JP5039514B2 (ja) 2007-11-16 2012-10-03 ハリマ化成株式会社 低抵抗導電性ペースト
JP2010098232A (ja) 2008-10-20 2010-04-30 Sharp Corp 太陽電池および太陽電池の製造方法
EP2312641A1 (en) * 2009-10-13 2011-04-20 Ecole Polytechnique Fédérale de Lausanne (EPFL) Device comprising electrical contacts and its production process
JP5535709B2 (ja) 2010-03-19 2014-07-02 三洋電機株式会社 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065474A (ko) * 2019-11-27 2021-06-04 한국과학기술연구원 전하 선택 접합 태양전지 및 이의 제조방법

Also Published As

Publication number Publication date
TW201338184A (zh) 2013-09-16
US9246026B2 (en) 2016-01-26
EP2662900A4 (en) 2014-06-11
CN103329281A (zh) 2013-09-25
EP2662900B1 (en) 2016-06-29
EP2662900A1 (en) 2013-11-13
MY156847A (en) 2016-03-31
US20160133765A1 (en) 2016-05-12
ES2592165T3 (es) 2016-11-28
CN103329281B (zh) 2014-10-08
US9812594B2 (en) 2017-11-07
US20130312827A1 (en) 2013-11-28
WO2013077038A1 (ja) 2013-05-30
JP5325349B1 (ja) 2013-10-23
TWI420681B (zh) 2013-12-21
KR101329222B1 (ko) 2013-11-14
JPWO2013077038A1 (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
KR101329222B1 (ko) 태양전지와 그 제조 방법, 및 태양전지 모듈
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
US9484485B2 (en) Solar cell, manufacturing method therefor, solar-cell module, and manufacturing method therefor
US10964826B2 (en) Solar cell and production method therefor, and solar cell module
JP6114630B2 (ja) 結晶シリコン系太陽電池の製造方法
US10522704B2 (en) Solar cell, method for manufacturing same
JP6120680B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6196031B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6096054B2 (ja) 太陽電池の製造方法
CN104854707B (zh) 太阳能电池及其制造方法和太阳能电池模块及其制造方法
JP2014229712A (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6030928B2 (ja) 太陽電池の製造方法
JP2014232820A (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6097068B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6178621B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20130725

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
A302 Request for accelerated examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130730

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20130730

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170817