KR20130043947A - 스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법 - Google Patents

Abstract

본 발명의 실시예들에 따른 번인 테스트 장치는, 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들을 저장하는 스큐 값 테이블, 테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고 스큐 값 테이블을 참조하여 테스트 패턴들의 타이밍 셋을 특정하며 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하는 패턴 발생부, 테스트 벡터를 저장하는 이벤트 메모리, 특정된 타이밍 셋에 따라 타이밍 신호를 생성하는 타이밍 발생부, 타이밍 신호와 테스트 패턴에 따라 임의의 어드레스를 발생시키는 어드레스 발생부, 타이밍 신호와 테스트 패턴에 따라 임의의 어드레스에 저장할 입력 데이터를 발생시키는 데이터 발생부 및 타이밍 신호와 어드레스에 기초하여 입력 데이터를 DUT에 인가하는 드라이버를 포함할 수 있다.

Description

스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법{TDBI FACILITY CAPABLE OF CONTROLLING SKEW AND METHOD THEREOF}

본 발명은 번인 테스트에 관한 것으로, 더욱 상세하게는, 스큐를 조절할 수 있는 번인 테스트 장치에 관한 것이다.

반도체 제조 공정 중 후공정에 속하는 번인 테스트(Burn-in test)는 실사용 온도보다 높은 온도에서 테스트 대상 반도체 장치(DUT)를 동작시킴으로써 불량을 가속하고, 초기 불량을 대부분 가려낼 수 있는 테스트이다.

TDBI(test during burn-in) 장치는 이러한 번인 테스트 중에 기능 테스트도 수행할 수 있게 한 장치이다. 하나의 TDBI 장치로 여러 종류의 반도체 장치를 테스트하기 위해서는 반도체 장치에 따라 달라지는 타이밍 및 테스트 패턴을 생성하여 테스트 대상 반도체 장치에 인가할 수 있어야 한다.

특정한 범주의 DUT들에 대해 실용 속도에서 해당 DUT를 전문적으로 심층 테스트하기 위한 고가의 ATE(automatic test equipment)에 비해, 상대적으로 저가이면서 범용에 가까운 TDBI 장치는 다양한 종류의 DUT들을 번인 환경 내에서 상대적으로 낮은 속도에서 불량품을 판별하기 위한 다양한 기능 테스트를 수행하는 구조를 갖추고 있다.

하지만, TDBI 장치에서도 점차 해당 DUT의 실용 속도에 좀더 가까운 고속에서 테스트하고자 하는 수요는 증가하는 추세이다. 이에 따라, 저속에서는 상대적으로 부각되지 않았던 테스트 패턴 신호의 스큐 문제가 해결해야 할 과제로 떠오르고 있다.

본 발명이 해결하고자 하는 과제는 스큐를 조절할 수 있는 번인 테스트 장치 및 방법을 제공하는 데에 있다.

본 발명의 일 측면에 따른 번인 테스트 장치는,

테스트 패턴들에 관하여 조절하고자 하는 스큐 값들을 저장하는 스큐 값 테이블;

테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 상기 스큐 값 테이블을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하는 패턴 발생부;

상기 테스트 벡터를 저장하는 이벤트 메모리;

상기 특정된 타이밍 셋에 따라 타이밍 신호를 생성하는 타이밍 발생부;

상기 타이밍 신호와 상기 테스트 패턴에 따라 임의의 어드레스를 발생시키는 어드레스 발생부;

상기 타이밍 신호와 상기 테스트 패턴에 따라 상기 임의의 어드레스에 저장할 입력 데이터를 발생시키는 데이터 발생부; 및

상기 타이밍 신호와 상기 발생한 어드레스에 기초하여 상기 입력 데이터를 상기 DUT에 인가하는 드라이버를 포함할 수 있다.

일 실시예에 따라, 상기 패턴 발생부는,

상기 테스트 패턴에 관하여 본래의 타이밍 셋 정보에 상기 스큐 값 테이블에서 읽은 스큐 값을 적용하여 상기 테스트 패턴을 위한 타이밍 셋으로 특정하도록 동작할 수 있다.

일 실시예에 따라, 상기 번인 테스트 장치는,

상기 드라이버에서 상기 DUT로 인가되는 신호들의 파형 특성을 측정하는 측정부; 및

상기 측정된 파형 특성에 기초하여 특정 신호에 관하여 조절되어야 할 스큐 값을 결정하는 스큐 조절부를 더 포함할 수 있다.

본 발명의 다른 측면에 따른 번인 테스트 장치는,

테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들이 저장된 스큐 값 테이블로부터 상기 테스트 패턴들에 상응하는 스큐 값들을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하고, 상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 출력하는 알고리즘 패턴 생성 보드;

DUT들을 전기적 및 기계적으로 고정하는 DUT 트레이; 및

상기 출력된 타이밍 신호, 어드레스 및 입력 데이터를 상기 DUT 트레이에 전달하는 접속부를 포함할 수 있다.

본 발명의 다른 측면에 따른 번인 테스트 장치의 스큐 조절 방법은,

테스트 대상 반도체 장치(DUT)에 인가할 테스트 패턴들에 관하여 조절이 필요한 스큐 값들을 스큐 값 테이블에 저장하는 단계;

상기 테스트 패턴에 관하여 본래의 타이밍 셋에 상기 스큐 값 테이블에서 참조한 스큐 값을 적용하여 조절한 스큐 타이밍 셋을 상기 테스트 패턴을 위한 타이밍 셋을 특정하는 단계;

상기 테스트 패턴과 특정된 타이밍 셋에 기초하여 테스트 벡터를 생성하고 저장하는 단계; 및

상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 DUT에 인가하는 단계를 포함할 수 있다.

일 실시예에 따라, 상기 번인 테스트 장치의 스큐 조절 방법은,

상기 생성된 타이밍 신호, 어드레스 및 입력 데이터에 관하여 검출된 파형에서 측정된 스큐 측정치에 따라 조절이 필요한 스큐 값을 결정하여 상기 스큐 값 테이블에 저장하는 단계를 더 포함할 수 있다.

본 발명의 번인 테스트 장치 및 방법에 따르면, 고가의 정밀한 아날로그 디스큐 회로를 채택하지 않고도 저가의 FPGA에서 테스트 패턴 신호의 스큐를 조절하는 기능을 구현할 수 있다.

또한, 본 발명의 번인 테스트 장치 및 방법에 따르면, 테스트 프로그램을 수정하지 않고 테스트 중에 오퍼레이터가 스큐 값을 특정하거나 또는 측정된 신호 파형으로부터 판정된 스큐 조절 값에 따라 실시간으로(on-the-fly) 스큐 값을 조절할 수 있다.

도 1은 본 발명의 일 실시예에 따른 번인 테스트 장치를 개략적으로 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 번인 테스트 장치에서 조절된 스큐 값에 따라 각자 다른 타이밍에 생성되는 신호들을 예시한 파형도이다.
도 3은 본 발명의 일 실시예에 따른 번인 테스트 장치의 스큐 조절 방법을 예시한 순서도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

본 발명의 실시예에서 나타나는 데이터나 정보의 명칭이나 비트 수는 모두 예시적인 것이다.

도 1은 본 발명의 일 실시예에 따른 번인 테스트 장치를 개략적으로 예시한 블록도이다.

도 1을 참조하면, 번인 테스트 장치(10)는 대략적으로 알고리즘 패턴 생성(ALPG) 보드(11)와 접속부(13), DUT 트레이(15)와, 오퍼레이터 컴퓨터(17)로 구성될 수 있다.

ALPG 보드(11)는 패턴 발생부(111), 스큐 값 테이블(112), 이벤트 메모리(113), 타이밍 발생부(114), 어드레스 발생부(115), 데이터 발생부(116), 드라이버(117), 측정부(118), 판정부(119), 스큐 조절부(121)를 포함할 수 있다.

패턴 발생부(111)는 테스트 개시와 함께 DUT(16)에 대한 테스트 패턴을 특정하고, 스큐 값 테이블(112)을 참조하여 테스트 패턴들의 스큐 타이밍 셋을 특정하며, 스큐 타이밍 셋이 특정된 테스트 패턴, 즉 테스트 벡터를 이벤트 메모리(113)에 저장한 다음, 테스트 진행 상황에 따라 테스트 패턴을 어드레스 발생부(115) 및 데이터 발생부(116)에 출력할 수 있다.

구체적으로, 패턴 발생부(111)는 특정 테스트 패턴에 관하여 본래의 타이밍 셋 정보에 스큐 값 테이블(112)에서 읽은 스큐 값을 적용하여 스큐 타이밍 셋을 결정할 수 있다.

테스트 패턴은 해당 테스트를 위해 DUT(16)에 입력할 디지털 명령 또는 데이터와 바람직한 예상 출력 데이터를 미리 정해놓은 것이다. 테스트 벡터는 현재 수행하려는 테스트를 위해, 정해진 사이클 동안의 테스트 패턴과 타이밍 셋을 특정한 것이다.

타이밍 셋은 다음과 같이 설명될 수 있다. 만약 테스트 사이클을 소정의 시간 간격으로 나누고, 그러한 나뉜 시점에서만 파형이 상승하거나 하강할 수 있다고 단순화한다면, 그러한 시점 즉 에지(edge)의 위치 정보를 특정함으로써 임의의 디지털 파형을 정의할 수 있을 것이다. 타이밍 셋은 테스트 패턴마다 파형이 상승할 에지와 하강할 에지들의 위치 정보를 정의한 것이다. 특정한 테스트 이벤트에서 원하는 파형을 쉽게 성형할 수 있다. 예를 들어, 하나의 테스트 사이클 내에 2048 개의 에지 위치가 지정되어 있고, 그 중에 특정 에지에서 파형이 상승하고 또 다른 특정 에지에서 하강하도록 설정한다면 최대 1024 가지의 파형을 만들어 낼 수 있다. 예를 들어, 연속하는 에지마다 상승과 하강을 반복하게 한다면, 클럭 신호로 쓸 수 있는 파형이 생성될 것이다.

스큐 타이밍 셋은 이러한 본래의 타이밍 셋에, 스큐에 의한 영향을 줄일 수 있도록, 파형이 상승할 에지와 하강할 에지의 위치 정보를 앞뒤로 스큐 값에 따라 적절하게 이동시켜 새로 생성한 타이밍 셋이다.

스큐 값 테이블(112)은 공정이나 온도, 전압 등의 편차에 의해 DUT(16)에서 발생하는 스큐(skew)를 조절하기 위해 테스트 패턴들과 타이밍 신호들(clock, scan, sync, strobe, tri-state 등)에 적용할 스큐 값들을 저장하고 있다.

예를 들어, 스큐 값 테이블(112)은 타이밍이 특정되어야 하는 신호들의 각각에 관하여 16 단계의 스큐 값 중 어떤 한 단계의 스큐 값을 저장하고 있을 수 있다. 예를 들어 스캔 신호에 관하여 +5 ns의 스큐가 0x7이라는 스큐 값으로 저장될 수 있고, 스트로브 신호에 관하여 +20 ns의 스큐가 0x4라는 스큐 값으로 저장될 수 있다.

도 2는 본 발명의 일 실시예에 따른 번인 테스트 장치에서 조절된 스큐 값에 따라 각자 다른 타이밍에 생성되는 신호들을 예시한 파형도이다.

도 2를 참조하면, 예시적인 어떤 신호에 관하여, 이벤트 메모리(113)에 40 ns에 상승 에지를 갖고 55 ns에 하강 에지를 갖는 파형이 저장되어 있는 경우에, 스큐 값 테이블(112)에 해당 파형에 관하여 설정된 스큐 값에 따라 해당 파형의 스큐가 조절되는 것이 예시되어 있다.

도 2의 예에서, 스큐는 본래의 에지를 기준으로 앞뒤로 각각 8 에지까지 16 단계로 조절되며, 스큐 값은 0x0에서 0xF까지 1 바이트의 헥사코드로 스큐 값 테이블(112)에 저장될 수 있다.

이 경우에, 맨 위의 파형은 스큐 값이 0x8의 헥사코드로 설정된 경우로서 조절될 스큐는 0 ns이며, 이벤트 메모리(113)에 저장된 본래의 에지 정보가 변경되지 않은 파형이다.

다음 파형은 스큐 값이 0x7의 헥사코드로 설정된 경우로서, 조절될 스큐는 -5 ns이며, 본래의 에지 정보에 대해 각각 -5 ns씩 반영되어 35 ns에 상승 에지를 갖고 50 ns에 하강 에지를 갖는 파형으로 변형된다.

그 다음 파형은 스큐 값이 0x6의 헥사코드로 설정된 경우로서, 조절될 스큐는 -10 ns이며, 본래의 에지 정보에 대해 각각 -10 ns씩 반영되어 30 ns에 상승 에지를 갖고 45 ns에 하강 에지를 갖는 파형으로 변형된다.

그 다음 파형은 스큐 값이 0x9의 헥사코드로 설정된 경우로서, 조절될 스큐는 +5 ns이며, 본래의 에지 정보에 대해 각각 +5 ns씩 반영되어 45 ns에 상승 에지를 갖고 60 ns에 하강 에지를 갖는 파형으로 변형된다.

마지막 파형은 스큐 값이 0xA의 헥사코드로 설정된 경우로서, 조절될 스큐는 +10 ns이며, 본래의 에지 정보에 대해 각각 +10 ns씩 반영되어 50 ns에 상승 에지를 갖고 65 ns에 하강 에지를 갖는 파형으로 변형된다.

도 1로 다시 돌아가서, 이러한 스큐 값 테이블(112)은 오퍼레이터가 오퍼레이터 컴퓨터(17)를 통해 입력한 스큐 값들을 저장할 수도 있다. 실시예에 따라서는, DUT(16)에 인가되는 각종 신호들의 파형을 측정부(118)에서 측정한 결과에 따라, 스큐 조절부(121)가 조절해야 할 스큐 측정치를 능동적으로 판정하고, 이를 기초로 결정한 스큐 값들을 스큐 값 테이블(112)에 저장할 수도 있다.

이벤트 메모리(113)는 패턴 생성부(111)에서 생성된 테스트 벡터를 저장한다.

타이밍 발생부(114)는 스큐가 조절된 타이밍 셋 정보를 기초로 생성되어 이벤트 메모리(113)에 저장된 테스트 벡터에 따라, DUT(16)를 위한 클럭 신호들과 기타 제어 신호들을 비롯한 타이밍 신호들을 순차적으로 생성할 수 있다.

어드레스 발생부(115)와 데이터 발생부(116)는 패턴 발생부(111)에서 지시하는 테스트 패턴 및 타이밍 발생부(114)의 타이밍 신호에 따라, 실제 DUT(16) 내부의 임의의 메모리 공간에 인가하기 위해 필요한 어드레스 정보와 해당 어드레스에 저장할 입력 데이터를 정해진 타이밍에 맞춰 생성할 수 있다.

드라이버(117)는 타이밍, 어드레스 및 데이터가 모두 결정되어 DUT(16)에 인가될 준비가 된 상태에서, DUT(16)의 전기적 특성에 맞게 전압 및 전류를 구동함으로써 바람직한 파형의 신호를 DUT(16)에 인가한다. 예를 들어, DUT에 따라서 동작 전압이나 전류가 다를 수 있고, 신호 전달 방식도 예를 들어 차동 신호 또는 싱글엔디드 신호라든가, NRZ(none return to zero) 또는 RZ(return to zero)와 같이 전혀 다를 수 있으며, 데이터가 전송되지 않는 동안에 해당 전송선의 상태가 터미네이션 또는 하이 임피던스로 될 수 있다. 드라이버(117)는 이러한 DUT(16)의 전기적 규격에 따라 적절한 신호 파형을 형성하고 전송선 상태를 결정할 수 있다.

드라이버(117)에서 구동한 어드레스와 입력 데이터 및 타이밍 신호는 접속부(13)를 통해 DUT 트레이(15)에 인가되고, 최종적으로 DUT(16)에 인가된다. 드라이버(117), 접속부(13)와 DUT 트레이(15)는 채널마다 별도로 구성될 수 있다.

접속부(13)는 접속 커넥터, 케이블, 하이 픽스(Hi-Fix) 보드 등을 포함하며, ALPG 보드(11)와 DUT 트레이(15) 사이에 전기적 신호들의 신뢰성 있는 교환을 보장할 수 있다.

DUT 트레이(15)는 다수의 DUT들(16)을 기계적으로 고정하고 각 DUT(16)에 적정한 전원과 테스트를 위한 신호들을 인가할 수 있도록 제작된다.

측정부(118)는 DUT(16)가 인가된 어드레스와 입력 데이터 및 타이밍 신호에 따라 동작한 결과를 독출할 수 있다. 예를 들어, DUT(16)가 메모리의 일종에 속하는 반도체 장치라면, 측정부(118)는 테스트 패턴에 의해 액세스된 어드레스들에 저장된 데이터를 읽어들일 수 있다.

판정부(119)는 측정부(118)에서 DUT(16)로부터 읽어들인 데이터를, 테스트 패턴 내의 바람직한 결과 데이터와 비교함으로써, DUT(16) 내의 특정 어드레스에 상응하는 회로 소자의 불량 여부를 판정할 수 있다.

한편, 측정부(118)는 DUT(16)에 인가되는 어드레스와 입력 데이터 및 타이밍 신호들의 파형도 검출할 수 있는데, 예를 들어, 스트로브(strobe) 신호가 다른 신호들보다 늦게 인가되는 것으로 검출되었다면, 이러한 검출 결과에 따라 스큐 조절부(121)가 스트로브 신호의 스큐 값을 조절하고 이를 스큐 값 테이블(112)에 저장함으로써, 스트로브 신호의 타이밍이 다른 신호들의 타이밍과 일치하게 될 수 있다.

오퍼레이터 컴퓨터(17)는 DUT의 종류에 따라 테스트 프로그램을 변경하거나 ALPG 보드(11) 내의 각종 구성요소들을 구현하기 위한 프로그래머블 프로세서들을 프로그래밍할 수 있고, 특히 스큐 값 테이블(112) 내에 스큐 값들을 특정할 수 있다.

도 3은 본 발명의 일 실시예에 따른 번인 테스트 장치의 스큐 조절 방법을 예시한 순서도이다.

도 3을 참조하면, 번인 테스트 장치(10)는 단계(S31)에서, DUT(16)에 인가할 특정 테스트 패턴에 관하여 조절이 필요한 스큐 값들을 스큐 값 테이블(112)에 저장한다.

단계(S32)에서, 특정 테스트 패턴에 관하여 본래의 타이밍 셋에 스큐 값 테이블(112)에서 참조한 스큐 값을 적용하여 조절한 스큐 타이밍 셋을 해당 테스트 패턴을 위한 타이밍 셋으로 결정한다.

단계(S33)에서, 해당 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성 및 저장한다.

단계(S34)에서, 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 DUT에 인가한다.

선택적인 단계(S35)에서, 생성된 타이밍 신호, 어드레스 및 입력 데이터에 관하여 검출된 파형에서 측정된 스큐 측정치에 따라 스큐 값을 결정하고 스큐 값 테이블(112)에 저장한다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.

10 번인 테스트 장치 11 ALPG 보드
111 패턴 발생부 112 스큐 값 테이블
113 이벤트 메모리 114 타이밍 발생부
115 어드레스 발생부 116 데이터 발생부
117 드라이버 118 측정부
119 판정부 121 스큐 조절부
13 접속부 15 DUT 트레이
16 DUT 17 오퍼레이터 컴퓨터

Claims (6)

1. 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들을 저장하는 스큐 값 테이블;
   테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 상기 스큐 값 테이블을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하는 패턴 발생부;
   상기 테스트 벡터를 저장하는 이벤트 메모리;
   상기 특정된 타이밍 셋에 따라 타이밍 신호를 생성하는 타이밍 발생부;
   상기 타이밍 신호와 상기 테스트 패턴에 따라 임의의 어드레스를 발생시키는 어드레스 발생부;
   상기 타이밍 신호와 상기 테스트 패턴에 따라 상기 임의의 어드레스에 저장할 입력 데이터를 발생시키는 데이터 발생부; 및
   상기 타이밍 신호와 상기 발생한 어드레스에 기초하여 상기 입력 데이터를 상기 DUT에 인가하는 드라이버를 포함하는 번인 테스트 장치.
2. 청구항 1에 있어서, 상기 패턴 발생부는,
   상기 테스트 패턴에 관하여 본래의 타이밍 셋 정보에 상기 스큐 값 테이블에서 읽은 스큐 값을 적용하여 상기 테스트 패턴을 위한 타이밍 셋으로 특정하도록 동작하는 것을 특징으로 하는 번인 테스트 장치.
3. 청구항 1에 있어서, 상기 드라이버에서 상기 DUT로 인가되는 신호들의 파형 특성을 측정하는 측정부; 및
   상기 측정된 파형 특성에 기초하여 특정 신호에 관하여 조절되어야 할 스큐 값을 결정하는 스큐 조절부를 더 포함하는 것을 특징으로 하는 번인 테스트 장치.
4. 테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들이 저장된 스큐 값 테이블로부터 상기 테스트 패턴들에 상응하는 스큐 값들을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하고, 상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 출력하는 알고리즘 패턴 생성 보드;
   DUT들을 전기적 및 기계적으로 고정하는 DUT 트레이; 및
   상기 출력된 타이밍 신호, 어드레스 및 입력 데이터를 상기 DUT 트레이에 전달하는 접속부를 포함하는 번인 테스트 장치.
5. 테스트 대상 반도체 장치(DUT)에 인가할 테스트 패턴들에 관하여 조절이 필요한 스큐 값들을 스큐 값 테이블에 저장하는 단계;
   상기 테스트 패턴에 관하여 본래의 타이밍 셋에 상기 스큐 값 테이블에서 참조한 스큐 값을 적용하여 조절한 스큐 타이밍 셋을 상기 테스트 패턴을 위한 타이밍 셋을 특정하는 단계;
   상기 테스트 패턴과 특정된 타이밍 셋에 기초하여 테스트 벡터를 생성하고 저장하는 단계; 및
   상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 DUT에 인가하는 단계를 포함하는 번인 테스트 장치의 스큐 조절 방법.
6. 청구항 5에 있어서,
   상기 생성된 타이밍 신호, 어드레스 및 입력 데이터에 관하여 검출된 파형에서 측정된 스큐 측정치에 따라 조절이 필요한 스큐 값을 결정하여 상기 스큐 값 테이블에 저장하는 단계를 더 포함하는 것을 특징으로 하는 번인 테스트 장치의 스큐 조절 방법.

Images