KR20130036738A - 질화물 반도체 발광 소자 - Google Patents

질화물 반도체 발광 소자 Download PDF

Info

Publication number
KR20130036738A
KR20130036738A KR1020127027590A KR20127027590A KR20130036738A KR 20130036738 A KR20130036738 A KR 20130036738A KR 1020127027590 A KR1020127027590 A KR 1020127027590A KR 20127027590 A KR20127027590 A KR 20127027590A KR 20130036738 A KR20130036738 A KR 20130036738A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
light emitting
emitting device
electrode
Prior art date
Application number
KR1020127027590A
Other languages
English (en)
Other versions
KR101530418B1 (ko
Inventor
나오끼 무사시
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20130036738A publication Critical patent/KR20130036738A/ko
Application granted granted Critical
Publication of KR101530418B1 publication Critical patent/KR101530418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 p측 질화물 반도체층 상에 투광성 전극을 갖는 질화물 반도체 발광 소자에서, p측 질화물 반도체층과 투광성 전극과의 사이의 양호한 오믹 콘택트를 얻을 수 있고, 웨이퍼 내에서의 순방향 전압(Vf)의 변동이 작은 신규한 전극을 구비한 질화물 반도체 발광 소자를 제공하는 것을 목적으로 한다. 본 발명의 질화물 반도체 발광 소자는, n측 질화물 반도체층과 p측 질화물 반도체층과, 상기 p측 질화물 반도체층에 접한 투광성 전극을 갖는 질화물 반도체 발광 소자이며, 상기 투광성 전극이, Ge와 Si를 포함하는 산화인듐으로 이루어지는 것을 특징으로 한다.

Description

질화물 반도체 발광 소자{NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은 투광성의 도전성 산화물막을 전극으로서 갖는 질화물 반도체 발광 소자에 관한 것이다.
종래부터, 질화물 반도체 발광 소자로서, 기판 상에 p형 반도체층 및 n형 반도체가 적층되고, p형 및 n형의 반도체층 각각과 전기적으로 접속하는 전극이 형성된 구조가 알려져 있다. 또한, p형의 반도체층과 전기적으로 접속하는 전극으로서, p형 반도체층 상부 전체면에 투광성 재료에 의한 전극을 형성하고, 그 위에 금속 전극을 형성하는 구조가 알려져 있다.
이와 같은 구성의 질화물 반도체 발광 소자에서는, 광의 취출 효율을 향상시키기 위해서, p형 반도체층 상의 전체면 전극으로서, ITO(산화인듐에 3 내지 5wt％의 SnO2를 포함함)가 널리 사용되고 있다(예를 들어, 특허문헌 1, 2).
그러나, ITO는, n형의 반도체 특성을 나타내는 점에서, 반도체층과 오믹 콘택트성이 반드시 양호한 것은 아니며, 반도체층의 종류, 도전형, 성막 방법 등의 다양한 요인에 의해, 쇼트키 장벽이 형성되게 되어, 그 결과로서, 콘택트 저항을 증대시키는 경우가 있다. 또한, 전극으로서 ITO를 사용하면, 1매의 웨이퍼로부터 제조되는 복수의 발광 소자 사이에서, 순방향 전압(Vf)이 변동되는 경우가 있다. 그로 인해, 복수의 발광 소자 사이에서의 순방향 전압의 변동을 작게 할 수 있는 투광성 전극이 요구되고 있다.
일본 특허 공개 제2001-210867호 공보 일본 특허 공개 제2003-60236호 공보
본 발명은 상기 과제를 감안하여 이루어진 것으로, p형 질화물 반도체층 상에 투광성 전극을 갖는 질화물 반도체 발광 소자에 있어서, p형 질화물 반도체층과 투광성 전극과의 사이가 양호하게 오믹 콘택트할 수 있고, 1매의 웨이퍼로부터 얻어지는 복수의 발광 소자 사이에서의 순방향 전압(Vf)의 변동을 작게 할 수 있는, 신규한 투광성 전극을 구비한 질화물 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 질화물 반도체 발광 소자는,
n측 질화물 반도체층과, p측 질화물 반도체층과, 상기 p측 질화물 반도체층 상에 형성된 투광성 전극을 갖는 질화물 반도체 발광 소자이며,
상기 투광성 전극이, Ge와 Si를 포함하는 산화인듐으로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체 발광 소자는, 이하의 1 이상의 요건을 구비하고 있는 것이 바람직하다.
(1) 상기 투광성 전극이, 상기 p측 질화물 반도체층에 포함되어 있는 p형 질화물 반도체층과 접하고 있다.
(2) 상기 투광성 전극은, 산화인듐을 주성분으로 하고, 산화게르마늄을 0.1 중량 퍼센트 이상 5.0 중량 퍼센트 이하 함유하고, 산화 규소를 0.1 중량 퍼센트 이상 5.0 중량 퍼센트 이하 함유한다.
(3) 상기 p형 질화물 반도체층은, GaN으로 이루어진다.
(4) 상기 p형 질화물 반도체층은, p형 불순물로서 Mg을 포함한다.
(5) 상기 투광성 전극은, 막 두께가 500Å 이상, 5000Å 이하이다.
또한, 본 발명은, 상기 질화물 반도체 발광 소자를 제조하는 방법이며,
상기 n측 질화물 반도체층과 p측 질화물 반도체층을 형성하는 반도체 형성 공정과,
상기 p측 질화물 반도체층 상에, 상기 투광성 전극을 형성하는 투광성 전극 형성 공정을 포함하고,
상기 투광성 전극 형성 공정이,
Ge와 Si를 포함하는 산화인듐층을 성막하는 성막 과정과,
상기 산화인듐층을 성막한 상기 질화물 반도체 발광 소자를 어닐하는 어닐 과정을 포함하는 것을 특징으로 한다.
본 발명의 질화물 반도체 발광 소자 및 그 제조 방법에 의하면, 낮은 순방향 전압 Vf를 갖고, 또한 (1매의 웨이퍼로부터 제조되는 복수의 발광 소자의 사이에서의) 순방향 전압의 변동이 작은 질화물 반도체 발광 소자를 얻을 수 있다.
도 1은 본 발명에 따른 실시 형태의 질화물 반도체 발광 소자의 모식적 상면도이다.
도 2는 도 1의 A-A' 단면에서의 모식적 단면도이다.
이하, 본 발명에 따른 질화물 반도체 발광 소자에 대해서, 도면을 이용해서 설명한다.
도 1은 본 발명에 따른 실시 형태의 질화물 반도체 발광 소자의 모식적 상면도이며, 도 2는 도 1의 A-A' 단면에서의 모식적 단면도이다.
도 1 및 도 2에 도시하는 질화물 반도체 발광 소자는, 기판(101) 상에, n측 질화물 반도체층(102), 발광층(103), p측 질화물 반도체층(104)이 순서대로 적층된 층 구성을 갖는다. 또한 p측 질화물 반도체층(104)의 표면에는, 투광성 전극(105)과, 투광성 전극(105)의 표면의 일부에는 p측 패드 전극(106)을 갖고, n형 질화물 반도체층(102)의 일부 절결면 상에 n측 전극(107)을 갖는다. 또한 p측 패드 전극과 n측 패드 전극의 일부를 개구해서 절연성막(108)을 갖는다.
여기에서, 「n측 질화물 반도체층(102)」이란, 발광 소자의 n형 반도체층으로서 기능하는 질화물 반도체층을 의미한다. 따라서, n측 질화물 반도체층(102)이 n형 반도체층으로서의 기능을 발휘할 수 있는 것이라면, n측 질화물 반도체층(102)을, n형 질화물 반도체층과, n형 질화물 반도체층 이외의 층(예를 들어, p형 질화물 반도체층 등)을 포함하는 다층 구조체로 구성할 수도 있다.
마찬가지로, 「p측 질화물 반도체층(104)」이란, 발광 소자의 p형 반도체층으로서 기능하는 질화물 반도체층을 의미하고 있다. 따라서, p측 질화물 반도체층(104)이 p형 반도체층으로서의 기능을 발휘할 수 있는 것이라면, p측 질화물 반도체층(104)을, p형 질화물 반도체층과, p형 질화물 반도체층 이외의 층(예를 들어, n형 질화물 반도체층 등)을 포함하는 다층 구조체로 구성할 수도 있다.
본 발명에서, 투광성 전극(105)의 재료로서 Ge와 Si를 포함하는 산화인듐을 사용하면, p형 질화물 반도체층과의 콘택트 저항이 낮고, 순방향 전압 Vf가 낮고, 그리고 광출력이 높은 발광 소자가 얻어진다. 그러한 효과가 얻어지는 이유는 분명하지는 않지만, 종래의 투광성 전극용 재료인 ITO에 포함되는 Sn과 비교하여, Ge가 수소 원자와의 결합 에너지가 크기 때문이라고 생각된다.
질화물 반도체의 도전형은, 통상은 n형이며, 질화물 반도체에 p형 도펀트를 도입하고, 어닐링 등의 에너지를 더 부가함으로써, p형의 질화물 반도체가 얻어진다. 이 p형의 질화물 반도체는 수소를 포함하고 있으며, 이 수소는, p형 질화물 반도체의 전기 저항의 상승 및 p형 질화물 반도체와 투광성 전극의 콘택트 저항의 상승의 원인이 되고 있다고 여겨지고 있다.
본 발명에서는, p측 질화물 반도체층(104) 상에 형성되는 투광성 전극(105)에 (Sn보다도 수소와의 결합 에너지가 큰) Ge가 포함되어 있기 때문에, Ge가 수소를 흡장한다고 생각된다. 그로 인해, p측 질화물 반도체층(104)을 구성하는 p형 질화물 반도체층의 표면으로부터 표면 근방에 걸쳐서의 수소가 감소하여, p형 질화물 반도체와 투광성 전극과의 콘택트 저항이 낮아졌다고 생각된다. 또한, 투광성 전극(105)에 포함되는 Ga가, p형 질화물 반도체층의 내부에 포함되는 수소까지도 흡장하였기 때문에, p형 질화물 반도체층의 전기 저항도 낮아졌다고 생각된다.
Ga에 의한 수소 흡장의 메커니즘을 고려하면, p형 질화물 반도체층의 표면으로부터 수소를 흡장하는 효과를 높이기 위해서는, 투광성 전극(105)은, p형 질화물 반도체층의 표면에 접하고 있는 것이 바람직하다. p측 질화물 반도체층(104)이 다층 구조체로 이루어지는 경우에는, 다층 구조체의 최상층이 p형 질화물 반도체층인 것이 바람직하다.
그러나, p형 질화물 반도체층과 투광성 전극(105)과의 사이에 다른 층(예를 들어 논도프 질화물 반도체층이나 n형 질화물 반도체층)이 존재하는 경우이더라도, 당해 다른 층을 개재하여 Ge가 p형 질화물 반도체층으로부터 수소 흡장을 흡장할 수 있는 경우(예를 들어, 다른 층이 얇은 경우 등)에는, p측 질화물 반도체층(104)의 다층 구조체의 최상층이, 당해 다른 층이더라도, 본 발명의 목적을 달성할 수 있다. 따라서, 본 발명의 질화물 반도체 발광 소자에는, p형 질화물 반도체층과 투광성 전극(105)과의 사이에 다른 층이 존재하는 형태도 포함되는 것으로 이해되어야 한다.
본 발명의 질화물 반도체 발광 소자에서는, 투광성 전극(105)은, Ge와 Si를 포함하는 산화인듐으로 형성되어 있다. 특히, 산화인듐을 주성분으로 하고, 산화게르마늄을 0.1 중량 퍼센트 이상 5.0 중량 퍼센트 이하 함유하고, 산화 규소를 0.1 중량 퍼센트 이상 5.0 중량 퍼센트 이하 함유하는 산화인듐으로 투광성 전극(105)을 형성하는 것이 바람직하다.
또한, p측 질화물 반도체층(104)은, InαAlβGa1 -α-βN(0≤α, 0≤β, α+β≤1)으로 형성하는 것이 바람직하다. p측 질화물 반도체층(104)이 다층 구조체로 이루어지는 경우에는, p측 질화물 반도체층(104)의 최상층을, InαAlβGa1 -α-βN(0≤α, 0≤β, α+β≤1)으로 형성하는 것이 바람직하다.
특히, p측 질화물 반도체층(104)(다층 구조체인 경우에는, p측 질화물 반도체층(104)의 최상층)을 GaN(즉, α=0, β=0)로 형성하면, 결정성이 좋은 p측 질화물 반도체층을 형성할 수 있어, p측 질화물 반도체층(104)과 투광성 전극(105)과의 사이에 양호한 오믹 콘택트가 얻어지므로, 특히 바람직하다.
p측 질화물 반도체층(104)에 함유되는 p형 도펀트로서는, Be, Zn, Mn, Cr, Mg, Ca 등의 p형 불순물을 사용할 수 있지만, 그 중에서도 Mg을 사용하는 것이 바람직하다. 또한 p형 질화물 반도체층에 함유되는 p형 불순물의 농도는, 1×1018/㎤ 이상, 5×1021/㎤ 이하가 바람직하다.
투광성 전극(105)은, 막 두께가 500Å 이상, 5000Å 이하인 것이 바람직하다. 막 두께가 500Å 미만이면, 투광성 전극(105)의 시트 저항이 너무 높아서, 전류를 충분히 확산시킬 수 없다. 또한, 막 두께가 5000Å을 초과하면, 투광성 전극(105)의 투광성이 너무 낮아서, 광 취출 효율이 저하된다.
기판(101)은, n측 질화물 반도체층(102)을 구성하는 반도체를 기판(101) 상에 에피택셜 성장시키는 것이 가능하게 되도록, 당해 반도체와 격자 정합성을 갖는 재료로 구성된다. 기판(101)의 면적 및 두께 등은 특별히 제한되지 않는다. 기판(101)을 구성하는 재료로서는, 예를 들어, 사파이어, 스피넬 등의 절연성 재료, 탄화규소, SiO2, ZnS, ZnO, Si, GaAs, 다이아몬드, 니오븀산 리튬, 갈륨산 네오디뮴 등의 산화물 재료 등을 들 수 있다.
기판(101) 상에 형성되는 n측 질화물 반도체층(102)은, 반도체 재료로 이루어지는 층에 n형 도펀트를 도프해서 형성된다. 또한, n측 질화물 반도체층(102)의 상부에 발광층(103)을 개재해서 형성되는 p측 질화물 반도체층(104)은, 반도체 재료로 이루어지는 층에 p형 도펀트를 도프하여, p형의 반도체층이 형성된다. 이 n측 및 p측 질화물 반도체층(102, 104)을 구성하는 반도체 재료의 구체예로서는, InαAlβGa1 -α-βN(0≤α, 0≤β, α+β≤1)의 III-V족 질화물 반도체 또는 당해 III-V족 질화물 반도체의 일부를 다른 원소로 치환한 혼정(예를 들어, III족 원소의 일부 혹은 전부를 B로 치환하고, 및/또는 V족 원소(N)의 일부를 P, As, Sb 등으로 치환한 혼정) 등을 들 수 있다. 또한, 반도체 재료에 도프되는 n형 도펀트(n형 불순물)로서는, Si, Ge, Sn, S, O, Ti, Zr 등의 IV족, 혹은 VI족 원소를 들 수 있고, p형 도펀트(p형 불순물)로서는, Be, Zn, Mn, Cr, Mg, Ca 등을 들 수 있다.
또한, 이들의 n측 질화물 반도체층(102) 및 p측 질화물 반도체층(104)은, 각각 다층 구조로 형성되어 있어도 좋다. 이와 같이 다층 구조로 형성되어 있는 경우, n측 질화물 반도체층(102)이 발광 소자로서의 n형, 그리고 p측 질화물 반도체층(104)이 발광 소자로서의 p 형으로서 기능하는 한에서는, n측 질화물 반도체층(102)의 일부에 p형의 질화물 반도체층이 포함되어 있어도, p측 질화물 반도체층(104)의 일부에 n형의 질화물 반도체층이 포함되어 있어도 좋다.
또한, 기판(101)과 n측 질화물 반도체층(102)과의 사이에, 버퍼층을 형성해도 좋다.
발광층(103)은, n형 또는 p형의 질화물 반도체층이다. 발광층(103)에는, n측 질화물 반도체층(102)으로부터 전자가, p측 질화물 반도체층(104)으로부터 정공이 각각 주입되고, 그들이 재결합해서 생성하는 에너지가, 광으로서 방출된다. 발광층(103)은, 웰층과 장벽층을 포함하는 양자 웰 구조를 갖는 것이 바람직하다. 또한, n측 질화물 반도체층(102)과 p측 질화물 반도체층(104)이 직접 접촉해서 발광하는 발광 소자이면, 발광층(103)을 생략할 수도 있다.
이어서, 본 발명의 질화물 반도체 발광 소자를 제조하는 방법에 대해서 설명한다. 질화물 반도체 발광 소자의 제조 방법은, 상기 n측 질화물 반도체층과 p측 질화물 반도체층을 형성하는 반도체 형성 공정과, 상기 p측 질화물 반도체층 상에, 상기 투광성 전극을 형성하는 투광성 전극 형성 공정을 포함하고 있다.
상기 투광성 전극 형성 공정은, Ge와 Si를 포함하는 산화인듐층을 성막하는 성막 과정과, 상기 산화인듐층을 성막한 상기 질화물 반도체 발광 소자를 어닐하는 어닐 과정을 포함하고 있다.
어닐 과정(열처리 공정)은, p측 질화물 반도체층(104) 상에 본 발명의 투광성 전극(105)을 형성하는 성막 과정 후에 행하여진다. 어닐 과정에 의해, p측 질화물 반도체층(104)과 투광성 전극(105)과의 사이에 양호한 오믹 콘택트가 얻어진다.
p측 질화물 반도체층(104) 상에 Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 성막하는 성막 과정에서는, 일반적으로 알려져 있는 물리 증착이나 화학 증착법 등의 성막 기술(예를 들어, 스퍼터링법, 증착법, 레이저 어블레이션법, 또한 스핀 코트법, 스프레이 코트법, 딥 코트법 등)을 사용할 수 있다. 특히, Ge와 Si를 포함하는 산화인듐을 포함하는 타깃을 사용한 스퍼터링법이 바람직하다.
스퍼터링 장치 내의 분위기에 대해서, 종래의 ITO 투광성 전극에서는, 스퍼터링 장치에 산소 가스를 도입하면서 (즉, 산소 함유 분위기 하에서) ITO막을 성막하고 있었다. 스퍼터링으로 성막한 ITO는, 스퍼터링 중에 산소 이탈이 발생하기 때문에, 산소 함유량이 이론값보다도 현저하게 낮아진다. 이에, 산소 함유 분위기 하에서 스퍼터링함으로써, 성막한 ITO의 산소 함유량을 이론값에 근접시킬 수 있다. 이와 같이 성막된 ITO 투광성 전극은, 질화물 반도체와의 오믹 콘택트도 양호하다고 되어 있다.
그러나, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)에서는, 산소를 함유하는 분위기 하에서 스퍼터링 성막하면, p측 질화물 반도체층(104)과의 오믹 콘택트를 취하기 어려워지는 것을 알았다. 따라서, 본 발명에서는, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)은, 산소를 포함하지 않는 분위기 하(불활성 가스의 분위기 하)에서 형성하는 것이 바람직하다. 불활성 가스 분위기 하에서 성막한 투광성 전극(105)은, p측 질화물 반도체층(104)과의 오믹 콘택트가 양호하다.
또한, 「불활성 가스 분위기 」란, 산소를 전혀 포함하지 않는 불활성 가스의 분위기 뿐만 아니라, 산소 함유에 의한 영향을 실질적으로 받지 않는 정도의 저농도의 산소(구체적으로는, 불활성 가스에 대하여 체적비 0.2％보다도 작은 산소 농도)를 포함하는 불활성 가스의 분위기도 포함하는 것으로 이해되어야 한다.
어닐 과정에서의 어닐 온도 및 어닐 압력에 대해서, 종래의 ITO 투광성 전극에서는, 어닐 온도=300℃ 내지 475, 어닐 압력=상압의 조건으로 어닐하고 있었다. 이 온도 및 압력의 조건으로 어닐하면, ITO 투광성 전극은, 시트 저항이 저하되고, 그리고 p측 질화물 반도체층과의 오믹 콘택트가 양호해지는 것으로 되어 있다.
그러나, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)에서는, 상압 하, 어닐 온도 300℃ 내지 475℃의 조건으로 어닐 처리하면, 투광성 전극(105)의 시트 저항은 다소 내려가지만, p측 질화물 반도체층(104)과의 오믹 콘택트는 취할 수 없다. 어닐 온도를 500℃ 이상까지 상승시키면, 오믹 콘택트는 취할 수 있게 되지만, 투광성 전극(105)의 시트 저항은 상승해버린다. 통상, 시트 저항의 상승은 Vf의 상승으로 연결되기 때문에, 500℃ 이상의 어닐링 온도는 부적절하다고 생각되었다. 그런데, 놀랍게도, 500℃ 이상에서 어닐한 본 발명의 질화물 반도체 발광 소자의 순방향 전압(Vf)을 실제로 측정하면, Vf가 저하되는 것을 알았다. 왜 Vf가 저하되는지 정확한 이론은 불분명하지만, 투광성 전극(105)에 포함되는 Ge가 p형 질화물 반도체층으로부터 수소를 흡장하는 작용이, 500℃ 이상에서 보다 효과적으로 발휘된다고 생각된다.
이 결과로부터, 본 발명과 같이, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 사용한 질화물 반도체층 발광 소자에서는, 오믹 콘택트 및 Vf의 저하를 고려하면, 어닐 온도를 500℃ 이상으로 하는 것이 바람직하다고 생각된다. 즉, 본 발명의 질화물 반도체 발광 소자에서는, 500℃ 이상에서 어닐함으로써, 투광성 전극(105)과 p측 질화물 반도체층(104)과의 오믹 콘택트가 양호해지는 효과와, (투광성 전극(105)의 시트 저항이 상승함에도 불구하고) 투광성 전극(105)의 Vf가 저하되는 효과가 얻어진다.
또한, 콘택트 저항에 착안하면, 어닐 온도를 525℃ 이상으로 하는 것이 바람직하다. 어닐 온도가 525℃ 이상에서는, 투광성 전극(105)과 질화물 반도체 발광 소자와의 콘택트 저항을 내릴 수 있다.
또한, 한창 어닐 과정 중에, 질화물 반도체 발광 소자의 온도를 직접 측정할 수는 없다. 그로 인해, 어닐 과정 중의 온도 관리는, 어닐 처리 장치 내의 히터 온도의 측정값에 기초하고 있다. 따라서, 본 명세서에서는, 어닐 처리 장치 내의 히터의 온도를 「어닐 온도」로 한다.
또한, 어닐 압력에 대해서는, 종래의 ITO 투광성 전극과 마찬가지로 상압(0.1MPa)으로 어닐한 경우, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)에서는 시트 저항이 높다. 한편, 고진공 하(10-4 내지 1Pa)에서 어닐하면, 투광성 전극(105)의 시트 저항은 저하되지만, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트하지 않을 우려가 있는 것을 알았다. 그런데, 1kPa 내지 30kPa의 감압 하에서 어닐하면, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트하고, 시트 저항 및 순방향 전압 Vf가 (상압 어닐에 비하여)저하되는 것이 밝혀졌다.
이 결과로부터, 본 발명과 같이, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 사용한 질화물 반도체층 발광 소자에서는, 오믹 콘택트 및 시트 저항을 고려하면, 감압 하에서 어닐하는 것이 바람직하다고 생각된다. 즉, 본 발명의 질화물 반도체 발광 소자에서는, 감압 하에서 어닐함으로써, 투광성 전극(105)과 p측 질화물 반도체층(104)과의 오믹 콘택트가 양호해지는 효과와, 투광성 전극(105)의 시트 저항이 저하되는 효과와, 질화물 반도체 발광 소자의 Vf를 저하하는 효과가 얻어진다.
또한, 본 발명에서 「감압」이란, 1kPa 내지 30kPa의 범위의 압력을 가리키는 것으로 한다.
본 발명의 질화물 반도체 발광 소자에서, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 사용한 효과를 조사하기 위해서, 이하의 방법으로 발광 소자를 평가하였다.
(1) Vf의 변동의 평가
동시에 제작된 복수의 질화물 반도체 발광 소자에서, 순방향 전압(Vf)의 변동을 평가한다.
1매의 웨이퍼 내에, p측 질화물 반도체층(104) 상에 Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 형성한 질화물 반도체 발광 소자(샘플 소자 S)를 복수개 제작한다. 그리고, n개의 샘플 소자 S를 추출하여, Vf를 측정한다. 비교를 위해서, 1매의 웨이퍼 내에, p측 질화물 반도체층 상에 ITO 투광성 전극을 형성한 복수의 비교용 소자 SITO를 제작하고, 거기에서 n개의 비교용 소자 SITO를 추출하여, VfITO를 측정한다.
Vf의 변동은, 표준 편차(σ)의 3배(3σ)의 값으로 평가한다. 3σ의 값이 작을수록, Vf의 변동이 작다.
표준 편차(σ)를 구하는 방법은, 다음 수순 (a) 내지 (c)와 같다.
(a) 추출한 n개의 발광 소자의 Vf의 측정값을 t1, t2 …, tn으로 한다. 또한, 그러한 Vf의 측정값(t1, t2 …, tn)의 평균값을 ta로 한다.
(b) Vf의 측정값(t1, t2 …, tn)의 각각으로부터 ta를 감산해서 2승한다. 얻어진 모든 값을 가산한 후에, n으로 제산한다.
(c) 제산으로 얻어진 값의 양의 평방근이, 표준 편차(σ)이다.
이들의 수순 (a) 내지 (c)는, 하기의 수학식 1로 표시할 수 있다.
Figure pct00001
(2) Vf의 평가
p측 질화물 반도체층(104) 상에 Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 형성한 질화물 반도체 발광 소자(샘플 소자 S)를 제작하여, 순방향 전압 Vfs를 측정한다. 비교를 위해서, p측 질화물 반도체층 상에 ITO 투광성 전극을 형성한 비교용 소자 SITO를 제작하여, 순방향 전압 VfITO를 측정한다.
Vfs≤VfITO일 때에, 샘플 소자 S는, Vf가 양호하다고 판단한다.
(3) 오믹 콘택트의 평가
p측 질화물 반도체층(104) 상에 Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 형성한 질화물 반도체 발광 소자(샘플 소자 S)를 제작하고, -5V 내지 +5V의 전압을 인가했을 때의 전류를 측정하여, V-I 곡선을 제작한다. V-I 곡선이 직선인 경우에, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트하고 있다고 판단한다.
(4) 콘택트 저항의 평가
p측 질화물 반도체층(104) 상에 Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 형성한 질화물 반도체 발광 소자(샘플 소자 S)를 제작하여, 콘택트 저항 ρcs를 측정한다. 비교를 위해서, p측 질화물 반도체층 상에 ITO 투광성 전극을 형성한 비교용 소자 SITO를 제작하여, 콘택트 저항 ρcITO를 측정한다.
ρcs≤ρcITO일 때에, 샘플 소자 S는, 콘택트 저항이 양호하다고 판단한다.
(5) 시트 저항의 평가
더미 기판(유리 기판) 상에, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극을 제작하여, 시트 저항 Rs를 측정한다. 비교를 위해서, 더미 기판(유리 기판) 상에 ITO 투광성 전극을 형성하여, 시트 저항 RITO를 측정한다.
Rs≤RITO일 때에, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극은, 시트 저항이 양호하다고 판단한다.
실시예 1
Vf의 변동의 평가를 행하기 위해서, 복수의 샘플 소자 S를 동시에 제작하였다.
2인치의 사파이어 기판(101) 상에 AlGaN 버퍼 층을 개재하여, n형 질화물 반도체층(102)과 활성층(103)과 p측 질화물 반도체층(104)을 적층한다.
n형 질화물 반도체층(102)은, 언도프 GaN(1.5㎛), Si 도프 GaN(4.2㎛), 언도프 GaN(0.15㎛), Si 도프 GaN(0.01㎛), 언도프 GaN(0.15㎛), Si 도프 GaN(0.03㎛), 언도프 GaN(5nm), GaN과 InGaN을 반복해서 20회 적층하고 마지막으로 GaN을 이 순서대로 적층한 초격자층(120nm)으로 형성되어 있다.
활성층(103)은, GaN(8nm)과 InGaN(3nm)을 반복해서 6회 적층하고, 마지막으로 GaN(8nm)이 형성되어 있다. 또한, 최초에 적층되는 GaN층은 Si가 도프되어 있으며, 마지막으로 적층되는 GaN층은 언도프이다.
p측 질화물 반도체층(104)으로서는, Mg 도프 AlGaN과 Mg 도프 InGaN을 반복해서 3회 적층하고, 마지막으로 Mg 도프 AlGaN을 적층한 초격자층(24nm), 언도프 GaN(0.11㎛), Mg 도프 GaN(0.11㎛)이 순서대로 형성되어 있다.
n측 질화물 반도체층(102)의 일부의 영역에서는, 그 위에 적층된 활성층(103) 및 p측 반도체층(104)이 제거되고, 또한 n측 질화물 반도체층(102) 자체의 두께 방향의 일부가 제거되어서 노출되어 있으며, 그 노출된 n측 질화물 반도체층 상에 n측 패드 전극(107)이 형성되어 있다. n측 패드 전극(107)은, Ti/Rh/W/Au가 순서대로 2nm/100nm/50nm/550nm의 막 두께로 적층된 적층 구조체로 형성되어 있다.
p측 질화물 반도체층(104)의 표면에는, 대략 전체면에 투광성 전극(105)이 형성되고, 이 투광성 전극(105)의 표면의 일부에는 p측 패드 전극(106)이 형성되어 있다. p측 패드 전극(106)은, n측 패드 전극(107)과 동일한 적층 구조체로 형성되어 있다. 또한 p측 패드 전극(106)과 n측 패드 전극(107)의 일부를 제외한 질화물 반도체 발광 소자의 표면에, 절연성막(108)이 형성되어 있다.
투광성 전극(105)은, Ge와 Si를 포함하는 산화인듐의 타깃을 사용하고, 스퍼터링법에 의해, 170nm의 막 두께로 형성되어 있다.
투광성 전극(105)의 성막 후에, 질화물 반도체 발광 소자를 어닐한다. 어닐 조건은, 어닐 온도: 525℃, 어닐 분위기: N2 가스 분위기, 어닐 압력: 3kPa이다.
Vf의 변동의 평가는, 분할 전의 상태(웨이퍼의 상태)에 있는 다수의 질화물 반도체 발광 소자로부터, 130개의 발광 소자(샘플 소자 S)를 무작위로 추출해서 행하여졌다. 이 130개의 질화물 반도체 발광 소자의 순방향 전압(Vf)을 측정하고, 수학식 1을 사용해서 Vf의 표준 편차 σ을 산출하고, 그리고 σ을 3배하여 3σ을 구하였다.
이 조작을 3회(3매의 웨이퍼에 상당) 행하였다.
3매의 웨이퍼의 각각으로부터 구하여진 샘플 소자 S의 3σ의 값은 0.100, 0.100 및 0.062이었다.
또한 웨이퍼로부터 개개의 발광 소자로 개편화한 발광 소자의 평균값으로 특성을 평가한 바, 20mA의 전류 투입으로, Vf가 3.18V, 광출력이 24.0mW이었다.
또한 비교를 위해서, 샘플 소자 S의 투광성 전극을 ITO로 변경한 발광 소자(비교용 소자 SITO)를 제작하였다. ITO 투광성 전극은, ITO 타깃을 사용하고, 스퍼터링법에 의해, 170nm의 막 두께로 형성되어 있다.
이 비교용 소자 SITO의 Vf의 변동의 평가를 위해서, 분할 전의 상태(웨이퍼의 상태)에 있는 다수의 질화물 반도체 발광 소자로부터, 130개 발광 소자를 무작위로 추출하여, 순방향 전압(Vf)을 측정하였다. 이들의 Vf의 측정값으로부터, 수학식 1을 사용하여 Vf의 표준 편차 σ을 산출하고, 그리고 σ을 3배해서 변동(3σ)을 산출하였다. 3매의 웨이퍼로부터 얻어진 3σ의 값은, 0.280, 0.337 및 0.156이었다.
샘플 소자 S의 3σ의 값(0.100, 0.100 및 0.062)과, 비교용 소자 SITO의 3σ의 값(0.280, 0.337 및 0.156)을 비교하면, 본 발명의 질화물 반도체 발광 소자는, 종래의 ITO 투광성 전극을 갖는 질화물 반도체 발광 소자에 비하여, Vf의 변동이 현저하게 작은 것을 알았다.
또한 웨이퍼로부터 개개의 발광 소자로 개편화한 발광 소자의 평균값으로 특성을 평가한 바, 20mA의 전류 투입으로, Vf가 3.24V, 광출력이 21.9mW이었다. 즉 본 발명의 발광 소자는, 종래의 ITO 투광성 전극을 갖는 질화물 반도체 발광 소자에 비하여, Vf가 0.05V 저하하였다. 또한 광 출력이 약 10퍼센트 향상되었다.
실시예 2
투광성 전극(105)의 어닐 조건이, 순방향 전압 Vf에 미치는 영향을 평가한다.
본 실시예에서는, 웨이퍼를 칩화한 후에 측정을 행하는 점에서, 실시예 1과 상이하다. 그 이외에 대해서는, 실시예 1과 마찬가지이다.
실시예 1과 마찬가지로 n형 질화물 반도체층(102), 활성층(103) 및 p측 질화물 반도체층(10)을 적층한 후, 투광성 전극(105)을 성막한다.
투광성 전극(105)은, Ge와 Si를 포함하는 산화인듐의 타깃을 사용하고, 스퍼터링법에 의해, Ar 분위기 하에서 170nm의 막 두께로 성막된다.
투광성 전극(105)의 성막 후에, 질화물 반도체 발광 소자를 어닐한다. 어닐 조건(어닐 온도, 어닐 분위기 및 어닐 압력)은 표 1 및 표 2와 같다.
어닐 후에, 실시예 1과 마찬가지로, n측 패드 전극(107), p측 패드 전극(106) 및 절연성막(108)을 제작하고, 또한 각 발광 소자로 분할하여, 샘플 소자 S를 얻는다.
Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극을 형성한 질화물 반도체 발광 소자(샘플 소자 S)의 순방향 전압 Vfs를 측정한다. 비교를 위해서, ITO 투광성 전극을 형성한 비교용 소자 SITO를 제작하여, 순방향 전압 VfITO를 측정한다. 측정 결과를 표 1 및 표 2에 나타낸다.
Vfs≤VfITO일 때에, 샘플 소자 S는, Vf가 양호하다고 판단한다.
Vf의 비교는, 동일한 스퍼터링 장치로 성막한 샘플 소자 S 및 비교용 소자 SITO 사이에서 행하기로 하였다. 표 1의 6개의 샘플 소자 S(N0. 1 내지 6) 및 1개의 SITO(N0. 7)는, 동일한 스퍼터링 장치를 사용하고 있다. 또한, 표 2의 4개의 샘플 소자 S(N0. 8 내지 11) 및 1개의 SITO(N0. 12)는, 동일한 스퍼터링 장치를 사용하고 있다.
Figure pct00002
* IGS: 투광성 전극(105)을 Ge와 Si를 포함하는 산화인듐막으로 형성
ITO: 투광성 전극을 ITO막으로 형성(비교 샘플)
p-GaN: p측 질화물 반도체층
Figure pct00003
* IGS: 투광성 전극(105)을 Ge와 Si를 포함하는 산화인듐막으로 형성
ITO: 투광성 전극을 ITO막으로 형성(비교 샘플)
p-GaN: p측 질화물 반도체층
실시예 3
투광성 전극(105)의 성막 조건 및 어닐 조건이, 오믹 콘택트에 미치는 영향을 평가한다.
본 실시예에서는, 투광성 전극(105)의 성막 조건이, 실시예 1과 상이하다. 또한, 본 실시예에서는, 웨이퍼를 칩화한 후에 측정을 행하는 점에서, 실시예 1과 상이하다. 그 이외에 대해서는, 실시예 1과 마찬가지이다.
실시예 1과 마찬가지로 n형 질화물 반도체층(102), 활성층(103) 및 p측 질화물 반도체층(10)을 적층한 후, 투광성 전극(105)을 성막한다.
투광성 전극(105)은, Ge와 Si를 포함하는 산화인듐의 타깃을 사용하고, 스퍼터링법에 의해, 170nm의 막 두께로 성막된다. 이 때, 성막 시의 스퍼터링 장치 내의 분위기가 상이한 샘플을 제작한다. 각 샘플의 분위기는 Ar만(샘플 N0. 13, 16 내지 19), Ar과 O2(Ar 유량: 60sccm, O2 유량: 0.27sccm)(샘플 N0. 14) 및 Ar과 O2(Ar 유량: 60sccm, O2 유량: 0.6sccm)(샘플 N0. 15)이다.
투광성 전극(105)의 성막 후에, 질화물 반도체 발광 소자를 어닐한다. 어닐 조건(어닐 온도, 어닐 분위기 및 어닐 압력)은 표 3과 같다.
어닐 후에, 실시예 1과 마찬가지로, n측 패드 전극(107), p측 패드 전극(106) 및 절연성막(108)을 제작하고, 또한 각 발광 소자로 분할하여, 6개의 샘플 소자 S를 얻는다.
6개의 샘플 소자 S에, -5V 내지 +5V의 전압을 인가했을 때의 전류를 측정하여, V-I 곡선을 제작하였다. V-I 곡선이 직선인 경우에는, 오믹 콘택트가 양호(○)하며, V-I 곡선이 만곡(예를 들어, s자 형상으로 만곡)한 경우에는, 오믹 콘택트가 불량(×)하다고 평가하였다. 평가 결과를 표 3에 나타낸다.
Figure pct00004
*IGS: 투광성 전극(105)을 Ge와 Si를 포함하는 산화인듐막으로 형성
p-GaN: p측 질화물 반도체층(104)
실시예 4
투광성 전극(105)의 어닐 조건이, 콘택트 저항에 미치는 영향을 평가한다.
본 실시예에서는, 웨이퍼를 칩화한 후에 측정을 행하는 점에서, 실시예 1과 상이하다. 그 이외에 대해서는, 실시예 1과 마찬가지이다.
실시예 1과 마찬가지로 n형 질화물 반도체층(102), 활성층(103) 및 p측 질화물 반도체층(10)을 적층한 후, 투광성 전극(105)을 성막한다.
투광성 전극(105)은, Ge와 Si를 포함하는 산화인듐의 타깃을 사용하고, 스퍼터링법에 의해, Ar 분위기 하에서 170nm의 막 두께로 성막된다.
투광성 전극(105)의 성막 후에, 질화물 반도체 발광 소자를 어닐한다. 어닐 조건(어닐 온도, 어닐 분위기 및 어닐 압력)은 표 4와 같다.
어닐 후에, 실시예 1과 마찬가지로, n측 패드 전극(107), p측 패드 전극(106) 및 절연성막(108)을 제작하고, 또한 각 발광 소자로 분할하여, 샘플 소자 S를 얻는다.
Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극을 형성한 질화물 반도체 발광 소자(샘플 소자 S)의 콘택트 저항 ρcs를 측정한다. 비교를 위해서, ITO 투광성 전극을 형성한 비교용 소자 SITO를 제작하여, 콘택트 저항 ρcITO를 측정한다. 측정 결과를 표 4에 나타낸다.
ρcs≤ρcITO일 때에, 샘플 소자 S는, 콘택트 저항이 양호하다고 판단한다.
Figure pct00005
*IGS: 투광성 전극(105)을 Ge와 Si를 포함하는 산화인듐막으로 형성
ITO: 투광성 전극을 ITO막으로 형성(비교 샘플)
p-GaN: p측 질화물 반도체층(104)
실시예 5
투광성 전극(105)의 어닐 조건이, 시트 저항에 미치는 영향을 평가한다.
본 실시예에서는, 더미 기판(유리 기판) 상에, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)을 제작한다.
투광성 전극(105)은, Ge와 Si를 포함하는 산화인듐의 타깃을 사용하고, 스퍼터링법에 의해, Ar 분위기 하에서 170nm의 막 두께로 성막된다.
투광성 전극(105)의 성막 후에, 질화물 반도체 발광 소자를 어닐한다. 어닐 조건(어닐 온도, 어닐 분위기 및 어닐 압력)은 표 5와 같다.
더미 기판(유리 기판) 상에 형성한 Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)의 시트 저항 Rs를 측정한다. 비교를 위해서, 더미 기판(유리 기판) 상에 ITO 투광성 전극을 형성하여, 시트 저항 RITO를 측정한다. 측정 결과를 표 5에 나타낸다.
Rs≤RITO일 때에, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극은, 시트 저항이 양호하다고 판단한다.
Figure pct00006
*IGS: 투광성 전극(105)을 Ge와 Si를 포함하는 산화인듐막으로 형성
ITO: 투광성 전극을 ITO막으로 형성(비교 샘플)
표 3의 샘플 N0. 13 내지 15의 결과로부터, 산소를 포함하는 분위기 하에서 성막한 투광성 전극(105)은, p측 질화물 반도체층(104)과 오믹 콘택트하지 않았다. 그 한편, 산소를 포함하지 않는 불활성 가스 분위기 하에서 성막한 투광성 전극(105)은, p측 질화물 반도체층(104)과 오믹 콘택트하는 것을 알았다.
표 5의 샘플 N0. 24 내지 26의 결과로부터, 상압 어닐에서, 어닐 온도가 상승하면(500℃→550℃→600℃), 시트 저항이 상승하는 것을 알았다. 또한, 표 5의 샘플 N0. 27, 28의 결과로부터, 진공 어닐에서, 어닐 온도가 상승하면(500℃→600℃), 시트 저항이 상승하는 것을 알았다.
표 3의 샘플 N0. 16 내지 18의 결과로부터, 상압 어닐에서는, 어닐 온도 500℃ 이상에서 어닐하면, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트하는 것을 알았다.
그리고, 표 1의 샘플 N0. 1 내지 6의 결과로부터, 감압 어닐(3kPa)에서는, 어닐 온도 500℃ 이상에서 어닐하면, 질화물 반도체 발광 소자의 Vf가, 종래의 ITO 질화물 반도체 발광 소자(샘플 N0. 7)의 Vf보다도 낮아지는 것을 알았다.
이들의 결과로부터, 본 발명의 질화물 반도체 발광 소자에서는, 어닐 온도를 500℃ 이상까지 상승시키면, 투광성 전극(105)의 시트 저항은 상승되게 되지만, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트하게 되고, 그리고 순방향 전압(Vf)이 저하하는 것을 알았다.
표 4의 샘플 N0. 20 내지 22의 결과로부터, 어닐 온도 525℃ 이상에서 어닐하면, 질화물 반도체 발광 소자의 콘택트 저항 ρc가, 종래의 ITO 질화물 반도체 발광 소자(샘플 N0. 23)의 콘택트 저항 ρc보다도 낮아지는 것을 알았다.
표 3의 샘플 N0. 19의 결과로부터, 고진공 하(0.001Pa)에서 어닐하면, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트할 수 없는 것을 알았다. 또한, 표 3의 샘플 N0. 13, 18로부터, 525℃에서는, 상압에서도 감압(3kPa)에서도, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트하는 것을 알았다.
표 5의 샘플 N0. 27, 28의 결과로부터, 고진공 하(0.001Pa)에서 어닐하면, Ge와 Si를 포함하는 산화인듐으로 이루어지는 투광성 전극(105)의 시트 저항 R이, 종래의 ITO로 이루어지는 투광성 전극(샘플 N0. 30)의 시트 저항 R보다도 낮아지는 것을 알았다. 또한, 감압 하에서 어닐한 투광성 전극(105)(샘플 N0. 29)은, 상압 하에서 어닐한 투광성 전극(105)(샘플 N0. 26)보다도, 시트 저항이 낮아지는 것을 알았다.
표 2의 샘플 N0. 8 내지 11의 결과로부터, 어닐 압력 60kPa에서 어닐한 샘플 소자 S(샘플 N0.10)의 Vf는, 상압에서 어닐한 샘플 소자 S(N0. 11)의 Vf보다도 높은 것을 알았다. 한편, 감압 하에서 어닐한 샘플 소자 S(샘플 N0. 8, 9)의 Vf는, 상압에서 어닐한 샘플 소자 S(샘플 N0. 11)의 Vf보다도 낮아지는 것을 알았다.
어닐 압력 1kPa에서 어닐한 샘플 소자 S(샘플 N0. 8)의 Vf는, 종래의 ITO 질화물 반도체 발광 소자(샘플 N0. 12)와 동등하였다. 또한, 어닐 압력 3kPa에서 어닐한 샘플 소자 S(샘플 N0. 9)의 Vf는, 종래의 ITO 질화물 반도체 발광 소자(샘플 N0. 12)보다도 약간 높지만, 충분히 양호한 Vf값이었다.
이들의 결과로부터, 어닐 압력을 1k 내지 30kPa로 함으로써, 반도체 발광 소자에 있어서 중요한 특성(오믹 콘택트, 투광성 전극의 시트 저항 및 순방향 전압 Vf)의 모두에서, 바람직한 결과가 얻어지는 것을 알았다. 즉, 1k 내지 30kPa의 감압 하에서 어닐한 질화물 반도체 발광 소자는, 투광성 전극(105)과 p측 질화물 반도체층(104)이 오믹 콘택트할 수 있어, 투광성 전극(105)의 시트 저항을(상압 어닐에 비하여) 낮게 할 수 있고, 그리고 순방향 전압 Vf를(상압 어닐에 비하여) 낮게 할 수 있다.
<산업상 이용가능성>
본 발명에 따른 질화물 반도체 발광 소자는, 백라이트 광원, 디스플레이, 조명, 차량용 램프 등의 각종 광원을 구성하는 반도체 발광 소자에 이용할 수 있다.
101… 기판
102… n측 질화물 반도체층
103… 발광층
104… p측 질화물 반도체층
105… 투광성 전극
106… p측 패드 전극
107… n측 패드 전극
108… 절연성막

Claims (13)

  1. n측 질화물 반도체층과, p측 질화물 반도체층과, 상기 p측 질화물 반도체층 상에 형성된 투광성 전극을 갖는 질화물 반도체 발광 소자이며,
    상기 투광성 전극이, Ge와 Si를 포함하는 산화인듐으로 이루어지는 것을 특징으로 하는, 질화물 반도체 발광 소자.
  2. 제1항에 있어서, 상기 투광성 전극이, 상기 p측 질화물 반도체층에 포함되어 있는 p형 질화물 반도체층과 접하고 있는 것을 특징으로 하는, 질화물 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서, 상기 투광성 전극은, 산화인듐을 주성분으로 하고, 산화게르마늄을 0.1 중량 퍼센트 이상 5.0 중량 퍼센트 이하 함유하고, 산화 규소를 0.1 중량 퍼센트 이상 5.0 중량 퍼센트 이하 함유하는, 질화물 반도체 발광 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 p측 질화물 반도체층에 포함되어 있는 p형 질화물 반도체층은, GaN으로 이루어지는, 질화물 반도체 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 p측 질화물 반도체층에 포함되어 있는 p형 질화물 반도체층은, p형 불순물로서 Mg을 포함하는, 질화물 반도체 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 투광성 전극은, 막 두께가 500Å 이상, 5000Å 이하인, 질화물 반도체 발광 소자.
  7. n측 질화물 반도체층과, p측 질화물 반도체층과, 상기 p측 질화물 반도체층 상에 형성된 투광성 전극을 갖는 질화물 반도체 발광 소자의 제조 방법이며,
    상기 n측 질화물 반도체층과 상기 p측 질화물 반도체층을 형성하는 반도체 형성 공정과,
    상기 p측 질화물 반도체층 상에, 상기 투광성 전극을 형성하는 투광성 전극 형성 공정을 포함하고,
    상기 투광성 전극 형성 공정이,
    Ge와 Si를 포함하는 산화인듐층을 성막하는 성막 과정과,
    상기 산화인듐층을 성막한 상기 질화물 반도체 발광 소자를 어닐하는 어닐 과정을 포함하는 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
  8. 제7항에 있어서, 상기 성막 과정에서, Ge와 Si를 포함하는 산화인듐을 갖는 타깃을 사용해서 스퍼터링함으로써, 상기 산화인듐층을 성막하는 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
  9. 제7항 또는 제8항에 있어서, 상기 성막 과정에서, 불활성 가스 분위기 하에서 성막하는 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 어닐 과정에서, 어닐 온도가 500℃ 이상인 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 어닐 과정에서, 어닐 온도가 525℃ 이상인 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 어닐 과정에서, 감압 하에서 어닐하는 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
  13. 제7항 내지 제12항 중 어느 한 항에 있어서, 상기 어닐 과정에서, 1kPa 내지 30kPa의 감압 하에서 어닐하는 것을 특징으로 하는, 질화물 반도체 발광 소자의 제조 방법.
KR1020127027590A 2010-03-23 2011-03-23 질화물 반도체 발광 소자 KR101530418B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010066737 2010-03-23
JPJP-P-2010-066737 2010-03-23
PCT/JP2011/056976 WO2011118629A1 (ja) 2010-03-23 2011-03-23 窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
KR20130036738A true KR20130036738A (ko) 2013-04-12
KR101530418B1 KR101530418B1 (ko) 2015-06-19

Family

ID=44673180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127027590A KR101530418B1 (ko) 2010-03-23 2011-03-23 질화물 반도체 발광 소자

Country Status (8)

Country Link
US (1) US20130026487A1 (ko)
EP (1) EP2551925B1 (ko)
JP (1) JP5633560B2 (ko)
KR (1) KR101530418B1 (ko)
CN (1) CN102834939A (ko)
BR (1) BR112012024203B1 (ko)
TW (1) TWI553910B (ko)
WO (1) WO2011118629A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339700A1 (en) * 2011-12-20 2014-11-20 University Of Florida Research Foundation, Inc. Graphene-based metal diffusion barrier
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
JP7044587B2 (ja) * 2018-03-02 2022-03-30 株式会社アルバック 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2683219A1 (fr) * 1991-10-30 1993-05-07 Saint Gobain Vitrage Int Substrat en verre muni d'une couche mince conductrice.
JP3634394B2 (ja) * 1993-02-10 2005-03-30 日本曹達株式会社 高抵抗化酸化インジウム膜
US5825052A (en) * 1994-08-26 1998-10-20 Rohm Co., Ltd. Semiconductor light emmitting device
JPH11251634A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Works Ltd Ｌｅｄ素子
JP3394488B2 (ja) 2000-01-24 2003-04-07 星和電機株式会社 窒化ガリウム系半導体発光素子及びその製造方法
JP2002260447A (ja) * 2000-11-17 2002-09-13 Furuya Kinzoku:Kk 透明導電膜形成用材料とその製造方法、透明導電膜、タッチパネルとその製造方法、プラズマディスプレイとその製造方法、太陽電池とその製造方法、導電性フィルムとその製造方法、熱線反射ガラスとその製造方法、液晶表示装置とその製造方法、無機エレクトロルミネッセンス素子とその製造方法、及び、有機エレクトロルミネッセンス素子とその製造方法
JP3915400B2 (ja) * 2000-11-28 2007-05-16 株式会社日立製作所 画像表示装置及び画像表示装置の駆動方法
JP4246404B2 (ja) * 2001-03-29 2009-04-02 パイオニア株式会社 移動体通信装置
TW493287B (en) 2001-05-30 2002-07-01 Epistar Corp Light emitting diode structure with non-conductive substrate
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
JP4506088B2 (ja) * 2003-03-24 2010-07-21 富士ゼロックス株式会社 光素子の製造方法
JP4137936B2 (ja) * 2005-11-16 2008-08-20 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
JP5072397B2 (ja) * 2006-12-20 2012-11-14 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP5624712B2 (ja) * 2008-09-01 2014-11-12 豊田合成株式会社 ＴｉＯ２からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2011118629A1 (ja) 2011-09-29
CN102834939A (zh) 2012-12-19
TW201143145A (en) 2011-12-01
TWI553910B (zh) 2016-10-11
EP2551925B1 (en) 2018-08-22
JPWO2011118629A1 (ja) 2013-07-04
BR112012024203A2 (pt) 2016-07-05
BR112012024203B1 (pt) 2020-11-10
JP5633560B2 (ja) 2014-12-03
US20130026487A1 (en) 2013-01-31
EP2551925A1 (en) 2013-01-30
EP2551925A4 (en) 2016-03-16
KR101530418B1 (ko) 2015-06-19

Similar Documents

Publication Publication Date Title
EP2763192B1 (en) Nitride semiconductor element and method for producing same
US9147801B2 (en) Semiconductor light emitting device
US7193249B2 (en) Nitride-based light emitting device and method of manufacturing the same
KR101257572B1 (ko) 반도체 발광 소자
EP1677365A2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
CN111492494B (zh) 半导体发光元件及其制造方法
JP2005191575A (ja) 窒化ガリウム系発光ダイオードの構造とその製造方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
US7822088B2 (en) Nitride semiconductor light emitting device and method for manufacturing the same
KR101530418B1 (ko) 질화물 반도체 발광 소자
JP4543700B2 (ja) 半導体発光素子
JP5493119B2 (ja) 酸化亜鉛系半導体素子の製造方法
JP4284103B2 (ja) 酸化物半導体発光素子
KR20060007948A (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
KR101824322B1 (ko) 질화갈륨계 고효율 발광다이오드 및 그의 제조방법
US11658261B2 (en) Method of manufacturing nitride semiconductor device
JP2014110300A (ja) 半導体発光素子の製造方法
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子
KR100574105B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
CN116264262A (zh) 发光元件及发光元件的制造方法
CN114649448A (zh) 低欧姆接触氮化物发光二极管芯片及其制备方法
KR20130078343A (ko) 높은 자유 정공 농도를 가지는 질화물계 발광소자의 제조방법
JP2011086855A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5