KR20130033978A - 자기 센서 장치 - Google Patents

Abstract

(과제) 소비 전력을 억제하면서, 자기 센서 장치 내부의 각 구성 소자가 일으키는 노이즈나 외래 노이즈에 의한 자계 강도의 검출 또는 해제의 불균일을 억제하여, 고정밀도의 자기 판독을 가능하게 한다.
(해결 수단) 자전 변환 소자에 인가되는 자계 강도에 따라 논리 출력을 행하는 자기 센서 장치로, 자전 변환 소자의 출력을 증폭한 신호를 입력하여, 비교한 결과를 출력하는 비교기와, 비교기의 출력 신호를 연산 처리하는 논리 회로로 구성된다. 논리 회로는 자계 강도의 변화에 따라 논리 출력에 변화가 발생하는 경우에만, 연속한 복수회의 논리 출력의 대조 판정을 행한다.

Description

자기 센서 장치{MAGNETIC SENSOR APPARATUS}

본 발명은, 자계 강도를 전기 신호로 변환하는 자기 센서 장치에 관한 것이며, 예를 들면 폴더형 휴대 전화기나 노트형 PC 등에 있어서의 개폐 상태 검지용 센서, 또는 모터의 회전 위치 검지 센서 등에 이용되는 자기 센서 장치에 관한 것이다.

폴더형 휴대 전화기나 노트형 PC 등에 있어서의 개폐 상태 검지용 센서로서, 또 모터의 회전 위치 검지 센서로서 자기 센서 장치가 이용되고 있다(예를 들면, 특허 문헌 1 참조).

자기 센서 장치는, 자전 변환 소자(예를 들면 홀 소자)에 의해 자계 강도 또는 자속 밀도에 비례한 전압을 출력하고, 그 출력 전압을 증폭기로 증폭하여, 비교기를 이용해 판정하고, H신호나 L신호의 두 값으로 출력한다. 자전 변환 소자의 출력전압은 미소하기 때문에, 자전 변환 소자가 갖는 오프셋 전압(소자 오프셋 전압)이나, 증폭기 및 비교기가 갖는 오프셋 전압(입력 오프셋 전압), 또는 변환 장치 내의 노이즈가 문제가 된다. 소자 오프셋 전압은, 주로 자전 변환 소자가 패키지로부터 받는 응력 등에 의해 발생한다. 입력 오프셋 전압은, 주로 증폭기의 입력 회로를 구성하는 소자의 특성 불균일 등에 의해 발생한다. 노이즈는, 주로 회로를 구성하는 단체(單體) 트랜지스터가 갖는 플리커 잡음, 단체 트랜지스터나 저항 소자가 갖는 열 잡음에 의해 발생한다.

상술한 자전 변환 소자나 증폭기가 갖는 오프셋 전압의 영향을 저감하기 위해서, 도 4에 나타낸 자기 센서 장치가 고안되어 있다.

종래의 자기 센서 장치는, 홀 소자(1)와, 홀 소자(1)의 제1 검출 상태와 제2 검출 상태를 전환하는 스위치 전환 회로(2)와, 스위치 전환 회로(2)의 2개의 출력 단자의 전압차(V1-V2)를 증폭하는 차동 증폭기(3)와, 차동 증폭기(3)의 한쪽의 출력 단자가 일단에 접속되는 용량(C1)과, 차동 증폭기(3)의 다른쪽의 출력 단자와 용량(C1)의 타단 사이에 접속되는 스위치(S1)와, 비교기(4)와, D형 플립플롭(D1)을 갖는 구성으로 되어 있다. 여기서, 제1 검출 상태는, 단자 A와 C로부터 전원 전압을 입력하고, 단자 B와 D로부터 검출 전압을 출력한다. 또, 제2 검출 상태는, 단자 B와 D로부터 전원 전압을 입력하고, 단자 A와 C로부터 검출 전압을 출력한다.

자전 변환 소자의 차동 출력 전압을 Vh, 차동 증폭기의 증폭률을 G, 차동 증폭기의 입력 오프셋 전압을 Voa로 한다. 제1 검출 상태에서는, 스위치(S1)가 ON 이 되어, 용량(C1)에 Vc1=V3-V4=G(Vh1+Voa)가 충전된다. 계속해서 제2 검출 상태에서는, 스위치(S1)가 OFF되어, Vc2=V3-V4=G(-Vh2+Voa)가 출력된다. 여기서, V5-V6=V3-Vc1-V4=Vc2-Vc1=-G(Vh1+Vh2)가 되며, 입력 오프셋 전압의 영향이 상쇄된다. 또, 자전 변환 소자의 검출 전압 Vh1와 Vh2는, 일반적으로 동상의 유효 신호 성분과 역상의 소자 오프셋 성분을 갖기 때문에, 상술한 출력 전압은 소자 오프셋 성분의 영향도 제거된다. 그리고, 비교기에서 인가되는 자계 강도와 기준 전압의 비교를 행하고, 비교 출력 결과가 래치된다. 기준 전압은, 도 4의 경우에는 자전 변환 소자에 있어서의 동상 전압이며, 회로 추가로 임의로 설정 가능하다.

일본국 특허 공개 2001-337147호 공보

그러나, 종래의 자기 센서 장치에서는, 센서 장치 내부의 각 구성 소자가 일으키는 노이즈(플리커 잡음, 열잡음)나 외래 노이즈에 의한 영향을 완전하게 억제하지 못해, 검출 또는 해제시의 자계 강도에 불균일이 발생한다는 과제가 있었다. 특히 차동 증폭기(3)의 입력 단자부에서 발생하는 노이즈는 증폭되기 때문에 주요인이었다.

본 발명은, 이상과 같은 과제를 해결하기 위해서 고안된 것이며, 자계 검출의 동작을 복수 회 반복하고, 그 판정 결과들을 대조함으로써 노이즈에 의한 영향을 억제하여 자계 강도를 고정밀도로 검출 또는 해제하는 자기 센서 장치를 제공하는 것이다. 또한, 전회의 검출 상태로부터 변화가 있었을 때에만 상기 복수 회 대조를 행하는 구성으로 하여, 불필요한 소비 전력을 억제하는 것이다.

종래의 이러한 문제점을 해결하기 위해서, 본 발명의 자기 센서 장치는 이하와 같은 구성으로 했다.

자전 변환 소자에 인가되는 자계 강도에 따라 논리 출력을 행하는 자기 센서 장치로, 자전 변환 소자의 출력을 증폭한 신호를 입력하여, 비교한 결과를 출력하는 비교기와, 비교기의 출력 신호를 연산 처리하는 논리 회로로 구성된다. 논리 회로는 자계 강도의 변화에 따라 논리 출력에 변화가 발생하는 경우에만, 연속한 복수회의 논리 출력의 대조 판정을 행한다.

본 발명의 자기 센서 장치에 의하면, 소비 전력을 억제하면서, 장치 내부의 각 구성 소자가 일으키는 노이즈나 외래 노이즈에 의한 자계 강도의 검출 또는 해제의 판정 불균일을 저감할 수 있다. 또, 고정밀도의 자계 강도의 검출 또는 해제를 저소비 전류로 가능하게 하는 자기 센서 장치를 제공할 수 있다.

도 1은 본 실시형태의 자기 센서 장치를 나타내는 회로도이다.
도 2는 본 실시형태의 자기 센서 장치의 타이밍 차트이다.
도 3은 본 실시형태의 자기 센서 장치의 응용예의 타이밍 차트이다.
도 4는 종래의 자기 센서 장치의 회로도이다.
도 5는 셀렉터 회로의 일례를 나타내는 회로도이다.
도 6은 차동 증폭기의 일례를 나타내는 회로도이다.

본 실시형태의 자기 센서 장치는, 폴더형 휴대 전화기나 노트형 PC 등에 있어서의 개폐 상태 검지 센서나, 모터의 회전 위치 검지 센서 등, 자계 강도 상태를 검지하는 센서로서 폭넓게 이용되고 있다. 이하의 실시형태에서는, 자전 변환 소자를 이용한 자기 센서 장치에 대해서 설명하는데, 본 발명의 변환 장치는 자계 강도에 따라 전압 출력을 행하는 자전 변환 소자 대신에, 가속도나 압력 등에 따라 동일하게 전압 출력이 이루어지는 변환 소자를 이용할 수도 있다.

도 1은, 본 실시형태의 자기 센서 장치의 회로도이다. 본 실시형태의 자기 센서 장치는, 자전 변환 소자인 홀 소자(1)와, 스위치 전환 회로(2)와, 차동 증폭기(3)와, 비교기(4)와, ON/OFF 회로(5)와, D형 플립플롭(D1, D2, D3)과, XOR 회로(X1, X2)와, 셀렉터 회로(SL1, SL2)와, AND 회로(AN1)와, OR 회로(OR1)와, 용량(C1)과, 스위치(S1)와, 출력 단자(VOUT)와, ON/OFF 신호원(φE1, φE2)으로 구성되어 있다. 홀 소자(1)는, 제1 단자쌍(A-C)과 제2 단자쌍(B-D)을 갖는다. 스위치 전환 회로(2)는, 홀 소자(1)의 각 단자(A, B, C 및 D)와 접속되는 4개의 입력 단자와, 제1 출력 단자 및 제2 출력 단자를 갖는다. 차동 증폭기(3)는, 제1 입력 단자 및 제2 입력 단자와, 제1 출력 단자 및 제2 출력 단자를 갖는다. 셀렉터 회로(SL1, SL2)는, 입력 단자(A와 B)와, 셀렉트 단자(φS)와 출력을 갖는다.

차동 증폭기(3)는, 제1 출력 단자가 용량(C1)의 일단에 접속되고, 제2 출력 단자가 스위치(S1)의 일단에 접속된다. 비교기(4)는, 제1 입력이 용량(C1)의 타단 및 스위치(S1)의 타단에 접속되고, 제2 입력이 차동 증폭기(3)의 제2 출력 단자에 접속되고, 출력이 D형 플립플롭(D1와 D2)에 접속된다. XOR 회로(X1)는, 제1 입력이 D형 플립플롭(D1)의 출력에 접속되고, 제2 입력이 D형 플립플롭(D2)의 출력에 접속되고, 출력이 셀렉터 회로(SL1)의 셀렉트 단자(φS)에 접속된다. XOR 회로(X2)는, 제1 입력이 D형 플립플롭(D1)의 출력과 셀렉터 회로(SL1)의 입력 단자(A)에 접속되고, 제2 입력이 셀렉터 회로(SL1)의 입력 단자(B)와 셀렉터 회로(SL2)의 입력 단자(A)와 D형 플립플롭(D3)의 출력과 출력 단자(VOUT)에 접속되고, 출력이 셀렉터 회로(SL2)의 셀렉트 단자(φS)와 AND 회로(AN1)의 제1 입력에 접속된다. 셀렉터 회로(SL2)는, 입력 단자(B)가 셀렉터 회로(SL1)의 출력 단자에 접속되고, 출력 단자가 D형 플립플롭(D3)의 입력에 접속된다. AND 회로(AN1)는, 제2 입력이 ON/OFF 신호원(φE2)에 접속되고, 출력이 OR 회로(OR1)의 제1 입력에 접속된다. OR 회로(OR1)는, 제2 입력이 ON/OFF 신호원(φE1)에 접속되고, 출력이 ON/OFF 회로(5)에 접속된다. ON/OFF 회로(5)는, 스위치 전환 회로(2), 차동 증폭기(3), 비교기(4)에 φEN 신호를 출력한다.

도 5에, 셀렉터 회로(SL1 및 SL2)의 회로도의 일례를 나타냈다. 셀렉터 회로는, 트랜스미션 게이트(TM1)를 구성하는 PMOS 트랜지스터(501) 및 NMOS 트랜지스터(502)와, 트랜스미션 게이트(TM2)를 구성하는 PMOS 트랜지스터(503) 및 NMOS 트랜지스터(504)와, 인버터(11, 12)로 구성된다. 접속에 관해서는, 셀렉트 단자(φS)는 인버터(11)의 입력에 접속되고, 인버터(11)의 출력은 인버터(12)의 입력과 NMOS 트랜지스터(502)의 게이트와 PMOS 트랜지스터(503)의 게이트에 접속된다. 인버터(12)의 출력은, PMOS 트랜지스터(501)의 게이트와 NMOS 트랜지스터(504)의 게이트에 접속된다. PMOS 트랜지스터(501)는, 드레인은 입력 단자(A) 및 NMOS 트랜지스터(502)의 드레인에 접속되고, 소스는 출력 단자 및 NMOS 트랜지스터(502)의 소스에 접속된다. PMOS 트랜지스터(503)는, 드레인은 입력 단자(B) 및 NMOS 트랜지스터(504)의 드레인에 접속되고, 소스는 출력 단자 및 NMOS 트랜지스터(502)의 소스에 접속된다. 2개의 트랜스미션 게이트(TM1 및 TM2)의 ON/OFF를 셀렉트 단자(φS)로부터의 H/L입력 신호에 의해 제어함으로써, 입력 단자(A)나 입력 단자(B) 중 어느 한쪽의 신호를 출력 단자로 전달하는 역할을 한다.

도 6에, 차동 증폭기(3)의 회로도의 일례를 나타냈다. 차동 증폭기(3)는, 인스트루멘테이션 앰프 구성으로 하는 것이 일반적이다. 차동 증폭기(3)는, 차동 증폭기(11, 12)와, 저항(R11, R12, R13)을 구비한다. 접속에 관해서는, 차동 증폭기(11)는, 비반전 입력 단자가 제1 입력 단자에 접속되고, 반전 입력 단자가 저항(R11)의 한쪽의 단자와 저항(R2)의 한쪽의 단자의 접속점에 접속되고, 출력이 제1 출력 단자와 저항(R11)의 다른쪽의 단자에 접속된다. 차동 증폭기(12)는, 비반전 입력 단자가 제2 입력 단자에 접속되고, 반전 입력 단자가 저항(R13)의 한쪽의 단자와 저항(R12)의 다른쪽의 단자의 접속점에 접속되고, 출력이 제2 출력 단자와 저항(R13)의 다른쪽의 단자에 접속된다. 차동 증폭기(3)는, 이러한 인스트루멘테이션 앰프 구성으로 함으로써, 차동 입력에 있어서의 동상 노이즈의 영향을 억제하는 것이 가능해진다.

스위치 전환 회로(2)는, 홀 소자(1)의 제1 단자쌍(A-C)에 전원 전압을 입력하고, 홀 소자(1)의 제2 단자쌍(B-D)으로부터 검출 전압을 출력하는 제1 검출 상태와, 제2 단자쌍(B-D)에 전원 전압을 입력하고, 제1 단자쌍(A-C)로부터 검출 전압을 출력하는 제2 검출 상태를 전환하는 기능을 갖는다.

다음에, 본 실시형태의 자기 센서 장치의 동작에 대해서 설명한다. 도 2는, 본 실시형태의 자기 센서 장치에 있어서의 제어 신호 등의 타이밍 차트이다. 여기서, φDm은 제m의 D형 플립플롭(Dm)에 입력되는 래치용의 클록 신호를 나타낸다. 또, 특별히 기재하지 않는 한 D형 플립플롭은 L신호로부터 H신호로의 상승시에 입력 데이터의 래치를 행하는 것으로 한다.

검출 동작의 1주기(T)는, 상술한 스위치 전환 회로(2)의 동작에 따라, 제1 검출 상태(T1)와 제2 검출 상태(T2)로 나누어져 있다. 또, 검출 동작의 일주기(T)는, 스위치(S1)의 개폐에 따라 샘플 페이즈(F1)와 비교 페이즈(F2)로 나누어져 있다. 샘플 페이즈(F1)는, 홀 소자(1), 차동 증폭기(3)의 오프셋 성분을 용량(C1)에 기억한다. 비교 페이즈(F2)는, 자계 강도에 따라 정해지는 전압과 검출 전압 레벨의 비교를 행한다. 여기서, 자전 변환 소자의 차동 출력 전압을 Vh, 차동 증폭기의 증폭률을 G, 차동 증폭기의 입력 오프셋 전압을 Voa로 한다.

샘플 페이즈(F1)에서는, 홀 소자(1)는 제1 검출 상태(T1)가 되고, 스위치(S1)는 ON이 된다. S1가 ON이 됨으로써, 용량(C1)에

Vc1=(V3-V4)=G(Vh1+Voa)…(1)

가 충전된다. 계속해서 비교 페이즈(F2)(제2 검출 상태(T2))에서는, 스위치(S1)가 OFF되고,

Vc2=(V3-V4)=G(-Vh2+Voa)…(2)

가 출력된다. 여기서,

V5-V6=V3-Vc1-V4=Vc2-Vc1=-G(Vh1+Vh2)…(3)

가 되고, 입력 오프셋 전압의 영향이 상쇄된다. 또, 자전 변환 소자의 검출 전압(Vh1와 Vh2)은, 일반적으로 동상의 유효 신호 성분과 역상의 소자 오프셋 성분을 갖기 때문에, 상술한 출력 전압은 소자 오프셋 성분의 영향도 제거된다.

그리고, 비교 페이즈(F2)에서는, 식(3)으로 표시되는 인가 자계 강도의 검출 전압 성분이 비교기(4)에서 기준 전압과 비교되고, 신호 V7(H신호(VDD) 또는 L신호(GND))가 출력된다.

여기서, 본 실시예의 경우의 기준 전압과는 자전 변환 소자에 있어서의 동상전압이다. 또, 기준 전압은, 회로를 추가함으로써 임의로 설정 가능하다.

비교기(4)가 출력하는 신호 V7는, 이하에서 상술하는 논리 회로에 입력된다. 비교기(4)가 출력하는 신호 V7는, 2개의 D형 플립플롭(D1 및 D2)에 의해, 각각의 타이밍으로 2회 래치된다. 2회째의 래치는 연속한 재검출 동작 중, 즉 1회째의 래치의 1검출 주기(T) 후에 행해진다. 그리고, 그들 두 출력이 접속되는 XOR 회로(X1)에 의해, 그들 두 출력치가 같게 되었을 때만 셀렉터 회로(SL1)를 통해, 비교기의 출력 신호가 셀렉터 회로(SL2)로 입력된다. 반대로 D형 플립플롭(D1 및 D2)의 두 출력치가 상이하면, D형 플립플롭(D3)에 유지되어 있던 전 검출시에 있어서의 출력 결과가 그대로 셀렉터 회로(SL2)로 입력된다. 즉, T라는 시간에 있어서 같은 검출(해제) 상태가 계속되지 않는 한, 검출 또는 해제의 판정은 이루어지지 않게 되어, 순간적인 노이즈의 영향에 의한 오 검출, 오 해제를 방지할 수 있다.

계속해서, D형 플립플롭(D3)에 유지되었던 전 검출시에 있어서의 출력 결과와 D형 플립플롭(D1)의 출력이 접속되는 XOR 회로(X2)에 의해, 그들 두 출력치가 상이할 때만 셀렉터 회로(SL2)를 통해, 셀렉터 회로(SL1)의 출력 신호가 D형 플립플롭(D3)으로 입력되고, 최종적으로 φD3의 타이밍에서 래치된다. 반대로 XOR 회로(X2)에 입력되는 두 출력치가 같으면, D형 플립플롭(D3)에 유지되었던 전 검출시에 있어서의 출력 결과가 그대로 D형 플립플롭(D3)으로 입력되어 래치된다. 또, XOR 회로(X2)의 출력과 ON/OFF 신호(φE2)가 AND 회로(AN1)에 입력되어 있으며, XOR 회로(X2)에 입력되는 두 출력치가 상이한 경우에만 ON/OFF 신호(φE2)가 AND 회로(AN1)를 통해 OR 회로(OR1)로 입력된다. 그리고, OR 회로(OR1)에서 ON/OFF 신호(φE1)와 ON/OFF 신호(φE2)가 합쳐져, φEN 신호로서 출력된다. 한편, XOR 회로(X2)에 입력되는 두 출력치가 같은 경우에는, AND 회로(AN1)의 출력이 L신호로 고정되기 때문에, ON/OFF 신호(φE1)가 그대로 φEN 신호로서 OR 회로(OR1)로부터 출력된다.

즉, 1회째의 래치 결과와 전 검출 결과가 상이하면, 2회째의 판정이 행해지고, 1회째와 2회째의 결과의 대조에 의해, 검출 결과가 결정된다. 이 경우, 2검출 주기(2T)의 전력이 소비되게 된다. 반대로 1회째의 래치 결과와 전 검출 결과가 같으면, 2회째의 판정을 행하지 않고, 차동 증폭기 등의 신호 처리를 행하는 회로의 전류도 멈추게 된다. 이 경우, 1검출 주기(T)분의 소비 전력을 삭감할 수 있다. 또한, 1회째의 래치 결과와 전 검출 결과가 상이했던 경우에도, 1회째의 래치 결과와 2회째의 래치 결과가 상이한 경우에는 1회째의 판정이 무효가 되므로, 검출 결과(VOUT)는 변화하지 않으나 2검출 주기분(2T)의 전력이 소비되게 된다.

이상에 의해, 센서 장치 내부 혹은 외부로부터의 노이즈에 의해 자계 강도의 검출 또는 해제의 판정 결과에 발생하는 불균일을 억제하고, 또한 소비 전력을 필요한 최저한으로 억제하는 것이 가능해진다.

또, 도 3에 나타낸 바와 같이, 양극 검지 용도에 있어서도 본 발명을 응용하는 것이 가능하다. 여기서 양극 검지란, S극 또는 N극 중 어느 하나의 극성으로 검출 또는 해제의 판정이 이루어진 경우에 출력 논리가 반전하는 것이다. 본 발명에서는 예를 들어, S극에서 검출 또는 해제의 판정이 이루어진 경우, 통상의 S극, N극 양쪽 판정 후에 다시 S극 판정을 행하고, 두 번의 판정 결과가 동일하면, 출력 논리가 반전한다. 이 경우, 두번째의 N극 판정은 행하지 않는다. 반대로, N극에서 검출 또는 해제의 판정이 이루어진 경우에도 동일하게, 통상의 S극, N극의 양쪽 판정 후에 다시 N극 판정을 행하고, 두 번의 판정 결과가 동일하면, 출력 논리가 반전한다. 이 경우, 두번째의 S극 판정은 행하지 않는다. 이와 같이, 검출 혹은 해제의 판정이 이루어졌을 때에 판정된 극성측만 재판정을 행함으로써, 고정밀도의 자계 강도의 검출, 또한 소비 전력의 억제를 실현할 수 있다.

또한, 본 실시형태에 있어서, 비교기(4)의 출력이 접속되는 D형 플립플롭을 2개로 하여 설명했는데, D형 플립플롭은 3개 이상이어도 상관없다. 그 경우, 그들 출력 모든 값이 맞춰지지 않는 한, 전 검출 결과를 유지하게 된다. 이와 같이 병렬로 접속되는 D형 플립플롭의 수를 늘리면 늘릴수록, 노이즈의 영향력을 보다 억제하는 것이 가능해진다.

또, 본 실시형태에서 나타낸 자기 센서 장치에서는, 홀 소자(1)로부터 비교기(4)까지의 회로를 도 1과 같은 구성으로서 설명했는데, 이 회로 구성에 한정되는 것은 아니다. 예를 들어, 비교기(4)에서 비교되는 기준 전압으로서, 별도 설치한 기준 전압 회로로부터 임의의 전압이 부여되는 구성이어도 된다.

또한, 본 발명에 있어서의 자기 센서 장치는, 교번 검지(예를 들어 모터의 회전 검지) 용도로 사용할 수도 있다. 교번 검지는 한쪽(예를 들면 S극) 극성만의 검지를 행하는 상태에서, 그 한쪽의 극성이 검지되면 다른쪽(N극) 극성만의 검지를 행하는 상태로 전환되는 자기 센서 장치이다.

또, 도 2의 타이밍 차트에서, 검출 주기(T)와 검출 주기(T) 사이에 있는 스탠바이 기간을 설정하지 않은 구동 방법으로 한 경우에도, 동일한 효과를 얻을 수 있다.

1:홀 소자
2:스위치 전환 회로
3:차동 증폭기
4:비교기
5:0N/OFF 회로
11, 12:차동 증폭기
ANl:AND 회로
OR1:0R 회로
X1, X2:XOR 회로
D1, D2, D3:D형 플립플롭
SL1, SL2:셀렉터 회로
TM1, TM2:트랜스미션 게이트

Claims (8)

1. 자전 변환 소자에 인가되는 자계 강도에 따라 논리 출력을 행하는 자기 센서 장치로서,
   상기 자전 변환 소자의 출력을 증폭한 신호를 입력하여, 비교한 결과를 출력하는 비교기와,
   상기 비교기의 출력 신호를 연산 처리하는 논리 회로를 구비하고,
   상기 논리 회로는, 상기 자계 강도의 변화에 따라 상기 논리 출력에 변화가 발생하는 경우에만, 연속한 복수회의 논리 출력의 대조 판정을 행하는 것을 특징으로 하는 자기 센서 장치.
2. 청구항 1에 있어서,
   상기 논리 회로는,
   상기 비교기의 출력 단자가 각각 입력 단자에 접속되는 제1 D형 플립플롭 및 제2 D형 플립플롭과,
   상기 제1 D형 플립플롭의 출력 단자와 상기 제2 D형 플립플롭의 출력 단자가 입력 단자에 접속되는 제1 XOR 회로와,
   상기 제1 D형 플립플롭의 출력 단자와 제3 D형 플립플롭의 출력 단자가 입력 단자에 접속되는 제2 XOR 회로와,
   상기 제1 D형 플립플롭의 출력 단자와 상기 제3 D형 플립플롭의 출력 단자가 입력 단자에 접속되고, 상기 제1 XOR 회로의 출력에 따라 입력 신호를 선택적으로 출력하는 제1 셀렉터 회로와,
   상기 제3 D형 플립플롭의 출력 단자와 상기 제1 셀렉터 회로의 출력 단자가 입력 단자에 접속되고, 상기 제2 XOR 회로의 출력에 따라 입력 신호를 상기 제3 D형 플립플롭에 선택적으로 출력하는 제2 셀렉터 회로를 구비하는 것을 특징으로 하는 자기 센서 장치.
3. 청구항 2에 있어서,
   상기 자기 센서 장치는,
   상기 자전 변환 소자와,
   상기 자전 변환 소자의 제1 검출 상태와 제2 검출 상태를 전환하는 스위치 전환 회로와,
   상기 스위치 전환 회로의 2개의 출력 단자의 전압차를 증폭하는 차동 증폭기와,
   한쪽의 단자가 상기 차동 증폭기의 출력 단자에 접속되고, 오프셋을 유지하는 용량과,
   상기 용량의 다른쪽의 단자에 접속된 스위치를 더 구비한 것을 특징으로 하는 자기 센서 장치.
4. 청구항 3에 있어서,
   상기 자기 센서 장치는,
   상기 제2 XOR 회로의 출력 단자와 제2 ON/OFF 신호원이 입력 단자에 접속되는 AND 회로와,
   상기 AND 회로의 출력 단자와 제1 ON/OFF 신호원이 입력 단자에 접속되는 OR 회로와,
   상기 OR 회로의 출력 신호에 따라 각각 상기 스위치 전환 회로, 상기 차동 증폭기, 상기 비교기로의 전류 공급의 제어를 행하는 ON/OFF 회로를 구비하는 것을 특징으로 하는 자기 센서 장치.
5. 청구항 2에 있어서,
   상기 셀렉터 회로는,
   제1 입력 단자에 접속된 제1 트랜스미션 게이트와,
   제2 입력 단자에 접속된 제2 트랜스미션 게이트를 구비하고,
   셀렉트 단자의 입력 신호에 따라 상기 제1 트랜스미션 게이트와 상기 제2 트랜스미션 게이트의 출력을 전환하여 출력하는 것을 특징으로 하는 자기 센서 장치.
6. 청구항 3 또는 청구항 4에 있어서,
   상기 스위치 전환 회로는,
   상기 자전 변환 소자의 제1 단자쌍에 전원 전압을 입력하고, 제2 단자쌍으로부터 검출 전압을 출력하는 제1 검출 상태와,
   상기 자전 변환 소자의 상기 제2 단자쌍에 전원 전압을 입력하고, 상기 제1 단자쌍으로부터 검출 전압을 출력하는 제2 검출 상태를 전환하는 기능을 갖는 것을 특징으로 하는 자기 센서 장치.
7. 청구항 6에 있어서,
   상기 제1 검출 상태에서 상기 용량에 오프셋을 유지하는 샘플 페이즈와,
   상기 제2 검출 상태에서 상기 오프셋을 상쇄하면서 인가되는 자계 강도와 기준 전압의 비교를 행하는 비교 페이즈에 의해 상기 자전 변환 소자에 인가되는 자계 강도에 따라 논리 출력을 행하는 것을 특징으로 하는 자기 센서 장치.
8. 청구항 1에 있어서,
   상기 논리 회로는, S극, N극 중 어느 한쪽의 상기 자계 강도의 변화에 따라 상기 논리 출력에 변화가 발생하는 경우에, 상기 자계 강도의 변화가 발생하는 극성만 연속한 복수회의 논리 출력의 대조 판정을 행하는 것을 특징으로 하는 자기 센서 장치.

Images