JP7260321B2

JP7260321B2 - 磁気センサ回路

Info

Publication number: JP7260321B2
Application number: JP2019025535A
Authority: JP
Inventors: 友生挽地
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2019-02-15
Filing date: 2019-02-15
Publication date: 2023-04-18
Anticipated expiration: 2039-02-15
Also published as: TW202109071A; JP2020134238A; US20200264241A1; KR20200099968A; CN111580021A; US11293998B2

Description

本発明は、磁気センサ回路に関する。

磁場を検出する磁気センサ回路が知られている。磁気センサ回路は、磁場を検出する検出軸を有しており、当該検出軸に沿う方向の磁場を検出できる。例えば、米国特許第９６６４７５２号明細書（特許文献１）には、３方向の磁場を検出可能な磁気センサ回路が提案されている。

特許文献１に記載される磁気センサ回路は、例えば、機器の誤動作を誘発するために外部から印加される不正磁界を検出する目的で用いられる。特許文献１に記載されている磁気センサ回路は、いかなる方向から不正磁界が印加されても、ｘ軸、ｙ軸、ｚ軸のいずれかの磁束密度が所定の閾値を超過すれば、不正磁界が印加されていることを検出することができる。

米国特許第９６６４７５２号明細書

しかしながら、特許文献１に記載される磁気センサ回路は、印加された不正磁界を検出する際の検出速度の点でさらに改善の余地がある。より具体的に説明すれば、特許文献１に記載される磁気センサ回路は、間欠駆動であるため、連続駆動する磁気センサ回路と比べて検出速度が遅いという課題がある。また、不正磁界を迅速に検出するためには、磁束密度が所定の閾値を超過してから出力論理信号が変化するまでの時間（以下、「遅延時間」とする）も可能な限り短いことが望ましい。

ここで、従来の磁気センサ回路の遅延時間について説明する。図４（図４（Ａ）～図４（Ｅ））は、従来の磁気センサ回路のタイミングチャートの一例である。ここで、図４（Ａ）～（Ｃ）に示される磁束密度Ｂｘ、Ｂｙ及びＢｚは、それぞれ、磁束密度Ｂのｘｙｚの３次元直交座標系におけるｘ軸方向、ｙ軸方向及びｚ軸方向の成分を表している。また、図４では、印加される磁束のベクトルが、磁束密度Ｂｘ及び磁束密度Ｂｙがｚ軸に印加される磁束密度に対し相対的に磁束密度が低くなるようになっており、ｚ軸が検出動作する場合を例示している。また、図４（Ｅ）において、「Ｔ」は１軸当たりの信号処理時間である。さらに、図４（Ａ）～（Ｅ）に示される横軸（時間軸）の時刻ｔ０は、図４（Ｃ）に示される磁束密度Ｂｚがｚ軸動作点Ｂｏｐｚを上回る時刻であり、時刻ｔ１はｚ軸の出力の状態を示す信号が（ハイからロー又はローからハイへ）遷移する時刻を表している。

図４に例示される磁気センサ回路における磁場検出は、検出軸の磁束密度がｚ軸動作点Ｂｏｐｚを超えた場合に信号Ｓｇの波形に現れるパルスが、例えば、４回等、複数回連続して検出された場合に、該当する検出軸で磁場を検出したと判定する。外部の磁束密度の変化と磁気センサ回路の内部における信号処理動作とは非同期であり、出力論理信号は、外部の磁束密度が変化してから遅延時間分遅れて変化する。そのため、図４（Ｄ）に示されるように、ｘ軸、ｙ軸及びｚ軸の選択が順次繰り返され、磁場の検出に４回連続での一致判定を必要とする場合、最初に磁束密度Ｂｚがｚ軸動作点Ｂｏｐｚを上回ってから出力論理信号が変化するまでに要する最大時間（以下、「最大出力遅延時間」とする）、すなわち、時刻ｔ０から時刻ｔ１までの時間は、１２Ｔとなる。この最大出力遅延時間は、検出軸の本数が増大するほど顕著に増大する。
これに対して、磁場の検出に必要な一致判定の回数を減らせば、最大出力遅延時間の増大を抑制することはできるが、一致判定の回数を減らすことはノイズを抑制する効果を低下させてしまう。

本発明は、上述した事情を考慮してなされたものであり、磁場の検出軸が複数本（多軸）であっても、ノイズを抑制する効果を低下させることなく、遅延時間の増大を小さく抑えた磁気センサ回路を提供することを目的とする。

本発明に係る磁気センサ回路は、上述した課題を解決するため、少なくとも前記第１の方向の磁場に応じた第１の検出信号と前記第２の方向の磁場に応じた第２の検出信号とを含む各検出信号を時分割処理し、検出信号の信号レベルが設定される基準レベルを上回る回数が２回以上に設定される設定回数連続した場合に前記磁場を検出したと判定する磁気センサ回路であって、前記第１の検出信号を出力する第１の磁気センサ及び前記第２の検出信号を出力する第２の磁気センサを含む少なくとも２個の磁気センサを有する磁気検出部と、前記磁気検出部が有する前記少なくとも２個の磁気センサから何れか１個の磁気センサを選択するセンサ選択信号を受ける選択信号入力端と、前記磁気検出部が有する前記少なくとも２個の磁気センサの各々と接続される検出信号入力端と、前記検出信号入力端から入力される各検出信号のうち何れか１個の検出信号を出力する出力端とを有し、入力される前記センサ選択信号に応じて前記検出信号入力端から入力される各検出信号のうち何れか１個の検出信号を前記出力端から出力する切替回路と、入力される前記１個の検出信号の信号レベルと前記基準レベルとを比べ、前記１個の検出信号の信号レベルが前記基準レベルと同じ又は前記基準レベルを下回ることを示す第１の結果信号と、前記増幅された検出信号の信号レベルが前記基準レベルを上回ることを示す第２の結果信号とを出力する比較器と、前記第１の結果信号が入力された場合には、設定された前記磁気検出部が有する磁気センサの選択の順番に従って磁気センサを選択する一方、前記第２の結果信号が入力された場合には現在選択している磁気センサを前記設定回数連続して選択する前記センサ選択信号を生成し、生成した前記センサ選択信号を前記選択信号入力端へ供給する制御回路と、を備えることを特徴とする。

本発明によれば、磁場の検出軸が多軸であっても、ノイズを抑制する効果を低下させることなく、遅延時間の増大を小さく抑えることができる。

実施形態に係る磁気センサ回路のブロック図。実施形態に係る磁気センサ回路が備える制御回路の構成例を示すブロック図。（Ａ）、（Ｂ）及び（Ｃ）が、それぞれ、磁束密度のｘ軸方向成分、ｙ軸方向成分及びｚ軸方向成分の時間推移を示すグラフ、（Ｄ）がセンサ選択信号Ｓｆの時間推移を示すグラフ、（Ｅ）が比較器出力信号Ｓｄの時間推移を示すグラフ。従来の磁気センサ回路のタイミングチャート。

以下、本発明の実施形態に係る磁気センサ回路を、図面を参照して説明する。
図１は、実施形態に係る磁気センサ回路１の回路図である。
磁気センサ回路１は、少なくとも第１の方向としてのｘ軸方向の磁場を検出可能な第１の検出軸としてのｘ軸及び第２の方向としてのｙ軸方向の磁場を検出可能な第２の検出軸としてのｙ軸の２本の検出軸を有し、少なくともｘ軸方向の磁場に応じた第１の検出信号及びｙ軸方向の磁場に応じた第２の検出信号を時分割処理する磁気センサ回路である。図１に示される磁気センサ回路１は、少なくとも２本の検出軸の一例として、ｘ軸、ｙ軸及びｚ軸の互いに直交する３本の検出軸を有する、検出軸が３軸の磁気センサ回路である。

磁気センサ回路１は、例えば、磁気検出部１０と、切替回路２０と、増幅器３０と、比較器４０と、制御回路５０と、第１の出力端子５１、第２の出力端子５２及び第３の出力端子５３と、を備えている。
磁気検出部１０は、ｘ軸方向の磁場を検出し、第１の検出信号を出力するｘ軸磁気センサ１１と、ｙ軸方向の磁場を検出し、第２の検出信号を出力するｙ軸磁気センサ１２と、第３の方向としてのｚ軸方向の磁場を検出し、第３の検出信号を出力するｚ軸磁気センサ１３と、を有している。ｘ軸磁気センサ１１、ｙ軸磁気センサ１２及びｚ軸磁気センサ１３は、検出した磁場に基づく検出信号を出力する出力端を有している。ｘ軸磁気センサ１１、ｙ軸磁気センサ１２及びｚ軸磁気センサ１３の各出力端は、切替回路２０の入力端と接続されている。

切替回路２０は、磁気検出部１０、より具体的には、ｘ軸磁気センサ１１、ｙ軸磁気センサ１２及びｚ軸磁気センサ１３の各々と接続された第１の入力端、第２の入力端及び第３の入力端を有している。また、切替回路２０は、後述する制御回路５０の第４の出力端と接続される第４の入力端を有している。さらに、切替回路２０は、ｘ軸磁気センサ１１、ｙ軸磁気センサ１２及びｚ軸磁気センサ１３の各々から入力された検出信号のうち何れか１個の検出信号を出力する出力端と、を有している。切替回路２０の出力端は、増幅器３０の入力端と接続されている。

増幅器３０は、切替回路２０の出力端と接続される入力端と、入力端から入力された信号を増幅して出力する出力端と、を有している。増幅器３０の出力端は、比較器４０の入力端と接続されている。

比較器４０は、増幅器３０の出力端と接続される入力端と、入力端から入力された信号の信号レベルと設定される基準レベルとを比べた結果を示す信号を出力する出力端と、を有している。比較器４０の出力端は、制御回路５０の入力端と接続されている。

制御回路５０は、基準クロック信号ＣＬＫが入力される第１の入力端、リセット信号ＲＳＴが入力される第２の入力端及び比較器４０の出力端と接続される第３の入力端を有している。また、制御回路５０は、比較器４０の出力信号に基づいて磁場の検出の有無を判定し、判定結果を示す信号を出力する第１の出力端、第２の出力端及び第３の出力端と、切替回路２０の第４の入力端と接続されている第４の出力端と、を有している。第１の出力端、第２の出力端及び第３の出力端は、それぞれ、第１の出力端子５１、第２の出力端子５２及び第３の出力端子５３と接続されている。

第１の出力端子５１、第２の出力端子５２及び第３の出力端子５３は、それぞれ、第１の出力信号、第２の出力信号及び第３の出力信号を外部回路（不図示）へ出力する端子である。また、第１の出力信号、第２の出力信号及び第３の出力信号は、それぞれ、ｘ軸磁気センサ１１が磁場を検出しているか否かについて制御回路５０が判定した結果を示す信号、ｙ軸磁気センサ１２が磁場を検出しているか否かについて制御回路５０が判定した結果を示す信号及びｚ軸磁気センサ１３が磁場を検出しているか否かについて制御回路５０が判定した結果を示す信号である。

図２は、制御回路５０の構成例を示すブロック図である。
制御回路５０は、例えば、２ビットのカウンタＡＣと、デコーダ５５と、出力信号ラッチ回路ＯＬと、遅延回路５６と、ＲＳフリップフロップ回路ＲＳと、４ビットのシフトレジスタＳＲと、ＡＮＤゲートＡ１～Ａ７と、ＯＲゲートＯＲ１、ＯＲ２と、ＮＯＴゲート５７と、を備えている。

カウンタＡＣは、２個のＤフリップフロップ回路ＡＣ１、ＡＣ２を有しており、Ｄフリップフロップ回路ＡＣ１のＱ出力端を、Ｄフリップフロップ回路ＡＣ２のクロック入力端と接続することによって構成されている。出力信号ラッチ回路ＯＬは、３個のＤフリップフロップ回路ＯＬ１、ＯＬ２、ＯＬ３を有している。シフトレジスタＳＲは、４個のＤフリップフロップ回路ＳＲ１～ＳＲ４を有している。

第１の入力端６１は、それぞれ、ＡＮＤゲートＡ１の入力端の１個、Ｄフリップフロップ回路ＳＲ１～ＳＲ４の各クロック入力端、ＡＮＤゲートＡ３～Ａ５の各入力端の１個及び遅延回路５６の入力端と接続されている。ＡＮＤゲートＡ１の出力端は、Ｄフリップフロップ回路ＡＣ１のクロック入力端と接続されている。Ｄフリップフロップ回路ＡＣ１、ＡＣ２の各Ｑバー出力端は、それぞれ、Ｄフリップフロップ回路ＡＣ１、ＡＣ２のＤ入力端と接続されている。また、Ｄフリップフロップ回路ＡＣ１、ＡＣ２の各Ｑ出力端は、デコーダ５５の各入力端、ＡＮＤゲートＡ２の各入力端及び切替回路２０の第４の入力端にそれぞれ接続されている。

デコーダ５５の３個の出力端は、それぞれ、ＡＮＤゲートＡ３～Ａ５の各入力端の１個と接続されている。また、ＡＮＤゲートＡ２の出力端は、ＯＲゲートＯＲ１の入力端の１個と接続されている。さらに、遅延回路５６の出力端は、ＮＯＴゲート５７を介してＡＮＤゲートＡ７の入力端の１個と接続されている。

第２の入力端６２は、ＯＲゲートＯＲ１、ＯＲ２の各入力端の１個及びＤフリップフロップ回路ＯＬ１、ＯＬ２、ＯＬ３の各リセット入力端と接続されている。ＯＲゲートＯＲ１の出力端は、Ｄフリップフロップ回路ＡＣ１、ＡＣ２の各リセット入力端と接続されている。また、ＯＲゲートＯＲ２の出力端は、ＲＳフリップフロップ回路ＲＳのＲ入力端と、Ｄフリップフロップ回路ＳＲ１～ＳＲ４の各リセット入力端と接続されている。

第３の入力端６３は、Ｄフリップフロップ回路ＳＲ１のＤ入力端と接続されている。Ｄフリップフロップ回路ＳＲ１のＱ出力端は、ＡＮＤゲートＡ６の４個ある入力端のうちの１個と、ＲＳフリップフロップ回路ＲＳのＳ入力端とに接続されている。ＲＳフリップフロップ回路ＲＳのＱバー出力端は、Ａ１の入力端の１個と接続されている。また、Ｄフリップフロップ回路ＳＲ３のＱ出力端及びＤフリップフロップ回路ＳＲ２、ＳＲ４のＱバー出力端は、ＡＮＤゲートＡ６の残り３個の入力端に、それぞれ、接続されている。Ｄフリップフロップ回路ＳＲ１、ＳＲ２、ＳＲ３の各Ｑバー出力端は、それぞれ、次段のＤフリップフロップ回路ＳＲ２、ＳＲ３、ＳＲ４の各Ｄ入力端と接続されている。

ＡＮＤゲートＡ６の出力端は、ＡＮＤゲートＡ３、Ａ４、Ａ５、Ａ７の入力端の１個と接続されている。ＡＮＤゲートＡ３の出力端は、Ｄフリップフロップ回路ＯＬ１のクロック入力端と接続され、ＡＮＤゲートＡ４の出力端は、Ｄフリップフロップ回路ＯＬ２のクロック入力端と接続され、ＡＮＤゲートＡ５の出力端は、Ｄフリップフロップ回路ＯＬ３のクロック入力端と接続されている。

Ｄフリップフロップ回路ＯＬ１のＱバー出力端は、Ｄフリップフロップ回路ＯＬ１の入力端及び第１の出力端子５１と接続されている。Ｄフリップフロップ回路ＯＬ２のＱバー出力端は、Ｄフリップフロップ回路ＯＬ２のＤ入力端及び第２の出力端子５２と接続されている。Ｄフリップフロップ回路ＯＬ３のＱバー出力端は、Ｄフリップフロップ回路ＯＬ３のＤ入力端及び第３の出力端子５３と接続されている。また、ＡＮＤゲートＡ７の出力端は、ＯＲゲートＯＲ２の入力端の１個と接続されている。

次に、磁気センサ回路１の作用、すなわち磁気センサ回路１が行う磁気検出方法について説明する。

図３（図３（Ａ）～図３（Ｅ））は、磁気センサ回路１のタイミングチャートである。
具体的に説明すれば、図３（Ａ）～図（Ｅ）の横軸は共通で時間軸ｔである。また、図３（Ａ）～図３（Ｃ）に示される磁束密度Ｂｘ、Ｂｙ及びＢｚ（縦軸）は、それぞれ、磁束密度Ｂのｘｙｚの３次元直交座標系におけるｘ軸方向、ｙ軸方向及びｚ軸方向の成分を表している。
なお、図３（Ａ）～（Ｃ）では、印加される磁束のベクトルが、磁束密度Ｂｘ及び磁束密度Ｂｙがｚ軸に印加される磁束密度に対し相対的に磁束密度が低くなるようになっており、ｚ軸が検出動作する場合を例示している。

図３（Ｄ）において、縦軸は制御回路５０から切替回路２０へ出力されるセンサ選択信号Ｓｆの出力（相対値）を表している。図３（Ｄ）中の「ｘ軸」、「ｙ軸」及び「ｚ軸」は、センサ選択信号Ｓｆの内容に対応しており、それぞれ、ｘ軸磁気センサ１１，ｙ軸磁気センサ１２及びｚ軸磁気センサ１３を表している。

図３（Ｅ）において、縦軸は比較器４０から出力される信号（以下、「比較器出力信号」とする）Ｓｄの出力（相対値）を表している。また、図３（Ｅ）中の「Ｔ」は１軸当たりの信号処理時間である。さらに、図３（Ａ）～（Ｅ）に示される横軸（時間軸）の時刻ｔ０は、図３（Ｃ）に示される磁束密度Ｂｚがｚ軸動作点Ｂｏｐｚを上回る時刻であり、時刻ｔ１はｚ軸の出力の状態を示す信号が（ハイからロー又はローからハイへ）遷移する時刻である。

磁気センサ回路１では、まず、ｘ軸磁気センサ１１、ｙ軸磁気センサ１２及びｚ軸磁気センサ１３が磁場を検出し、検出した磁場に基づく検出信号を切替回路２０へ出力する。切替回路２０は、センサ選択信号Ｓｆが表す磁気センサを選択し、選択した磁気センサから入力される検出信号を出力する。

センサ選択信号Ｓｆは２ビット信号を含んでいる。切替回路２０は、例えば、センサ選択信号Ｓｆが２ビット信号（００ｂ）を含んでいれば、ｘ軸磁気センサ１１を選択し、ｘ軸磁気センサ１１から入力される検出信号を増幅器３０へ出力する。また、切替回路２０は、センサ選択信号Ｓｆが２ビット信号（０１ｂ）を含んでいれば、ｙ軸磁気センサ１２を選択し、ｙ軸磁気センサ１２から入力される検出信号を増幅器３０へ出力する。さらに、切替回路２０は、センサ選択信号Ｓｆが２ビット信号（１０ｂ）を含んでいれば、ｚ軸磁気センサ１３を選択し、ｚ軸磁気センサ１３から入力される検出信号を増幅器３０へ出力する。

増幅器３０は、切替回路２０から入力された検出信号を増幅した後、増幅後の検出信号を比較器４０へ出力する。比較器４０は、増幅器３０を介して切替回路２０から入力される検出信号の信号レベルと設定される基準レベルとを比べ、その結果を示すロー（Ｌ）レベル又はハイ（Ｈ）レベルの信号を制御回路５０へ出力する。

ここで、Ｌレベルの信号は、例えば、入力される検出信号の信号レベルが設定される基準レベルと同じ又は基準レベルを下回っている、すなわち入力される検出信号の信号レベルが設定される基準レベルを上回っていない第１の結果を示す信号（以下、「第１の結果信号」とする）である。また、Ｈレベルの信号は、入力される検出信号の信号レベルが設定される基準レベルを上回っている第２の結果を示す信号（以下、「第２の結果信号」とする）である。Ｈレベルの信号は、図３（Ｅ）において、パルスとして表されている。
比較器出力信号Ｓｄが第１の結果信号である場合、選択されている磁気センサによって検出される磁束密度が復帰点を下回っていることを意味する。比較器出力信号Ｓｄが第２の結果信号である場合、上記磁束密度が動作点を上回っていることを意味する。

制御回路５０は、比較器出力信号Ｓｄに基づいて、センサ選択信号Ｓｆを切替回路２０へ出力する。また、制御回路５０は、第１の出力信号を第１の出力端子５１へ、第２の出力信号を第２の出力端子５２へ、第３の出力信号を第３の出力端子５３へ出力する。

比較器出力信号Ｓｄが第１の結果信号である場合、ｘ軸、ｙ軸及びｚ軸の選択を設定した順番で繰り返す。より具体的には、制御回路５０は、ｘ軸、ｙ軸及びｚ軸の何れの検出軸を選択するかを示す２ビット信号（００ｂ）、（０１ｂ）又は（１０ｂ）を含むセンサ選択信号Ｓｆを切替回路２０へ出力する。

また、制御回路５０は、比較器出力信号Ｓｄが第２の結果信号である場合、現在選択しているｘ軸、ｙ軸及びｚ軸の何れかの検出軸を所定の設定回数連続して選択する。例えば、検出信号を出力する磁気検出センサがｚ軸磁気センサ１３の場合、制御回路５０は、ｚ軸の検出軸を選択していることを示す２ビット信号（１０ｂ）を含むセンサ選択信号Ｓｆを切替回路２０へ出力する。上記所定の設定回数は、一致判定を行う回数に対応しており、例えば４回等、２回以上の回数に設定される。

図３（Ｃ）に示されるように、時刻ｔ０で磁束密度Ｂｚがｚ軸動作点Ｂｏｐｚを上回るが、図３（Ｄ）に示されるように、時刻ｔ０は、制御回路５０がｚ軸を選択している期間が終了する時点である。そのため、図３（Ｅ）に示されるように、時刻ｔ０では比較器出力信号ＳｄはＬレベルである。従って、続くｚ軸を選択している期間で比較器出力信号ＳｄはＨレベルへ遷移する。すなわち、制御回路５０は１回一致と判定する。このｚ軸が選択されている期間以降、さらに３回連続でｚ軸の検出軸が選択される。時刻ｔ１では一致判定が連続する回数が４回となるので、制御回路５０はｚ軸磁気センサ１３がｚ軸方向の磁場を検出していることを示す出力信号（例えばＬレベル）を第３の出力端子５３へ出力する。

磁気センサ回路１及びその磁気検出方法によれば、磁束密度Ｂｚがｚ軸動作点Ｂｏｐｚを上回ったらｚ軸の選択を所定回数繰り返して一致判定を所定回数行う。上記動作によって、検出軸が３本、一致判定を行う回数が４回とした場合、時刻ｔ０から時刻ｔ１までの時間（最大出力遅延時間）を６Ｔに抑えることができる。これは、図４に示されるようなｘ軸、ｙ軸及びｚ軸の選択を順次行う磁気センサ回路及びその磁気検出方法を適用した場合に要する最大出力遅延時間１２Ｔに対して半分の時間である。

このように、本実施形態によれば、複数回の一致判定を行った場合であっても、ノイズを抑制する効果を低下させることなく、遅延時間の増大を小さく抑えることができる。すなわち、磁気センサ回路１及びその磁気検出方法によれば、応答性を著しく損ねることなく、動作点、復帰点の繰り返し再現性が良好な多軸の磁気センサ回路及びその磁気検出方法を提供することができる。

なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上述した磁気センサ回路１は、検出軸が３軸の例であるが、必ずしも検出軸が３本の場合に限定されるものではなく、少なくとも２本の検出軸を有している磁気センサ回路に本発明を適用できる。すなわち、２軸スイッチや２軸ラッチ等の２軸の磁気センサ回路に本発明を適用できる。また、制御回路５０の構成は、図２に例示されるものに限定されるものではなく、機能的に等価であれば、他の構成でもよい。

さらに、磁気センサ回路１は、必要に応じて、構成要素が追加されてもよい。例えば、増幅後の検出信号のＳ／Ｎ比が低い場合を考慮して、増幅器３０と比較器４０との間にフィルタ回路が追設されていてもよい。また、図１に示される磁気センサ回路１は、検出軸の本数と同数の出力端子５１、５２、５３を備える例であるが、出力端子の構成は、必ずしもこの限りでない。制御回路５０が外部へ出力する信号にｘ軸、ｙ軸及びｚ軸の何れかを識別可能な情報を付加して制御回路５０から出力するように制御回路５０を構成すれば、出力端子は１個でもよい。

また、ｘ軸磁気センサ１１、ｙ軸磁気センサ１２、ｚ軸磁気センサ１３にオフセット電圧が大きいホール素子等のセンサ素子を用いる場合には、所謂スピニングカレント法を適用できるように、更なる構成要素が磁気センサ回路１に追加されていてもよい。例えば、ｘ軸磁気センサ１１、ｙ軸磁気センサ１２及びｚ軸磁気センサ１３の各々と切替回路２０との間に、又は切替回路２０と増幅器３０との間に、スイッチ回路網を設け、さらに増幅器３０と比較器４０との間に、サンプルアンドホールド回路を設ける。また、ｘ軸、ｙ軸及びｚ軸の各検出軸の処理期間Ｔの中にφ１、φ２等のタイミングを設定する。
このようなスピニングカレント法を適用可能な構成を備える磁気センサ回路及びその磁気検出方法によれば、オフセット電圧が大きいセンサ素子を用いる場合にもオフセット電圧を相殺することができる。

なお、図１に示される磁気センサ回路１は、増幅器３０を備えている例であるが、切替回路２０から出力される磁気センサ１１、１２、１３の検出信号のＳ／Ｎ比が、十分に高いのであれば、増幅器３０は省略されていてもよい。

１磁気センサ回路
１０磁気検出部
１１ｘ軸磁気センサ
１２ｙ軸磁気センサ
１３ｚ軸磁気センサ
２０切替回路
３０増幅器
４０比較器
５０制御回路
５１第１の出力端子
５２第２の出力端子
５３第３の出力端子
５５デコーダ
５６遅延回路
５７ＮＯＴゲート
６１第１の入力端
６２第２の入力端
６３第３の入力端
ＡＣカウンタ
ＲＳＲＳフリップフロップ回路
ＯＬ出力信号ラッチ回路
ＳＲシフトレジスタ
ＡＣ１、ＡＣ２Ｄフリップフロップ回路
Ａ１～Ａ７ＡＮＤゲート
ＯＲ１、ＯＲ２ＯＲゲート
ＳＲ１～ＳＲ４Ｄフリップフロップ回路
ＯＬ１～ＯＬ３Ｄフリップフロップ回路

Claims

少なくとも第１の方向の磁場を検出可能な第１の検出軸及び第２の方向の磁場を検出可能な第２の検出軸を有し、少なくとも前記第１の方向の磁場に応じた第１の検出信号と前記第２の方向の磁場に応じた第２の検出信号とを含む各検出信号を時分割処理し、検出信号の信号レベルが設定される基準レベルを上回る回数が２回以上に設定される設定回数連続した場合に前記磁場を検出したと判定する磁気センサ回路であって、
前記第１の検出信号を出力する第１の磁気センサ及び前記第２の検出信号を出力する第２の磁気センサを含む少なくとも２個の磁気センサを有する磁気検出部と、
前記磁気検出部が有する前記少なくとも２個の磁気センサから何れか１個の磁気センサを選択するセンサ選択信号を受ける選択信号入力端と、前記磁気検出部が有する前記少なくとも２個の磁気センサの各々と接続される検出信号入力端と、前記検出信号入力端から入力される各検出信号のうち何れか１個の検出信号を出力する出力端とを有し、入力される前記センサ選択信号に応じて前記検出信号入力端から入力される各検出信号のうち何れか１個の検出信号を前記出力端から出力する切替回路と、
入力される前記１個の検出信号の信号レベルと前記基準レベルとを比べ、前記１個の検出信号の信号レベルが前記基準レベルと同じ又は前記基準レベルを下回ることを示す第１の結果信号と、前記１個の検出信号の信号レベルが前記基準レベルを上回ることを示す第２の結果信号とを出力する比較器と、
前記第１の結果信号が入力された場合には、設定された前記磁気検出部が有する磁気センサの選択の順番に従って磁気センサを選択する一方、前記第２の結果信号が入力された場合には現在選択している磁気センサを前記設定回数連続して選択する前記センサ選択信号を生成し、生成した前記センサ選択信号を前記選択信号入力端へ供給する制御回路と、を備えることを特徴とする磁気センサ回路。
前記切替回路と前記比較器との間に接続され、前記１個の検出信号を増幅して出力する増幅器を備える請求項１記載の磁気センサ回路。