CN110120803B - 一种全极霍尔开关电路 - Google Patents

一种全极霍尔开关电路 Download PDF

Info

Publication number
CN110120803B
CN110120803B CN201810119373.9A CN201810119373A CN110120803B CN 110120803 B CN110120803 B CN 110120803B CN 201810119373 A CN201810119373 A CN 201810119373A CN 110120803 B CN110120803 B CN 110120803B
Authority
CN
China
Prior art keywords
channel mosfet
output
mosfet transistor
switching element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810119373.9A
Other languages
English (en)
Other versions
CN110120803A (zh
Inventor
游剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosemitech (shanghai) Co ltd
Original Assignee
Cosemitech (shanghai) Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosemitech (shanghai) Co ltd filed Critical Cosemitech (shanghai) Co ltd
Priority to CN201810119373.9A priority Critical patent/CN110120803B/zh
Publication of CN110120803A publication Critical patent/CN110120803A/zh
Application granted granted Critical
Publication of CN110120803B publication Critical patent/CN110120803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/90—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of galvano-magnetic devices, e.g. Hall-effect devices

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明提供了一种全极霍尔开关电路，包括检测磁场强度并根据所述磁场强度输出差分电压信号的霍尔传感模块、根据所述差分电压信号中的第一电压信号与第二电压信号的比较结果输出第一控制信号的选通电压比较器、根据所述第一控制信号输出一输出信号的选通模块、根据所述选通模块的输出信号获得开关控制信号的输出电压比较器。本发明能简化电路结构、降低电路功耗，还能克服南极和北极的磁工作点和磁释放点难以完全相同的问题，从而显著提高磁场检测精度。

Description

一种全极霍尔开关电路
技术领域
本申请涉及磁性传感器控制领域，具体涉及一种全极霍尔开关电路。
背景技术
霍尔效应传感器是一种磁感应器件，可以用于检测电流、温度、压力、位置、速度等，广泛应用于工业控制，汽车等行业。单片集成的霍尔元件通常基于硅材料，这样可以将放大器和信号处理电路集成在一起。霍尔效应传感器内部的检测机理为，霍尔器件中流过的电流在磁场中会发生偏转，通过检测相应偏移电压的大小，可以得到磁场的大小和极性，相应的表达式为VH＝SV*B*VS，其中VH是霍尔器件的输出电压，SV是霍尔器件的敏感度，B是磁场强度，VS是加到霍尔器件的电压。
典型的霍尔开关内部框图如图1所示，集成了电压整流模块为霍尔元件和内部电路供电。霍尔元件HP(Hall Plate)检测外部磁场，输出信号送给第一运算放大器A1，信号放大后经过电压比较器VC(VoltageComparator)转换成数字信号，并驱动输出晶体管，应用时会连接一个外置电阻到电源电压。霍尔开关的输出特性有很多种，其中一种如图2所示。当磁场强度B大于磁工作点(BOP)时，输出晶体管打开，输出VOUT被拉到低；当磁场强度低于磁释放点(BRP)时，输出晶体管关断，外置上拉电阻会将输出电压VOUT上拉到电源电压。磁工作点BOP和磁释放点BRP之间的差值是迟滞窗口BHYS。设置迟滞窗口可以避免当输入磁场有波动时，输出电压VOUT的抖动。
一般地，全极霍尔开关的输出特性曲线如图3所示。正的磁场强度B表示外部磁体的南极对着芯片内的霍尔元件HP，负的磁场强度B表示外部磁场的北极对着芯片内的霍尔元件HP；全极霍尔开关可以响应外部磁体的南极或者北极产生的磁场，只要霍尔元件HP所处位置磁场强度高于磁工作点输出晶体管就打开，反之低于磁释放点输出晶体管就关断。相应地，全极霍尔开关的磁工作点有两个：南极磁工作点BOPS和北极磁工作两点BOPN；磁释放点也有两个：南极磁释放点BRPS和北极磁释放点BRPN。为了提高全极霍尔开关的精度，设计时需要让两个磁工作点的绝对值相同，两个磁释放点的绝对值相同。
由于无法得知霍尔开关面对的是磁体的南极还是北极，常规的设计思路是在放大器后设置包括两个电压比较器的判断电路。参考图4示出的全极霍尔开关框图，比较电路的两个输入端分别输入需要比较的第一电压信号Vinp和第二电压信号Vinn；第一电压信号Vinp和第二电压信号Vinn组成一差分电压信号，由霍尔传感模块HS提供；第一电压信号Vinp和第二电压信号Vinn经第一电压比较器VC1和第二电压比较器VC2进行比较，其中第一电压比较器VC1在第一电压信号Vinp较第二电压信号Vinn高出一预设电压时翻转，第二电压比较器VC2反之。只要两个电压比较器之一发生翻转，则比较输出电压Vout1翻转，从而实现对第一电压信号Vinp和第二电压信号Vinn之差的绝对值的检测；特别地，当该电路应用于全极霍尔开关，则认为达到了磁的释放点或者工作点。比较输出电压Vout1经过逻辑驱动模块LM驱动输出晶体管Mo，输出晶体管Mo控制输出电压VOUT。为了能同时应对南极和北极的不同情况，放大后的信号通过两个相同的比较电路来判定外部磁场与磁工作点和磁释放点的关系。当输入磁场高于磁工作点后，逻辑电路和驱动电路驱动输出晶体管开启，将输出电压拉到低；反之当输入磁场低于磁工作点后，输出晶体管关闭，输出电压被外置的上拉电阻拉到电源电压。
但是，若采用包括两个电压比较器的比较电路实现全极检测，两个电压比较器并不会同时工作；另一方面，由于涉及电平的转换和电位的比较，判断电路结构复杂，功耗也较高，在将该全极霍尔开关电路封装于集成电路模块中时，芯片的面积和芯片的功耗都大大增加。此外，受工艺、工作温度等影响，霍尔元件在外部磁场为0的情况下也有一定的失配电压输出，该失配电压有可能严重影响对磁场的检测；该失配电压同时也会影响两路判断电路，导致南极和北极的磁工作点和磁释放点难以完全相同，因此全极检测精度较差。
发明内容
针对现有技术中的问题，本发明的目的在于提供一种全极霍尔开关电路，在实现全极磁场检测的同时节约芯片面积、降低功耗，并且提供完全对称的磁工作点和磁释放点。
根据本发明的一个方面，提供了一种全极霍尔开关电路，包括：
一霍尔传感模块，检测磁场强度并根据所述磁场强度输出差分电压信号，所述差分电压信号包括第一电压信号和第二电压信号；
一选通电压比较器，接收所述差分电压信号，并且根据所述差分电压信号中的第一电压信号与第二电压信号的比较结果输出第一控制信号；
一选通模块，接收所述差分电压信号和第一控制信号，并且根据所述第一控制信号将所述差分电压信号作为输出信号输出，或是将所述差分电压信号中的第一电压信号和第二电压信号交换之后作为输出信号输出；以及
一输出电压比较器，接收所述选通模块的输出信号，根据所述输出信号获得开关控制信号。
根据本发明的一个实施例，所述输出电压比较器包括：一第一输入端，一第二输入端以及一输出所述开关控制信号的输出端；
所述选通模块包括：
一第一输入端，接收所述霍尔传感模块输出的第一电压信号；
一第二输入端，接收所述霍尔传感模块输出的第二电压信号；
一第一输出端，连接所述输出电压比较器的第一输入端；
一第二输出端，连接所述输出电压比较器的第二输入端；
一控制端，用于接收控制所述选通控制模块输出的第一控制信号；
所述选通电压比较器包括：
一第一输入端，接收所述霍尔传感模块输出的第一电压信号；
一第二输入端，接收所述霍尔传感模块输出的第二电压信号；
一输出端，连接所述选通模块的控制端，向所述选通模块传递所述第一控制信号。
根据本发明的一个实施例，所述选通模块包括：
一反相器，所述反相器的输入端连接所述选通电压比较器的输出端，将所述第一控制信号反相后作为第二控制信号自所述反相器的输出端输出；
一第一开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述选通电压比较器的输出端，所述第一开关元件响应于所述第一控制信号而导通；
一第三开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第二输出端，控制端连接所述反相器的输出端，所述第三开关元件响应于所述第二控制信号而导通；
一第五开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述反相器的输出端，所述第五开关元件响应于所述第二控制信号而导通；以及
一第七开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述选通电压比较器的输出端，所述第七开关元件响应于所述第一控制信号而导通。
根据本发明的一个实施例，所述选通模块还包括：
一第二开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述反相器的输出端，所述第二开关元件响应于所述第二控制信号而导通；
一第四开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第二输出端，控制端连接所述选通电压比较器的输出端，所述第四开关元件响应于所述第一控制信号而导通；
一第六开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述选通电压比较器的输出端，所述第六开关元件响应于所述第一控制信号而导通；
一第八开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述反相器的输出端，所述第八开关元件响应于所述第二控制信号而导通。
根据本发明的一个实施例，所述第一开关元件为第一P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第二开关元件为第一N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极；
所述第三开关元件为第二P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第四开关元件为第二N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极；
所述第五开关元件为第三P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第六开关元件为第三N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极；
所述第七开关元件为第四P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第八开关元件为第四N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极。
根据本发明的一个实施例，所述选通电压比较器是一个迟滞比较器。
根据本发明的一个实施例，所述迟滞比较器包括一折叠式共源共栅放大电路、一第五N沟道MOSFET晶体管、一第六N沟道MOSFET晶体管、一第五P沟道MOSFET晶体管、一第六P沟道MOSFET晶体管、一第七N沟道MOSFET晶体管、一第一反相电路和一第二反相电路；
所述折叠式共源共栅放大电路包括：
一第一输入管，控制端接收所述第一电压信号；
一第二输入管，控制端接收所述第二电压信号；
一输出端，输出所述第一电压信号和所述第二电压信号的差模放大信号；
所述第五N沟道MOSFET晶体管的第一端连接所述第一输入管的第一端，控制端连接所述第一输入管的控制端，第二端连接所述第五P沟道MOSFET晶体管的第一端；
所述第六N沟道MOSFET晶体管的第一端连接所述第二输入管的第一端，控制端连接所述第二输入管的控制端，第二端连接所述第六P沟道MOSFET晶体管的第二端；
所述第七N沟道MOSFET晶体管的控制端接收所述差模放大信号，第一端接地，第二端连接所述第一反相电路的输入端；
所述第一反相电路的输入端经一偏置的第七P沟道MOSFET晶体管连接电路的电源电压，输出端连接所述第六P沟道MOSFET晶体管的控制端、所述选通电压比较器的输出端和所述第二反相电路的输入端；
所述第二反相电路的输出端连接所述第五P沟道MOSFET晶体管的控制端。
根据本发明的一个实施例，所述第五N沟道MOSFET晶体管的宽长比小于所述第一输入管的宽长比，所述第六N沟道MOSFET晶体管的宽长比小于所述第二输入管的宽长比。
根据本发明的一个实施例，所述第一反相电路包括一第八N沟道MOSFET晶体管、一第八P沟道MOSFET晶体管，所述第二反相电路包括一第九N沟道MOSFET晶体管、一第九P沟道MOSFET晶体管；其中，
所述第八N沟道MOSFET晶体管的控制端连接所述第一反相电路的输入端，第一端接地，第二端连接所述第八P沟道MOSFET晶体管的第一端和所述第一反相电路的输出端；
所述第八P沟道MOSFET晶体管的控制端连接所述第一反相电路的输入端，第二端连接电路的电源电压；
所述第九N沟道MOSFET晶体管的第一端接地，控制端连接所述第一反相电路的输出端，第二端连接所述第九P沟道MOSFET晶体管的第一端；
所述第九P沟道MOSFET晶体管的控制端连接所述第一反相电路的输出端，第二端连接电路的电源电压。
根据本发明的一个实施例，所述迟滞比较器的迟滞电平为5～15mV。
根据本发明的一个实施例，所述霍尔传感模块包括：
一霍尔元件，根据所述磁场强度由所述霍尔元件的输出端输出霍尔传感电压；
一信号调制电路，接收所述霍尔传感电压，并将所述霍尔传感电压调制到目标频率；以及
一滤波器，接收被调制到目标频率的霍尔传感电压并将其输出。
根据本发明的一个实施例，所述全极霍尔开关电路还包括一逻辑驱动电路和一输出晶体管；所述逻辑驱动电路接收所述开关控制信号，根据所述开关控制信号输出一输出晶体管控制信号；所述输出晶体管的控制端响应于所述输出晶体管控制信号而导通所述输出晶体管。
根据本发明的一个实施例，所述全极霍尔开关电路还包括一上拉电阻，其第一端连接电路的电源电压，第二端连接所述输出晶体管的第一端；所述输出晶体管的第一端输出所述全极霍尔开关电路的开关电平信号，第二端接地。
根据本发明的一个实施例，所述全极霍尔开关电路还包括一保护电阻，所述保护电阻第一端连接所述输出晶体管的第二端，第二端接地；所述输出晶体管的第二端经所述保护电阻接地。
根据本发明的一个实施例，所述全极霍尔开关电路形成于一集成电路模块。
本发明所提供的选通开关电路及全极霍尔开关电路通过增加一选通电路并取消一路判断电路，大大简化了电路结构和降低了电路功耗；同时，由于该全极霍尔开关电路通过同样的判断电路完成南极和北极的磁场检测，因此克服了南极和北极的磁工作点和磁释放点难以完全相同的问题，显著提高了磁场检测精度。在此基础上，可在判断电路中设置电压迟滞，从而在外部磁场波动时抑制电路的反复跳变。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1是一种典型的霍尔开关的功能模块框图；
图2示出一种单极霍尔开关的输出特性；
图3示出一种全极霍尔开关的输出特性；
图4示出一种全极霍尔开关的功能模块框图；
图5示出根据本发明一实施例的一种全极磁场判断电路；
图6示出根据本发明一实施例的一种全极霍尔开关电路；
图7示出根据本发明一实施例的一种选通模块的电路结构；
图8示出根据本发明一实施例的一种迟滞比较器的电路结构；图9示出根据本发明一实施例的一种偏置电压产生电路。
附图标记：
VCC 电源电压
GND 接地
RM 整流模块
HP 霍尔元件
A1 第一运算放大器
VC 电压比较器
VOUT 输出电压
B 磁场强度
BRP 磁释放点
BOP 磁工作点
BHYS 迟滞窗口
BRPN 北极磁释放点
BRPS 南极磁释放点
BOPN 北极磁工作点
BOPS 南极磁工作点
HS 霍尔传感模块
VC1 第一电压比较器
VC2 第二电压比较器
Vout1 比较输出电压
LM 逻辑驱动模块
Mo 输出管
CL 限流组件
DOC 动态偏移补偿模块
A2 第二运算放大器
LPF 低通滤波器
SW 选通网络
VC3 选通电压比较器
ST 施密特触发器
R1 采样电阻
Vinp 第一电压信号
Vinn 第二电压信号
Vcp 第一控制信号
Vcn 第二控制信号
M11 第一P沟道MOSFET晶体管
M12 第一N沟道MOSFET晶体管
M13 第二P沟道MOSFET晶体管
M14 第二N沟道MOSFET晶体管
M15 第三P沟道MOSFET晶体管
M16 第三N沟道MOSFET晶体管
M17 第四P沟道MOSFET晶体管
M18 第四N沟道MOSFET晶体管
Voutp 选通模块第一输出电压
Voutn 选通模块第二输出电压
Amplifier 折叠式共源共栅放大电路
Inverter1 第一反相电路
Inverter2 第二反相电路
M211 第一输入管
M212 第二输入管
M201～M204 级联P沟道MOSFET晶体管
M205～M208 级联N沟道MOSFET晶体管
M209 第五P沟道MOSFET晶体管
M210 第五N沟道MOSFET晶体管
M213 第六N沟道MOSFET晶体管
M214 第六P沟道MOSFET晶体管
M215 电流源N沟道MOSFET晶体管
M216 第七N沟道MOSFET晶体管
M217 第七P沟道MOSFET晶体管
M218 第八N沟道MOSFET晶体管
M219 第八P沟道MOSFET晶体管
M220 第九N沟道MOSFET晶体管
M221 第九P沟道MOSFET晶体管
PBIAS 第一偏置电压
NBIAS 第二偏置电压
PBIAS1 第三偏置电压
NBIAS1 第四偏置电压
VREF 基准电压
A3 第三运算放大器
M31～M38 偏置电压生成晶体管
R2 第二电阻
具体实施方式
在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在说明书及权利要求中使用了某些词汇来指称特定的组件，本领域技术人员应可理解，可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在整篇说明书及权利要求当中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。此外，“连接”一词在此包括任何直接及间接的电气连接手段。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
参考图5示出的全极磁场判断电路，其包括霍尔传感模块HS、选通网络SW(Switches)、选通电压比较器VC3和施密特触发器ST(SchmittTrigger)，霍尔传感模块HS感应外部磁场强度B，并输出一差分电压信号，差分电压信号中两个信号的振幅和相位取决于外部磁场强度B的大小以及磁场方向，选通模块SW接收该差分电压信号。其中，该差分电压信号包括第一电压信号Vinp和第二电压信号Vinn，分别从选通模块的两个输入端输入。选通电压比较器VC3的两个输入端也分别第一电压信号Vinp和第二电压信号Vinn，并根据第一电压信号Vinp和第二电压信号Vinn的电平高低向选通模块SW的控制端输出控制信号，例如当第一电压信号Vinp高于第二电压信号Vinn，选通电压比较器VC3输出一高电平控制信号，反之输出一低电平控制信号。选通模块SW根据选通电压比较器VC3的输出，分别在其第一输出端和第二输出端输出第一电压信号Vinp和第二电压信号Vinn，或将第一电压信号Vinp和第二电压信号Vinn交换后输出。施密特触发器ST作为一输出电压比较器，接收并比较选通模块SW的两个输出信号，当这两个输出信号的电压差达到一阈值，施密特触发器ST翻转并输出一开关控制信号。施密特触发器ST输出的开关控制信号可用于控制全极霍尔开关电路的输出。
选通模块SW具有两个输出端，分别为第一输出端和第二输出端；根据选通电压比较器VC3输出的控制信号，选通模块第一输出电压Voutp为第一电压信号Vinp和第二电压信号Vinn中的较低者，而选通模块第二输出电压Voutn为第一电压信号Vinp和第二电压信号Vinn中的较高者。
例如，当第一电压信号Vinp高于第二电压信号Vinn，选通电压比较器VC3输出一高电平信号，选通模块SW响应于该高电平信号，交换第一电压信号Vinp和第二电压信号Vinn，即，在第一输出端输出的选通模块第一输出电压Voutp为第二电压信号Vinn，在第二输出端输出的选通模块第二输出电压Voutn为第一电压信号Vinp；而当第一电压信号Vinp低于第二电压信号Vinn，选通电压比较器VC3输出一低电平信号，选通模块SW响应于该低电平信号，在第一输出端输出的选通模块第一输出电压Voutp为第一电压信号Vinp，在第二输出端输出的选通模块第二输出电压Voutn为第二电压信号Vinn。
施密特触发器ST的两个输入端分别输入选通模块第一输出电压Voutp和选通模块第二输出电压Voutn。当选通模块第一输出电压Voutp和选通模块第二输出电压Voutn的电平之差增加并达到施密特触发器ST的上升电压阈值，施密特触发器ST输出的比较输出电压Vout1为高电平；当选通模块第一输出电压Voutp和选通模块第二输出电压Voutn的电平之差减少并达到施密特触发器ST的下降电压阈值，施密特触发器ST输出的比较输出电压Vout1为低电平。施密特触发器ST在比较两个输入电压信号时可提供一电压迟滞，在外部磁场波动时能避免电路发生反复跳变，从而提高传感系统的抗干扰性能。
由于选通模块SW的选通模块第一输出电压Voutp始终为第一电压信号Vinp和第二电压信号Vinn中的较低值，而选通模块第二输出电压Voutn始终为第一电压信号Vinp和第二电压信号Vinn中的较高值，因此施密特触发器ST的输入信号与外部磁场强度B的大小有关，但与外部磁场的磁场方向无关。而施密特触发器ST的上升电压阈值高于其下降电压阈值，因此，该全极磁场判断电路能够提供类似图3中示出的具有迟滞窗口BHYS的比较输出电压Vout1。
在上述基础上，参考图6示出的一种全极霍尔开关电路。该全极霍尔开关电路包括上述全极磁场判断电路，还包括整流模块RM、逻辑驱动(Logic&drive circuit Module)模块LM、限流(Current Limit)模块CL、输出晶体管Mo、采样电阻R1和其他必要的电路组件。输出晶体管Mo为MOSFET晶体管，一端经采样电阻R1接地，另一端经外置的上拉电阻(未示出)连接电路的电源电压VCC并输出该电路的输出电压VOUT，控制端响应于逻辑驱动模块LM的输出信号而使输出晶体管Mo导通或截止。整流模块RM为电路提供稳定的电源电压VCC，逻辑驱动模块LM接收施密特触发器ST的输出信号。当磁场强度B大于磁工作点BOP，打开输出晶体管Mo，输出电压VOUT被拉到低电位；而当磁场强度B小于磁释放点BRP，输出晶体管Mo关断，外置的上拉电阻将输出电压上拉到电源电压。限流模块CL测量采样电阻R1两端电压并送入逻辑驱动模块LM。为保护电路安全，当采样电阻R1两端电压高于设定阈值，逻辑驱动模块LM降低输出晶体管Mo的栅极电压，以维持输出晶体管Mo稳定的输出电流。此外，在电路中设置采样电阻R1后，采样电阻R1还可作为保护电阻保护电路安全。例如，当输出晶体管Mo被短路，采样电阻R1可限制流过输出晶体管Mo的电流大小，以保护输出晶体管Mo。
当然，本领域技术人员应能理解，上述全极霍尔开关电路仅为举例，并不构成对本发明的任何限定。其他现有的或今后可能出现的、通过检测比较输出电压Vout1实现开关信号输出的全极霍尔开关电路如能适用于本发明，也包含在本发明的保护范围之内。
其中，在一些实施例中，霍尔传感模块HS如图6所示，包括霍尔元件HP、动态偏移补偿(Dynamic Offset Cancellation)模块DOC、第二运算放大器A2和低通滤波器LPF(LowPass Filter)。受工艺、工作温度等影响，霍尔元件在外部磁场为0的情况下也有一定的失配电压输出，该失配电压有可能严重影响对磁场的检测。为了消除霍尔器件的失配电压，可在对霍尔元件HP的输出信号进行放大之前，动态偏移补偿模块DOC将由外部磁场产生的霍尔电压信号和霍尔元件HP的失配信号转换为全差分信号并调制在不同的频率，将这些信号经第二运算放大器A2放大后进行二次调制(Remodulation),将输入的有用信号调制到低频，而霍尔元件的失配电压信号为高频信号，低通滤波器LPF(Low Pass Filter)过滤霍尔元件的失配电压后，输出选通模块SW的第一电压信号Vinp和第二电压信号Vinn。
图7示出了一种选通模块SW的电路结构，以及选通电压比较器VC3的连接关系。选通模块SW主要包括第一P沟道MOSFET晶体管M11、第一N沟道MOSFET晶体管M12、第二P沟道MOSFET晶体管M13、第二N沟道MOSFET晶体管M14、第三P沟道MOSFET晶体管M15、第三N沟道MOSFET晶体管M16、第四P沟道MOSFET晶体管M17和第四N沟道MOSFET晶体管M18，第一P沟道MOSFET晶体管的源极、第一N沟道MOSFET晶体管的漏极、第二P沟道MOSFET晶体管的源极和第二P沟道MOSFET晶体管的漏极引至选通模块SW的第一输入端，用于输入第一电压信号Vinp。第三P沟道MOSFET晶体管M15的源极、第三N沟道MOSFET晶体管M16的漏极、第四P沟道MOSFET晶体管M17的源极和第四N沟道MOSFET晶体管M18的漏极引至选通模块SW的第二输入端，用于输入第二电压信号Vinn。第一P沟道MOSFET晶体管M11的漏极、第一N沟道MOSFET晶体管M12的源极、第三P沟道MOSFET晶体管M15的漏极和第三N沟道MOSFET晶体管M16的源极引至选通模块SW的第一输出端，用于输出选通模块第一输出电压Voutp。第二P沟道MOSFET晶体管M13的漏极、第二N沟道MOSFET晶体管M14的源极、第四P沟道MOSFET晶体管M17的漏极和第四N沟道MOSFET晶体管M18的源极引至选通模块SW的第二输出端，用于输出选通模块第二输出电压Voutn。选通电压比较器VC3的两个输入端分别接收第一电压信号Vinp和第二电压信号Vinn，比较第一电压信号Vinp和第二电压信号Vinn后输出一比较结果信号作为第一控制信号Vcp。其中，当第一电压信号Vinp高于第二电压信号Vinn，第一控制信号Vcp为高电平；当第一电压信号Vinp低于第二电压信号Vinn，第一控制信号Vcp为低电平。
第一P沟道MOSFET晶体管M11、第二N沟道MOSFET晶体管M14、第三N沟道MOSFET晶体管M16和第四P沟道MOSFET晶体管M17的栅极连接选通电压比较器VC3的输出端，接收选通电压比较器VC3输出的第一控制信号Vcp。选通模块还包括一反相器，第一控制信号Vcp经该反相器反相后得到第二控制信号Vcn。第一N沟道MOSFET晶体管M12、第二P沟道MOSFET晶体管M13、第三P沟道MOSFET晶体管M15和第四N沟道MOSFET晶体管M18的栅极连接该反相器的输出，接收反相器输出的第二控制信号Vcn。
当第一电压信号Vinp为高电平、第二电压信号Vinn为低电平，第一控制信号Vcp为高电平，第二P沟道MOSFET晶体管M13、第二N沟道MOSFET晶体管M14、第三P沟道MOSFET晶体管M15和第三N沟道MOSFET晶体管M16导通，第一P沟道MOSFET晶体管M11、第一N沟道MOSFET晶体管M12、第四P沟道MOSFET晶体管M17和第四N沟道MOSFET晶体管M18截止，选通模块第一输出电压Voutp为第二电压信号Vinn，选通模块第二输出电压Voutn为第一电压信号Vinp。而当第一电压信号Vinp为低电平、第二电压信号Vinn为高电平，第一控制信号Vcp为低电平，第一P沟道MOSFET晶体管M11、第一N沟道MOSFET晶体管M12、第四P沟道MOSFET晶体管M17和第四N沟道MOSFET晶体管M18导通，第二P沟道MOSFET晶体管M13、第二N沟道MOSFET晶体管M14、第三P沟道MOSFET晶体管M15和第三N沟道MOSFET晶体管M16截止，选通模块第一输出电压Voutp为第一电压信号Vinp，选通模块第二输出电压Voutn为第二输出电压Vinn。
N沟道MOSFET晶体管在传输高电平信号时、以及P沟道MOSFET晶体管在传输低电平信号时，分别存在电压的阈值损失。而在上述选通模块SW中，第一P沟道MOSFET晶体管M11和第一N沟道MOSFET晶体管M12并联，构成传输门结构，在传输高电平和低电平信号时均不会对信号造成损失，传输门结构工作时也不存在因阈值损失带来的静态功耗；并且，在第一P沟道MOSFET晶体管M11和第一N沟道MOSFET晶体管M12交替导通的情况下电路能达到更高的开关速度。同理可分析选通模块SW中的其他传输门结构。因此，上述选通模块SW具有较高的抗干扰性能、较低的静态功耗和较高的工作速度。
当然，本领域的技术人员应能理解，上述选通模块SW的结构仅为举例，并不构成对本发明的限定。例如，仅采用N沟道MOSFET晶体管构成选通模块SW而取消传输门结构；用于构成选通模块SW的开关元件除了MOSFET晶体管外，也可为其他开关元件，例如选通模块SW由BJT晶体管构成。因此，由其他现有的或今后可能出现的开关元件SW如能适用于本申请，也包含在本申请的保护范围之内，并以引用方式包含于此。
在一些实施例中，上述选通电压比较器VC3采用了图8示出的迟滞比较器电路，该迟滞比较器电路包括一折叠式共源共栅放大电路(Amplifier)、一比较电路、一第一反相电路(Inverter1)和一第二反相电路(Inverter2)。
折叠式共源共栅放大电路(Amplifier)通过电源电压VCC和接地GND供电，包括用于输入差分信号的第一输入管M211和第二输入管M212，第一输入管M211和第二输入管M212均为N沟道MOSFET晶体管。第一输入管M211和第二输入管M212的源极均连接至一电流源N沟道MOSFET晶体管M215，第一输入管M211的栅极接收第一电压信号Vinp，第二输入管M212的栅极第二电压信号Vinn。级联N沟道MOSFET晶体管M201～M204构成NMOS级联结构，级联P沟道MOSFET晶体管M205～M208构成PMOS级联结构。比较电路主要包括第七N沟道MOSFET晶体管M216和第七P沟道MOSFET晶体管M217，其中第七P沟道MOSFET晶体管M217偏置导通，为第七N沟道MOSFET晶体管M216提供稳定的工作电流。级联P沟道MOSFET晶体管M206的漏极和级联N沟道MOSFET晶体管M204的漏极连接，并作为折叠式共源共栅放大电路(Amplifier)的输出端连接第七N沟道MOSFET晶体管M216的栅极，用于输出第一电压信号Vinp和第二电压信号Vinn的差模放大电压信号；第七N沟道MOSFET晶体管M216的源极接地，漏极连接一第七P沟道MOSFET晶体管M217的漏极；第七P沟道MOSFET晶体管的源极接电源电压VCC。级联P沟道MOSFET晶体管M207、M208的栅极、第七P沟道MOSFET晶体管M217的栅极连接一第一偏置电压PBIAS，电流源N沟道MOSFET晶体管M215的栅极连接一第二偏置电压NBIAS，级联P沟道MOSFET晶体管M205、M206的栅极连接一第三偏置电压PBIAS1，级联N沟道MOSFET晶体管M203、M204的栅极连接一第四偏置电压NBIAS1。
第一反相电路(Inverter1)包括第八N沟道MOSFET晶体管M218和第八P沟道MOSFET晶体管M219。第八N沟道MOSFET晶体管M218和第八P沟道MOSFET晶体管M219的栅极连接，并作为第一反相电路(Inverter1)的输入端连接第七N沟道MOSFET晶体管M216的漏极；第八N沟道MOSFET晶体管M218的源极接地，第八P沟道MOSFET晶体管M219的源极接电源电压VCC；第八N沟道MOSFET晶体管和第八P沟道MOSFET晶体管的漏极连接，并作为第一反相电路(Inverter1)的输出端接第二反相电路(Inverter2)的输入端。第一反相电路(Inverter1)的输出端同时也接迟滞比较器电路的输出端，用于输出选通电压比较器VC3输出的第一控制信号Vcp。
第二反相电路(Inverter2)包括第九N沟道MOSFET晶体管M220和第九P沟道MOSFET晶体管M221。第九N沟道MOSFET晶体管M220和第九P沟道MOSFET晶体管M221的栅极连接，并作为第二反相电路(Inverter2)的输入端；第九N沟道MOSFET晶体管M220的源极接地，第九P沟道MOSFET晶体管M221的源极接电源电压VCC；第九N沟道MOSFET晶体管M220和第九P沟道MOSFET晶体管M221的漏极连接，并作为第二反相电路(Inverter2)的输出端。
上述迟滞比较电路的迟滞电压由第五N沟道MOSFET晶体管M210和第六N沟道MOSFET晶体管M213提供。其中，第五N沟道MOSFET晶体管M210的源极连接第一输入管M211的源极，栅极连接第一输入管M211的栅极，漏极连接一第五P沟道MOSFET晶体管M209的漏极；第六N沟道MOSFET晶体管M213的源极连接第二输入管M212的源极，栅极连接第二输入管M212的栅极，漏极连接一第六P沟道MOSFET晶体管的漏极；第五P沟道MOSFET晶体管的源极连接第一输入管的漏极，栅极连接第二反相电路(Inverter2)的输出端；第六P沟道MOSFET晶体管的源极连接第二输入管的漏极，栅极连接第一反相电路(Inverter1)的输出端。
以下基于图8分析该迟滞比较器的工作原理。以第一电压信号Vinp高于第二电压信号Vinn为例，第七N沟道MOSFET晶体管M216的栅极电压升高，第七N沟道MOSFET晶体管M216导通，因此第七N沟道MOSFET晶体管M216的漏极电压降低，第一控制信号Vcp变为高电平。此时，第六P沟道MOSFET晶体管M214关断。第二反相电路(Inverter2)输出一低电平至第五P沟道MOSFET晶体管M209的栅极，第五P沟道MOSFET晶体管M209导通，第五N沟道MOSFET晶体管M210和第一输入管M211并联。在一些实施例中，第一输入管M211、第二输入管M212的尺寸(宽长比)相同，第五N沟道MOSFET晶体管M210、第六N沟道MOSFET晶体管M213的尺寸相同。当第五P沟道MOSFET晶体管M209导通，而第六P沟道MOSFET晶体管M214关断，等效于造成了输入对管的不对称。当第一电压信号Vinp逐渐下降时，假设第二电压信号Vinn保持不变，则需要第一电压信号Vinp小于第二电压信号Vinn到一定值时，流过第五N沟道MOSFET晶体管M210和第一输入管M211的总电流才等于流过第二输入管M212的电流，第一控制信号Vcp才会跳变至低电平，迟滞比较器电路的输出翻转。该迟滞比较器的迟滞电压由第一输入管M211和第五N沟道MOSFET晶体管M210的尺寸关系确定；在一些实施例中，第一输入管M211的尺寸大于第五N沟道MOSFET晶体管M210的尺寸。
第一电压信号Vinp低于第二电压信号Vinn的情形可按同样方法分析，不予赘述。
根据以上分析，在选通电压比较器VC3采用上述迟滞比较电路的情况下，选通电压比较器VC3在比较霍尔传感模块HS的两个输出信号时，可提供一电压迟滞，在外部磁场波动时能避免电路发生反复跳变，从而提高传感系统的抗干扰性能。
通常，外部磁场的变化速率通常小于100kHz，而比较器的翻转时间为数百纳秒，为了减少迟滞电压对传感器系统的影响，在一些实施例中，可使迟滞比较器电路的迟滞电平为1～15mV，翻转时间为20～200ns，以取得传感系统灵敏性和输出稳定性的平衡。
在某些实施例中，可将选通电压比较器替换为无迟滞电压的普通电压比较器，进一步简化电路结构、减少构成电路所用的元器件数量，从而降低功耗、节省芯片面积；但是，为了形成全极霍尔开关电路的磁工作点(BOP)、磁释放点(BRP)和迟滞窗口(BHYS)，选通电压比较器仍需与外部的迟滞电路协同工作，例如以选通网络SW的输出作为输入的施密特触发器ST。在另一些实施例中，上述施密特触发器ST基于上述迟滞比较电路实现，其迟滞电压被调整至所需值。
其中，上述迟滞比较电路所需的偏置电压由图9示出的偏置电压产生电路产生。该偏置电压产生电路主要包括偏置电压生成晶体管M31～M38，其中M32、M33、M34和M38为P沟道MOSFET晶体管，而M31、M35、M36、M37为N沟道MOSFET晶体管。基准电压VREF通过第三运算放大器A3和第二电阻R2产生偏置电流(VREF/R2)，偏置电压生成晶体管M32、M33、M34组成一电流镜；偏置电压生成晶体管M36和M37也组成一电流镜。该两个电流镜产生的电流通过偏置电压生成晶体管M35、M36、M38产生的电压输出作为相应MOSFET晶体管所需的栅源电压。通过调节偏置电压生成晶体管M35、M36、M38的宽长比和电流镜的比例，可以调节上述栅源电压的大小。
当然，本领域技术人员应能理解，上述迟滞比较电路仅为举例，其他现有的或者今后可能出现的迟滞比较电路如能适用于本发明，也包含在本发明的保护范围之内。
在一些实施例中，上述全极霍尔开关电路形成于一集成电路模块。其中，若设置输出管Mo和采样电阻R1，采样电阻R1可内置于该集成电路模块；若设置上拉电阻保护输出管Mo，上拉电阻可内置于该集成电路模块，也外置于该集成电路模块。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (11)

1.一种全极霍尔开关电路，其特征在于，包括：
一霍尔传感模块，检测磁场强度并根据所述磁场强度输出差分电压信号，所述差分电压信号包括第一电压信号和第二电压信号；
一选通电压比较器，接收所述差分电压信号，并且根据所述差分电压信号中的第一电压信号与第二电压信号的比较结果输出第一控制信号；
一选通模块，接收所述差分电压信号和第一控制信号，并且根据所述第一控制信号将所述差分电压信号作为输出信号输出，或是将所述差分电压信号中的第一电压信号和第二电压信号交换之后作为输出信号输出；以及
一输出电压比较器，接收所述选通模块的输出信号，根据所述输出信号获得开关控制信号，包括：一第一输入端，一第二输入端以及一输出所述开关控制信号的输出端；
所述选通模块包括：
一第一输入端，接收所述霍尔传感模块输出的第一电压信号；
一第二输入端，接收所述霍尔传感模块输出的第二电压信号；
一第一输出端，连接所述输出电压比较器的第一输入端；
一第二输出端，连接所述输出电压比较器的第二输入端；
一控制端，用于接收控制选通控制模块输出的第一控制信号；
一反相器，所述反相器的输入端连接所述选通电压比较器的输出端，将所述第一控制信号反相后作为第二控制信号自所述反相器的输出端输出；
一第一开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述选通电压比较器的输出端，所述第一开关元件响应于所述第一控制信号而导通；
一第三开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第二输出端，控制端连接所述反相器的输出端，所述第三开关元件响应于所述第二控制信号而导通；
一第五开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述反相器的输出端，所述第五开关元件响应于所述第二控制信号而导通；以及
一第七开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述选通电压比较器的输出端，所述第七开关元件响应于所述第一控制信号而导通；
所述选通电压比较器包括：
一第一输入端，接收所述霍尔传感模块输出的第一电压信号；
一第二输入端，接收所述霍尔传感模块输出的第二电压信号；
一输出端，连接所述选通模块的控制端，向所述选通模块传递所述第一控制信号；
所述全极霍尔开关电路还包括一逻辑驱动电路和一输出晶体管；所述逻辑驱动电路接收所述开关控制信号，根据所述开关控制信号输出一输出晶体管控制信号；所述输出晶体管的控制端响应于所述输出晶体管控制信号而导通所述输出晶体管；
所述全极霍尔开关电路还包括一上拉电阻，其第一端连接电路的电源电压，第二端连接所述输出晶体管的第一端；所述输出晶体管的第一端输出所述全极霍尔开关电路的开关电平信号，第二端接地。
2.根据权利要求1所述的全极霍尔开关电路，其特征在于，所述选通模块还包括：
一第二开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述反相器的输出端，所述第二开关元件响应于所述第二控制信号而导通；
一第四开关元件，第一端接收所述第一电压信号，第二端连接所述选通模块的第二输出端，控制端连接所述选通电压比较器的输出端，所述第四开关元件响应于所述第一控制信号而导通；
一第六开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述选通电压比较器的输出端，所述第六开关元件响应于所述第一控制信号而导通；
一第八开关元件，第一端接收所述第二电压信号，第二端连接所述选通模块的第一输出端，控制端连接所述反相器的输出端，所述第八开关元件响应于所述第二控制信号而导通。
3.根据权利要求2所述的全极霍尔开关电路，其特征在于：
所述第一开关元件为第一P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第二开关元件为第一N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极；
所述第三开关元件为第二P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第四开关元件为第二N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极；
所述第五开关元件为第三P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第六开关元件为第三N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极；
所述第七开关元件为第四P沟道MOSFET晶体管，其第一端为源极，第二端为漏极，控制端为栅极；
所述第八开关元件为第四N沟道MOSFET晶体管，其第一端为漏极，第二端为源极，控制端为栅极。
4.根据权利要求1所述的全极霍尔开关电路，其特征在于，所述选通电压比较器是一个迟滞比较器。
5.根据权利要求4所述的全极霍尔开关电路，其特征在于，所述迟滞比较器包括一折叠式共源共栅放大电路、一第五N沟道MOSFET晶体管、一第六N沟道MOSFET晶体管、一第五P沟道MOSFET晶体管、一第六P沟道MOSFET晶体管、一第七N沟道MOSFET晶体管、一第一反相电路和一第二反相电路；
所述折叠式共源共栅放大电路包括：
一第一输入管，控制端接收所述第一电压信号；
一第二输入管，控制端接收所述第二电压信号；
一输出端，输出所述第一电压信号和所述第二电压信号的差模放大信号；
所述第五N沟道MOSFET晶体管的第一端连接所述第一输入管的第一端，控制端连接所述第一输入管的控制端，第二端连接所述第五P沟道MOSFET晶体管的第一端；
所述第六N沟道MOSFET晶体管的第一端连接所述第二输入管的第一端，控制端连接所述第二输入管的控制端，第二端连接所述第六P沟道MOSFET晶体管的第二端；
所述第七N沟道MOSFET晶体管的控制端接收所述差模放大信号，第一端接地，第二端连接所述第一反相电路的输入端；
所述第一反相电路的输入端经一偏置的第七P沟道MOSFET晶体管连接电路的电源电压，输出端连接所述第六P沟道MOSFET晶体管的控制端、所述选通电压比较器的输出端和所述第二反相电路的输入端；
所述第二反相电路的输出端连接所述第五P沟道MOSFET晶体管的控制端。
6.根据权利要求5所述的全极霍尔开关电路，其特征在于，所述第五N沟道MOSFET晶体管的宽长比小于所述第一输入管的宽长比，所述第六N沟道MOSFET晶体管的宽长比小于所述第二输入管的宽长比。
7.根据权利要求5所述的全极霍尔开关电路，其特征在于，所述第一反相电路包括一第八N沟道MOSFET晶体管、一第八P沟道MOSFET晶体管，所述第二反相电路包括一第九N沟道MOSFET晶体管、一第九P沟道MOSFET晶体管；其中，
所述第八N沟道MOSFET晶体管的控制端连接所述第一反相电路的输入端，第一端接地，第二端连接所述第八P沟道MOSFET晶体管的第一端和所述第一反相电路的输出端；
所述第八P沟道MOSFET晶体管的控制端连接所述第一反相电路的输入端，第二端连接电路的电源电压；
所述第九N沟道MOSFET晶体管的第一端接地，控制端连接所述第一反相电路的输出端，第二端连接所述第九P沟道MOSFET晶体管的第一端；
所述第九P沟道MOSFET晶体管的控制端连接所述第一反相电路的输出端，第二端连接电路的电源电压。
8.根据权利要求4所述的全极霍尔开关电路，其特征在于，所述迟滞比较器的迟滞电平为1~15mV。
9.根据权利要求1所述的全极霍尔开关电路，其特征在于，所述霍尔传感模块包括：
一霍尔元件，根据所述磁场强度由所述霍尔元件的输出端输出霍尔传感电压；
一信号调制电路，接收所述霍尔传感电压，并将所述霍尔传感电压调制到目标频率；以及
一滤波器，接收被调制到目标频率的霍尔传感电压并将其输出。
10.根据权利要求1所述的全极霍尔开关电路，其特征在于，还包括一保护电阻，所述保护电阻第一端连接所述输出晶体管的第二端，第二端接地；所述输出晶体管的第二端经所述保护电阻接地。
11.根据权利要求1至10中任一项所述的全极霍尔开关电路，其特征在于，所述全极霍尔开关电路形成于一集成电路模块。
CN201810119373.9A 2018-02-06 2018-02-06 一种全极霍尔开关电路 Active CN110120803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810119373.9A CN110120803B (zh) 2018-02-06 2018-02-06 一种全极霍尔开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810119373.9A CN110120803B (zh) 2018-02-06 2018-02-06 一种全极霍尔开关电路

Publications (2)

Publication Number Publication Date
CN110120803A CN110120803A (zh) 2019-08-13
CN110120803B true CN110120803B (zh) 2023-07-28

Family

ID=67520041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810119373.9A Active CN110120803B (zh) 2018-02-06 2018-02-06 一种全极霍尔开关电路

Country Status (1)

Country Link
CN (1) CN110120803B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112413119B (zh) * 2020-09-22 2022-05-24 重庆兰德适普信息科技有限公司 档位驱动采集系统及方法
WO2023102937A1 (zh) * 2021-12-10 2023-06-15 上海艾为电子技术股份有限公司 全极性霍尔传感器件及其控制方法、电子设备
CN114323083A (zh) * 2021-12-17 2022-04-12 上海艾为电子技术股份有限公司 霍尔传感器件和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201233438Y (zh) * 2008-07-29 2009-05-06 比亚迪股份有限公司 一种霍尔传感器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4451577B2 (ja) * 2001-07-26 2010-04-14 パナソニック株式会社 磁界センサ
JP5285585B2 (ja) * 2009-12-02 2013-09-11 セイコーインスツル株式会社 磁気センサ装置
US8669759B2 (en) * 2011-03-31 2014-03-11 Infineon Technologies Ag Omnipolar magnetic switches
CN202094863U (zh) * 2011-04-27 2011-12-28 灿瑞半导体(上海)有限公司 基于cmos工艺的霍尔开关失调电压消除电路
JP5736288B2 (ja) * 2011-09-27 2015-06-17 セイコーインスツル株式会社 磁気センサ装置
JP2015166729A (ja) * 2014-03-04 2015-09-24 旭化成エレクトロニクス株式会社 磁気センサ
CN204044342U (zh) * 2014-06-05 2014-12-24 厦门元顺微电子技术有限公司 双向磁滞比较器电路及磁传感器电路
JP6600471B2 (ja) * 2014-06-26 2019-10-30 エイブリック株式会社 磁気センサ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201233438Y (zh) * 2008-07-29 2009-05-06 比亚迪股份有限公司 一种霍尔传感器

Also Published As

Publication number Publication date
CN110120803A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
CN110120803B (zh) 一种全极霍尔开关电路
US7129756B2 (en) Semiconductor integrated circuit
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
US6275073B1 (en) Differential input circuit
JP4666346B2 (ja) 電圧比較器
GB2403083A (en) A voltage-mode differential line driver with current-mode pre-emphasis
KR100753151B1 (ko) 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
US20060012429A1 (en) Self biased differential amplifier
JPH11220341A (ja) 演算増幅器
JPH052037A (ja) ゼロクロス検出回路
KR20060099322A (ko) 저전압 차동신호 수신장치
JP2009171548A (ja) 差動増幅回路
KR100500928B1 (ko) 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
KR0170999B1 (ko) 작은 정현파 입력의 디지탈 논리레벨 변환회로
US20090261905A1 (en) Open gain adjustment circuit for operational amplifier
CN114285403A (zh) 一种应用于高速数字隔离器的发送-接收电路
US8456196B2 (en) High-speed comparator
US7944247B2 (en) Operating circuit
US7078970B2 (en) CMOS class AB operational amplifier
US7514877B2 (en) Display panel driving circuit
KR100453424B1 (ko) 반도체 집적 회로
JP4658817B2 (ja) 半導体センサ回路
JP4841343B2 (ja) レシーバアンプ回路
KR101055788B1 (ko) 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼
CN101202537A (zh) 低功率可变增益放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant