KR102262379B1 - 센서 장치 - Google Patents

Abstract

소비 전력을 억제하면서, 센서 장치 내부의 노이즈나 외래 노이즈의 영향을 억제하는 센서 장치로서, 물리량 전압 변환 소자와, 차동 증폭기와, 차동 증폭기의 제1 출력 단자에 한쪽의 단자가 접속되고, 오프셋 전압을 유지하는 제1 용량과, 비교기와, 차동 증폭기의 제1 출력 단자에 설치된 저역 통과 필터 회로와, 물리량 전압 변환 소자와 차동 증폭기와 비교기와 저역 통과 필터 회로를 온/오프 제어하는 제어 회로와, 비교기의 출력 신호를 연산 처리한 결과를 논리 출력으로서 출력하는 논리 회로를 구비하고, 논리 회로는, 전회의 논리 출력과 1회째의 논리 출력에 변화가 생기는 경우에, 연속한 복수회의 논리 출력의 대조 판정을 행하고, 저역 통과 필터 회로는 2회째 이후의 신호 처리 기간에 온하도록 제어 회로에 제어 신호를 출력한다.

Description

센서 장치{SENSOR DEVICE}

본 발명은 물리량(예를 들면 자계 강도)을 전기 신호로 변환하는 센서 장치에 관한 것으로, 예를 들면 폴더식 휴대 전화기 나 노트북 PC 등에 있어서의 개폐 상태 검지용 센서, 또는 모터의 회전수/회전 위치 검지 센서 등에 이용되는 자기 센서 장치에 관한 것이다.

폴더식 휴대 전화기 나 노트북 PC 등에 있어서의 개폐 상태 검지용 센서로서, 또한 모터의 회전수/회전 위치 검지 센서로서 자기 센서 장치가 이용되고 있다.

자기 센서 장치는, 자전(磁電) 변환 소자(예를 들면 홀 소자)에 의해서 자계 강도 또는 자속 밀도에 비례한 전압을 출력하고, 그 출력 전압을 증폭기로 증폭시키고, 비교기를 이용하여 판정하여, H 신호나 L 신호의 2치로 출력한다. 자전 변환 소자의 출력 전압은 미소하기 때문에, 자전 변환 소자가 가지는 오프셋 전압(소자 오프셋 전압)이나, 증폭기나 비교기가 가지는 오프셋 전압(입력 오프셋 전압), 또는 변환 장치 내의 노이즈가 문제가 된다. 소자 오프셋 전압은, 주로 자전 변환 소자가 패키지로부터 받는 응력 등에 의해 발생한다. 입력 오프셋 전압은, 주로 증폭기의 입력 회로를 구성하는 소자의 특성 편차 등에 의해 발생한다. 노이즈는, 주로 회로를 구성하는 단체(單體) 트랜지스터가 가지는 플리커 잡음, 단체 트랜지스터나 저항 소자가 가지는 열 잡음에 의해 발생한다.

소비 전력을 현저하게 증가시키지 않고 상술의 자전 변환 소자나 증폭기가 가지는 노이즈에 의한 자기 검출/해제 동작의 불균형을 저감시키기 위하여, 도 10에 도시한 자기 센서 장치가 고안되어 있다(예를 들면, 특허 문헌 1 참조).

종래의 자기 센서 장치는, 자전 변환 소자인 홀 소자(1)와, 스위치 회로(2)와, 차동 증폭기(3)와, 비교기(4)와, 제어 회로(5)와, D형 플립 플롭(D1, D2, D3)과, XOR 회로(X1, X2)와, 셀렉터 회로(SL1, SL2)와, AND 회로(AN1)와, OR 회로(OR1)와, 용량(C1)과, 스위치(S1)와, 출력 단자(VOUT)와, 단자(E1, E2)로 구성되고, 논리 회로는 자계 강도의 변화에 의해서 논리 출력에 변화가 생기는 경우만, 연속한 복수회의 논리 출력의 대조 판정을 행하고 있다.

일본국 특허공개 2013－74415호 공보

그러나, 종래의 자기 센서 장치에서는, 휴대 기기의 통상 사용시(예를 들어 폴더식 휴대 전화를 완전하게 연 상태 또는 닫은 상태)에 있어서는 인가 자계가 거의 변화하지 않음에도 불구하고, 항상 일정한 신호 처리 기간을 가지고 고정밀도로 자기 판정을 행하고 있어, 평균 소비 전류의 삭감 효과는 한정적이었다.

종래의 이러한 문제점을 해결하기 위해서, 본 발명의 센서 장치는 이하와 같은 구성으로 했다.

물리량의 대소에 따른 차동 전압을 출력하는 물리량 전압 변환 소자와, 물리량 전압 변환 소자의 출력 신호를 증폭시키는 차동 증폭기와, 차동 증폭기의 제1 출력 단자에 한쪽의 단자가 접속되고, 오프셋 전압을 유지하는 제1 용량과, 물리량 전압 변환 소자의 출력 신호를 증폭시킨 신호를 입력하여, 비교한 결과를 출력하는 비교기와, 차동 증폭기의 제1 출력 단자에 설치된 저역 통과 필터 회로와, 물리량 전압 변환 소자와 차동 증폭기와 비교기와 저역 통과 필터 회로를 온/오프 제어하는 제어 회로와, 비교기의 출력 신호를 연산 처리한 결과를 논리 출력으로서 출력하는 논리 회로를 구비하고, 논리 회로는, 전회의 논리 출력과 1회째의 논리 출력에 변화가 생기는 경우에, 연속된 복수회의 논리 출력의 대조 판정을 행하고, 저역 통과 필터 회로는 2회째 이후의 신호 처리 기간에 온하도록 제어 회로에 제어 신호를 출력하는 것을 특징으로 하는 센서 장치.

본 발명의 센서 장치에 의하면, 장치 내부의 각 구성 소자가 발하는 노이즈나 외래 노이즈에 의한 물리량(자계 강도)의 검출 또는 해제의 판정 편차를 저감하면서, 종래 기술과 비교해 한층 더 소비 전력을 삭감할 수 있다. 또한, 고정밀의 물리량(자계 강도)의 검출 또는 해제를 저소비 전류로 가능하게 하는 센서 장치를 제공할 수 있다.

도 1은 제1 실시 형태의 자기 센서 장치를 나타내는 회로도이다.
도 2는 본 발명의 자기 센서 장치의 타이밍 차트이다.
도 3은 제2 실시 형태의 자기 센서 장치를 나타내는 회로도이다.
도 4는 제3 실시 형태의 자기 센서 장치를 나타내는 회로도이다.
도 5는 제1 실시 형태에 이용하는 차동 증폭기의 일례를 나타내는 회로도이다.
도 6은 제2 실시 형태에 이용하는 저역 통과 필터의 일례를 나타내는 회로도이다.
도 7은 제3 실시 형태에 이용하는 차동 증폭기의 일례를 나타내는 회로도이다.
도 8은 본 발명의 자기 센서 장치의 차동 증폭기의 게인 및 노이즈 주파수 특성의 일례를 나타내는 도면이다.
도 9는 본 발명의 자기 센서 장치의 차동 증폭기의 과도 응답 특성을 나타내는 도면이다.
도 10은 종래의 자기 센서 장치를 나타내는 회로도이다.

본 발명의 센서 장치를, 도면을 기초로 상세하게 설명한다. 이하, 자전 변환 소자를 이용한 자기 센서 장치에 대하여 설명하는데, 본 발명의 센서 장치는, 자전 변환 소자 대신에, 가속도나 압력 등에 따라 전압을 출력하는 변환 소자를 이용해도 동일한 효과를 기대할 수 있다.

［제1 실시 형태］

도 1은, 제1 실시 형태의 자기 센서 장치를 나타내는 회로도이다. 제1 실시 형태의 자기 센서 장치는, 자전 변환 소자인 홀 소자(1)와, 스위치 회로(2)와, 차동 증폭기(3)와, 비교기(4)와, 제어 회로(5)와, D형 플립 플롭(D1, D2, D3)과, XOR 회로(X1, X2)와, 셀렉터 회로(SL1, SL2)와, AND 회로(AN1)와, OR 회로(OR1)와, 오프셋 전압 유지 용량인 콘덴서(C1)와, 오프셋 전압 유지 겸 저역 통과 필터 용량인 콘덴서(C2)와, 스위치(S1)와, 스위치(S2)와, 출력 단자(VOUT)와, ON/OFF 신호(φE1)를 입력하는 단자(E1)와, ON/OFF 신호(φE2)를 입력하는 단자(E2)를 구비하고 있다. 홀 소자(1)는, 제1 단자쌍(A―C)과 제2 단자쌍(B―D)을 가진다. 스위치 회로(2)는, 홀 소자(1)의 각 단자(A, B, C 및 D)와 접속되는 4개의 입력 단자와, 제1 출력 단자 및 제2 출력 단자를 가진다. 차동 증폭기(3)는, 제1 입력 단자 및 제2 입력 단자와, 제1 출력 단자 및 제2 출력 단자를 가진다. 셀렉터 회로(SL1, SL2)는, 입력 단자(A)와 입력 단자(B)와 셀렉트 단자(φS)와 출력 단자를 가진다.

차동 증폭기(3)는, 제1의 출력 단자가 콘덴서(C1) 및 스위치(S2)의 일단에 접속되고, 제2의 출력 단자가 스위치(S1)의 일단에 접속된다. 스위치(S2)의 타단은, 콘덴서(C2)의 일단에 접속된다. 비교기(4)는, 제1의 입력 단자가 콘덴서(C1)의 타단, 콘덴서(C2)의 타단 및 스위치(S1)의 타단에 접속되고, 제2의 입력 단자가 차동 증폭기(3)의 제2 출력 단자에 접속되고, 출력 단자가 D형 플립 플롭(D1)과 D형 플립 플롭(D2)의 입력 단자에 접속된다. XOR 회로(X1)는, 제1의 입력 단자가 D형 플립 플롭(D1)의 출력 단자에 접속되고, 제2의 입력 단자가 D형 플립 플롭(D2)의 출력 단자에 접속되고, 출력 단자가 셀렉터 회로(SL1)의 셀렉트 단자(φS)에 접속된다. XOR 회로(X2)는, 제1의 입력 단자가 D형 플립 플롭(D1)의 출력 단자와 셀렉터 회로(SL1)의 입력 단자(A)에 접속되고, 제2의 입력 단자가 셀렉터 회로(SL1)의 입력 단자(B)와 셀렉터 회로(SL2)의 입력 단자(A)와 D형 플립 플롭(D3)의 출력 단자와 출력 단자(VOUT)에 접속되고, 출력 단자가 셀렉터 회로(SL2)의 셀렉트 단자(φS)와 AND 회로(AN1)의 제1의 입력 단자에 접속된다. 셀렉터 회로(SL2)는, 입력 단자(B)가 셀렉터 회로(SL1)의 출력 단자에 접속되고, 출력 단자가 D형 플립 플롭(D3)의 입력 단자에 접속된다. AND 회로(AN1)는, 제2의 입력 단자가 단자(E2)에 접속되고, 출력 단자가 OR 회로(OR1)의 제1의 입력 단자에 접속된다. OR 회로(OR1)는, 제2의 입력 단자가 단자(E1)에 접속되고, 출력 단자가 제어 회로(5)에 접속된다. AND 회로(AN2)는, 제1의 입력 단자가 OR 회로(OR1)의 출력 단자에 접속되고, 제2의 입력 단자가 단자(E2)에 접속되고, 출력 단자가 제어 회로(5)에 접속된다. 제어 회로(5)는, OR 회로(OR1)로부터 φEN 신호를 입력하여, 스위치 회로(2), 차동 증폭기(3), 비교기(4)에 φEN 신호를 출력한다. 또한, 제어 회로(5)는, AND 회로(AN2)로부터 ELP 신호를 입력하여, 스위치(S2)에 ELP 신호를 출력한다.

도 5에, 제1 실시 형태에 이용하는 차동 증폭기(3)의 회로도의 일례를 나타낸다. 차동 증폭기(3)는, 인스트루멘테이션(instrumentation) 업 구성으로 하는 것이 일반적이다. 차동 증폭기(3)는, 차동 증폭기(11, 12)와, 귀환 저항(R11, R12, R13)을 구비한다. 접속에 관해서는, 차동 증폭기(11)는, 비반전 입력 단자가 제1의 입력 단자에 접속되고, 반전 입력 단자가 귀환 저항(R11)의 일단과 귀환 저항(R12)의 일단의 접속점에 접속되고, 출력 단자가 제1의 출력 단자와 귀환 저항(R11)의 타단에 접속된다. 차동 증폭기(12)는, 비반전 입력 단자가 제2의 입력 단자에 접속되고, 반전 입력 단자가 귀환 저항(R13)의 일단과 귀환 저항(R12)의 타단의 접속점에 접속되고, 출력 단자가 제2의 출력 단자와 귀환 저항(R13)의 타단에 접속된다. 차동 증폭기(3)는, 이러한 인스트루멘테이션 업 구성으로 함으로써, 차동 입력에 있어서의 동상 노이즈의 영향을 억제하는 것이 가능해진다.

스위치 회로(2)는, 홀 소자(1)의 제1 단자쌍(A―C)에 전원 전압을 입력하여, 제2 단자쌍(B―D)으로부터 검출 전압을 출력하는 제1 검출 상태와, 제2 단자쌍(B―D)에 전원 전압을 입력하여, 제1 단자쌍(A―C)으로부터 검출 전압을 출력하는 제2 검출 상태를 전환하는 기능을 가진다.

다음에, 본 실시 형태의 자기 센서 장치의 동작에 대하여 설명한다. 도 2는, 본 실시 형태의 자기 센서 장치의 타이밍 차트이다.

자기 센서 장치의 검출 동작의 일주기(Ta, Tb)는, 스위치 회로(2)의 동작에 의해서, 제1 검출 상태(T1, T3)와 제2 검출 상태(T2, T4)로 나뉘어져 있다. 또한, 스위치(S1)의 개폐에 의해서 샘플 페이즈(F1)와 비교 페이즈(F2)로 나뉘어져 있다. 샘플 페이즈(F1)는, 홀 소자(1), 차동 증폭기(3)의 오프셋 성분을 콘덴서(C1)에 기억한다. 비교 페이즈(F2)는, 자계 강도에 따라서 정해지는 전압과 검출 전압 레벨의 비교를 행한다. ON/OFF 신호(φE1)는, 1회째의 검출 동작 기간(Ta)의 사이 “H”가 입력된다. ON/OFF 신호(φE2)는, 2회째의 검출 동작 기간(Tb)의 사이 “H”가 입력된다.

여기서, φDm는 제 m의 D형 플립 플롭(Dm)에 입력되는 래치용의 클록 신호를 나타낸다. 또한, 특별한 기재가 없는 한 D형 플립 플롭은 클록 신호의 상승 시에 입력 데이터의 래치를 행하는 것으로 한다. 또한, 자전 변환 소자(1)의 차동 출력 전압을 Vh, 스위치 회로(2)의 출력 전압을 V1 및 V2, 차동 증폭기(3)의 출력 전압을 V3 및 V4, 차동 증폭기(3)의 증폭율을 G, 차동 증폭기(3)의 입력 오프셋 전압을 Voa, 비교기(4)의 입력 전압을 V5 및 V6, 비교기(4)의 출력 전압을 V7로 한다.

샘플 페이즈(F1)에서는, 홀 소자(1)는 제1 검출 상태(T1)로 되고, 스위치(S1)는 ON한다. S1가 ON함으로써, 오프셋 전압 유지 용량(C1)에

Vc1=(V3－V4)=G(Vh1＋Voa) ···(1)

이 충전된다. 계속하여 비교 페이즈 F2(제2 검출 상태 T2)에서는, 스위치(S1)가 OFF하고, 오프셋 전압 유지 겸 저역 통과 필터 용량인 콘덴서(C2)에

Vc2=(V3－V4)=G(－Vh2＋Voa) ···(2)

가 출력된다. 여기서,

V5－V6=V3－Vc1－V4=Vc2－Vc1=－G(Vh1＋Vh2) ···(3)

이 되어, 입력 오프셋 전압의 영향이 상쇄된다. 또한, 자전 변환 소자의 검출 전압 Vh1과 Vh2는, 일반적으로 동상의 유효 신호 성분과 역상의 소자 오프셋 성분을 가지므로, 상술의 출력 전압은 소자 오프셋 성분의 영향도 없어진다.

그리고, 비교 페이즈(F2)에서는, 식(3)으로 나타내는 인가 자계 강도의 검출 전압 성분이 비교기(4)에 있어서 기준 전압과 비교되어, 신호(V7)(H 신호(VDD) 또는 L 신호(GND))가 출력된다.

여기서, 본 실시 형태의 경우의 기준 전압과는 홀 소자(1)에 있어서의 동상 전압이다. 또한, 기준 전압은, 회로를 추가함으로써 임의로 설정 가능하다.

비교기(4)의 출력하는 신호(V7)는, 이하에서 상술하는 논리 회로에 입력된다. 비교기(4)의 출력하는 신호(V7)는, 2개의 D형 플립 플롭(D1 및 D2)에 의해, 별도의 타이밍에서 2회 래치된다. 2회째의 래치는 연속된 재검출 동작 중, 즉 1회째의 래치의 1검출 주기(Ta) 후에 행해진다. 그리고, 이들 2개의 출력 단자가 접속되는 XOR 회로(X1)에 의해, 이들 2개의 출력치가 동일하게 되었을 때만 셀렉터 회로(SL1)를 통하여, 비교기(4)의 출력 신호가 셀렉터 회로(SL2)로 입력된다. 반대로 D형 플립 플롭(D1 및 D2)의 2출력의 값이 상이하면, D형 플립 플롭(D3)에 유지되어 있던 전 검출 시에 있어서의 출력 결과가 그대로 셀렉터 회로(SL2)로 입력된다. 즉, T라고 하는 시간을 두고 동일한 검출(해제) 상태가 계속되고 있지 않는 한, 검출 또는 해제의 판정은 되지 않게 되어, 순간적인 노이즈의 영향에 의한 오검출, 오해제를 막을 수 있다.

계속하여, D형 플립 플롭(D3)에 유지되어 있던 전 검출시에 있어서의 출력 결과와 D형 플립 플롭(D1)의 출력 단자가 접속되는 XOR 회로(X2)에 의해, 이들 2개의 출력치가 상이할 때만 셀렉터 회로(SL2)를 통하여, 셀렉터 회로(SL1)의 출력 신호가 D형 플립 플롭(D3)으로 입력되고, 최종적으로 φD3의 타이밍에서 래치된다. 반대로 XOR 회로(X2)에 입력되는 2개의 출력치가 동일하면, D형 플립 플롭(D3)에 유지되어 있던 전 검출시에 있어서의 출력 결과가 그대로 D형 플립 플롭(D3)에 입력되어 래치된다. 또한, XOR 회로(X2)의 출력과 ON/OFF 신호(φE2)가 AND 회로(AN1)에 입력되어 있고, XOR 회로(X2)에 입력되는 2개의 출력치가 상이한 경우만 ON/OFF 신호(φE2)가 AND 회로(AN1)를 통하여 OR 회로(OR1)로 입력된다. 그리고, OR 회로(OR1)에서 ON/OFF 신호(φE1)와 ON/OFF 신호(φE2)가 합쳐져, φEN 신호로서 출력된다. 한편, XOR 회로(X2)에 입력되는 2개의 출력치가 동일한 경우는, AND 회로(AN1)의 출력이 L신호에 고정되므로, ON/OFF 신호(φE1)가 그대로 φEN 신호로서 OR 회로(OR1)로부터 출력된다. 또한, AND 회로(AN2)에는 φEN 신호와 ON/OFF 신호(φE2)가 입력되므로, AND 회로(AN2)는 2회째의 판정이 행해지는 경우에만 “H”의 ELP 신호를 출력한다.

즉, 1회째의 래치 결과와 전 검출 결과가 상이하면, 2회째의 판정이 행해지고, 1회째와 2회째의 결과의 대조에 따라, 검출 결과가 결정된다. 이 경우, 1회째와 2회째의 신호 처리 기간의 합계분(Ta＋Tb)의 전력이 소비되게 된다. 반대로 1회째의 래치 결과와 전 검출 결과가 동일하면, 2회째의 판정을 행하지 않고, 차동 증폭기(3) 등의 신호 처리를 행하는 회로의 전류도 차단하게 된다. 이 경우, 2회째의 신호 처리 기간(Tb)분의 소비 전력을 삭감할 수 있다. 또한, 1회째의 래치 결과와 전 검출 결과가 상이한 경우에도, 1회째의 래치 결과와 2회째의 래치 결과가 상이한 경우는 1회째의 판정이 무효가 되므로, 검출 결과(VOUT)는 변화하지 않지만 1회째와 2회째의 신호 처리 기간의 합계분(Ta＋Tb)의 전력이 소비되게 된다.

이상에 의해, 센서 장치 내부 혹은 외부로부터의 노이즈에 의해서 자계 강도의 검출 또는 해제의 판정 결과에 생기는 편차를 억제하고, 또한 소비 전력을 필요 최저한으로 억제하는 것이 가능해진다.

도 8에, 차동 증폭기(3)의 게인 및 노이즈 주파수 특성의 일례를 나타낸다. ELP 신호의 논리값에 의해서 저역 통과 필터의 유효/무효가 제어되어, 차동 증폭기(3)의 게인(Gain)의 컷오프 주파수가 f1 또는 f2로 된다. 또한, 차동 증폭기(3)의 입력 환산 잡음 Vni(f)는, 코너 주파수(fc)보다도 낮은 주파수에서는 MOS 트랜지스터에 기인하여 주파수에 반비례하는 플리커 노이즈가 지배적이며, 코너 주파수(fc)보다도 높은 주파수에서는 MOS 트랜지스터 및 저항 소자에 기인하여 주파수에 의존하지 않는 일정한 열 노이즈가 지배적이다. 이 입력 환산 노이즈 전력 스펙트럼(Vni(f))과 전술의 게인(Gain)의 곱이 차동 증폭기(3)의 출력 노이즈 전력 스펙트럼(Vn(f))이 된다. 직류로부터 고주파까지의 노이즈 전력 스펙트럼(Vn(f))의 적분의 평방근이 실효 노이즈 전압으로서 비교기(4)의 판정 동작에 영향을 주기 때문에, ELP 신호가 “H”인 상태에 있어서는 ELP 신호가 “L”의 상태에 비해 자기 검출/해제의 편차가 억제되는 것을 알 수 있다.

도 9는, 본 실시 형태의 자기 센서 장치의 차동 증폭기의 과도 응답 특성을 나타내는 도면이다. 이 도면은, 1회째의 검출의 판정이 전회의 판정 결과로부터 변화가 있는 경우를 나타내고 있다.

ELP 신호가 “H”(신호 처리 기간(Tb))의 상태에 있어서는, 차동 증폭기(3)의 대역이 좁기 때문에, ELP 신호가 “L”(신호 처리 기간(Ta))인 상태에 비해 차동 증폭기(3)의 출력 신호 전압(V3)의 정정(整定)에 의해 긴 기간을 필요로 한다. ELP 신호의 논리에 따라서 Tb＞Ta가 되도록 ON/OFF 신호(φE1) 및 (φE2)의 기간이 적절하게 변화하도록 제어함으로써, 저역 통과 필터를 유효하게 하여 차동 증폭기(3)의 대역이 저하해도, 적절한 정정 시간이 확보 가능하다. 또한, 신호 처리 기간(Ta)에 있어서의 출력 신호의 노이즈폭을 Vn1, 신호 처리 기간(Tb)에 있어서의 출력 신호의 노이즈폭을 Vn2로 하면, 상술한 대로 Vn2＜Vn1의 관계가 성립된다.

이상 설명한 것처럼, 본 발명의 자기 센서 장치에 의하면, 장치 내부의 각 구성 소자가 발하는 노이즈나 외래 노이즈에 의한 자계 강도의 검출 또는 해제의 판정 편차를 저감하면서, 종래 기술과 비교해 한층 더 소비 전력을 삭감할 수 있다. 따라서, 휴대 기기의 전지 수명의 장기 수명화를 기대할 수 있다.

［제2 실시 형태］

도 3은, 제2 실시 형태의 자기 센서 장치를 나타내는 회로도이다. 제1의 실시 형태와의 차이는, 저역 통과 필터 회로(L1)를 차동 증폭기(3)의 제1 출력 단자와 콘덴서(C1)의 사이에 설치한 것이다. 도 6에, 제2 실시 형태에 이용하는 저역 통과 필터 회로(L1)의 회로도의 일례를 나타낸다. 저역 통과 필터 회로(L1)는, 입력 단자(E11), 출력 단자(E13), 제어 단자(E15), 입력 단자(E11)와 출력 단자(E13)의 사이에 설치된 저항 소자(R21), 출력 단자(E13)에 접속된 스위치 회로(SW21), 스위치 회로(SW21)와 접지의 사이에 설치된 용량 소자(C21)로 구성된다. 스위치 회로(SW21)는 제어 단자(E15)에 입력된 논리 전압에 따라서 온/오프 제어된다. 스위치 회로(SW21)가 온이 되면 용량 소자(C21)가 출력 단자로 접속되고, 저항 소자(R21)와 용량 소자(C21)의 소자치에 따른 차단 주파수를 가지는 저역 통과 필터를 형성한다. 스위치 회로(SW21)가 오프가 되면 용량 소자(C21)가 출력 단자로부터 절단되고, 저항 소자(R21)와 출력 단자(E13)로부터 대지간을 고려한 기생 용량에 의한 차단 주파수를 가지는 저역 통과 특성으로 변화한다. 통상, 기생 용량에 의한 차단 주파수는 충분히 높고, 차동 증폭기(3)로부터 비교기(4)를 고려한 주파수 특성에의 영향은 무시할 수 있다. 이와 같이 하여 제1의 실시 형태와 마찬가지로, ELP 신호에 따라서 실효 노이즈와 정정 시간을 제어하는 것이 가능하다. 그 외의 동작은 제1의 실시 형태와 동일하다.

［제3 실시 형태］

도 4는, 제3 실시 형태의 자기 센서 장치를 나타내는 회로도이다. 제1의 실시 형태와의 차이는 저역 통과 필터를 차동 증폭기(103)의 부귀환 저항과 병렬인 용량 소자를 이용하는 것이다. 도 7에 제3의 실시 형태에 있어서의 차동 증폭기(103)의 구성예를 나타낸다. 차동 증폭기(103)는 정입력 단자(E11), 부입력 단자(E12), 정출력 단자(E13), 부출력 단자(E14), 제어 단자(E15), 제1 내지 제2의 연산 증폭기(11 내지 12), 제1 내지 제3의 저항 소자(R11 내지 R13), 제1 내지 제2의 용량 소자(C11 내지 C12), 제1 내지 제2의 스위치 회로(SW11 내지 SW12)로 구성된다. 제1의 연산 증폭기(11)의 부입력 단자에 제1의 저항 소자(R11)의 한쪽의 단자가 접속되고, 제1의 연산 증폭기(11)의 출력 단자에 제1의 저항 소자(R11)의 다른 한쪽의 단자와 제2의 저항 소자(R12)의 한쪽의 단자가 접속되고, 제2의 연산 증폭기(12)의 부입력 단자에 제3의 저항 소자(R13)의 한쪽의 단자가 접속되고, 제2의 연산 증폭기(12)의 출력 단자에 제3의 저항 소자(R13)의 다른 한쪽의 단자와 제2의 저항 소자(R12)의 다른 한쪽의 단자가 접속된다. 제1의 스위치 회로(SW11)의 한쪽의 단자가 정출력 단자(E13)에 접속되고, 제2의 스위치 회로(SW12)의 한쪽의 단자가 부출력 단자(E14)에 접속된다. 제1의 스위치 회로(SW11)의 다른 한쪽의 단자와 제1의 연산 증폭기(11)의 부입력 단자의 사이에 제1의 용량 소자(C11)가 접속되고, 제2의 스위치 회로(SW12)의 다른 한쪽의 단자와 제2의 연산 증폭기(12)의 부입력 단자의 사이에 제2의 용량 소자(C12)가 접속된다. 제1 내지 제2의 스위치 회로는 제어 단자(E15)에 입력된 논리 전압에 따라서 온/오프 제어된다. 스위치 회로(SW11와 SW12)가 온으로 되면 용량 소자(C11와 C12)가 정출력 단자 및 부출력 단자에 각각 접속되고, 용량 소자(C11와 C12) 및 저항 소자(R11와 R13)의 소자값에 따른 차단 주파수를 가지는 저역 통과 필터를 형성한다. 스위치 회로(SW11와 SW12)가 오프로 되면 용량 소자(C11와 C12)가 정출력 단자 및 부출력 단자로부터 각각 절단되어, 저항 소자(R11와 R13)와 정부 출력 단자의 기생 용량치의 곱에 따른 차단 주파수를 가지는 저역 통과 필터를 형성한다. 통상, 기생 용량에 의한 차단 주파수는 충분히 높고, 차동 증폭기(103)로부터 비교기(4)를 고려한 주파수 특성에의 영향은 무시할 수 있다. 이와 같이 하여 제1의 실시 형태와 마찬가지로, ELP 신호에 따라서 실효 노이즈와 정정 시간을 제어하는 것이 가능하다. 그 외의 동작은 제1의 실시 형태와 동일하다.

또한, 실시 형태 1 내지 3에 있어서는, 비교기(4)의 출력 단자가 접속되는 D형 플립 플롭을 2개로서 설명했는데, D형 플립 플롭은 3개 이상이어도 상관없다. 이 경우, 이들 출력 전체의 값이 갖추어지지 않는 한, 전회의 검출 결과를 유지하게 된다. 이와 같이 병렬로 접속되는 D형 플립 플롭수를 늘리면 늘릴수록, 노이즈의 영향을 한층 더 억제하는 것이 가능해진다. 또한, D형 플립 플롭 대신에 다른 논리 전압 유지 회로를 이용해도 된다.

또한, 본 발명의 자기 센서 장치는, 저역 통과 필터 용량 소자를 1개만 이용하고 있는데, 전술과 같이 D형 플립 플롭의 수를 늘려 3회 이상의 대조 판정을 행하는 경우에는, 저역 통과 필터 용량 소자를 2개 이상 설치하고, 2회째, 3회째, 4회째와 같이 판정 회수가 증가함에 따라서 스위치 회로에서 신호 경로에 접속하는 용량 소자의 수를 단계적으로 늘려도 된다. 그 경우, 대조 판정 회수를 거듭할때 마다 비교적 자기 판정 정밀도가 향상되어, 보다 효율적으로 소비 전류를 삭감하면서 고정밀의 자기 판정을 행하는 것이 가능해진다.

또한, 본 발명의 자기 센서 장치는, φEN 및 φE1, φE2 신호 기간을 1회째의 래치 결과에 따라서 변화시키고 있는데, 이들 제어 신호를 발생시키기 위한 기준(CLK) 신호를 생성하는 발진기의 기준(CLK) 주파수를 변화시켜도 되고, 발진기의 출력 신호를 분주 회로에서 분주하여 기준 CLK 신호를 생성하도록 하여, 그 분주비를 변화시켜도 된다. 전자의 경우에는 회로 구성이 복잡해지지만 그 변화의 비율은 임의로 할 수 있는 한편, 후자의 경우에는 회로 구성은 단순하지만 그 변화의 비율은 (2＾n)배로 제약된다.

또한, 본 발명의 자기 센서 장치는, 홀 소자(1)로부터 비교기(4)까지의 회로를 도 1, 도 3, 도 4와 같은 구성으로서 설명했는데, 이 회로 구성에 한정되는 것은 아니다. 예를 들어, 비교기 4에서 비교되는 기준 전압으로서, 별도 설치한 기준 전압 회로로부터 임의의 전압이 주어지는 구성이어도 된다. 또한, 기준 전압 회로로부터의 기준 전압을 검출/해제 상태에 따라서 전환함으로써 히스테리시스를 설치해도 된다.

또한, 본 발명의 자기 센서 장치는, 자전 변환 소자를 홀 소자로서 설명했는데, GMR 소자나 TMR 소자 등, 다른 종류의 자전 변환 소자를 이용해도 된다.

또한, 본 발명의 자기 센서 장치는, 셀렉터 회로의 예로서 트랜스미션 게이트를 이용한 구성을 이용하고 있는데, 동작 전원 전압 사용이나 프로세스 파라미터에 따라서 N형 트랜지스터만을 이용한 스위치 회로를 이용해도 되고, P형 트랜지스터만을 이용한 스위치 회로를 이용해도 된다.

또한, 본 발명에 있어서의 자기 센서 장치는, 교번 검지(예를 들어 모터의 회전수 검지) 용도에 사용할 수도 있다. 교번 검지는 한쪽(예를 들면 S극) 극성만의 검지를 행하는 상태로부터, 그 한쪽의 극성이 검지되면 다른쪽(N극) 극성만의 검지를 행하는 상태로 전환되는 자기 센서 장치이다.

1 : 홀 소자 2 : 스위치 전환 회로
3 : 차동 증폭기 4 : 비교기
5 : 제어 회로 L1 : 저역 통과 필터 회로
11, 12 : 연산 증폭기 D1, D2, D3 : D형 플립 플롭
SL1, SL2 : 셀렉터 회로

Claims (4)

1. 물리량의 대소에 따른 차동 전압을 출력하는 물리량 전압 변환 소자와,
   상기 물리량 전압 변환 소자의 출력 신호를 증폭시키는 차동 증폭기와,
   상기 차동 증폭기의 제1 출력 단자에 한쪽의 단자가 접속되어, 오프셋 전압을 유지하는 제1 용량과,
   상기 물리량 전압 변환 소자의 출력 신호를 증폭시킨 신호를 입력하여, 비교한 결과를 출력하는 비교기와,
   상기 차동 증폭기의 제1 출력 단자에 설치된 저역 통과 필터 회로와,
   상기 물리량 전압 변환 소자와 상기 차동 증폭기와 상기 비교기와 상기 저역 통과 필터 회로를 온/오프 제어하는 제어 회로와,
   상기 비교기의 출력 신호를 연산 처리한 결과를 논리 출력으로서 출력하는 논리 회로를 구비하고,
   상기 논리 회로는, 전회(前回)의 논리 출력과 1회째의 논리 출력에 변화가 생기는 경우에, 연속된 복수회의 논리 출력의 대조 판정을 행하고, 상기 저역 통과 필터 회로는 2회째 이후의 신호 처리 기간에 온하도록 상기 제어 회로에 제어 신호를 출력하는 것을 특징으로 하는 센서 장치.
2. 청구항 1에 있어서,
   상기 저역 통과 필터 회로는,
   스위치 회로와, 상기 제1 용량과 병렬로 접속된 제2 용량을 구비한 것을 특징으로 하는 센서 장치.
3. 청구항 1에 있어서,
   상기 저역 통과 필터 회로는,
   상기 차동 증폭기의 제1 출력 단자와 상기 제1 용량의 일단의 사이에 접속된 저항 소자와,
   상기 제1 용량의 일단과 접지 단자의 사이에 직렬 접속된 스위치 회로와 제2 용량을 구비한 것을 특징으로 하는 센서 장치.
4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
   상기 물리량 전압 변환 소자는, 자계 강도의 대소에 따른 차동 전압을 출력하는 자전(磁電) 변환 소자인 것을 특징으로 하는 센서 장치.

Images