JP4412547B2 - 光電変換装置及びイメージセンサー - Google Patents

Description

本発明は、光信号を電気信号に変換する光電変換装置に関し、特にファクシミリやイメージスキャナ等の画像読み取り装置に適用する光電変換装置であるイメージセンサーＩＣと、イメージセンサーＩＣを複数実装した密着型イメージセンサーに関する。

光電変換装置の感度の向上とランダムノイズの低減は、従来より改善が試みられている。

リセットノイズを回路的に回避するために、図１５（例えば、特許文献１参照）に示すように、ノイズ信号保持手段を設けて、リセットノイズを相殺する試みがある。
特開平９−２０５５８８号公報（第７頁、図１）

しかし、この様な光電変換装置においては、以下の問題がある。

図１５の光電変換装置の場合、受光素子の数だけノイズ信号保持手段を設けなくてはならず、チップ面積が大きくなってしまう。また、受光素子の感度は、従来どおりのため、高感度を得るためには、後段の信号処理回路の増幅率を高くして感度を上げなくてはならない。この場合、リセット回路以外の各回路の熱雑音も同じように増幅されるので、高い感度／雑音比を得ることが困難である。特に、信号処理回路は、高速の読み出し周波数で動作しなくてはならず、通常５ＭＨｚ以上の動作が必要である。この場合、高周波帯域の雑音も増幅されてしまうので、高い感度／雑音比を得ることが困難である。

従来のこのような問題点を解決するために、本発明は、入射した光の量に応じて出力電位が変化する複数の光電変換手段と、前記それぞれの光電変換手段の出力に接続された複数のリセット手段と、前記それぞれの光電変換手段の出力に接続された、前記光電変換手段の出力電位を増幅する複数の増幅手段と、前記それぞれの増幅手段の出力を読み出す複数の信号読み出し手段と、前記読み出されたそれぞれの出力信号を一時的に保持する複数の保持手段と、を有することを特徴とする光電変換装置とし、前記複数の増幅手段は、非反転増幅器とした。

さらに、前記非反転増幅器は、演算増幅器と、前記演算増幅器の入力端子と固定電位間の容量と、前記演算増幅器の入力端子と前記演算増幅器の出力間の容量と、前記演算増幅器の入力端子と前記演算増幅器の出力間のスイッチ手段とを有し、前記スイッチ手段がオフするときに、前記信号読み出し手段がオン状態であることを特徴とする光電変換装置とした。

また、複数の光電変換手段の出力信号を順次、共通信号線に読み出す光電変換装置において、前記共通信号線は所定の電位にリセットされ、前記所定の電位は、基準電圧端子の電位と共通であり、前記共通信号線が入力する信号処理回路を内蔵し、前記信号処理回路の基準電圧が、前記基準電圧端子に電気的に接続することを特徴とする光電変換装置とした。

また、上記の複数の光電変換装置を実装したイメージセンサーであって、前記基準電圧端子を互いに電気的に接続したイメージセンサーとした。

また、複数の光電変換手段の出力信号を順次、共通信号線に読み出す光電変換装置において、前記共通信号線は、それぞれの受光素子の信号が読み出される期間の後半の期間に所定の電位にリセットされ、前記共通信号線が入力する信号処理回路を内蔵し、前記信号処理回路はクランプ回路を含み、前期クランプ回路は、前記それぞれの受光素子の信号が読み出される期間の後半の期間に所定の電位に固定することを特徴とする光電変換装置とした。

この光電変換装置によれば、それぞれの光電変換手段の出力に接続された、光電変換手段の出力電位を増幅する複数の増幅手段によって信号を増幅するが、この増幅手段の動作速度は低速でかまわない。したがって、高帯域のノイズをカットすることができるので、低雑音で増幅できる。さらに、手前で増幅している分、高速動作が必要な信号処理回路での増幅率を低く設定できるので、出力信号の雑音を低くできる。以上から、ノイズ信号保持手段を使わずに、高い感度／雑音比の光電変換装置を低コストで得ることができる。

図１は、本実施形態例の光電変換装置であるイメージセンサーＩＣの概略図である。このイメージセンサーＩＣ４１は、信号処理回路４２、光電変換ブロック４３、基準電圧端子４６、信号出力端子４７からなる。光電変換ブロック４３の２本の共通信号線は、信号処理回路４２に入力し、信号処理回路４２の出力は信号出力端子４７につながっている。２本の共通信号線は、２つのリセットスイッチ９，１０により、基準電圧端子の電圧にリセットされる。基準電圧端子は、２つのリセットスイッチ９，１０のソースと、信号処理回路４２の基準電圧ＶＲＥＦと、光電変換ブロック４３のリセット電圧Ｖｒｅｓｅｔとつながっている。光電変換ブロック４３のリセット電圧Ｖｒｅｓｅｔは、ＩＣ内部の電圧源でも構わない。

図２は、図１のイメージセンサーＩＣ４１からなる、密着型イメージセンサーの概略図である。この密着型イメージセンサーは３つのイメージセンサーＩＣ４１からなる。全てのイメージセンサーＩＣ４１の信号出力端子４７は、外部で接続されている。また、全てのイメージセンサーＩＣ４１の基準電圧端子４６は、外部で接続されており、基準電圧端子とＧＮＤ間に容量４８が入っている。この容量４８は、基準電圧端子の電位を安定にするためのもので、１ｕＦ〜１００ｕＦ程度の容量である。また、基準電圧端子に供給する電圧は、外部の電圧源を図２のＶＲＥＦ端子に接続して与えてもよいし、各ＩＣ内部の電圧源から供給してもよい。

基準電圧端子の電位は、容量４８によって安定しており、また、全チップについて同一にできるので、共通信号線のリセットと信号処理回路の動作を安定にできる。

図６は、本発明の実施形態例の信号処理回路４２のブロック図である。入力端子ＶＩＮ１とＶＩＮ２に入力した信号は、バッファーアンプ２２、２３を介して減算器２４に入力する。減算器２４の出力はクランプ回路２５に入力する。減算器２４とクランプ回路２５の基準電圧は、共通にすることができＶＲＥＦ端子につながっている。クランプ回路２５の出力はバッファーアンプ２６に入力する。なおバッファーアンプ２６は、増幅回路に置き換えてもよい。さらに、この増幅回路の基準電圧をＶＲＥＦ端子と共通にしても良い。バッファーアンプ２６の出力は、サンプルホールド回路２７に入力する。サンプルホールド回路２７の出力はバッファーアンプ２８に入力する。バッファーアンプ２８の出力はトランスミッションゲート２９に入力する。トランスミッションゲート２９の出力は出力端子ＶＯＵＴ２につながる。なお、トランスミッションゲート２９は、用途によっては不要である。

図７は、本発明の実施形態例のサンプルホールド回路の回路図であり、サンプルホールド回路２７に使用できる。サンプルホールド回路はトランスミッションゲート３０とダミースイッチ３１と容量Ｃ１からなる。このサンプルホールド回路は、φＳＨとその反転であるφＳＨＸのパルスのノイズを相殺するために、トランスミッションゲート３０のＮＭＯＳとＰＭＯＳのトランジスタサイズは同じにし、ダミースイッチ３１のＮＭＯＳとＰＭＯＳのトランジスタのゲート面積は、トランスミッションゲートのトランジスタのゲート面積の半分にする。

図８は、本発明の実施形態例のバッファーアンプの回路図でありオペアンプ３２からなる。この回路は、バッファーアンプ２２、２３、２６、２８に使用できる。なお、バッファーアンプはソースフォロアアンプでもよい。

図９は、本発明の実施形態例の増幅回路の回路図でありオペアンプ３２と抵抗からなる。この回路は、バッファーアンプ２６の代わりに用いれば、信号処理回路の増幅率を大きくできる。

図１０は、本発明の実施形態例の減算器の回路図でありオペアンプ３２と抵抗からなる。この回路は、ＩＮＰの電圧からＩＮＭの電圧を引いた電圧を、抵抗の比率で決まるゲイン倍し、ＶＲＥＦの電圧を基準として出力する。ＩＮＰとＩＮＭに入力する端子を逆にすれば、出力をＶＲＥＦの電圧を基準に反転することができる。

図１１は、本発明の実施形態例のクランプ回路の回路図であり、クランプ回路２５に使用できる。クランプ回路はトランスミッションゲート３０とダミースイッチ３１と容量３３からなる。このクランプ回路は、φＣＬＡＭＰとその反転であるφＣＬＡＭＰＸのパルスのノイズを相殺するために、トランスミッションゲート３０のＮＭＯＳとＰＭＯＳのトランジスタサイズは同じにし、ダミースイッチ３１のＮＭＯＳとＰＭＯＳのトランジスタのゲート面積は、トランスミッションゲートのトランジスタのゲート面積の半分にする。

図３は、本発明の実施形態例の光電変換ブロック４３に含まれる１つの光電変換ブロックＡｎの概略回路図である。本発明の実施形態例の光電変換ブロック４３には、図５に示す光電変換ブロックＡｎ（枠の内側のブロック）が画素数分であるＮ個設けられており、各光電変換ブロックＡｎの読み出しスイッチ１６、１７は共通信号線ＢＩＴＳ,ＢＩＴＲに接続している。なお、光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。図５に、光電変換ブロック４３と信号処理回路４２の構成図を示す。

この回路は、光電変換手段となるフォトダイオード１、信号読み出し手段となる転送スイッチ１４、１５、１６、１７、リセット手段となるリセットスイッチ２、抵抗４，５と演算増幅器３から構成される非反転増幅器、光信号を保持する容量１２、光電変換手段の基準となる基準信号を保持する容量１３、共通信号線ＢＩＴＳ、ＢＩＴＲ、共通信号線リセットスイッチ９，１０、信号処理回路４２からなる。なお、容量１２、１３の容量値ＣＳ、ＣＲは通常同じ大きさに設定する。

リセットスイッチ２の片方の端子は、Ｖｒｅｓｅｔ端子につながっており、図６に示すように全ての光電変換ブロックAnのＶｒｅｓｅｔ端子は共通である。

光電変換ブロックと信号処理回路は、１つの半導体基板上に形成することができる。

図１２は、本発明の実施形態例の光電変換ブロック４３と信号処理回路４２の動作方法のタイミングチャートである。本発明のイメージセンサＩＣ４１の動作は、全光電変換ブロックＡｎの初期化と光電荷蓄積動作はあるタイミングで同時に行われる。第１タイミングＴＳ１の光電荷蓄積動作によるｎビット目の光生成キャリアQｐをＱｐ１ｎとする。第２タイミングＴＳ２の時に、全光電変換ブロックＡｎが新たな光生成キャリアQｐ２ｎを蓄積する間に、第１タイミングＴＳ１で蓄積した第１ビットから最終ビットまでの光生成キャリアQｐ１ｎは、信号処理回路４２を経て１ビットづつ順番にイメージセンサＩＣ４１から出力される。即ち、図１２のφＲ、φＲＩＮ、φＳＩＮ、は全光電変換ブロックＡｎ（以降、本光電変換ブロックをビットと称する場合がある。）について同時に動作する。一方、φＳＣＨはビットによって動作するタイミングが異なるので、(ｎ)付で表示している。

まず、ｎビット目の光電変換ブロックの動作について説明する。

φRのパルスＲ１により初期化スイッチ２がオンすると、フォトダイオード１の出力端子Vdiは基準電圧Vresetに固定され、初期化スイッチ２がオフすると、Vdiの電圧VresetにオフノイズVoffが加算された値になる。初期化スイッチ２がオフした直後、φRINのＲ１の位置のパルスにより転送スイッチ１５をオンして、フォトダイオード１の初期化後の基準信号を容量１３に読み出す。この電圧V(REF)は、演算増幅器３のオフセットを無視し、リセット電圧をVresetとすると
V(REF)=VRESET−Voff(R1+R2)/R1
となる。ここで、抵抗４，５の抵抗値をＲ１、Ｒ２とした。

次の第１タイミングＴＳ１における光電荷蓄積動作では、フォトダイオード１で捕獲した光電荷の蓄積を行う。フォトダイオード１には光電荷が蓄積し、Vdiの電位は光電荷の量に応じて変動する。この蓄積期間はφRのパルスR１の終了から、次の周期のφSINのパルスＳ１の終了までであるので、図１2の第１タイミングＴＳ１の期間となり、全てのビットについて同じ期間になる。

φＳＩＮのパルスS１により転送スイッチ１４をオンして、フォトダイオード１で捕獲した光電荷の蓄積を行った後に得られる光生成キャリアQpに応じた出力電圧を容量１２に読み出す。

ＴＳ１の期間中のVdiの電位の変動量をΔVdiとすると、容量１２に読み出される電圧V(SIG)は
V(SIG)=VRESET−Voff(R1+R2)/R1−ΔVdi (R1+R2)/R1
＝V(REF) −ΔVdi (R1+R2)/R1
となる。つまり、フォトダイオード１の電位変化を(R1+R2)/R1倍して取り出すことができる。この非反転増幅器の増幅率は、通常２倍から２０倍程度に設定する。

また、φＲ、φＲＩＮ，φＳＩＮのハイ期間は、比較的長い時間に設定できるので、非反転増幅器のスルーレートは、小さく設定できる。このため、非反転増幅器の雑音の高帯域の成分は、出力に影響しないので、雑音を小さくできる。

次に、第２タイミングＴＳ２における光電荷蓄積動作に先立ち前記初期化を繰り返した後に、次の蓄積動作を繰り返す。

次に、基準信号と光信号の読み出しの動作を説明する。図１２のＴＳ２の蓄積期間中に、φSCH(n)のパルスにより転送スイッチ１６、１７を同時にオンすると、容量１２、１３に保持されていた光信号と基準信号が、それぞれ共通信号線BITSと共通信号線BITRに読み出される。

後段の信号処理回路４２で、この光信号と基準信号の差を取ると、光による電圧差を取り出すことができる。

次に、φSCH(n)のパルスの後半期間に、φSRのパルスにより、共通信号線リセットスイッチ９，１０がオンして共通信号線BITSと共通信号線BITRがVreset2の電圧に初期化される。図２のように、Vreset2がVREFに接続されていれば、VREFの電圧に初期化される。このとき、VREFは、外部の大きい容量４８によって、安定なので、確実に一定のVREFの電圧に初期化することができる。

次に、φSCH(n)により、ｎビット目の転送スイッチ１６、１７をオフしてから、φSCH(n+1)によって次のビットの転送スイッチ１６、１７をオンすると次のビットの光信号と基準信号の読み出しが始まる。

以下で、便宜上、光信号と基準信号が共通信号線BITSと共通信号線BITRに読み出されるφSCH(n)のハイ期間の前半の期間を前半期間、共通信号線BITSと共通信号線BITRがVREFの電圧に初期化されるφSCH(n)のハイ期間の後半の期間を後半期間とする。

次に信号処理回路４２の動作を説明する。ＶＩＮ１端子とＶＩＮ２端子にはそれぞれ共通信号線BITSと共通信号線BITRが接続している。前半期間に、光信号と基準信号が、バッファーアンプ２２、２３を介して減算器に入力する。後半期間は、ＶＲＥＦの電圧が、バッファーアンプ２２、２３を介して減算器に入力する。したがって、減算器の出力は、前半期間は光信号と基準信号の差をゲイン倍したレベルにＶＲＥＦレベルを加えたレベルになる。後半期間はＶＲＥＦのレベルになる。また、前半期間と後半期間ともバッファーアンプ２２、２３と減算器２４のオフセットが乗っている。

クランプパルスφＣＬＡＭＰは、後半期間にオンし、前半期間にオフするように加える。これにより、クランプ回路２５の出力は、後半期間は、毎回ＶＲＥＦレベルにクランプされる。これにより、クランプ回路２５の前半期間の出力は、減算器の前半出力から1つ前のビットの後半出力を引いたレベルにＶＲＥＦレベルを加えたレベルとなる。この結果、クランプ回路の前半期間の出力は、光信号と基準信号の差をゲイン倍したレベルにＶＲＥＦを加えたレベルとなる。このレベルには、バッファーアンプ２２、２３と減算器２４のオフセットが乗らない。

サンプルホールドパルスφＳＨは、前半期間にオンし、後半期間にオフするように加える。これにより、クランプ後の出力の前半期間の出力がサンプルされ、後半期間にホールドされる。したがって、長い期間出力レベルを維持することができる。

図４は、本発明の別の実施形態例の光電変換ブロックＡｎの概略回路図である。図３との違いは、抵抗４，５が容量６，７に入れ替わり、演算増幅器３の入力と出力間にスイッチ８が入ったことである。容量６の片方の端子はＧＮＤになっているが、固定電位であれば別の電位でもよい。その他の構成は図３と同じである。

実施例１では、消費電流を小さくするためには、抵抗値Ｒ１、Ｒ２を高抵抗にする必要がある。このために、高抵抗ポリシリコンなどを必要とし、プロセスのコストが高い。しかし、実施例２では、高抵抗を容量に置き換えたので、プロセスのコストを安くできる。

図１３は、本発明の実施形態例の光電変換ブロック４３と信号処理回路４２の動作方法のタイミングチャートである。

まず、ｎビット目の光電変換ブロックの動作について説明する。

φRとφＳＷのパルスＲ１により初期化スイッチ２とスイッチ８がオンすると、演算増幅器３は、ボルテージフォロアアンプの構成となる。したがって、フォトダイオード１の出力端子Vdiは基準電圧Vresetに固定され、演算増幅器３の出力も基準電圧Vresetになる。

次に、初期化スイッチ２がオフすると、Vdiの電圧VresetにオフノイズVoffが加算された値になる。次に、スイッチ８がオフする。

スイッチ８がオフした直後、φRINのＲ１の位置のパルスにより転送スイッチ１５をオンして、フォトダイオード１の初期化後の基準信号を容量１３に読み出す。この電圧V(REF)は、演算増幅器３のオフセットとスイッチ８のオフノイズの影響を無視し、リセット電圧をVresetとすると
V(REF)=VRESET−Voff(C1+C2)/C2
となる。ここで、容量６，７の容量値をＣ１、Ｃ２とした。

次の第１タイミングＴＳ１における光電荷蓄積動作では、フォトダイオード１で捕獲した光電荷の蓄積を行う。フォトダイオード１には光電荷が蓄積し、Vdiの電位は光電荷の量に応じて変動する。この蓄積期間はφRのパルスR１の終了から、次の周期のφSINのパルスＳ１の終了までであるので、図１2の第１タイミングＴＳ１の期間となり、全てのビットについて同じ期間になる。

φＳＩＮのパルスS１により転送スイッチ１４をオンして、フォトダイオード１で捕獲した光電荷の蓄積を行った後に得られる光生成キャリアQpに応じた出力電圧を容量１２に読み出す。

ＴＳ１の期間中のVdiの電位の変動量をΔVdiとすると、容量１２に読み出される電圧V(SIG)は
V(SIG)=VRESET−Voff(C1+C2)/C2−ΔVdi (C1+C2)/C2
＝V(REF) −ΔVdi (C1+C2)/C2
となる。

この後第２タイミングＴＳ２における光電荷蓄積動作に先立ち前記初期化を繰り返した後に、次の蓄積動作を繰り返す。

基準信号と光信号の読み出しの動作以下は、実施例１と同じであるので省略する。

図１４は、実施例２の別の動作方法のタイミングチャートである。実施例２との違いは、φＳＷによりスイッチ８がオフするときに、φＲＩＮによりスイッチ１５をオン状態にしてあることである。

スイッチ８の雑音と演算増幅器３の雑音は、スイッチ８がオフすると容量６，８の間の端子にサンプルホールドされて、出力の雑音の原因となる。しかし、スイッチ８がオフするときに、図４のＶＯ端子の負荷容量を大きくしておくことで、これらの雑音の影響を小さくすることができる。その他の動作は、実施例２と同じである。

以上の実施例では、ＴＳ２の期間でフォトダイオードが蓄積動作中に、前の蓄積期間ＴＳ１の期間で蓄積した光信号を読み出すことができる。したがって、ＲＧＢの３色のＬＥＤを順に点灯して、カラー画像データを読み取ることができる。たとえば、ＴＳ１の期間に赤のＬＥＤを点灯し赤の成分を読み取り、ＴＳ２の期間に緑のＬＥＤを点灯し緑の成分を読み取り、ＴＳ２の次の期間に青のＬＥＤを点灯し青の成分を読み取ることができる。この場合、ＴＳ２の期間内に赤の光信号を読み出すことになる。
以上の本発明のイメージセンサーの説明で、信号処理回路４２は、ＩＣに内蔵されていなくともよい。

以上の説明は、主にリニアイメージセンサーＩＣに関して行ったが、図３及び図４の構成はエリアイメージセンサーＩＣにも適用できる。

以上の説明で、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することができる。

本発明の実施形態例のイメージセンサーＩＣの概略図である。 本発明の実施形態例の密着型イメージセンサーの概略図である。 本発明の実施形態例１の光電変換ブロックの概略回路図である。 本発明の実施形態例２の光電変換ブロックの概略回路図である。 本発明の実施形態例の光電変換ブロックと信号処理回路の構成図である。 本発明の実施形態例の信号処理回路のブロック図である。 本発明の実施形態例のサンプルホールド回路の回路図である。 本発明の実施形態例のバッファー回路の回路図である。 本発明の実施形態例の増幅回路の回路図である。 本発明の実施形態例の減算器の回路図である。 本発明の実施形態例のクランプ回路の回路図である。 本発明の実施形態例１の光電変換ブロックと信号処理回路の動作方法のタイミングチャートである。 本発明の実施形態例２の光電変換ブロックと信号処理回路の動作方法のタイミングチャートである。 本発明の実施形態例３の光電変換ブロックと信号処理回路の動作方法のタイミングチャートである。 従来の光電変換装置の回路図とタイミングチャートである。

符号の説明

１ フォトダイオード
２ リセットスイッチ
３ 演算増幅器
４、５ 抵抗
６、７ 容量
８ スイッチ
９，１０ 共通信号線リセットスイッチ
１２、１３ 容量
１４、１５、１６、１７ 転送スイッチ
２２ バッファーアンプ
２３ バッファーアンプ
２４ 減算器
２５ クランプ回路
２６ バッファーアンプ
２７ サンプルホールド回路
２８ バッファーアンプ
２９ トランスミッションゲート
３０ トランスミッションゲート
３１ ダミースイッチ
３２ オペアンプ
３３ クランプ容量
４１ イメージセンサーＩＣ
４２ 信号処理回路
４３ 光電変換ブロック
４６ 基準電圧端子
４７ 信号出力端子
４８ 容量

Claims (2)

1. 入射した光の量に応じて出力電位が変化する複数の光電変換手段と、
   前記それぞれの光電変換手段の出力に接続された複数のリセット手段と、
   前記それぞれの光電変換手段の出力に接続された、前記光電変換手段の出力電位を増幅する複数の非反転増幅器と、
   前記複数の非反転増幅器の出力を読み出す複数の信号読み出し手段と、
   前記読み出されたそれぞれの出力信号を一時的に保持する複数の保持手段と、
   を備え、前記非反転増幅器は、
   演算増幅器と、
   前記演算増幅器の反転入力端子と固定電位間に設けられた第一の容量と、
   前記反転入力端子と前記演算増幅器の出力端子間に設けられた第二の容量と、
   前記反転入力端子と前記出力端子間に設けられたスイッチ手段と、
   を有し、
   前記リセット手段が前記光電変換手段をリセットしている期間に、前記スイッチ手段がオンして前記反転入力端子と前記出力端子間を導通している
   ことを特徴とする光電変換装置。
2. 前記スイッチ手段がオフするときに、前記信号読み出し手段がオン状態であることを特徴とする請求項１記載の光電変換装置。

Images