JP5917930B2 - 撮像装置 - Google Patents

Description

本発明は、フォトダイオードアレイを含む撮像装置に関するものである。

従来、フォトダイオードアレイを含む撮像装置においては、幾つかの制御手法が知られている。

特許文献１に記載の撮像装置においては、フォトダイオードと、積分回路との間に接続スイッチを設けており、積分回路における電荷蓄積動作の終了後に、スイッチがオフされる構成が示されている。

更に、特許文献２に記載の撮像装置においては、フォトダイオードと、積分回路との間に接続スイッチを設けており、積分回路からの出力が過剰な場合には、接続スイッチを切断する構成が示されており、過剰電荷の積分回路への流入を防止している。

また、特許文献３に記載の撮像装置においては、デジタルカメラにおいて、フォトダイオードの露光量が所定値に到達した場合に、メカニカルシャッタを自動的に閉じる構成（ＡＥ：自動露出）が示されている。

特開平６−１７８０４６号公報 特開平１１−２５２３０５号公報 特開２０００−７８４８４号公報

一方、露光量が所定値に到達する場合にメカニカルシャッタを閉じる撮像を行うと、積分回路における電荷蓄積期間を設定することはできるが、撮像時の１フレームの期間が変動し、後段の回路における動作が不安定になる場合がある。

本発明は、このような課題に鑑みてなされたものであり、積分回路における電荷蓄積期間を自由に設定することができ、また、後段回路を安定して動作させることが可能な撮像装置を提供することを目的とする。

上述の課題を解決するため、本発明に係る撮像装置は、整列した複数の画素を有する撮像装置において、各々の前記画素は、フォトダイオードと、アンプの入出力端子間に接続されたキャパシタ及び当該キャパシタを短絡するリセットスイッチを有する積分回路と、前記フォトダイオードと前記積分回路の入力端子との間を接続する接続スイッチとを備え、この撮像装置は、前記キャパシタへの電荷蓄積期間を制御する露光時間制御回路を備えている。

ここで、露光時間制御回路は、前記接続スイッチがＯＮであり且つ前記リセットスイッチがＯＮのリセット状態、前記接続スイッチがＯＮであり且つ前記リセットスイッチがＯＦＦの蓄積状態、及び、前記接続スイッチがＯＦＦであり且つ前記リセットスイッチがＯＦＦの未接続状態、を順番に形成し、前記リセット状態、前記蓄積状態、及び、前記未接続状態からなる電荷蓄積時間設定可能期間を一定としつつ、前記積分回路の出力に基づいて、前記リセット状態から前記蓄積状態に変化する第１タイミング、及び／又は、前記蓄積状態から前記未接続状態に変化する第２タイミングを制御することで、前記電荷蓄積期間を制御することを特徴とする。

この撮像装置によれば、露光時間制御回路により、積分回路における電荷蓄積期間を自由に設定することができるが、電荷蓄積時間を変動させても、電荷蓄積時間設定可能期間は一定として制御するので、後段の処理回路における負荷変動が抑制され、安定して動作させることが可能となる。なお、後段の処理回路は、ビデオ信号に各種の画像処理や、演算処理などを施す回路である。

また、前記露光時間制御回路は、前記積分回路の出力の大きさを判定する判定回路と、前記判定回路により、前記積分回路の出力が下限値よりも小さいと判定された場合は、前記第１タイミングを早くし、又は、前記第２タイミングを遅くし、前記積分回路の出力が上限値よりも大きいと判定された場合は、前記第１タイミングを遅くし、又は、前記第２タイミングを早くする露光時間調整回路と、を備えることを特徴とする。この構成によれば、簡易な構成なので、高速応答処理を実現することが可能である。

また、前記露光時間制御回路は、全ての前記画素における前記蓄積状態を、同一の期間内に設定することが好ましく、この場合には、露光時刻が同時になるため、実際の画像と同一の画像を撮像することができる。

また、撮像装置は、前記蓄積状態における前記積分回路の出力を記憶する信号メモリと、前記リセットスイッチが、ＯＦＦからＯＮに切り替わる時刻から、ＯＮに切り替わった後の時刻までの期間、前記積分回路の出力を記憶するノイズメモリと、前記信号メモリ及び前記ノイズメモリの出力の差分を出力する差動アンプと、を備えることを特徴とする。これにより、出力からノイズ成分を除去することが可能となる。

本発明に係る撮像装置によれば、積分回路における電荷蓄積期間を自由に設定することができ、また、後段の回路を安定して動作させることが可能となる。

第１実施形態に係る撮像装置のブロック図（図１（Ａ））と、撮像装置を用いた変位センサのブロック図（図１（Ｂ））である。 第１実施形態に係る露光時間制御回路のブロック図（図２（Ａ））と、入出力と制御出力の関係を示す図表（図２（Ｂ））である。 第１実施形態に係る１画素周辺の回路構成を示すブロック図（図３（Ａ））と、第１実施形態に係る各スイッチのＯＮ／ＯＦＦの状態を示す図表（図３（Ｂ））である。 第１実施形態に係る各スイッチのタイミングチャートである。 比較例に係る１画素周辺の回路構成を示すブロック図（図５（Ａ））と、比較例に係る各スイッチのＯＮ／ＯＦＦのタイミングを示す図表（図５（Ｂ））である。 比較例に係る各スイッチのタイミングチャートである。 第２実施形態に係る１画素周辺の回路構成を示すブロック図（図７（Ａ））と、第２実施形態に係る各スイッチのＯＮ／ＯＦＦのタイミングを示す図表（図７（Ｂ））である。 第２実施形態に係る各スイッチのタイミングチャートである。 第３実施形態に係る１画素周辺の回路構成を示すブロック図（図９（Ａ））と、第３実施形態に係る各スイッチのＯＮ／ＯＦＦのタイミングを示す図表（図９（Ｂ））である。 方形波生成回路の一例を示す図（図１０（Ａ））、方形波生成要素の一例の図（図１０（Ｂ））である。

以下、実施の形態に係る撮像装置について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。

図１は、第１実施形態に係る撮像装置のブロック図（図１（Ａ））と、撮像装置を用いた変位センサのブロック図（図１（Ｂ））である。

図１（Ａ）に示すように、この撮像装置１は、ラインセンサであって、一次元状に配列された複数の画素Ｐ（１）〜Ｐ（Ｎ）を備えている（Ｎは２以上の整数）。これらの画素群は二次元状に配列させることも可能である。各画素Ｐ（１）〜Ｐ（Ｎ）からの信号は、スイッチＳｗ９及びアンプＡＭＰ３を介して順次読み出される。スイッチＳｗ９の出力は、アンプＡＭＰ３を介して、撮像装置１の外部にビデオ信号として出力される。このビデオ信号は、必要に応じてＡ／Ｄ変換される。

各スイッチＳｗ９は、シフトレジスタ１Ｓからの電荷転送指示信号に同期して、順次ＯＮされる。シフトレジスタ１Ｓには、クロック信号ＣＬＫと、電荷転送開始を指示するスタート信号或いはトリガ信号Ｔｒｉｇが入力される。トリガ信号Ｔｒｉｇが入力されると、シフトレジスタ１Ｓは、一次元状に配列された画素ごとの転送スイッチＳｗ９を順次ＯＮして、電荷転送を開始する。シフトレジスタ１Ｓとしては、ＭＯＳシフトレジスタを用いることができる。クロック信号は、シフトレジスタ１Ｓにおける動作タイミングを決定する。

各画素Ｐ（１）〜Ｐ（Ｎ）における露光時間（電荷蓄積時間）は、露光時間制御回路１Ｅによって、制御される。露光時間制御回路１Ｅは、撮像チップとしての撮像装置１内に組み込むことができるが、他の装置、例えば、制御用のコンピュータ内に組み込むことも可能である。露光時間制御装置１Ｅには、ビデオ信号が入力される。入力されたビデオ信号に応じて、各画素における露光時間を設定する。

露光時間制御回路１Ｅには、露光時間計測等に用いられるクロック信号ＣＬＫと、信号読出時のタイミングを知らせるためのトリガ信号Ｔｒｉｇが入力される。露光時間制御回路１Ｅは、ビデオ信号の強度が、所定の下限値よりも小さい場合には、露光時間（電荷蓄積時間）を長くし、所定の上限値よりも大きい場合には、露光時間（電荷蓄積時間）を短くする。露光時間は、各画素内のスイッチをＯＮ／ＯＦＦすることで行うことができる。

図１（Ｂ）に示されるように、変位センサは、上述の撮像装置１と、投光装置２と、これらを制御する制御装置３とを備えており、被測定対象物ＯＢＪまでの距離を計測することができる。対象物ＯＢＪ上の照射位置を走査する場合には、距離情報の集合、すなわち表面凹凸を求めることができる。制御装置３からトリガ信号Ｔｒｉｇが投光装置２に入力されると、投光装置２は対象物ＯＢＪに向けて、光を出射する。この光の波長は、撮像装置１における画素の感度波長領域に応じて選択される。例えば、画素がＳｉからなる場合には、出射光として赤外線を用いることができる。投光装置２には、クロック信号ＣＬＫも入力されており、入力されたクロック信号ＣＬＫをカウントすることで、投光時間を決定することができる。クロック信号ＣＬＫは、パルス信号なので、投光装置２内の発光素子（レーザダイオード又は発光ダイオード等）に、パルス信号に同期した駆動電流を供給することで、パルス光を出射することができる。

投光装置２へ入力される発光用のトリガ信号と、クロック信号ＣＬＫは、撮像装置１にも入力される。投光動作と撮像動作を同期させるためである。投光装置２から光が対象物ＯＢＪに照射されると、照射された光は対象物の表面で反射される。反射光は、撮像装置１内の画素群に入射する。この場合、反射光の画素群内の入射位置（スポット）は、三角測距法の原理に基づき、対象物ＯＢＪまでの距離（変位）に対応する。すなわち、画素群内に入射光ピークがある場合、その位置は投光装置２から対象物ＯＢＪまでの距離に対応する。なお、撮像装置１は反射光を画素群上に集光する集光レンズを備えている。撮像装置１からは、ビデオ信号が出力されているので、このビデオ信号をコンピュータなどの処理回路に入力し、入射位置を求めればよい。したがって、かかるシステムは、変位センサとして利用することもできる。

図２は、第１実施形態に係る露光時間制御回路のブロック図（図２（Ａ））と、入出力と制御出力の関係を示す図表（図２（Ｂ））である。

撮像装置１におけるアンプＡＭＰ３（図１参照）からは、ビデオ信号（Ｖｏｕｔ）が出力されるが、露光時間制御回路１Ｅには、このビデオ信号（Ｖｏｕｔ）が帰還入力される。露光時間制御回路１Ｅは、撮像装置１における積分回路ＩＴＧの出力（ビデオ信号（Ｖｏｕｔ））の大きさを判定する判定回路１Ｅａと、判定回路１Ｅａの出力に基づき露光時間（電荷蓄積時間）を調整する制御出力を生成する露光時間調整回路１Ｅｂと、制御出力に基づく各種スイッチを制御する方形波を生成する方形波生成回路１Ｅｃとを備えている。なお、ビデオ信号は、積分回路の出力から取り出して帰還入力することもできる。

判定回路１Ｅａは、２つの比較器ＣＯＭＰ１，ＣＯＭＰ２を備えている。第１の比較器ＣＯＭＰ１においては、その非反転入力端子（＋）に上限値である電圧Ｖｈｉｇｈが入力され、反転入力端子（−）にビデオ信号（Ｖｏｕｔ）が入力され、出力１を発生する。第２の比較器ＣＯＭＰ２においては、その反転入力端子（−）に下限値である電圧Ｖｌｏｗが入力され、非反転入力端子（＋）にビデオ信号（Ｖｏｕｔ）が入力され、出力２を発生する。

図２（Ｂ）の上欄に示すように、入力されるビデオ信号（Ｖｏｕｔ）が、上限値Ｖｈｉｇｈよりも高い場合、すなわち入力電圧が高過ぎる場合、比較器ＣＯＭＰ１，ＣＯＭＰ２の出力１，出力２は、それぞれＬ（低レベル）、Ｈ（高レベル）となり、露光時間調整回路１Ｅｂは、露光時間短縮を促す制御出力を発生する。

図２（Ｂ）の中欄に示すように、入力されるビデオ信号（Ｖｏｕｔ）が、上限値Ｖｈｉｇｈよりも低く、下限値Ｖｌｏｗよりも高い場合、すなわち入力電圧が適正な場合、比較器ＣＯＭＰ１，ＣＯＭＰ２の出力１，出力２は、それぞれＨ（高レベル）、Ｈ（高レベル）となり、露光時間調整回路１Ｅｂは、露光時間維持を促す制御出力を発生する。

図２（Ｂ）の下欄に示すように、入力されるビデオ信号（Ｖｏｕｔ）が、下限値Ｖｌｏｗよりも低い場合、すなわち入力電圧が低すぎる場合、比較器ＣＯＭＰ１，ＣＯＭＰ２の出力１，出力２は、それぞれＨ（高レベル）、Ｌ（低レベル）となり、露光時間調整回路１Ｅｂは、露光時間延長を促す制御出力を発生する。

ここで、大きさが判定されるビデオ信号は、時系列に転送される各画素Ｐ（１）〜Ｐ（Ｎ）からの積分出力を含んでいる。それぞれの画素に対応する積分出力を基準として、画素内のスイッチを制御し、各画素内の露光時間を個別に制御することもできるが、ここでは、全体の画素出力の平均値或いは積算値に基づき、全体の画素の露光時間を一斉に制御する。

すなわち、大きさが判定されるビデオ信号は、時系列に転送される各画素Ｐ（１）〜Ｐ（Ｎ）からの積分出力の１フレーム分の積算値とし、全ての画素内のスイッチを同時に制御し、全ての画素内の露光時間を同時に制御する。

露光時間調整回路１Ｅｂは、出力されたビデオ信号を判定回路１Ｅａにより判定し、露光時間調整回路１Ｅｂは、判定回路１Ｅａの判定結果に基づいて、画素の露光時間を帰還制御している。ここで、露光時間（積分回路における電荷蓄積時間）は、露光開始時刻（第１タイミング）と、露光終了時刻（第２タイミング）との間の期間で決定される。

露光時間調整回路１Ｅｂは、判定回路１Ｅａにより、積分回路の出力であるビデオ信号（Ｖｏｕｔ）が、下限値Ｖｌｏｗよりも小さいと判定された場合は、露光開始時刻を早くし、又は、露光終了時刻を遅くするように、画素のスイッチを制御する制御出力を生成し、これを方形波生成回路１Ｅｃに入力し、生成された方形波は該当するスイッチに入力される。

また、露光時間調整回路１Ｅｂは、判定回路１Ｅａにより、積分回路の出力であるビデオ信号（Ｖｏｕｔ）が、上限値Ｖｈｉｇｈよりも大きいと判定された場合は、露光開始時刻を遅くし、又は、露光終了時刻を早くするように、画素のスイッチを制御する制御出力を生成し、これを方形波生成回路１Ｅｃに入力し、生成された方形波は該当するスイッチに入力される。

また、露光時間調整回路１Ｅｂは、判定回路１Ｅａにより、積分回路の出力であるビデオ信号（Ｖｏｕｔ）が、上限値Ｖｈｉｇｈと下限値Ｖｌｏｗとの間にあると判定された場合には、露光開始時刻及び露光終了時刻を維持するように、画素のスイッチを制御する制御出力を生成し、これを方形波生成回路１Ｅｃに入力し、生成された方形波は該当するスイッチに入力される。

このように、露光時間制御回路１Ｅは、積分回路の出力に基づいて、各状態間の遷移のタイミングを制御することで、積分回路における電荷蓄積期間を制御している。

次に、露光開始時刻と露光終了時刻の制御について説明する。

図３は、第１実施形態に係る１画素周辺の回路構成を示すブロック図（図３（Ａ））と、第１実施形態に係る各スイッチのＯＮ／ＯＦＦの状態を示す図表（図３（Ｂ））である。

図３（Ａ）に示すように、上述の撮像装置に含まれる各画素Ｐは、フォトダイオードＰＤと、アンプＡＭＰ１を含む積分回路ＩＴＧと、積分回路ＩＴＧの入力端子とフォトダイオードＰＤのカソードとの間を接続するスイッチＳｗ１とを備えている。フォトダイオードＰＤのアノードは接地されている。この画素Ｐは、更に積分回路ＩＴＧとメモリＭとを接続するスイッチＳｗ４と、メモリＭと後段アンプＡＭＰ２を接続するスイッチＳｗ８を備えている。積分回路ＩＴＧは、アンプＡＭＰ１の入力端子と出力端子との間に介在するキャパシタＣ１と、キャパシタＣ１に対して並列に接続され、同様にアンプＡＭＰ１の入力端子と出力端子との間に介在するリセットスイッチＳｗ２とを備えている。

画素Ｐには、後段アンプＡＭＰ２及び出力アンプＡＭＰ３が順次接続されている。後段アンプＡＭＰ３と出力アンプＡＭＰ３との間には、ビデオ信号読出用のスイッチＳｗ９が介在している。なお、フォトダイオードＰＤには、グランドとの間に並列に寄生キャパシタＣｐｄが接続されている。

ここで、積分回路ＩＴＧのキャパシタＣ１に電荷を蓄積するためには、（１）リセットスイッチＳｗ２が開放（ＯＦＦ）しており、且つ、（２）接続スイッチＳｗ１が、接続（ＯＮ）されていることが必要である（以下、電荷蓄積条件）。これらの２つの条件が満たされた場合に、積分回路ＩＴＧのキャパシタＣ１に電荷が蓄積される。一方、積分回路ＩＴＧのキャパシタＣ１への電荷蓄積動作を停止させるためには、上記２つの条件（１）、（２）のいずれか一方、又は、双方の条件が満たされなければよい。

図３（Ｂ）は、各スイッチの時刻ｔ１〜ｔ６までの制御について説明している。また、図４は、第１実施形態に係る各スイッチのタイミングチャートである。

時刻ｔ１〜ｔ２（期間Ｔ１）においては、スイッチＳｗ１、Ｓｗ２、Ｓｗ４、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。

時刻ｔ２〜ｔ３Ａ（期間Ｔ２）においては、スイッチＳｗ１、Ｓｗ２がＯＮし、残りのスイッチＳｗ４、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（２））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。なお、リセットスイッチＳｗ２がＯＮされることで、キャパシタＣ１に蓄積された電荷はリセットされ、また、接続スイッチＳｗ１がＯＮされることで、電荷蓄積の準備が整う。

時刻ｔ３Ａ〜時刻ｔ３Ｂ（期間Ｔ３Ａ）においては、スイッチＳｗ１のみがＯＮし、残りのスイッチＳｗ２、Ｓｗ４、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、全ての電荷蓄積条件（上記条件（１）、（２））が満たされるので、電荷蓄積が行われる。この時刻ｔ３Ａは、露光開始時刻（電荷蓄積開始時刻）である。

時刻ｔ３Ｂ〜時刻ｔ４（期間Ｔ３Ｂ）においては、全てのスイッチＳｗ１、Ｓｗ２、Ｓｗ４、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。この時刻ｔ３Ｂは、露光終了時刻（電荷蓄積終了時刻）である。図４においては、期間３Ａは、電荷蓄積期間（Integ １, Integ ２,Integ ３）として示されている。

時刻ｔ４〜時刻ｔ５（期間Ｔ４）においては、スイッチＳｗ４がＯＮされ、残りのスイッチＳｗ１、Ｓｗ２、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、キャパシタＣ１に蓄積された電荷量の値は、スイッチＳｗ４を介して、メモリＭに蓄積される。メモリＭは、電荷蓄積可能なキャパシタから構成することもできるが、入力電圧を保持することができるサンプルホールド回路から構成することもできる。

時刻ｔ５〜時刻ｔ６（期間Ｔ５）においては、スイッチＳｗ８、Ｓｗ９がＯＮされ、残りのスイッチＳｗ１、Ｓｗ２、Ｓｗ４はＯＦＦである。この場合、メモリＭ内に格納されたデータは、スイッチＳｗ８、Ｓｗ９を順次介して、外部にビデオ信号（Ｖｉｄｅｏ）として読み出され、連続する期間Ｔ２が終了するまで継続する。なお、全ての画素のスイッチＳｗ８を同時にＯＮした後、読み出しに必要な画素に対応するスイッチＳｗ９を順次ＯＮさせることで、各画素のデータを時系列に読み出すことができる。すなわち、スイッチＳｗ８は、期間Ｔ５内において常にＯＮされているが、スイッチＳｗ９は画素毎に順次ＯＮされる。

画素数が２５６個であり、これらの２５６チャンネルの画素が、一次元状に整列している場合、期間Ｔ５内において、これらの画素データがスイッチＳｗ９を順次ＯＮさせることで読み出されるが、メモリＭが前段側の回路と切断されていれば（スイッチＳｗ４がＯＦＦ）、読み出し期間を、期間Ｔ５内のみに限定する必要はなく、次の撮像サイクルの初期期間（期間Ｔ２）内において、順次Ｓｗ９をＯＮさせて、画素データを読み出すことができる。換言すれば、ビデオ信号（Ｖｉｄｅｏ）は、期間Ｔ５及びＴ２内において読み出される。

なお、スイッチＳｗ９は、画素毎に順次ＯＮされるが、残りのスイッチは、全ての画素において、同一の動作をする（グローバルシャッタ）ことができる。換言すれば、露光時間制御回路１Ｅは、全ての画素Ｐの積分回路ＩＴＧにおける電荷蓄積状態を、同一の期間内に設定している。この場合には、各画素Ｐにおける露光時刻が同時になるため、実際の画像と同一の画像を撮像することができる。

また、電荷蓄積或いは露光に必要な時間サイクルを短くすることができ、高速撮像が可能となる。撮像サイクルは、初期の撮像サイクルにおいては期間Ｔ１から始まるが、次回の撮像サイクル以降は、期間Ｔ２から始まる。

上述の実施形態に係る撮像装置によれば、ビデオ信号の出力に基づき、期間Ｔ２の開始時刻ｔ２から期間Ｔ４の開始時刻ｔ４までの電荷蓄積時間設定可能期間（ｔ２〜ｔ４）を一定としつつ、この電荷蓄積時間設定可能期間（ｔ２〜ｔ４）の中で、実際の露光時間（電荷蓄積時間（Ｔ３Ａ））を適切且つ自由に設定することができる。電荷蓄積時間設定可能期間（ｔ２〜ｔ４）は、一定であるため、この期間を含む全体の撮像サイクル（１フレームの撮像に必要な期間）が、極端に短くなるなどの変動をすることがなく、したがって、後段の回路における処理負荷が変動せず、動作が安定するという利点がある。

図５は、比較例に係る撮像装置の１画素周辺の回路構成を示すブロック図（図５（Ａ））と、比較例に係る各スイッチのＯＮ／ＯＦＦのタイミングを示す図表（図５（Ｂ））である。図６は、比較例に係る各スイッチのタイミングチャートである。同図に示すように、各種のスイッチがＯＮ／ＯＦＦ制御される。

比較例に係る撮像装置では、画素周辺の回路構成は、第１実施形態のものと同一であり、露光時間制御回路の構成が異なる。すなわち、接続スイッチＳＷ１は、全ての期間においてＯＮしたままであり、この場合、リセットスイッチＳｗ２がＯＦＦした期間Ｔ３及びＴ４において、電荷蓄積が行われる。この構成の場合、電荷蓄積開始時刻ｔ３は、Ｓｗ２によって制御することができるが、読み出しに寄与する電荷蓄積終了時刻ｔ５は、後段のスイッチＳｗ４をＯＦＦすることによって決定される。

スイッチＳｗ４を介して、キャパシタＣ１から転送された電荷は、メモリＭに蓄積される。メモリＭは、サンプルホールド回路であって、入力された信号のアナログ値を短期間、保持することができる。メモリＭに入力されたデータが消失しないうちに、後段スイッチＳｗ８及び出力スイッチＳｗ９を順次ＯＮし、入力データの読み出しを行う。すなわち、電荷蓄積終了時刻ｔ５を調整すると、１フレームの撮像に必要な期間が変動し、後段の回路における処理負荷が変動するため、動作が不安定になる可能性がある。また、電荷蓄積期間を自由に設定するのが困難である。

一方、実施形態に係る撮像装置では、上述のように、リセット状態（期間Ｔ２）、蓄積状態（期間Ｔ３Ａ）、及び、未接続状態（期間Ｔ３Ｂ）を含む電荷蓄積時間設定可能期間（ｔ２〜ｔ４）を一定としつつ、電荷蓄積期間（期間Ｔ３Ａ）を自由に設定することができ、後段の処理回路を安定して動作させることができる。

次に、第２実施形態に係る撮像装置について、説明する。第２実施形態に係る撮像装置は、全体構成は第１実施形態に係る撮像装置と同一であり、画素の構成と露光時間制御回路によるスイッチ制御のみが異なる。

図７は、第２実施形態に係る１画素周辺の回路構成を示すブロック図（図７（Ａ））と、第２実施形態に係る各スイッチのＯＮ／ＯＦＦのタイミングを示す図表（図７（Ｂ））である。また、図８は、第２実施形態に係る各スイッチのタイミングチャートである。なお、第２実施形態の撮像装置においては、同図に示されていない点は、第１実施形態のものと同一であり、また、この撮像装置は変位センサ等にも適用できる。

第２実施形態における画素Ｐは、第１実施形態において用いたメモリ（信号メモリとする）Ｍに加えて、ノイズメモリＭ２を備えた点であり、信号メモリＭとノイズメモリＭ２の信号の差分を、後段の差動アンプＡＭＰ２において求めることで、ノイズ除去を行うＣＤＳ（相関二重サンプリング）回路の構成を採用したものである。

時刻ｔ１〜ｔ２（期間Ｔ１）においては、スイッチＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。

時刻ｔ２〜ｔ３Ａ（期間Ｔ２）においては、スイッチＳｗ１、Ｓｗ２がＯＮし、残りのスイッチＳｗ３、Ｓｗ４、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（２））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。なお、リセットスイッチＳｗ２がＯＮされることで、キャパシタＣ１に蓄積された電荷はリセットされ、また、接続スイッチＳｗ１がＯＮされることで、電荷蓄積の準備が整う。

時刻ｔ３Ａ〜時刻ｔ３Ｂ（期間Ｔ３Ａ）においては、スイッチＳｗ１のみがＯＮし、残りのスイッチＳｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、全ての電荷蓄積条件（上記条件（１）、（２））が満たされるので、信号用の電荷蓄積が行われる。この時刻ｔ３Ａは、信号用の露光開始時刻（電荷蓄積開始時刻）である。

時刻ｔ３Ｂ〜時刻ｔ４（期間Ｔ３Ｂ）においては、全てのスイッチＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。この時刻ｔ３Ｂは、信号用の露光終了時刻（電荷蓄積終了時刻）である。図８においては、期間３Ａは、電荷蓄積期間（Integ １, Integ ２,Integ ３）として示されている。

時刻ｔ４〜時刻ｔ５（期間Ｔ４）においては、スイッチＳｗ４がＯＮされ、残りのスイッチＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、キャパシタＣ１に蓄積された電荷量の値は、スイッチＳｗ４を介して、信号メモリＭに蓄積される。信号メモリＭは、電荷蓄積可能なキャパシタから構成することもできるが、入力電圧を保持することができるサンプルホールド回路から構成することもできる。

次に、ノイズ成分を蓄積する。後段の差動アンプ（差分回路）ＡＭＰ２を用いて、信号からノイズ成分を除去するためである。

時刻ｔＮ１〜時刻ｔＮ２（期間ＴＮ１）においては、全てのスイッチＳｗ１、Ｓｗ２、Ｓｗ３、Ｓｗ４、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、フォトダイオードＰＤからの積分回路ＩＴＧへの入力はないが、入力が無い場合の電圧がキャパシタＣ１の両端には現れている。

時刻ｔＮ２〜時刻ｔ５（期間ＴＮ２）においては、リセットスイッチＳｗ２、ノイズメモリへの転送用スイッチＳｗ３がＯＮとなり、残りのスイッチＳｗ１、Ｓｗ４、Ｓｗ７、Ｓｗ８、Ｓｗ９はＯＦＦである。この場合、入力の無い状態で、リセットスイッチＳｗ２をＯＦＦからＯＮに切り替える際に、積分回路ＩＴＧの出力側に発生しているノイズ成分の値が、転送スイッチＳｗ３を介して、ノイズメモリＭ２に格納される。

時刻ｔ５〜時刻ｔ６（期間Ｔ５）においては、差動アンプＡＭＰ２への接続スイッチＳｗ７、Ｓｗ８がＯＮされ、差動アンプＡＭＰ２における信号とノイズ成分の差分出力が、ＯＮされた出力スイッチＳｗ９を介して、出力アンプＡＭＰ３に入力される。リセットスイッチＳｗ２はＯＮしたままにしておき、残りのスイッチＳｗ１、Ｓｗ３、Ｓｗ４はＯＦＦとする。この場合、信号メモリＭとノイズメモリＭ２内にそれぞれ格納されたノイズ成分を含む信号成分のデータと、ノイズ成分のデータとは、それぞれ差動アンプＡＭＰ２に入力され、これらの差分である信号成分が、差動アンプＡＭＰ２からは出力される。

差動アンプＡＭＰ２の出力は、スイッチＳＷ９を介して、外部にビデオ信号として、画素毎に順次読み出される。すなわち、全ての画素のスイッチＳｗ７，Ｓｗ８を同時にＯＮした後、読み出しに必要な画素に対応するスイッチＳｗ９を順次ＯＮさせることで、各画素のデータを時系列に読み出すことができる。すなわち、スイッチＳｗ７，Ｓｗ８は、期間Ｔ５内において常にＯＮされているが、スイッチＳｗ９は画素毎に順次ＯＮされる。

２５６チャンネルの画素が、一次元状に整列している場合、期間Ｔ５内において、これらの画素データがスイッチＳｗ９を順次ＯＮさせることで読み出されるが、信号メモリＭ及びノイズメモリＭ２が、前段側の回路と切断されていれば（スイッチＳｗ３，Ｓｗ４がＯＦＦ）、読み出し期間を、期間Ｔ５内のみに限定する必要はなく、次の撮像サイクルの初期期間（期間Ｔ２）内において、順次Ｓｗ９をＯＮさせて、画素データを読み出すことができる。換言すれば、ビデオ信号（Ｖｉｄｅｏ）は、期間Ｔ５及びＴ２内において読み出される。

なお、スイッチＳｗ９は、画素毎に順次ＯＮされるが、残りのスイッチは、全ての画素において、同一の動作をする（グローバルシャッタ）ことができる。

これにより、電荷蓄積及び露光に必要な時間サイクルを短くすることができ、高速撮像が可能となる。撮像サイクルは、初期の撮像サイクルにおいては期間Ｔ１から始まるが、次回の撮像サイクル以降は、期間Ｔ２から始まる。

上述の実施形態に係る撮像装置によれば、ビデオ信号の出力に基づき、期間Ｔ２の開始時刻ｔ２から期間Ｔ４の開始時刻ｔ４までの電荷蓄積時間設定可能期間（ｔ２〜ｔ４）を一定としつつ、この電荷蓄積時間設定可能期間（ｔ２〜ｔ４）の中で、実際の露光時間（電荷蓄積時間）を適切且つ自由に設定することができる。電荷蓄積時間設定可能期間（ｔ２〜ｔ４）は、一定であるため、この期間を含む全体の撮像サイクル（１フレームの撮像に必要な期間）が、極端に短くなるなどの変動をすることがなく、したがって、後段の回路における処理負荷が変動せず、動作が安定するという利点がある。

また、ＣＤＳ回路を用いることにより、ビデオ信号からノイズ成分を除去することができるため、高品質な撮像を行うことができる。

図９は、第３実施形態に係る１画素周辺の回路構成を示すブロック図（図９（Ａ））と、第３実施形態に係る各スイッチのＯＮ／ＯＦＦのタイミングを示す図表（図９（Ｂ））である。

第３実施形態では、上述のメモリを用いないで、各画素のスイッチの開閉動作を時系列に行う（ローリングシャッタ）。すなわち、上述の実施形態では、全画素の積分回路における電荷蓄積を同時に行い（グローバルシャッタ）、その後、個々の画素のデータを時系列に読み出したが、ローリングシャッタでは、個々の画素における電荷蓄積を時系列に行う。

したがって、第３実施形態における１つの画素に着目した場合、この撮像装置では第１実施形態に用いたメモリがなく、メモリ後段のスイッチＳｗ８（図３参照）はない。そして、第３実施形態では、期間Ｔ１〜期間Ｔ４までの動作は、存在しないスイッチＳｗ８（図３参照）を除いて、第１実施形態の場合と同一である。すなわち、第３実施形態の撮像装置においては、同図に示されていない点は、第１実施形態のものと同一であり、また、この撮像装置は変位センサ等にも適用できる。

第３実施形態における１つの画素内の動作を詳説する。

時刻ｔ１〜ｔ２（期間Ｔ１）においては、スイッチＳｗ１、Ｓｗ２、Ｓｗ４、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。

時刻ｔ２〜ｔ３Ａ（期間Ｔ２）においては、スイッチＳｗ１、Ｓｗ２がＯＮし、残りのスイッチＳｗ４、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（２））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。なお、リセットスイッチＳｗ２がＯＮされることで、キャパシタＣ１に蓄積された電荷はリセットされ、また、接続スイッチＳｗ１がＯＮされることで、電荷蓄積の準備が整う。

時刻ｔ３Ａ〜時刻ｔ３Ｂ（期間Ｔ３Ａ）においては、スイッチＳｗ１のみがＯＮし、残りのスイッチＳｗ２、Ｓｗ４、Ｓｗ９はＯＦＦである。この場合、全ての電荷蓄積条件（上記条件（１）、（２））が満たされるので、電荷蓄積が行われる。この時刻ｔ３Ａは、露光開始時刻（電荷蓄積開始時刻）である。

時刻ｔ３Ｂ〜時刻ｔ４（期間Ｔ３Ｂ）においては、全てのスイッチＳｗ１、Ｓｗ２、Ｓｗ４、Ｓｗ９はＯＦＦである。この場合、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。この時刻ｔ３Ｂは、露光終了時刻（電荷蓄積終了時刻）である。

時刻ｔ４〜時刻ｔ５（期間Ｔ４）においては、スイッチＳｗ４がＯＮされ、残りのスイッチＳｗ１、Ｓｗ２、Ｓｗ９はＯＦＦである。この場合、キャパシタＣ１に蓄積された電荷量の値は、スイッチＳｗ４を介して、アンプＡＭＰ２に伝達されるが、外部には出力されない。

時刻ｔ５〜時刻ｔ６（期間Ｔ５）においては、スイッチＳｗ８、Ｓｗ９がＯＮされ、残りのスイッチＳｗ１、Ｓｗ２、Ｓｗ４はＯＦＦである。この場合、アンプＡＭＰ２に伝達されたデータは、スイッチＳｗ９を順次介して、外部にビデオ信号として読み出される。

以上の期間Ｔ１〜Ｔ５の露光制御が、特定の１つの画素に対して行われ、その画素からのデータを出力すると、次の順番の１つの画素に対して、同一の露光制御が行われ、その画素からのデータを出力すると、更に次の順番の１つの画素に対して、同一の露光制御が行われ、このようにして、この露光制御は、順番の最後の画素になるまで、逐次実行される。２５６チャンネルの画素が、一次元状に整列している場合、第１番目の画素から順番に露光制御が行われ、２５６番目の画素まで露光制御が順次行われる。

第３の実施形態に係る撮像装置によれば、ビデオ信号の出力に基づき、それぞれの１つの画素に対して、期間Ｔ２の開始時刻ｔ２から期間Ｔ４の開始時刻ｔ４までの電荷蓄積時間設定可能期間（ｔ２〜ｔ４）を一定としつつ、この電荷蓄積時間設定可能期間（ｔ２〜ｔ４）の中で、実際の露光時間（電荷蓄積時間）を適切且つ自由に設定することができる。電荷蓄積時間設定可能期間（ｔ２〜ｔ４）は、一定であるため、この期間を含む全体の撮像サイクル（１フレームの撮像に必要な期間）が、極端に短くなるなどの変動をすることがなく、したがって、後段の回路における処理負荷が変動せず、動作が安定するという利点がある。

次に、図１（Ｂ）を再び参照して、投光装置との関係について、補足的に説明を行う。

投光装置２に、投光開始用のトリガ信号Ｔｒｉｇが入力されると、投光装置２は、上述の時刻ｔ１において、対象物ＯＢＪに向けて投光を開始すると同時に、同じくトリガ信号Ｔｒｉｇが入力された撮像装置１において、時刻ｔ１から始まる撮像サイクルが開始する。投光期間は、電荷の蓄積期間Ｔ３Ａを含み、これよりも長く設定される。電荷の蓄積期間Ｔ３Ａを含む投光期間以外のビデオ信号出力期間等においては、低消費電力の観点から、投光は停止される。投光停止期間は、例えば、電荷蓄積を行っていない期間である期間Ｔ４及び期間Ｔ５とすることができるが、投光を常時行っていても、装置としては動作する。投光される光は連続光とすることもできるが、入力されるクロック信号ＣＬＫに同期したパルス光とすることができる。

なお、上記では、投光の開始をオープンループ制御（トリガ信号Ｔｒｉｇの入力に同期して動作する制御）で、撮像装置１が認識する構成となっているが、撮像装置１は、トリガ信号Ｔｒｉｇの入力に加えて、対象物からの反射光をモニタ用フォトダイオード又は画素の一部を用いてモニタし、反射光が入射した場合に、トリガ信号の入力を有効値として認識し、撮像サイクルを開始するフィードバック制御を行うこととしてもよい。

なお、蓄積開始時刻ｔ３Ａは、投光開始時刻ｔ１から、所定時間が経過した時刻に設定される。所定時間は、投光開始から、光強度が安定するまでの期間に設定される。オープンループ制御の場合は、所定時間は、撮像装置１において予め設定しておくことができるが、フィードバック制御の場合は、モニタされる反射光の強度が所定値を超えた場合に、所定時間が終了すると認識させることができる。

なお、制御装置３から投光終了用のトリガ信号Ｔｒｉｇが投光装置２に入力されると、投光装置２からの発光は停止するが、投光終了用のトリガ信号Ｔｒｉｇの入力後においても過渡現象として僅かな間は発光が継続する。この継続期間は、発光が不安定な期間であるので、投光の終了時刻は、電荷蓄積期間Ｔ３Ｂの経過後（時刻ｔ３Ｂよりも後）に、設定される。これにより不安定な投光時の撮像を回避することができる。

なお、投光開始と投光終了のトリガ信号Ｔｒｉｇは、１つの方形波の立ち上がりと、立下りのタイミングによって、設定することもできるが、この方形波の立ち上がり時刻を生成するパルス波と、立下り時刻を生成するパルス波を、双安定マルチバイブレータ（ラッチ・フリップフロップ）等に入力することにより、トリガ信号Ｔｒｉｇは容易に生成することができる。

図１０は、方形波生成回路の一例を示す図（図１０（Ａ））、方形波生成要素の一例の図（図１０（Ｂ））である。

回路内動作に必要な他の方形波も、上記と同様に、双安定マルチバイブレータを用いて生成することができ、図２の方形波生成回路１Ｅｃは、制御出力に基づき、入力されるトリガ信号Ｔｒｉｇとクロック信号ＣＬＫに基づいて、各種スイッチを制御する方形波を生成する複数の方形波生成要素ＷＧを有している。方形波生成要素ＷＧは、入力された制御出力に基づき、上述のＯＮ／ＯＦＦのタイミングを有する各種スイッチの制御信号を生成する。同図では、第２実施形態に合わせて６つのスイッチ用の制御信号を出力する例が示されているが、制御対象のスイッチ数がこれと異なる場合、第１及び第３実施形態の場合は、方形波生成要素ＷＧの数を、制御対象のスイッチ数とする。

方形波の立ち上り及び立ち下がり時刻は、入力されたクロック信号をカウンタでカウントし、カウント値が所望の値となったときのクロックを採用する構成とし、所望の値になる時刻を、それぞれの時刻とすることができる。すなわち、いずれの方形波であっても、その立ち上り及び立下り時刻は容易に制御することができる。一連の撮像サイクルの開始及び終了時刻は、方形波生成回路１Ｅｃに入力されるトリガ信号Ｔｒｉｇによって、決定することができる。すなわち、トリガ信号Ｔｒｉｇを入力した場合にのみ方形波生成回路１Ｅｃの動作を開始すればよい。

なお、カウンタとしては、カウント値が所望の値となった場合に出力を発生するプログラマブルカウンタＰＣ（図１０（Ｂ））を用いることができ、所望の値は、露光時間調整回路からの制御出力により変更することができる。プログラマブルカウンタＰＣが所望のクロック数をカウントした後、これをラッチ・フリップフロップＦＦに入力すれば、ラッチ・フリップフロップＦＦは、入力時に方形波の立ち上り又は立下り部分を生成する。同図では、１つの方形波生成要素ＷＧが１つのプログラマブルカウンタＰＣを備えているが、これが２以上のプログラマブルカウンタを備えれば、様々な波形生成用のクロックパルスを自由に生成することが可能である。

露光時間制御回路１Ｅの制御出力が露光時間の延長を促す場合には、電荷蓄積終了時刻を遅らせるか、電荷蓄積開始時刻を早める構成とすればよい。

例えば、ビデオ信号の出力が下限値Ｖｌｏｗよりも低く、したがって、＋Ｘ時間の電荷蓄積時間の延長を制御出力が示す場合には、電荷蓄積終了時刻を示すスイッチＳｗ１のＯＮからＯＦＦへの切り替わり時刻を、＋Ｘ時間だけ遅らせる。電荷蓄積終了時刻に対応するプログラマブルカウンタへの入力値を＋Ｘ時間に対応する値に設定すれば、スイッチＳｗ１の切り替わりのタイミングを遅らせることができる。もちろん、＋Ｘ時間の電荷蓄積時間の延長を制御出力が示す場合に、電荷蓄積開始時刻を示すスイッチＳｗ２のＯＮからＯＦＦへの切り替わり時刻を、−Ｘ時間分だけ早めることもできる。これにより、電荷蓄積開始時刻に対応するプログラマブルカウンタへの入力値を−Ｘ時間に対応する値に設定すれば、スイッチＳｗ２の切り替わりのタイミングを早めることができる。

また、露光時間制御回路の制御出力が露光時間の短縮を促す場合には、電荷蓄積終了時刻を早めるか、電荷開始終了時刻を遅くする構成とすればよい。

例えば、ビデオ信号の出力が上限値よりも高く、したがって、−Ｘ時間分の電荷蓄積時間の短縮を制御出力が示す場合には、電荷蓄積終了時刻を示すスイッチＳｗ１のＯＮからＯＦＦへの切り替わり時刻を、−Ｘ時間分だけ早める。電荷蓄積終了時刻に対応するプログラマブルカウンタへの入力値を−Ｘ時間に対応する値に設定すれば、スイッチＳｗ１の切り替わりのタイミングを遅らせることができる。もちろん、−Ｘ時間分の電荷蓄積時間の短縮を制御出力が示す場合に、電荷蓄積開始時刻を示すスイッチＳｗ２のＯＮからＯＦＦへの切り替わり時刻を、＋Ｘ時間分だけ遅くすることもできる。これにより、電荷蓄積開始時刻に対応するプログラマブルカウンタへの入力値を＋Ｘ時間に対応する値に設定すれば、スイッチＳｗ２の切り替わりのタイミングを早めることができる。

なお、リセットスイッチＳｗ２のＯＦＦからＯＮへの切り替わりのタイミングは、クロック信号ＣＬＫに含まれるパルス方形波の中間位置（パルスの立ち上り時刻と立下り時刻の間の時刻）に設定されることが好ましい。すなわち、接続スイッチＳｗ１のＯＮ／ＯＦＦの制御する方形波信号は、クロック信号ＣＬＫから生成しているため、クロックの立ち上り時刻と立下り時刻には接続スイッチＳｗ１への入力信号にノイズが重畳する。このノイズの発生と同時にリセットスイッチＳｗ２をＯＮからＯＦＦに切り替えると、ノイズがキャパシタＣ１に取り込まれる。したがって、ノイズ成分の蓄積を避けるため、クロック信号のエッジにおいては、リセットスイッチＳｗ２の切り替えを避けることとしている。

変位センサにおいては、撮像装置１がラインセンサである場合、反射光の入射位置が、対象物までの距離に対応する。すなわち、一次元状に並んだ特定の画素における光入射強度が、その周囲の画素における光入射強度と比較して高くなる。すなわち、撮像装置１から出力されるビデオ信号は、１フレームの中で強度ピークを有している。詳説すれば、ビデオ信号における強度ピークが適切なダイナミックレンジの範囲内になるように、判定回路の上限値Ｖｈｉｇｈ及び下限値Ｖｌｏｗが設定され、これに応じて電荷蓄積時間が設定される。

なお、対象物の反射率が高い場合には、反射光強度が高くなるので、電荷蓄積時間は短くなり、反射率が低い場合には、反射光強度が低くなるので、電荷蓄積時間は短くなる。

以上、説明したように、上述の実施形態に係る撮像装置は、整列した複数の画素を有する撮像装置において、各々の画素Ｐは、フォトダイオードＰＤと、アンプ（オペアンプ）ＡＭＰ１の入出力端子間（反転入力端子/出力端子間）に接続されたキャパシタＣ１及び当該キャパシタＣ１を短絡するリセットスイッチＳｗ２を有する積分回路ＩＴＧと、フォトダイオードＰＤと積分回路ＩＴＧの入力端子との間を接続する接続スイッチＳｗ１と、キャパシタＣ１への電荷蓄積期間を制御する露光時間制御回路１Ｅとを備えている。

また、露光時間制御回路１Ｅは、接続スイッチＳｗ１がＯＮであり且つリセットスイッチがＯＮのリセット状態（期間Ｔ２）、接続スイッチＳｗ１がＯＮであり且つリセットスイッチＳｗ２がＯＦＦの蓄積状態（期間Ｔ３Ａ）、及び、接続スイッチＳｗ１がＯＦＦであり且つリセットスイッチＳｗ２がＯＦＦの未接続状態（期間Ｔ３Ｂ）、を順番に形成し、リセット状態（期間Ｔ２）、蓄積状態（期間Ｔ３Ａ）、及び、未接続状態（期間Ｔ３Ｂ）からなる電荷蓄積時間設定可能期間を一定としつつ、積分回路ＩＴＧの出力に基づいて、リセット状態（期間Ｔ２）から蓄積状態（期間Ｔ３Ａ）に変化する第１タイミング（ｔ３Ａ）、及び／又は、蓄積状態（期間Ｔ３Ａ）から未接続状態（期間Ｔ３Ｂ）に変化する第２タイミング（ｔ３Ｂ）を制御することで、電荷蓄積期間（期間Ｔ３Ａを制御している。この装置では、電荷蓄積期間を自由に設定することができ、また、後段の回路を安定して動作させることができる。

また、露光時間制御回路１Ｅは、積分回路ＩＴＧの出力の大きさを判定する判定回路１Ｅａと、判定回路１Ｅａにより、積分回路ＩＴＧの出力が下限値Ｖｌｏｗよりも小さいと判定された場合は、第１タイミング（ｔ３Ａ）を早くし、又は、第２タイミング（ｔ３ＢＢ）を遅くし、積分回路ＩＴＧの出力が上限値Ｖｈｉｇｈよりも大きいと判定された場合は、第１タイミング（ｔ３Ａ）を遅くし、又は、第２タイミング（ｔ３Ｂ）を早くする露光時間調整回路１Ｅｂとを備えている。この構成によれば、簡易な構成なので、高速応答処理を実現することが可能である。

なお、露光時間調整回路１Ｅｂは、入力レベルＬ，Ｈの組み合わせにより、図２（Ｂ）のような制御出力を発生することができる。図２（Ｂ）では３つの状態を示しているので、２ビットのデジタル出力で全ての状態を表現できる。露光時間調整回路１Ｅｂは、１つの状態が入力された場合、上述の各種スイッチのＯＮ／ＯＦＦのタイミングを生成する。この機能は論理回路によって構成することができるが、入力状態に併せて上述のＯＮ／ＯＦＦのタイミングを発生するプログラムをマイクロコンピュータに組み込んで構成することとしてもよい。

また、露光時間制御回路１Ｅは、全ての画素Ｐにおける蓄積状態（期間Ｔ３Ａ）を、同一の期間内に設定することが好ましく、この場合には、露光時刻が同時になるため、実際の画像と同一の画像を撮像することができる。

また、第２実施形態の撮像装置１は、前記蓄積状態における積分回路ＩＴＧの出力を記憶する信号メモリＭと、リセットスイッチＳｗ２が、ＯＦＦからＯＮに切り替わる際の積分回路ＩＴＧの出力を記憶するノイズメモリＭ２と、信号メモリＭ及びノイズメモリＭ２の出力の差分を出力する差動アンプＡＭＰ２とを備えており、出力からノイズ成分を除去することが可能となっている。

なお、上述の実施形態において、スイッチＳｗ４のＯＮする際には、接続スイッチＳｗ１はＯＦＦされている。これにより、フォトダイオードＰＤの寄生キャパシタＣｐｄの影響を抑え、積分回路ＩＴＧにおけるアンプの負荷を小さくすることができる。したがって、スイッチＳｗ４をＯＮする際のデータ転送時間を短縮することが可能となり、高速の撮像が可能となる。

１…撮像装置、２…投光装置、３…制御装置、ＯＢＪ…対象物、１Ｅ…露光時間制御回路、１Ｓ…シフトレジスタ、Ｐ…画素、ＩＴＧ…積分回路、Ｃ１…キャパシタ、ＰＤ…フォトダイオード、Ｍ…メモリ、Ｓｗ１…接続スイッチ、Ｓｗ２…リセットスイッチ。

Claims (4)

1. 整列した複数の画素を有する撮像装置において、
   各々の前記画素は、
   フォトダイオードと、
   アンプの入出力端子間に接続されたキャパシタ及び当該キャパシタを短絡するリセットスイッチを有する積分回路と、
   前記フォトダイオードと前記積分回路の入力端子との間を接続する接続スイッチと、
   を備え、
   この撮像装置は、
   前記キャパシタへの電荷蓄積期間を制御する露光時間制御回路を備え、
   前記露光時間制御回路は、
   前記接続スイッチがＯＮであり且つ前記リセットスイッチがＯＮのリセット状態、
   前記接続スイッチがＯＮであり且つ前記リセットスイッチがＯＦＦの蓄積状態、及び、
   前記接続スイッチがＯＦＦであり且つ前記リセットスイッチがＯＦＦの未接続状態、
   を順番に形成し、
   前記リセット状態、前記蓄積状態、及び、前記未接続状態からなる電荷蓄積時間設定可能期間を一定としつつ、
   前記積分回路の出力に基づいて、前記リセット状態から前記蓄積状態に変化する第１タイミング、及び／又は、前記蓄積状態から前記未接続状態に変化する第２タイミングを制御することで、前記電荷蓄積期間を制御する、
   ことを特徴とする撮像装置。
2. 前記露光時間制御回路は、
   前記積分回路の出力の大きさを判定する判定回路と、
   前記判定回路により、前記積分回路の出力が下限値よりも小さいと判定された場合は、前記第１タイミングを早くし、又は、前記第２タイミングを遅くし、前記積分回路の出力が上限値よりも大きいと判定された場合は、前記第１タイミングを遅くし、又は、前記第２タイミングを早くする露光時間調整回路と、
   を備えることを特徴とする請求項１に記載の撮像装置。
3. 前記露光時間制御回路は、全ての前記画素における前記蓄積状態を、同一の期間内に設定することを特徴とする請求項１又は２に記載の撮像装置。
4. 前記蓄積状態における前記積分回路の出力を記憶する信号メモリと、
   前記リセットスイッチが、ＯＦＦからＯＮに切り替わる時刻から、ＯＮに切り替わった後の時刻までの期間、前記積分回路の出力を記憶するノイズメモリと、
   前記信号メモリ及び前記ノイズメモリの出力の差分を出力する差動アンプと、
   を備えることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。

Images