KR20130029350A - 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 - Google Patents

마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20130029350A
KR20130029350A KR1020120101529A KR20120101529A KR20130029350A KR 20130029350 A KR20130029350 A KR 20130029350A KR 1020120101529 A KR1020120101529 A KR 1020120101529A KR 20120101529 A KR20120101529 A KR 20120101529A KR 20130029350 A KR20130029350 A KR 20130029350A
Authority
KR
South Korea
Prior art keywords
light shielding
shielding film
film
mask
transfer
Prior art date
Application number
KR1020120101529A
Other languages
English (en)
Other versions
KR101943107B1 (ko
Inventor
노리유끼 사까야
오사무 노자와
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20130029350A publication Critical patent/KR20130029350A/ko
Application granted granted Critical
Publication of KR101943107B1 publication Critical patent/KR101943107B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/58—Absorbers, e.g. of opaque materials having two or more different absorber layers, e.g. stacked multilayer absorbers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

ArF 엑시머 레이저 노광광이 적용되는 바이너리형 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서, 상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고, 상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고, 상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고, 상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하이다.

Description

마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법{MASK BLANK, TRANSFER MASK, MANUFACTURING METHOD OF TRANSFER MASK, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 반도체 디바이스 등의 제조에 있어서 사용되는 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 등에 관한 것이다.
반도체 디바이스 등의 미세화는, 성능, 기능의 향상(고속 동작이나 저소비 전력화 등)이나 저코스트화를 가져오는 이점이 있어, 미세화는 점점 더 가속되고 있다. 이 미세화를 지지하고 있는 것이 리소그래피 기술이며, 전사용 마스크는, 노광 장치, 레지스트 재료와 함께 핵심 기술로 되어 있다.
최근, 반도체 디바이스의 설계 사양에서 말하는 DRAM 하프 피치(hp) 45㎚～32㎚ 세대의 개발이 진행되고 있다. 이것은 ArF 엑시머 레이저 노광광(이하, ArF 노광광)의 파장 193㎚의 1／4～1／6에 상당하고 있다. 특히 hp 45㎚ 이후의 세대에서는 종래의 위상 시프트법, 경사 입사 조명법이나 동공 필터법 등의 초해상 기술(Resolution Enhancement Technology:RET)과 광 근접 효과 보정(Optical Proximity Correction:OPC) 기술의 적용만으로는 불충분한 것으로 되어 오고 있어, 초고 NA 기술(액침 리소그래피)이 필요한 것으로 되어 왔다.
그런데, 반도체 제조에 필요한 회로 패턴은, 복수의 전사용 마스크(레티클) 패턴에 의해 반도체 웨이퍼에 순차적으로 노광된다. 예를 들면, 소정의 레티클이 세트된 축소 투영 노광 장치(노광 장치)는, 웨이퍼 상의 피투영 영역을 차례로 어긋나게 하면서 반복 패턴을 투영 노광하는 것(스텝ㆍ앤드ㆍ리피트 방식), 또는 레티클과 웨이퍼를 투영 광학계에 대해 동기 주사하고, 반복 패턴을 투영 노광하는 것(스텝ㆍ앤드ㆍ스캔 방식)이 주류로 되어 있다. 이들에 의해, 반도체 웨이퍼 내에 소정 개수분의 집적 회로 칩 영역을 형성한다.
전사용 마스크(레티클)는, 전사 패턴을 형성한 영역과, 그 외주의 영역을 갖는다. 이 외주 영역, 즉 전사용 마스크(레티클)에 있어서의 4개의 변을 따른 주연의 영역은, 전사용 마스크(레티클) 상의 전사 패턴을 웨이퍼 상의 피투영 영역을 차례로 어긋나게 하면서 순차적으로 노광할 때에, 집적 회로 칩의 형성 수를 늘리는 목적으로, 서로의 외주 영역이 겹치도록 하여 노광, 전사된다. 통상적으로, 노광 장치의 마스크 스테이지에는, 외주 영역으로의 노광광의 조사를 차광하기 위한 차폐판이 설치되어 있다. 그러나, 차폐판에 의한 노광광의 차폐에서는, 위치 정밀도의 한계나 광의 회절 현상의 문제가 있어, 외주 영역으로 노광광이 누설되어 버리는(이 광을 누설광이라 함) 것을 피할 수 없다. 이 외주 영역으로의 누설광이 전사용 마스크를 투과해 버리면, 웨이퍼 상의 레지스트를 감광시켜 버릴 우려가 있다. 이와 같은 겹침 노광에 의한 웨이퍼 상의 레지스트 감광을 방지하는 목적으로, 전사용 마스크의 외주 영역에는 차광대(차광체의 띠, 차광체 링)를 마스크 가공에 의해 제작한다. 또한, 이 외주 영역의 차광대를 형성하는 영역에서는, 겹침 노광에 의한 웨이퍼 상의 레지스트 감광을 억제하기 위해서는, 통상적으로, OD값(광학 농도)이 3 이상이면 바람직하다고 되어 있고, 적어도 2.8 정도는 필요로 되어 있다.
바이너리 마스크의 경우, 차광막은, 차광막의 차광성이 높으므로, 전사 패턴 영역에 차광막 패턴을 형성함과 함께, 전사 패턴 영역의 외주의 영역에 차광대를 형성하는 역할도 갖는다.
차광막에는, 노광광에 대한 표면 반사를 어느 정도 낮게 하는 것도 필요로 되어 있다. 이 때문에, 차광막의 구조는, 차광 성능을 확보하기 위한 층과 표면 반사율을 저감시키기 위한 층(표면 반사 방지층)의 적어도 2층의 적층 구조로 되어 있는 것이 일반적이다. 표면 반사 방지층은, 그 특성상, 차광 성능을 높이는 것은 어려워, 차광막의 박막화에는 그다지 기여할 수 없는 층이다. 차광막의 박막화에는, 이들의 제약이 있다.
차광막을 박막화하면, OD값(광학 농도)이 감소되어 버린다. 크롬계의 차광막에서는, 일반적으로 필요로 되어 있는 OD＝3을 달성하기 위해, 60㎚ 정도의 토탈의 막 두께가 최저한 필요하여, 대폭적인 박막화는 곤란하다[예를 들면, 일본 특허 출원 공개 제2007-241136호 공보(특허문헌 1)의 [0005]란 참조].
일본 특허 출원 공개 제2009-230112호 공보(특허문헌 2)에서는, 탄탈계 재료의 적층 구조로 이루어지는 차광막, 예를 들면 기판측으로부터 TaN층／TaO층의 적층 구조로 이루어지는 차광막을 구비하는 바이너리 마스크 블랭크가 개시되어 있다. 탄탈계 재료는 크롬계 재료에 비해 차광 성능이 높아, 막 두께가 60㎚ 미만으로도, 일반적으로 필요로 되어 있는 OD＝3을 달성하는 것이 가능하다.
한편, 국제 공개 2005／124454 공보(특허문헌 3)에는, 광반투과막을 구비하는 마스크 블랭크가 개시되어 있다. 이 광반투과막은, 소정의 투과율만 노광광을 투과하는 특성을 갖고, 이 특성에 관해서는 종래의 하프톤형 위상 시프트막과 대략 마찬가지이다. 그러나, 이 광반투과막은, 광반투과막이 있는 광반투과부를 투과하는 노광광과 광반투과막이 없는 투광부를 투과하는 노광광과의 사이에서의 위상차가 작은 막이라고 하는 특성도 더불어 갖고 있다. 이 특성은, 종래의 하프톤형 위상 시프트 막과는 전혀 상이하다. 이 광반투과막을 구비하는 마스크 블랭크는, 인핸서 마스크를 제작하기 위해 사용되는 것이다.
그런데, 반도체 디바이스의 설계 사양에서 말하는 DRAM 하프 피치(hp) 45㎚ 이후의 세대의 바이너리형 마스크에서는, ArF 노광광의 파장 193㎚보다도 전사용 마스크 상의 전사 패턴의 선 폭 쪽이 작고, 또한 이에 대응하기 위한 초해상 기술을 채용한 것에 의해, 전사 패턴 영역(메인 패턴 영역)의 차광막 패턴의 막 두께가 두꺼우면, 전자계(EMF:Electro Magnetics Field) 효과에 기인하는 바이어스가 커진다고 하는 문제가 발생하고 있다. 전자계(EMF) 효과에 관한 바이어스는, 웨이퍼 상의 레지스트에의 전사 패턴 선 폭의 CD 정밀도에 큰 영향을 미친다. 이 때문에, 전자계 효과의 시뮬레이션을 행하고, EMF 바이어스에 의한 영향을 억제하기 위해, 전사용 마스크에 제작하는 전사 패턴의 보정을 행할 필요가 있다. 이 전사 패턴의 보정 계산은, EMF 바이어스가 클수록 복잡화된다. 또한, 보정 후의 전사 패턴도 EMF 바이어스가 클수록 복잡화되고, 전사 마스크 제작에 큰 부하가 가해진다. EMF에 기인하는 바이어스가 커짐으로써, 이들의 새로운 과제가 발생하고 있다.
바이너리 마스크의 마스크 설계에 있어서의 광학 시뮬레이션은, 설계된 전사 패턴이 피전사체(웨이퍼 상의 레지스트 등)에 설계한 바와 같이 노광 전사되도록, 추가 배치해야 할 OPC나 SRAF 등의 보정 패턴의 형상이나 패턴 선 폭의 보정량(바이어스량) 등을 산출하는 것을 큰 목적으로 하고 있다. 이 마스크 설계의 광학 시뮬레이션에 TMA(Thin Mask Analysis)가 있다. TMA는, 전사용 마스크의 차광막이, 막 두께가 제로에서 소정의 광학 농도를 갖고 있다고 하는 이상상(理想上)의 막으로서 보정 패턴의 형상이나 패턴 선 폭의 보정량을 산출하는 것이다. 이상상의 막으로 행하는 간단한 시뮬레이션이므로, 시뮬레이션의 계산 부하가 작다고 하는 큰 메리트가 있다. 그러나, EMF 효과에 대해서는 고려되어 있지 않은 시뮬레이션이므로, EMF 효과의 영향이 커지는 최근의 미세 패턴에서는, TMA의 시뮬레이션 결과만으로는 불충분하였다. 또한, EMF 바이어스라 함은, EMF 효과를 고려한 광학 시뮬레이션으로 산출한 바이어스량으로부터, TMA로 산출한 바이어스량을 빼서 산출할 수 있다.
본 발명자들은, 상기 전자계(EMF) 효과의 과제에 관하여, 예의 개발을 행하였다.
우선, EMF 효과의 영향이 작은 차광막이면, TMA의 시뮬레이션을 이용하기 쉬워져, EMF 바이어스의 보정 계산의 부하를 작게 할 수 있다고 하는 것에 착안하였다.
또한, EMF 효과의 영향이 작은 차광막에 대해 연구한 결과, 바이너리형 전사용 마스크의 경우에도, 차광막이 있는 차광부를 투과하는 노광광과 차광막이 없는 투광부를 투과하는 노광광과의 사이에서의 위상차(이하, 이 위상차를 간단히 위상차라고 함)가 관계되는 것이 판명되었다. 즉, 차광막의 위상차가 작아져 가는 것에 따라서, EMF 바이어스가 저감되는 것이 시뮬레이션에 의해 밝혀진 것이다.
차광막을 구성하는 층 중, 표면 반사 방지층은, 반사 방지 기능을 갖게 할 필요가 있으므로, 산소나 질소를 어느 정도 이상 함유시킬 필요가 있어, 필연적으로 굴절률이 높아진다. 이 때문에, 표면 반사 방지층은, 차광막의 위상차가 크게 플러스로 되는 방향으로 움직인다. 또한, 표면 반사 방지층은, 반사 방지 기능을 갖게 하기 위해서는, 어느 정도, 소쇠 계수 k가 작은 재료로 형성할 필요가 있다. 그리고, 차광층에서 차광막 전체의 차광 성능의 대부분을 확보해야만 하므로, 차광층은 소쇠 계수 k가 큰 재료로 형성할 필요가 있다.
이들을 고려한 결과, 우선, 차광층은, 굴절률 n이 작고, 또한 소쇠 계수 k가 큰 재료를 선정하는 것에 이르렀다. 이와 같은 특성을 갖는 재료로서는, 산소나 질소의 함유량이 비교적 적은 천이 금속 실리사이드를 들 수 있다. 최근, 헤이즈의 발생 등의 전사용 마스크의 수명이 짧았던 요인이 점차 배제되고 있어, 전사용 마스크의 사용 수명을 연장시키는 것이 중요해졌다. 전사용 마스크의 사용 수명을 더욱 연장시키기 위해서는, ArF 엑시머 레이저가 계속해서 조사되었을 때의 내성(이하, ArF 내광성이라 함)이 높은 재료를 차광막으로 사용할 필요가 있다. 천이 금속 실리사이드계의 재료는, ArF 내광성이 비교적 낮아, 이 점이 문제로 되어 있다. 한편, 탄탈계 재료는, 천이 금속 실리사이드계 재료만큼 굴절률 n을 작게 하는 것은 어렵지만, 소쇠 계수 k는 비교적 높고, 무엇보다도 ArF 내광성이 우수한 재료이다.
탄탈계 재료를 사용하고, 또한 EMF 바이어스가 작은 차광막에 대해, 예의 연구한 결과, 투광성 기판측으로부터, 탄탈과 질소를 함유하는 하층과 탄탈과 산소를 함유하는 상층의 적층 구조의 차광막에 있어서, 차광막의 위상차가 60도 이하이면, 그 차광막에 형성하는 전사 패턴(라인＆스페이스 패턴)의 피치가 전사 대상물 상(반도체 웨이퍼 상의 레지스트막 상)에서 90㎚이어도, EMF 바이어스를 10㎚ 이하로 억제할 수 있어, 매우 유효한 것을 밝혀냈다.
또한, 투광성 기판측으로부터, 탄탈과 질소를 함유하는 하층과 탄탈과 산소를 함유하는 상층의 적층 구조의 차광막에서, 광학 농도를 2.8 이상, 또한 위상차를 60도 이하로 하기 위해서는, 하층의 막 두께를 적어도 33㎚ 이상으로 할 필요가 있는 것을 밝혀냈다.
또한, 최근의 노광 장치의 진보에 의해, 차광막으로부터의 표면 반사가 노광 전사에 미치는 영향이 작아지고 있어, 종래보다도 표면 반사율이 다소 커도 허용되기 쉬운 경향이 있다. 이들을 고려하여, 차광막의 표면 반사율을 40％ 이하로 완화하여 설정하고, 검토한 결과, 상층의 막 두께는, 탄탈과 질소를 함유하는 하층과의 적층 구조의 경우, 3㎚ 이상이면, 표면 반사율을 40％ 이하로 억제할 수 있는 것을 밝혀냈다.
이상의 다방면으로부터의 검토 결과를 종합적으로 고려하여, 본 발명을 완성하기에 이르렀다.
본 발명은, 탄탈계 재료로 형성된 차광막으로서, 또한 EMF 바이어스가 충분히 저감되어 있음으로써, 전사 마스크 제작에 따른 다양한 부하를 크게 경감시킬 수 있고, 또한 전사용 마스크를 제작하였을 때에 ArF 노광광에 대한 내광성을 높일 수 있는 마스크 블랭크, 전사용 마스크, 이들의 제조 방법 등의 제공을 목적으로 한다. 본 발명은, 또한, 겹침 노광에 의한 누설광에 의해, 웨이퍼 상의 레지스트막이 노광되는 것을 억제할 수 있는 만큼의 광학 농도를 차광막에 확보한다고 하는 조건도 동시에 만족시킬 수 있는 마스크 블랭크, 전사용 마스크, 이들의 제조 방법 등의 제공을 목적으로 한다.
본 발명은, 이하의 구성을 갖는다.
(구성 1)
ArF 엑시머 레이저 노광광이 적용되는 바이너리형 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서, 상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고, 상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고, 상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고, 상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하인 것을 특징으로 하는 마스크 블랭크.
(구성 2)
상기 하층은, 굴절률 n이 2.0 미만, 또한 소쇠 계수 k가 2.0 이상인 것을 특징으로 하는 구성 1에 기재된 마스크 블랭크.
(구성 3)
상기 상층은, 소쇠 계수 k가 1.3 이상인 것을 특징으로 하는 구성 1 또는 2 중 어느 하나에 기재된 마스크 블랭크.
(구성 4)
구성 1 내지 3 중 어느 하나에 기재된 마스크 블랭크에 있어서의 상기 차광막을, 에칭에 의해 패터닝하는 에칭 공정을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
(구성 5)
ArF 엑시머 레이저 노광광이 적용되는 바이너리형의 전사용 마스크로서, 상기 전사용 마스크는, 투광성 기판 상에, 전사 패턴을 갖는 차광막을 갖고, 상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고, 상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고, 상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고, 상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하인 것을 특징으로 하는 전사용 마스크.
(구성 6)
상기 하층은, 굴절률 n이 2.0 미만, 또한 소쇠 계수 k가 2.0 이상인 것을 특징으로 하는 구성 5에 기재된 전사용 마스크.
(구성 7)
상기 상층은, 소쇠 계수 k가 1.3 이상인 것을 특징으로 하는 구성 5 또는 6 중 어느 하나에 기재된 전사용 마스크.
(구성 8)
상기 차광막에 형성되어 있는 전사 패턴에는, 하프 피치 45㎚ 이후의 라인 앤드 스페이스 패턴이 포함되어 있는 것을 특징으로 하는 구성 5 내지 7 중 어느 하나에 기재된 전사용 마스크.
(구성 9)
구성 5 내지 8 중 어느 하나에 기재된 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
(구성 10)
반도체 기판 상의 레지스트막에 전사되는 전사 패턴에는, 하프 피치 45㎚ 이후의 라인 앤드 스페이스 패턴이 포함되어 있는 것을 특징으로 하는 구성 9에 기재된 반도체 디바이스의 제조 방법
본 발명에 따르면, 탄탈계 재료로 형성된 차광막으로서, 또한 EMF 바이어스가 충분히 저감되어 있음으로써, 전사 마스크 제작에 따른 다양한 부하가 크게 경감될 수 있고, 또한 전사용 마스크를 제작하였을 때에 ArF 노광광에 대한 내광성을 높일 수 있다. 본 발명에 따르면, 또한, 겹침 노광에 의한 누설광에 의해, 웨이퍼 상의 레지스트막이 노광되는 것을 억제할 수 있는 만큼의 광학 농도를 차광막에 확보한다고 하는 조건도 동시에 만족시킬 수 있다.
도 1은, 위상차가 상이한 복수의 차광막에 있어서의 전사 패턴의 풀 피치와 EMF 바이어스와의 관계를 나타내는 그래프이다.
도 2는, 실시예 1에 있어서 상층 막 두께와 하층 막 두께를 각각 변화시켰을 때에, 토탈 위상 시프트, 토탈 OD, 표면 반사율이 각각 어떻게 변화되는지, 조사한 그래프이다.
도 3은, 실시예 2에 있어서 상층 막 두께와 하층 막 두께를 각각 변화시켰을 때에, 토탈 위상 시프트, 토탈 OD, 표면 반사율이 각각 어떻게 변화되는지, 조사한 그래프이다.
도 4는, 상층의 막 두께와 EMF 바이어스와의 관계를 나타내는 그래프이다.
도 5는, 본 발명의 마스크 블랭크의 일 실시 형태를 도시하는 모식적 단면도이다.
도 6a는, 본 발명의 일 실시예에 따른 전사용 마스크의 일 제조 공정을 설명하기 위한 모식적 단면도이다.
도 6b는, 본 발명의 일 실시예에 따른 전사용 마스크의 일 제조 공정을 설명하기 위한 모식적 단면도이다.
도 6c는, 본 발명의 일 실시예에 따른 전사용 마스크의 일 제조 공정을 설명하기 위한 모식적 단면도이다.
도 6d는, 본 발명의 일 실시예에 따른 전사용 마스크의 일 제조 공정을 설명하기 위한 모식적 단면도이다.
도 6e는, 본 발명의 일 실시예에 따른 전사용 마스크의 일 제조 공정을 설명하기 위한 모식적 단면도이다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 마스크 블랭크는, ArF 엑시머 레이저 노광광이 적용되는 바이너리형 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서, 상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고, 상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고, 상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고, 상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하인 것을 특징으로 한다(구성 1).
또한, 본 발명의 전사용 마스크는, ArF 엑시머 레이저 노광광이 적용되는 바이너리형의 전사용 마스크로서, 상기 전사용 마스크는, 투광성 기판 상에, 전사 패턴을 갖는 차광막을 갖고, 상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고, 상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고, 상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고, 상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하인 것을 특징으로 한다(구성 5).
상기한 각 구성에 따르면, 탄탈계 재료로 형성된 차광막으로서, 또한 EMF 바이어스가 충분히 저감되어 있음으로써, 전사 마스크 제작에 따른 다양한 부하를 크게 경감시킬 수 있고, 또한 전사용 마스크를 제작하였을 때에 ArF 노광광에 대한 내광성을 높일 수 있다. 본 발명에 따르면, 또한, 겹침 노광에 의한 누설광에 의해, 웨이퍼 상의 레지스트막이 노광되는 것을 억제할 수 있는 만큼의 광학 농도를 차광막에 확보한다고 하는 조건도 동시에 만족시킬 수 있다.
도 1은, 하층(차광층) 및 상층(표면 반사 방지층)의 적층 구조로 이루어지고, 다양한 위상차를 갖는 차광막(OD는 2.8 이상)에, 다양한 패턴 피치의 라인 앤드 스페이스 패턴(전사 패턴)을 갖는 전사용 마스크를 제작하여 대상물에 노광 전사한 경우에 생기는 EMF 바이어스를 시뮬레이션으로 산출한 결과이다. 이 시뮬레이션에서는, ArF 노광광의 조명 조건을 윤대 조명(Annular Illumination)으로 설정하여 산출하고 있다. 또한, 그래프 횡축의 피치는, 노광 전사된 대상물(반도체 웨이퍼 상의 레지스트막 등)에 전사되는 라인 앤드 스페이스 패턴의 풀 피치이다.
도 1로부터, 우선 말할 수 있는 것은, 어떤 위상차를 갖는 차광막에 있어서도, 라인 앤드 스페이스 패턴의 풀 피치가 작아짐에 따라 EMF 바이어스가 커져 있는 것이다. 특히, 풀 피치가 120㎚와 110㎚ 사이에서는 EMF 바이어스가 급격하게 상승한다. 이 때문에, 위상차가 60도 초과[예를 들면, 약 74.2도(도 1로부터 추측), 81도, 142도]의 차광막의 경우, 풀 피치 110㎚에 대응하는 EMF 바이어스가 10.0㎚를 초과해 버린다. 이에 대해, 위상차가 60도 이하(예를 들면 60도, 46도, 13도)의 차광막의 경우, 풀 피치 110㎚～90㎚에 대응하는 EMF 바이어스를 10.0㎚ 이하로 억제할 수 있어, 매우 유효하다.
또한, 위상차가 작은 차광막일수록, EMF 바이어스가 저감되어 있다.
또한, 패턴의 피치의 폭이 작아질수록, 위상차가 큰 차광막의 EMF 바이어스에 대해 위상차가 작은 차광막의 EMF 바이어스는, EMF 바이어스의 저감 정도는 커져 있다. 특히, 풀 피치가 100㎚와 90㎚ 사이에서, 위상차가 작은 차광막에서는, 위상차가 큰 차광막에 대해 EMF 바이어스가 상대적으로 크게 개선되어 있다. 이것을 바꾸어 말하면, 풀 피치가 100㎚와 90㎚ 사이에서는 위상차가 상이한 각 차광막간의 EMF 바이어스의 차가 확대된다. 예를 들면, 풀 피치가 100㎚와 90㎚ 사이에서는, 위상차가 13도(최소)와 142도(최대)인 차광막간의 EMF 바이어스의 차(최대값-최소값)는, 약 9.3㎚로부터 약 12.3㎚로 확대된다.
상술한 결과로부터, 차광막의 위상차를 작게 하는 것이, EMF 바이어스의 저감에 크게 기여하는 것은 명백하다.
단순화한 예로 말하면, 라인 앤드 스페이스 패턴의 경우, 90㎚의 풀 피치의 라인 앤드 스페이스 패턴에서는 스페이스 폭이 45㎚로 된다. EMF 바이어스가 45m인 경우, 노광 전사를 행하였을 때에 대상물 상에서 스페이스 부분이 찌부러져 버리게 되어, 패턴이 노광 전사되어 있지 않게 된다. 전사 대상물 상에 전사 패턴이 확실하게 노광 전사되는 것을 고려하면, EMF 바이어스는, 스페이스 폭의 약 1／4 이하(약 10㎚ 이하)로 억제하는 것이 바람직하다. 도 1의 풀 피치 90㎚의 라인 앤드 스페이스 패턴에서의 시뮬레이션 결과로는, 차광막의 위상차가 60도 이하가 아니면, EMF 바이어스가 10㎚ 이하로는 억제할 수 없다.
위상차가 작은 차광막을 형성하기 위해서는, 굴절률이 작은 재료를 이용할 필요가 있다. 그러나, 차광막에는, 일반적으로, 노광광에 대한 표면 반사를 억제하기 위한 표면 반사 방지층이 형성된다. 표면 반사 방지층의 재료에는, 산소나 질소를 비교적 많이 함유하는 굴절률이 큰 재료가 이용된다. 따라서, 이하에 설명하는 조건으로, 탄탈에 질소를 함유하는 재료로 이루어지는 하층(차광층)과 탄탈에 산소를 함유하는 재료로 이루어지는 상층(표면 반사 방지층)의 적층 구조로 이루어지는 차광막에 대해, 상층 막 두께와 하층 막 두께를 각각 변화시켰을 때에, 토탈 위상 시프트량(Φ), 토탈 OD, 표면 반사율이 각각 어떻게 변화되는지 조사한 그래프를 도 2, 도 3에 나타낸다.
이 시뮬레이션에서는, 상층의 재료를, n＝2.30, k＝1.32로 고정하고, 상층의 막 두께를 0～20㎚의 범위에서 변화시켰다. 또한, 하층의 재료는, 조건 1(n＝1.64, k＝2.14), 조건 2(n＝1.91, k＝2.43)로 각각 고정하고, 하층의 막 두께를 20～50㎚의 범위에서 각각 변화시켰다.
상술한 바와 같이, 차광막의 위상차가 60도 이하이면, 그 차광막에 형성되는 전사 패턴(라인＆스페이스 패턴)의 풀 피치가 전사 대상물 상(반도체 웨이퍼 상의 레지스트막 상)에서 90㎚이어도, EMF 바이어스를 10㎚ 이하로 억제할 수 있어, 매우 유효하다.
도 2, 도 3으로부터(특히 도 2로부터), 광학 농도를 2.8 이상, 또한 위상차를 60도 이하로 하기 위해서는, 하층의 막 두께를 적어도 33㎚ 이상으로 할 필요가 있는 것을 알 수 있다.
상술한 바와 같이, 최근의 노광 장치의 진보에 의해, 차광막으로부터의 표면 반사가 노광 전사에 미치는 영향이 작아지고 있어, 종래부터도 표면 반사율이 다소 커도 허용되기 쉬운 경향이 있다.
이들을 고려하여, 차광막의 표면 반사율을 40％ 이하로 완화하여 설정한 경우, 도 2, 도 3으로부터, 상층의 막 두께는, (탄탈과 질소를 함유하는 하층과의 적층 구조의 경우)3㎚ 이상이면, 표면 반사율을 40％ 이하로 억제할 수 있는 것을 알 수 있다.
본 발명에 있어서, 상기 하층(차광층)은, 굴절률 n이 2.0 미만, 또한 소쇠 계수 k가 2.0 이상인 것이 바람직하다(구성 2, 6).
본 발명에 있어서, 상기 하층(차광층)의 굴절률 n은, 차광층의 굴절률 n이 작을수록 EMF 바이어스를 저감시킬 수 있는 점에서, 1.90 이하가 바람직하고, 1.80 이하에서 보다 바람직하고, 1.70 이하이면 최적이다(도 2, 도 3 참조).
본 발명에 있어서, 상기 하층(차광층)의 소쇠 계수 k는, 광학 농도를 양호하게 갖게 하는 관점 및 EMF 바이어스를 작게 하는 관점에서, 2.0 이상인 것이 바람직하다. 또한, 소쇠 계수 k는, 2.1 이상인 것이 바람직하고, 2.2 이상, 2.3 이상, 또한 2.4 이상인 것이 더욱 바람직하다(도 2, 도 3 참조).
도 4는, 하층과 상층의 적층 구조의 차광막에 대해, 하층의 조건을 고정하고, 상층의 막 두께를 바꾸었을 때의 EMF 바이어스를 시뮤레이션한 결과이다. 이 시뮬레이션에서는, 상층의 재료를, n＝2.35, k＝0.99로 고정하고, 상층의 막 두께를 0～16㎚의 범위에서 2㎚씩 변화시켰다. 또한, 하층의 재료는, 조건 1(n＝1.50, k＝2.66, 막 두께 d＝40㎚), 조건 2(n＝1.50, k＝2.14, 막 두께 d＝50㎚)로 하였다. 하층의 재료와 막 두께는, 하층만으로도 소정의 광학 농도(OD 2.8 이상)를 확보할 수 있는 것으로 하였다. 전사용 마스크를 이용하여, 대상물에 노광 전사하는 전사 패턴은, 풀 피치가 80㎚의 라인 앤드 스페이스 패턴으로 하였다. ArF 노광광의 조명 조건은, 윤대 조명(Annular Illumination)으로 하였다. 이 결과로부터, 상층의 막 두께가 두꺼워질수록, EMF 바이어스가 커져 가는 것을 알 수 있다. 또한, 하층의 소쇠 계수 k가 커질수록(하층의 막 두께가 얇아질수록), EMF 바이어스가 작아지는 것을 알 수 있다.
본 발명에 있어서, 상기 하층(차광층)은, 예를 들면 도 2, 도 3으로부터, 막 두께가 50㎚ 이하인 것이 바람직하다. EMF 바이어스의 가일층의 억제의 관점에서는, 막 두께가 48㎚ 이하, 또한 46㎚ 이하, 44㎚ 이하, 43㎚ 이하, 42㎚ 이하, 41㎚ 이하인 것이 보다 바람직하다(도 2, 도 3 참조).
본 발명에 있어서, 상기 상층(표면 반사 방지층)은, 소쇠 계수 k가 1.3 이상인 것이 바람직하다(구성 3, 7).
반사 방지 기능이 양호하게 발휘되는 범위이면, 상층의 소쇠 계수 k를 높인 쪽이, 차광막 전체에서 요구되는 소정의 광학 농도를 확보하기 위해 필요해지는 하층의 막 두께를 보다 얇게 할 수 있기 때문이다.
본 발명에 있어서, 상기 상층(표면 반사 방지층)의 소쇠 계수 k는, 반사 방지 기능을 양호하게 갖게 하는 관점에서, 2.0 미만인 것이 바람직하다. 또한, 소쇠 계수 k는, 1.7 이하인 것이 바람직하고, 1.5 이하인 것이 더욱 바람직하다.
도 2, 도 3, 도 4로부터, 상층(표면 반사 방지층)의 막 두께가 얇아질수록, 차광막 전체의 위상차는 작아진다.
본 발명에 있어서, 상기 상층(표면 반사 방지층)의 굴절률 n은, 반사 방지 기능을 양호하게 갖게 하는 관점에서, 2.00 이상인 것이 바람직하다. 또한, 굴절률 n은, 2.10 이상, 또한 2.20 이상인 것이 바람직하다. 또한, 상층의 굴절률 n은, EMF 바이어스의 가일층의 억제의 관점에서는, 2.50 이하, 또한 2.40 이하, 2.30 이하인 것이 바람직하다(도 2, 도 3 참조).
본 발명에 있어서, 상기 상층(표면 반사 방지층)은, 예를 들면 도 2, 도 3으로부터, 막 두께가 15㎚ 이하인 것이 바람직하다. EMF 바이어스의 가일층의 억제의 관점에서는, 막 두께가 10㎚ 이하, 또한 6㎚ 이하, 5㎚ 이하, 4㎚ 이하인 것이 보다 바람직하다.
또한, 본 발명에 있어서, 상기 상층(표면 반사 방지층)은, 표면 반사 방지를 목적으로 하여 성막에 의해 형성되는 층이다. 본 발명에 있어서, 상기 상층(표면 반사 방지층)은, 표면 산화 처리에 의해 상기 차광막의 표면에 형성된 피막만의 구성이나, 가열 처리에 의해 상기 차광막의 표면에 형성된 피막만의 구성 등은 포함되지 않는다.
본 발명에 있어서, 상기 차광막 전체에서의 위상차는, 도 1, 도 2, 도 3의 결과 등에서 보아도, 60도([deg], [°]) 이하, 또한 50도 이하, 40도 이하, 30도 이하인 것이, EMF 바이어스의 억제의 관점에서 바람직하다.
본 발명에 있어서, 상기 차광막의 ArF 노광광에 대한 표면 반사율로서는, 40％ 이하인 것이 바람직하고, 35％ 이하이면 보다 바람직하고, 30％ 이하이면 더욱 바람직하다.
차광막의 ArF 노광광에 대한 표면 반사율이 40％를 초과하면, 차광막으로부터의 표면 반사가 노광 전사에 미치는 영향이 커지므로 바람직하지 못하다.
상기한 바와 같이, 본 발명은, 바이너리 마스크 및 바이너리 마스크 블랭크에서는 종래 착안되어 있지 않고 제어도 이루어져 있지 않은 차광막 전체에서의 위상차를 종전에 비해 억제함으로써, EMF 바이어스를 억제하고자 하는 발명이다.
또한, 본 발명은, 상층(표면 반사 방지층)에 의해 생기는 위상차가 작아지도록 설계함으로써, EMF 바이어스를 억제하고자 하는 발명이다.
또한, 본 발명은, 상층에 의해 생기는 위상차를 종전에 비해 크게 억제함으로써, EMF 바이어스를 억제하고자 하는 발명이다.
또한, 본 발명은, 상층의 막 두께를 종전에 비해 상당히 작게 함으로써, EMF 바이어스를 억제하고자 하는 발명이다.
본 발명에 있어서, 상기 차광막은, 하층(차광층) 및 상층(표면 반사 방지층)의 적층 구조로 이루어진다.
본 발명의 마스크 블랭크는, 예를 들면 도 5에 도시한 바와 같이, 투광성 기판(11) 상에, 하층(차광층)(13) 및 상층(표면 반사 방지층)(14)의 적층 구조로 이루어지는 차광막(12)을 구비한다.
본 발명에 있어서, 이면 반사 방지층을 갖지 않는 구조에 의해, 보다 박막화를 도모하는 것은, 전자계(EMF) 효과의 과제 개선에 유효하다.
본 발명에서는, 차광막은, 적어도 2층으로 구성되고, 탄탈에 질소를 함유하는 재료로 이루어지는 하층(차광층)과, 하층 상에 접하여 형성되고, 탄탈에 산소를 함유하는 재료로 이루어지는 상층(표면 반사 방지층)으로 이루어진다.
탄탈에 질소를 함유하는 재료로서는, 예를 들면 TaN, TaON, TaCN, TaBON, TaBN, TaBCN 등을 들 수 있다.
하층의 굴절률 n을 상승시키는, 혹은 소쇠 계수 k를 저하시키는 원소[특히, 산소, 질소, 탄소, 수소, 불활성 가스(헬륨, 아르곤, 크세논)]는 최대한 적게 하는 것이 바람직하다. 또한, 제반 특성이 크게 변하지 않는 범위이면, 이들 탄탈에 질소를 함유하는 재료에, 지르코늄, 하프늄, 니오븀 등의 금속을 함유시켜도 된다.
하층의 탄탈을 질화시킴으로써, 전사 마스크 제작 후의 차광막의 전사 패턴 측벽의 산화 방지를 도모할 수 있다. 또한, ArF 노광광에 대한 이면 반사율(투광성 기판과 하층과의 계면에서의 반사율)을 저감시킬 수 있다. 반면, 높은 차광 성능을 확보하기 위해서는, 가능한 한 질소의 함유량을 낮게 하는 것이 바람직하다. 이들의 점을 고려하면, 하층 중의 질소 함유량은, 1원자％ 이상 20원자％ 이하가 바람직하고, 5원자％ 이상 15원자％ 이하이면 보다 바람직하다.
탄탈에 산소를 함유하는 재료로서는, 예를 들면 TaO, TaON, TaBO, TaBON 등을 들 수 있다. 또한, 제반 특성이 크게 변하지 않는 범위이면, 이들 탄탈에 산소를 함유하는 재료에, 지르코늄, 하프늄, 니오븀 등의 금속을 함유시켜도 된다.
산소를 50원자％ 이상 함유하는 탄탈의 산화물로 이루어지는 표면 반사 방지층(상층)은, 반사 방지 효과가 우수하므로 바람직하다. 또한, 상층을 형성하는 재료 중의 산소 함유량은, 55원자％ 이상이면 보다 바람직하고, 60원자％ 이상이면 더욱 바람직하다.
본 발명에 있어서, 상기 상층 및 하층은, 스퍼터법에 의해 성막되는 것이 바람직하다. 하층 및 상층과 같은 박막의 굴절률 n이나 소쇠 계수 k로 하는 방법으로서는, 그 박막을 형성하는 재료의 조성을 조정하는 것을 우선 들 수 있다. 예를 들면, 재료 중의 산소 함유량을 증가시킴에 따라서, 소쇠 계수 k는 저하되는 경향이 있고, 재료 중의 질소 함유량을 증가시킴에 따라서, 굴절률 n은 상승하고, 소쇠 계수 k는 저하되는 경향이 있다. 그러나, 박막을 형성하는 재료의 조성만으로 굴절률 n이나 소쇠 계수 k가 결정되는 것은 아니다. 스퍼터 타깃에 인가하는 전력을 조정하는 것이나, 스퍼터 성막 시에 있어서의 스퍼터실 내의 성막 가스 압력을 조절하는 것 등에 의해서도, 굴절률 n이나 소쇠 계수 k를 조정할 수 있기 때문이다. 본 발명의 상층 및 하층은, 이들 방법을 복합적으로 이용하여, 원하는 굴절률 n 및 소쇠 계수 k를 갖도록 조정되어 있는 것이다.
본 발명에 있어서, 마스크 블랭크에는, 마스크 블랭크나, 레지스트막이 형성된 마스크 블랭크가 포함된다.
본 발명에 있어서, 전사 마스크에는, 위상 시프트 효과를 사용하지 않는 바이너리형 마스크, 레티클이 포함되고, 기판에 홈파기부를 형성하여 위상 시프트 효과를 발생시키는 홈파기 레벤손형 위상 시프트 마스크도 포함된다. 본 발명에서는, 인핸서 마스크, 위상 시프트 마스크는 포함되지 않는다.
본 발명의 마스크 블랭크는, 싱글 노광(Single Exposure), 더블 패터닝, 더블 노광에 이용되는 바이너리 마스크 블랭크에 적용할 수 있다.
또한, 더블 패터닝이라 함은, 웨이퍼에 대한 레지스트 도포, 노광, 현상, 레지스트 박리의 일련의 공정을 2회 행하고, 패터닝을 행하는 방법을 말한다. 즉, 웨이퍼 상의 레지스트에 대해서는, 종래의 싱글 노광과 동일하게, 1회의 전사 패턴의 노광이 행해지는 것이고, 누설광에 의한 겹침 노광 부분에서는 최대 4회분의 노광으로 된다.
더블 노광(DE:Double Exposure) 기술은, 웨이퍼 상의 레지스트막에, 1매째의 전사용 마스크에 의한 전사 패턴의 노광을 행한 후, 동일한 레지스트막에 대해 2매째의 전사용 마스크에 의한 전사 패턴의 노광을 더 행하는 것이다.
본 발명에 있어서, 레지스트는 화학 증폭형 레지스트인 것이 바람직하다. 고정밀도의 가공에 적합하기 때문이다.
본 발명은, 레지스트 막 두께 100㎚ 이하, 레지스트 막 두께 75㎚ 이하, 또한 레지스트 막 두께 50㎚를 목표로 하는 세대의 마스크 블랭크에 적용할 수 있다.
본 발명에 있어서, 레지스트는 전자선 묘화용의 레지스트인 것이 바람직하다. 고정밀도의 가공에 적합하기 때문이다.
본 발명은, 전자선 묘화에 의해 레지스트 패턴을 형성하는 전자선 묘화용 마스크 블랭크에 적용할 수 있다.
본 발명에 있어서, 투광성 기판으로서는, 합성 석영 기판, CaF2 기판, 소다 석회 글래스 기판, 무알카리 글래스 기판, 저열팽창 글래스 기판, 알루미노 실리케이트 글래스 기판 등을 들 수 있다.
본 발명의 전사용 마스크의 제조 방법은, 상기에 기재한 어느 하나의 구성의 마스크 블랭크에 있어서의 상기 차광막을, 에칭에 의해 패터닝하는 에칭 공정을 갖는 것을 특징으로 한다(구성 4).
또한, 본 발명의 전사용 마스크는, 상기 차광막에 형성되어 있는 전사 패턴에는, 하프 피치 45㎚ 이하의 라인 앤드 스페이스 패턴이 포함되어 있는 것을 특징으로 한다(구성 8).
상기 본 발명의 전사용 마스크에 따르면, EMF 바이어스가 저감된 차광막을 갖는 마스크 블랭크를 이용함으로써, 전사 마스크 제작에 따른 다양한 부하가 크게 경감된다. 또한, 본 발명의 전사 마스크는, 겹침 노광에 의한 누설광에 의해, 웨이퍼 상의 레지스트막이 노광되는 것을 억제할 수 있는 만큼의 광학 농도를 차광막에 확보한다고 하는 조건도 동시에 만족시킬 수 있다.
또한, 본 발명의 전사용 마스크는, 싱글 노광, 더블 패터닝, 더블 노광에 이용되는 전사 마스크에 적용할 수 있다.
본 발명의 반도체 디바이스의 제조 방법은, 상기한 어느 하나의 구성의 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 것을 특징으로 한다(구성 9).
또한, 본 발명의 반도체 디바이스의 제조 방법은, 반도체 웨이퍼 상에 형성되는 회로 패턴에는, 하프 피치 45㎚ 이하의 라인 앤드 스페이스 패턴이 포함되어 있는 것을 특징으로 한다(구성 10).
본 발명의 전사용 마스크는, 하프 피치 45㎚ 이하의 라인 앤드 스페이스의 패턴 전사 정밀도가 우수하고, 이 전사용 마스크를 이용하여, 하프 피치 45㎚ 이하의 라인 앤드 스페이스 패턴을 갖는 회로 패턴을 반도체 웨이퍼 상에 형성하는 데에 최적이다.
[실시예]
이하, 실시예에 의해, 본 발명을 더욱 구체적으로 설명한다.
(실시예 1)
(마스크 블랭크의 제조)
도 5에 도시한 바와 같이, 투광성 기판(11)으로서 사이즈 6인치×6인치, 두께 0.25인치의 합성 석영 글래스 기판을 이용하고, 투광성 기판(11) 상에, 차광막(12)으로서, TaN막[하층:차광층(13)], TaO막[상층:표면 반사 방지층(14)]을 각각 형성하였다.
구체적으로는, 투광성 기판(11) 상에, Ta 타깃을 이용하고, 크세논(Xe)과 질소(N2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 하층(TaN막)(13)을 42.5㎚의 막 두께로 형성하였다.
다음으로, 하층(13) 상에, Ta 타깃을 이용하고, 아르곤(Ar)과 산소(O2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 상층(TaO막)(14)을 5.5㎚의 막 두께로 형성하였다.
(평가)
차광막(12)의 합계 막 두께는 48㎚로 하였다. 차광막(12)의 광학 농도(OD)는 ArF 엑시머 레이저 노광광의 파장 193㎚에 있어서 3.02이었다.
차광막(12)은, 파장 193㎚에 있어서 표면 반사율이 30.5％이며, 이면 반사율이 38.8％이었다. 광학 농도(투과율) 및 반사율의 측정은, 분광 광도계를 이용하여 행하였다.
TaN막[하층(13)]은, 굴절률 n:1.64, 소쇠 계수 k:2.14이었다.
TaO막[상층(14)]은, 굴절률 n:2.30, 소쇠 계수 k:1.32이었다.
상기 차광막(12)에 대해, 상기 차광막(12)을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차(위상각)를 조사한 바, 위상차는 49도이었다.
실시예 1의 마스크 블랭크를 이용하여, ArF 노광광이 적용되고, 반도체 디바이스의 설계 사양에서 말하는 DRAM 하프 피치(hp) 45㎚의 라인 앤드 스페이스 패턴(L＆S)을 포함하는 전사 패턴을 갖는 바이너리 전사 마스크를 제작하는 데 있어서, EMF 바이어스를 조사하는 시뮬레이션을 행하였다. 그 결과, EMF 바이어스는, 윤대 조명(Annular Illumination)의 경우 7.85㎚이었다.
실시예 1에 있어서 상층(14)의 막 두께와 하층(13)의 막 두께를 각각 변화시켰을 때에, 차광막(12) 전체의 토탈 위상 시프트량(Φ), 토탈 OD, 표면 반사율이 각각 어떻게 변화되는지 조사한 그래프를 도 2에 나타낸다.
도 2로부터, 상층 막 두께, 하층 막 두께, 토탈 막 두께, 토탈 위상 시프트량, 토탈 OD, 표면 반사율을 종합적으로 검토, 고려할 필요가 있는 것을 알 수 있다.
또한, 도 2로부터, 예를 들면 차광막의 광학 농도가 2.8 이상, 차광막의 위상차가 60도 이하, 또한 차광막의 표면 반사율이 40％ 이하의 조건을 충족시킨 후에, 차광막의 위상차를 상대적으로 작게 할 수 있는 상층 막 두께 및 하층 막 두께(이들의 합으로부터 토탈 막 두께를 산출할 수 있음)를 용이하게 도출할 수 있어, 매우 유용하다.
또한, 도 2로부터, 예를 들면 차광막의 위상차가 최소로 되고(예를 들면 약 30도), 따라서 EMF 바이어스가 최소로 될 때의, 상층 막 두께, 하층 막 두께, 토탈 막 두께, 토탈 위상 시프트량, 토탈 OD, 표면 반사율을 용이하게 도출할 수 있어, 매우 유용하다.
(비교예 1)
(마스크 블랭크의 제조)
도 5에 도시한 바와 같이, 투광성 기판(11)으로서 사이즈 6인치×6인치, 두께 0.25인치의 합성 석영 글래스 기판을 이용하고, 투광성 기판(11) 상에, 차광막(12)으로서, TaN막[하층:차광층(13)], TaO막[상층:표면 반사 방지층(14)]을 각각 형성하였다.
구체적으로는, 투광성 기판(11) 상에, Ta 타깃을 이용하고, 크세논(Xe)과 질소(N2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 하층(TaN막)(13)을 44㎚의 막 두께로 형성하였다.
다음으로, 하층(13) 상에, Ta 타깃을 이용하고, 아르곤(Ar)과 산소(O2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 상층(TaO막)(14)을 15㎚의 막 두께로 형성하였다.
(평가)
차광막(12)의 합계 막 두께는 59㎚로 하였다. 차광막(12)의 광학 농도(OD)는 ArF 엑시머 레이저 노광광의 파장 193㎚에 있어서 3.54이었다.
차광막(12)은, 파장 193㎚에 있어서 표면 반사율이 21.6％이었다. 광학 농도(투과율) 및 반사율의 측정은, 분광 광도계를 이용하여 행하였다.
TaN막[하층(13)]은, 굴절률 n:1.64, 소쇠 계수 k:2.14이었다.
TaO막[상층(14)]은, 굴절률 n:2.30, 소쇠 계수 k:1.32이었다.
상기 차광막(12)에 대해, 상기 차광막(12)을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차(위상각)를 조사한 바, 위상차는 71도이었다.
비교예 1의 마스크 블랭크를 이용하여, ArF 노광광이 적용되고, 반도체 디바이스의 설계 사양에서 말하는 DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 전사 패턴을 갖는 바이너리 전사 마스크를 제작하는 데 있어서, EMF 바이어스를 조사하는 시뮬레이션을 행하였다. 그 결과, EMF 바이어스는, 윤대 조명(Annular Illumination)의 경우 15.5㎚이었다. 윤대 조명의 경우, EMF 바이어스가 10㎚보다 커져, 실효적인 바이어스 보정이 보다 복잡해진다. 바이어스 보정에 따른 시뮬레이션 시간이 걸리고, 또한 차광막(12)에 형성해야만 하는 보정 패턴의 형상이 보다 미세화되어, 복잡화된다. 즉, 비교예 1의 마스크 블랭크에서는, 윤대 조명이 적용되는 전사용 마스크에서는, DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 전사 패턴의 형성은 어려워진다.
(실시예 2)
(마스크 블랭크의 제조)
도 5에 도시한 바와 같이, 투광성 기판(11)으로서 사이즈 6인치×6인치, 두께 0.25인치의 합성 석영 글래스 기판을 이용하고, 투광성 기판(11) 상에, 차광막(12)으로서, TaN막[하층:차광층(13)], TaO막[상층:표면 반사 방지층(14)]을 각각 형성하였다.
구체적으로는, 투광성 기판(11) 상에, Ta 타깃을 이용하고, 크세논(Xe)과 질소(N2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 하층(TaN막)(13)을 42.0㎚의 막 두께로 형성하였다.
다음으로, 하층(13) 상에, Ta 타깃을 이용하고, 아르곤(Ar)과 산소(O2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 상층(TaO막)(14)을 3.0㎚의 막 두께로 형성하였다.
(평가)
차광막(12)의 합계 막 두께는 45㎚로 하였다. 차광막(12)의 광학 농도(OD)는 ArF 엑시머 레이저 노광광의 파장 193㎚에 있어서 3.01이었다.
차광막(12)은, 파장 193㎚에 있어서 표면 반사율이 38.2％이었다. 광학 농도(투과율) 및 반사율의 측정은, 분광 광도계를 이용하여 행하였다.
TaN막[하층(13)]은, 굴절률 n:1.91, 소쇠 계수 k:2.43이었다.
TaO막[상층(14)]은, 굴절률 n:2.30, 소쇠 계수 k:1.32이었다.
상기 차광막(12)에 대해, 상기 차광막(12)을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차(위상각)를 조사한 바, 위상차는 58도이었다.
실시예 2의 마스크 블랭크를 이용하여, ArF 노광광이 적용되고, 반도체 디바이스의 설계 사양에서 말하는 DRAM 하프 피치(hp) 45㎚의 라인 앤드 스페이스 패턴(L＆S)을 포함하는 전사 패턴을 갖는 바이너리 전사 마스크를 제작하는 데 있어서, EMF 바이어스를 조사하는 시뮬레이션을 행하였다. 그 결과, EMF 바이어스는, 윤대 조명(Annular Illumination)의 경우 7.98㎚이었다.
실시예 2에 있어서 상층(14)의 막 두께와 하층(13)의 막 두께를 각각 변화시켰을 때에, 차광막(12) 전체의 토탈 위상 시프트량(Φ), 토탈 OD, 표면 반사율이 각각 어떻게 변화되는지 조사한 그래프를 도 3에 나타낸다.
도 3으로부터, 상층 막 두께, 하층 막 두께, 토탈 막 두께, 토탈 위상 시프트량, 토탈 OD, 표면 반사율을 종합적으로 검토, 고려할 필요가 있는 것을 알 수 있다.
또한, 도 3으로부터, 예를 들면 차광막의 광학 농도가 2.8 이상, 차광막의 위상차가 60도 이하, 또한 차광막의 표면 반사율이 40％ 이하의 조건을 충족시킨 후에, 차광막의 위상차를 상대적으로 작게 할 수 있는 상층 막 두께 및 하층 막 두께(이들의 합으로부터 토탈 막 두께를 산출할 수 있음)를 용이하게 도출할 수 있어, 매우 유용하다.
또한, 도 3으로부터, 예를 들면 차광막의 위상차가 최소로 되고(약 52도), 따라서 EMF 바이어스가 최소로 될 때의, 상층 막 두께, 하층 막 두께, 토탈 막 두께, 토탈 위상 시프트량, 토탈 OD, 표면 반사율을 용이하게 도출할 수 있어, 매우 유용하다.
또한, 도 2와 도 3의 비교로부터, 도 2에서는, 차광막의 광학 농도가 2.8 이상, 차광막의 위상차가 60도 이하, 또한 차광막의 표면 반사율이 40％ 이하의 조건을 충족시키는 상층 막 두께 및 하층 막 두께의 범위가 도 3에 비해 넓고, 상층 막 두께 및 하층 막 두께를 변화시킴으로써, 토탈 위상 시프트량, 토탈 OD, 표면 반사율을 종합적으로 조정할 수 있어, 유용하다.
(비교예 2)
(마스크 블랭크의 제조)
도 5에 도시한 바와 같이, 투광성 기판(11)으로서 사이즈 6인치×6인치, 두께 0.25인치의 합성 석영 글래스 기판을 이용하고, 투광성 기판(11) 상에, 차광막(12)으로서, TaN막[하층:차광층(13)], TaO막[상층:표면 반사 방지층(14)]을 각각 형성하였다.
구체적으로는, 투광성 기판(11) 상에, Ta 타깃을 이용하고, 크세논(Xe)과 질소(N2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 하층(TaN막)(13)을 44㎚의 막 두께로 형성하였다.
다음으로, 하층(13) 상에, Ta 타깃을 이용하고, 아르곤(Ar)과 산소(O2)의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, 상층(TaO막)(14)을 9㎚의 막 두께로 형성하였다.
차광막(12)의 합계 막 두께는 53㎚로 하였다. 차광막(12)의 광학 농도(OD)는 ArF 엑시머 레이저 노광광의 파장 193㎚에 있어서 3.36이었다.
(평가)
차광막(12)은, 파장 193㎚에 있어서 표면 반사율이 25.4％이었다. 광학 농도(투과율) 및 반사율의 측정은, 분광 광도계를 이용하여 행하였다.
TaN막[하층(13)]은, 굴절률 n:1.91, 소쇠 계수 k:2.43이었다.
TaO막[상층(14)]은, 굴절률 n:2.30, 소쇠 계수 k:1.32이었다.
상기 차광막(12)에 대해, 상기 차광막(12)을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차(위상각)를 조사한 바, 위상차는 79도이었다.
비교예 2의 마스크 블랭크를 이용하여, ArF 노광광이 적용되고, 반도체 디바이스의 설계 사양에서 말하는 DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 전사 패턴을 갖는 바이너리 전사 마스크를 제작하는 데 있어서, EMF 바이어스를 조사하는 시뮬레이션을 행하였다. 그 결과, EMF 바이어스는, 윤대 조명(Annular Illumination)의 경우 12.5㎚이었다. 윤대 조명의 경우, EMF 바이어스가 1O㎚보다 커져, 실효적인 바이어스 보정이 보다 복잡해진다. 바이어스 보정에 따른 시뮬레이션 시간이 걸리고, 또한 차광막(12)에 형성해야만 하는 보정 패턴의 형상이 보다 미세화되어, 복잡화된다. 즉, 비교예 2의 마스크 블랭크에서는, 윤대 조명이 적용되는 전사용 마스크에서는, DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 전사 패턴의 형성은 어려워진다.
(전사용 마스크의 제작)
다음으로, 상기한 Ta계 차광막 마스크 블랭크를 이용한 전사용 마스크의 제작에 대해 설명한다.
도 6a에 도시한 바와 같이, 차광막(12) 상에 레지스트막(전자선 묘화용 화학 증폭형 레지스트 PRL009:후지 필름 일렉트로닉스 머테리얼사제)(23)을 스핀 코트에 의해 도포한다.
다음으로, 도 6b 및 도 6c에 도시한 바와 같이, 레지스트막(23)에 대해, 원하는 패턴을 노광한 후, 소정의 현상액으로 현상하여 레지스트 패턴(23a)을 형성한다.
다음으로, 도 6d에 도시한 바와 같이, 상기 레지스트 패턴(23a)을 마스크로 하여, 차광막(12)에 대해, 상층(14)에 대해서는 불소계 가스(CHF3 등)를 이용한 드라이 에칭을 행하고[이때, 하층(13)의 표면도 다소 에칭됨], 하층(13)에 대해서는 염소 가스(Cl2 등)를 이용한 드라이 에칭을 행하여, 차광막 패턴(12a)을 형성한다.
마지막으로, 도 6e에 도시한 바와 같이, 잔존하는 레지스트 패턴을 박리하여 전사용 마스크(20)를 얻는다.
본 발명의 전사 마스크는, 차광막이 탄탈계 재료로 이루어지므로, 차광막이 몰리브덴실리사이드계 재료로 이루어지는 경우에 비해, ArF 엑시머 레이저가 적용되는 노광광에 대해, 내구성이 있다. 따라서, 마스크 치수 변화가 작고, 수명이 길어 높은 신뢰성을 얻을 수 있다.
다음으로, 상기 실시예 1, 2에서 얻어진 바이너리형 전사용 마스크를 이용하여, 전사 대상물인 반도체 웨이퍼 상의 레지스트막에 대해, 전사 패턴을 노광 전사하는 공정을 행하였다. 노광 장치에는, ArF 엑시머 레이저를 광원으로 하는 윤대 조명(Annular Illumination)이 이용된 액침 방식의 것이 이용되었다. 구체적으로는, 노광 장치의 마스크 스테이지에, 실시예 1의 바이너리형 전사용 마스크를 세트하고, 반도체 웨이퍼 상의 ArF 액침 노광용의 레지스트막에 대해, 노광 전사를 행하였다. 노광 후의 레지스트막에 대해, 소정의 현상 처리를 행하고, 레지스트 패턴을 형성하였다. 또한, 레지스트 패턴을 이용하여, 반도체 웨이퍼 상에 DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 회로 패턴을 형성하였다. 마찬가지로, 실시예 2의 바이너리형 전사용 마스크에 대해서도 마찬가지로 하여, 다른 반도체 웨이퍼 상의 ArF 액침 노광용의 레지스트막에 대해, 각각 동일한 노광 전사, 처리를 행하고, 반도체 웨이퍼 상에 DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 회로 패턴을 각각 형성하였다.
얻어진 실시예 1, 2의 반도체 웨이퍼 상의 회로 패턴을 전자 현미경(TEM)으로 확인한 바, 어느 실시예에서 제조한 회로 패턴도 DRAM 하프 피치(hp) 45㎚의 L＆S의 사양을 충분히 만족시키고 있었다. 즉, 실시예 1, 2의 바이너리형 전사용 마스크는, 윤대 조명(Annular Illumination)을 광원으로 하는 노광 방식이어도, 반도체 웨이퍼 상에 DRAM 하프 피치(hp) 45㎚의 L＆S를 포함하는 회로 패턴을 전사하는 것이 충분히 가능한 것을 확인할 수 있었다.
이상, 본 발명을 실시 형태나 실시예를 이용하여 설명하였지만, 본 발명의 기술적 범위는, 상기 실시 형태나 실시예에 기재된 범위로 한정되지는 않는다. 상기 실시 형태나 실시예에, 다양한 변경 또는 개량을 가하는 것이 가능한 것은, 당업자에게 명백하다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 특허청구범위의 기재로부터 명백하다.

Claims (10)

  1. ArF 엑시머 레이저 노광광이 적용되는 바이너리형 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서,
    상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고,
    상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고,
    상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고,
    상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하인 것을 특징으로 하는 마스크 블랭크.
  2. 제1항에 있어서, 상기 하층은, 굴절률 n이 2.0 미만, 또한 소쇠 계수 k가 2.0 이상인 것을 특징으로 하는 마스크 블랭크.
  3. 제1항에 있어서, 상기 상층은, 소쇠 계수 k가 1.3 이상인 것을 특징으로 하는 마스크 블랭크.
  4. 제1항에 기재된 마스크 블랭크에 있어서의 상기 차광막을, 에칭에 의해 패터닝하는 에칭 공정을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
  5. ArF 엑시머 레이저 노광광이 적용되는 바이너리형의 전사용 마스크로서,
    상기 전사용 마스크는, 투광성 기판 상에, 전사 패턴을 갖는 차광막을 갖고,
    상기 차광막은, 하층 및 상층의 적층 구조로 이루어지고, 상기 노광광에 대한 광학 농도가 2.8 이상이고,
    상기 하층은, 탄탈에 질소를 함유하는 재료로 이루어지고, 막 두께가 33㎚ 이상이고,
    상기 상층은, 탄탈에 산소를 함유하는 재료로 이루어지고, 막 두께가 3㎚ 이상이고,
    상기 차광막을 투과한 노광광과 상기 차광막의 막 두께와 동일한 거리만큼 공기 중을 투과한 노광광과의 사이에서의 위상차가 60도 이하인 것을 특징으로 하는 전사용 마스크.
  6. 제5항에 있어서, 상기 하층은, 굴절률 n이 2.0 미만, 또한 소쇠 계수 k가 2.0 이상인 것을 특징으로 하는 전사용 마스크.
  7. 제5항에 있어서, 상기 상층은, 소쇠 계수 k가 1.3 이상인 것을 특징으로 하는 전사용 마스크.
  8. 제5항에 있어서, 상기 차광막에 형성되어 있는 전사 패턴에는, 하프 피치 45㎚ 이후의 라인 앤드 스페이스 패턴이 포함되어 있는 것을 특징으로 하는 전사용 마스크.
  9. 제5항에 기재된 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 제9항에 있어서, 반도체 기판 상의 레지스트막에 전사되는 전사 패턴에는, 하프 피치 45㎚ 이후의 라인 앤드 스페이스 패턴이 포함되어 있는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020120101529A 2011-09-14 2012-09-13 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 KR101943107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-200195 2011-09-14
JP2011200195 2011-09-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006854A Division KR102011239B1 (ko) 2011-09-14 2019-01-18 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130029350A true KR20130029350A (ko) 2013-03-22
KR101943107B1 KR101943107B1 (ko) 2019-01-28

Family

ID=47830125

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120101529A KR101943107B1 (ko) 2011-09-14 2012-09-13 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
KR1020190006854A KR102011239B1 (ko) 2011-09-14 2019-01-18 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190006854A KR102011239B1 (ko) 2011-09-14 2019-01-18 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법

Country Status (4)

Country Link
US (2) US8715892B2 (ko)
JP (2) JP6058318B2 (ko)
KR (2) KR101943107B1 (ko)
TW (2) TWI604262B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138676B2 (ja) * 2013-12-27 2017-05-31 Hoya株式会社 位相シフトマスクブランク及びその製造方法、並びに位相シフトマスクの製造方法
WO2018037863A1 (ja) * 2016-08-26 2018-03-01 Hoya株式会社 マスクブランク、転写用マスク及び半導体デバイスの製造方法
SG10202103395QA (en) * 2017-06-14 2021-05-28 Hoya Corp Mask blank, method for producing transfer mask and method for producing semiconductor device
KR102624206B1 (ko) * 2021-02-25 2024-01-15 인하대학교 산학협력단 ArF 위상반전 블랭크 마스크용 차광막 제조 방법 및 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246299A (ja) * 2001-02-20 2002-08-30 Oki Electric Ind Co Ltd 反射型露光マスク、反射型露光マスクの製造方法、及び半導体素子
JP2009244793A (ja) * 2008-03-31 2009-10-22 Hoya Corp フォトマスクブランク、フォトマスク及びその製造方法
WO2010113475A1 (ja) * 2009-03-31 2010-10-07 Hoya株式会社 マスクブランクおよび転写用マスク
JP2011059502A (ja) * 2009-09-11 2011-03-24 Hoya Corp フォトマスクブランクおよびフォトマスクの製造方法
JP2011081356A (ja) * 2009-08-25 2011-04-21 Hoya Corp マスクブランク、転写用マスクおよびこれらの製造方法
JP2011100108A (ja) * 2009-10-06 2011-05-19 Hoya Corp マスクブランク、転写用マスク、および転写用マスクセット

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149123B1 (ko) 2004-06-16 2012-05-25 호야 가부시키가이샤 광반투과막, 포토마스크 블랭크 및 포토마스크, 및 광반투과막의 설계 방법
JP4881633B2 (ja) 2006-03-10 2012-02-22 凸版印刷株式会社 クロムレス位相シフトマスク用フォトマスクブランク、クロムレス位相シフトマスク、及びクロムレス位相シフトマスクの製造方法
JP4845978B2 (ja) 2008-02-27 2011-12-28 Ｈｏｙａ株式会社 フォトマスクブランクおよびフォトマスク並びにフォトマスクの製造方法
WO2010113787A1 (ja) * 2009-03-31 2010-10-07 Hoya株式会社 マスクブランク及び転写用マスクの製造方法
JP2010276960A (ja) * 2009-05-29 2010-12-09 Toshiba Corp 位相シフトマスク又はそのマスクデータの作成方法、及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246299A (ja) * 2001-02-20 2002-08-30 Oki Electric Ind Co Ltd 反射型露光マスク、反射型露光マスクの製造方法、及び半導体素子
JP2009244793A (ja) * 2008-03-31 2009-10-22 Hoya Corp フォトマスクブランク、フォトマスク及びその製造方法
WO2010113475A1 (ja) * 2009-03-31 2010-10-07 Hoya株式会社 マスクブランクおよび転写用マスク
JP2011081356A (ja) * 2009-08-25 2011-04-21 Hoya Corp マスクブランク、転写用マスクおよびこれらの製造方法
JP2011059502A (ja) * 2009-09-11 2011-03-24 Hoya Corp フォトマスクブランクおよびフォトマスクの製造方法
JP2011100108A (ja) * 2009-10-06 2011-05-19 Hoya Corp マスクブランク、転写用マスク、および転写用マスクセット

Also Published As

Publication number Publication date
US9354509B2 (en) 2016-05-31
US8715892B2 (en) 2014-05-06
JP2017072848A (ja) 2017-04-13
TWI550335B (zh) 2016-09-21
TWI604262B (zh) 2017-11-01
US20140205937A1 (en) 2014-07-24
JP2013076989A (ja) 2013-04-25
TW201642014A (zh) 2016-12-01
JP6321125B2 (ja) 2018-05-09
KR102011239B1 (ko) 2019-08-14
JP6058318B2 (ja) 2017-01-11
TW201331698A (zh) 2013-08-01
KR101943107B1 (ko) 2019-01-28
KR20190010686A (ko) 2019-01-30
US20130065165A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
KR102011239B1 (ko) 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
TWI481949B (zh) 光罩基底、光罩及此等之製造方法
JP5602930B2 (ja) マスクブランクおよび転写用マスク
JP5282507B2 (ja) ハーフトーン型ｅｕｖマスク、ハーフトーン型ｅｕｖマスクの製造方法、ハーフトーン型ｅｕｖマスクブランク及びパターン転写方法
TWI598679B (zh) 半導體裝置之製造方法
TW201704848A (zh) 半色調相位移空白光罩、半色調相位移光罩及圖型曝光方法
JP5317310B2 (ja) マスクブランク及び転写用マスクの製造方法
KR20180026766A (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
CN111344633B (zh) 掩模坯料、相移掩模及制造方法、半导体器件的制造方法
JP5476679B2 (ja) ハーフトーン型ｅｕｖマスク及びハーフトーン型ｅｕｖマスクの製造方法
KR20100048903A (ko) 포토마스크 블랭크, 포토마스크 및 그 제조 방법
KR102660488B1 (ko) 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법
JP7059679B2 (ja) 反射型フォトマスクブランク及び反射型フォトマスク
JP2019207359A (ja) マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法
JP5596111B2 (ja) 半導体デバイスの製造方法
CN113242995A (zh) 掩模坯料、相移掩模及半导体器件的制造方法
JP2020042208A (ja) マスクブランク、転写用マスクおよび半導体デバイスの製造方法
JP5775631B2 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant