KR20130018773A - 스핀-토크 자기 랜덤 액세스 메모리내에서 수직이방성을 위한 시드층과 자유자기층 - Google Patents
스핀-토크 자기 랜덤 액세스 메모리내에서 수직이방성을 위한 시드층과 자유자기층 Download PDFInfo
- Publication number
- KR20130018773A KR20130018773A KR1020127026965A KR20127026965A KR20130018773A KR 20130018773 A KR20130018773 A KR 20130018773A KR 1020127026965 A KR1020127026965 A KR 1020127026965A KR 20127026965 A KR20127026965 A KR 20127026965A KR 20130018773 A KR20130018773 A KR 20130018773A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- free magnetic
- magnetic layer
- stack
- spin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
- H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
자기층은 적어도 탄탈륨 (tantalum)을 포함하는 시드층과 적어도 철 (iron)을 포함하는 자유자기층을 포함한다. 상기 자유자기층은 상기 시드층의 상부에서 성장되고 상기 자유자기층은 수직으로 자화된다. 상기 자기층은 자기터널접합 (MTJ) 스택 내에 포함될 수 있다.
Description
본 발명은 자기 랜덤 액세스 메모리 (magnetic random access memory, 이하 MRAM으로 칭함)에 관한 것으로, 특히, 수직이방성 (perpendicular anisotropy)을 위해 시드층 (seed layer)과 자유자기층 (free magnetic layer)을 갖는 스핀-토크 메모리를 위한 최적화된 재료들 (optimized materials)에 관한 것이다.
도 1 및 도 2에 도시한 바와 같이, 스핀 토크 MRAM 디바이스는 자기터널접합 (magnetic tunnel junction, 이하 MTJ로 칭함) 스택 (stack)에서 핀층 (pinned layer), 터널장벽층 (tunnel barrier layer) 및 자유층을 포함하는 두 개의 터미널을 갖는 스핀-토크 기반의 메모리 엘리먼트 (element)를 사용한다. 예를 들면, 도 1에서, MTJ 스택 (10)은 핀층 (12), 터널장벽층 (14) 그리고 자유자기층 (16)을 포함한다. 핀층 (12)의 자화 (magnetization)는 한쪽 방향으로 고정된다 (가령, 도 1에서 도시한 바와 같이 수평방향에서는 오른쪽으로, 혹은 도 2에서 도시한 바와 같이 수직방향에서는 위로 향하는 쪽이다). MTJ 스택 (10)을 아래로부터 위로 통과하는 전류는 자유자기층 (16)을 핀층 (12)에 평행 (parallel)이 되도록 하는 반면에, MTJ 스택 (10)을 위로부터 아래로 통과하는 전류는 자유자기층 (16)을 핀층 (12)에 역평행 (anti-parallel)이 되도록 한다. 디바이스의 저항을 판독하기 위하여 어느쪽 방향이던지 아주 작은 전류를 흘리는데, 이 때 디바이스의 저항은 자유층 (16) 및 핀층 (12)의 상대적인 정렬방향(the relative orientations)에 따라 달라진다. 도 1 에서 도시한 바와 같이, 자유자기층 (16)과 핀층 (12)는 플레인(plane)에 자화가 일어나게 하는데, 이는 높은 스위칭 전류들을 가져올 수 있다.
도 2는 MTJ 스택 (20)의 예인데 이것은 핀층 (22), 터널장벽층 (24) 그리고 자유자기층 (26)을 포함하며 자유자기층 (26)과 핀층 (22)의 자화는 플레인에 대하여 수직으로 일어난다. 층들 (22)와 (26)은 수직자기이방성 (perpendicular magnetic anisotropy, 이하 PMA로 칭함)을 갖는다. MTJ 스택 (20)과 관련된 문제들은 수직이방성을 갖는 자성재료들이 너무적다는 것과 이들 이 재료들을 스핀-토크 MRAM 디바이스에 사용하기에는 기본적인 문제가 있다는 것이다. 예를 들면, 어떤 재료들은 MTJ 스택의 터널장벽층에서 낮은 자기저항 (magnetoresistance, 이하 MR로 칭함)을 가지며 다른 재료들은 500C 정도의, 고온에서 성장되어야 한다.
본 발명은 MTJ 스택들에 수직자기이방성을 갖고 MTJ 스택의 터널장벽층에 높은 MR을 제공하며 또한 실온에서 성장될 수 있는 최적재료의 선택을 제공한다.
본 발명의 한 실시예에 따라 자기층이 제공된다. 상기 자기층은 적어도 탄탈륨 (tantalum)을 포함하는 시드층과 적어도 철 (iron)을 포함하는 자유자기층을 포함한다. 상기 자유자기층은 상기 시드층의 상부 (top)에서 성장되고 상기 자유자기층은 수직으로 자화된다 (perpendicularly magnetized).
본 발명의 하나의 실시예에 따라, MTJ 스택이 제공된다. 상기 MTJ 스택은 적어도 탄탈륨을 포함하는 시드층과 적어도 철을 포함하는 자유자기층을 포함한다. 상기 자유자기층은 상기 시드층의 상부에서 성장되고 상기 자유자기층은 수직으로 자화된다.
본 발명의 또다른 실시예에 따라, 스핀-토크 기반의 MRAM 디바이스가 제공된다. 상기 스핀-토크 기반의 MRAM 디바이스는 탄탈륨을 포함하는 시드층과 적어도 철을 포함하는 자유자기층을 포함하는 MTJ 스택을 포함한다. 상기 자유자기층은 상기 시드층의 상부에서 성장되고 상기 자유자기층은 수직으로 자화된다.
본 발명의 또다른 실시예에 따라, 스핀-토크 MRAM 디바이스가 제공된다. 상기 스핀-토크 기반의 MRAM은 각기 탄탈륨을 포함하는 복수의 시드층과 적어도 철을 포함하는 복수의 자유자기층을 포함하는 다층 (multi-layer) MTJ 스택을 포함하는데 복수의 자유자기층의 각 자유자기층은 복수의 시드층의 각 시드층 상부에 적층방식 (stacked manner) 으로 성장되고 복수의 자유자기층의 각 자유자기층은 수직으로 자화된다.
본 발명의 기술들에 의해서 추가적인 특징들과 장점들이 실현된다. 본 발명의 다른 실시예들이 이하에서 상세히 설명되고 청구된 발명 (claimed invention) 의 한 부분으로 포함될 것이다. 본 발명의 장점들과 특징들을 좀 더 잘 이해하기 위하여, 발명의 상세한 설명과 도면들을 참조한다.
본 발명의 주제 (subject matter) 는 본 명세서 마지막의 청구범위에서 특별히 명확하게 기재되어 있다. 본 발명의 전술한 기타 특징들 및 장점들은 이하에 첨부된 도면들을 참조하여 기술된 상세한 설명에서 잘 알 수 있다.
도 1과 2는 종래의 MTJ 스택을 도시한 다이어그램이다.
도 3은 본 발명의 실시예 내에서 구현될 수 있는 MTJ 스택의 시드층과 자유자기층을 도시한 다이어그램이다.
도 4는 본 발명의 다른 실시예 내에서 구현될 수 있는 터널장벽층을 포함하는 도 3의 MTJ 스택을 도시한 다이어그램이다.
도 5는 본 발명의 실시예 내에서 구현될 수 있는 MTJ 스택의 시드층과 자유자기층 간에 형성된 철로 이루어진 제 1 인터페이스 재료층을 도시한 다이어그램이다.
도 6은 본 발명의 실시예 내에서 구현될 수 있는 터널장벽층 상에 형성된 철로 이루어진 제 2 인터페이스 재료층을 도시한 다이어그램이다.
도 7은 본 발명의 실시예 내에서 구현될 수 있는 다층 MTJ 스택을 도시한 다이어그램이다.
도 8은 본 발명의 실시예 내에서 구현될 수 있는 MTJ 스택을 포함하는 MRAM 디바이스를 도시한 다이어그램이다.
도 9는 자유자기층의 단위면적당 자기모멘트와 자유자기층의 이방성장 (anisotropy field (Hk))을 도시한 그래프이다.
도 1과 2는 종래의 MTJ 스택을 도시한 다이어그램이다.
도 3은 본 발명의 실시예 내에서 구현될 수 있는 MTJ 스택의 시드층과 자유자기층을 도시한 다이어그램이다.
도 4는 본 발명의 다른 실시예 내에서 구현될 수 있는 터널장벽층을 포함하는 도 3의 MTJ 스택을 도시한 다이어그램이다.
도 5는 본 발명의 실시예 내에서 구현될 수 있는 MTJ 스택의 시드층과 자유자기층 간에 형성된 철로 이루어진 제 1 인터페이스 재료층을 도시한 다이어그램이다.
도 6은 본 발명의 실시예 내에서 구현될 수 있는 터널장벽층 상에 형성된 철로 이루어진 제 2 인터페이스 재료층을 도시한 다이어그램이다.
도 7은 본 발명의 실시예 내에서 구현될 수 있는 다층 MTJ 스택을 도시한 다이어그램이다.
도 8은 본 발명의 실시예 내에서 구현될 수 있는 MTJ 스택을 포함하는 MRAM 디바이스를 도시한 다이어그램이다.
도 9는 자유자기층의 단위면적당 자기모멘트와 자유자기층의 이방성장 (anisotropy field (Hk))을 도시한 그래프이다.
도 3을 참조하면, 자기층이 제공된다. 도 3에서 도시한 것과 같이, 상기 자기층은 적어도 탄탈륨을 포함하는 시드층 (102)를 포함한다. 이와 달리 (Alternatively), 시드층 (102) 는 탄탈륨과 마그네슘 (magnesium, (Mg)) 을 포함할 수 있는데, 마그네슘은 조성물의 50% 이하이다. 상기 자기층은 적어도 철 (Fe)을 포함하는 자유자기층 (104)를 더 포함한다. 본 발명의 한 실시예에 따라, 자유자기층 (104)는 시드층 (102)의 상부에서 성장되고 자유자기층 (104)는 수직으로 자화된다. 본 발명의 한 실시예에 따라 도 3에서 도시한 자기층 (104)는 가령, 도 8에서 도시된 바와 같이 MTJ 스택내에 포함될 수 있다. 본 발명의 한 실시예에 따라, 시드층 (102)는 적어도 80%의 탄탈륨을 포함하고 자유자기층 (104)는 적어도 10%의 철을 포함한다. 게다가, 시드층 (102)는 약 0.5 나노미터 (nm)에서 약 3 나노미터에 이르는 미리결정된 두께를 갖는다.
본 발명의 한 실시예에 따라, 자유자기층 (104)는 적어도 코발트 (Co)와 붕소 (B) 중의 하나를 더 포함할 수 있다. 그러므로, 자유자기층은 가령, 코발트철붕소 (CoFeB) 를 포함할 수 있다. CoFeB는 다양한 조성물을 가질 수 있다. 예를 들면, CoFeB 조성물은 60%의 코발트, 20%의 철 그리고 20%의 붕소를 포함할 수 있다. 본 발명의 한 실시예에 따라, 코발트는 자유자기층 (104) 조성물의 약 90% 이하이다. 철의 조성 범위는 10%에서 100% 사이이고; 붕소는 자유자기층 (104) 조성물의 약 40% 이하이다. 본 발명은 CoFeB의 사용에 국한되지 않으며; 기타 적절한 엘리먼트들이 이용될 수 있다. 본 발명의 한 실시예에 따라, 자유자기층 (104) 의 미리결정된 두께는 약 0.5 나노미터 (nm) 에서 약 1.5 나노미터정도에 이른다.
본 발명은 스핀-토크 스위치된 MTJ의 집적 메모리 응용 (integrated memory applications)에 필요한 스위칭 특성을 제공하는 최적의 MTJ 스택 재료의 선택들의 예들을 개시 (discloses) 한다. 예를 들어, 본 발명의 하나의 실시예에 따라, 자유자기층 (104)는 높은 MR을 갖는다. 본 발명의 다른 실시예에서, 자유자기층 (104)는 체심입방구조 (body-centered cubic (BCC)) 내에 존재한다. 본 발명의 다른 실시예에서, 자유자기층 (104)는 L10 크리스탈 구조 (가령, 상 (phase)) 내에는 존재하지 않는다.
본 발명의 한 실시예에 따라, 터널장벽층은 자유자기층 (104)의 상부에 형성되며 이제 도 4를 참조하여 설명한다. 도 4에서 도시한 것과 같이, 터널장벽층 (106)이 자유자기층 (104) 상에 형성된다. 터널장벽층 (106)은 예를 들어 산화마그네슘 (magnesium oxide (MgO))으로 형성된다. 터널장벽층 (106)은 MTJ 스택에 이방성을 추가한다. 본 발명의 다른 실시예에서, 고정핀층 (107)이 터널장벽층 (106) 상부에서 성장할 수 있다.
또한, 본 발명의 현재 실시예에 따라, 도 5에서 도시한 바와 같이 인터페이스층이 시드층 (102)와 자유자기층 (104) 사이에서 성장될 수 있다. 도 5에서, 철의 박층 (thin layer of Fe)을 포함하는 인터페이스층 (108) 이 제공된다. 본 발명의 한 실시예에 따라, 인터페이스층 (108)은 미리결정된 0.5 나노미터이하의 두께로 형성된다. 본 발명의 한 실시예에 따라, 시드층 (102)는 약 2 나노미터의 탄탈륨을 포함하고; 인터페이스층 (108)은 약 0.3 나노미터의 철을 포함하며; 그리고 자유자기층 (104)는 약 0.7 나노미터의 CoFeB를 포함한다. 본 발명의 한 실시예에 따라, 인터페이스층 (108)은 제 1 인터페이스층이 될 수 있다. 추가적인 인터페이스층 (가령, 제 2 인터페이스층)이 MTJ 스택 내에 포함될 수 있으며, 이하 도 6을 참조하여 설명한다.
도 6에서 도시한 것과 같이, 본 발명의 다른 실시예에서, 철의 박층으로 형성된 제 2 인터페이스층 (110)이 또한 자유층-터널장벽층 인터페이스의 이방성에 추가하기 위해 제공될 수 있다. 제 2 인터페이스층 (110)은 약 0.5 나노미터이하이거나 혹은 그와 동등한 미리결정된 두께를 갖는다. 본 발명의 한 실시예에 따라, MTJ 스택 (100)은 약 2 나노미터의 탄탈륨 (Ta)을 가진 시드층 (102); 약 0.3 나노미터의 철을 가진 제 1 인터페이스층; 약 0.7 나노미터의 CoFeB를 가진 자유자기층; 산화마그네슘 터널장벽층 그리고 약 0.5 나노미터의 철을 가진 제 2 인터페이스층 (110)을 포함한다. 도 4에서 도시한 층 (107)과 같은 고정핀층은 제 2 인터페이스층 (110) 상부에서 성장될 수 있다. 상기 핀자기층은 가령, 코발트|팔라듐 (Pd) 혹은 코발트|백금 (Pt) 다층으로 형성될 수 있다. 상기 핀자기층은 백금 혹은 팔라듐중의 적어도 하나와 코발트철 (CoFe) 혹은 코발트중의 적어도 하나로써 형성될 수 있다.
좀 더 두꺼운 수직자기층이 요구될 (desired) 때, 본 발명의 한 실시예에 따라, 다층 MTJ 스택이 본 발명의 실시예 내에서 구현될 수 있는데, 이에 관하여는 이하 도 7을 참조하여 설명한다. 도 7에서, 복수의 시드층 (102) 예를 들어 각기 탄탈륨을 포함하는 시드층이 제공된다. 더 나아가, 복수의 자유자기층 (104)도 또한 제공된다. 복수의 자유자기층 (104)의 각 자유자기층 (104)는 복수의 시드층 (102)의 각 시드층 (102) 상부에 적층방식으로 성장된다. 복수의 자유자기층 (104)의 각 자유자기층 (104)는 수직으로 자화된다. 본 발명의 한 실시예에 따라, 복수의 시드층 (102)의 각 시드층 (102)는 약 0.2 나노미터에서 2 나노미터에 이르는 미리결정된 두께를 갖는다. 복수의 자유자기층 (104)의 각 자유자기층 (104)는 적어도 철을 포함한다. 층들 (104)는 코발트와 붕소중의 적어도 하나를 더 포함할 수 있는데, 예를들어, 층들 (104)는 CoFeB를 포함할 수 있다. 다층 스택은 도시한 바와 같이 두개 이상의 자유자기층들 (104)를 포함할 수 있다. 시드층들 (102)는 탄탈륨 마그네슘 (TaMg)을 포함할 수 있으며 이 조합 (combination)은 약 2 나노미터의 탄탈륨 마그네슘| {0.6 나노미터의 철| 0.3 나노미터의 탄탈륨 마그네슘} x N| 0.6 나노미터의 철로 형성될 있으며, 여기서 N은 양의 정수 (integer) 이다.
도 8은 본 발명의 실시예 내에서 구현될 수 있는 복수의 MTJ 스택을 갖는 스핀-토크 기반의 MRAM 디바이스를 도시한 다이어그램이다. 도 8에서 도시한 것과 같이, 스핀-토크 기반의 MRAM 디바이스 (200)은 복수의 MTJ 스택 (205)를 포함한다. 본 발명의 한 실시예에 따라, MTJ 스택들(205)는 도 3부터 7까지에서 도시한 바와 같은 MTJ 스택 재료들을 포함한다. 각 MTJ 스택 (205)는 트랜지스터 (210)에 직렬로 (in series) 접속된다. 각 MTJ 스택 (205)와 트랜지스터 (210)은 비트라인 (215)와 비트라인 컴플리먼트 (220) 사이에서 서로 접속된다. 더나아가, 각 트랜지스터 (210)은 트랜지스터의 게이트에서 워드라인 (225)에 접속된다. 기록동작중, 스핀 분극된 (spin-polarized) 전자들은 MTJ 스택 (205)의 자유자기층 상에 토크를 제공 (exert) 하는데, 이것은 자유자기층의 극성을 스위치할 수 있다. 판독동작중, MTJ 스택 (205)의 저항/논리상태를 탐지하기 위하여 전류가 사용된다. 각 트랜지스터 (210)은 각 MTJ 스택 (205)를 통해 전류가 흐를수 있도록 판독 및 기록동작들 모두를 위해서 스위치 온되는데(swiched on), 그리 함으로써 논리상태가 판독 혹은 기록된다.
도 9는 자유자기층의 단위면적당 자기모멘트와 자유자기층의 이방성 장 (the anisotropy field) (Hk)을 도시한 그래프이다. 이방성 장(Hk)는 자기 모멘트를 플레인으로 강제하는데 (force) 필요한 인-플레인 장 (in-plane field)이다. 솔리드 (solid) 라인들 (300)은 상수 활성화 에너지 (constant activation energy)를 나타내는데, 이것은 모멘트와 이방성의 프로덕트(product)에 비례한다. 자유자기층 (102)의 두께는 달라질 수 있으며 자기모멘트에 직접적으로 영향을 미친다. 예를 들면, (305)에서 (325)까지 복수의 셰이프들(shapes)을 볼 수 있는데, 이들 각각은, 다른 두께의 자유자기층들을 갖는 MTJ 스택들을 나타낸다. 예를 들면, 셰이프(305)는 20 탄탈륨 (Ta) | X 코발트철붕소 (CoFeB) | 10 산화마그네슘 (MgO) | 3 철 (Fe) | 50 탄탈륨질소(TaN) 의 조성물을 갖는 MTJ 스택을 나타내고, 여기서 X는 8, 9 혹은 10이다. 셰이프(310)은 20 탄탈륨 (Ta) | 2 철 (Fe) | X 코발트철붕소 (CoFeB) | 10 산화마그네슘 (MgO) | 3 철 (Fe) | 50 탄탈륨질소 (TaN) 의 조성물을 갖는 MTJ 스택을 나타내고, 여기서 X는 7, 8 혹은 9이다. 셰이프(315)는 20 탄탈륨 (Ta) | 3 철 (Fe) | X 코발트철붕소 (CoFeB) | 10 산화마그네슘 (MgO) | 3 철 (Fe) | 50 탄탈륨질소 (TaN) 의 조성물을 갖는 MTJ 스택을 나타내고, 여기서 X는 6, 7 혹은 8이다. 셰이프(320)은 20 탄탈륨 (Ta) | 3 철 (Fe) | X 코발트철붕소 (CoFeB) | 3 탄탈륨 (Ta) | 3 철 (Fe) | 6 코발트철붕소 (CoFeB) | 10 산화마그네슘 (MgO) | 3 철 (Fe) | 50 탄탈륨질소 (TaN)의 조성물을 갖는 MTJ 스택을 나타내고, 여기서 X는 6 혹은 8이다. 셰이프(325)는 20 탄탈륨 (Ta) | 3 철 (Fe) | 3 코발트철붕소 (CoFeB) | 3 철 (Fe) | 3 탄탈륨 (Ta) | 3 철 (Fe) | 6 코발트철붕소 (CoFeB) | 10 산화마그네슘 (MgO) | 3 철 (Fe) | 50 탄탈륨질소 (TaN) 의 조성물을 갖는 MTJ 스택을 나타낸다. 본 발명의 한 실시예에 따르면, 도 9에서 도시한 것과 같이, 자유자기층 (104)의 두께가 증가할수록, 모멘트도 증가한다. 본 발명의 예들에서, 산화 마그네슘 터널장벽층 (106) 위의 3 Fe층은 비자성 (non-magnetic) 층이며 자유자기층 (104) 상에서 정확한 PMA (이것은 산화 마그네슘 터널장벽층 (106)의 산화조건에 의해 좌우된다)를 얻기 위하여 사용된다. 본 발명의 다른 실시예에 따라, 3 Fe층 위에 코발트|팔라듐 혹은 코발트|백금 다층을 갖는 MTJ 스택이 제공될 수 있다.
본 발명 실시예들의 MTJ 스택재료들은 PMA (perpendicular magnetic anisotropy)를 갖고 MTJ 스택의 터널장벽층에 높은 MR을 제공하며 또한 실온에서 성장될 수 있다. 예를 들면, MTJ 스택재료들은 탄탈륨을 포함하는 시드층과 적어도 철을 포함하는 자유자기층을 포함한다.
여기서 사용된 용어는 특정한 실시예들을 기술하기 위한 목적으로만 사용된 것이며 본 발명을 제한할 목적으로는 사용된 것은 아니다. 여기서 사용된, 단수형태 (“a”, “an” and “the”) 는 문장에서 명백히 단정짓지 않는 한, 복수의 형태도 포함하도록 의도된 것이다. “포함한다 (comprises) ”나 “포함하는 (comprising)” 같은 용어는 본 명세서에 쓰일때 진술된 특징들, 정수들, 단계들, 동작들, 소자들 및/또는 구성품들의 존재를 명시하지만, 하나 혹은 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 소자 구성품들 및/또는 그룹들의 존재 혹은 추가를 배제하지 않는다.
아래의 청구항들에서 대응구조들, 재료들, 동작들 그리고 모든 수단 혹은 단계 플러스 기능 요소들의 균등물들은 명시적으로 청구된 모든 구조, 재료 혹은 기타 청구된 요소들과 결합하여 기능을 수행하기 위한 동작을 포함하도록 의도된다. 본 발명에 관한 설명은 예시와 설명의 목적으로 제시된 것이며, 공개된 형태의 본 발명에 다 포함되었다는 것을 혹은 한정된다는 것을 의도하는 것은 아니다. 많은 수정들/변형들은 본 발명의 범위와 정신을 벗어남이 없이 당업자에게는 명백할 것이다. 실시예는 발명의 원리와 실제적인 응용을 최대한 잘 설명할 수 있도록, 그리고 당업자가 염두에 두고 있는 특정사용에 맞게 다양한 수정들을 갖는 다양한 실시예들을 위해 본 발명을 이해할 수 있도록 선택되고 기술되었다.
여기에 제시된 흐름 다이어그램은 단지 하나의 예이다. 본 발명의 정신에 벗어남이 없이 여기서 기술한 본 다이어그램 혹은 단계들 (혹은 동작들) 에 대한 많은 변형들이 있을 수 있다. 예를 들어, 단계들은 다른 순서로 수행되거나 혹은 단계들이 추가, 삭제 혹은 변경될 수 있다. 이 모든 변형들은 청구된 본 발명의 일부분으로 간주된다.
본 발명에 대한 바람직한 실시예들이 기술되었으나, 당업자는 지금 그리고 미래에, 이하 기술되는 청구항의 범위내에 포함될 다양한 개량들을 만들어 낼 것이다. 이들 청구항들은 최초 기술된 본 발명에 대하여 적절한 보호를 유지하도록 해석되어야 한다.
Claims (22)
- 자기층에서, 상기 자기층은:
적어도 탄탈륨 (at least tantalum)을 포함하는 시드층 (a seed layer); 및
적어도 철 (at least iron)을 포함하는 자유자기층 (a free magnetic layer)을 포함하고, 상기 자유자기층은 상기 시드층의 상부에서 성장되며 수직으로 자화되는
자기층 (magnetic layer).
- 자기 터널 접합(MJT) 스택에서, 상기 스택은:
적어도 탄탈륨을 포함하는 시드층; 및
적어도 철을 포함하는 자유자기층을 포함하고, 상기 자유자기층은 상기 시드층의 상부에서 성장되고 수직으로 자화되는
MTJ 스택.
- 제 2항에 있어서, 상기 MJT 스택은:
상기 자유자기층 상에서 형성된 산화마그네슘 (MgO) 으로 형성되는 터널장벽층을 더 포함하는
MTJ 스택.
- 제 3항에 있어서, 상기 MJT 스택은:
상기 터널장벽층의 상부에서 성장되는 고정된 핀층(a fixed pinned layer)을 더 포함하는
MTJ 스택.
- 제 3항에 있어서, 상기 MJT 스택은:
상기 시드층과 상기 자유자기층 사이에서 형성되는 철을 포함하는 제 1 인터페이스층을 더 포함하는
MTJ 스택.
- 제 3항에 있어서, 상기 MJT 스택은:
상기 터널장벽층의 상부에서 형성되는 철을 포함하는 제 2 인터페이스층을 더 포함하는
MTJ 스택.
- 제 2항에 있어서, 상기 시드층은 적어도 80%의 탄탈륨을 포함하고, 상기자유층은 적어도 10%의 철을 포함하는
MTJ 스택.
- 제 2항에 있어서, 상기 시드층은 약 0.5 나노미터 (nm) 에서 약 3 나노미터 (nm) 에 이르는 미리결정된 두께를 갖는
MTJ 스택.
- 제 2항에 있어서, 자유자기층은 코발트와 붕소중 적어도 하나를 더 포함하는
MTJ 스택.
- 제 2항에 있어서, 상기 자유자기층은 약 0.5 나노미터 (nm) 에서 약 1.5 나노미터 (nm) 에 이르는 미리결정된 두께를 갖는
MTJ 스택.
- 제 2항에 있어서, 상기 시드층은 탄탈륨과 마그네슘을 포함하며, 상기 마그네슘은 약 0% 에서 50%에 이르는 범위를 갖는
MTJ 스택. - 제 5항에 있어서, 상기 시드층과 상기 자유자기층사이에서 형성되는 철을 포함하는 상기 제 1 인터페이스층은 미리결정된 0.5 나노미터이하의 두께를 포함하는
MTJ 스택. - 제 9항에 있어서, 상기 코발트는 자유자기층 조성물의 약 90% 이하를 차지하는
MTJ 스택. - 제 9항에 있어서, 상기 붕소는 상기 자유자기층 조성물의 약 40% 이하를 차지하는
MTJ 스택. - 스핀-토크 자기 랜덤 액세스 메모리 (MRAM) 디바이스에서, 상기 스핀-토크 MRAM 디바이스는:
자기접합터널 (MTJ) 스택을 포함하고, 상기 MJT 스택은:
적어도 탄탈륨을 포함하는 시드층; 및
적어도 철을 포함하는 자유자기층을 포함하되, 상기 자유자기층은 상기 시드층의 상부에서 성장되고 수직으로 자화되는,
스핀-토크 MRAM 디바이스. - 제 15항에 있어서, 상기 MTJ 스택은:
상기 자유자기층 상에서 형성된 산화마그네슘 (MgO) 으로 형성되는 터널장벽층을 더 포함하는
스핀-토크 MRAM 디바이스. - 제 16항에 있어서, 상기 MTJ 스택은 상기 시드층과 상기 자유자기층사이에서 형성되는 철을 포함하는 제 1 인터페이스층을 더 포함하는
스핀-토크 MRAM 디바이스. - 제 16항에 있어서, 상기 MTJ 스택은 상기 터널장벽층의 상부에서 형성되는 철을 포함하는 제 2 인터페이스층을 더 포함하는
스핀-토크 MRAM 디바이스. - 제 15항에 있어서, 상기 자유자기층은 코발트와 붕소중의 적어도 하나를 더 포함하는
스핀-토크 MRAM 디바이스. - 스핀-토크 자기 랜덤 액세스 메모리 (MRAM) 디바이스에서, 상기 스핀-토크 MRAM 디바이스는:
다층의 자기 터널 접합 (MTJ) 스택을 포함하고, 상기 MTJ 스택은:
각 층이 적어도 탄탈륨을 포함하는 복수의 시드층; 및
적어도 철을 포함하는 복수의 자유자기층을 포함하되, 상기 복수의 자유자기층의 각 자유자기층은 상기 복수의 시드층의 각 시드층 상부에 적층방식으로 성장되고 상기 복수의 자유자기층의 각 자유자기층은 수직으로 자화되는
스핀-토크 MRAM 디바이스. - 제 20항에 있어서, 상기 복수의 시드층의 각 시드층은 약 0.2에서 약 2 나노미터 (nm) 에 이르는 미리결정된 두께를 갖는
스핀-토크 MRAM 디바이스. - 제 20항에 있어서, 상기 복수의 자유자기층의 각 자유자기층은 코발트와 붕소중의 적어도 하나를 더 포함하며 미리결정된 두께가 약 0.2 나노미터에서 약 1.5 나노미터정도에 이르는
스핀-토크 MRAM 디바이스.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/815,923 | 2010-06-15 | ||
US12/815,923 US8324697B2 (en) | 2010-06-15 | 2010-06-15 | Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory |
PCT/US2011/036910 WO2011159422A1 (en) | 2010-06-15 | 2011-05-18 | Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130018773A true KR20130018773A (ko) | 2013-02-25 |
KR101409016B1 KR101409016B1 (ko) | 2014-06-18 |
Family
ID=45095550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127026965A KR101409016B1 (ko) | 2010-06-15 | 2011-05-18 | 스핀-토크 자기 랜덤 액세스 메모리내에서 수직이방성을 위한 시드층과 자유자기층 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8324697B2 (ko) |
EP (1) | EP2583278B1 (ko) |
JP (1) | JP5868394B2 (ko) |
KR (1) | KR101409016B1 (ko) |
CN (1) | CN102893332B (ko) |
TW (1) | TWI497783B (ko) |
WO (1) | WO2011159422A1 (ko) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5742142B2 (ja) * | 2010-09-08 | 2015-07-01 | ソニー株式会社 | 記憶素子、メモリ装置 |
US8508006B2 (en) * | 2011-05-10 | 2013-08-13 | Magic Technologies, Inc. | Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications |
KR101849677B1 (ko) * | 2011-05-19 | 2018-04-19 | 삼성전자주식회사 | 자기 터널 접합 소자 |
US8946834B2 (en) * | 2012-03-01 | 2015-02-03 | Headway Technologies, Inc. | High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
JP2014033076A (ja) * | 2012-08-03 | 2014-02-20 | Toshiba Corp | 磁気抵抗効果素子 |
US9490054B2 (en) | 2012-10-11 | 2016-11-08 | Headway Technologies, Inc. | Seed layer for multilayer magnetic materials |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
US9087543B2 (en) | 2013-06-06 | 2015-07-21 | International Business Machines Corporation | Spin torque MRAM having perpendicular magnetization with oxide interface |
US9059399B2 (en) | 2013-06-06 | 2015-06-16 | International Business Machines Corporation | Magnetic materials with enhanced perpendicular anisotropy energy density for STT-RAM |
US9059389B2 (en) | 2013-06-06 | 2015-06-16 | International Business Machines Corporation | Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9847475B2 (en) * | 2014-03-25 | 2017-12-19 | Intel Corporation | Magnetic domain wall logic devices and interconnect |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
CN106575519B (zh) * | 2014-09-26 | 2021-12-07 | 英特尔公司 | 用于在垂直sttm叠置体中改善稳定性的非晶籽晶层 |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
KR102465539B1 (ko) | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
US9780299B2 (en) | 2015-11-23 | 2017-10-03 | Headway Technologies, Inc. | Multilayer structure for reducing film roughness in magnetic devices |
US10115892B2 (en) | 2015-11-23 | 2018-10-30 | Headway Technologies, Inc. | Multilayer structure for reducing film roughness in magnetic devices |
US10361361B2 (en) * | 2016-04-08 | 2019-07-23 | International Business Machines Corporation | Thin reference layer for STT MRAM |
US10304603B2 (en) * | 2016-06-29 | 2019-05-28 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
US10811177B2 (en) * | 2016-06-30 | 2020-10-20 | International Business Machines Corporation | Stress control in magnetic inductor stacks |
US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
JP2019057636A (ja) | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | 磁気記憶装置 |
SG11201807339WA (en) * | 2017-09-21 | 2020-04-29 | Hitachi High Tech Corp | Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus |
US10468171B1 (en) | 2018-06-27 | 2019-11-05 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with magnetic tunnel junctions and methods of producing the same |
US10648069B2 (en) | 2018-10-16 | 2020-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Monolayer-by-monolayer growth of MgO layers using Mg sublimation and oxidation |
US11469371B2 (en) * | 2019-08-29 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOT-MRAM cell in high density applications |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7105240B2 (en) | 2003-06-03 | 2006-09-12 | Seagate Technology Llc | Perpendicular media with improved corrosion performance |
JP4253225B2 (ja) * | 2003-07-09 | 2009-04-08 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US6967863B2 (en) * | 2004-02-25 | 2005-11-22 | Grandis, Inc. | Perpendicular magnetization magnetic element utilizing spin transfer |
US7313013B2 (en) | 2004-11-18 | 2007-12-25 | International Business Machines Corporation | Spin-current switchable magnetic memory element and method of fabricating the memory element |
JP5077802B2 (ja) * | 2005-02-16 | 2012-11-21 | 日本電気株式会社 | 積層強磁性構造体、及び、mtj素子 |
US7489541B2 (en) | 2005-08-23 | 2009-02-10 | Grandis, Inc. | Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements |
US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US20070096229A1 (en) | 2005-10-28 | 2007-05-03 | Masatoshi Yoshikawa | Magnetoresistive element and magnetic memory device |
US7446984B2 (en) * | 2005-12-14 | 2008-11-04 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic random access memory (MRAM) having increased reference layer anisotropy through ion beam etch of magnetic layers |
US8084835B2 (en) | 2006-10-20 | 2011-12-27 | Avalanche Technology, Inc. | Non-uniform switching based non-volatile magnetic based memory |
JP4564933B2 (ja) | 2006-03-15 | 2010-10-20 | ヒタチグローバルストレージテクノロジーズネザーランドビーブイ | 垂直磁気記録媒体とその磁気特性評価法、及び磁気記録再生装置 |
DE602006013948D1 (de) * | 2006-05-04 | 2010-06-10 | Hitachi Ltd | Magnetspeichervorrichtung |
US7535069B2 (en) * | 2006-06-14 | 2009-05-19 | International Business Machines Corporation | Magnetic tunnel junction with enhanced magnetic switching characteristics |
JP4384183B2 (ja) * | 2007-01-26 | 2009-12-16 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
US20090218645A1 (en) | 2007-02-12 | 2009-09-03 | Yadav Technology Inc. | multi-state spin-torque transfer magnetic random access memory |
US8593862B2 (en) * | 2007-02-12 | 2013-11-26 | Avalanche Technology, Inc. | Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy |
JP2008252018A (ja) | 2007-03-30 | 2008-10-16 | Toshiba Corp | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
US8416611B2 (en) * | 2007-06-25 | 2013-04-09 | Nec Corporation | Magnetoresistance effect element and magnetic random access memory |
US20090027948A1 (en) | 2007-07-24 | 2009-01-29 | Manfred Ruehrig | Integrated Circuits, Method of Programming a Cell, Thermal Select Magnetoresistive Element, Memory Module |
JP4738395B2 (ja) * | 2007-09-25 | 2011-08-03 | 株式会社東芝 | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
JP4649457B2 (ja) * | 2007-09-26 | 2011-03-09 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
JP2009116952A (ja) | 2007-11-06 | 2009-05-28 | Hitachi Global Storage Technologies Netherlands Bv | 垂直磁気記録媒体およびこれを用いた磁気記憶装置 |
JP4599425B2 (ja) | 2008-03-27 | 2010-12-15 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
JP2010034153A (ja) | 2008-07-25 | 2010-02-12 | Toshiba Corp | 磁気ランダムアクセスメモリおよびその書き込み方法 |
JP4772845B2 (ja) | 2008-09-29 | 2011-09-14 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその製造方法 |
US8283741B2 (en) * | 2010-01-08 | 2012-10-09 | International Business Machines Corporation | Optimized free layer for spin torque magnetic random access memory |
JP5725735B2 (ja) * | 2010-06-04 | 2015-05-27 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
-
2010
- 2010-06-15 US US12/815,923 patent/US8324697B2/en active Active
-
2011
- 2011-05-18 KR KR1020127026965A patent/KR101409016B1/ko active IP Right Grant
- 2011-05-18 CN CN201180024160.4A patent/CN102893332B/zh active Active
- 2011-05-18 EP EP11796130.0A patent/EP2583278B1/en active Active
- 2011-05-18 WO PCT/US2011/036910 patent/WO2011159422A1/en active Application Filing
- 2011-05-18 JP JP2013515346A patent/JP5868394B2/ja active Active
- 2011-06-15 TW TW100120919A patent/TWI497783B/zh active
-
2012
- 2012-08-09 US US13/570,375 patent/US8536668B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101409016B1 (ko) | 2014-06-18 |
US8324697B2 (en) | 2012-12-04 |
US8536668B2 (en) | 2013-09-17 |
WO2011159422A1 (en) | 2011-12-22 |
JP5868394B2 (ja) | 2016-02-24 |
CN102893332B (zh) | 2015-10-07 |
EP2583278A4 (en) | 2017-03-22 |
TWI497783B (zh) | 2015-08-21 |
TW201212314A (en) | 2012-03-16 |
EP2583278A1 (en) | 2013-04-24 |
US20120299137A1 (en) | 2012-11-29 |
US20110303995A1 (en) | 2011-12-15 |
CN102893332A (zh) | 2013-01-23 |
EP2583278B1 (en) | 2018-09-26 |
JP2013528955A (ja) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101409016B1 (ko) | 스핀-토크 자기 랜덤 액세스 메모리내에서 수직이방성을 위한 시드층과 자유자기층 | |
KR102455194B1 (ko) | 자기 랜덤 액세스 메모리용의 높은 어닐링 온도의 수직 자기 이방성 구조물 | |
US8284594B2 (en) | Magnetic devices and structures | |
US8686520B2 (en) | Spin-torque magnetoresistive structures | |
US20160315249A1 (en) | Spin transfer torque structure for mram devices having a spin current injection capping layer | |
US8283741B2 (en) | Optimized free layer for spin torque magnetic random access memory | |
US20130059168A1 (en) | Magnetoresistance Device | |
US8406040B2 (en) | Spin-torque based memory device using a magnesium oxide tunnel barrier | |
JP2012533189A (ja) | 直交磁化配向方向を伴う基準層を有する磁気スタック | |
JP5786341B2 (ja) | 記憶素子、メモリ装置 | |
JP2012059808A (ja) | 記憶素子、メモリ装置 | |
US20120329177A1 (en) | Spin-torque magnetoresistive structures with bilayer free layer | |
JP2012151213A (ja) | 記憶素子、メモリ装置 | |
JP2012151213A5 (ko) | ||
JP2015088520A (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2012064623A (ja) | 記憶素子、メモリ装置 | |
JP2012160681A (ja) | 記憶素子、メモリ装置 | |
JP2015133478A (ja) | 磁性多層スタック | |
JP2012059878A (ja) | 記憶素子、メモリ装置 | |
JP2012064624A (ja) | 記憶素子、メモリ装置 | |
JP2012054439A (ja) | 記憶素子及び記憶装置 | |
JP2012064611A (ja) | 記憶素子、メモリ装置 | |
JP2012060062A (ja) | 記憶素子、メモリ装置 | |
JP2017212464A (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2012059809A (ja) | 記憶素子、メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180528 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 6 |