KR20120121830A

KR20120121830A - 고전압 검사 장치

Info

Publication number: KR20120121830A
Application number: KR1020120030599A
Authority: KR
Inventors: 렌 우치다
Original assignee: 샤프 가부시키가이샤
Priority date: 2011-04-27
Filing date: 2012-03-26
Publication date: 2012-11-06
Also published as: TWI442069B; KR101322556B1; CN102759688B; TW201245731A; CN102759688A

Abstract

과제
검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시한다.
해결 수단
ESD 시험 장치 (1) 는, 소정의 고전압을 출력하는 고전압 전원 (2) 과, 고전압 전원 (2) 으로부터의 소정의 고전압을 축적하는 고전압 용량 수단으로서의 고압 콘덴서 (4) 와, 고압 콘덴서 (4) 로부터의 소정의 고전압을 인가 저항 (5) 을 통하여 출력하는 고전압 출력부와, 이 고전압 전원 (2) 으로부터의 소정의 고전압을 고압 콘덴서 (4) 측에 접속되거나 또는 고압 콘덴서 (4) 로부터의 소정의 고전압을 고전압 출력부측에 접속되도록 전환시키는 전환 수단으로서의 고내압 릴레이 (3) 를 갖고, 동일 회로 구성으로서, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 또한 인가 저항 (5) 을 통하여 고전압 출력부에 이르는 회로를 독립적으로, 일괄 인가 처리해야 할 복수의 검사 대상 디바이스 (6) 의 개수분만큼 병렬로 갖고 있다.

Description

고전압 검사 장치{HIGH VOLTAGE INSPECTING DEVICE}

본 발명은, 예를 들어 LSI 소자나, LED 소자 및 레이저 소자 등의 발광 소자 등의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 ESD 시험 장치를 사용하여 고전압 인가 검사를 실시하는 고전압 검사 장치에 관한 것이다.

종래 LSI 소자에서는 입력 회로측에 보호 다이오드가 접속되어 있고, 보호 다이오드의 ESD 내성이 검사된다. LED 소자 및 레이저 소자 등의 발광 소자에서는, 발광 소자 자체가 다이오드 구조를 갖고 있다. 이 다이오드 구조는 p 형 확산층과 n 형 확산층의 pn 접합으로 구성되므로, p 형 확산층과 n 형 확산층의 모양에 따라 ESD 내성이 상이한 점에서, 전체 수, ESD 내성을 검사할 필요가 있다.

종래의 ESD 인가에 필요한 기본적인 ESD 회로는, 고전압 전원과 ESD 규격 (HBM (휴먼 보디 모델)?MM (머신 모델) 등) 에 따른 고압 콘덴서, 인가 저항 및 수은을 사용한 고내압 릴레이로 구성되어 있다.

ESD 회로의 인가 출력 부분은, 디바이스의 단자에 대하여 접속시키기 위한 컨택트 프로브를 기판에 고정 탑재한 프로브 카드나, 이 컨택트 프로브를 암에 고정시킨 머니퓰레이터 등을 사용하여 검사 대상의 디바이스에 통전시키도록 되어 있다.

검사 대상의 디바이스에 대한 공급 전압의 크기는, 신뢰성 검사에서 대표적인 ESD 시험 (정전 방전 신뢰성 시험) 등을 대상으로 하고 있으며, 대략 1 ? 10 KV 레벨의 고전압을 대상으로 하고 있다. 인체나 기계로부터의 정전기가 LSI 칩 등의 검사 대상의 디바이스에 흐른 경우의 내구성에 대해 시험하는 것이다.

도 21 은 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 회로도이다.

도 21 에 있어서, 종래의 ESD 시험 장치 (100) 는, 고전압 전원 (101) 의 일방 단자가 고내압 릴레이 (102, 103) 를 통하여 인가 저항 (104) 의 일방 끝에 접속되어 있다. 이 인가 저항 (104) 의 타방 끝은 검사 대상의 디바이스 (105) 의 일방 단자에 접속되어 있다. 디바이스 (105) 의 타방 단자는, 고전압 전원 (101) 의 타방 단자에 접속되어 있다. 이들 고내압 릴레이 (102, 103) 의 접속점은, 고압 콘덴서 (106) 를 통하여, 디바이스 (105) 의 타방 단자와 고전압 전원 (101) 의 타방 단자의 접속점에 접속되어 있고, 이 접속점은 접지되어 있다. 이들 고내압 릴레이 (102, 103) 의 온/오프를 제어하는 타이밍 컨트롤러 (107) 가 형성되어 있다. 이들 고내압 릴레이 (102, 103) 를 구동시키기 위한 전원이 별도로 필요하다.

상기 구성에 의해, 먼저, 타이밍 컨트롤러 (107) 에 의해 충전용 고내압 릴레이 (102) 가 온으로 되어 고전압 전원 (101) 으로부터의 전류가 고압 콘덴서 (106) 에 축적된다. 이 때, 방전용 고내압 릴레이 (103) 는 타이밍 컨트롤러 (107) 에 의해 오프 상태로 되어 있다.

다음으로, 타이밍 컨트롤러 (107) 에 의해 충전용 고내압 릴레이 (102) 가 오프로 된 후, 방전용 고내압 릴레이 (103) 를 온으로 하도록 제어가 이루어진다. 이로써, 고압 콘덴서 (106) 에 축적된 고전압이, 고내압 릴레이 (103) 로부터 인가 저항 (104) 을 통하여 검사 대상의 디바이스 (105) 의 일방 단자에 인가된다.

이와 같이, 이들 충전용 고내압 릴레이 (102), 방전용 고내압 릴레이 (103) 를 타이밍 컨트롤러 (107) 에 의해 온/오프 전환을 하여, 고압 콘덴서 (106) 를 충전 또는 방전하여, 검사 대상의 디바이스 (105) 에 소정의 고전압을 인가할 수 있다. 충전용 고내압 릴레이 (102), 방전용 고내압 릴레이 (103) 의 전환 동작은, 타이밍 컨트롤러 (107) 에 의해 규정된 타이밍으로 실시된다. ESD 시험은, 수 종류의 인가 모델과, 각각에 규격이 정해져 있고, 검사 대상의 디바이스 (105) 에 인가되는 전류 파형 (또는 전압 파형) 에 의해 적합이 판단된다.

요컨데, ESD 시험은, 고전압 전원으로부터 ESD 인가 회로, 또한 소켓?암 등의 접촉 지그를 통하여 검사 대상의 디바이스에 고전압이 인가된다. 검사 대상의 디바이스에 대하여 고전압의 공급원측 단자 (1 개) 와 GND 측 단자 (1 개) 를 검사 대상의 디바이스의 각 단자에 접촉시켜 고전압을 인가한다. 이 경우, 검사 대상의 디바이스는 단체 (單體) 로 고전압 인가 처리가 실시된다. 검사 대상의 디바이스를 복수 세팅할 수 있는 장치는 있지만, 실제의 ESD 시험은 시리얼로 단자를 변경하며 처리된다. 이것은 특허문헌 2 에 개시되어 있다. 이에 대하여, 양산으로 ESD 시험을 실시하는 것이 특허문헌 1 에 개시되어 있다.

도 22 는 특허문헌 1 에 개시되어 있는 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 사시도이다.

도 22 에 있어서, 종래의 ESD 시험 장치로서의 정전기 방전 시험용 지그 (200) 는, 전자 부품 (201) 을 실장한 프린트 배선판 (202) 에 대해 정전기 방전 시험을 실시할 때, 다음의 시험용 지그를 사용하여, 1 회의 시험으로 복수 장의 프린트 배선판 (202) 에 정전기를 동시 인가시키도록 하는 것이다. 피시험 대상물의 재치대로서 준비한 도전 플레이트 (203) 의 판 상 한 모서리에 정전기 인가점을 설정한 후, 그 정전기 인가점으로부터 각각 등거리씩 떨어진 위치에 프린트 배선판 (202) 을 기립 자세로 지지하는 복수의 프린트판 지지구 (204) 를 방사상으로 배열하여 분산 배비 (配備) 한다. 또, 정전기 인가점에 위치를 맞춰 정전기 발생 건 (205) 을 세팅하는 건 유지구 (206) 를 구비하고 있다. 각 프린트판 지지구 (204) 에 프린트 배선판 (202) 을 1 장씩 그 배선 패턴 (202a) 이 도전 플레이트 (203) 와 도통 접촉하는 방향으로 기립시킨 자세로 장하 (裝荷) 하고, 이 상태에서 정전기 발생 건 (205) 으로부터 정전기 인가점에 정전기를 방전시킨다. 이로써, 정전기 발생 건 (205) 으로부터, 도전 플레이트 (203) 를 통하여 판 상에 재치된 복수 장의 각 프린트 배선판 (202) 에 일괄적으로 정전기를 인가시킨다. 따라서, 1 회의 시험으로 복수 장의 프린트 배선판 (202) 에 정전기를 동시 인가시켜 리드 타임의 단축화를 도모할 수 있다.

일본 공개특허공보 2005-201706호 일본 공개특허공보 2000-329818호

특허문헌 1 에 개시되어 있는 상기 종래의 정전기 방전 시험용 지그 (200) 에서는, 정전기 발생 건 (205), 즉, 인가원이 단체인 것에 대하여, 검사 대상의 디바이스가 복수 개 존재하기 때문에, 개개의 검사 대상의 디바이스에 대해, 규정 전압/규정 횟수의 규격에 적합한 ESD 인가가 실시되었는지의 여부의 증명이 곤란하다는 문제가 있었다. 요컨데, ESD 인가시의 아주 조금의 거리 차이로부터, 복수의 디바이스 중 하나의 디바이스에 주로 ESD 인가 전압이 인가될 우려도 있어, 명확한 ESD 인가 시험은 되지 않았다.

본 발명은, 상기 종래의 문제를 해결하는 것으로, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하여, 고전압 검사를 대폭 효율적으로 실시할 수 있는 고전압 검사 장치를 제공하는 것을 목적으로 한다.

특히, 동일한 반도체 웨이퍼에 형성되는 다수의 디바이스에 있어서, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우, 도 12 에 나타내는 바와 같이, 플러스 전원으로 역바이어스의 상태를 설정하면, 디바이스 (6) 의 캐소드 단자로부터 인접 디바이스 (6) 의 애노드 단자에 대한 쇼트가 발생하고, 인가되는 전하량은 n-GaN 기판에 분산되어, 동일한 디바이스 (6) 의 캐소드 단자로부터 애노드 단자를 통과하는 전하량은 부정 (不定) 이 된다. 쇼트 불량이 혼재하는 경우, 단락 지점에 관통하는 전하가 집중되기 때문에, ESD 규정으로부터 일탈한다.

본 발명은, 상기 종래의 문제를 해결하는 것으로, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우에도, 간단한 구성으로 쇼트 불량이 혼재하지 않고 고전압 검사를 대폭 효율적으로 실시할 수 있는 고전압 검사 장치를 제공하는 것을 목적으로 한다.

또, 특히 특허문헌 2 에 개시되어 있는 상기 종래의 ESD 시험 장치 (100) 에서는, 수은을 사용한 고내압 릴레이가 사용되고 있다. 이 수은을 사용한 고내압 릴레이는 고가일 뿐만 아니라, 수은을 사용하고 있기 때문에 규제 대상 (RoHS 지령) 으로 되어 있다. 또, 복수의 디바이스를 일괄적으로 동시 검사하는 경우, 이 수은을 사용한 고내압 릴레이가 다수 필요해진다. 또, 수은을 사용한 고내압 릴레이에서는, 릴레이 동작 시간에 msec 단위의 시간차가 발생한다. 또한, 고내압 릴레이의 구동 타이밍을 제어하는 유닛이 필요해짐과 함께, 고내압 릴레이를 구동시키는 전원이 별도로 필요해진다.

본 발명은, 상기 종래의 문제를 해결하는 것으로, 고내압 릴레이를 사용하지 않고 전체 구성을 간략화하여, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 고전압 인가 시험을 실시할 수 있는 고전압 검사 장치를 제공하는 것을 목적으로 한다.

본 발명의 고전압 검사 장치는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 각 소정의 고전압을 각각 그 복수의 검사 대상 디바이스에 대하여 일괄적으로 동시에 인가하는 ESD 회로를 갖는 것으로, 그러한 점에 의해 상기 목적이 달성된다.

본 발명의 고전압 검사 장치는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 부 (負) 의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 각 소정의 부의 고전압을 각각, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 각 다이오드 구조에 대하여 역바이어스가 각각 되도록 일괄적으로 동시에 인가하는 ESD 회로를 갖는 것으로, 그러한 점에 의해 상기 목적이 달성된다.

본 발명의 고전압 검사 장치는, 하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 그 하나 또는 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스의 ESD 검사를 실시하는 것으로, 그러한 점에 의해 상기 목적이 달성된다.

또, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 축적하는 상기 하나 또는 복수의 고전압 용량 수단과, 그 하나 또는 복수의 고전압 용량 수단으로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부를 갖고, 그 고전압 출력부와 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자를 이간시킴과 함께, 상기 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단을 그 고전압 전원측에 접속시키는 제 1 동작과, 그 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단과 그 고전압 전원을 차단함과 함께, 그 고전압 출력부를 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 접속시키는 제 2 동작을, 상기 컨택트 스테이지의 상하 동작에 의해 전환시킨다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 복수의 검사 대상 디바이스의 ESD 검사를 실시한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서, 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 축적하는 상기 하나 또는 복수의 고전압 용량 수단과, 그 하나 또는 복수의 고전압 용량 수단으로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부를 갖고, 그 고전압 출력부와 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자를 이간시킴과 함께, 상기 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단을 그 고전압 전원측에 접속시키는 제 1 동작과, 그 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단과 그 고전압 전원을 차단함과 함께, 그 고전압 출력부를 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 접속시키는 제 2 동작을, 상기 컨택트 스테이지의 상하 동작에 의해 전환시킨다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 회로는, 상기 소정의 고전압을 일괄 인가 처리해야 할 디바이스 개수분의 동일 회로 구성을 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 회로는, 상기 고전압 전원으로부터의 소정의 고전압을 축적하는 복수의 고전압 용량 수단과, 그 복수의 고전압 용량 수단으로부터의 각 소정의 고전압을 각 저항을 각각 통하여 출력하는 복수의 고전압 출력부와, 그 복수의 고전압 용량 수단을 각각, 그 고전압 전원측에 각각 접속되거나 또는 그 고전압 출력부측에 각각 접속되도록 전환시키는 복수의 전환 수단을 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 동일 회로 구성은, 상기 고전압 용량 수단으로부터 상기 전환 수단 또한 상기 저항을 통하여 상기 고전압 출력부에 이르는 회로를 독립적으로 상기 일괄 인가 처리해야 할 디바이스 개수분 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원은, 상기 일괄 인가 처리해야 할 디바이스 개수분의 상기 복수의 고전압 용량 수단에 따른 충전 처리 능력이 있는 것을 선정한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 동일 회로 구성을 하나 또는 복수 탑재하는 ESD 기판을 복수 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 기판 중 하나 또는 복수를 케이싱 내에 수용한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 ESD 기판이 중앙 원형부를 비우고 세워져 방사상으로 배치되고, 그 복수의 ESD 기판에 있어서의 복수의 동일 회로 구성의 각 출력 단자가 각각 그 중앙 원형부측을 향하여 형성되고, 그 복수의 동일 회로 구성의 각 출력 단자로부터 상기 복수의 고전압 출력부 각각을, 그 중앙 원형부의 하방측에 형성된 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 케이싱이 중앙 원형부를 비우고 방사상으로 배치되고, 그 복수의 케이싱 내에 수용된 복수의 ESD 기판의 복수의 동일 회로 구성에 있어서의 각 출력 단자가 각각 그 중앙 원형부측을 향하여 형성되고, 그 복수의 동일 회로 구성의 각 출력 단자로부터 상기 복수의 고전압 출력부 각각을, 그 중앙 원형부의 하방측에 형성된 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 동일 회로 구성의 각 출력 단자로부터 상기 고전압 출력부 각각을 통과한 상기 복수의 검사 대상 디바이스까지의, 상기 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선을 포함하는 거리는 전부 동일 거리로 하여, 상기 고전압 전원으로부터의 동일한 ESD 인가 전압 파형이 그 복수의 검사 대상 디바이스에 각각 동시에 인가되도록 구성되어 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 상기 복수의 동일 회로 구성의 각 고전압 출력 단자 및 GND 출력 단자로부터의 복수의 배선이 상면에 접속되고, 하면에 그 복수의 배선에 대응하도록 접속되고, 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 접촉 수단은, 암에 복수의 접촉 부재를 고정시킨 머니퓰레이터와, 복수의 접촉 부재가 고정된 프로브 카드 중 어느 것이다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원은, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스에 대한 접속 처리는 자동 반송 장치를 사용하여 연속적으로 실시한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 기판은, 부품 교환용으로 소켓부를 갖는다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 접촉 부재는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 프로브 카드의 기판은, 방전 회피용의 표층 배선 기판이다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 컨택트 스테이지의 상하 동작에 의한 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용하고 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 접촉 부재는, 방전 회피용의 접촉 부재 사이 거리를 유지하고 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원으로부터의 ESD 인가 전압 파형을 모니터링하는 수단으로서, 상기 프로브 카드의 기판의 접촉 부재의 장착원에 둥근 핀 커넥터가 형성되어 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원은 GND 전위에 대하여 정 (正) 전원과 부전원을 탑재하고, 그 정전원과 그 부전원이 전환 가능하게 구성되고, 상기 복수의 검사 대상 디바이스에 대하여 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 사이가 GND 전위로 단락 처리되어 있다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 반도체 웨이퍼의 도전 외주부가 전기적으로 상기 GND 전위로 단락 처리되고, 상기 복수의 검사 대상 디바이스 사이에서 단락된 GND 전위와, 그 반도체 웨이퍼의 도전 외주부가 전기적으로 접속되는 웨이퍼 스테이지 도전층의 GND 전위와, 상기 ESD 회로의 GND 전위를 공통 GND 전위로 하여 접속시킴으로써, 그 복수의 검사 대상 디바이스의 GND 단자에 대한 접속 처리를 불필요하게 한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 컴퓨터 시스템이, 상기 전환 수단에 의한 전환을 제어하는 ESD 컨트롤러 및 프로버의 동작을 제어하고, 상기 복수의 검사 대상 디바이스의 어드레스를 나타내는 웨이퍼 맵에 기초하여 프로빙 제어를 실시한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 프로브 카드에 있어서, 복수 있는 프로브의 바늘 세우기 설계 기준은, 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한 것이며, 반도체 칩 사이즈 이상의 거리가 필요한 경우, 예를 들어 반도체 칩을 1 개 스킵 또는 2 개 스킵 이상의 공간 거리를 유지하는 설계로 한다.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 프로브 카드에 있어서, 1 회의 컨택트로 프로빙되지 않는 공간 영역의 반도체 칩은, 퍼스널 컴퓨터 (PC) 를 주체로 한, 프로빙 제어에 의해 순차 컨택트 처리되어, 빠짐없이 ESD 인가를 실행한다.

상기 구성에 의해, 이하, 본 발명의 작용을 설명한다.

본 발명에 있어서는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 그 복수의 검사 대상 디바이스에 대하여 일괄적으로 동시에 인가하는 ESD 회로를 갖는다.

이로써, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있게 된다.

특히, 본 발명에 있어서는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 부의 고전압을 출력하는 고전압 전원과, 고전압 전원으로부터의 각 소정의 부의 고전압을 각각, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 각 다이오드 구조에 대하여 역바이어스가 각각 되도록 일괄적으로 동시에 인가하는 ESD 회로를 갖는다.

이로써, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우에도, 간단한 구성으로 쇼트 불량이 혼재하지 않고 고전압 검사를 대폭 효율적으로 실시할 수 있게 된다.

또, 특히 본 발명에 있어서는, 하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 그 하나 또는 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스의 ESD 검사를 실시한다.

이로써, 고내압 릴레이를 사용하지 않고 전체 구성을 간략화하여, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 고전압 인가 시험을 실시할 수 있게 된다.

이상에 의해, 본 발명에 의하면, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하기 때문에, 고전압 검사를 대폭 효율적으로 실시할 수 있다.

또, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우에도, 간단한 구성으로 쇼트 불량이 혼재하지 않고 고전압 검사를 대폭 효율적으로 실시할 수 있다.

또한, 고내압 릴레이를 사용하지 않고 전체 구성을 간략화하여, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 고전압 인가 시험을 실시할 수 있다.

도 1 은 본 발명의 실시형태 1 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.
도 2 는 반도체 웨이퍼 평면 내에 다수 매트릭스상으로 배열된 반도체 칩의 인접 종횡의 4 개를 모식적으로 나타내는 평면도이다.
도 3 은 이론값과 실측값을 파라미터로 한 전극 사이 거리에 대한 방전 한계값의 관계를 나타내는 도면이다.
도 4 는 도 1 의 ESD 시험 장치에 있어서의 디바이스에 대한 컨택트 상태의 확대 이미지를 모식적으로 나타내는 사시도이다.
도 5 는 도 1 의 ESD 시험 장치에 있어서의 ESD 인가시의 구성 이미지예를 모식적으로 나타내는 사시도이다.
도 6 은 도 1 의 ESD 시험 장치에 있어서의 복수의 ESD 인가기의 설치 이미지예를 모식적으로 나타내는 평면도이다.
도 7 의 (a) 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 복수의 ESD 인가기의 다른 설치 이미지예를 모식적으로 나타내는 평면도이고, (b) 는 (a) 의 ESD 인가기과 프로브 카드 및 프로버의 종단면도이다.
도 8 의 (a) 는 도 7 의 (a) 의 ESD 인가기를 모식적으로 나타내는 사시도이고, (b) 는 ESD 시험에서 사용하는 ESD 인가 전압 파형을 나타내는 도면이다.
도 9 는 퍼스널 컴퓨터 (PC) 를 주체로 한 웨이퍼 맵과 프로빙 관리를 나타내는 블록도이다.
도 10 은 본 발명의 실시형태 2 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.
도 11 은 도 10 의 ESD 시험 장치를 사용하여, 반도체 웨이퍼에 매트릭스상으로 배치된 다수의 검사 대상 디바이스의 ESD 내압 검사를 실시하는 경우의 모식도이다.
도 12 는 도 1 의 ESD 시험 장치를 사용하여 플러스 전원으로 역바이어스의 상태를 설정하는 경우의 모식도이다.
도 13 은 도 10 의 ESD 시험 장치에 있어서 디바이스의 복수 개를 ESD 인가 대상으로 하였을 때의 프로빙 실시예로서, 반도체 칩의 각 단자에 대한 프로브 배치에 대해 설명하기 위한 평면도이다.
도 14 는 GND 측의 프로브를 생략하는 경우의 검사 대상 디바이스의 접속을 모식적으로 나타내는 도면이다.
도 15 는 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치에 있어서 컨택트 스테이지가 상측 위치인 경우를 모식적으로 나타내는 종단면도이다.
도 16 은 도 15 의 ESD 시험 장치에 있어서 컨택트 스테이지가 하측 위치인 경우를 모식적으로 나타내는 종단면도이다.
도 17 은 도 15 의 스위치의 접점 사이 갭을 나타내고 있으며, 점선이 컨택트 스테이지의 하측 위치이고, 실선이 컨택트 스테이지의 상측 위치를 나타내는 도면이다.
도 18 은 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치의 다른 구성예를 나타내는 종단면도이다.
도 19 는 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치의 또 다른 구성예를 나타내는 종단면도이다.
도 20 은 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치의 다른 구성예를 나타내는 종단면도이다.
도 21 은 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 회로도이다.
도 22 는 특허문헌 1 에 개시되어 있는 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 사시도이다.

이하에, 본 발명의 고전압 검사 장치의 실시형태 1 ? 3 으로서 ESD 시험 장치에 적용한 경우에 대해 도면을 참조하면서 상세하게 설명한다. 또한, 상기 실시형태 1 의 고내압 릴레이 (3) 및 그 구동 전원, ESD 컨트롤러 대신에, 상기 실시형태 3 의 스위치 (52) 와 컨택트 스테이지 (53) 의 상하동 기구 및 그 주변 제어 회로를 사용함으로써, 수은을 사용한 고내압 릴레이 (3) 를 사용하지 않고, 상기 실시형태 1 을 상기 실시형태 3 에 적용할 수 있다. 또한, 각 도면에 있어서의 구성 부재 각각의 두께나 길이 등은 도면 작성상의 관점에서, 도시하는 구성에 한정되는 것은 아니다.

(실시형태 1)

도 1 은 본 발명의 실시형태 1 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.

도 1 에 있어서, 본 실시형태 1 의 고전압 검사 장치로서의 ESD 시험 장치 (1) 는, 소정의 고전압을 출력하는 고전압 전원 (2) 과, 고전압 전원 (2) 으로부터의 소정의 고전압을 복수의 검사 대상 디바이스 (6) 에 대하여 일괄적으로 동시에 인가하는 ESD 회로 (10) 를 갖고, 복수의 검사 대상 디바이스 (6) 에 대하여 ESD 내성을 검사한다.

이 ESD 회로 (10) 는, 고전압 전원 (2) 으로부터의 소정의 고전압을 축적하는 고전압 용량 수단으로서의 복수의 고압 콘덴서 (4) 와, 복수의 고압 콘덴서 (4) 로부터의 각 소정의 고전압을, 인가 저항 (5) 을 각각 통하여 출력하는 복수의 고전압 출력부와, 이 고전압 전원 (2) 으로부터의 소정의 고전압을 고압 콘덴서 (4) 측에 접속되거나 또는 고압 콘덴서 (4) 로부터의 소정의 고전압을 고전압 출력부측에 접속되도록 전환시키는 복수의 전환 수단으로서의 고내압 릴레이 (3) 를 갖고, 동일 회로 구성으로서, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 또한 인가 저항 (5) 을 통하여 고전압 출력부에 이르는 회로를 독립적으로, 일괄 인가 처리해야 할 복수의 검사 대상 디바이스 (6) 의 개수분만큼 병렬로 갖고 있다.

ESD 시험 장치 (1) 는, 고전압 전원 (2) 의 일방 단자가 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점을 각각 통하여 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극에 접속되고, 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 타방 전극은, 고전압 전원 (2) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극은, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점으로부터 각각, 각 인가 저항 (5) 을 각각 통하여 고전압 출력부로부터 검사 대상의 각 디바이스 (6) 의 일방 단자에 각각 접속되어 있다. 각 디바이스 (6) 의 타방 단자는 각각, GND 전압 출력부로부터 고전압 전원 (2) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 여기서는 도시하고 있지 않지만, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 동시 접속 전환을 소정 타이밍으로 제어하는 후술하는 ESD 컨트롤러 (9) 가 형성되어 있다. 이 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 를 구동시키기 위한 전원이 별도로 필요하다.

고전압 전원 (2) 은, 일괄 처리해야 할 고압 콘덴서 (4) 의 개수의 용량분 에 따라 적절한 충전 처리 능력이 있는 것을 선정하여 공용으로 한다.

고내압 릴레이 (3) 는, 설치에 방향성이 있는 수은 릴레이가 사용되고 있으며, 여기서는 8 접점인 것이어도 되는데, 4 접점인 것이 2 개여도 되고, 2 접점인 것이 4 개여도 된다. 8 접점의 고내압 릴레이 (3) 대신에 1 접점의 고내압 릴레이 (3) 가 8 개 형성되어 있어도 된다. 고내압 릴레이 (3) 는, 고압 콘덴서 (4) 에 대하여, 도시되지 않은 ESD 컨트롤러 (9) 에 의해 8 접점이 동시에, 고압 콘덴서 (4) 측을 중심으로 하여 고전압 전원 (2) 측과 디바이스 (6) 측 사이에서 전환된다. 8 개의 고압 콘덴서 (4) 로부터 8 개의 디바이스 (6) 에 대한 고전압의 독립된 일괄 인가에 대하여 고내압 릴레이 (3) 에 대한 제어 신호는, 단일 동시 제어로 한다. 고내압 릴레이 (3) 는 겹쳐 쌓아 배치하면, 코일 자계에 의해 동작하는 부품이기 때문에, 오동작을 일으킬 가능성이 있으므로 바람직하지 않다.

또, 후술하는 도 21 과 같이, 충전용 고내압 릴레이 (102) 와 방전용 고내압 릴레이 (103) 와 같이 독립된 고내압 릴레이의 구성이어도 된다.

고압 콘덴서 (4) 는, 여기서는 8 개 사용되고, 시험 전압에 적합한 내성을 갖는 것을 선정하며, 용량의 선정에 있어서는, ESD 시험의 규격에 합치하도록, 시험 모델마다 정해진 것을 선정한다. 예를 들어, HBM 규격이면 100 pF, MM 규격이면 200 pF 이다.

인가 저항 (5) 은, 여기서는 8 개 사용되며, 예를 들어 HBM 규격이면 1.5 KΩ 정도의 것을 사용하고, MM 규격이면 0 KΩ (저항 없음) 으로 한다. 이들 고압 콘덴서 (4) 와 인가 저항 (5) 은, 일괄 처리해야 할 디바이스 (6) 의 개수분을 전기적으로 독립적으로 한 상태에서 탑재한다.

디바이스 (6) 는, 예를 들어 LSI 소자나, LED 소자 및 레이저 소자 등의 발광 소자 등이다.

상기 구성에 의해, 먼저, 도시되지 않은 ESD 컨트롤러 (9) 에 의해 고내압 릴레이 (3) 의 8 개의 접점이 고전압 전원 (2) 측에 온으로 되어 고전압 전원 (2) 으로부터 8 개로 분기되어 전류가 각 고압 콘덴서 (4) 에 흘러들어가 고전압 전원 (2) 의 고전압에 균등하게 축적된다. 이 때, 고내압 릴레이 (3) 의 디바이스 (6) 측의 8 개의 접점은 ESD 컨트롤러 (9) 에 의해 오프 상태로 되어 있다.

다음으로, ESD 컨트롤러 (9) 에 의해 고내압 릴레이 (3) 의 고전압 전원 (2) 측의 8 개의 접점이 오프로 된 후, 고내압 릴레이 (3) 의 디바이스 (6) 측의 8 개의 접점이 온으로 되도록 제어가 이루어진다. 이로써, 고압 콘덴서 (4) 에 축적된 고전압이, 고내압 릴레이 (3) 의 8 개의 접점으로부터 각 인가 저항 (5) 을 각각 통하여 검사 대상의 각 디바이스 (6) 의 일방 단자에 각각 인가된다. 이 경우, 각 고압 콘덴서 (4) 와 검사 대상의 각 디바이스 (6) 는 1 대 1 로 대응하고 있어, 명확하고 정확한 ESD 검사가 대폭 효율적으로 실시된다.

이와 같이, 이들 고내압 릴레이 (3) 의 8 개의 접점을 ESD 컨트롤러 (9) 에 의해 고전압 전원 (2) 측에서 검사 대상의 각 디바이스 (6) 측으로 전환시켜, 8 개의 고압 콘덴서 (4) 를 충전 또는 방전을 하여, 검사 대상의 각 디바이스 (6) 에 각각, 8 개의 고압 콘덴서 (4) 로부터 소정의 명확하고 정확한 고전압을 각각 각 고전압 출력부로부터 인가할 수 있다. 고내압 릴레이 (3) 의 8 개의 접점의 전환 동작은, ESD 컨트롤러 (9) 에 의해 규정된 타이밍으로 동시에 실시된다. ESD 시험은, 수 종류의 인가 모델과, 각각에 규격이 정해져 있고, 검사 대상의 각 디바이스 (6) 에 인가되는 ESD 전류 파형 (또는 ESD 전압 파형) 에 의해 적합이 판단된다.

ESD 시험은, 고전압 전원 (2) 으로부터 고내압 릴레이 (3) 의 8 개의 접점을 통하여, 고압 콘덴서 (4) 와 인가 저항 (5) 의 직렬 회로가 8 개 병렬로 접속된 ESD 인가 회로, 또한, 소켓 외에, 암에 복수의 프로브 (접촉 부재) 를 고정시킨 머니퓰레이터, 복수의 프로브 (접촉 부재) 가 고정된 프로브 카드 등의 접촉 수단으로서의 접촉 지그를 통하여 검사 대상의 각 디바이스 (6) 에 고전압이 각각 인가된다. 검사 대상의 각 디바이스 (6) 에 대하여 고전압의 공급원측 단자 (1 개) 와 GND 측 단자 (1 개) 를 검사 대상의 디바이스 (6) 의 각 단자에 각각 접촉시켜 고전압을 8 개 동시에 인가한다. 이 경우, 검사 대상의 각 디바이스 (6) 는 8 개 동시에 고전압 인가 처리가 실시된다.

도 2 는 반도체 웨이퍼 평면 내에 다수 매트릭스상으로 배열된 반도체 칩의 인접 종횡의 4 개를 모식적으로 나타내는 평면도이다.

도 2 에 있어서, 반도체 웨이퍼 평면 내에 다수 매트릭스상으로 배열된 검사 대상의 디바이스 (6) 로서의 반도체 칩 (11) 의 양측에 대향하는 단자 (12) 가 각각 형성되어 있다. 이와 같이, 반도체 칩 (11) 마다 2 개의 단자 (12) 가 형성되고, 화살표로 나타내는 고전압 인가용의 접촉 부재로서의 예를 들어 프로브 (13) 가 단자 (12) 의 대향 방향 (삼각 △) 으로 접촉되게 하는 경우와, 화살표로 나타내는 고전압 인가용의 프로브 (13) 가 단자 (12) 의 인접 방향 (크로스 ×) 으로 접촉되게 하는 경우가 있다.

도 3 은 이론값과 실측값을 파라미터로 한 전극 사이 거리에 대한 방전 한계값의 관계를 나타내는 도면이다.

도 3 의 삼각 플롯 ▲ 으로 나타내는 대향 단자 사이의 실측값은, 도 2 에 나타내는 바와 같이 화살표로 나타내는 고전압 인가용의 프로브 (13) 가 단자 (12) 의 대향 방향 (삼각 △) 으로 접촉되는 경우의 관측 결과이다. 또, 도 3 의 크로스 플롯 × 로 나타내는 인접 단자 사이의 실측값은, 도 2 에 나타내는 바와 같이 화살표로 나타내는 고전압 인가용의 프로브 (13) 가 단자 (12) 의 인접 방향 (크로스 ×) 으로 접촉되는 경우의 관측 결과이다.

도 3 에서는, 전극 사이 거리에 대한 방전 한계값의 관계를 나타내고 있는데, 사각 플롯 ■ 는, 파셴의 법칙 (고전압을 단자 사이에 인가한 상태에서 어디까지 거리를 축소시키면 방전되는지를 구하고 있다) 으로부터 계산으로 구한 이론값인 반면, 삼각 플롯 ▲ 및 크로스 플롯 × 는 ESD 시험을 실제로 실시한 상태에서 구한 실측값으로서, 고압 콘덴서 (4) 로부터 디바이스 (6) 의 단자 사이에 급격하게 순간적으로 ESD 인가 전압 파형이 인가되는 경우의 관측 결과이다. 삼각 플롯 ▲ 는 대향 단자 사이의 실측값 (반도체 칩 (11) 의 대향하는 2 단자 사이에 고전압끼리를 인가하는 경우의 방전 거리), 크로스 플롯 × 는 인접 단자 사이의 실측값 (인접하는 반도체 칩 (11) 사이의 인접 단자 사이에 고전압끼리를 인가하는 경우의 방전 거리) 이다. 고전압 전원 (2) 으로부터 고압 콘덴서 (4) 에 축적하는 고전압이, 예를 들어 1500 V 인 경우, 방전 개시 전압을 1500 V 로 하며, 사각 플롯 ■ 의 이론값에서는, 방전 한계값의 전극 사이 거리는 140 ㎛ 정도이지만, 삼각 플롯 ▲ 에 있어서의 대향 단자 사이의 실측값에서는, 방전 한계값의 전극 사이 거리는 50 ㎛ 정도인 반면, 크로스 플롯 × 에 있어서의 인접 단자 사이의 실측값에서는, 방전 한계값의 전극 사이 거리는 95 ㎛ 정도이다. 따라서, 인접 단자 사이의 실측값보다 대향 단자 사이의 실측값 쪽이 방전 한계값이 짧음을 알 수 있다.

이들 실측값과 이론값을 연결한 최단 거리의 라인을, ESD 회로 (10), 전극 사이 거리 및 프로브 사이 거리의 설계값에 대한 방전 한계값의 관계로서 사용할 수 있다. 이 경우, 이론값의 라인에 있어서, 단자 사이 거리가 150 ㎛ ? 200 ㎛ 사이에서 실측값의 라인 (크로스 플롯 × 는 인접 단자 사이의 실측값의 라인) 으로 이행된다. 따라서, 인가해야 할 고전압에 대하여 방전 한계값의 전극 사이 거리와 관련하여, 고전압 중 낮은 전압값측에서는 이론값의 라인을 사용하고, 높은 전압값측에서는 실측값의 라인을 사용한다. 따라서, 고전압 전원 (2) 으로부터 고압 콘덴서 (4) 에 축적하는 고전압이 예를 들어 낮은 전압값측의 예를 들어 1500 V 인 경우, 방전 개시 전압을 1500 V 로 하면, 이론값 140 ㎛ 를 초과하는 전극 사이 거리가 필요해진다.

도 4 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 디바이스 (6) 에 대한 컨택트 상태의 확대 이미지를 모식적으로 나타내는 사시도이다. 도 5 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 ESD 인가시의 구성 이미지예를 모식적으로 나타내는 사시도이다.

도 4 및 도 5 에 있어서, 도 1 의 ESD 시험 장치 (1) 에 있어서, 1 대의 고전압 전원 (2), 8 접점의 고내압 릴레이 (3), 8 개의 고압 콘덴서 (4), 및 8 개의 인가 저항 (5), 그 밖의 부가 회로를 탑재한 ESD 기판을 안전을 위해 케이싱 내에 수용하고, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 의 접점을 통하여 인가 저항 (5) 에 이르는 직렬 회로의 8 회로분의 배선 출력부 (21a) 를 갖는 8 ch 분의 ESD 기판 상자 (21) 와, ESD 기판 상자 (21) 의 배선 출력부 (21a) 로부터의 각 배선 (23) 이 상면에 형성된 커넥터 (24) 를 통하여 하면측의 프로브 (22a, 22b) 의 8 세트에 각각 접속되고, 각 디바이스 (6) 의 2 단자 (6a, 6b) 에 1 대 1 로 대응하도록 프로브 (22a, 22b) 의 8 세트가 하면으로부터 돌출되어 각각 형성된 프로브 카드 (22) 를 구비하고, 웨이퍼 스테이지 (7) 상의 반도체 웨이퍼 (8) 에 매트릭스상으로 다수 형성된 검사 대상의 8 개의 각 디바이스 (6) 의 각 단자 (6a, 6b) 와, 각 고압 콘덴서 (4) 에 각각 접속된 프로브 (22a, 22b) 의 8 세트가 1 대 1 로 대응하도록 배치되어 있다.

ESD 기판 상자 (21) 의 배선 출력부 (21a) 에서 프로브 카드 (22) 까지의 배선 길이가 변경됨으로써, ESD 인가 전압 파형이 변화한다. 따라서, 고압 콘덴서 (4) 에서 디바이스 (6) 의 각 단자 (6a, 6b) 까지의 배선 길이를 전부 동일 배선 길이로 하여 디바이스 (6) 의 각 단자 (6a, 6b) 에 인가하는 ESD 전압 파형을 동일하게 하고 있다. ESD 기판은, 부품 교환용으로 소켓부를 갖고 있어도 된다.

도 6 은 도 1 의 ESD 시험 장치 (1) 에 있어서의 복수의 ESD 인가기의 설치 이미지예를 모식적으로 나타내는 평면도이다.

도 6 에 나타내는 바와 같이, ESD 시험 장치 (1A) 는, 복수의 ESD 인가기로서의 복수의 ESD 기판 (31) 이 중앙 원형부 (32) 를 비우고 그 주위에 세워져 방사상으로 배치되고, 그 복수의 ESD 기판 (31) 에 있어서의 복수의 동일 회로 구성의 각 출력 단자가 각각 중앙 원형부 (32) 측을 향하여 형성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 복수의 고전압 출력부 각각을, 중앙 원형부 (32) 의 하방측에 형성된 복수의 검사 대상 디바이스 (6) 의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 고전압 출력부 각각을 통과한 복수의 검사 대상 디바이스 (6) 까지의, 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선을 포함하는 거리는 전부 동일 거리로 하여, 고전압 전원 (2) 으로부터의 동일한 ESD 인가 전압 파형이 복수의 검사 대상 디바이스 (6) 의 각 단자에 각각 동시에 명확하고 확실하게 인가되도록 구성되어 있다.

이 ESD 시험 장치 (1A) 로서, ESD 회로 (10) 에 있어서의 복수 접점의 고내압 릴레이 (3), 복수의 고압 콘덴서 (4) 및 복수의 인가 저항 (5) 이 탑재된 복수의 ESD 기판 (31) 이 중앙 원형부 (32) 를 제외한 도너츠상으로 복수 방사상 (중앙 원형부 (32) 의 중심에 대하여 방사상) 으로 배치되어 있다. 고내압 릴레이 (3) 의 두께는 범용적인 4000 V 내압용에서 대략 15 ㎜, 8000 V 내압용에서는 대략 30 ㎜ 이다. 이 두께에 따라 몇 장분의 ESD 기판 (31) 을 배치할 수 있을지가 결정된다. 고내압 릴레이 (3) 의 두께가 4000 V 내압용의 15 ㎜ 이고 중앙 원형부 (32) 의 내주 직경이 40 ㎝ 인 경우, 64 장의 ESD 기판 (31) 을 배치할 수 있다.

또, 고내압 릴레이 (3) 의 두께에 따라 ESD 기판 (31) 의 두께가 결정되기 때문에, 고내압 릴레이 (3) 의 두께가 얇은 것을 사용하는 것이 좋다. 예를 들어 1 장의 ESD 기판 (31) 이 4 ch 인 경우이고, 8 개의 1 접점의 고내압 릴레이 (3) 를 탑재하는 경우, 고내압 릴레이 (3) 의 두께가 4000 V 내압용으로 13.5 ㎜ 에서는 83 장의 ESD 기판 (31) 을 방사상으로 탑재할 수 있어 전부 332 ch 분 (디바이스 (6) 를 332 개 동시에 ESD 시험을 할 수 있다) 의 능력이 있다. 이 경우의 ESD 기판 (31) 의 외주 직경은 약 50 ㎝ 정도이다.

복수의 ESD 기판 (31) 의 내주측으로부터 배선 (23) 이 인출되어 프로브 카드 (22) 의 커넥터 (24) 에 접속되고, 프로브 카드 (22) 의 하면에 형성된 프로브 (22a, 22b) 의 복수 세트를, 웨이퍼 스테이지 (7) 상에 흡착된 반도체 웨이퍼 (8) 상에 매트릭스상으로 다수 형성된 검사 대상의 각 디바이스 (6) 의 단자 (6a, 6b) 와 1 대 1 로 대응하도록 접속시켜 ESD 시험이 실시된다. 프로브 (22a, 22b) 와 디바이스 (6) 의 단자 (6a, 6b) 의 위치 관계는, 자동 반송 장치의 프로버를 구성하는 웨이퍼 스테이지 (7) 측을 정확하게 이동시키면서 화상 인식에 의해 정확하게 위치 결정할 수 있다. 여기서는, 400 ㎛ × 200 ㎛ 사이즈의 반도체 칩 (11) 을 64 개씩 1 열로 ESD 시험을 실시하고 이것을 반복하여, 웨이퍼의 칩 전부 (예를 들어 10 만개) 를 순차 자동적으로 실시할 수 있다. 옆의 열에 프로브 (22a, 22b) 를 세우기 곤란한 점에서, 2 열 이상으로 ESD 시험을 실시하는 것보다도, 1 열로 실시하는 것이 접촉 미스가 잘 일어나지 않아 좋다.

또, 프로브 카드의 바늘 세우기 설계에 있어서는, 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리가, 반도체 칩 사이즈 이상 필요한 경우, 예를 들어 반도체 칩 1 개 스킵 또는 2 개 스킵 이상의 공간 거리를 유지하는 설계로 하여, 인접 프로브 사이에 대한 방전을 회피한다. 1 회의 컨택트로 프로빙되지 않는 공간의 반도체 칩은, 후술하는 퍼스널 컴퓨터 (PC) 를 주체로 한, 프로빙 제어에 의해 순차 컨택트 처리되어, 빠짐없이 ESD 인가를 실행할 수 있다.

ESD 기판 (31) 에서 디바이스 (6) 까지의 배선 길이는 도 8(b) 의 ESD 인가 전압 파형의 규격 유지로서 20 ㎝ 이하가 바람직하다. 각 ESD 기판 (31) 에서 8 개의 디바이스 (6) 의 각 단자까지의 배선 길이를 전부 동일 배선 길이로 하여 디바이스 (6) 의 각 단자에 인가하는 도 8(b) 의 ESD 전압 파형을 동일하게 하고 있다. 이로써, ESD 시험이 균일해진다.

도 7(a) 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 복수의 ESD 인가기의 다른 설치 이미지예를 모식적으로 나타내는 평면도이고, 도 7(b) 는 도 7(a) 의 ESD 인가기과 프로브 카드 및 프로버의 종단면도이다. 도 8(a) 는 도 7(a) 의 ESD 인가기를 모식적으로 나타내는 사시도이고, 도 8(b) 는 ESD 시험에서 사용하는 ESD 인가 전압 파형을 나타내는 도면이다.

도 7(a), 도 7(b) 및 도 8(a) 에 있어서, ESD 시험 장치 (1B) 는, 복수의 케이싱인 복수의 ESD 기판 상자 (21) 가 중앙 원형부 (25) 를 비우고 그 주위에 방사상으로 배치되어 있다. 복수의 ESD 기판 상자 (21) 내에 수용된 복수의 ESD 기판 (31) 의 복수의 동일 회로 구성에 있어서의 각 출력 단자가 각각 중앙 원형부 (25) 측을 향하여 형성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 복수의 고전압 출력부 각각을, 중앙 원형부 (25) 의 하방측에 형성된 복수의 검사 대상 디바이스 (6) 의 각 단자 (6a, 6b) 에 대하여 전기적으로 접속 가능하게 구성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 각 고전압 출력부 각각을 통과하여 복수의 검사 대상 디바이스 (6) 까지의, 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선 (23) 을 포함하는 거리는 전부 동일 거리로 하여, 고전압 전원 (2) 으로부터의 동일한 ESD 인가 전압 파형이 복수의 검사 대상 디바이스 (6) 에 각각 동시에 인가되도록 구성되어 있다. 또한, 고전압 출력부로는, 동일 회로 구성의 출력 단자여도 되고, 그 출력 단자로부터 배선을 통하여 프로브 카드 (22) 의 프로브 (22a, 22b) 까지를 포함해도 된다.

ESD 시험 장치 (1B) 로서, 1 대의 고전압 전원 (2), 8 접점의 고내압 릴레이 (3), 8 개의 고압 콘덴서 (4), 및 8 개의 인가 저항 (5), 그 밖의 부가 회로를 탑재한 복수의 ESD 기판 (31) 을 케이싱 내에 수용하고, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 의 접점을 통하여 인가 저항 (5) 에 이르는 직렬 회로의 8 회로분의 배선 출력부 (21a) 를 갖는 8 ch 분의 ESD 기판 상자 (21) 가 8 개 방사상으로 배치 형성되어 있다. 8 개의 ESD 기판 상자 (21) 의 내주측으로부터 배선 (23) 이 인출되어 프로브 카드 (22) 의 커넥터 (24) 에 접속되고, 프로브 카드 (22) 의 하면에 형성된 프로브 (22a, 22b) 의 8 세트를, 자동 반송 장치의 프로버를 구성하는 웨이퍼 스테이지 (7) 상의 반도체 웨이퍼 (8) 에 매트릭스상으로 다수 형성된 다수의 디바이스 (6) 중, 검사 대상의 8 개의 각 디바이스 (6) 의 각 단자 (6a, 6b) 와 1 대 1 로 대응하도록 접속시켜 ESD 시험을 실시하고, 이것을 반복하도록 되어 있다.

이 8 ch 분의 ESD 기판 상자 (21) 의 배선 출력부 (21a) 에서 각 디바이스 (6) 까지의 배선 길이는 도 8(b) 의 ESD 인가 전압 파형의 규격 유지로서 20 ㎝ 이하가 바람직하다. 각각 ESD 기판 상자 (21) 의 각 배선 출력부 (21a) 에서 8 개의 각 디바이스 (6) 의 각 단자까지의 배선 길이를 전부 동일 배선 길이로 하여 각 디바이스 (6) 의 각 단자에 인가하는 도 8(b) 의 ESD 전압 파형을 동일하게 하고 있다. 이로써, ESD 시험이 균일해진다.

도 9 는 퍼스널 컴퓨터 (PC) 를 주체로 한 웨이퍼 맵과 프로빙 관리를 나타내는 블록도이다.

도 9 에 있어서, 본 실시형태 1 의 ESD 시험 장치 (1) 는, 프로빙 관리를 실시하는 퍼스널 컴퓨터 (PC) 와, 1 대의 고전압 전원 (2) 과, 퍼스널 컴퓨터 (PC) 로부터의 지시를 받아 구동되는 ESD 컨트롤러 (9) 와, ESD 컨트롤러 (9) 에 의해, 고내압 릴레이 (3) 의 8 접점을 동시에 고전압 전원 (2) 측으로 전환시켜 8 개의 고압 콘덴서 (4) 에 고전압 전원 (2) 으로부터의 고전압을 축적하고, 그 후, 소정의 타이밍으로 고내압 릴레이 (3) 의 8 접점을 동시에 8 개의 각 인가 저항 (5) 측으로 전환시키는 8 개의 병렬 회로로 구성된 ESD 회로 (10) 와, ESD 회로 (10) 로부터 8 개의 각 인가 저항 (5) 을 각각 통한 ESD 인가 전압을, 웨이퍼 스테이지 (7) 의 반도체 웨이퍼 (8) 를 이동시킨 후에 상승시키고, 8 개의 디바이스 (6) 의 각 단자 (6a, 6b) 에 프로브 카드 (22) 의 프로브 (22a, 22b) 의 8 세트를 각각 접촉시켜 그 프로브 (22a, 22b) 의 8 세트에 의해 그 각 단자 (6a, 6b) 에 인가하기 위한 프로버 (20) 를 갖고 있다. 반도체 웨이퍼 (8) 의 10 만개의 다수의 칩을 순차 ESD 시험하는 경우, 프로버 (20) 등의 자동 반송 장치를 사용하여 연속적으로 프로빙을 실시한다.

프로빙 관리는, 퍼스널 컴퓨터 (PC) 를 주체로 하여, 반도체 웨이퍼 (8) 상의 웨이퍼 맵, 즉 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수 (예를 들어 10 만개) 의 반도체 칩 (11) 의 위치를 나타내는 어드레스에 대하여, 어느 어드레스 범위의 반도체 칩 (11) 을 ESD 시험하여, 어느 어드레스의 반도체 칩 (11) 이 ESD 내압 불량인지를 기억할 수 있다. ESD 내압 불량은, 반도체 칩 (11) 의 다이오드 구조의 역방향 전압에 의한 리크 전류가 소정값을 상회한 경우에 이것을 측정기에 의해 측정하여 불량으로 인정하고, 그 반도체 칩 (11) 의 어드레스를 퍼스널 컴퓨터 (PC) 에 기억한다.

ESD 컨트롤러 (9) 는, ESD 회로의 고내압 릴레이 (3) 의 동작 제어뿐만 아니라, 인가해야 할 전압 레벨의 설정이나 인가 횟수, 인가하는 극성 조건을 프로그램 등에 의해 미리 설정한 시퀀셜에 따라 동작한다.

이상에 의해, 본 실시형태 1 에 의하면, 양산시에 검사 대상의 복수 개의 디바이스 (6) 에 대하여 일괄적으로, 규격에 적합한 ESD 인가 전압 파형으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다.

또한, 본 실시형태 1 에서는, 특별히 상세하게는 설명하지 않았지만, 반도체 웨이퍼 (8) 에 매트릭스상으로 배치 형성된 개편화 (個片化) 전 (절단 전) 의 다수의 디바이스 (6) 로서의 각 반도체 칩 (11) 에 대하여 ESD 시험을 실시하는 것 외에, 개편화 후 (절단 후) 로서 유지 테이프가 부착된 상태 (반도체 칩 (11) 이 매트릭스상으로 배열되어 있는 상태) 의 각 반도체 칩 (11) 에 대하여 ESD 시험을 실시할 수 있다.

또한, 상기 실시형태 1 에서는, 특별히 설명하지 않았지만, 고전압 전원 (2) 은 GND 전위에 대하여 정전원과 부전원을 탑재하고, 정전원과 부전원이 전환 가능하게 구성되고, 복수의 검사 대상 디바이스 (6) 에 대하여, 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있어도 된다.

(실시형태 2)

상기 실시형태 1 에서는, 고전압 전원 (2) 으로부터의 소정의 고전압을 복수의 검사 대상 디바이스 (6) 에 대하여 일괄적으로 동시에 동일한 ESD 인가 전압 파형을 정확하게 인가하는 경우에 대해 설명하였는데, 본 실시형태 2 에서는, 이것에 추가하여, 반도체 칩 (11) 의 GND 측의 각 단자 (12b) 가 전기적으로 단락 상태인 반도체 웨이퍼의 경우, 이 반도체 웨이퍼에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 의 ESD 내압 검사를 안정적으로 실시하는 경우에 대해 설명한다.

또, ESD 시험에는 디바이스의 동작 극성에 있어서, 순방향 바이어스 인가와 역방향 바이어스 인가의 2 가지 인가 방법이 있다. 일반적으로 역바이어스 인가로 시험을 실시하는 것이 높은 신뢰성을 보증할 수 있다는 것이 공지되어 있으며, 여기서는 특히 역방향 바이어스시의 ESD 규격을 유지하기 위한 장치 구성과, 디바이스의 출하 사양에 맞춰 쌍방향의 바이어스 인가가 가능한 장치의 구성에 대해 설명한다.

도 10 은 본 발명의 실시형태 2 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.

도 10 에 있어서, 본 실시형태 2 의 고전압 검사 장치로서의 ESD 시험 장치 (1C) 는, 소정의 부의 고전압을 출력하는 고전압 전원 (2C) 과, 고전압 전원 (2C) 으로부터의 소정의 부의 고전압을, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 중 소정 수의 검사 대상 디바이스 (6) 에 대하여 일괄적으로 동시에 인가하는 ESD 회로 (10C) 를 갖고, 반도체 웨이퍼 (8) 상의 복수의 검사 대상 디바이스 (6) 에 대하여 ESD 내성을 검사한다.

이 ESD 회로 (10C) 는, 고전압 전원 (2) 으로부터의 소정의 부의 고전압을 축적하는 복수의 고전압 용량 수단으로서의 복수의 고압 콘덴서 (4) 와, 복수의 고압 콘덴서 (4) 로부터의 각 소정의 부의 고전압을 인가 저항 (5) 을 각각 통하여 출력하는 복수의 고전압 출력부와, 이 복수의 고전압 전원 (2C) 으로부터의 소정의 부의 고전압을 고압 콘덴서 (4) 측에 접속되거나 또는 고압 콘덴서 (4) 로부터의 소정의 고전압을 고전압 출력부측에 접속되도록 전환시키는 복수의 전환 수단으로서의 하나 또는 복수의 고내압 릴레이 (3) 를 갖고, 동일 회로 구성으로서, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 또한 인가 저항 (5) 을 통하여 고전압 출력부에 이르는 회로를 독립적으로, 일괄 인가 처리해야 할 복수의 검사 대상 디바이스 (6) 의 개수분만큼 병렬로 갖고 있다.

ESD 회로 (10C) 는, ESD 컨트롤러 (9) 에 의해, 고내압 릴레이 (3) 의 8 접점을 동시에 고전압 전원 (2C) 측으로 전환시켜 8 개의 고압 콘덴서 (4) 에 고전압 전원 (2C) 으로부터의 부의 고전압을 축적하고, 그 후, 소정의 타이밍으로 고내압 릴레이 (3) 의 8 접점을 동시에 8 개의 각 인가 저항 (5) 측으로 전환시켜, 8 개의 고압 콘덴서 (4) 로부터의 부의 고전압이 고내압 릴레이 (3) 의 8 접점을 각각 통하여 8 개의 각 인가 저항 (5) 측에 각각 이르는 8 개의 병렬 회로로 구성되어 있다.

이 경우의 검사 대상의 디바이스 (6) 는, 그 내부에 다이오드 구조를 갖는 LED 소자나 레이저 소자 등의 발광 소자이다. 고전압 전원 (2C) 에 의해 축적된 고압 콘덴서 (4) 에 의해, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 복수의 검사 대상 디바이스 (6) 의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가한다.

ESD 시험 장치 (1C) 는, 부의 고전압을 출력하는 고전압 전원 (2C) 의 일방 단자가 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점을 각각 통하여 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극에 접속되고, 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 타방 전극은, 고전압 전원 (2C) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극은, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점으로부터 각각, 각 인가 저항 (5) 을 각각 통하여 고전압 출력부로부터 검사 대상의 각 디바이스 (6) 의 일방 단자에 각각 접속되어 있다. 각 디바이스 (6) 의 타방 단자는 각각, GND 전압 출력부로부터 고전압 전원 (2C) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 여기서는 도시하고 있지 않지만, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 동시 접속 전환을 소정 타이밍으로 제어하는 후술하는 ESD 컨트롤러 (9) 가 형성되어 있다. 이 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 를 구동시키기 위한 전원이 별도로 필요하다.

도 11 은 도 10 의 ESD 시험 장치 (1C) 를 사용하여, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 의 ESD 내압 검사를 실시하는 경우의 모식도이다.

도 11 에 있어서, ESD 시험 장치 (1C) 에 있어서의 고압 콘덴서 (4) 에는 부의 고전압이 충전되어 있고, 예를 들어 -1500 V 가 검사 대상의 각 디바이스 (6) 의 애노드 단자에 인가되고, 0 V 가 캐소드 단자에 인가된다. 이와 같이, 각 디바이스 (6) 의 애노드 단자에 -1500 V 의 부의 고전압이 인가되고, 캐소드 단자에 0 V 가 인가되므로, 다이오드 구조에 ESD 역방향 전압이 인가되어 ESD 시험이 실시된다. 이 경우, 고전압 전원 (2C) 을 - 전원으로 한다. ESD 회로 (10C) 의 전압 공급원측과 GND 측이 역전된다. n-GaN 기판으로부터 고압 콘덴서 (4) 의 전하 규정량 (예를 들어 100 pF) 을 애노드 단자를 통하여 흡인하기 때문에, 애노드 단자를 통과하는 전하량은 일정하다. 디바이스 단위에서 애노드 전극은 독립적이기 때문에, ESD 조건으로는 문제가 되지 않는다. 따라서, 각 디바이스 (6) 에 대하여 각각, 고압 콘덴서 (4) 의 전하 규정량 (예를 들어 100 pF) 의 인가를 확실하게 보증할 수 있다. 또한 고전압 전원 (2C) 을 ＋ 전원으로 하면, 순방향 바이어스를 실현할 수 있다.

이에 대하여, 도 12 에 나타내는 바와 같이, 플러스 전원을 사용하여 인가 회로 (GND) 의 극성을 반전시킴으로써 역바이어스의 상태를 설정하면, 디바이스 (6) 의 캐소드 단자로부터 인접 디바이스 (6) 의 애노드 단자에 대한 쇼트가 발생하는 경우에는, 인가되는 전하량은 n-GaN 기판에 분산되어, 동일한 디바이스 (6) 의 캐소드 단자로부터 애노드 단자를 통과하는 전하량은 부정이 된다. 이와 같이, 쇼트 불량이 혼재하는 경우, 단락 지점에 관통하는 전하가 집중되기 때문에, ESD 규정으로부터 일탈한다. 이것을 부의 고전압에 의한 도 11 의 ESD 시험 장치 (1C) 에 의해 해소할 수 있다.

도 13 은 도 10 의 ESD 시험 장치 (1C) 에 있어서 디바이스의 복수 개를 ESD 인가 대상으로 하였을 때의 프로빙 실시예로서, 반도체 칩 (11) 의 각 단자에 대한 프로브 배치에 대해 설명하기 위한 평면도이다.

도 13 에 나타내는 바와 같이, ESD 전하 공급원인 프로브 (22a) 의 각 단자 (12a) 에 대한 접촉은, 디바이스 단위 (반도체 칩 (11) 마다) 에서 독립적으로 실시되며, 인가 회로 (ESD 회로 (10C) 와 고전압 출력부를 포함하는 회로) 의 탑재와 프로브 컨택트를 실시한다. 이와 같이, 도 8(b) 의 ESD 전압 파형을 인가하는 반도체 칩 (11) 의 각 단자 (12a) 에 대한 프로브 (22a) 는, 반도체 칩 (11) 마다 독립적으로 형성되는데, GND 측 단자인 반도체 칩 (11) 의 각 단자 (12b) 에 대한 프로브 (22b) 는, 반도체 칩 (11) 의 GND 측의 각 단자 (12b) 가 전기적으로 단락 상태인 반도체 웨이퍼의 경우에는, ESD 전압 파형의 인가 처리에 대하여 1 점 (또는 반도체 칩 (11) 의 복수 소자마다) 을 컨택트 대상으로 하면 된다. ESD 회로 (10C) 의 GND (COM) 에 접속되는 프로브 (22b) 가, 복수 디바이스의 GND 측의 각 단자 (12b) 가 모두 웨이퍼 (8) 내에서 전기적으로 단락되어 있기 때문에, GND 측의 복수의 단자 (12b) 중 적어도 1 점에서 컨택트하는 것만으로, 전체 디바이스마다 컨택트하는 상태와 동일한 상태가 된다. 이로써, GND 측의 컨택트 프로브를 적어도 1 개를 남기고 그 외를 불필요하게 할 수 있다.

도 14 는 GND 측의 프로브를 생략하는 경우의 검사 대상의 디바이스 (6) 에 대한 접속을 모식적으로 나타내는 도면이다.

도 14 에 있어서, 웨이퍼 스테이지 절연층 (41) 의 표면측에, 접지된 웨이퍼 스테이지 도전층 (42) 이 형성되고, 웨이퍼 스테이지 도전층 (42) 상에 반도체 웨이퍼 (8) 가 탑재되어 있다. 반도체 웨이퍼 (8) 에 매트릭스상으로 배치된 복수의 검사 대상 디바이스 (6) 는, 제조 프로세스에서 복수의 검사 대상 디바이스 (6) 사이의 GND 측에서 단락되도록 적극적으로 단락 처리가 실시되어 있다. 또, 반도체 웨이퍼 (8) 의 에지 측면에 도전성막을 형성하고, 검사 대상 디바이스 (6) 의 그라운드 단자 (GND 단자) 인 각 단자 (12b) 로부터 웨이퍼 에지 측면의 도전성막을 통하여 웨이퍼 스테이지 도전층 (42) 에 전기적으로 접속된다. 배선 출력부 (21a) 로부터의 각 배선 (23) 이 프로브 카드 (22) 의 상면에 형성된 커넥터 (24) 를 통하여 프로브 카드 (22) 의 하면측의 프로브 (22a) 에 각각 접속되고, 각 디바이스 (6) 에 1 대 1 로 대응하도록 프로브 (22a) 가 하면으로부터 돌출되어 각각 형성되어 있다.

각 디바이스 (6) 사이에서 단락된 GND 와, 웨이퍼 스테이지 도전층 (42) 의 GND 와, ESD 회로 (10C) 의 GND 를 공통 GND 로 하여 접속시킴으로써, 각 디바이스 (6) 의 GND 단자에 대한 프로빙은 완전히 불필요하게 할 수 있다.

이상에 의해, 본 실시형태 2 에 의하면, 검사 대상의 복수 개의 디바이스 (6) 에 대하여 일괄적으로, 규격에 적합한 ESD 인가 전압 파형으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다. 이것에 추가하여, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 사이가 GND 측에서 단락되어 있는 경우나 디바이스 (6) 사이가 GND 측에서 단락된 웨이퍼를 사용하는 경우에도, ESD 내압 검사를 정확하고 안정적이며 대폭 효율적으로 실시할 수 있다.

또한, 상기 실시형태 1, 2 에서는, 특별히 설명하지 않았지만, 프로브 카드 (22) 의 기판은, 다층 배선 기판이 아니라, 방전 회피용의 표층 배선 기판이다. 프로브 카드 (22) 의 기판으로서 다층 배선 기판을 사용하는 경우에는, 수천 V 의 고전압이기 때문에, 배선 사이의 유전율 (방전 회피 특성), 거리/전압을 고려한다. 프로브에는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용하면 된다. 프로브는, 방전 회피용의 프로브 사이 거리를 유지하고 있다. ESD 인가 전압 파형을 모니터링하는 수단으로서, 프로브 카드 (22) 의 기판의 프로브 (22a, 22b) 의 근원에 둥근 핀 커넥터가 형성되어 있는 것이 바람직하다.

(실시형태 3)

본 실시형태 3 에서는, 고내압 릴레이 (3) 로서의 수은 릴레이를 사용하지 않고 ESD 시험을 실시하는 경우에 대해 설명한다.

도 15 는 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치에 있어서 컨택트 스테이지가 상측 위치인 경우를 모식적으로 나타내는 종단면도이다. 도 16 은 도 15 의 ESD 시험 장치에 있어서 컨택트 스테이지가 하측 위치인 경우를 모식적으로 나타내는 종단면도이다.

도 15 에 있어서, 하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 본 실시형태 3 의 ESD 시험 장치 (1D) 에 있어서, 하나 또는 복수의 검사 대상 디바이스 (54) 를 탑재한 컨택트 스테이지 (53) 의 상하 동작에 의해, 스위치 수단으로서의 스위치 (52) 가 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스 (54) 에 1 대 1 로 대응하는 각 고전압 용량 수단으로서의 고압 콘덴서 (56) 의 고전압을 충전/방전하고, 각 고압 콘덴서 (56) 로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스 (54) 의 ESD 검사를 실시한다.

본 실시형태 3 의 ESD 시험 장치 (1D) 는, 소정의 고전압을 출력하는 고전압 전원 (55) 과, 고전압 전원 (55) 으로부터의 소정의 고전압을 축적하는 하나 또는 복수의 고압 콘덴서 (56) 와, 하나 또는 복수의 고압 콘덴서 (56) 로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부로서의 프로브 카드 (57) 의 프로브 (57a, 57b) 를 갖고, 프로브 카드 (57) 의 프로브 (57a, 57b) 와 하나 또는 복수의 검사 대상 디바이스 (54) 의 각 단자 (54a, 54b) 를 이간시킴과 함께, 스위치 (52) 에 의해 하나 또는 복수의 고압 콘덴서 (56) 를 고전압 전원 (55) 측에 접속시키는 제 1 동작과, 스위치 (52) 에 의해 하나 또는 복수의 고압 콘덴서 (56) 와 고전압 전원 (55) 을 차단함과 함께, 프로브 카드 (57) 의 프로브 (57a, 57b) 를 각각 통하여 하나 또는 복수의 검사 대상 디바이스 (54) 의 각 단자 (54a, 54b) 에 각각 접속시키는 제 2 동작을, 컨택트 스테이지 (53) 의 상하 동작에 의해 전환시킨다.

더욱 상세하게 설명한다. 토대 (51) 상에 스위치 (52) 의 일방 접점 (52a) 이 고정되어 있고, 컨택트 스테이지 (53) 의 하면에서 스위치 (52) 의 일방 접점 (52a) 바로 위에 스위치 (52) 의 타방 접점 (52b) 이 고정되어 있다. 컨택트 스테이지 (53) 상에는, 검사 대상의 디바이스 (54) 가 고정되어 있고, 컨택트 스테이지 (53) 가 소정 간격으로 자유롭게 상하동할 수 있도록 구성되어 있다. 검사 대상의 디바이스 (54) 는, 여기서는 1 개만 나타내고 있지만, 복수의 검사 대상의 디바이스 (54) 가 전후 방향으로 형성되어 있다.

스위치 (52) 의 일방 접점 (52a) 은 고전압 전원 (55) 에 접속되고, 스위치 (52) 의 타방 접점 (52b) 은 고압 콘덴서 (56) 를 통하여 접지되어 있다. 고압 콘덴서 (56) 는 프로브 카드 (57) 의 고전압측에 접속되고, 프로브 카드 (57) 의 GND 측은 접지되어 있다.

각 디바이스 (54) 의 2 단자 (54a, 54b) 에 1 대 1 로 대응하도록 프로브 (57a, 57b) 가 프로브 카드 (57) 의 하면으로부터 돌출되어 각각 형성되어 있다. 각 디바이스 (54) 의 각 단자 (54a, 54b) 와, 고압 콘덴서 (56) 에 각각 접속된 프로브 카드 (57) 의 프로브 (57a, 57b) 가, 1 대 1 로 대응하도록 배치되어 있다.

고전압 전원 (55) 은, 일괄 인가 처리해야 할 디바이스 개수분의 복수의 각 고압 콘덴서 (56) 에 따른 충전 처리 능력이 있는 것을 선정한다.

고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 하나 또는 복수의 검사 대상 디바이스 (54) 의 각 단자 (54a, 54b) 에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖고 있다. 이 접촉 수단은, 암에 복수의 접촉 부재를 고정시킨 머니퓰레이터와, 복수의 접촉 부재가 고정된 프로브 카드 (57) 중 어느 것이다. 접촉 부재로는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용한다. 여기서는, 접촉 수단으로서 프로브 카드 (57) 를 사용하고, 복수의 접촉 부재로서 프로브 (57a, 57b) 를 사용하고 있다. 프로브 카드 (57) 의 기판은, 고전압이 인가되기 때문에, 다층 배선 기판이 아니라, 방전 회피용의 표층 배선 기판으로 한다.

상기 구성에 의해, 도 15 에서는, 컨택트 스테이지 (53) 가 상측 위치에 있으며, 고압 콘덴서 (56) 로부터의 고전압이, 프로브 카드 (57) 의 고전압측의 프로브 (57a) 를 통하여 각 디바이스 (54) 의 단자 (54a) 에 인가되어 ESD 시험이 실시된다. 즉, 컨택트 스테이지 (53) 가 상측 위치에 있을 때에는 고압 콘덴서 (56) 에 대하여 고전압 전원 (55) 이 차단되고, 각 고압 콘덴서 (56) 로부터의 동일한 ESD 인가 전압 파형이 각 프로브 (57a) 로부터 각 디바이스 (54) 의 단자 (54a) 에 인가된다. 이 때, 각 디바이스 (54) 의 단자 (54b) 는 프로브 (57b) 를 통하여 접지되어 있다.

도 16 에서는, 컨택트 스테이지 (53) 가 하측 위치에 있으며, 고전압 전원 (55) 으로부터의 고전압이 스위치 (52) 를 통하여 고압 콘덴서 (56) 에 충전된다. 즉, 컨택트 스테이지 (53) 가 하측 위치에 있을 때에는 프로브 (57a, 57b) 와 디바이스 (54) 의 각 단자 (54a, 54b) 가 이간되고, 고전압 전원 (55) 이 고압 콘덴서 (56) 에 접속되어 충전된다.

도 17 은 도 15 의 스위치 (52) 의 접점 사이 갭을 나타내고 있으며, 점선이 컨택트 스테이지 (53) 의 하측 위치이고, 실선이 컨택트 스테이지 (53) 의 상측 위치를 나타내는 도면이다.

도 17 에 있어서, 갭 길이 A 는 프로브 (57a, 57b) 의 컨택트 높이이고, 갭 길이 B 는 스위치 (52) 의 접점 (52a, 52b) 의 컨택트 높이이다. 이 프로브 (57a, 57b) 는, 소정의 스트로크 범위에서, 스프링이나 탄성체 등에 의해 일정 탄성력으로 탄성 지지되어 디바이스 (54) 의 각 단자 (54a, 54b) 와 접촉한다. 또, 스위치 (52) 의 접점 (52a, 52b) 도, 소정의 스트로크 범위에서, 스프링이나 탄성체 등에 의해 일정 탄성력으로 탄성 지지되어 서로 접속된다.

컨택트 스테이지 (53) 의 상하 동작에 의한 도전 부재 사이 거리 (프로브 (57a, 57b) 와 디바이스 (54) 의 각 단자 (54a, 54b) 의 거리나, 스위치 (52) 의 접점 사이 거리) 에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 도전 부재 사이 거리의 설계값에 사용하고 있다.

반도체 웨이퍼 (8) 의 자동 반송 장치의 프로버를 구성하는 컨택트 스테이지 (53) 는, 원래 복수의 검사 대상의 디바이스 (54) (또는 반도체 웨이퍼 (8)) 를 흡착하여 상하동을 할 뿐만 아니라, 다음의 복수의 검사 대상의 디바이스 (54) 의 ESD 검사를 실시하기 위해 평면을 수평 이동함과 함께 수직 이동한다. 컨택트 스테이지 (53) 의 상하 동작 (수직 이동) 이, ESD 회로에 필요한 고내압 릴레이 (수은 릴레이) 의 동작에 대응하고 있고, 전기적 회로 동작을 대체하고 있다.

이상에 의해, 본 실시형태 3 에 의하면, 컨택트 스테이지 (53) 의 상하 동작에 의해 스위치 (52) 가 온/오프로 되어 고압 콘덴서 (56) 를 충전/방전하고, 검사 대상의 디바이스 (54) 의 ESD 검사를 실시하기 때문에, 검사 대상의 디바이스 (54) 가 많을수록 많은 고내압 릴레이 (수은 릴레이) 를 불필요하게 할 수 있음과 함께, 이것을 구동시키는 전원 및 ESD 컨트롤러도 불필요하게 할 수 있다.

본 실시형태 3 에 있어서도, 상기 실시형태 1, 2 의 경우와 동일하게, 양산시에 검사 대상의 복수 개의 디바이스 (6) 에 대하여 일괄적으로, 규격에 적합한 ESD 인가 전압 파형으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다.

또한, 본 실시형태 3 에서는, 하나의 고압 콘덴서 (56) 에 대하여 프로브 (57a, 57b) 와 디바이스 (54) 의 각 단자 (54a, 54b) 가 각각 1 대 1 대응하도록 구성하고 있는데, 검사 대상의 디바이스 개수분만큼 이것에 1 대 1 대응하도록 고압 콘덴서 (56) 의 수가 설정되어 있다.

또한, 본 실시형태 3 에서는, 컨택트 스테이지 (53) 의 상하 동작에 의해 스위치 (52) 를 온?오프로 하여 고압 콘덴서 (56) 의 충전/방전을 제어하였지만, 이것에 한정되지 않고, ESD 시험 장치 (1E) 에 있어서, 스위치 (52) 대신에, 도 18 의 절연 가스 충전 스위치 (61) 로 해도 된다. 절연 가스 충전 스위치 (61) 는, 고전압을 위해, 스위치 접점이 수용되는 밀폐 공간 내의 접점 사이에 아크를 일으켜도 절연 내성이 높은 가스를 그 밀폐 공간 내에 충전하므로, 장수명이 된다.

고전압차가 있는 상태에서, 스위치 (52) (또는 컨택트 프로브 사이) 의 전기적 개폐를 실시하면, 광이나 열을 방사하는 방전 현상을 확인할 수 있다. 스위치 (52) (또는 컨택트 프로브 사이) 에서 방전이 일어난 경우, 기중 방전에 의한 발열이 스위치 (52) 의 접점에서 일어나기 때문에, 이 방전열에 의해, 접촉면이 산화되어, 전기적인 접촉 자체가 곤란해지거나, 스위치 (52) 의 접촉 저항의 변화에 의해 규격에 따른 ESD 인가를 계속할 수 없게 된다.

상기 고전압의 방전 임계값은, 인가 전압이나 스위치의 접점 사이 거리, 온도?습도 등에 따라 변화한다. 현행 기술로서, 고전압 설비에 있어서의 절연 개폐 장치 등의 전력 기기의 절연 매체나 소호 (消弧) 매체로서 이용되는 고절연성을 갖는 가스를 사용하는 것이 알려져 있지만, 동일한 수법으로서 스위치 접점 지점을 밀폐하고 절연성 가스를 충전함으로써, 절연 가스 충전 스위치 (61) 와 같이 스위치의 보호를 목적으로 한 대책이 가능해진다.

컨택트 프로브부의 보호로는, 프로브의 표면 산화에 의한 접촉 저항의 증대에 대하여, 바늘 끝의 모니터링과 정기적인 연마 처리에 의해 규격에 기초한 ESD 인가를 계속한다. 또는, 유해성이 없는 가스이면, 컨택트 부분에 상시 이 기체를 분사하는 것도 유효한 수단이다.

또한, 본 실시형태 3 에서는, 컨택트 스테이지 (53) (웨이퍼 프로버) 의 상하 동작에 의해 스위치 (52) 를 온?오프로 하여 고압 콘덴서 (56) 의 충전/방전을 제어하였지만, 이것에 한정되지 않고, 도 19 에서는, ESD 시험 장치 (1F) 에 있어서, 스위치 (52) 대신에, 컨택트 스테이지 (53) 의 상하 동작을 실시하는 구동원으로서의 축 (71) 및 이것을 상하 구동시키는 랙과 피니언 (72) 이 형성되고, 축 (71) 의 선단부 (하단면) 에 스위치 (73) 를 형성해도 된다. 즉, 반도체 웨이퍼 (58) 가 상면에 고정된 컨택트 스테이지 (53) 를 상하 동작시키는 샤프트 (축 (71)) 의 하단면에 스위치 (73) 를 형성해도 된다. 컨택트 스테이지 (53) 가 축 (71) 과 함께 하측으로 움직였을 때에 스위치 (73) 가 온으로 되어 고전압 전원 (55) 이 고압 콘덴서 (56) 를 충전한다. 또, 컨택트 스테이지 (53) 가 축 (71) 과 함께 상측으로 움직였을 때에 스위치 (73) 는 오프로 되어 고전압 전원 (55) 과 고압 콘덴서 (56) 가 차단되고, ESD 시험이 실행된다.

또한, 본 실시형태 3 에서는, 컨택트 스테이지 (53) (웨이퍼 프로버) 의 상하 동작에 의해 스위치 (52) 를 온?오프로 하여 고압 콘덴서 (56) 의 충전/방전을 제어하였지만, 이것에 한정되지 않고, 도 20 에서는, ESD 시험 장치 (1G) 에 있어서, 토대 (51) 상의 스위치 (52) 의 접점 (52a) 이 접지되고, 컨택트 스테이지 (53) 측의 스위치 (52) 의 접점 (52b) 에 5 V 정도의 전압원이 접속되어 있고, 이 5 V 정도의 저전압원 (82) 이 고내압 트랜지스터 (81) (절연 게이트 바이폴러 트랜지스터 (IGBT)) 의 제어 단자에 접속되고, 고전압 전원 (55) 이 고내압 트랜지스터 (81) 를 통하여 고압 콘덴서 (56) 에 접속되어 있다. 스위치 (52) 가 온으로 됨으로써 5 V 정도의 저전압원 (82) 이 기능하고, 고내압 트랜지스터 (81) (절연 게이트 바이폴러 트랜지스터 (IGBT)) 가 온으로 되어, 고전압 전원 (55) 으로부터의 고전압이 고압 콘덴서 (56) 에 충전된다. 또, 스위치 (52) 가 오프로 되면, 고압 콘덴서 (56) 에 충전된 고전압이 ESD 인가 전압 파형으로서 각 디바이스 (54) 의 각 단자 (54a) 에 인가된다. 이 때, 저전압원 (82) 이 기능하지 않으며, 이로써 고내압 트랜지스터 (81) (절연 게이트 바이폴러 트랜지스터 (IGBT)) 가 오프로 되어, 고압 콘덴서 (56) 에 대하여 고전압 전원 (55) 이 차단 상태로 되어 있다. 이 장점은, 도 17 의 경우와 비교하여, 수천 V 의 고전압이 장치의 스위치 (52) 에 직접 인가되지 않아, 안전하고 고수명이다.

또한, 본 실시형태 3 에서는, 특별히 설명하지 않았지만, 상기 실시형태 2 의 참고예를 적용할 수 있다. 즉, 고전압 전원 (55) 은, 컨택트 스테이지 (53) (웨이퍼 프로버) 상에 반도체 웨이퍼를 탑재하고, 이 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스 (54) 의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가한다. 이 경우, 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 사이가 GND 전위로 단락 처리되어 있다. 또한, 반도체 웨이퍼의 도전 외주부가 전기적으로 GND 전위로 단락 처리되고, 복수의 검사 대상 디바이스 (54) 사이에서 단락된 GND 전위와, 반도체 웨이퍼의 도전 외주부가 전기적으로 접속되는 컨택트 스테이지 (53) 의 상면 도전층의 GND 전위와, 고압 콘덴서 (56) 및 고전압 출력부로 이루어지는 ESD 회로의 GND 전위를 공통 GND 전위로 하여 접속시킴으로써, 복수의 검사 대상 디바이스 (54) 의 GND 단자에 대한 접속 처리를 불필요하게 하도록 해도 된다.

또한, 본 실시형태 3에서는, 특별히 설명하지 않았지만, 상기 실시형태 1 의 참고예를 적용할 수 있다. 상기 실시형태 1 의 고내압 릴레이 (3) 및 그 구동 전원, ESD 컨트롤러 (9) 대신에, 본 실시형태 3 의 스위치 (52) 와 컨택트 스테이지 (53) 의 상하동 기구 및 그 주변 제어 회로를 사용함으로써, 수은을 사용한 고내압 릴레이 (3) 를 사용하지 않고, 상기 실시형태 1 의 참고예를 적용할 수 있다. 즉, 컨택트 스테이지 (53) (웨이퍼 프로버) 상에 반도체 웨이퍼를 탑재하고, 이 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 (54) 에 대한 접속 처리는 프로버를 사용하여 연속적으로 실시한다. 컴퓨터 시스템이, 컨택트 스테이지 (53) 의 상하 동작을 제어함과 함께 프로버의 동작을 제어하고, 복수의 검사 대상 디바이스 (54) 의 어드레스를 나타내는 웨이퍼 맵에 기초하여 프로빙 제어를 실시하는 것이다. 고전압 전원 (55) 은 GND 전위에 대하여 정전원과 부전원을 탑재하고, 정전원과 부전원이 전환 가능하게 구성되고, 복수의 검사 대상 디바이스 (54) 에 대하여 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있다.

또한, 본 실시형태 3 에서는, 특별히 상세하게는 설명하지 않았지만, 반도체 시험 장치의 수직 방향 및 수평 방향으로 진폭하는 컨택트 스테이지 (53) 를 갖는 장치에 있어서, 이 진폭 동작이 ESD 인가에 필요한 전기적 회로 동작을 대체하고 있다. 컨택트 스테이지 (53) 의 진폭 기구가, ESD 인가 회로에 필요한 스위칭 기구이다. 고내압 릴레이 (3) 와, 이 동작에 필요한 타이밍 컨트롤러인 ESD 컨트롤러 (9) 와 고내압 릴레이 구동 전원을 필요로 하지 않는다. 스위치 (52) 를 공용하고, 디바이스 (54) 에 대하여 ESD 인가를 실시하기 위한 배선과 고압 콘덴서 (56) 를 증가시킴으로써 디바이스 다수 개 일괄 처리를 실현할 수 있다. 스위치 (52) 는 복수 개의 인가 대상에 대하여, 일률적으로 동기 제어가 된다. 고전압 출력부를 프로브 카드 (57) 의 구성으로 하고, 디바이스 (54) 를 웨이퍼 상태에서 처리한다. 전술하였지만, 컨택트 스테이지 (53) 를 구동시키는 샤프트의 단면에 스위치 기구를 구비하고 있다. 컨택트 스테이지 (53) 의 진폭 동작에 의해, 고전압 전원 (55) 으로부터 고내압 콘덴서 (56) 에 충전하는 기능이다. 컨택트 스테이지 (53) 의 진폭 동작에 의해, 고내압 콘덴서 (56) 에 충전된 전하를 디바이스 (54) 에 통전시킨다. 컨택트 스테이지 (53) 의 상하 동작 자체가 ESD 인가의 스위칭 기구이다. 스위치 (52) 의 접점이나 프로브 (57a, 57b) 와 각 단자 (54a, 54b) 의 갭 길이는, 컨택트 스테이지 (53) 의 진폭 거리에 따라 결정된다. 스위치 (52) 의 접점이나 프로브 (57a, 57b) 와 각 단자 (54a, 54b) 의 갭 길이는, 고전압 방전을 회피하기 위한 기준으로서 파셴에 따른 계산값으로부터 결정된다. 스위치 (52) 는, 절연 내성이 높은 가스를 충전하고, 밀폐된 상태로 설치해도 된다.

이상과 같이, 본 발명의 바람직한 실시형태 1 ? 3 을 사용하여 본 발명을 예시해 왔지만, 본 발명은, 이 실시형태 1 ? 3 에 한정하여 해석되어야 하는 것은 아니다. 본 발명은, 특허청구의 범위에 의해서만 그 범위가 해석되어야 함을 이해한다. 당업자는, 본 발명의 구체적인 바람직한 실시형태 1 ? 3 의 기재로부터, 본 발명의 기재 및 기술 상식에 기초하여 등가의 범위를 실시할 수 있음을 이해한다. 본 명세서에 있어서 인용한 특허, 특허출원 및 문헌은, 그 내용 자체가 구체적으로 본 명세서에 기재되어 있는 것과 동일하게 그 내용이 본 명세서에 대한 참고로서 원용되어야 함을 이해한다.

본 발명은, 예를 들어 LSI 소자나, LED 소자 및 레이저 소자 등의 발광 소자 등의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 ESD 시험 장치를 사용하여 고전압 인가 검사를 실시하는 고전압 검사 장치의 분야에 있어서, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다.

1, 1A ? 1G : ESD 시험 장치
2, 2C : 고전압 전원
3 : 고내압 릴레이
4 : 고압 콘덴서
5 : 인가 저항
6 : 검사 대상 디바이스
6a, 6b : 단자
7 : 웨이퍼 스테이지
8 : 반도체 웨이퍼
9 : ESD 컨트롤러
10, 10C : ESD 회로
11 : 반도체 칩
12, 12a, 12b : 단자
13 : 프로브
20 : 프로버 (자동 반송 장치)
21 : ESD 기판 상자
21a : 배선 출력부
22 : 프로브 카드 (접촉 수단)
22a, 22b : 프로브 (접촉 부재)
23 : 배선
24 : 커넥터
25 : 중앙 원형부
31 : ESD 기판
32 : 중앙 원형부
41 : 웨이퍼 스테이지 절연층
42 : 웨이퍼 스테이지 도전층
51 : 토대
52 : 스위치
52a : 일방 접점
52b : 타방 접점
53 : 컨택트 스테이지
54a, 54b : 단자
54 : 검사 대상의 디바이스
55 : 고전압 전원
56 : 고압 콘덴서
57 : 프로브 카드
57a, 57b : 프로브
58 : 반도체 웨이퍼
61 : 절연 가스 충전 스위치
71 : 베어링
72 : 랙 피니언
73 : 스위치
81 : 고내압 트랜지스터 (절연 게이트 바이폴러 트랜지스터 (IGBT))
82 : 저전압원
100 : 종래형의 ESD 시험 장치
101 : 고전압 전원
102 : 충전용 고내압 릴레이
103 : 방전용 고내압 릴레이
104 : 인가 저항
105 : 검사 대상 디바이스
106 : 고압 콘덴서
107 : 타이밍 컨트롤러
200 : 정전기 방전 시험용 지그
206 : 건 유지구
201 : 전자 부품
202 : 프린트 배선판
202a : 배선 패턴
203 : 도전 플레이트
204 : 프린트판 지지구
205 : 정전기 발생 건
PC : 퍼스널 컴퓨터

Claims

복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서,
소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 각 소정의 고전압을 각각 그 복수의 검사 대상 디바이스에 대하여 일괄적으로 동시에 인가하는 ESD 회로를 갖는, 고전압 검사 장치.
복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서,
소정의 부 (負) 의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 각 소정의 부의 고전압을 각각, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 각 다이오드 구조에 대하여 역바이어스가 각각 되도록 일괄적으로 동시에 인가하는 ESD 회로를 갖는, 고전압 검사 장치.
하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서,
그 하나 또는 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스의 ESD 검사를 실시하는, 고전압 검사 장치.
제 3 항에 있어서,
소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 축적하는 하나 또는 복수의 상기 고전압 용량 수단과, 그 하나 또는 복수의 고전압 용량 수단으로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부를 갖고, 그 고전압 출력부와 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자를 이간시킴과 함께, 상기 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단을 그 고전압 전원측에 접속시키는 제 1 동작과, 그 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단과 그 고전압 전원을 차단함과 함께, 그 고전압 출력부를 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 접속시키는 제 2 동작을, 상기 컨택트 스테이지의 상하 동작에 의해 전환시키는, 고전압 검사 장치.
제 1 항 또는 제 2 항에 있어서,
상기 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 복수의 검사 대상 디바이스의 ESD 검사를 실시하는, 고전압 검사 장치.
제 5 항에 있어서,
소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 축적하는 하나 또는 복수의 상기 고전압 용량 수단과, 그 하나 또는 복수의 고전압 용량 수단으로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부를 갖고, 그 고전압 출력부와 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자를 이간시킴과 함께, 상기 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단을 그 고전압 전원측에 접속시키는 제 1 동작과, 그 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단과 그 고전압 전원을 차단함과 함께, 그 고전압 출력부를 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 접속시키는 제 2 동작을, 상기 컨택트 스테이지의 상하 동작에 의해 전환시키는, 고전압 검사 장치.
제 1 항 또는 제 2 항에 있어서,
상기 ESD 회로는, 상기 소정의 고전압을 일괄 인가 처리해야 할 디바이스 개수분의 동일 회로 구성을 갖는, 고전압 검사 장치.
제 7 항에 있어서,
상기 ESD 회로는,
상기 고전압 전원으로부터의 소정의 고전압을 축적하는 복수의 고전압 용량 수단과, 그 복수의 고전압 용량 수단으로부터의 각 소정의 고전압을 각 저항을 각각 통하여 출력하는 복수의 고전압 출력부와, 그 복수의 고전압 용량 수단을 각각, 그 고전압 전원측에 각각 접속되거나 또는 그 고전압 출력부측에 각각 접속되도록 전환시키는 복수의 전환 수단을 갖는, 고전압 검사 장치.
제 8 항에 있어서,
상기 동일 회로 구성은, 상기 고전압 용량 수단으로부터 상기 전환 수단 또한 상기 저항을 통하여 상기 고전압 출력부에 이르는 회로를 독립적으로 상기 일괄 인가 처리해야 할 디바이스 개수분 갖는, 고전압 검사 장치.
제 4 항에 있어서,
상기 고전압 전원은, 일괄 인가 처리해야 할 디바이스 개수분의 상기 복수의 고전압 용량 수단에 따른 충전 처리 능력이 있는 것을 선정하는, 고전압 검사 장치.
제 8 항에 있어서,
상기 고전압 전원은, 일괄 인가 처리해야 할 디바이스 개수분의 상기 복수의 고전압 용량 수단에 따른 충전 처리 능력이 있는 것을 선정하는, 고전압 검사 장치.
제 8 항에 있어서,
상기 동일 회로 구성을 하나 또는 복수 탑재하는 ESD 기판을 복수 갖는, 고전압 검사 장치.
제 12 항에 있어서,
상기 ESD 기판 중 하나 또는 복수를 케이싱 내에 수용하는, 고전압 검사 장치.
제 12 항에 있어서,
상기 복수의 ESD 기판이 중앙 원형부를 비우고 세워져 방사상으로 배치되고, 그 복수의 ESD 기판에 있어서의 복수의 동일 회로 구성의 각 출력 단자가 각각 그 중앙 원형부측을 향하여 형성되고, 그 복수의 동일 회로 구성의 각 출력 단자로부터 상기 복수의 고전압 출력부 각각을, 그 중앙 원형부의 하방측에 형성된 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있는, 고전압 검사 장치.
제 13 항에 있어서,
상기 복수의 케이싱이 중앙 원형부를 비우고 방사상으로 배치되고, 그 복수의 케이싱 내에 수용된 복수의 ESD 기판의 복수의 동일 회로 구성에 있어서의 각 출력 단자가 각각 그 중앙 원형부측을 향하여 형성되고, 그 복수의 동일 회로 구성의 각 출력 단자로부터 상기 복수의 고전압 출력부 각각을, 그 중앙 원형부의 하방측에 형성된 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있는, 고전압 검사 장치.
제 14 항에 있어서,
상기 복수의 동일 회로 구성의 각 출력 단자로부터 상기 고전압 출력부 각각을 통과한 상기 복수의 검사 대상 디바이스까지의, 상기 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선을 포함하는 거리는 전부 동일 거리로 하여, 상기 고전압 전원으로부터의 동일한 ESD 인가 전압 파형이 그 복수의 검사 대상 디바이스에 각각 동시에 인가되도록 구성되어 있는, 고전압 검사 장치.
제 16 항에 있어서,
상기 고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 상기 복수의 동일 회로 구성의 각 고전압 출력 단자 및 GND 출력 단자로부터의 복수의 배선이 상면에 접속되고, 하면에 그 복수의 배선에 대응하도록 접속되고, 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖는, 고전압 검사 장치.
제 17 항에 있어서,
상기 접촉 수단은, 암에 복수의 접촉 부재를 고정시킨 머니퓰레이터와, 복수의 접촉 부재가 고정된 프로브 카드 중 어느 것인, 고전압 검사 장치.
제 4 항에 있어서,
상기 고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖는, 고전압 검사 장치.
제 19 항에 있어서,
상기 접촉 수단은, 암에 복수의 접촉 부재를 고정시킨 머니퓰레이터와, 복수의 접촉 부재가 고정된 프로브 카드 중 어느 것인, 고전압 검사 장치.
제 1 항 또는 제 2 항에 있어서,
도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한, 고전압 검사 장치.
제 1 항 또는 제 4 항에 있어서,
상기 고전압 전원은, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가하는, 고전압 검사 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스에 대한 접속 처리는 자동 반송 장치를 사용하여 연속적으로 실시하는, 고전압 검사 장치.
제 12 항에 있어서,
상기 ESD 기판은, 부품 교환용으로 소켓부를 갖는, 고전압 검사 장치.
제 17 항에 있어서,
상기 접촉 부재는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용하는, 고전압 검사 장치.
제 19 항에 있어서,
상기 접촉 부재는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용하는, 고전압 검사 장치.
제 18 항에 있어서,
상기 프로브 카드의 기판은, 방전 회피용의 표층 배선 기판인, 고전압 검사 장치.
제 20 항에 있어서,
상기 프로브 카드의 기판은, 방전 회피용의 표층 배선 기판인, 고전압 검사 장치.
제 3 항에 있어서,
상기 컨택트 스테이지의 상하 동작에 의한 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한, 고전압 검사 장치.
제 17 항에 있어서,
상기 접촉 부재는, 방전 회피용의 접촉 부재 사이 거리를 유지하고 있는, 고전압 검사 장치.
제 18 항에 있어서,
상기 고전압 전원으로부터의 ESD 인가 전압 파형을 모니터링하는 수단으로서, 상기 프로브 카드의 기판의 접촉 부재의 장착원에 둥근 핀 커넥터가 형성되어 있는, 고전압 검사 장치.
제 1 항 또는 제 4 항에 있어서,
상기 고전압 전원은 GND 전위에 대하여 정 (正) 전원과 부전원을 탑재하고, 그 정전원과 그 부전원이 전환 가능하게 구성되고, 상기 복수의 검사 대상 디바이스에 대하여 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있는, 고전압 검사 장치.
제 2 항에 있어서,
상기 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 사이가 GND 전위로 단락 처리되어 있는, 고전압 검사 장치.
제 22 항에 있어서,
상기 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 사이가 GND 전위로 단락 처리되어 있는, 고전압 검사 장치.
제 33 항에 있어서,
상기 반도체 웨이퍼의 도전 외주부가 전기적으로 상기 GND 전위로 단락 처리되고, 상기 복수의 검사 대상 디바이스 사이에서 단락된 GND 전위와, 그 반도체 웨이퍼의 도전 외주부가 전기적으로 접속되는 웨이퍼 스테이지 도전층의 GND 전위와, 상기 ESD 회로의 GND 전위를 공통 GND 전위로 하여 접속시킴으로써, 그 복수의 검사 대상 디바이스의 GND 단자에 대한 접속 처리를 불필요하게 하는, 고전압 검사 장치.
제 34 항에 있어서,
상기 반도체 웨이퍼의 도전 외주부가 전기적으로 상기 GND 전위로 단락 처리되고, 상기 복수의 검사 대상 디바이스 사이에서 단락된 GND 전위와, 그 반도체 웨이퍼의 도전 외주부가 전기적으로 접속되는 웨이퍼 스테이지 도전층의 GND 전위와, ESD 회로의 GND 전위를 공통 GND 전위로 하여 접속시킴으로써, 그 복수의 검사 대상 디바이스의 GND 단자에 대한 접속 처리를 불필요하게 하는, 고전압 검사 장치.
제 8 항에 있어서,
컴퓨터 시스템이, 상기 전환 수단에 의한 전환을 제어하는 ESD 컨트롤러 및 프로버의 동작을 제어하고, 상기 복수의 검사 대상 디바이스의 어드레스를 나타내는 웨이퍼 맵에 기초하여 프로빙 제어를 실시하는, 고전압 검사 장치.
제 23 항에 있어서,
컴퓨터 시스템이, 전환 수단에 의한 전환을 제어하는 ESD 컨트롤러 및 프로버의 동작을 제어하고, 상기 복수의 검사 대상 디바이스의 어드레스를 나타내는 웨이퍼 맵에 기초하여 프로빙 제어를 실시하는, 고전압 검사 장치.
제 37 항에 있어서,
상기 복수의 고전압 용량 수단으로부터 상기 복수의 검사 대상 디바이스에 대한 각 고전압의 독립된 일괄 인가에 대하여, 상기 ESD 컨트롤러로부터 상기 복수의 전환 수단에 대한 제어 신호는 단일 동시 제어로 하는, 고전압 검사 장치.
제 18 항에 있어서,
상기 프로브 카드에 있어서,
복수 있는 프로브의 바늘 세우기 설계 기준은, 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한 것이며, 반도체 칩 사이즈 이상의 거리가 필요한 경우, 예를 들어 반도체 칩을 1 개 스킵 또는 2 개 스킵 이상의 공간 거리를 유지하는 설계로 하는, 고전압 검사 장치.
제 20 항에 있어서,
상기 프로브 카드에 있어서,
복수 있는 프로브의 바늘 세우기 설계 기준은, 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한 것이며, 반도체 칩 사이즈 이상의 거리가 필요한 경우, 예를 들어 반도체 칩을 1 개 스킵 또는 2 개 스킵 이상의 공간 거리를 유지하는 설계로 하는, 고전압 검사 장치.
제 40 항에 있어서,
상기 프로브 카드에 있어서,
1 회의 컨택트로 프로빙되지 않는 공간 영역의 반도체 칩은, 퍼스널 컴퓨터 (PC) 를 주체로 한, 프로빙 제어에 의해 순차 컨택트 처리되어, 빠짐없이 ESD 인가를 실행하는, 고전압 검사 장치.
제 41 항에 있어서,
상기 프로브 카드에 있어서,
1 회의 컨택트로 프로빙되지 않는 공간 영역의 반도체 칩은, 퍼스널 컴퓨터 (PC) 를 주체로 한, 프로빙 제어에 의해 순차 컨택트 처리되어, 빠짐없이 ESD 인가를 실행하는, 고전압 검사 장치.