CN105954670B - 集成电路esd失效预警电路 - Google Patents

集成电路esd失效预警电路 Download PDF

Info

Publication number
CN105954670B
CN105954670B CN201610368061.2A CN201610368061A CN105954670B CN 105954670 B CN105954670 B CN 105954670B CN 201610368061 A CN201610368061 A CN 201610368061A CN 105954670 B CN105954670 B CN 105954670B
Authority
CN
China
Prior art keywords
pmos tube
connect
drain electrode
output end
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610368061.2A
Other languages
English (en)
Other versions
CN105954670A (zh
Inventor
陈义强
李昂
雷登云
恩云飞
郝立超
方文啸
侯波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Original Assignee
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fifth Electronics Research Institute of Ministry of Industry and Information Technology filed Critical Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority to CN201610368061.2A priority Critical patent/CN105954670B/zh
Publication of CN105954670A publication Critical patent/CN105954670A/zh
Priority to US15/556,685 priority patent/US10598713B2/en
Priority to PCT/CN2016/107699 priority patent/WO2017201997A1/zh
Application granted granted Critical
Publication of CN105954670B publication Critical patent/CN105954670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路ESD失效预警电路，包括：正电压应力产生模块，负电压应力产生模块，降压模块，输出报警模块，电容C006、C007以及二极管D001、D002、D003、D004和D005。本发明能在被监视集成电路发生ESD事件时及时预警，从而有效提高了器件可靠性。而且，本发明中的正电压应力产生模块和负电压应力产生模块产生的应力电压是可调的，用户可根据被监视集成电路的实际情况进行灵活设置，因此本发明的灵活性高，应用范围广。

Description

集成电路ESD失效预警电路
技术领域
本发明涉及半导体器件可靠性领域，特别是涉及一种集成电路ESD失效预警电路。
背景技术
半导体器件一直面临着静电放电(ESD)所带来的可靠性问题，特别是随着器件特征尺寸不断减小、栅氧层厚度不断变薄、集成度不断提高，ESD问题变得愈来愈严重。当前，器件可靠性保障已从过去主要通过可靠性试验和筛选来控制最终产品的可靠性，逐步转向工艺过程控制、加强可靠性设计与功能设计的协同、故障预测与健康管理(Prognosticsand Health Management,PHM)技术设计。因此，针对于集成电路中的半导体器件所面临的ESD失效问题，有必要设计一种失效预警电路，保障半导体器件的可靠性。
发明内容
基于此，为解决现有技术中的问题，本发明提供一种集成电路ESD失效预警电路，作为一种PHM技术，可以有效地实现对集成电路因ESD失效而进行预警，提高器件可靠性。
为实现上述目的，本发明实施例采用以下技术方案：
一种集成电路ESD失效预警电路，包括：正电压应力产生模块，负电压应力产生模块，降压模块，输出报警模块，电容C006、C007以及二极管D001、D002、D003、D004和D005；
电容C007的一端与所述正电压应力产生模块的输出端连接，另一端接地；
二极管D005的阳极接地，阴极分别与所述正电压应力产生模块的输出端、所述降压模块的输入端连接；
电容C006的一端与二极管D005的阴极连接，另一端分别与所述负电压应力产生模块的输出端、二极管D003的阳极连接；
二极管D004的阴极与所述正电压应力产生模块的输出端连接，阳极分别与二极管D003的阴极、二极管D001的阳极以及二极管D002的阴极连接；
二极管D001的阴极接电压源，二极管D002的阳极接地；
所述输出报警模块的输入端与所述降压模块的输出端连接。
采用本发明实施例提供的上述技术方案，电容C006、C007均为测试电容，正电压应力产生模块产生的正电压应力加载到电容C007上，负电压应力产生模块产生的负电压应力加载到电容C006上。当被监测集成电路发生正或负ESD事件且导致测试电容被击穿时，输出报警模块将及时报警，并且通过反馈回路关断正电压应力产生模块和负电压应力产生模块，避免多余的功耗。故本发明的集成电路ESD失效预警电路，能在被监视集成电路发生ESD事件时及时预警，从而有效提高了器件可靠性。而且，本发明中的正电压应力产生模块和负电压应力产生模块产生的应力电压是可调的，用户可根据被监视集成电路的实际情况进行灵活设置，因此本发明的灵活性高，应用范围广。
附图说明
图1是本发明的集成电路ESD失效预警电路在一个实施例中的原理结构示意图；
图2为本发明实施例中正电压应力产生模块的电路结构示意图；
图3为本发明实施例中负电压应力产生模块的电路结构示意图；
图4为本发明实施例中第一电荷泵的电路结构示意图；
图5为本发明实施例中第二电荷泵的电路结构示意图；
图6为本发明实施例中分压控制电路的结构示意图；
图7为本发明实施例中两相互不交叠时钟电路的结构示意图；
图8为本发明实施例中四相互不交叠时钟电路的结构示意图；
图9为本发明实施例中四相互不交叠时钟电路产生的四个相位互不交叠的时钟信号的示意图；
图10为本发明实施例中降压模块的电路结构示意图；
图11为本发明实施例中输出报警模块的电路结构示意图。
具体实施方式
下面将结合较佳实施例及附图对本发明的内容作进一步详细描述。显然，下文所描述的实施例仅用于解释本发明，而非对本发明的限定。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。应当理解的是，尽管在下文中采用术语“第一”、“第二”等来描述各种信息，但这些信息不应限于这些术语，这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本发明范围的情况下，“第一”信息也可以被称为“第二”信息，类似的，“第二”信息也可以被称为“第一”信息。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1是本发明的集成电路ESD失效预警电路在一个实施例中的原理结构示意图，如图1所示，本实施例中的集成电路ESD失效预警电路包括：正电压应力产生模块100，负电压应力产生模块200，降压模块300，输出报警模块400，电容C006、C007以及二极管D001、D002、D003、D004和D005。
其中，电容C007的一端与正电压应力产生模块100的输出端连接，另一端接地；二极管D005的阳极接地，阴极分别与正电压应力产生模块100的输出端、降压模块300的输入端连接；电容C006的一端与二极管D005的阴极连接，另一端分别与负电压应力产生模块200的输出端、二极管D003的阳极连接；二极管D004的阴极与正电压应力产生模块100的输出端连接，阳极分别与二极管D003的阴极、二极管D001的阳极以及二极管D002的阴极连接；二极管D001的阴极接电压源VDD，二极管D002的阳极接地；输出报警模块400的输入端与降压模块300的输出端连接。
参照图1所示，本实施例中该集成电路ESD失效预警电路的工作原理为：正电压应力产生模块100产生的正电压应力大于被监视集成电路中MOS管所受的正电压应力，负电压应力产生模块200产生的负电压应力大于被监视集成电路中MOS管所受的负电压应力，电容C006、C007均为测试电容，其中，正电压应力产生模块100产生的正电压应力加载到电容C007上，负电压应力产生模块200产生的负电压应力加载到电容C006上。当Input Pin端发生ESD事件，且未被二极管D001和D002组成的ESD钳位电路过滤掉，该ESD事件将被二极管D003和D004耦合到测试电容上。若发生正ESD事件，该事件将被二极管D004耦合到电容C007上；若发生负ESD事件，该事件将被二极管D003耦合到电容C006上。二极管D005的作用是避免负ESD事件影响到电容C007。当测试电容都未被击穿时，节点N008保持较高正电压，降压模块300对高应力电压进行降压，保护输出报警模块400中的器件，而输出报警模块400的输出将保持高电平；若某一测试电容发生击穿失效，则节点N008的电压降低(低于输出报警模块400的参考电压)，输出报警模块400的输出由高电平跳转为低电平，发出报警。
较佳的，仍参照图1所示，本实施例中的集成电路ESD失效预警电路还可包括可控开关S001、S002。正电压应力产生模块100的时钟输入端经可控开关S002接外部时钟信号，负电压应力产生模块200的时钟输入端经可控开关S002接外部时钟信号。输出报警模块400的输出端分别连接至可控开关S001、S002的控制端。当某一测试电容发生击穿失效，节点N008的电压降低(低于输出报警模块400的参考电压)，输出报警模块400的输出由高电平跳转为低电平，此时不仅可以发出报警，还可以通过反馈回路使可控开关S001、S002关断，这样正电压应力产生模块100和负电压应力产生模块200均关断，可避免多余的功耗。其中可控开关S001、S002可选用各种开关器件，例如可控硅、开关MOS管等，或者采用其它具有开关功能的可控模块，本实施例对此不进行限制。
本实施例中的集成电路ESD失效预警电路，正电压应力产生模块100和负电压应力产生模块200产生的电压值可由用户自定义，用户可根据被监视集成电路的实际情况进行灵活设置，当被监视集成电路发生ESD事件时能及时预警，从而有效提高了器件可靠性。
在一种可选的实施方式中，参照图2所示，且一并参照图1，正电压应力产生模块100可包括：电容C101、C102，NMOS管MN101，PMOS管MP102、MP103、MP104。其中，PMOS管MP103、MP104各自的衬底均与自身的源极连接。电容C102的一端为时钟输入端，，即接时钟信号CLK，另一端与NMOS管MN101的源极连接。NMOS管MN101的栅极和漏极接电压源VDD，NMOS管MN101的源极分别连接PMOS管MP102的源极、PMOS管MP103的漏极以及PMOS管MP104的栅极，NMOS管MN101的衬底接地。电容C101的一端接地，另一端与PMOS管MP102的栅极和漏极连接；PMOS管MP102的漏极分别与PMOS管MP103的栅极、PMOS管MP104的漏极连接，衬底分别与PMOS管MP103的源极、PMOS管MP104的源极连接。
PMOS管MP103、MP104控制MP102的衬底电压始终等于MP102的源极和漏极中较高的电压，防止MP102源极与衬底、漏极与衬底间形成正偏PN结(以下简述为源漏与衬底间形成正偏PN结)。电容C101为输出电容，PMOS管MP102的漏极和栅极与电容C101相连，电容C101的另一端接地。由于输出部分PMOS管MP102的栅极和漏极连接，这种栅漏连接关系使得输出电压有一个阈值电压Vth的损失，所以MP102的漏极输出电压Vstr+为(2VDD-Vth)。
在一种可选的实施方式中，参照图3所示，且一并参照图1和图2，负电压应力产生模块200可包括：可控开关S1、S2、S3、S4、S5以及S6，第一电荷泵201，第二电荷泵202，两相互不交叠时钟电路203，四相互不交叠时钟电路204，反相器U1、U2以及分压控制电路205。
可控开关S1、S2、S3、S4、S5和S6均包括第一端、第二端以及用于控制第一端和第二端接通的控制端。可控开关可选用各种开关器件，例如可控硅、开关MOS管等，或者采用其他具有开关功能的可控模块，本发明对此不进行限制。
可控开关S2的第一端与可控开关S4的第二端连接，可控开关S2的第二端连接至两相互不交叠时钟电路203的时钟输入端，两相互不交叠时钟电路203的时钟输出端与第一电荷泵201的时钟输入端连接。
可控开关S1的第一端与可控开关S3的第二端连接，可控开关S1的第二端连接至四相互不交叠时钟电路204的时钟输入端，四相互不交叠时钟电路204的时钟输出端与所述第二电荷泵的时钟输入端连接。
可控开关S3的第一端为负电压应力产生模块200的时钟输入端，可控开关S3的第一端与可控开关S4的第一端连接。可控开关S5、S6的第一端均接电压源，可控开关S6的第二端连接至第一电荷泵201的电压输入端，可控开关S5的第二端连接至第二电荷泵202的电压输入端；第一电荷泵201的输出端和第二电荷泵202的输出端均连接至分压控制电路205的输入端。
分压控制电路205的第一控制信号输出端分别连接至可控开关S1、S2的控制端，分压控制电路205的第二控制信号输出端分别连接至可控开关S4、S6的控制端以及反相器U1的输入端和反相器U2的输入端。反相器U1的输出端连接至可控开关S3的控制端，反相器U2的输出端连接至可控开关S5的控制端。
参照图3所示，且一并参照图1和图2，两相互不交叠时钟电路203为第一电荷泵201提供驱动，四相互不交叠时钟电路204为第二电荷泵202提供驱动，两个电荷泵直接并联输出的负电压Vstr-即为负电压应力产生模块200的输出，同时，分压控制电路205根据该负电压Vstr-对第一电荷泵201和第二电荷泵202的工作状态以及两相互不交叠时钟电路203和四相互不交叠时钟电路204的通断进行控制。其中分压控制电路205可根据负电压Vstr-生成第一控制信号Vctrl1，经第一控制信号输出端输出至可控开关S1、S2的控制端，以控制S1、S2的通断；分压控制电路205还根据负电压Vstr-生成第二控制信号Vctrl2，经第二控制控制信号输出端输出至可控开关S4、S6的控制端以及经反相器U1、U2输出至S5、S6的控制端，以控制S3、S4、S5及S6的通断。举例而言，假设可控开关为高电平有效，即可控开关的控制端接入高电平后可控开关的第一端和第二端呈接通状态，则当Vctrl1为低电平时，可控开关S1、S2均断开，第一电荷泵201和第二电荷泵202均停止工作。当Vctrl1为高电平时，可控开关S1，S2均闭合，此时若Vctrl2为高电平，使得可控开关S4和S6闭合，可控开关S3和S5断开，那么两相互不交叠时钟电路203和第一电荷泵201将开始工作，四相互不交叠时钟电路204和第二电荷泵202停止工作；若Vctrl2为低电平，可控开关S4和S6均断开，可控开关S3和S5均闭合，此时两相互不交叠时钟电路203和第一电荷泵201停止工作，而四相互不交叠时钟电路204和第二电荷泵202开始工作。通过分压控制电路205来选择第一电荷泵201或第二电荷泵202输出连续可调的负电压，这样可以降低承受高压的电荷泵的使用时间，提高电荷泵的可靠性，而且在其中一个电荷泵或对应的时钟电路出现故障时，可控制另一个电荷泵进入工作状态。
在一种可选的实施方式中，参照图4所示，且一并参照图1至图3，第一电荷泵201包括：电容C208a、C209a以及C210a，PMOS管MP201a、MP202a、MP203a、MP204a、MP205a、MP206a以及MP207a。其中，PMOS管MP202a、MP203a、MP205a以及MP206a各自的衬底均与自身的源极连接；电容C208a的一端连接至两相互不交叠时钟电路203的第一时钟输出端CLK-，另一端连接至PMOS管MP206a的漏极；PMOS管MP204a的栅极通过电容C209a连接至两相互不交叠时钟电路203的第二时钟输出端CLK+，PMOS管MP204a的漏极分别连接至PMOS管MP206a的漏极、PMOS管MP201a的栅极以及PMOS管MP205a的栅极，PMOS管MP204a的源极分别连接至PMOS管MP205a的漏极、PMOS管MP206a的栅极、PMOS管MP201a的漏极、PMOS管MP202a的漏极以及PMOS管MP203a的栅极，PMOS管MP204a的衬底分别连接至PMOS管MP205a和PMOS管MP206a的源极；PMOS管MP201a的源极分别连接至PMOS管MP204a的栅极、PMOS管MP207a的漏极和栅极、PMOS管MP203a的漏极以及PMOS管MP202a的栅极；PMOS管MP201a的衬底分别与PMOS管MP207a的衬底、PMOS管MP202a的源极以及PMOS管MP203a的源极连接；电容C210a的一端接地，另一端与PMOS管MP207a的源极连接。PMOS管MP205a的漏极为电压输入端Vin。
参照图4所示，且一并参照图1至图3，第一电荷泵201其主要作用是产生-Vmax/2到0V连续可调的负电压，其中-Vmax表示负电压应力产生模块200输出的最小负电压。PMOS管MP202a和MP203a控制MP201a和MP207a的衬底电压始终等于MP201a源极和漏极中较高的电压，PMOS管MP205a和MP206a控制MP204a的衬底电压始终等于其源极和漏极中较高的电压，防止PMOS管MP201a、MP204a和MP207a源漏与衬底间形成正偏PN结。参照图4所示，第一电荷泵201的工作原理为：当两相互不交叠时钟电路203的第一时钟输出端CLK-输出低电平，第二时钟输出端CLK+输出高电平时，PMOS管MP201a的漏极电平为-VDD，PMOS管MP201a工作在线性区，此时MP201a相当于一个电阻，其源极电压可以下降到漏极电压值，而不会受其阈值电压Vth的影响。当两相互不交叠时钟电路203的第一时钟输出端CLK-输出高电平，第二时钟输出端CLK+输出低电平时，PMOS管MP204a导通，此时MP201a相当于一个处于反偏状态下的二极管，所以MP201a源极的负偏压保持不变。MP207a相当于隔离二极管，降低输出C210a上电压的波动，但是由于MP207a的存在，会使电容C210a输出的负偏压比MP201a的源极电压小一个阈值电压Vth。
应当说明的是，本发明的第一电荷泵201有多种电路结构，本实施例仅仅选取了其中一种电路结构进行说明，不能以此来限制本发明的保护范围。
在一种可选的实施方式中，参照图5所示，且一并参照图1至图4，第二电荷泵202包括：电容C220b、C221b、C222b以及C223b，PMOS管MP211b、MP212b、MP213b、MP214b、MP215b、MP216b、MP217b、MP218b以及MP219b。其中，PMOS管MP211b、MP212b、MP214b以及MP216b各自的衬底均与自身的源极连接。电容C220b的一端与四相互不交叠时钟电路204的第一时钟输出端CLK1连接，另一端分别与PMOS管MP211b的漏极、PMOS管MP215b的栅极连接。PMOS管MP213b的栅极分别连接至PMOS管MP215b的源极、PMOS管MP216b的漏极、PMOS管MP217b的漏极以及PMOS管MP219b的源极；PMOS管MP213b的源极分别连接至PMOS管MP211b的源极、PMOS管MP212b的漏极、PMOS管MP214b的漏极、PMOS管MP215b的漏极以及PMOS管MP216b的栅极；PMOS管MP213b的漏极连接PMOS管MP211b的漏极和PMOS管MP212b的栅极；PMOS管MP213b的衬底分别连接PMOS管MP211b的源极、PMOS管MP212b的源极以及PMOS管MP219b的衬底。电容C221b的一端与四相互不交叠时钟电路204的第二时钟输出端CLK2连接，另一端与PMOS管MP213b的栅极连接。PMOS管MP215b的源极与PMOS管MP214b的栅极连接；PMOS管MP215b的衬底分别与PMOS管MP214b的源极、PMOS管MP216b的源极、PMOS管MP217b的衬底以及PMOS管MP218b的衬底连接；PMOS管MP215b的漏极为电压输入端Vin。PMOS管MP219b的栅极分别与PMOS管MP217b的源极、PMOS管MP218b的栅极以及PMOS管MP218b的漏极连接；PMOS管MP219b的漏极与PMOS管MP217b的栅极连接。电容C222b的一端与四相互不交叠时钟电路的第三时钟输出端CLK+连接，另一端与PMOS管MP219b的漏极连接。电容C223b的一端与四相互不交叠时钟电路的第四时钟输出端CLK-连接，另一端与PMOS管MP219b的栅极连接。
参照图5所示，且一并参照图1至图4，本实施例中第二电荷泵202主要作用是产生-Vmax到-Vmax/2连续可调的负偏压。PMOS管MP211b和MP212b控制MP213b和MP219b的衬底电压始终等于MP213b源极和漏极中较高的电压，防止MP213b和MP219b源漏与衬底之间形成正偏PN结。PMOS管MP214b和MP216b控制MP215b、MP217b和MP218b的衬底电压始终等于MP215b源极和漏极中较高的电压，防止MP215b、MP217b和MP218b源漏与衬底之间形成正偏PN结。MP218b的源极电压为第二电荷泵202输出电压。第二电荷泵202的工作原理与第一电荷泵201类似，其最后的输出电压保存在第一电荷泵201中的电容C210a上，这样电容C210a两端的电压即为第一电荷泵201和第二电荷泵202并联输出的负电压Vstr-。
应当说明的是，本发明的第二电荷泵202有多种电路结构，本实施例仅仅选取了其中一种电路结构进行说明，不能以此来限制本发明的保护范围。
在一种可选的实施方式中，参照图6所示，且一并参照图1至图5，分压控制电路205包括：PMOS管MP224e、MP225e、MP226e、MP227e、MP228e、MP229e、MP230e、MP231e以及MP232e，比较器CM1、CM2。其中，PMOS管MP224e、MP225e、MP226e、MP227e以及MP228e各自的衬底分别与自身的源极连接，且各自的栅极均与自身的漏极连接；PMOS管MP229e、MP230e、MP231e以及MP232e各自的衬底均连接至PMOS管MP229e的源极，且各自的栅极均与自身的漏极连接；PMOS管MP224e的源极接电压源，PMOS管MP224e的漏极与PMOS管MP225e的源极连接；PMOS管MP226e的源极与PMOS管MP225e的漏极连接，PMOS管MP226e的漏极分别与比较器CM1的第一输入端、比较器CM2的第一输入端以及PMOS管MP227e的源极连接；PMOS管MP228e的源极与PMOS管MP227e的漏极连接，PMOS管MP228e的漏极与PMOS管MP229e的源极连接；PMOS管MP230e的源极与PMOS管MP229e的漏极连接，PMOS管MP230e的漏极与PMOS管MP231e的源极连接；PMOS管MP232e的源极与PMOS管MP231e的漏极连接，PMOS管MP232e的漏极与第一电荷泵201的输出端和第二电荷泵202的输出端连接。比较器CM1的第二输入端接第一偏置电压VB1，比较器CM2的第二输入端接第二偏置电压VB2。比较器CM1的输出端为分压控制电路205的第一控制信号输出端，比较器CM2的输出端为分压控制电路205的第二控制信号输出端。
参照图6所示，且一并参照图1至图5，分压控制电路205其主要作用是产生与负电压Vstr-线性相关的正电压V+，并通过比较器CM1、CM2将正电压V+与VB1和VB2进行比较，以便对第一电荷泵201、第二电荷泵202、两相互不交叠时钟电路203以及四相互不交叠时钟电路204进行控制。为了降低阈值电压Vth的影响，MP224e～MP228e的衬底电压直接连接到各自的源极，MP229e～MP232e的衬底电压统一连接到MP229e的源极。分压控制电路205的控制原理为：若可控开关S1、S2均闭合，将转换后的正电压V+与VB2比较，当该电压大于VB2时，比较器CM2输出高电平，可控开关S4和S6闭合，可控开关S3和S5断开，此时两相互不交叠时钟电路203和第一电荷泵201开始工作，四相互不交叠时钟电路204和第二电荷泵202停止工作；当该正电压V+小于VB2时，比较器CM2输出低电平，可控开关S4和S6断开，可控开关S3和S5闭合，两相互不交叠时钟电路203和第一电荷泵201停止工作，四相互不交叠时钟电路204和第二电荷泵202开始工作。因此，在需要-Vmax/2到0V的负偏压时，分压控制电路205可选择第一电荷泵201(一级电荷泵)工作，此时电荷泵传输效率较高；需要-Vmax到-Vmax/2的负偏压时，选择第二电荷泵202(两级电荷泵)工作，此时既能产生非常低的负电压，又能保证电荷泵的传输效率。通过两部分相结合，可以减少承受高压的两级电荷泵使用时间，从而提高了电荷泵的可靠性；即使在某一部分发生故障时，通过调节VB2，可以充分发挥另一部分的效能。而对于可控开关S1、S2的控制，比较器CM1将正电压V+与VB1进行比较，正电压V+大于VB1时，比较器CM1输出高电平，可控开关S1和S2闭合，此时四相互不交叠时钟电路204与两相互不交叠时钟电路201中会有一个处于工作状态，相对应的第二电荷泵202或第一电荷泵201也会处于工作状态，输出的负电压Vstr-持续下降，与负电压Vstr-线性相关的正电压V+也持续下降，当V+下降到小于VB1时，比较器CM1输出低电平，可控开关S1和S2均断开，两个电荷泵均停止工作，由于电容C210a电荷放电造成输出电压Vstr-升高，与负电压Vstr-线性相关的正电压V+将大于VB1，故上述过程将重复，因此，第一偏置电压VB1可控制两个电荷泵的输出电压稳定在某个电压值。
在一种可选的实施方式中，参照图7所示，本实施例中的两相互不交叠时钟电路203包括：传输门TG1，与非门A1、A2，延时器D1、D2以及反相器U3。其中，传输门TG1的输入端为时钟输入端，传输门TG1的输入端和反相器U3的输入端连接，传输门TG1的输出端与与非门A1的第一输入端连接，传输门TG1的第一控制端接电压源，传输门TG1的第二控制端接地。
与非门A1的第二输入端与延时器D2的输出端连接，与非门A1的输出端与延时器D1的输入端连接。与非门A2的第一输入端与延时器D1的输出端连接，与非门A2的第二输入端与反相器U3的输出端连接，与非门A2的输出端与延时器D2的输入端连接。延时器D2的输出端为第一时钟输出端，延时器D1的输出端为第二时钟输出端。
在本实施例中，参照图7所示的电路结构。两相互不交叠时钟电路203可以产生两个相位互不交叠的时钟信号。当然，还可以设计其它电路结构以产生两个相位互不交叠的时钟信号，本实施例对此不进行详细说明。
在一种可选的实施方式中，参照图8所示，本实施例中的四相互不交叠时钟电路204包括：传输门TG2、TG3、TG4，与非门A3、A4，延时器D3、D4、D5、D6，反相器U4、U5、U6、U7、U8，异或门B0，电容C1、C2以及NMOS管MN1。
其中，传输门TG2的输入端为时钟输入端，传输门TG2的输入端分别与反相器U4的输入端、反相器U5的输入端连接，传输门TG2的第一控制端接电压源，传输门TG2的第二控制端接地，传输门TG2的输出端与与非门A3的第一输入端连接。
与非门A3的第二输入端与延时器D4的输出端连接，与非门A3的输出端与延时器D3的输入端连接。与非门A4的第一输入端与延时器D3的输出端连接，与非门A4的第二输入端与反相器U4的输出端连接，与非门A4的输出端与延时器D4的输入端连接。
延时器D5的输入端与反相器U5的输出端连接，延时器D5的输出端分别与延时器D6的输入端、异或门B0的第一输入端连接。延时器D6的输出端分别与反相器U6的输入端、反相器U7的输入端以及异或门B0的第二输入端连接，反相器U7的输出端与反相器U8的输入端连接。
传输门TG3的输入端与异或门B0的输出端连接，传输门TG3的第一控制端与反相器U6的输出端连接，传输门TG3的第二控制端通过电容C1接地。NMOS管MN1的栅极与异或门B0的输出端连接，源极通过电容C2接地，漏极与传输门TG3的第二控制端连接。传输门TG4的输入端与异或门B0的输出端连接，传输门TG4的第一控制端与NMOS管MN1的源极连接，传输门TG4的第二控制端与反相器U8的输出端连接。
参照图所示，延时器D3的输出端为四相互不交叠时钟电路204的第一时钟输出端，延时器D4的输出端为四相互不交叠时钟电路204的第二时钟输出端，传输门TG3的输出端为四相互不交叠时钟电路204的第三时钟输出端，传输门TG4的输出端为四相互不交叠时钟电路204的第四时钟输出端。本实施例中四相互不交叠时钟电路204可以产生四个相位互不交叠的时钟信号，图9示出了四相互不交叠时钟电路204输出的四个时钟信号的示意图。当然，还可以设计其它电路结构以产生四个相位互不交叠的时钟信号，本实施例对此不进行详细说明。
在一种可选的实施方式中，参照图10所示，降压模块300包括：PMOS管MP301、MP302、MP303，电容C304。其中，PMOS管MP301、MP302、MP303各自的栅极均与自身的漏极连接。电容C304为测试电容，其一端接地，另一端分别与PMOS管MP301的源极以及正电压应力产生模块100的输出端连接。PMOS管MP302的源极与PMOS管MP301的漏极连接，PMOS管MP302的漏极与PMOS管MP303的源极连接，PMOS管MP303的漏极接地。
在本实施例中，降压模块300可以对第一电荷泵201和第二电荷泵202输出的高应力电压进行降压，避免高应力电压直接加载至输出报警模块的晶体管，保护器件安全，提高集成电路ESD失效预警电路的预测精度。
在一种可选的实施方式中，输出报警模块400为一个锁存器结构，由两个或非门和一个反相器构成，其电路结构图如图11所示，输出报警模块400具体包括：NMOS管MN401、MN402、MN403、MN404，PMOS管MP405、MP406、MP407、MP408，反相器INV409。
其中，NMOS管MN401、MN402、MN403、MN404以及PMOS管MP405、MP406、MP407、MP408各自的衬底均与自身的源极连接。NMOS管MN401的栅极分别与降压模块300的输出端、PMOS管MP406的栅极连接，NMOS管MN401的源极接地，NMOS管MN401的漏极分别与NMOS管MN402的漏极、PMOS管MP405的漏极、PMOS管MP407的栅极以及NMOS管MN404的栅极连接。
NMOS管MN402的栅极分别与PMOS管MP405的栅极、PMOS管MP407的漏极、NMOS管MN404的漏极以及NMOS管MN403的漏极连接，NMOS管MN402的源极接地。
PMOS管MP406的源极接电压源，PMOS管MP406的漏极与PMOS管MP405的源极连接。反相器INV409的输入端与降压模块的输出端连接，反相器INV409的输出端分别与PMOS管MP408的栅极和NMOS管MP403的栅极连接。PMOS管MP408的源极接电压源，PMOS管MP408的漏极与PMOS管MP407的源极连接。NMOS管MN403、MN404的源极均接地。
参照图11所示，且一并参照图1、图10，NMOS管MN401、MN402以及PMOS管MP405、MP406共同构成一个或非门(称之为或非门a)，而NMOS管MN403、MN404以及PMOS管MP407、MP408共同构成另一个或非门(称之为或非门b)。则由图9可以看出，或非门a的两个输入端分别接降压模块300的输出端Vsig和或非门b的输出端，或非门b的两个输入端分别接或非门a的输出端和反相器INV409的输出端，而或非门b的输出端Vout为输出报警模块400的输出端。当测试电容未被击穿时，具有锁存器结构的输出报警模块400的输入端为高电压，其输出为高电平；而当某一测试电容发生击穿失效时，输出报警模块400的输入端变为低电压，对应输出跳变为低电平，发出报警信号，同时通过反馈控制回路关断正电压应力产生模块100和负电压应力产生模块200，避免多余功耗损失。
综上所述，本发明提供的集成电路ESD失效预警电路中的正应力电压或者负应力电压可实现用户自定义的电压值，具有较好灵活性；并且电路中的电荷泵具有高可靠性的特点。采用本发明的技术方案，可实现对集成电路因ESD失效而进行提前预警的功能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种集成电路ESD失效预警电路，其特征在于，包括：正电压应力产生模块，负电压应力产生模块，降压模块，输出报警模块，电容C006、C007以及二极管D001、D002、D003、D004和D005；
电容C007的一端与所述正电压应力产生模块的输出端连接，另一端接地；
二极管D005的阳极接地，阴极分别与所述正电压应力产生模块的输出端、所述降压模块的输入端连接；
电容C006的一端与二极管D005的阴极连接，另一端分别与所述负电压应力产生模块的输出端、二极管D003的阳极连接；
二极管D004的阴极与所述正电压应力产生模块的输出端连接，二极管D004的阳极分别与二极管D003的阴极、二极管D001的阳极以及二极管D002的阴极连接；
二极管D001的阴极接电压源，二极管D002的阳极接地；
所述输出报警模块的输入端与所述降压模块的输出端连接。
2.根据权利要求1所述的集成电路ESD失效预警电路，其特征在于，还包括可控开关S001、S002；
所述正电压应力产生模块的时钟输入端经可控开关S002接外部时钟信号，所述负电压应力产生模块的时钟输入端经可控开关S001接外部时钟信号；
所述输出报警模块的输出端分别连接至可控开关S001、S002的控制端。
3.根据权利要求1或2所述的集成电路ESD失效预警电路，其特征在于，所述正电压应力产生模块包括：电容C101、C102，NMOS管MN101，PMOS管MP102、MP103、MP104；
PMOS管MP103、MP104各自的衬底均与自身的源极连接；
电容C102的一端为所述正电压应力产生模块的时钟输入端，另一端与NMOS管MN101的源极连接；
NMOS管MN101的栅极和漏极接电压源，NMOS管MN101的源极分别连接PMOS管MP102的源极、PMOS管MP103的漏极以及PMOS管MP104的栅极，NMOS管MN101的衬底接地；
电容C101的一端接地，另一端与PMOS管MP102的栅极和漏极连接；
PMOS管MP102的漏极分别与PMOS管MP103的栅极、PMOS管MP104的漏极连接，衬底分别与PMOS管MP103的源极、PMOS管MP104的源极连接。
4.根据权利要求1或2所述的集成电路ESD失效预警电路，其特征在于，所述负电压应力产生模块包括：可控开关S1、S2、S3、S4、S5以及S6，第一电荷泵，第二电荷泵，两相互不交叠时钟电路，四相互不交叠时钟电路，反相器U1、U2以及分压控制电路；
可控开关S1、S2、S3、S4、S5和S6均包括第一端、第二端以及用于控制第一端和第二端接通的控制端；
可控开关S2的第一端与可控开关S4的第二端连接，可控开关S2的第二端连接至所述两相互不交叠时钟电路的时钟输入端，所述两相互不交叠时钟电路的时钟输出端与所述第一电荷泵的时钟输入端连接；
可控开关S1的第一端与可控开关S3的第二端连接，可控开关S1的第二端连接至所述四相互不交叠时钟电路的时钟输入端，所述四相互不交叠时钟电路的时钟输出端与所述第二电荷泵的时钟输入端连接；
可控开关S3的第一端为所述负电压应力产生模块的时钟输入端，可控开关S3的第一端与可控开关S4的第一端连接；
可控开关S5、S6的第一端均接电压源，可控开关S6的第二端连接至所述第一电荷泵的电压输入端，可控开关S5的第二端连接至所述第二电荷泵的电压输入端；所述第一电荷泵的输出端和所述第二电荷泵的输出端均连接至所述分压控制电路的输入端；
所述分压控制电路的第一控制信号输出端分别连接至可控开关S1、S2的控制端；所述分压控制电路的第二控制信号输出端分别连接至可控开关S4、S6的控制端以及反相器U1的输入端和反相器U2的输入端；
反相器U1的输出端连接至可控开关S3的控制端，反相器U2的输出端连接至可控开关S5的控制端。
5.根据权利要求4所述的集成电路ESD失效预警电路，其特征在于，所述第一电荷泵包括：电容C208a、C209a以及C210a，PMOS管MP201a、MP202a、MP203a、MP204a、MP205a、MP206a以及MP207a；
PMOS管MP202a、MP203a、MP205a以及MP206a各自的衬底均与自身的源极连接；
电容C208a的一端连接至所述两相互不交叠时钟电路的第一时钟输出端，另一端连接至PMOS管MP206a的漏极；
PMOS管MP204a的栅极通过电容C209a连接至所述两相互不交叠时钟电路的第二时钟输出端，PMOS管MP204a的漏极分别连接至PMOS管MP206a的漏极、PMOS管MP201a的栅极以及PMOS管MP205a的栅极，PMOS管MP204a的源极分别连接至PMOS管MP205a的漏极、PMOS管MP206a的栅极、PMOS管MP201a的漏极、PMOS管MP202a的漏极以及PMOS管MP203a的栅极，PMOS管MP204a的衬底分别连接至PMOS管MP205a和PMOS管MP206a的源极；PMOS管MP205a的漏极为电压输入端；
PMOS管MP201a的源极分别连接至PMOS管MP204a的栅极、PMOS管MP207a的漏极和栅极、PMOS管MP203a的漏极以及PMOS管MP202a的栅极；PMOS管MP201a的衬底分别与PMOS管MP207a的衬底、PMOS管MP202a的源极以及PMOS管MP203a的源极连接；
电容C210a的一端接地，另一端与PMOS管MP207a的源极连接。
6.根据权利要求4所述的集成电路ESD失效预警电路，其特征在于，所述第二电荷泵包括：电容C220b、C221b、C222b以及C223b，PMOS管MP211b、MP212b、MP213b、MP214b、MP215b、MP216b、MP217b、MP218b以及MP219b；
PMOS管MP211b、MP212b、MP214b以及MP216b各自的衬底均与自身的源极连接；
电容C220b的一端与所述四相互不交叠时钟电路的第一时钟输出端连接，另一端分别与PMOS管MP211b的漏极、PMOS管MP215b的栅极连接；
PMOS管MP213b的栅极分别连接至PMOS管MP215b的源极、PMOS管MP216b的漏极、PMOS管MP217b的漏极以及PMOS管MP219b的源极；PMOS管MP213b的源极分别连接至PMOS管MP211b的源极、PMOS管MP212b的漏极、PMOS管MP214b的漏极、PMOS管MP215b的漏极以及PMOS管MP216b的栅极；PMOS管MP213b的漏极连接PMOS管MP211b的漏极和PMOS管MP212b的栅极；PMOS管MP213b的衬底分别连接PMOS管MP211b的源极、PMOS管MP212b的源极以及PMOS管MP219b的衬底；
电容C221b的一端与所述四相互不交叠时钟电路的第二时钟输出端连接，另一端与PMOS管MP213b的栅极连接；
PMOS管MP215b的源极与PMOS管MP214b的栅极连接；PMOS管MP215b的衬底分别与PMOS管MP214b的源极、PMOS管MP216b的源极、PMOS管MP217b的衬底以及PMOS管MP218b的衬底连接；PMOS管MP215b的漏极为电压输入端；
PMOS管MP219b的栅极分别与PMOS管MP217b的源极、PMOS管MP218b的栅极以及PMOS管MP218b的漏极连接；PMOS管MP219b的漏极与PMOS管MP217b的栅极连接；
电容C222b的一端与所述四相互不交叠时钟电路的第三时钟输出端连接，另一端与PMOS管MP219b的漏极连接；
电容C223b的一端与所述四相互不交叠时钟电路的第四时钟输出端连接，另一端与PMOS管MP219b的栅极连接。
7.根据权利要求4所述的集成电路ESD失效预警电路，其特征在于，所述分压控制电路包括：PMOS管MP224e、MP225e、MP226e、MP227e、MP228e、MP229e、MP230e、MP231e以及MP232e，比较器CM1、CM2；
PMOS管MP224e、MP225e、MP226e、MP227e以及MP228e各自的衬底分别与自身的源极连接，且各自的栅极均与自身的漏极连接；
PMOS管MP229e、MP230e、MP231e以及MP232e各自的衬底均连接至PMOS管MP229e的源极，且各自的栅极均与自身的漏极连接；
PMOS管MP224e的源极接电压源，PMOS管MP224e的漏极与PMOS管MP225e的源极连接；
PMOS管MP226e的源极与PMOS管MP225e的漏极连接，PMOS管MP226e的漏极分别与比较器CM1的第一输入端、比较器CM2的第一输入端以及PMOS管MP227e的源极连接；
比较器CM1的第二输入端接第一偏置电压，比较器CM2的第二输入端接第二偏置电压；比较器CM1的输出端为所述分压控制电路的第一控制信号输出端，比较器CM2的输出端为所述分压控制电路的第二控制信号输出端；
PMOS管MP228e的源极与PMOS管MP227e的漏极连接，PMOS管MP228e的漏极与PMOS管MP229e的源极连接；
PMOS管MP230e的源极与PMOS管MP229e的漏极连接，PMOS管MP230e的漏极与PMOS管MP231e的源极连接；
PMOS管MP232e的源极与PMOS管MP231e的漏极连接，PMOS管MP232e的漏极与所述第一电荷泵的输出端和所述第二电荷泵的输出端连接。
8.根据权利要求5所述的集成电路ESD失效预警电路，其特征在于，所述两相互不交叠时钟电路包括：传输门TG1，与非门A1、A2，延时器D1、D2以及反相器U3；
传输门TG1的输入端为时钟输入端，传输门TG1的输入端和反相器U3的输入端连接，传输门TG1的输出端与与非门A1的第一输入端连接，传输门TG1的第一控制端接电压源，传输门TG1的第二控制端接地；
与非门A1的第二输入端与延时器D2的输出端连接，与非门A1的输出端与延时器D1的输入端连接；
与非门A2的第一输入端与延时器D1的输出端连接，与非门A2的第二输入端与反相器U3的输出端连接，与非门A2的输出端与延时器D2的输入端连接；
延时器D2的输出端为所述两相互不交叠时钟电路的第一时钟输出端，延时器D1的输出端为所述两相互不交叠时钟电路的第二时钟输出端。
9.根据权利要求5所述的集成电路ESD失效预警电路，其特征在于，所述四相互不交叠时钟电路包括：传输门TG2、TG3、TG4，与非门A3、A4，延时器D3、D4、D5、D6，反相器U4、U5、U6、U7、U8，异或门B0，电容C1、C2以及NMOS管MN1；
传输门TG2的输入端为时钟输入端，传输门TG2的输入端分别与反相器U4的输入端、反相器U5的输入端连接，传输门TG2的第一控制端接电压源，传输门TG2的第二控制端接地，传输门TG2的输出端与与非门A3的第一输入端连接；
与非门A3的第二输入端与延时器D4的输出端连接，与非门A3的输出端与延时器D3的输入端连接；
与非门A4的第一输入端与延时器D3的输出端连接，与非门A4的第二输入端与反相器U4的输出端连接，与非门A4的输出端与延时器D4的输入端连接；
延时器D5的输入端与反相器U5的输出端连接，延时器D5的输出端分别与延时器D6的输入端、异或门B0的第一输入端连接；
延时器D6的输出端分别与反相器U6的输入端、反相器U7的输入端以及异或门B0的第二输入端连接，反相器U7的输出端与反相器U8的输入端连接；
传输门TG3的输入端与异或门B0的输出端连接，传输门TG3的第一控制端与反相器U6的输出端连接，传输门TG3的第二控制端通过电容C1接地；
NMOS管MN1的栅极与异或门B0的输出端连接，源极通过电容C2接地，漏极与传输门TG3的第二控制端连接；
传输门TG4的输入端与异或门B0的输出端连接，传输门TG4的第一控制端与NMOS管MN1的源极连接，传输门TG4的第二控制端与反相器U8的输出端连接；
延时器D3的输出端为所述四相互不交叠时钟电路的第一时钟输出端，延时器D4的输出端为所述四相互不交叠时钟电路的第二时钟输出端，传输门TG3的输出端为所述四相互不交叠时钟电路的第三时钟输出端，传输门TG4的输出端为所述四相互不交叠时钟电路的第四时钟输出端。
10.根据权利要求1或2所述的集成电路ESD失效预警电路，其特征在于，所述降压模块包括：PMOS管MP301、MP302、MP303，电容C304；
PMOS管MP301、MP302、MP303各自的栅极均与自身的漏极连接；
电容C304一端接地，另一端分别与PMOS管MP301的源极以及所述正电压应力产生模块的输出端连接；
PMOS管MP302的源极与PMOS管MP301的漏极连接，PMOS管MP302的漏极与PMOS管MP303的源极连接，PMOS管MP303的漏极接地。
11.根据权利要求1或2所述的集成电路ESD失效预警电路，其特征在于，所述输出报警模块包括：NMOS管MN401、MN402、MN403、MN404，PMOS管MP405、MP406、MP407、MP408，反相器INV409；
NMOS管MN401、MN402、MN403、MN404以及PMOS管MP405、MP406、MP407、MP408各自的衬底均与自身的源极连接；
NMOS管MN401的栅极分别与所述降压模块的输出端、PMOS管MP406的栅极连接，NMOS管MN401的源极接地，NMOS管MN401的漏极分别与NMOS管MN402的漏极、PMOS管MP405的漏极、PMOS管MP407的栅极以及NMOS管MN404的栅极连接；
NMOS管MN402的栅极分别与PMOS管MP405的栅极、PMOS管MP407的漏极、NMOS管MN404的漏极以及NMOS管MN403的漏极连接，NMOS管MN402的源极接地；
PMOS管MP406的源极接电压源，PMOS管MP406的漏极与PMOS管MP405的源极连接；
反相器INV409的输入端与所述降压模块的输出端连接，反相器INV409的输出端分别与PMOS管MP408的栅极和NMOS管MP403的栅极连接；
PMOS管MP408的源极接电压源，PMOS管MP408的漏极与PMOS管MP407的源极连接；
NMOS管MN403、MN404的源极均接地。
CN201610368061.2A 2016-05-26 2016-05-26 集成电路esd失效预警电路 Active CN105954670B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610368061.2A CN105954670B (zh) 2016-05-26 2016-05-26 集成电路esd失效预警电路
US15/556,685 US10598713B2 (en) 2016-05-26 2016-11-29 ESD failure early warning circuit for integrated circuit
PCT/CN2016/107699 WO2017201997A1 (zh) 2016-05-26 2016-11-29 集成电路esd失效预警电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610368061.2A CN105954670B (zh) 2016-05-26 2016-05-26 集成电路esd失效预警电路

Publications (2)

Publication Number Publication Date
CN105954670A CN105954670A (zh) 2016-09-21
CN105954670B true CN105954670B (zh) 2019-06-07

Family

ID=56910764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610368061.2A Active CN105954670B (zh) 2016-05-26 2016-05-26 集成电路esd失效预警电路

Country Status (3)

Country Link
US (1) US10598713B2 (zh)
CN (1) CN105954670B (zh)
WO (1) WO2017201997A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105954670B (zh) 2016-05-26 2019-06-07 工业和信息化部电子第五研究所 集成电路esd失效预警电路
US10944256B2 (en) * 2018-03-29 2021-03-09 Intel Corporation On-die circuitry for electrostatic discharge protection (ESD) analysis
CN109302179B (zh) * 2018-09-03 2022-04-19 重庆西南集成电路设计有限责任公司 双模式电荷泵电路和模式选择电路及采样逻辑容差电路
CN111273159B (zh) * 2020-02-28 2021-11-16 中国电子科技集团公司第五十八研究所 一种适用于浪涌抑制芯片的输出检测电路
CN112448576B (zh) * 2020-11-16 2022-10-25 上海唯捷创芯电子技术有限公司 一种正负电压电荷泵电路、芯片及通信终端
CN114498596A (zh) * 2022-03-29 2022-05-13 武汉市聚芯微电子有限责任公司 静电保护电路、静电保护方法及集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101762781A (zh) * 2010-01-08 2010-06-30 西安西电科大射频集成电路有限责任公司 预报集成电路静电放电失效的测试电路及预测方法
CN102759688A (zh) * 2011-04-27 2012-10-31 夏普株式会社 高电压检查装置
CN103308848A (zh) * 2013-05-24 2013-09-18 上海奔赛电子科技发展有限公司 高压集成电路vs瞬态负压耐受能力测试装置及方法
CN103630801A (zh) * 2012-08-29 2014-03-12 致茂电子(苏州)有限公司 具有正负极性电压输出的耐压测试装置
CN204832431U (zh) * 2015-08-06 2015-12-02 江苏省电力公司苏州供电公司 直流高压测试集成装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
US9019670B2 (en) * 1999-11-10 2015-04-28 Texas Instruments Incorporated Bi-directional ESD protection circuit
KR101333749B1 (ko) * 2005-12-27 2013-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 차지 펌프 회로 및 그것을 구비한 반도체장치
TWI465736B (zh) * 2012-10-11 2014-12-21 Ind Tech Res Inst 半導體元件之檢測方法及其檢測系統
TW201439558A (zh) * 2013-04-08 2014-10-16 Hon Hai Prec Ind Co Ltd 電子裝置、靜電放電測試系統和方法
CN103698692B (zh) * 2013-12-31 2016-09-14 工业和信息化部电子第五研究所 Tddb失效预警电路
CN105049021B (zh) * 2015-07-22 2018-05-04 工业和信息化部电子第五研究所 高可靠性负压电荷泵电路与集成电路
CN105954670B (zh) * 2016-05-26 2019-06-07 工业和信息化部电子第五研究所 集成电路esd失效预警电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101762781A (zh) * 2010-01-08 2010-06-30 西安西电科大射频集成电路有限责任公司 预报集成电路静电放电失效的测试电路及预测方法
CN102759688A (zh) * 2011-04-27 2012-10-31 夏普株式会社 高电压检查装置
CN103630801A (zh) * 2012-08-29 2014-03-12 致茂电子(苏州)有限公司 具有正负极性电压输出的耐压测试装置
CN103308848A (zh) * 2013-05-24 2013-09-18 上海奔赛电子科技发展有限公司 高压集成电路vs瞬态负压耐受能力测试装置及方法
CN204832431U (zh) * 2015-08-06 2015-12-02 江苏省电力公司苏州供电公司 直流高压测试集成装置

Also Published As

Publication number Publication date
US10598713B2 (en) 2020-03-24
US20190079126A1 (en) 2019-03-14
CN105954670A (zh) 2016-09-21
WO2017201997A1 (zh) 2017-11-30

Similar Documents

Publication Publication Date Title
CN105954670B (zh) 集成电路esd失效预警电路
CN104796171B (zh) 一种应用于soi cmos射频开关的控制电路
CN103258495B (zh) 移位寄存单元、移位寄存器和显示装置
CN104205594B (zh) 包含多栅极晶体管的电荷泵电路及其操作方法
CN103259409B (zh) 电压转换电路
CN103091526B (zh) 电压检测电路
CN104283201B (zh) 输入级esd保护电路
CN103000626A (zh) 合成结构的高压器件及启动电路
CN102904565A (zh) 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN106921284B (zh) 一种mosfet浮动驱动电路
CN109217257A (zh) 电源保护电路
ITRM960899A1 (it) Pompa di carica a tensione negativa per memorie flash eeprom
CN103698692B (zh) Tddb失效预警电路
CN105589604B (zh) 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN102064818A (zh) Cmos输入输出接口电路
CN106160460A (zh) 快速充电的电荷泵电路
CN107222191A (zh) 一种上电复位电路
CN104811033A (zh) 适合低电压操作的电荷泵电路
CN102638254B (zh) 低泄漏功率检测器件、系统和方法
CN105049021B (zh) 高可靠性负压电荷泵电路与集成电路
CN103516208A (zh) 浮动偏置发生器
CN103208862A (zh) 切换式电容动态开关时间控制电路及其控制方法
CN107947139B (zh) 跨电源域的静电放电防护电路
CN106647910B (zh) 一种用于超低功耗基准源的启动电路
CN109979929A (zh) 一种高压静电放电钳位保护元件及集成电路芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant