CN107947139B - 跨电源域的静电放电防护电路 - Google Patents

Abstract

本发明提出一种跨电源域的静电放电防护电路，包含：第一电流路径开关，并联于第一电路，且在第一节点电压处于逻辑低电位时关断；第一节点，用于提供第一节点电压；第一电阻组件，耦接于第一节点与第一固定电位端之间；第一金氧半导体电容，耦接于第一电源端与第一节点之间；第二电流路径开关，并联于第二电路，且受控于第二节点电压；开关控制电路，用于提供第二节点电压；以及节点电压控制电路，设置成在第一电源端供电给第一电路且第二电源端供电给第二电路时，依据第二节点电压控制第一节点电压的大小，以确保第一电流路径开关维持在关断状态。

Description

跨电源域的静电放电防护电路

技术领域

本发明有关静电放电防护电路，尤指一种跨电源域的静电放电防护电路。

背景技术

集成电路中常会将静电放电防护电路与其他电路并联，以提供与其他电路并联的放电路径。为了降低电路面积，传统的静电放电防护电路中所使用的电容器，多半是以金氧半导体电容(MOS capacitor)来实现。

然而，在许多先进的半导体制程中，金氧半导体电容很容易因为栅极氧化层厚度越来越薄，而发生栅极漏电流(gate leakage)的问题。如此一来，便可能导致静电放电防护电路在其他电路正常运作的过程中产生误作动，而造成集成电路发生故障或无法正常运作的问题。

发明内容

有鉴于此，如何有效避免静电放电防护电路因金氧半导体电容的栅极漏电流问题而产生误作动的情况，实为业界有待解决的问题。

本说明书提供一种跨电源域的静电放电防护电路的实施例，其包含：一第一电流路径开关，位于一第一电源端与一第一固定电位端之间的一第一电流路径上，并联于一第一电路，且设置成在一第一节点电压处于逻辑低电位时关断；一第一节点，耦接于该第一电流路径开关的一控制端，用于提供该第一节点电压；一第一电阻组件，耦接于该第一节点与该第一固定电位端之间；一第一金氧半导体电容，耦接于该第一电源端与该第一节点之间，且设置成在该第一节点电压处于逻辑低电位时进行充电；一第二电流路径开关，位于一第二电源端与一第二固定电位端之间的一第二电流路径上，并联于一第二电路，且受控于一第二节点电压；一开关控制电路，耦接于该第二电源端与该第二固定电位端之间，用于提供该第二节点电压；以及一节点电压控制电路，耦接于该第一固定电位端、该第一节点、以及该开关控制电路，设置成在该第一电源端供电给该第一电路且该第二电源端供电给该第二电路时，依据该第二节点电压控制该第一节点电压的大小，以确保该第一电流路径开关维持在关断状态。

上述实施例的优点之一，是即使第一金氧半导体电容有栅极漏电流发生，节点电压控制电路仍可依据开关控制电路提供的第二节点电压来控制第一节点电压的大小，以确保第一电流路径开关不会误作动。

上述实施例的另一优点，是可采用更先进的半导体制程技术来制造第一金氧半导体电容，以极小化第一金氧半导体电容的电路面积。

本发明的其他优点将搭配以下的说明和图式进行更详细的解说。

附图说明

图1为本发明第一实施例的静电放电防护电路简化后的功能方块图。

图2为本发明第二实施例的静电放电防护电路简化后的功能方块图。

具体实施方式

以下将配合相关图式来说明本发明的实施例。在图式中，相同的标号表示相同或类似的组件或方法流程。

图1为本发明第一实施例的静电放电防护电路100简化后的功能方块图。图1的右侧绘示了位于第一电源域(power domain)中的一第一电源端101、一第一固定电位端102、以及耦接于第一电源端101与第一固定电位端102之间的第一电路105。图1的左侧则绘示了位于第二电源域中的一第二电源端103、一第二固定电位端104、以及耦接于第二电源端103与第二固定电位端104之间的第二电路106。第一电路105代表第一电源域中可能面临静电放电冲击的不特定电路，而第二电路106则代表第二电源域中可能面临静电放电冲击的不特定电路。

第一电源端101用于提供第一电路105运作所需的第一操作电压VDD1，第二电源端103用于提供第二电路106运作所需的第二操作电压VDD2，且第一操作电压VDD1与第二操作电压VDD2并不相同。第一固定电位端102耦接于一第一固定电位GND1，第二固定电位端104耦接于一第二固定电位GND2。实作上，第一固定电位GND1与第二固定电位GND2两者可以是相同的电位(例如，0V)，也可以有所不同。

静电放电防护电路100可用来保护第一电路105与第二电路106不会受到静电放电的冲击。由于静电放电防护电路100耦接于第一电源域中的第一电源端101与第一固定电位端102，也耦接于第二电源域中的第二电源端103与第二固定电位端104，所以静电放电防护电路100是跨接在两个不同电源域之间的电路。

如图1所示，静电放电防护电路100包含有一第一电流路径开关110、一第一节点121、一第一电阻组件123、一第一金氧半导体电容125、一第二电流路径开关130、一开关控制电路140、以及一节点电压控制电路150。

第一电流路径开关110位于一第一电源端101与一第一固定电位端102之间的一第一电流路径上，并联于一第一电路105，且设置成在一第一节点电压V1处于逻辑低电位(logic low level)时关断(turn off)，并在第一节点电压V1处于逻辑高电位(logic highlevel)时导通(turn on)。第一节点121耦接于第一电流路径开关110的一控制端，用于提供第一节点电压V1。第一电阻组件123耦接于第一节点121与第一固定电位端102之间。第一金氧半导体电容125耦接于第一电源端101与第一节点121之间，且设置成在第一节点电压V1处于逻辑低电位时进行充电。

第二电流路径开关130位于一第二电源端103与一第二固定电位端104之间的一第二电流路径上，并联于一第二电路106，且受控于一第二节点电压V2。开关控制电路140耦接于第二电源端103与第二固定电位端104之间，用于提供第二节点电压V2。

节点电压控制电路150耦接于第一固定电位端102、第一节点121、以及开关控制电路140，设置成控制第一节点电压V1和/或第二节点电压V2的大小，以确保第一电流路径开关110和/或第二电流路径开关130不会误作动而影响到第一电路105与第二电路106的正常运作。

在一实施例中，开关控制电路140包含有串联的一第二节点141、一第二电阻组件143、以及一第二金氧半导体电容145。节点电压控制电路150包含一第一旁通开关151与一第二旁通开关153。

当第一电路105与第二电路106无需运作时，第一电源端101与第二电源端103可停止供电。此时，第一电流路径开关110与第二电流路径开关130两者应该要维持在导通状态，使阻抗较低的第一电流路径与第二电流路径都形成通路(short circuit)，以便在静电放电事件发生时成为电流宣泄的路径，藉此避免第一电路105与第二电路106因静电放电冲击而受损。

另一方面，当第一电路105与第二电路106要进行正常运作时，第一电源端101会供电给第一电路105，而第二电源端103会供电给第二电路106。理想上，第一电流路径开关110与第二电流路径开关130两者此时应该要维持在关断状态，使第一电流路径与第二电流路径都形成断路(opencircuit)，以便第一电源端101供应的电流能正确流向第一电路105，且第二电源端103供应的电流能正确流向第二电路106。

在静电放电防护电路100中，第二电流路径开关130设置成在第二节点电压V2处于逻辑高电位时关断，并在第二节点电压V2处于逻辑低电位时导通。第二节点141耦接于第二电流路径开关130的一控制端，用于提供第二节点电压V2。第二电阻组件143耦接于第二电源端103与第二节点141之间。第二金氧半导体电容145耦接于第二节点141与第二固定电位端104之间，且设置成在第二节点电压V2处于逻辑高电位时进行充电。

第一旁通开关151位于与第一电阻组件123并联的第一旁通路径(bypass path)上，且设置成在第二节点电压V2处于逻辑高电位时导通。第二旁通开关153位于与第二电阻组件143并联的第二旁通路径上，且设置成在第一节点电压V1处于逻辑低电位时导通。图1的实施例中，第一旁通开关151的第一端耦接于第一节点121，第一旁通开关151的第二端耦接于第一固定电位端102，且第一旁通开关151的控制端耦接于第二节点141。第二旁通开关153的第一端耦接于第二电源端103，第二旁通开关153的第二端耦接于第二节点141，且第二旁通开关153的控制端耦接于第一节点121。

当第一电源端101与第二电源端103分别供电给第一电路105与第二电路106时，第一节点121初始提供的第一节点电压V1会处于逻辑低电位，而第二节点141初始提供的第二节点电压V2会处于逻辑高电位。此时，第一旁通开关151会被第二节点电压V2导通，而第二旁通开关153则会被第一节点电压V1导通，使得前述的第一旁通路径与第二旁通路径都形成通路。因此，第一节点电压V1会被锁定在逻辑低电位，而第二节点电压V2则会被锁定在逻辑高电位。

之后，即使第一金氧半导体电容125有栅极漏电流的情况发生，第一节点电压V1也不会被抬升到逻辑高电位。另一方面，即使第二金氧半导体电容145有栅极漏电流的情况发生，第二节点电压V2也不会被拉低到逻辑低电位。

如此一来，在第一电路105与第二电路106进行正常运作时，图1中的节点电压控制电路150可有效避免第一电流路径开关110因第一金氧半导体电容125的栅极漏电流问题而错误地导通，同时也可有效避免第二电流路径开关130因第二金氧半导体电容145的栅极漏电流问题而错误地导通。

请参考图2，其所绘示为本发明第二实施例的静电放电防护电路200简化后的功能方块图。

在静电放电防护电路200中，第二电流路径开关130设置成在第二节点电压V2处于逻辑低电位时关断，并在第二节点电压V2处于逻辑高电位时导通。第二节点141耦接于第二电流路径开关130的一控制端，用于提供第二节点电压V2。第二电阻组件143耦接于第二节点141与第二固定电位端104之间。第二金氧半导体电容145耦接于第二电源端103与第二节点141之间，且设置成在第二节点电压V2处于逻辑低电位时进行充电。

第一旁通开关151位于与第一电阻组件123并联的第一旁通路径上，且设置成在第二节点电压V2处于逻辑低电位时导通。第二旁通开关153位于与第二电阻组件143并联的第二旁通路径上，且设置成在第一节点电压V1处于逻辑低电位时导通。在图2的实施例中，第一旁通开关151的第一端耦接于第一节点121，第一旁通开关151的第二端耦接于第一固定电位端102，且第一旁通开关151的控制端耦接于第二节点141。第二旁通开关153的第一端耦接于第二节点141，第二旁通开关153的第二端耦接于第二固定电位端104，且第二旁通开关153的控制端耦接于第一节点121。

当第一电源端101与第二电源端103分别供电给第一电路105与第二电路106时，第一节点121初始提供的第一节点电压V1会处于逻辑低电位，而第二节点141初始提供的第二节点电压V2也会处于逻辑低电位。此时，第一旁通开关151会被第二节点电压V2导通，而第二旁通开关153则会被第一节点电压V1导通，使得前述的第一旁通路径与第二旁通路径都形成通路。因此，第一节点电压V1会被锁定在逻辑低电位，且第二节点电压V2也会被锁定在逻辑低电位。

之后，即使第一金氧半导体电容125有栅极漏电流的情况发生，第一节点电压V1也不会被抬升到逻辑高电位。另一方面，即使第二金氧半导体电容145有栅极漏电流的情况发生，第二节点电压V2也不会被抬升到逻辑高电位。

如此一来，在第一电路105与第二电路106进行正常运作时，图2中的节点电压控制电路150可有效避免第一电流路径开关110因第一金氧半导体电容125的栅极漏电流问题而错误地导通，同时也可有效避免第二电流路径开关130因第二金氧半导体电容145的栅极漏电流问题而错误地导通。

由前述说明可知，即使第一金氧半导体电容125和第二金氧半导体电容145有栅极漏电流发生，节点电压控制电路150仍可将第一节点电压V1与第二节点电压V2有效锁定在正确的逻辑电位，以确保第一电流路径开关110和第二电流路径开关130不会误作动。因此，可以采用更先进的半导体制程技术来制造前述第一金氧半导体电容125和第二金氧半导体电容145，以极小化第一金氧半导体电容125和第二金氧半导体电容145的电路面积。如此一来，便可让静电放电防护电路100或200的电路面积得以极小化。

在前述各实施例中，倘若第一电流路径开关110、第二电流路径开关130、第一旁通开关151、以及第二旁通开关153中的任一开关装置，是设置成在相对应的节点电压处于逻辑高电位时导通(亦即，在相对应的节点电压处于逻辑低电位时关断)，则可用一个单一N型金氧半导体晶体管(NMOS transistor)来实现该开关装置，或是用一个N型金氧半导体晶体管与串联在该N型金氧半导体晶体管的栅极的偶数个反相器的组合来实现该开关装置。或者，也可用一个P型金氧半导体晶体管(PMOS transistor)与串联在该P型金氧半导体晶体管的栅极的奇数个反相器的组合来实现该开关装置。

倘若前述的任一开关是设置成在相对应的节点电压处于逻辑低电位时导通(亦即，在相对应的节点电压处于逻辑高电位时关断)，则可用一单一P型金氧半导体晶体管来实现该开关装置，或是用一个P型金氧半导体晶体管与串联在该P型金氧半导体晶体管的栅极的偶数个反相器的组合来实现该开关装置。或者，也可用一个N型金氧半导体晶体管与串联在该N型金氧半导体晶体管的栅极的奇数个反相器的组合来实现该开关装置。

在前述各实施例中，倘若第一金氧半导体电容125与第二金氧半导体电容145中的任一电容装置，是设置成在相对应的节点电压处于逻辑高电位时进行充电，则可用一单一N型金氧半导体晶体管来实现该电容装置的本体，或是用一个N型金氧半导体晶体管与串联在该N型金氧半导体晶体管的栅极的偶数个反相器的组合来实现该电容装置的本体。或者，也可用一个P型金氧半导体晶体管与串联在该P型金氧半导体晶体管的栅极的奇数个反相器的组合来实现该电容装置的本体。

倘若前述的任一电容装置是设置成在相对应的节点电压处于逻辑低电位时进行充电，则可用一单一P型金氧半导体晶体管来实现该电容装置的本体，或是用一个P型金氧半导体晶体管与串联在该P型金氧半导体晶体管的栅极的偶数个反相器的组合来实现该电容装置的本体。或者，也可用一个N型金氧半导体晶体管与串联在该N型金氧半导体晶体管的栅极的奇数个反相器的组合来实现该电容装置的本体。

请注意，前述静电放电防护电路100和200的架构只是几个示范性的实施例，并非局限本发明的实际实施方式。例如，在某些实施例中，亦可将开关控制电路140中的第二金氧半导体电容145改用栅极氧化层较厚、不会引发栅极漏电流问题的其他制程来实现。另外，在第二金氧半导体电容145不会发生栅极漏电流，或是其栅极漏电流有其他电路架构可抑制的某些应用中，亦可将前述节点电压控制电路150中的第二旁通开关153省略，以简化电路的架构。

在说明书及申请专利范围中使用了某些词汇来指称特定的组件，而本领域内的技术人员可能会用不同的名词来称呼同样的组件。本说明书及申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在说明书及申请专利范围中所提及的“包含”为开放式的用语，应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的连接手段。因此，若文中描述第一组件耦接于第二组件，则代表第一组件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二组件，或通过其它组件或连接手段间接地电性或信号连接至第二组件。

在说明书中所使用的“和/或”的描述方式，包含所列举的其中一个项目或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的含义。

以上仅为本发明的较佳实施例，凡依本发明请求项所做的等效变化与修改，皆应属本发明的涵盖范围。

符号说明

100、200 静电放电防护电路(ESD protection circuit)

101 第一电源端(first power terminal)

102 第一固定电位端(first fixed-voltage terminal)

103 第二电源端(second power terminal)

104 第二固定电位端(second fixed-voltage terminal)

105 第一电路(first circuit)

106 第二电路(second circuit)

110 第一电流路径开关(first current path switch)

121 第一节点(first node)

123 第一电阻组件(first resister element)

125 第一金氧半导体电容(first MOS capacitor)

130 第二电流路径开关(second current path switch)

140 开关控制电路(switch control circuit)

141 第二节点(second node)

143 第二电阻组件(second resister element)

145 第二金氧半导体电容(second MOS capacitor)

150 节点电压控制电路(node voltage control circuit)

151 第一旁通开关(first bypass switch)

153 第二旁通开关(second bypass switch)。

Claims (5)

1.一种跨电源域的静电放电防护电路(100；200)，包含：

第一电流路径开关(110)，位于第一电源端(101)与第一固定电位端(102)之间的第一电流路径上，并联于第一电路(105)，且设置成在第一节点电压(V1)处于逻辑低电位时关断；

第一节点(121)，耦接于该第一电流路径开关(110)的控制端，用于提供该第一节点电压(V1)；

第一电阻组件(123)，耦接于该第一节点(121)与该第一固定电位端(102)之间；

第一金氧半导体电容(125)，耦接于该第一电源端(101)与该第一节点(121)之间，且设置成在该第一节点电压(V1)处于逻辑低电位时进行充电；

第二电流路径开关(130)，位于第二电源端(103)与第二固定电位端(104)之间的第二电流路径上，并联于第二电路(106)，且受控于第二节点电压(V2)；

开关控制电路(140)，耦接于该第二电源端(103)与该第二固定电位端(104)之间，用于提供该第二节点电压(V2)；以及

节点电压控制电路(150)，耦接于该第一固定电位端(102)、该第一节点(121)、以及该开关控制电路(140)，设置成在该第一电源端(101)供电给该第一电路(105)且该第二电源端(103)供电给该第二电路(106)时，依据该第二节点电压(V2)控制该第一节点电压(V1)的大小，以确保该第一电流路径开关(110)维持在关断状态。

2.根据权利要求1所述的静电放电防护电路(100；200)，其中，该第二电流路径开关(130)设置成在该第二节点电压(V2)处于逻辑高电位时关断，且该开关控制电路(140)包含有：

第二节点(141)，耦接于该第二电流路径开关(130)的控制端，用于提供该第二节点电压(V2)；

第二电阻组件(143)，耦接于该第二电源端(103)与该第二节点(141)之间；以及

第二金氧半导体电容(145)，耦接于该第二节点(141)与该第二固定电位端(104)之间，且设置成在该第二节点电压(V2)处于逻辑高电位时进行充电；

其中，该节点电压控制电路(150)包含有：

第一旁通开关(151)，位于与该第一电阻组件(123)并联的第一旁通路径上，且设置成在该第二节点电压(V2)处于逻辑高电位时导通。

3.根据权利要求2所述的静电放电防护电路(100；200)，其中，该节点电压控制电路(150)另包含有：

第二旁通开关(153)，位于与该第二电阻组件(143)并联的第二旁通路径上，且设置成在该第一节点电压(V1)处于逻辑低电位时导通。

4.根据权利要求1所述的静电放电防护电路(100；200)，其中，该第二电流路径开关(130)设置成在该第二节点电压(V2)处于逻辑低电位时关断，且该开关控制电路(140)包含有：

第二节点(141)，耦接于该第二电流路径开关(130)的控制端，用于提供该第二节点电压(V2)；

第二电阻组件(143)，耦接于该第二节点(141)与该第二固定电位端(104)之间；以及

第二金氧半导体电容(145)，耦接于该第二电源端(103)与该第二节点(141)之间，且设置成在该第二节点电压(V2)处于逻辑低电位时进行充电；

其中，该节点电压控制电路(150)包含有：

第一旁通开关(151)，位于与该第一电阻组件(123)并联的第一旁通路径上，且设置成在该第二节点电压(V2)处于逻辑低电位时导通。

5.根据权利要求4所述的静电放电防护电路(100；200)，其中，该节点电压控制电路(150)另包含有：

第二旁通开关(153)，位于与该第二电阻组件(143)并联的第二旁通路径上，且设置成在该第一节点电压(V1)处于逻辑低电位时导通。