KR20120121708A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20120121708A
KR20120121708A KR1020110039668A KR20110039668A KR20120121708A KR 20120121708 A KR20120121708 A KR 20120121708A KR 1020110039668 A KR1020110039668 A KR 1020110039668A KR 20110039668 A KR20110039668 A KR 20110039668A KR 20120121708 A KR20120121708 A KR 20120121708A
Authority
KR
South Korea
Prior art keywords
clock
boundary
data
test
scan
Prior art date
Application number
KR1020110039668A
Other languages
English (en)
Inventor
김기태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110039668A priority Critical patent/KR20120121708A/ko
Priority to US13/333,959 priority patent/US8631291B2/en
Publication of KR20120121708A publication Critical patent/KR20120121708A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 바운더리 스캔 테스트(Boundary Scan Test) 기술에 관한 것이며, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 테스트 클록을 입력받아 버퍼링하되, 바운더리 스캔 테스트 모드의 탈출시점과 바운터리 테스트 클록의 에지가 동기화되도록 버퍼링하는 클록 버퍼링부, 및 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)에서 다수의 데이터를 병렬로 입력받아 저장하고, 바운더리 스캔 테스트 모드에서 바운더리 스캔 경로(Boundary Scan Path)를 형성하여 저장된 다수의 데이터를 순차적으로 출력하며, 클록 버퍼링부의 출력클록에 응답하여 그 동작이 제어되는 다수의 래치부를 구비하는 반도체 장치를 제공한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 반도체 장치의 바운더리 스캔 테스트(Boundary Scan Test) 기술에 관한 것이다.
반도체 장치가 고성능 및 고집적화 되면서 외부와 신호를 교환하기 위한 인터페이스 핀(Pin) 또는 볼(Ball) 등의 수가 증가하게 되었다. 일반적으로 반도체 장치는 바운더리 스캔 테스트(Boundary Scan Test)를 통해서 외부 입력채널과 인터페이스 핀(Pin) 사이의 접합상태 불량유무를 확인한다. 즉, 각 외부 입력채널마다 인터페이스 핀(Pin)이 할당되어 있으므로, 다수의 입력채널을 통해서 테스트 데이터 신호를 전달하고, 인터페이스 핀(Pin)을 통해서 전달된 테스트 데이터 신호를 반도체 장치 내부에서 버퍼링한 후 래칭하여 바운더리 스캔 경로를 통해서 다시 외부로 출력하는 방식을 통해서 불량유무를 확인하게 된다.
도 1a는 종래기술에 따른 반도체 장치의 바운더리 스캔 테스트(Boundary Scan Test) 중 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode) 동작을 설명하기 위해 도시한 블록 다이어그램 및 타이밍 다이어그램이다.
도 1b는 종래기술에 따른 반도체 장치의 바운더리 스캔 테스트(Boundary Scan Test) 중 바운더리 스캔 테스트 모드(Boundary Scan Test Mode) 동작을 설명하기 위해 도시한 블록 다이어그램 및 타이밍 다이어그램이다.
일반적으로 바운더리 스캔 테스트(Boundary Scan Test)는 도 1a와 같은 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)와 도 1b와 같은 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)의 동작으로 나뉘어진다.
도 1a를 참조하면, 스캔 테스트 진입신호(SENB)와 캡쳐 테스트 진입신호(SSH)가 모두 로직'로우'(Low)로 활성화되는 바운더리 캡쳐 테스트 모드에서 다수의 데이터(DATA_0, DATA_1, DATA_2, DATA_3)가 시스템(SYSTEM)으로부터 반도체 장치(SEMICONDUCTOR DEVICE)에 병렬로 인가되는 것을 알 수 있다.
그리고, 도 1b를 참조하면, 스캔 테스트 진입신호(SENB)는 로직'로우'(Low)로 활성화되고, 캡쳐 테스트 진입신호(SSH)는 로직'하이'(High)로 비활성화되는 바운더리 스캔 테스트 모드에서는 바운더리 캡쳐 테스트 모드 진입구간에서 저장되었던 다수의 데이터(DATA_0, DATA_1, DATA_2, DATA_3)를 바운더리 스캔 경로(Boundary Scan Path)를 통해 순차적으로 전달하여 결국 스캔 데이터 출력채널을 통해서 반도체 장치(SEMICONDUCTOR DEVICE) 외부로 출력하는 것을 알 수 있다.
도 2는 종래기술에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로를 도시한 블록 다이어그램이다.
도 2를 참조하면, 종래기술에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로는, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 테스트 클록(SCK)을 입력받아 버퍼링하는 클록 버퍼링부(200<0>, 200<1>, …), 및 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)에서 다수의 데이터( …, DATA_1, DATA_0)를 병렬로 입력받아 저장하고, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 스캔 경로(Boundary Scan Path)를 형성하여 저장된 다수의 데이터( …, SDATA_1, SDATA_0)를 순차적으로 출력하며, 클록 버퍼링부(200<0>, 200<1>, …)의 출력클록(iSCK)에 응답하여 그 동작이 제어되는 다수의 래치부(220<0>, 220<1>, …)를 구비한다. 또한, 다수의 데이터( …, DATA_1, DATA_0)를 버퍼링하기 위한 데이터 버퍼(210<0>, 210<1>, …)를 더 구비한다.
도 3은 도 2에 도시된 종래기술에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로에서 문제가 발생하는 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 3을 참조하면, 종래기술에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로는, 스캔 테스트 진입신호(SENB)가 로직'로우'(Low)로 활성화되고, 캡쳐 테스트 진입신호(SSH)가 로직'하이'(High)로 비활성화된 상태에서 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 다수의 데이터(DATA_1, DATA_2, …, DATA_K, DATA_K+1, DATA_K+2)가 순차적으로 스캔 데이터 출력채널을 통해 출력되는 것을 알 수 있다.
이와 같이 스캔 데이터 출력채널을 통해 다수의 데이터(DATA_1, DATA_2, …, DATA_K, DATA_K+1, DATA_K+2)가 순차적으로 출력되다가 스캔 테스트 진입신호(SENB)가 로직'로우'(Low)의 활성화 상태에서 로직'하이'(High)의 비활성화 상태로 천이하여 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 탈출하는 순간 이전에 출력되었던 데이터가 홀딩 상태를 유지하는 것을 알 수 있다.
이어서 다시 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이하여 바운더리 스캔 테스트 모드로 진입하는 시점이후 이전에 출력되었던 데이터의 홀딩 상태가 풀리고 다시 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 다음 데이터가 이어서 출력되는 것을 알 수 있다.
즉, 스캔 테스트 진입신호(SENB)의 논리레벨을 기준으로 다수의 래치부(220<0>, 220<1>, …)에 각각 저장되어 있던 다수의 데이터(DATA_1, DATA_2, …, DATA_K, DATA_K+1, DATA_K+2)가 스캔 데이터 출력채널을 통해 출력되는 것을 알 수 있다.
그런데, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이하는 시점이 바운더리 테스트 클록(SCK)의 비활성화구간에 걸쳐 있으면(A), 스캔 테스트 진입신호(SENB)가 로직'하이'(High)로 비활성화된 상태에서는 이전에 출력되었던 데이터(DATA_K)가 홀딩된 상태를 유지하고, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이한 이후에 다시 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)에서 이전에 출력되었던 데이터(DATA_K)의 홀딩 상태가 풀리고 이어서 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 다음 데이터(DATA_K+2)가 출력될 수 있는 것을 알 수 있다. 즉, 아무런 문제없이 정상적인 동작이 수행되는 것을 알 수 있다.
하지만, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이하는 시점이 바운더리 테스트 클록(SCK)의 활성화구간에 걸쳐 있으면(B), 스캔 테스트 진입신호(SENB)가 로직'하이'(High)로 천이한 이후에도 활성화 상태인 바운더리 테스트 클록(SCK)에 의해 버퍼링된 바운더리 테스트 클록(iSCK)이 예측하지 못한(unexpected) 토글링을 하게 되고, 그에 응답하여 갑작스럽게 이전에 출력되었던 데이터(DATA_K)의 홀딩상태가 풀리면서 다음 데이터(DATA_K+1)가 출력되는 문제가 발생한다. 즉, 어떠한 이유에서든 설정된 데이터(DATA_K+1)가 스캔 데이터 출력채널을 통해 출력되는 시점을 늦추려고 하기 위해 스캔 테스트 진입신호(SENB)를 토글링시켰지만, 토글링이 끝나는 시점이 바운더리 테스트 클록(SCK)의 활성화구간에 걸치게 되면서 더 늦은 시점에서 출력되어야할 데이터(DATA_K+1)가 미리 출력되어 버리는 문제가 발생하는 것을 알 수 있다. 참고로, 어떠한 이유는 반도체 장치를 실제로 사용하는 컨슈머(consumer)의 입장에서 요구되는 여러 가지 동작의 조건을 의미한다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 컨슈머(consumer)의 요구에 부합하여 스캔 데이터 출력채널을 통해 출력되는 데이터의 출력시점을 효과적으로 제어할 수 있는 바운더리 스캔 테스트(Boundary Scan Test)를 수행하는 반도체 장치를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 테스트 클록을 입력받아 버퍼링하되, 상기 바운더리 스캔 테스트 모드의 탈출시점과 상기 바운터리 테스트 클록의 에지가 동기화되도록 버퍼링하는 클록 버퍼링부; 및 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)에서 다수의 데이터를 병렬로 입력받아 저장하고, 상기 바운더리 스캔 테스트 모드에서 바운더리 스캔 경로(Boundary Scan Path)를 형성하여 저장된 상기 다수의 데이터를 순차적으로 출력하며, 상기 클록 버퍼링부의 출력클록에 응답하여 그 동작이 제어되는 다수의 래치부를 구비하는 반도체 장치를 제공한다.
전술한 본 발명은 바운더리 스캔 테스트(Boundary Scan Test)를 수행하는 반도체 장치에 있어서, 바운더리 스캔 테스트 모드 탈출시점과 바운더리 스캔 테스트 동작시 데이터 출력의 기준이 되는 클록 간의 위상이 정확하게 일치하지 않는 경우에도 순차적으로 출력되는 데이터의 출력시점을 자유롭게 조절하는 것이 가능하다는 효과가 있다.
도 1a는 종래기술에 따른 반도체 장치의 바운더리 스캔 테스트(Boundary Scan Test) 중 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode) 동작을 설명하기 위해 도시한 블록 다이어그램 및 타이밍 다이어그램.
도 1b는 종래기술에 따른 반도체 장치의 바운더리 스캔 테스트(Boundary Scan Test) 중 바운더리 스캔 테스트 모드(Boundary Scan Test Mode) 동작을 설명하기 위해 도시한 블록 다이어그램 및 타이밍 다이어그램.
도 2는 종래기술에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로를 도시한 블록 다이어그램.
도 3은 도 2에 도시된 종래기술에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로에서 문제가 발생하는 동작을 설명하기 위해 도시한 타이밍 다이어그램.
도 4는 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로를 도시한 블록 다이어그램이다.
도 5는 도 4에 도시된 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로의 구성요소 중 클록전달 제어신호 생성부를 상세히 도시한 회로도이다.
도 6은 도 4에 도시된 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로의 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로를 도시한 블록 다이어그램이다.
도 4를 참조하면, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 테스트 클록(SCK)을 입력받아 버퍼링하되, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)의 탈출(exit)시점과 바운터리 테스트 클록(SCK)의 에지가 동기화되도록 버퍼링하는 클록 버퍼링부(400<0>, 400<1>, …, 440<0>, 440<1>, …, 450<0>, 450<1>, …), 및 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)에서 다수의 데이터( …, DATA_1, DATA_0)를 병렬(parallel)로 입력받아 저장하고, 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 스캔 경로(Boundary Scan Path)를 형성하여 저장된 다수의 데이터( …, SDATA_1, SDATA_0)를 순차적으로 출력하며, 클록 버퍼링부(400<0>, 400<1>, …, 440<0>, 440<1>, …, 450<0>, 450<1>, …)의 출력클록(iSCK)에 응답하여 그 동작이 제어되는 다수의 래치부(420<0>, 420<1>, …)를 구비한다. 또한, 다수의 데이터( …, DATA_1, DATA_0)를 버퍼링하기 위한 데이터 버퍼(210<0>, 210<1>, …)를 더 구비한다.
여기서, 클록 버퍼링부(400<0>, 400<1>, …, 440<0>, 440<1>, …, 450<0>, 450<1>, …)는, 바운더리 스캔 테스트 모드의 진입(entry)/탈출(exit)에 대응하는 스캔 테스트 진입신호(SENB)에 응답하여 바운더리 테스트 클록(SCK)을 버퍼링하기 위한 클록버퍼(400<0>, 400<1>, …)와, 클록전달 제어신호(SCK_CTRL)에 응답하여 클록버퍼(400<0>, 400<1>, …)의 출력클록(BUF_SCK)을 버퍼링된 바운더리 테스트 클록(iSCK)으로서 출력하는 클록전달 제어부(440<0>, 440<1>, …), 및 스캔 테스트 진입신호(SENB)의 활성화시점에서 클록전달 제어신호(SCK_CTRL)를 활성화시키고, 스캔 테스트 진입신호(SENB)의 비활성화시점과 클록버퍼의 출력클록(iSCK)의 비활성화시점 중 더 늦은 시점에서 클록전달 제어신호(SCK_CTRL)를 비활성화시키는 클록전달 제어신호 생성부(450<0>, 450<1>, …)를 구비한다.
그리고, 다수의 래치부(420<0>, 420<1>, …) 각각은, 스캔 테스트 진입신호(SENB)의 활성화구간에서 바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)의 진입/탈출에 대응하는 캡쳐 테스트 진입신호(SSH) 및 버퍼링된 바운더리 테스트 클록(iSCK)이 활성화되는 것에 응답하여 입력되는 데이터( …, DATA_1, DATA_0)를 저장하고, 스캔 테스트 진입신호(SENB)의 활성화구간에서 캡쳐 테스트 진입신호(SSH)가 비활성화 버퍼링된 바운더리 테스트 클록(iSCK)이 활성화되는 것에 응답하여 저장된 데이터( …, SDATA_1, SDATA_0)를 바운더리 스캔 경로(Boundary Scan Path)로 출력하며, 스캔 테스트 진입신호(SENB)의 비활성화구간에서 캡쳐 테스트 진입신호(SSH)의 활성화여부와 상관없이 저장된 데이터( …, SDATA_1, SDATA_0)를 홀딩(holding)한다. 즉, 스캔 테스트 진입신호(SENB)의 비활성화구간에서 바운더리 스캔 경로(Boundary Scan Path)에는 이전에 출력되었던 데이터가 그대로 실려있는 상태가 될 것이다.
그리고, 바운더리 스캔 경로(Boundary Scan Path)를 통해서 전달되는 데이터( …, SDATA_1, SDATA_0)는 스캔 데이터 출력채널 - 도면에 직접적으로 되지 않음. 설정된 데이터 출력패드를 의미함 - 를 통해 반도체 장치 외부로 출력된다.
도 5는 도 4에 도시된 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로의 구성요소 중 클록전달 제어신호 생성부를 상세히 도시한 회로도이다.
도 5를 참조하면, 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로의 구성요소 중 클록전달 제어신호 생성부(450<0>, 450<1>, …) 각각은, 클록버퍼(400<0>, 400<1>, …)의 출력클록(BUF_SCK)을 입력받아 반전출력클록(BUF_SCKB)을 생성하기 위한 인버터(INV3)와, 출력클록(BUF_SCK)과 반전출력클록(BUF_SCKB)에 응답하여 신호 입력단(SIG_IND)을 통해 인가되는 스캔 테스트 진입신호(SENB)를 신호 중간노드(SIG_MIND)로 전달하는 것을 제어하기 위한 패스 게이트(PG1)와, 신호 중간노드(SIG_MIND)의 논리레벨을 래치하기 위한 인버터(INV1, INV2), 및 신호 중간노드(SIG_MIND)의 논리레벨과 신호 입력노드(SIG_IND)의 논리레벨을 부정 논리합하여 신호 출력노드(SIG_OUTND)를 통해 출력되는 클록전달 제어신호(SCK_CTRL)의 논리레벨을 결정하기 위한 노아게이트(NOR1)을 구비한다.
전술한 구성을 바탕으로 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로의 동작을 살펴보면 다음과 같다.
먼저, 클록전달 제어신호 생성부(450<0>, 450<1>, …)를 살펴보면, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화상태에서 로직'로우'(Low)의 활성화상태로 천이할 때 클록버퍼(400<0>, 400<1>, …)의 출력클록(BUF_SCK)이 로직'로우'(Low)로 비활성화되어 있으면, 그 즉시 클록전달 제어신호(SCK_CTRL)를 로직'하이'(High)로 활성화시켜 준다. 하지만, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화상태에서 로직'로우'(Low)의 활성화상태로 천이할 때 클록버퍼(400<0>, 400<1>, …)의 출력클록(BUF_SCK)이 로직'하이'(High)로 활성화되어 있으며, 클록버퍼(400<0>, 400<1>, …)의 출력클록(iSCK)이 로직'로우'(Low)로 비활성화될 때까지 기다린 후 클록전달 제어신호(SCK_CTRL)를 로직'하이'(High)로 활성화시켜 준다.
그리고, 클록전달 제어부(440<0>, 440<1>, …)는, 클록전달 제어신호(SCK_CTRL)의 논리레벨을 기준으로 클록버퍼(400<0>, 400<1>, …)의 출력클록(BUF_SCK)을 버퍼링된 바운더리 테스트 클록(iSCK)으로서 출력할지 말지를 결정한다. 예컨대, 클록전달 제어신호(SCK_CTRL)가 로직'하이'(High)로 활성화된 상태에서는 클록버퍼(400<0>, 400<1>, …)의 출력클록(BUF_SCK)을 버퍼링된 바운더리 테스트 클록(iSCK)으로 출력한다. 하지만, 클록전달 제어신호(SCK_CTRL)가 로직'로우'(Low)로 비활성화된 상태에서는 클록버퍼(400<0>, 400<1>, …)의 출력클록(iSCK)이 입력되든 말든 상관없이 버퍼링된 바운더리 테스트 클록(iSCK)로 출력하지 않는다.
그리고, 다수의 래치부(420<0>, 420<1>, …) 각각은, 스캔 테스트 진입신호(SENB)와 캡쳐 테스트 진입신호(SSH)가 모두 로직'로우'(Low)로 활성화된 상태에서 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 데이터 버퍼(410<0>, 410<1>, …)를 통해 입력되는 버퍼링된 데이터( …, iDATA_1, iDATA_0)를 내부에 저장한다. 하지만, 스캔 테스트 진입신호(SENB)가 로직'로우'(Low)로 활성화된 상태에서 캡쳐 테스트 진입신호(SSH)가 로직'하이'(High)로 비활성화된 상태가 되면, 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 내부에 저장된 데이터( …, SDATA_1, SDATA_0)를 바운더리 스캔 경로(Boundary Scan Path)로 출력한다. 그리고, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)로 비활성화된 상태에서는 캡쳐 테스트 진입신호(SSH)과 버퍼링된 바운더리 테스트 클록(SCK)이 활성화되든 비활성화되든 상관없이 내부에 저장된 데이터( …, SDATA_1, SDATA_0)를 홀딩(holding) 시킨다.
도 6은 도 4에 도시된 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로의 동작을 설명하기 위해 도시한 타이밍 다이어그램이다.
도 6을 참조하면, 본 발명의 실시예에 따라 반도체 장치에서 바운더리 스캔 테스트를 수행하는 회로는, 스캔 테스트 진입신호(SENB)가 로직'로우'(Low)로 활성화되고, 캡쳐 테스트 진입신호(SSH)가 로직'하이'(High)로 비활성화된 상태에서 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 데이터(DATA_0, DATA_1, DATA_2, DATA_3)가 순차적으로 스캔 데이터 출력채널을 통해 출력되는 것을 알 수 있다.
이와 같이 스캔 데이터 출력채널을 통해 다수의 데이터(DATA_0, DATA_1, DATA_2, DATA_3)가 순차적으로 출력되다가 스캔 테스트 진입신호(SENB)가 로직'로우'(Low)의 활성화 상태에서 로직'하이'(High)의 비활성화 상태로 천이하여 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 탈출하는 순간 바운더리 테스트 클록(SCK)의 토글링과 상관없이 버퍼링된 바운더리 테스트 클록(iSCK)이 토글링하지 않게 되어 이전에 출력되었던 데이터(DATA_2)가 홀딩 상태를 유지하여 스캔 데이터 출력채널을 통해 출력되는 것을 알 수 있다.
이어서 다시 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이하여 바운더리 스캔 테스트 모드로 진입하는 시점이후 이전에 출력되었던 데이터(DATA_2)의 홀딩 상태가 풀리고 다시 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 다음 데이터가 이어서 출력되는 것을 알 수 있다.
즉, 스캔 테스트 진입신호(SENB)의 논리레벨을 기준으로 다수의 래치부(420<0>, 420<1>, …)에 각각 저장되어 있던 다수의 데이터(DATA_0, DATA_1, DATA_2, DATA_3)가 스캔 데이터 출력채널을 통해 출력되는 것을 알 수 있다.
또한, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이하는 시점이 바운더리 테스트 클록(SCK)의 활성화구간에 걸쳐 있는 상태임에도 불구하고, 버퍼링된 바운더리 테스트 클록(iSCK)은 예상치 못한(unexpected) 토글링을 하지 않는 것을 알 수 있다.
구체적으로, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이하는 시점보다 바운더리 테스트 클록(SCK)이 로직'하이'(High)의 활성화 상태에서 로직'로우'(Low)의 비활성화 상태로 천이하는 시점이 더 늦은 상태가 되는 것을 알 수 있으며, 그로 인해, 스캔 테스트 진입신호(SENB)의 활성화 천이 시점에서 클록전달 제어신호(SCK_CTRL)가 로직'로우'(Low)의 비활성화 상태에서 로직'하이'(High)의 활성화 상태로 천이되는 것이 아니라 바운더리 테스트 클록(SCK)의 비활성화 천이 시점에서 클록전달 제어신호(SCK_CTRL)가 로직'로우'(Low)의 비활성화 상태에서 로직'하이'(High)의 활성화 상태로 천이되는 것을 알 수 있다.
이렇게, 바운더리 테스트 클록(SCK)의 비활성화 천이 시점에 대응하여 클록전달 제어신호(SCK_CTRL)가 활성화 천이됨으로써, 스캔 테스트 진입신호(SENB)의 활성화 천이시점 이후에 유지되는 바운더리 테스트 클록(SCK)의 활성화구간과 상관없이 버퍼링된 바운더리 테스트 클록(iSCK)은 예상치 못한(unexpected) 토글링을 하지 않게 된다.
따라서, 스캔 테스트 진입신호(SENB)가 로직'하이'(High)의 비활성화 상태에서 로직'로우'(Low)의 활성화 상태로 천이한 이후에 다시 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)에서 이전에 출력되었던 데이터(DATA_2)의 홀딩 상태가 풀리고 이어서 버퍼링된 바운더리 테스트 클록(iSCK)의 상승 에지(rising edge)마다 다음 데이터(DATA_3, DATA_4)가 출력될 수 있는 것을 알 수 있다. 즉, 아무런 문제없이 정상적인 동작이 수행되는 것을 알 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 바운더리 스캔 테스트(Boundary Scan Test)를 수행하는 반도체 장치에 있어서, 스캔 테스트 진입신호(SENB)와 바운더리 테스트 클록(SCK) 간의 위상이 정확하게 일치하지 않는 경우에도 순차적으로 출력되는 데이터가 출력되는 시점을 효과적으로 조절하는 것이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
200 : 클록 버퍼링부 210, 410 : 데이터 버퍼
220, 420 : 래치부
400 : 클록 버퍼 440 : 클록전달 제어부
450 : 클록전달 제어신호 생성부

Claims (4)

  1. 바운더리 스캔 테스트 모드(Boundary Scan Test Mode)에서 바운더리 테스트 클록을 입력받아 버퍼링하되, 상기 바운더리 스캔 테스트 모드의 탈출시점과 상기 바운터리 테스트 클록의 에지가 동기화되도록 버퍼링하는 클록 버퍼링부; 및
    바운더리 캡쳐 테스트 모드(Boundary Capture Test Mode)에서 다수의 데이터를 병렬로 입력받아 저장하고, 상기 바운더리 스캔 테스트 모드에서 바운더리 스캔 경로(Boundary Scan Path)를 형성하여 저장된 상기 다수의 데이터를 순차적으로 출력하며, 상기 클록 버퍼링부의 출력클록에 응답하여 그 동작이 제어되는 다수의 래치부
    를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 클록 버퍼링부는,
    상기 바운더리 스캔 테스트 모드의 진입/탈출에 대응하는 스캔 테스트 진입신호에 응답하여 상기 바운더리 테스트 클록을 버퍼링하기 위한 클록버퍼;
    클록전달 제어신호에 응답하여 상기 클록버퍼의 출력클록을 버퍼링된 바운더리 테스트 클록으로서 출력하는 클록전달 제어부; 및
    상기 스캔 테스트 진입신호의 활성화시점에서 상기 클록전달 제어신호를 활성화시키고, 상기 스캔 테스트 진입신호의 비활성화시점과 상기 클록버퍼의 출력클록의 비활성화시점 중 더 늦은 시점에서 상기 클록전달 제어신호를 비활성화시키는 클록전달 제어신호 생성부를 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 다수의 래치부 각각은,
    상기 스캔 테스트 진입신호의 활성화구간에서 상기 바운더리 캡쳐 테스트 모드의 진입/탈출에 대응하는 캡쳐 테스트 진입신호 및 상기 버퍼링된 바운더리 테스트 클록이 활성화되는 것에 응답하여 입력되는 데이터를 저장하고,
    상기 스캔 테스트 진입신호의 활성화구간에서 상기 캡쳐 테스트 진입신호가 비활성화 상기 버퍼링된 바운더리 테스트 클록이 활성화되는 것에 응답하여 저장된 데이터를 상기 바운더리 스캔 경로로 출력하며,
    상기 스캔 테스트 진입신호의 비활성화구간에서 상기 캡쳐 테스트 진입신호의 활성화여부와 상관없이 저장된 데이터를 홀딩하는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 바운더리 스캔 경로를 통해서 전달되는 데이터를 스캔 데이터 출력채널을 통해서 외부로 출력하는 것을 특징으로 하는 반도체 장치.
KR1020110039668A 2011-04-27 2011-04-27 반도체 장치 KR20120121708A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110039668A KR20120121708A (ko) 2011-04-27 2011-04-27 반도체 장치
US13/333,959 US8631291B2 (en) 2011-04-27 2011-12-21 Semiconductor device and test method with boundary scan

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039668A KR20120121708A (ko) 2011-04-27 2011-04-27 반도체 장치

Publications (1)

Publication Number Publication Date
KR20120121708A true KR20120121708A (ko) 2012-11-06

Family

ID=47068929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039668A KR20120121708A (ko) 2011-04-27 2011-04-27 반도체 장치

Country Status (2)

Country Link
US (1) US8631291B2 (ko)
KR (1) KR20120121708A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970274B2 (en) * 2012-06-08 2015-03-03 Mediatek Singapore Pte. Ltd. Pulse latches

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002062B1 (ko) 1994-10-28 1997-02-21 대우통신 주식회사 바운더리 스캔 구조의 테스트 데이타 출력 장치
JP4627118B2 (ja) * 2001-04-26 2011-02-09 ルネサスエレクトロニクス株式会社 スキャンテスト用回路
KR100429629B1 (ko) 2001-09-03 2004-05-03 엘지전자 주식회사 바운더리 스캔 테스트 칩 딜레이 측정시스템 및 그 측정방법
KR100429633B1 (ko) 2001-09-28 2004-05-03 엘지전자 주식회사 바운더리 스캔 테스트 시스템 및 그 딜레이 보정방법
US7334172B2 (en) * 2004-10-20 2008-02-19 Lsi Logic Corporation Transition fault detection register with extended shift mode
JP4366353B2 (ja) * 2005-10-25 2009-11-18 パナソニック株式会社 半導体集積回路及びその設計方法
US7640461B2 (en) * 2007-11-14 2009-12-29 Lsi Logic Corporation On-chip circuit for transition delay fault test pattern generation with launch off shift
JP2009222644A (ja) * 2008-03-18 2009-10-01 Toshiba Corp 半導体集積回路、及び設計自動化システム
JP5256840B2 (ja) * 2008-04-30 2013-08-07 富士通セミコンダクター株式会社 論理回路
KR20100050933A (ko) 2008-11-06 2010-05-14 주식회사 하이닉스반도체 반도체 메모리장치의 바운더리 스캔 회로
JP5275136B2 (ja) * 2009-05-28 2013-08-28 ルネサスエレクトロニクス株式会社 半導体集積回路
US8028209B2 (en) * 2009-06-26 2011-09-27 Intel Corporation Scalable scan system for system-on-chip design
US8412994B2 (en) * 2010-09-17 2013-04-02 Lsi Corporation Design-for-test technique to reduce test volume including a clock gate controller

Also Published As

Publication number Publication date
US20120278673A1 (en) 2012-11-01
US8631291B2 (en) 2014-01-14

Similar Documents

Publication Publication Date Title
KR20070001726A (ko) 반도체 장치의 내부전압 발생회로
KR20110024200A (ko) 반도체 장치
KR101735091B1 (ko) 컬럼소스신호 생성회로
US20080123460A1 (en) Deep power down mode control circuit
KR100605606B1 (ko) 반도체 메모리 장치의 동기식 셀프 리프레쉬 제어 방법 및제어 회로
KR100883140B1 (ko) 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
US9709629B2 (en) Method and control device for launch-off-shift at-speed scan testing
KR20120095700A (ko) 반도체 메모리 장치
KR20120121708A (ko) 반도체 장치
US10288685B2 (en) Multi-bank digital stimulus response in a single field programmable gate array
JP2012033250A (ja) 半導体装置およびその動作方法
KR20150014611A (ko) 데이터 출력회로
KR20160017569A (ko) 반도체 장치
KR101912905B1 (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
KR20100136860A (ko) 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템
US7705651B2 (en) Delay circuit of semiconductor memory apparatus
KR20160139496A (ko) 반도체장치 및 반도체시스템
KR100772689B1 (ko) 스몰클럭버퍼를 포함하는 메모리장치.
US7894278B2 (en) Semiconductor memory device and method for operating the same
KR20070056505A (ko) 반도체 메모리 장치의 데이터 출력 회로
US20100103748A1 (en) Clock path control circuit and semiconductor memory device using the same
KR100834397B1 (ko) 내부클럭을 테스트할 수 있는 반도체 메모리 장치
JP2001183426A (ja) 半導体集積回路
KR100739947B1 (ko) 반도체 메모리 소자의 카운터 회로
KR101215647B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee