KR20160139496A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20160139496A
KR20160139496A KR1020150074309A KR20150074309A KR20160139496A KR 20160139496 A KR20160139496 A KR 20160139496A KR 1020150074309 A KR1020150074309 A KR 1020150074309A KR 20150074309 A KR20150074309 A KR 20150074309A KR 20160139496 A KR20160139496 A KR 20160139496A
Authority
KR
South Korea
Prior art keywords
data
control codes
clock
internal
test mode
Prior art date
Application number
KR1020150074309A
Other languages
English (en)
Inventor
최근호
주용석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150074309A priority Critical patent/KR20160139496A/ko
Priority to US14/878,905 priority patent/US9761328B2/en
Publication of KR20160139496A publication Critical patent/KR20160139496A/ko
Priority to US15/668,300 priority patent/US20170330634A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체시스템은 커맨드어드레스를 출력하는 컨트롤러 및 상기 커맨드어드레스의 조합에 따라 테스트모드에 진입하여 상기 커맨드어드레스에 의해 다수의 제어코드를 생성하고, 상기 다수의 제어코드를 직렬화하여 생성되는 제1 출력데이터를 하나의 패드를 통해 출력하는 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 반도체장치 및 반도체시스템에 관한 것이다.
최근 반도체장치는 커맨드 및 어드레스를 다수의 핀들을 통해 커맨드 및 어드레스를 동시에 입력받는다. 이때, 다수의 핀들을 통해 입력받는 신호는 커맨드 및 어드레스에 관한 정보를 모두 포함하고, 커맨드디코더 및 어드레서디코더는 다수의 핀들을 통해 입력되는 신호를 디코딩하여 커맨드 및 어드레스를 추출한다.
또한, 최근 반도체장치의 고속동작을 위해 다중 위상을 갖는 다수의 내부클럭들을 생성하고, 내부클럭들을 이용하여 데이터를 입출력시키고 있다. 예들 들어, 각각 90°만큼 위상차를 갖는 4개의 내부클럭들을 생성하여 데이터 입출력에 사용함으로써, 스트로빙신호에 따라 데이터 입출력하는 경우보다 고속동작을 구현하는 방법이 있다.
한편, 일반적으로 반도체장치를 테스트하는 시간을 줄임으로써 테스트비용을 줄이여는 시도가 이루어지고 있는데, 특히 채널이 한정된 테스트장비에서 한번에 보다 많은 수의 반도체장치를 테스트하기 위해서는 반도체장치의 입출력 채널의 수의 조정이 필요하다.
본 발명은 테스트모드에서 반도체장치의 내부정보를 포함하고 병렬로 생성되는 다수의 제어코드를 직렬화하여 하나의 패드를 통해 출력하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 커맨드어드레스를 출력하는 컨트롤러 및 상기 커맨드어드레스의 조합에 따라 테스트모드에 진입하여 상기 커맨드어드레스에 의해 다수의 제어코드를 생성하고, 상기 다수의 제어코드를 직렬화하여 생성되는 제1 출력데이터를 하나의 패드를 통해 출력하는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 커맨드어드레스의 조합이 제1 조합인 경우 인에이블되는 테스트모드신호를 생성하고, 다수의 제어코드를 저장하며, 저장된 상기 다수의 제어코드를 다수의 내부제어코드로 출력하는 경로제어부, 상기 테스트모드신호가 인에이블되는 경우 상기 다수의 내부제어코드를 다수의 상위병렬제어코드로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 내부제어코드를 다수의 하위병렬제어코드로 전달하는 제1 선택전달부, 테스트모드에서 상기 다수의 상위병렬제어코드를 직렬화하여 직렬제어코드를 생성하고, 상기 테스트모드에서 벗어나는 경우 다수의 글로벌데이터를 다수의 내부데이터로 전달하는 경로변환부, 상기 테스트모드신호가 인에이블되는 경우 상기 직렬제어코드를 제1 내부데이터로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 하위병렬제어코드를 상기 다수의 내부데이터로 전달하는 제2 선택전달부 및 상기 다수의 내부데이터를 다수의 출력데이터로 출력하는 다수의 패드를 포함하는 패드부를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 테스트모드신호가 인에이블되는 경우 다수의 내부제어코드를 다수의 상위병렬제어코드로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 내부제어코드를 다수의 하위병렬제어코드로 전달하는 제1 선택전달부, 테스트모드에서 상기 다수의 상위병렬제어코드를 직렬화하여 직렬제어코드를 생성하고, 상기 테스트모드에서 벗어나는 경우 다수의 글로벌데이터를 다수의 내부데이터로 전달하는 경로변환부, 상기 테스트모드신호가 인에이블되는 경우 상기 직렬제어코드를 제1 내부데이터로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 하위병렬제어코드를 상기 다수의 내부데이터로 전달하는 제2 선택전달부 및 상기 다수의 내부데이터를 다수의 출력데이터로 출력하는 다수의 패드를 포함하는 패드부를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 테스트모드에서 반도체장치의 내부정보를 포함하고 병렬로 생성되는 다수의 제어코드를 직렬화하여 하나의 패드를 통해 출력함으로써 컨트롤러가 반도체장치의 내부정보를 감지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 반도체장치의 내부정보를 포함하고 병렬로 생성되는 다수의 제어코드를 직렬화하여 하나의 패드를 통해 출력함으로써 테스트장비가 하나의 패드를 통해 반도체장치의 내부정보를 수신할 수 있어 테스트시간을 감소할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 경로변환부의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 경로변환부에 포함된 신호전달부의 구성을 도시한 회로도이다.
도 4는 도 2에 도시된 경로변환부에 포함된 직렬화부의 구성을 도시한 블럭도이다.
도 5 는 도 4에 도시된 직렬화부에 포함된 클럭분주부의 동작을 설명하기 위한 타이밍도이다.
도 6 은 도 4에 도시된 직렬화부에 포함된 직렬제어코드생성부의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체시스템은 컨트롤러(10) 및 반도체장치(20)를 포함할 수 있다. 반도체장치(20)는 경로제어부(21), 제1 선택전달부(22), 경로변환부(23), 제2 선택전달부(24), 패드부(25) 및 메모리영역(26)을 포함할 수 있다.
컨트롤러(10)는 제1 내지 제8 커맨드어드레스(CA<1:8>)를 출력하고, 제1 내지 제8 출력데이터(DQ<1:8>)를 입력받아 반도체장치(20)의 내부정보를 수신할 수 있다. 여기서, 컨트롤러(1O)는 실시예에 따라 반도체장치(20)의 동작을 제어하기 위한 구성으로 구현되거나, 반도체장치(20)를 테스트할 수 있는 테스트장비로 구현될 수 있다.
경로제어부(21)는 커맨드디코더(211), 테스트모드신호생성부(212) 및 레지스터부(213)를 포함할 수 있다.
커맨드디코더(211)는 제1 내지 제8 커맨드어드레스(CA<1:8>)의 조합이 제1 조합인 경우 인에이블되는 제1 커맨드(MRW) 및 제1 내지 제8 커맨드어드레스(CA<1:8>)로부터 제1 내지 제8 제어코드(OP<1:8>)를 생성할 수 있다. 그리고, 커맨드디코더(211)는 제1 내지 제8 커맨드어드레스(CA<1:8>)의 조합이 제2 조합인 경우 인에이블되는 제2 커맨드(MRR)를 생성할 수 있다. 여기서, 제1 내지 제8 커맨드어드레스(CA<1:8>)의 조합이 제1 조합인 경우는 테스트모드에 진입하기 위한 경우로 설정될 수 있다. 또한, 제1 내지 제8 제어코드(OP<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
테스트모드신호생성부(212)는 제1 커맨드(MRW)에 응답하여 인에이블되는 테스트모드신호(TM)를 생성할 수 있다.
레지스터부(213)는 제1 내지 제8 제어코드(OP<1:8>)를 저장하고, 저장된 제1 내지 제8 제어코드(OP<1:8>)를 제1 내지 제8 내부제어코드(IOP<1:8>)로 출력할 수 있다. 여기서, 제1 내지 제8 내부제어코드(IOP<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
즉, 경로제어부(21)는 제1 내지 제8 커맨드어드레스(CA<1:8>)의 조합이 제1 조합인 경우 테스트모드신호(TM)를 생성하고, 제1 내지 제8 커맨드어드레스(CA<1:8>)로부터 생성되는 제1 내지 제8 제어코드(OP<1:8>)를 저장하며, 제1 내지 제8 제어코드(OP<1:8>)를 제1 내지 제8 내부제어코드(IOP<1:8>)로 전달할 수 있다.
제1 선택전달부(22)는 테스트모드신호(TM)에 응답하여 제1 내지 제8 내부제어코드(IOP<1:8>)를 제1 내지 제8 상위병렬제어코드(POP1<1:8>)로 전달하거나, 제1 내지 제8 내부제어코드(IOP<1:8>)를 제1 내지 제8 하위병렬제어코드(POP2<1:8>)로 전달할 수 있다. 여기서, 제1 내지 제8 상위병렬제어코드(POP1<1:8>)는 8 비트를 가지는 병렬신호로 설정되고, 제1 내지 제8 하위병렬제어코드(POP2<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
경로변환부(23)는 테스트모드에서 제2 커맨드(MRR)에 응답하여 제1 내지 제8 상위병렬제어코드(POP1<1:8>)를 직렬화하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 생성할 수 있다. 그리고, 경로변환부(23)는 테스트모드에서 벗어나는 경우 제1 내지 제8 글로벌데이터(GIO<1:8)를 제1 내지 제8 내부데이터(IDQ<1:8>)로 전달할 수 있다. 여기서, 제1 내지 제8 직렬제어코드(SOP<1:8>)는 순차적으로 생성되는 하나의 직렬신호로 설정될 수 있다. 또한, 제1 내지 제8 글로벌데이터(GIO<1:8)는 8 비트를 가지는 병렬신호로 설정되고, 제1 내지 제8 내부데이터(IDQ<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
제2 선택전달부(24)는 테스트모드신호(TM)에 응답하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 제1 내지 제8 내부데이터(IDQ<1:8>) 중 어느 하나로 출력하거나, 하위병렬제어코드(POP2<1:8>)를 제1 내지 제8 내부데이터(IDQ<1:8>)로 전달할 수 있다.
패드부(25)는 다수의 패드를 포함하고, 제1 내지 제8 내부데이터(IDQ<1:8>)를 입력받아 제1 내지 제8 출력데이터(DQ<1:8>)로 출력할 수 있다. 여기서, 제1 내지 제8 출력데이터(DQ<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
메모리영역(26)은 다수의 메모리셀을 포함하고, 노멀동작 시 제1 내지 제8 글로벌데이터(GIO<1:8>)를 입출력할 수 있다.
도 2를 참고하면, 경로변환부(23)는 제3 선택전달부(231), 신호전달부(232), 직렬화부(233) 및 병렬화부(234)를 포함할 수 있다.
제3 선택전달부(231)는 제2 커맨드(MRR)에 응답하여 제1 내지 제8 상위병렬제어코드(POP1<1:8>)를 제1 내지 제8 상위전달데이터(TD1<1:8>)로 전달하거나, 제1 내지 제8 상위전달데이터(TD1<1:8>)를 제1 내지 제8 중위전달데이터(TD2<1:8>)로 전달할 수 있다. 여기서, 제1 내지 제8 상위전달데이터(TD1<1:8>)는 8 비트를 가지는 병렬신호로 설정되고, 제1 내지 제8 중위전달데이터(TD2<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
신호전달부(232)는 노멀동작 시 인에이블되는 제어신호(CON)에 응답하여 제1 내지 제8 상위전달데이터(TD1<1:8>)를 제1 내지 제8 하위전달데이터(TD3<1:8>)로 전달하거나, 제1 내지 제8 글로벌데이터(GIO<1:8>)를 제1 내지 제8 상위전달데이터(TD1<1:8>)로 전달할 수 있다. 여기서, 제1 내지 제8 하위전달데이터(TD3<1:8>)는 8 비트를 가지는 병렬신호로 설정될 수 있다.
직렬화부(233)는 클럭(CLK)에 동기 되어 제1 내지 제8 하위전달데이터(TD3<1:8>)를 직렬화하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 생성할 수 있다.
도 3을 참고하면, 신호전달부(232)는 제1 전달부(2321) 및 제2 전달부(2322)를 포함할 수 있다.
제1 전달부(2321)는 노멀동작 시 로직로우레벨로 인에이블되는 제어신호(CON)에 응답하여 턴온되는 전달게이트(T21)로 구현되고, 제1 내지 제8 글로벌데이터(GIO<1:8>)를 제1 내지 제8 상위전달데이터(TD1<1:8>)로 전달할 수 있다. 여기서, 제1 전달부(2321)는 실시예에 따라 제1 내지 제8 글로벌데이터(GIO<1:8>)가 실리는 입출력라인과 제1 내지 제8 상위전달데이터(TD1<1:8>)가 실리는 입출력라인을 연결하는 구성으로 구현될 수 있다.
제2 전달부(2322)는 테스트모드 시 로직하이레벨로 디스에이블되는 제어신호(CON)에 응답하여 턴온되는 전달게이트(T22)로 구현되고, 제1 내지 제8 상위전달데이터(TD1<1:8>)를 제1 내지 제8 하위전달데이터(TD3<1:8>)로 전달할 수 있다. 여기서, 제2 전달부(2322)는 실시예에 따라 제1 내지 제8 상위전달데이터(TD1<1:8>)가 실리는 입출력라인과 제1 내지 제8 하위전달데이터(TD3<1:8>)가 실리는 입출력라인을 연결하는 구성으로 구현될 수 있다.
도 4를 참고하면, 직렬화부(233)는 클럭분주부(235) 및 직렬제어코드생성부(236)를 포함할 수 있다.
클럭분주부(235)는 제1 주파수분주부(2351), 제2 주파수분주부(2352) 및 펄스신호생성부(2353)를 포함할 수 있다.
제1 주파수분주부(2351)는 클럭(CLK)의 라이징엣지에 동기 되어 클럭(CLK)보다 주파수가 2배로 증가하는 라이징클럭(CLKR) 및 반전클럭(CLKB)의 라이징엣지에 동기 되어 반전클럭(CLKB)보다 주파수가 2배로 증가하는 폴링클럭(CLKF)을 생성할 수 있다. 그리고, 제1 주파수분주부(2351)는 라이징클럭(CLKR)이 반전된 반전라이징클럭(CLKRB) 및 폴링클럭(CLKF)이 반전된 반전폴링클럭(CLKFB)을 생성할 수 있다. 여기서, 반전클럭(CLKB)은 클럭(CLK)이 반전되는 신호이다.
제2 주파수분주부(2352)는 라이징클럭(CLKR)의 라이징엣지에 동기 되어 라이징클럭(CLKR)보다 주파수가 2배로 증가하는 제1 분주클럭(CLK4R) 및 반전라이징클럭(CLKRB)의 라이징엣지에 동기 되어 반전라이징클럭(CLKRB)보다 보다 주파수가 2배로 증가하는 제2 분주클럭(CLK4F)를 생성할 수 있다. 그리고, 제2 주파수분주부(2352)는 제1 분주클럭(CLK4R)이 반전된 제3 분주클럭(CLK4RB) 및 제2 분주클럭(CLK4F)이 반전된 제4 분주클럭(CLK4FB)를 생성할 수 있다.
펄스신호생성부(2353)는 제1 분주클럭(CLK4R)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제1 펄스신호(PUL1) 및 제2 분주클럭(CLK4F)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제2 펄스신호(PUL2)를 생성할 수 있다. 그리고, 펄스신호생성부(2353)는 제3 분주클럭(CLK4RB)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제3 펄스신호(PUL3) 및 제4 분주클럭(CLK4FB)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제4 펄스신호(PUL4)를 생성할 수 있다.
즉, 클럭분주부(235)는 클럭(CLK)과 반전클럭(CLKB)의 주파수를 분주하여 순차적으로 발생하는 펄스를 포함하는 제1 내지 제4 펄스신호(PUL1,PUL2,PUL3,PUL4)를 생성할 수 있다.
도 5를 참고하여 본 발명의 일실시에 따른 클럭분주부(235)의 동작을 설명하되 클럭(CLK)과 반전클럭(CLKB)의 주파수를 분주하여 순차적으로 발생하는 펄스를 포함하는 제1 내지 제4 펄스신호(PUL1,PUL2,PUL3,PUL4)를 생성하는 동작을 설명하면 다음과 같다.
T1 시점에 제1 주파수분주부(2351)는 클럭(CLK)의 라이징엣지에 동기 되어 클럭(CLK)보다 주파수가 2배로 증가하는 라이징클럭(CLKR)을 생성한다.
제2 주파수분주부(2352)는 라이징클럭(CLKR)의 라이징엣지에 동기 되어 라이징클럭(CLKR)보다 주파수가 2배로 증가하는 제1 분주클럭(CLK4R)을 생성한다.
펄스신호생성부(2353)는 제1 분주클럭(CLK4R)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제1 펄스신호(PUL1)를 생성한다.
T2 시점에 제1 주파수분주부(2351)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 반전클럭(CLKB)보다 주파수가 2배로 증가하는 폴링클럭(CLKF)을 생성한다.
T3 시점에 제1 주파수분주부(2351)는 라이징클럭(CLKR)이 반전된 반전라이징클럭(CLKRB)을 생성한다.
제2 주파수분주부(2352)는 반전라이징클럭(CLKRB)의 라이징엣지에 동기 되어 반전라이징클럭(CLKRB)보다 주파수가 2배로 증가하는 제2 분주클럭(CLK4F)을 생성한다.
펄스신호생성부(2353)는 제2 분주클럭(CLK4F)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제2 펄스신호(PUL2)를 생성한다.
T4 시점에 제1 주파수분주부(2351)는 폴링클럭(CLKF)이 반전된 반전폴링클럭(CLKFB)을 생성한다.
T5 시점에 제1 주파수분주부(2351)는 클럭(CLK)의 라이징엣지에 동기 되어 클럭(CLK)보다 주파수가 2배로 증가하는 라이징클럭(CLKR)을 생성한다.
제2 주파수분주부(2352)는 제1 분주클럭(CLK4R)이 반전된 제3 분주클럭(CLK4RB)을 생성한다.
펄스신호생성부(2353)는 제3 분주클럭(CLK4RB)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제3 펄스신호(PUL3)를 생성한다.
T6 시점에 제1 주파수분주부(2351)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 반전클럭(CLKB)보다 주파수가 2배로 증가하는 폴링클럭(CLKF)을 생성한다.
T7 시점에 제1 주파수분주부(2351)는 라이징클럭(CLKR)이 반전된 반전라이징클럭(CLKRB)을 생성한다.
제2 주파수분주부(2352)는 제2 분주클럭(CLK4F)이 반전된 제4 분주클럭(CLK4FB)을 생성한다.
펄스신호생성부(2353)는 제4 분주클럭(CLK4FB)의 라이징엣지에 동기 되어 소정구간 발생하는 펄스를 포함하는 제4 펄스신호(PUL4)를 생성한다.
T8 시점에 제1 주파수분주부(2351)는 폴링클럭(CLKF)이 반전된 반전폴링클럭(CLKFB)을 생성한다.
이와 같이 클럭분주부(235)는 클럭(CLK)과 반전클럭(CLKB)의 주파수를 분주하여 순차적으로 발생하는 펄스를 포함하는 제1 내지 제4 펄스신호(PUL1,PUL2,PUL3,PUL4)를 생성할 수 있다.
직렬제어코드생성부(236)는 제1 정렬부(2361), 제1 구동부(2362), 제2 정렬부(2363) 및 제2 구동부(2364)를 포함할 수 있다.
제1 정렬부(2361)는 제1 펄스신호(PUL1)의 펄스에 동기 되어 제1 하위전달데이터(TD3<1>)를 래치하여 제1 이븐데이터(EVD<1>)를 생성하고, 제2 펄스신호(PUL2)의 펄스에 동기 되어 제3 하위전달데이터(TD3<3>)를 래치하여 제2 이븐데이터(EVD<2>)를 생성할 수 있다. 그리고, 제1 정렬부(2361)는 제3 펄스신호(PUL3)의펄스에 동기 되어 제5 하위전달데이터(TD3<5>)를 래치하여 제3 이븐데이터(EVD<3>)를 생성하고, 제4 펄스신호(PUL4)의 펄스에 동기 되어 제7 하위전달데이터(TD3<7>)를 래치하여 제4 이븐데이터(EVD<4>)를 생성할 수 있다.
제1 구동부(2362)는 클럭(CLK)의 라이징엣지에 동기 되어 제1 이븐데이터(EVD<1>)를 버퍼링하여 제1 직렬제어코드(SOP<1>)를 생성하고, 클럭(CLK)의 라이징엣지에 동기 되어 제2 이븐데이터(EVD<2>)를 버퍼링하여 제3 직렬제어코드(SOP<3>)를 생성할 수 있다. 그리고, 제1 구동부(2362)는 클럭(CLK)의 라이징엣지에 동기 되어 제3 이븐데이터(EVD<3>)를 버퍼링하여 제5 직렬제어코드(SOP<5>)를 생성하고, 클럭(CLK)의 라이징엣지에 동기 되어 제4 이븐데이터(EVD<4>)를 버퍼링하여 제7 직렬제어코드(SOP<7>)를 생성할 수 있다.
제2 정렬부(2363)는 제1 펄스신호(PUL1)의 펄스에 동기 되어 제2 하위전달데이터(TD3<2>)를 래치하여 제1 오드데이터(ODD<1>)를 생성하고, 제2 펄스신호(PUL2)의 펄스에 동기 되어 제4 하위전달데이터(TD3<4>)를 래치하여 제2 오드데이터(ODD<2>)를 생성할 수 있다. 그리고, 제2 정렬부(2363)는 제3 펄스신호(PUL3)의펄스에 동기 되어 제6 하위전달데이터(TD3<6>)를 래치하여 제3 오드데이터(ODD<3>)를 생성하고, 제4 펄스신호(PUL4)의 펄스에 동기 되어 제8 하위전달데이터(TD3<8>)를 래치하여 제4 오드데이터(ODD<4>)를 생성할 수 있다.
제2 구동부(2364)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 제1 오드데이터(ODD<1>)를 버퍼링하여 제2 직렬제어코드(SOP<2>)를 생성하고, 반전클럭(CLKB)의 라이징엣지에 동기 되어 제2 오드데이터(ODD<2>)를 버퍼링하여 제4 직렬제어코드(SOP<4>)를 생성할 수 있다. 그리고, 제2 구동부(2364)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 제3 오드데이터(ODD<3>)를 버퍼링하여 제6 직렬제어코드(SOP<6>)를 생성하고, 반전클럭(CLKB)의 라이징엣지에 동기 되어 제4 오드데이터(ODD<4>)를 버퍼링하여 제8 직렬제어코드(SOP<8>)를 생성할 수 있다.
즉, 직렬제어코드생성부(236)는 제1 내지 제4 펄스신호(PUL1,PUL2,PUL3,PUL4)에 동기 되어 제1 내지 제8 하위전달데이터(TD3<1:8>)를 직렬화하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 생성할 수 있다.
도 6을 참고하여 본 발명의 일실시에 따른 직렬제어코드생성부(236)의 동작을 설명하되 제1 내지 제4 펄스신호(PUL1,PUL2,PUL3,PUL4)에 동기 되어 제1 내지 제8 하위전달데이터(TD3<1:8>)를 직렬화하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 생성하는 동작을 설명하면 다음과 같다.
T11 시점에 제1 정렬부(2361)는 제1 펄스신호(PUL1)에 동기 되어 제1 하위전달데이터(TD3<1>)를 래치하여 제1 이븐데이터(EVD<1>)를 생성한다.
제1 구동부(2362)는 클럭(CLK)의 라이징엣지에 동기 되어 제1 이븐데이터(EVD<1>)를 버퍼링하여 제1 직렬제어코드(SOP<1>)를 생성한다.
제2 정렬부(2363)은 제1 펄스신호(PUL1)에 동기 되어 제2 하위전달데이터(TD3<2>)를 래치하여 제1 오드데이터(ODD<1>)를 생성한다. 여기서, T11시점은 도 5의 T1 시점과 동일한 시점이다.
T12 시점에 제2 구동부(2364)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 제1 오드데이터(ODD<1>)를 버퍼링하여 제2 직렬제어코드(SOP<2>)를 생성한다. 여기서, T12 시점은 도 5의 T2 시점과 동일한 시점이다.
T13 시점에 제1 정렬부(2361)는 제2 펄스신호(PUL2)에 동기 되어 제3 하위전달데이터(TD3<3>)를 래치하여 제2 이븐데이터(EVD<2>)를 생성한다.
제1 구동부(2362)는 클럭(CLK)의 라이징엣지에 동기 되어 제2 이븐데이터(EVD<2>)를 버퍼링하여 제3 직렬제어코드(SOP<3>)를 생성한다.
제2 정렬부(2363)은 제2 펄스신호(PUL2)에 동기 되어 제4 하위전달데이터(TD3<4>)를 래치하여 제2 오드데이터(ODD<2>)를 생성한다. 여기서, T13 시점은 도 5의 T3 시점과 동일한 시점이다.
T14 시점에 제2 구동부(2364)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 제2 오드데이터(ODD<2>)를 버퍼링하여 제4 직렬제어코드(SOP<4>)를 생성한다. 여기서, T14 시점은 도 5의 T4 시점과 동일한 시점이다.
T15 시점에 제1 정렬부(2361)는 제3 펄스신호(PUL3)에 동기 되어 제5 하위전달데이터(TD3<5>)를 래치하여 제3 이븐데이터(EVD<3>)를 생성한다.
제1 구동부(2362)는 클럭(CLK)의 라이징엣지에 동기 되어 제3 이븐데이터(EVD<3>)를 버퍼링하여 제5 직렬제어코드(SOP<5>)를 생성한다.
제2 정렬부(2363)은 제3 펄스신호(PUL3)에 동기 되어 제6 하위전달데이터(TD3<6>)를 래치하여 제3 오드데이터(ODD<3>)를 생성한다. 여기서, T15 시점은 도 5의 T5 시점과 동일한 시점이다.
T16 시점에 제2 구동부(2364)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 제3 오드데이터(ODD<3>)를 버퍼링하여 제6 직렬제어코드(SOP<6>)를 생성한다. 여기서, T16 시점은 도 5의 T6 시점과 동일한 시점이다.
T17 시점에 제1 정렬부(2361)는 제4 펄스신호(PUL4)에 동기 되어 제7 하위전달데이터(TD3<7>)를 래치하여 제4 이븐데이터(EVD<4>)를 생성한다.
제1 구동부(2362)는 클럭(CLK)의 라이징엣지에 동기 되어 제4 이븐데이터(EVD<4>)를 버퍼링하여 제7 직렬제어코드(SOP<7>)를 생성한다.
제2 정렬부(2363)은 제4 펄스신호(PUL4)에 동기 되어 제8 하위전달데이터(TD3<8>)를 래치하여 제4 오드데이터(ODD<4>)를 생성한다. 여기서, T17 시점은 도 5의 T7 시점과 동일한 시점이다.
T18 시점에 제2 구동부(2364)는 반전클럭(CLKB)의 라이징엣지에 동기 되어 제4 오드데이터(ODD<4>)를 버퍼링하여 제8 직렬제어코드(SOP<8>)를 생성한다. 여기서, T18 시점은 도 5의 T8 시점과 동일한 시점이다.
이와 같이 구성된 직렬제어코드생성부(236)는 제1 내지 제4 펄스신호(PUL1,PUL2,PUL3,PUL4)에 동기 되어 제1 내지 제8 하위전달데이터(TD3<1:8>)를 직렬화하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 생성할 수 있다.
도 1 내지 도 6을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하되, 테스트모드에 진입하여 커맨드어드레스(CA<1:8>)로부터 제1 내지 제8 제어코드(OP<1:8>)를 생성하고, 제1 내지 제8 제어코드(OP<1:8>)를 직렬화하여 제1 출력데이터(DQ<1>)로 출력하는 동작을 예를 들어 설명하면 다음과 같다.
컨트롤러(10)는 테스트모드에 진입하기 위해 제1 조합의 제1 내지 제8 커맨드어드레스(CA<1:8>)를 출력한다.
경로제어부(21)의 커맨드디코더(211)는 제1 조합의 제1 내지 제8 커맨드어드레스(CA<1:8>)를 입력받아 제1 커맨드(MRW)를 생성한다. 커맨드디코더(211)는 제1 내지 제8 커맨드어드레스(CA<1:8>)로부터 제1 내지 제8 제어코드(OP<1:8>)를 생성한다. 여기서, 커맨드디코더(211)는 제1 조합의 제1 내지 제8 커맨드어드레스(CA<1:8>)가 입력된 이후에 입력되는 제1 내지 제8 커맨드어드레스(CA<1:8>)로부터 제1 내지 제8 제어코드(OP<1:8>)를 생성하도록 설정될 수 있다.
테스트모드신호생성부(212)는 제1 커맨드(MRW)를 입력받아 인에이블되는 테스트모드신호(TM)를 생성한다.
레지스터부(213)는 제1 내지 제8 제어코드(OP<1:8>)를 저장하고, 저장된 제1 내지 제8 제어코드(OP<1:8>)를 제1 내지 제8 내부제어코드(IOP<1:8>)로 출력한다.
제1 선택전달부(22)는 테스트모드신호(TM)를 입력받아 제1 내지 제8 내부제어코드(IOP<1:8>)를 제1 내지 제8 상위병렬제어코드(POP1<1:8>)로 전달한다.
이때, 컨트롤러(10)는 제2 조합의 제1 내지 제8 커맨드어드레스(CA<1:8>)를 출력한다.
경로제어부(21)의 커맨드디코더(211)는 제2 조합의 제1 내지 제8 커맨드어드레스(CA<1:8>)를 입력받아 제2 커맨드(MRR)를 생성한다.
경로변환부(23)의 제3 선택전달부(231)는 제2 커맨드(MRR)를 입력받아 제1 내지 제8 상위병렬제어코드(POP1<1:8>)를 제1 내지 제8 상위전달데이터(TD1<1:8>)로 전달한다.
신호전달부(232)는 테스트모드에서 로직하이레벨로 디스에이블되는 제어신호(CON)를 입력받아 제1 내지 제8 상위전달데이터(TD1<1:8>)를 제1 내지 제8 하위전달데이터(TD3<1:8>)로 전달한다.
직렬화부(233)는 제1 내지 제8 하위전달데이터(TD3<1:8>)를 직렬화하여 제1 내지 제8 직렬제어코드(SOP<1:8>)를 생성한다.
제2 선택전달부(24)는 테스트모드신호(TM)를 입력받아 제1 내지 제8 직렬제어코드(SOP<1:8>)를 제1 내지 제8 내부데이터(IDQ<1:8>) 중 제1 내부데이터(IDQ<1>)로 출력한다.
패드부(25)는 제1 내부데이터(IDQ<1>)를 입력받아 제1 출력데이터(DQ<1>)로 출력한다.
컨트롤러(10)는 제1 출력데이터(DQ<1>)를 입력받아 반도체장치(20)의 내부정보를 수신한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체시스템은 반도체장치의 내부정보를 포함하고 병렬로 생성되는 다수의 제어코드를 직렬화하여 하나의 패드를 통해 출력함으로써 컨트롤러가 반도체장치의 내부정보를 감지할 수 있고 테스트장비가 하나의 패드를 통해 반도체장치의 내부정보를 수신할 수 있어 테스트시간을 감소할 수 있다.
10. 컨트롤러 20. 반도체장치
21. 경로제어부 22. 제1 선택전달부
23. 경로변환부 24. 제2 선택전달부
25. 패드부 26. 메모리영역
211. 커맨드디코더 212. 테스트모드신호생성부
213. 레지스터부 231. 제3 선택전달부
232. 신호전달부 233. 직렬화부
234. 병렬화부 235. 클럭분주부
236. 직렬제어코드생성부 2321. 제1 전달부
2322. 제2 전달부 2351. 제1 주파수분주부
2352. 제2 주파수분주부 2353. 펄스신호생성부
2361. 제1 정렬부 2362. 제1 구동부
2363. 제2 정렬부 2364. 제2 구동부

Claims (25)

  1. 커맨드어드레스를 출력하는 컨트롤러; 및
    상기 커맨드어드레스의 조합에 따라 테스트모드에 진입하여 상기 커맨드어드레스에 의해 다수의 제어코드를 생성하고, 상기 다수의 제어코드를 직렬화하여 생성되는 제1 출력데이터를 하나의 패드를 통해 출력하는 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제1 출력데이터는 상기 테스트모드에서 상기 다수의 제어코드가 순차적으로 직렬화되어 생성되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 반도체 장치는
    상기 테스트모드가 아닌 경우 상기 다수의 제어코드로부터 생성되는 다수의 출력데이터를 다수의 패드를 통해 출력하는 반도체시스템.
  4. 제 1 항에 있어서, 상기 반도체장치는
    상기 커맨드어드레스가 제1 조합인 경우 상기 커맨드어드레스로부터 상기 다수의 제어코드를 생성하고, 상기 커맨드어드레스가 제2 조합인 경우 상기 다수의 제어코드를 직렬화하여 상기 제1 출력데이터로 출력하는 반도체시스템.
  5. 커맨드어드레스의 조합이 제1 조합인 경우 인에이블되는 테스트모드신호를 생성하고, 다수의 제어코드를 저장하며, 저장된 상기 다수의 제어코드를 다수의 내부제어코드로 출력하는 경로제어부;
    상기 테스트모드신호가 인에이블되는 경우 상기 다수의 내부제어코드를 다수의 상위병렬제어코드로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 내부제어코드를 다수의 하위병렬제어코드로 전달하는 제1 선택전달부;
    테스트모드에서 상기 다수의 상위병렬제어코드를 직렬화하여 직렬제어코드를 생성하고, 상기 테스트모드에서 벗어나는 경우 다수의 글로벌데이터를 다수의 내부데이터로 전달하는 경로변환부;
    상기 테스트모드신호가 인에이블되는 경우 상기 직렬제어코드를 제1 내부데이터로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 하위병렬제어코드를 상기 다수의 내부데이터로 전달하는 제2 선택전달부; 및
    상기 다수의 내부데이터를 다수의 출력데이터로 출력하는 다수의 패드를 포함하는 패드부를 포함하는 반도체장치.
  6. 제 5 항에 있어서, 상기 제1 내부데이터는 상기 다수의 내부데이터 중 적어도 어느 하나인 반도체장치.
  7. 제 5 항에 있어서, 상기 경로제어부는
    상기 커맨드어드레스가 상기 제1 조합인 경우 인에이블되는 제1 내부커맨드를 생성하고, 상기 커맨드어드레스로부터 상기 다수의 제어코드를 생성하며, 상기 커맨드어드레스가 상기 제2 조합인 경우 인에이블되는 제2 내부커맨드를 생성하는 커맨드디코더;
    상기 제1 내부커맨드에 응답하여 인에이블되는 상기 테스트모드신호를 생성하는 테스트모드신호생성부; 및
    상기 다수의 제어코드를 저장하고, 저장된 상기 다수의 제어코드를 상기 다수의 내부제어코드로 출력하는 레지스터부를 포함하는 반도체장치.
  8. 제 5 항에 있어서, 상기 경로변환부는
    제2 내부커맨드에 응답하여 상기 다수의 상위병렬제어코드를 다수의 상위전달데이터로 전달하거나, 상기 다수의 상위전달데이터를 다수의 중위전달데이터로 전달하는 제3 선택전달부;
    제어신호에 응답하여 상기 다수의 상위전달데이터를 다수의 하위전달데이터로 전달하거나, 상기 다수의 글로벌데이터를 상기 다수의 상위전달데이터로 전달하는 신호전달부; 및
    클럭에 동기 되어 상기 다수의 하위전달데이터를 직렬화하여 상기 직렬제어코드를 생성하는 직렬화부를 포함하는 반도체장치.
  9. 제 8 항에 있어서, 상기 신호전달부는
    상기 제어신호에 응답하여 상기 다수의 글로벌데이터를 상기 다수의 상위전달데이터로 전달하는 제1 전달부; 및
    상기 제어신호에 응답하여 상기 다수의 상위전달데이터를 상기 다수의 하위전달데이터로 전달하는 제2 전달부를 포함하는 반도체장치.
  10. 제 8 항에 있어서,
    상기 다수의 중위전달데이터를 상기 다수의 내부데이터로 전달하는 병렬화부를 더 포함하는 반도체장치.
  11. 제 8 항에 있어서, 상기 직렬화부는
    상기 클럭의 주파수를 분주하여 순차적으로 발생하는 펄스를 포함하는 제1 및 제2 펄스신호를 생성하는 클럭분주부; 및
    상기 제1 및 제2 펄스신호에 동기 되어 상기 다수의 하위전달데이터를 직렬화하여 상기 직렬제어코드를 생성하는 직렬제어코드생성부를 포함하는 반도체장치.
  12. 제 11 항에 있어서, 상기 클럭분주부는
    상기 클럭 및 반전클럭의 주파수를 분주하여 라이징클럭 및 폴링클럭을 생성하는 제1 주파수분주부;
    상기 라이징클럭 및 반전라이징클럭의 주파수를 분주하여 제1 및 제2 분주클럭을 생성하는 제2 주파수분주부; 및
    상기 제1 분주클럭의 라이징엣지에 동기 되어 발생하는 펄스를 포함하는 제1 펄스신호를 생성하고, 상기 제2 분주클럭의 라이징엣지에 동기 되어 발생하는 펄스를 포함하는 제2 펄스신호를 생성하는 펄스생성부를 포함하는 반도체장치.
  13. 제 11 항에 있어서, 상기 직렬제어코드생성부는
    상기 제1 및 제2 펄스신호에 동기 되어 상기 하위전달데이터 중 제1 및 제3 하위전달데이터를 직렬화하여 제1 및 제2 이븐데이터를 생성하는 제1 정렬부;
    상기 클럭에 동기 되어 상기 제1 및 제2 이븐데이터에 응답하여 상기 직렬제어코드 중 제1 및 제3 직렬제어코드를 생성하는 제1 구동부;
    상기 제1 및 제2 펄스신호에 동기 되어 상기 다수의 하위전달데이터 중 제2 및 제4 하위전달데이터를 직렬화하여 제1 및 제2 오드데이터를 생성하는 제2 정렬부; 및
    상기 반전클럭에 동기 되어 상기 제1 및 제2 오드데이터에 응답하여 상기 직렬제어코드 중 제2 및 제4 직렬제어코드를 생성하는 제2 구동부를 포함하는 반도체장치.
  14. 테스트모드신호가 인에이블되는 경우 다수의 내부제어코드를 다수의 상위병렬제어코드로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 내부제어코드를 다수의 하위병렬제어코드로 전달하는 제1 선택전달부;
    테스트모드에서 상기 다수의 상위병렬제어코드를 직렬화하여 직렬제어코드를 생성하고, 상기 테스트모드에서 벗어나는 경우 다수의 글로벌데이터를 다수의 내부데이터로 전달하는 경로변환부;
    상기 테스트모드신호가 인에이블되는 경우 상기 직렬제어코드를 제1 내부데이터로 전달하고, 상기 테스트모드신호가 디스에이블되는 경우 상기 다수의 하위병렬제어코드를 상기 다수의 내부데이터로 전달하는 제2 선택전달부; 및
    상기 다수의 내부데이터를 다수의 출력데이터로 출력하는 다수의 패드를 포함하는 패드부를 포함하는 반도체장치.
  15. 제 14 항에 있어서, 상기 제1 내부데이터는 테스트모드에서 상기 다수의 내부제어코드가 순차적으로 직렬화되어 생성되는 반도체장치.
  16. 제 14 항에 있어서, 상기 다수의 내부데이터는 테스트모드가 아닌 경우 상기 다수의 내부제어코드가 전달되어 생성되는 반도체장치.
  17. 제 14 항에 있어서, 상기 제1 내부데이터는 상기 다수의 내부데이터 중 적어도 어느 하나인 반도체장치.
  18. 제 14 항에 있어서,
    커맨드어드레스의 조합이 제1 조합인 경우 인에이블되는 상기 테스트모드신호를 생성하고, 상기 커맨드어드레스로부터 생성되는 다수의 제어코드를 저장하며, 저장된 상기 다수의 제어코드를 상기 다수의 내부제어코드로 출력하는 경로제어부를 더 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 경로제어부는
    상기 커맨드어드레스가 상기 제1 조합인 경우 인에이블되는 제1 내부커맨드를 생성하고, 상기 커맨드어드레스로부터 상기 다수의 제어코드를 생성하며, 상기 커맨드어드레스가 상기 제2 조합인 경우 인에이블되는 제2 내부커맨드를 생성하는 커맨드디코더;
    상기 제1 내부커맨드에 응답하여 인에이블되는 상기 테스트모드신호를 생성하는 테스트모드신호생성부; 및
    상기 다수의 제어코드를 저장하고, 저장된 상기 다수의 제어코드를 다수의 내부제어코드로 출력하는 레지스터부를 포함하는 반도체시스템.
  20. 제 14 항에 있어서, 상기 경로변환부는
    제2 내부커맨드에 응답하여 상기 다수의 상위병렬제어코드를 다수의 상위전달데이터로 전달하거나, 상기 다수의 상위전달데이터를 다수의 중위전달데이터로 전달하는 제3 선택전달부;
    제어신호에 응답하여 상기 다수의 상위전달데이터를 다수의 하위전달데이터로 전달하거나, 상기 다수의 글로벌데이터를 상기 다수의 상위전달데이터로 전달하는 신호전달부; 및
    클럭에 동기 되어 상기 다수의 하위전달데이터를 직렬화하여 상기 직렬제어코드를 생성하는 직렬화부를 포함하는 반도체장치.
  21. 제 20 항에 있어서, 상기 신호전달부는
    상기 제어신호에 응답하여 상기 다수의 글로벌데이터를 상기 다수의 상위전달데이터로 전달하는 제1 전달부; 및
    상기 제어신호에 응답하여 상기 다수의 상위전달데이터를 상기 다수의 하위전달데이터로 전달하는 제2 전달부를 포함하는 반도체장치.
  22. 제 20 항에 있어서,
    상기 다수의 중위전달데이터를 상기 다수의 내부데이터로 전달하는 병렬화부를 더 포함하는 반도체장치.
  23. 제 20 항에 있어서, 상기 직렬화부는
    상기 클럭의 주파수를 분주하여 순차적으로 발생하는 펄스를 포함하는 제1 및 제2 펄스신호를 생성하는 클럭분주부; 및
    상기 제1 및 제2 펄스신호에 동기 되어 상기 다수의 하위전달데이터를 직렬화하여 상기 직렬제어코드를 생성하는 직렬제어코드생성부를 포함하는 반도체장치.
  24. 제 23 항에 있어서, 상기 클럭분주부는
    상기 클럭 및 반전클럭의 주파수를 분주하여 라이징클럭 및 폴링클럭을 생성하는 제1 주파수분주부;
    상기 라이징클럭 및 반전라이징클럭의 주파수를 분주하여 제1 및 제2 분주클럭을 생성하는 제2 주파수분주부; 및
    상기 제1 분주클럭의 라이징엣지에 동기 되어 발생하는 펄스를 포함하는 제1 펄스신호를 생성하고, 상기 제2 분주클럭의 라이징엣지에 동기 되어 발생하는 펄스를 포함하는 제2 펄스신호를 생성하는 펄스생성부를 포함하는 반도체장치.
  25. 제 23 항에 있어서, 상기 직렬제어코드생성부는
    상기 제1 및 제2 펄스신호에 동기 되어 상기 하위전달데이터 중 제1 및 제3 하위전달데이터를 직렬화하여 제1 및 제2 이븐데이터를 생성하는 제1 정렬부;
    상기 클럭에 동기 되어 상기 제1 및 제2 이븐데이터에 응답하여 상기 직렬제어코드 중 제1 및 제3 직렬제어코드를 생성하는 제1 구동부;
    상기 제1 및 제2 펄스신호에 동기 되어 상기 다수의 하위전달데이터 중 제2 및 제4 하위전달데이터를 직렬화하여 제1 및 제2 오드데이터를 생성하는 제2 정렬부; 및
    상기 반전클럭에 동기 되어 상기 제1 및 제2 오드데이터에 응답하여 상기 직렬제어코드 중 제2 및 제4 직렬제어코드를 생성하는 제2 구동부를 포함하는 반도체장치.
KR1020150074309A 2015-05-27 2015-05-27 반도체장치 및 반도체시스템 KR20160139496A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150074309A KR20160139496A (ko) 2015-05-27 2015-05-27 반도체장치 및 반도체시스템
US14/878,905 US9761328B2 (en) 2015-05-27 2015-10-08 Test mode circuit with serialized I/O and semiconductor memory device including the same
US15/668,300 US20170330634A1 (en) 2015-05-27 2017-08-03 Test mode circuit with serialized i/o and semiconductor memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150074309A KR20160139496A (ko) 2015-05-27 2015-05-27 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160139496A true KR20160139496A (ko) 2016-12-07

Family

ID=57398945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150074309A KR20160139496A (ko) 2015-05-27 2015-05-27 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (2) US9761328B2 (ko)
KR (1) KR20160139496A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10063234B1 (en) 2017-07-13 2018-08-28 Micron Technology, Inc. Half-frequency command path
KR20200137658A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 클럭 생성 회로 및 이를 포함하는 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089441C (zh) * 1995-06-07 2002-08-21 三星电子株式会社 用于jtag测试asic中的兆单元的方法和装置
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
US6370661B1 (en) * 1999-04-26 2002-04-09 Ip-First, Llc Apparatus for testing memory in a microprocessor
KR100337601B1 (ko) * 1999-09-27 2002-05-22 윤종용 내부 상태 모니터링 회로를 가지는 반도체 집적 회로 및 그를 이용한 내부 신호 모니터링 방법
CN102478218B (zh) 2010-11-29 2013-07-10 中强光电股份有限公司 装置外壳
KR101212762B1 (ko) 2010-12-21 2012-12-14 에스케이하이닉스 주식회사 반도체 장치 및 그의 테스트 방법

Also Published As

Publication number Publication date
US20170330634A1 (en) 2017-11-16
US20160351237A1 (en) 2016-12-01
US9761328B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
US7975162B2 (en) Apparatus for aligning input data in semiconductor memory device
US6987704B2 (en) Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency
US8144542B2 (en) Semiconductor memory apparatus and method for operating the same
US20080253205A1 (en) Write control signal generation circuit, semiconductor ic having the same and method of driving semicounductor ic
US10193539B1 (en) High speed data synchronization
KR100950483B1 (ko) 셋업/홀드 타임 측정 장치
US8928371B2 (en) Deserializers
US8320205B2 (en) Semiconductor memory device, semiconductor system including the semiconductor memory device, and method for operating the semiconductor memory device
KR20150080060A (ko) 스큐를 보정하는 리시버 회로, 이를 포함하는 반도체 장치 및 시스템
US9030907B2 (en) Semiconductor device and semiconductor system with the same
US8717072B2 (en) Semiconductor device and method for driving the same
KR20140026839A (ko) 반도체칩 및 반도체시스템
US7990295B2 (en) Data transfer apparatus
KR20210034219A (ko) 신호 생성 회로 및 이를 이용하는 반도체 장치
KR20160139496A (ko) 반도체장치 및 반도체시스템
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR101912905B1 (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
US20110242909A1 (en) Semiconductor device and system
US9349421B2 (en) Memory interface
KR100871641B1 (ko) 데이터 스트로빙신호 생성장치를 포함하는반도체메모리소자
US9058859B2 (en) Data output circuit
KR102033786B1 (ko) 반도체 장치와 이를 이용한 반도체 시스템
KR100656444B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20140083101A (ko) 반도체 메모리 장치
KR101914297B1 (ko) 직병렬변환기