KR101914297B1

KR101914297B1 - 직병렬변환기

Info

Publication number: KR101914297B1
Application number: KR1020120118497A
Authority: KR
Inventors: 송근수
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2012-10-24
Filing date: 2012-10-24
Publication date: 2018-11-01
Also published as: KR20140052416A

Abstract

직병렬변환기는 서로 다른 위상들을 갖는제1 내지 제4 내부클럭에 응답하여 데이터를 정렬하여 상위정렬데이터 및 하위정렬데이터를 생성하는 데이터정렬부; 라이트커맨드 및 라이트레이턴시신호에 따라 발생되는 펄스를 포함하는 위상감지신호에 응답하여 상기 제1 내지 제4 내부클럭 중 하나의 클럭의 위상을 감지하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호에 응답하여 상기 상위정렬데이터 또는 하위정렬데이터를 선택정렬데이터로 출력하는 선택출력부를 포함한다.

Description

직병렬변환기{DESERIALIZER}

본 발명은 직병렬변환기에 관한 것이다.

최근 반도체시스템의 동작속도가 증가함에 따라 반도체시스템에 포함된 반도체칩들 사이에 고속(high spped)의 데이터 전송률(transfer rate)이 요구되는 추세이다. 반도체칩들 사이에서 직렬로 입출력되는 데이터에 대해 고속의 데이터 전송률 또는 데이터 고대역폭(high-bandwidth)을 만족시키기 위해 프리페치(prefetch)가 적용된다. 프리페치란 직렬로 들어온 데이터를 각각 래치하여 병렬화하는 것으로, 데이터를 병렬화하기 위해서는 위상이 서로 다른 클럭, 즉, 다중위상(multi-phase)클럭이 반도체칩 내부에서 생성되어 데이터 입출력에 이용된다.

본 발명은 데이터스트로브신호를 분주하여 다중위상클럭을 생성하고, 다중위상클럭을 이용하여 직렬로 들어온 데이터를 병렬화하여 정렬하는 직병렬변환기를 제공한다.

이를 위해 본 발명은 서로 다른 위상들을 갖는 제1 내지 제4 내부클럭에 응답하여 데이터를 정렬하여 상위정렬데이터 및 하위정렬데이터를 생성하는 데이터정렬부; 라이트커맨드 및 라이트레이턴시신호에 따라 발생되는 펄스를 포함하는 위상감지신호에 응답하여 상기 제1 내지 제4 내부클럭 중 하나의 클럭의 위상을 감지하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호에 응답하여 상기 상위정렬데이터 또는 하위정렬데이터를 선택정렬데이터로 출력하는 선택출력부를 포함하는 직병렬변환기를 제공한다.

또한, 본 발명은 데이터스트로브신호 및 반전데이터스트로브신호를 분주하여 제1 내지 제4 내부클럭을 생성하는 내부클럭생성부; 상기 제1 내지 제4 내부클럭에 응답하여 데이터를 정렬하여 상위정렬데이터 및 하위정렬데이터를 생성하는 데이터정렬부; 라이트커맨드 및 라이트레이턴시신호에 따라 발생되는 펄스를 포함하는 위상감지신호를 생성하는 위상감지신호생성부; 상기 위상감지신호에 응답하여 상기 제1 내지 제4 내부클럭 중 하나의 클럭의 위상을 감지하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호에 응답하여 상기 상위정렬데이터 또는 하위정렬데이터를 선택정렬데이터로 출력하는 선택출력부를 포함하는 직병렬변환기를 제공한다.

본 발명에 의하면 위상이 반전된 다중위상클럭이 생성되더라도 오류 없이 데이터를 입력받아 정렬할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 직병렬변환기의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 직병렬변환기에 포함된 데이터정렬부의 구성을 도시한 블럭도이다.
도 3 및 도 4는 도 1에 도시된 직병렬변환기의 동작을 설명하기 위한 타이밍도이다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1은 본 발명의 일 실시예에 따른 직병렬변환기의 구성을 도시한 블럭도이다.

도 1에 도시된 바와 같이, 본 실시예에 따른 직병렬변환기는 내부클럭생성부(1), 데이터정렬부(2), 위상감지신호생성부(3), 선택신호생성부(4) 및 선택출력부(5)를 포함한다.

내부클럭생성부(1)는 데이터스트로브신호(DQS) 및 반전데이터스트로브신호(DQSB)를 분주하여 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)을 생성한다. 내부클럭생성부(1)는 주파수 분주기로 구현되고, 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)의 주기는 데이터스트로브신호(DQS) 및 반전데이터스트로브신호(DQSB)의 주기보다 2배 크게 생성된다. 제2 내부클럭(QDQS)은 제1 내부클럭(IDQS)보다 90°만큼 위상이 늦고, 제3 내부클럭(IDQSB)은 제2 내부클럭(QDQS)보다 90°만큼 위상이 늦으며, 제4 내부클럭(QDQSB)은 제3 내부클럭(IDQSB)보다 90°만큼 위상이 늦다.

데이터정렬부(2)는 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)에 응답하여 데이터(DIN)를 정렬하여 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>) 및 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)를 생성한다. 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>)는 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)의 위상이 정상적인 경우 올바르게 정렬된다. 한편, 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)는 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)의 위상이 반전된 경우 올바르게 정렬된다. 데이터정렬부(2)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.

위상감지신호생성부(3)는 라이트커맨드(WT) 및 라이트레이턴시신호(WLS)가 입력되고 라이트레이턴시(도 3의 WL)가 경과된 후 클럭(CLK)의 주기의 "N" (여기서, "N"은 자연수)배 만큼의 주기가 경과된 후 발생하는 위상감지신호(IWT_PD)를 생성한다. 본 실시예에서, 위상감지신호(IWT_PD)는 제2 내부클럭(QDQS)의 위상을 감지하기 위해 라이트커맨드(WT)가 입력되고 라이트레이턴시(WL)가 경과된 후 클럭(CLK)의 두주기 구간(2tCK) 경과 후 발생된다. 실시예에 따라서, 위상감지신호(IWT_PD)는 제1 내부클럭(IDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)의 위상들 중 하나를 감지하도록 발생될 수 있다.

선택신호생성부(4)는 위상감지신호(IWT_PD)에 응답하여 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB) 중 하나의 클럭을 감지하여 선택신호(SEL)를 생성한다. 본 실시예에서, 선택신호(SEL)는 위상감지신호(IWT_PD)가 발생된 시점에서 제2 내부클럭(QDQS)의 위상에 따라 논리레벨이 결정된다. 즉, 위상감지신호(IWT_PD)의 라이징 에지에서 제2 내부클럭(QDQS)이 로직하이레벨을 갖는 경우 선택신호(SEL)는 로직하이레벨을 갖고, 위상감지신호(IWT_PD)의 라이징 에지에서 제2 내부클럭(QDQS)이 로직로우레벨을 갖는 경우 선택신호(SEL)는 로직로우레벨을 갖는다.

선택출력부(5)는 선택신호(SEL)의 레벨에 따라 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>) 또는 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)를 제1 내지 제8 선택정렬데이터(ALIGNSEL<1:8>)로 출력한다. 본 실시예에서, 선택출력부(5)는 선택신호(SEL)가 로직하이레벨인 경우 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>)를 제1 내지 제8 선택정렬데이터(ALIGNSEL<1:8>)로 출력하고, 선택신호(SEL)가 로직로우레벨인 경우 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)를 제1 내지 제8 선택정렬데이터(ALIGNSEL<1:8>)로 출력한다.

도 2는 데이터정렬부(2)의 구성을 도시한 블럭도이다.

도 2에 도시된 바와 같이, 데이터정렬부(2)는 데이터버퍼부(21), 제1 정렬부(22) 및 제2 정렬부(23)로 구성된다. 데이터버퍼부(21)는 제1 내지 제4 버퍼(211~214)로 구성된다. 제1 정렬부(22)는 제1 내지 제8 래치(221~228)로 구성된다. 제2 정렬부(23)는 제9 내지 제16 래치(231~238)로 구성된다.

제1 버퍼(211)는 제1 내부클럭(IDQS)의 라이징에지에 동기하여 데이터(DIN)를 버퍼링하여 제1 버퍼데이터(BD<1>)로 출력한다. 제2 버퍼(212)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 데이터(DIN)를 버퍼링하여 제2 버퍼데이터(BD<2>)로 출력한다. 제3 버퍼(213)는 제3 내부클럭(IDQSB)의 라이징에지에 동기하여 데이터(DIN)를 버퍼링하여 제3 버퍼데이터(BD<3>)로 출력한다. 제4 버퍼(214)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 데이터(DIN)를 버퍼링하여 제4 버퍼데이터(BD<4>)로 출력한다. 제1 내지 제4 버퍼(211~214)는 플립플롭으로 구현되어 입력되는 데이터를 래치하고, 버퍼링하여 출력한다.

제1 래치(221)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제1 버퍼데이터(BD<1>)를 래치하여 출력한다. 제2 래치(222)는 제3 내부클럭(IDQSB)의 라이징에지에 동기하여 제2 버퍼데이터(BD<2>)를 래치하여 출력한다. 제3 래치(223)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제3 버퍼데이터(BD<3>)를 래치하여 출력한다. 제4 래치(224)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제2 래치(222)의 출력신호를 래치하여 출력한다. 제5 래치(225)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제1 래치(221)의 출력신호를 래치하여 출력한다. 제6 래치(226)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제4 래치(224)의 출력신호를 래치하여 출력한다. 제7 래치(227)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제3 래치(223)의 출력신호를 래치하여 출력한다. 제8 래치(228)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제4 버퍼데이터(BD<4>)를 래치하여 출력한다. 제1 내지 제8 래치(221~228)는 플립플롭으로 구현되어 입력되는 데이터를 래치하고, 버퍼링하여 출력한다.
제1 래치(221)의 출력신호는 제5 상위정렬데이터(ALIGNA<5>)에 해당하고, 제5 래치(225)의 출력신호는 제1 상위정렬데이터(ALIGNA<1>)에 해당한다. 제4 래치(224)의 출력신호는 제6 상위정렬데이터(ALIGNA<6>)에 해당하고, 제6 래치(226)의 출력신호는 제1 상위정렬데이터(ALIGNA<2>)에 해당한다. 제3 래치(223)의 출력신호는 제7 상위정렬데이터(ALIGNA<7>)에 해당하고, 제7 래치(227)의 출력신호는 제3 상위정렬데이터(ALIGNA<3>)에 해당한다. 제4 버퍼데이터(BD<4>)는 제8 상위정렬데이터(ALIGNA<8>)에 해당하고, 제8 래치(228)의 출력신호는 제4 상위정렬데이터(ALIGNA<4>)에 해당한다.

제9 래치(231)는 제4 내부클럭(QDQSB)의 라이징에지에 동기하여 제3 버퍼데이터(BD<3>)를 래치하여 출력한다. 제10 래치(232)는 제1 내부클럭(IDQS)의 라이징에지에 동기하여 제4 버퍼데이터(BD<4>)를 래치하여 출력한다. 제11 래치(233)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제1 버퍼데이터(BD<1>)를 래치하여 출력한다. 제12 래치(234)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제10 래치(232)의 출력신호를 래치하여 출력한다. 제13 래치(235)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제9 래치(231)의 출력신호를 래치하여 출력한다. 제14 래치(236)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제12 래치(234)의 출력신호를 래치하여 출력한다. 제15 래치(237)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제11 래치(233)의 출력신호를 래치하여 출력한다. 제16 래치(238)는 제2 내부클럭(QDQS)의 라이징에지에 동기하여 제2 버퍼데이터(BD<2>)를 래치하여 출력한다. 제9 내지 제16 래치(231~238)는 플립플롭으로 구현되어 입력되는 데이터를 래치하고, 버퍼링하여 출력한다.
제9 래치(231)의 출력신호는 제5 하위정렬데이터(ALIGNB<5>)에 해당하고, 제13 래치(235)의 출력신호는 제1 하위정렬데이터(ALIGNB<1>)에 해당한다. 제12 래치(234)의 출력신호는 제6 하위정렬데이터(ALIGNB<6>)에 해당하고, 제14 래치(236)의 출력신호는 제1 하위정렬데이터(ALIGNB<2>)에 해당한다. 제11 래치(233)의 출력신호는 제7 하위정렬데이터(ALIGNB<7>)에 해당하고, 제15 래치(237)의 출력신호는 제3 하위정렬데이터(ALIGNB<3>)에 해당한다. 제2 버퍼데이터(BD<2>)는 제8 하위정렬데이터(ALIGNB<8>)에 해당하고, 제16 래치(238)의 출력신호는 제4 하위정렬데이터(ALIGNB<4>)에 해당한다.

데이터정렬부(2)는 데이터(DIN)가 입력되는 시점에서 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)의 위상이 정상적인 경우 제1 정렬부(22)를 통해 제1 버퍼데이터(BD<1>), 제2 버퍼데이터(BD<2>), 제3 버퍼데이터(BD<3>) 및 제4 버퍼데이터(BD<4>)의 순서로 순차적으로 래치하여 정렬하여 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>)를 생성한다. 한편, 데이터정렬부(2)는 데이터(DIN)가 입력되는 시점에서 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)의 위상이 반전된 경우 제2 정렬부(23)를 통해 제3 버퍼데이터(BD<3>), 제4 버퍼데이터(BD<4>), 제1 버퍼데이터(BD<1>) 및 제2 버퍼데이터(BD<2>)의 순서로 순차적으로 래치하여 정렬하여 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)를 생성한다.

이상 살펴본 직병렬변환기의 동작을 도 3 및 도 4를 참고하여 살펴보되, 데이터가 입력될 때 내부클럭들의 위상이 정상적으로 생성되는 경우와 비정상적으로 생성되는 경우를 나누어 살펴보면 다음과 같다. 본 실시예에서 라이트레이턴시(WL)는 2로 설정되고, tDQSS는 1tCK로 설정된 경우를 가정한다. 라이트커맨드(WT)가 입력되고, 라이트레이턴시(WL)가 경과된 시점부터 데이터(DIN)가 입력되는 시점까지의 구간은 프리앰블구간(tWPRE)으로 정의하며, 본 실시예에서 프리앰블구간(tWPRE)은 tDQSS로 설정되었지만 실시예에 따라서 tDQSS+ (자연수배)*tCK의 구간으로 설정될 수 있다.

도 3을 참고하여 직병렬변환기의 동작을 살펴보면 다음과 같다.

t11 시점에서 라이트커맨드(WT)가 입력되면 t13 시점에서 데이터(DIN)가 입력되고, 위상감지신호(IWT_PD)는 라이트레이턴시(WL)가 종료되는 t12 시점부터 2tCK 구간이 경과된 t15 시점에서 발생한다.

제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)은 tDQSS가 경과된 t13 시점부터 정상적으로 발생한다. 즉, 제1 내부클럭(IDQS)은 t13 시점에서부터 주기신호로 발생한다. 제2 내부클럭(QDQS)은 t13 시점에서 90°만큼 지연된 t14 시점에서부터 주기신호로 발생한다. 제3 내부클럭(IDQSB)은 t14 시점에서 90°만큼 지연된 t15 시점에서부터 주기신호로 발생한다. 제4 내부클럭(QDQSB)은 t15 시점에서 90°만큼 지연된 t16 시점에서부터 주기신호로 발생한다.

위상감지신호(IWT_PD)의 라이징에지인 t15 시점에서 제2 내부클럭(QDQS)의 위상은 로직하이레벨이므로, 선택신호(SEL)는 t15 시점부터 로직하이레벨로 생성된다. 따라서, 선택출력부(5)는 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>) 및 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>) 중 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>)를 선택하여 이들을 제1 내지 제8 선택정렬데이터(ALIGNSEL<1:8>)로써 출력한다. 이때, 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>)는 도 3에 도시된 바와 같이, 제1 정렬부(22)를 통해 제1 버퍼데이터(BD<1>), 제2 버퍼데이터(BD<2>), 제3 버퍼데이터(BD<3>) 및 제4 버퍼데이터(BD<4>)의 순서로 순차적으로 래치되고, 병렬로 정렬된 신호들이다. 도 3에 있어서, 참조부호들 t17 내지 t24는 t16 시점으로부터 순차적으로 클럭(CLK)의 주기의 1/2 만큼 지연된 시점들을 나타낸다.

도 4를 참고하여 직병렬변환기의 동작을 살펴보면 다음과 같다.

t31 시점에서 라이트커맨드(WT)가 입력되면 t33 시점에서 데이터(DIN)가 입력되고, 위상감지신호(IWT_PD)는 라이트레이턴시(WL)가 경과된 t32 시점부터 2tCK 구간이 경과된 t35 시점에서 발생한다.

제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)은 라이트레이턴시(WL)가 종료되는 t32 시점부터 반전된 위상들을 갖도록 발생한다. 즉, t32 시점부터 제3 내부클럭(IDQSB), 제4 내부클럭(QDQSB), 제1 내부클럭(IDQS) 및 제2 내부클럭(QDQS)이 반전된 위상들을 갖도록 순차적으로 발생된다. 구체적으로, 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)은 도 3의 제1 내부클럭(IDQS), 제2 내부클럭(QDQS), 제3 내부클럭(IDQSB) 및 제4 내부클럭(QDQSB)에 비하여 180도의 위상만큼 쉬프트될 수 있다.

위상감지신호(IWT_PD)의 라이징에지인 t35 시점에서 제2 내부클럭(QDQS)의 위상은 로직로우레벨이므로, 선택신호(SEL)는 로직로우레벨로 생성된다. 따라서, 선택출력부(5)는 제1 내지 제8 상위정렬데이터(ALIGNA<1:8>) 및 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>) 중 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)를 선택하여 이들을 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)로써 출력한다. 이때, 제1 내지 제8 하위정렬데이터(ALIGNB<1:8>)는 도 4에 도시된 바와 같이, 제2 정렬부(23)를 통해 제3 버퍼데이터(BD<3>), 제4 버퍼데이터(BD<4>), 제1 버퍼데이터(BD<1>) 및 제2 버퍼데이터(BD<2>)의 순서로 순차적으로 래치되고, 병렬로 정렬된 신호들이다. 도 4에 있어서, 참조부호들 t34, t36~t44는 도 3의 t14, t16~t24에 대응하는 시점들을 나타낸다.

이상 살펴본 바와 같이, 본 실시예에 따른 직병렬변환기는 멀티위상을 갖는 내부클럭들이 정상적으로 생성된 경우와 반전되어 비정상적으로 생성된 경우를 가정하여 데이터들을 각각 정렬시키고, 내부클럭의 위상을 감지하여 정렬된 데이터들 중 하나를 출력함으로써, 내부클럭의 위상이 반전된 경우에도 오류없이 데이터를 입력받아 정렬할 수 있다.

1: 내부클럭생성부 2: 데이터정렬부
3: 위상감지신호생성부 4: 선택신호생성부
5: 선택출력부 21: 클럭버퍼부
22: 제1 정렬부 23: 제2 정렬부
211~214: 제1 내지 제4 버퍼 221~228: 제1 내지 제8 래치
231~238: 제9 내지 제16 래치

Claims

서로다른 위상들을 갖는제1 내지 제4 내부클럭에 응답하여 데이터를 정렬하여 상위정렬데이터 및 하위정렬데이터를 생성하는 데이터정렬부;
라이트커맨드 및 라이트레이턴시신호에 따라 발생되는 펄스를 포함하는 위상감지신호에 응답하여 상기 제1 내지 제4 내부클럭 중 하나의 클럭의 위상을 감지하여 선택신호를 생성하는 선택신호생성부; 및
상기 선택신호에 응답하여 상기 상위정렬데이터 또는 하위정렬데이터를 선택정렬데이터로 출력하는 선택출력부를 포함하는 직병렬변환기.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 제1 내지 제4 내부클럭은 데이터스트로브신호 및 반전데이터스트로브신호의 주파수를 분주하여 생성되는 직병렬변환기.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2 항에 있어서, 상기 제2 내부클럭은 상기 제1 내부클럭보다 90°만큼 위상이 늦고, 상기 제3 내부클럭은 상기 제2 내부클럭보다 90°만큼 위상이 늦으며, 상기 제4 내부클럭은 상기 제3 내부클럭보다 90°만큼 위상이 늦은 직병렬변환기.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 3 항에 있어서, 상기 데이터정렬부는
상기 데이터를 상기 제1 내부클럭, 상기 제2 내부클럭, 상기 제3 내부클럭 및 상기 제4 내부클럭에 동기하여 순차적으로 버퍼링하여 제1 내지 제4 버퍼데이터를 생성하는 데이터버퍼부를 포함하는 직병렬변환기.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4 항에 있어서, 상기 데이터정렬부는
상기 제1 버퍼데이터를 상기 제2 및 제4 내부클럭에 동기하여 래치하여 제1 및 제5 상위정렬데이터를 생성하고, 상기 제2 버퍼데이터를 상기 제3 및 제4 내부클럭에 동기하여 래치하여 제2 및 제6 상위정렬데이터를 생성하며, 상기 제3 버퍼데이터를 상기 제4 내부클럭에 동기하여 래치하여 제3 및 제7 상위정렬데이터를 생성하고, 상기 제4 버퍼데이터를 상기 제4 내부클럭에 동기하여 래치하여 제4 및 제8 상위정렬데이터를 생성하는 직병렬변환기.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 5 항에 있어서, 상기 데이터정렬부는
상기 제3 버퍼데이터를 상기 제2 및 제4 내부클럭에 동기하여 래치하여 제1 및 제5 하위정렬데이터를 생성하고, 상기 제4 버퍼데이터를 상기 제1 및 제2 내부클럭에 동기하여 래치하여 제2 및 제6 하위정렬데이터를 생성하며, 상기 제1 버퍼데이터를 상기 제2 내부클럭에 동기하여 래치하여 제3 및 제7 하위정렬데이터를 생성하고, 상기 제2 버퍼데이터를 상기 제2 내부클럭에 동기하여 래치하여 제4 및 제8 하위정렬데이터를 생성하는 직병렬변환기.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 1 항에 있어서, 상기 위상감지신호는 상기 라이트커맨드 및 상기 라이트레이턴시신호가 입력된 시점으로부터 클럭의 주기가 기설정된 횟수만큼 경과된 후 발생하는 직병렬변환기.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 7 항에 있어서, 상기 선택신호는 상기 위상감지신호에 동기하여 상기 제2 내부클럭의 위상에 따라 레벨이 결정되는 직병렬변환기.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 8 항에 있어서, 상기 선택출력부는 상기 선택신호가 제1 논리레벨인 경우 상기 상위정렬데이터를 상기 선택정렬데이터로 출력하는 직병렬변환기.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 9 항에 있어서, 상기 선택출력부는 상기 선택신호가 상기 제1 논리레벨과 다른 제2 논리레벨인 경우 상기 하위정렬데이터를 상기 선택정렬데이터로 출력하는 직병렬변환기.
데이터스트로브신호 및 반전데이터스트로브신호를 분주하여 제1 내지 제4 내부클럭을 생성하는 내부클럭생성부;
상기 제1 내지 제4 내부클럭에 응답하여 데이터를 정렬하여 상위정렬데이터 및 하위정렬데이터를 생성하는 데이터정렬부;
라이트커맨드 및 라이트레이턴시신호에 따라 발생되는 펄스를 포함하는 위상감지신호를 생성하는 위상감지신호생성부;
상기 위상감지신호에 응답하여 상기 제1 내지 제4 내부클럭 중 하나의 클럭의 위상을 감지하여 선택신호를 생성하는 선택신호생성부; 및
상기 선택신호에 응답하여 상기 상위정렬데이터 또는 하위정렬데이터를 선택정렬데이터로 출력하는 선택출력부를 포함하는 직병렬변환기.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 제2 내부클럭은 상기 제1 내부클럭보다 90°만큼 위상이 늦고, 상기 제3 내부클럭은 상기 제2 내부클럭보다 90°만큼 위상이 늦으며, 상기 제4 내부클럭은 상기 제3 내부클럭보다 90°만큼 위상이 늦은 직병렬변환기.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 12 항에 있어서, 상기 데이터정렬부는
상기 데이터를 상기 제1 내부클럭, 상기 제2 내부클럭, 상기 제3 내부클럭 및 상기 제4 내부클럭에 동기하여 순차적으로 버퍼링하여 제1 내지 제4 버퍼데이터를 생성하는 데이터버퍼부를 포함하는 직병렬변환기.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13 항에 있어서, 상기 데이터정렬부는
상기 제1 버퍼데이터를 상기 제2 및 제4 내부클럭에 동기하여 래치하여 제1 및 제5 상위정렬데이터를 생성하고, 상기 제2 버퍼데이터를 상기 제3 및 제4 내부클럭에 동기하여 래치하여 제2 및 제6 상위정렬데이터를 생성하며, 상기 제3 버퍼데이터를 상기 제4 내부클럭에 동기하여 래치하여 제3 및 제7 상위정렬데이터를 생성하고, 상기 제4 버퍼데이터를 상기 제4 내부클럭에 동기하여 래치하여 제4 및 제8 상위정렬데이터를 생성하는 직병렬변환기.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 14 항에 있어서, 상기 데이터정렬부는
상기 제3 버퍼데이터를 상기 제2 및 제4 내부클럭에 동기하여 래치하여 제1 및 제5 하위정렬데이터를 생성하고, 상기 제4 버퍼데이터를 상기 제1 및 제2 내부클럭에 동기하여 래치하여 제2 및 제6 하위정렬데이터를 생성하며, 상기 제1 버퍼데이터를 상기 제2 내부클럭에 동기하여 래치하여 제3 및 제7 하위정렬데이터를 생성하고, 상기 제2 버퍼데이터를 상기 제2 내부클럭에 동기하여 래치하여 제4 및 제8 하위정렬데이터를 생성하는 직병렬변환기.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 11 항에 있어서, 상기 위상감지신호는 상기 라이트커맨드 및 상기 라이트레이턴시신호가 입력된 시점으로부터 클럭의 주기가 기설정된 횟수만큼 경과된 후 발생하는 직병렬변환기.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 16 항에 있어서, 상기 선택신호는 상기 위상감지신호에 동기하여 상기 제2 내부클럭의 위상에 따라 레벨이 결정되는 직병렬변환기.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 17 항에 있어서, 상기 선택출력부는 상기 선택신호가 제1 논리레벨인 경우 상기 상위정렬데이터를 상기 선택정렬데이터로 출력하는 직병렬변환기.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 18 항에 있어서, 상기 선택출력부는 상기 선택신호가 상기 제1 논리레벨과 다른 제2 논리레벨인 경우 상기 하위정렬데이터를 상기 선택정렬데이터로 출력하는 직병렬변환기.