KR100936445B1

KR100936445B1 - 고속 직렬-병렬 변환시스템 및 방법

Info

Publication number: KR100936445B1
Application number: KR1020080003376A
Authority: KR
Inventors: 유회준; 김주영
Original assignee: 한국과학기술원
Priority date: 2008-01-11
Filing date: 2008-01-11
Publication date: 2010-01-13
Also published as: KR20090077421A; EP2079168A3; JP2009171578A; EP2079168A2; US20090182912A1

Abstract

본 발명은 고속 직렬-병렬 변환시스템 및 변환 방법에 관한 것으로서, 복수의 직렬변환기를 포함하고, 스트로브 신호를 만들어 내며, 외부로부터 전송된 N비트 병렬데이터를 멀티플렉싱하여 직렬데이터로 변환하는 직렬변환부와, 상기 직렬변환부로부터 변환된 상기 직렬데이터 및 상기 스트로브 신호를 전송하는 전송링크와, 복수의 병렬변환기를 포함하고, 상기 전송링크로부터 전송된 상기 스트로브 신호를 이용하여 상기 전송링크로부터 전송된 상기 직렬데이터를 N비트 병렬데이터로 변환하는 병렬변환부를 포함하여, N:1의 비율로 직렬변환 할 시 N을 여러 가지 정수로 설정 가능(Configurable)하며, N이 16, 32 등으로 큰 수로 확장될 시에도 성능이 떨어지지 않고, 직렬-병렬변환이 가능하게 하여줌으로써, 데이터 하나당 윈도우 타임을 줄여 전체 직렬화 딜레이를 줄이고 링크의 밴드위스를 높이며, 데이터 직렬-병렬 변환에 강인성을 향상시킬 수 있다.

직렬변환기(Serializer), 병렬변환기(Deserializer), 윈도우 타임, 밴드위스

Description

고속 직렬-병렬 변환시스템 및 방법{HIGH SPEED SERIALIZING-DESERIALIZING SYSTEM AND METHOD}

본 발명은 고속 직렬-병렬 변환시스템 및 방법에 관한 것으로서, 특히 설정가능한 직렬-병렬변환기를 이용하여 직렬화 비율이 높아지는 경우에도 고속으로 직렬-병렬 변환이 가능한 직렬-병렬 변환시스템 및 방법에 관한 것이다.

일반적으로 망 시스템에서는 데이터를 고속으로 전송하기 위하여 네트워크상에서 저속의 병렬데이터를 고속의 직렬데이터로 변환하여 고속전송하는 방식이 보편화되어 있다.

직렬-병렬 변환기(Serializer-Deserializer)는 이러한 병렬데이터와 직렬데이터간의 변환에 필요한 장치이다. 보다 구체적으로, 직렬-병렬 변환기는 여러 비트의 병렬 데이터를 전송하는데 있어 필요한 와이어 또는 핀 리소스의 수를 줄이기 위한 것이며, 직렬 변환기(Serializer)는 병렬 데이터를 직렬 데이터로 변환하여 보내 주는 역할을 하고, 병렬 변환기(Deserializer)는 직렬 데이터를 받아 다시 병 렬 데이터로 변환하는 회로이다.

직렬-병렬 변환(SerDes) 기술은 주로 기가빗 이더넷 시스템, 무선 네트워크 라우터, 광통신 시스템, 디지털 비디오 직렬 링크 등 많은 병렬 데이터를 장거리로 보내게 될 때 주로 쓰이게 되며, 시스템 비용을 줄이고 효율적인 구현을 위해 온 칩(On-Chip) 내에서 인터커넥션 와이어(Interconnection wire) 수를 줄이거나 칩 간 인터커넥션의 핀 수를 줄이기 위하여 쓰인다.

이러한 종래의 직렬-병렬 변환 회로에 따르면, N:1 직렬변환 및 1:N 병렬 변환 시, N값이 커질수록 직렬화를 위한 시간 멀티플렉싱(Time multiplexing)에 있어서 전송할 데이터 하나의 비트가 차지하는 타임 윈도우가 길어지게 되어 전체 직렬 변환 과정의 딜레이가 굉장히 길어져 링크의 밴드위스(bandwidth)가 떨어지게 된다. 즉 종래의 직렬-병렬 변환기에 따르면, N값이 커질수록 성능이 크게 떨어져 시스템이 요구하는 밴드위스 조건을 만족시키지 못하여 확장성이 많이 떨어진다.

따라서, 상기와 같은 문제점을 해결하기 위하여 본 발명에서는 큰 N값에 대해서도 고속으로 강건하게 직렬-병렬 변환을 할 수 있고, N값을 8, 16, 32 등 여러 다른 값으로 설정 가능한 고속 직렬-병렬 변환 시스템을 제공하는 것을 기술적 과제로 한다.

이러한 기술적 과제를 달성하기 위한 본 발명에 따른 고속 직렬-병렬 변환시스템은, 복수의 직렬변환기를 포함하고, 스트로브 신호를 만들어 내며, 외부로부터 전송된 N비트 병렬데이터를 멀티플렉싱하여 직렬데이터로 변환하는 직렬변환부와, 상기 직렬변환부로부터 변환된 상기 직렬데이터 및 상기 스트로브 신호를 전송하는 전송링크와, 복수의 병렬변환기를 포함하고, 상기 전송링크로부터 전송된 상기 스트로브 신호를 이용하여 상기 전송링크로부터 전송된 상기 직렬데이터를 N비트 병렬데이터로 변환하는 병렬변환부를 포함하고, 상기 직렬변환부는 복수의 4:1 직렬변환기를 시분할하여 직렬화하며, 직렬비율 데이터 신호에 의하여 상기 N비트의 병렬데이터에 대한 직렬화 비율을 4배수의 정수로 설정가능한 것을 특징으로 한다.

상기 직렬변환기는, 제1 노드과 출력노드 사이에 연결되고, 복수의 클럭신호들 중 대응하는 클럭신호에 응답하여 활성화되는 풀 업 소자와, 제1 노드와 출력노드 사이에 연결되고, 복수의 클럭신호들 중 대응하는 클럭신호에 응답하여 활성화 되는 풀 다운 소자를 포함하여 구성될 수 있다.

상기 풀 업 소자는 직렬로 연결된 2개의 P-MOS 트랜지스터들로 구성되고, 2개의 P-MOS 트랜지스터들은 대응하는 클럭신호들에 응답하여 적어도 일정시간동안 동시에 턴 온되는 것이 바람직하다.

상기 풀 다운 소자는 직렬로 연결된 2개의 N-MOS 트랜지스터들로 구성되고, 2개의 N-MOS 트랜지스터들은 대응하는 클럭 신호들에 응답하여 적어도 일정시간동안 동시에 턴 온되는 것이 바람직하다.

또한, 상기 N-MOS 트랜지스터들이 동시에 턴 온되는 동안의 클록신호와 상기 P-MOS 트랜지스터들이 동시에 턴 온되는 동안의 클록신호의 위상은 서로 반대인 것이 바람직하다.

상기 직렬변환기는 연속적인 펄스를 이용하여 해당 펄스가 1인 구간에서 데이터가 출력되어 직렬변환하는 것이 바람직하다.

상기 병렬변환부는 복수의 1:4 병렬변환기 중 각 4:1 직렬변환기의 스트로브 신호로부터 기준시간신호를 축출하여 전송된 직렬데이터를 다수의 1:4 병렬변환기를 통해 변환하여 출력하는 것이 바람직하다.

상기 병렬변환부는 전송링크의 스트로브 신호로부터 각 에지 정보를 축출하는 세 개의 TFF(Toggle Flip Flop)를 이용하여 출력신호의 모든 에지를 시간순서대로 축출하는 것을 특징으로 한다.

상기 전송링크는 직렬데이터를 전송하는 데이터 링크; 및 직렬변환의 시작시간 신호를 전송하는 스트로브 링크를 포함하여 구성될 수 있다.

상기 직렬변환부는 각 직렬변환기의 신호가 활성화될 때마다 출력을 토글하여 각 에지에 대해 시작시간신호로 스트로브 링크에 싣고, 상기 병렬변환부는 스트로브 링크의 에지를 세 개의 TFF를 이용하여 축출하여 각 병렬변환기의 기준시간으로 사용하는 것이 바람직하다.

본 발명에 따른 고속 직렬-병렬 변환시스템을 이용한 고속 직렬-병렬 변환방법이 제공된다. 이러한 본 발명에 따른 고속 직렬-병렬 변환방법은 직렬 비율 데이터 신호와 스트로브 신호를 이용하여 외부로부터 전송된 N비트 병렬데이터를 직렬데이터로 변환하여 출력하는 제1 단계, 상기 출력된 직렬데이터와 상기 스트로브 신호를 전송링크를 통하여 전송하여주는 제2 단계, 상기 전송된 직렬데이터를 상기 스트로브 신호를 통해 기준시간 신호를 축출하여 N비트의 병렬데이터로 변환하여 출력하는 제3 단계를 포함하고, 상기 제1 단계는, 복수의 4:1 직렬변환기를 시분할하여 직렬화하며, 상기 직렬비율 데이터 신호에 의하여 N비트의 병렬데이터에 대한 직렬화 비율을 4배수의 정수로 설정가능한 것을 특징으로 한다.

상기 제1 단계는, 연속적인 펄스를 이용하여 해당 펄스가 1인 구간에서 데이터가 출력되어 직렬변환하는 것이 바람직하다.

상기 제1 단계는, 각 직렬변환기의 신호가 활성화될 때마다 출력을 토글하여 각 에지에 대해 시작시간신호로 스트로브 링크에 싣는 단계를 더 포함하는 것이 바람직하다.

복수의 1:4 병렬변환기중 각 4:1 직렬변환기의 스트로브 신호로부터 기준시간신호를 축출하여 전송된 직렬데이터를 다수의 1:4 병렬변환기를 통해 변환하여 출력하는 것이 바람직하다.

상기 제3 단계는, 스트로브 링크의 에지를 세 개의 TFF를 이용하여 축출하여 각 병렬변환기의 기준시간으로 사용하는 것이 바람직하다.

상기와 같이 본 발명에 따른 고속 직렬-병렬 변환시스템 및 방법에 의하면, 외부로부터 전송된 N비트 병렬데이터를 N:1의 비율로 직렬변환 할 시 N을 여러 가지 정수로 설정 가능(Configurable)하며, N이 16, 32 등으로 큰 수로 확장될 시에도 성능이 떨어지지 않고, 직렬-병렬변환이 가능하게 하여줌으로써, 데이터 하나당 윈도우 타임을 줄여 전체 직렬화 딜레이를 줄이고 링크의 밴드위스를 높이며, 데이터 직렬-병렬 변환에 강인성을 향상시킬 수 있다.

이하, 상기와 같이 구성된 고속 직렬-병렬 변환 시스템에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

도 1은 본 발명에 따른 고속 직렬-병렬 변환 시스템의 구성을 나타내는 블록 다이어그램이고, 도 2는 본 발명에 따른 고속 직렬-병렬 변환 시스템중 설정 가능한 직렬 변환기의 구성을 나타내는 블록 다이어그램이며, 도 3은 본 발명의 일실시예에 따른 4:1 직렬 변환기의 회로도이고, 도 4는 본 발명의 일 실시예에 따른 8개의 4:1 직렬 변환기 출력이 최종 출력 링크에 연결되는 시간 구간을 나타낸 파형도 이며, 도 5는 본 발명의 일 실시예에 따른 각 8개의 4:1 직렬 변환기의 STR신호가 0에서 1로 활성화될 때마다 토글되는 STR_OUT 신호를 나타낸 파형도이고, 도 6은 본 발명에 따른 고속 직렬-병렬 변환 시스템중 병렬 변환기의 구성을 나타내는 블록 다이어그램이며, 도 7은 본 발명에 따른 병렬 변환기의 동작 타이밍을 나타내는 파형도이다.

도 1에 나타난 바와 같이, 본 발명에 따른 고속 직렬-병렬 변환 시스템은 설정 가능한 N:1 직렬 변환부(10), 전송링크(20), 그리고 1:N 병렬 변환부(30)로 구성되어 있다.

상기 설정 가능한 N:1 직렬 변환부(10)는 복수의 직렬변환기를 포함하고, 스트로브 신호 및 외부로부터 전송된 N비트 병렬데이터를 멀티플렉싱하여 직렬데이터로 변환하여준다.

상기 전송링크(20)는 상기 직렬변환부로부터 변환된 상기 직렬데이터 및 상기 스트로브 신호를 전송하여준다.

상기 1:N 병렬 변환부(30)는 복수의 병렬변환기를 포함하고, 상기 전송링크로부터 전송된 상기 스트로브 신호 및 상기 직렬데이터를 N비트 병렬데이터로 변환하여준다.

여기서, 상기 N이 32일 경우, 센더(Sender)의 32비트 데이터는 직렬 변환기(Serializer)에서 32:1로 직렬 변환 되어 전송링크(20)를 통해 리시버(Receiver)쪽으로 전달되며, 리시버는 1:32로 병렬 변환하여 32비트로 복원된 원래의 데이터를 받는다.

또한, 상기와 같은 직렬-병렬 변환 기술을 적용한 경우에는 센더와 리시버 사이의 연결 링크는 32개가 아닌 1개(20)만 필요로 하게 된다.

도 2에 도시된 바와 같이, 본 발명에 따른 고속 직렬-병렬 변환 시스템중 설정 가능한 직렬 변환기의 구성에 대하여 32:1 직렬 변환기를 그 예로 하여 설명하자면, 상기 32:1 직렬변환기는 32비트 데이터 입력 신호 D[31:0]과 직렬화 비율을 설정하는 입력 신호 C[7:0], 그리고 직렬 변환이 언제 시작될지를 나타내는 스트로브 신호 STR을 포함한 입력 신호를 가지게 되며, 32:1로 직렬화된 링크와 병렬 변환을 위한 스트로브 신호 STR_OUT을 출력으로 내보낸다.

상기 스트로브 신호는 비동기(Asynchronous) 링크에서의 기준(request)신호와 같은 역할을 한다.

또한, 설정 가능한 32:1 직렬 변환기는 8개의 4:1 직렬 변환기(15)와 4:1 직렬 변환기 출력 8개를 하나의 직렬 링크로 이어주는 패스 게이트(P)로 이루어져 있다.

직렬 변환기의 기본 블록인 4:1 직렬 변환기(15)는 4개의 데이터를 1개의 직렬화된 데이터로 변환시키는 역할을 하여주게 된다.

도 3에 나타난 바와 같이, 도 2의 직렬변환기의 회로의 구성에 대하여 살펴보자면, 우선, 4:1 직렬 변환기는 입력 STR 신호가 0일 때는 출력을 내보내지 않다가, STR 신호가 0에서 1로 활성화되면 직렬 변환 과정을 시작하게 된다.

STR신호가 0->1로 변하는 것을 감지하여 약 300ps 폭을 가지는 펄스를 만들고, 이 후로 연속적으로 서로 겹치는 구간이 없는 4개의 펄스 신호 P0, P1, P2, P3가 만들어지게 되고, 이 펄스 신호들은 직렬 변환기 회로의 P0, P1, P2, P3 입력으로 들어가게 되며, 미리 준비된 데이터 D0, D1, D2, D3는 각각 P0, P1, P2, P3가 1인 구간에서만 출력으로 나감으로써 시간 멀티플렉싱이 수행되게 된다.

그러나, 한 데이터 비트가 차지하는 타임 윈도우, 즉, 펄스 폭이 좁을수록 빠르게 직렬 변환할 수 있지만, 너무 좁아지게 되면 병렬화하기 힘들어 지므로 충분한 폭이 보장되어야 한다.

4:1 직렬 변환기 ~SER 노드는 첫 번째 펄스에서는 ~D0 값을, 두 번째 펄스에서는 ~D1 값을, 세 번째 펄스에서는 ~D2 값을, 네 번째 펄스에서는 ~D3값을 출력하며, 이 노드에 인버터(16)를 추가한 SER가 최종 출력이 된다.

~SER 노드를 구동하는 트랜지스터는, 0에서 1로 풀 업(Pull-up)될 시에는 2개의 직렬 연결된 PMOS가 풀 업 소자로 사용되고, 1에서 0으로 풀 다운(Pull-down)될 시에는 2개의 NMOS가 풀다운 소자로 사용되므로, 딜레이 타임은 항상 게이트 1개와 같으며, PMOS와 NMOS 트랜지스터 사이징을 통해 풀 업과 풀 다운 딜레이 타임 사이의 밸런스를 쉽게 맞춰 줄 수 있다.

여기서, 상기 풀 업소자 및 상기 풀다운 소자는 데이터가 공급되는 노드와 ~SER 노드사이에 각각 연결되며, 각 턴온되는 동안의 상은 서로 반대가 된다.

이러한 특성은 최종 출력인 SER 신호 역시 펄스 신호에서 게이트 2개의 짧은 딜레이 후 유효한 직렬화된 데이터가 출력되며, 풀 업과 풀 다운 타임이 균형을 이 룸으로써 직렬화된 데이터 각 비트의 타임 윈도우가 펄스 간격 그대로 잘 유지될 수 있음을 뜻하며, 이것은 데이터 병렬화시 유리한 마진을 준다.

한편, 상기 4:1 직렬 변환기는 펄스를 이용하여 데이터를 직렬화 시키고 아웃풋 노드가 다이내믹(dynamic) 노드이기 때문에 펄스-다이내믹 직렬 변환기라고 부른다. 또한 제안된 4:1 펄스-다이내믹 변환기는 직렬 변환이 끝났을 때, 끝남을 알리는 DONE 스트로브 신호를 출력으로 내보낸다.

따라서, 8개의 4:1 직렬변환기로 구성된 전체 32:1 직렬 변환기의 동작을 설명하자면 다음과 같다.

우선 STR신호가 0->1로 활성화 되면 LSB(Least Significant Bit)쪽의 첫 번째 4:1 직렬 변환기가 동작하여 D<3:0>을 직렬 변환 시키고 그 링크 SER0는 패스 게이트(P)를 통해 최종 출력 SER_OUT으로 나가게 된다.

첫 번째 직렬 변환기의 동작이 끝나면 DONE0신호가 1로 활성화되고 이때 설정을 위한 입력 C[1]이 1이면, 두 번째 4:1 직렬 변환기의 스트로브 신호가 활성화되어 또 직렬화가 시작되고 이 링크가 최종 출력과 연결 된다.

하지만 반대로 C[1]값이 0이라면 두 번째 4:1 직렬 변환기는 동작하지 않게 된다. 이러한 방식으로 MSB(Most Significant Bit)쪽으로 직렬화가 진행되며, 설정을 위한 입력 C에 따라서 N:1의 직렬화 비율은 4:1, 8:1, 12:1, 16:1, 20:1, 24:1, 28:1, 32:1로 변할 수 있게 된다. 다음 표 1은 입력에 따른 직렬화 비율을 정리한 것이다.(실제 사용에서는 byte, half-word, word 데이터를 위한 8:1, 16:1, 32:1가 많이 쓰일 것이다.)

[표 1]

설정을 위한 입력 C[7:0]	직렬화 비율
00000001	4 : 1
00000011	8 : 1
00000111	12 : 1
00001111	16 : 1
00011111	20 : 1
00111111	24 : 1
01111111	28 : 1
11111111	32 : 1

한편, 높은 비율의 직렬 변환에 있어 기본 단위가 되는 4:1 직렬 변환 과정에서도 펄스를 이용한 펄스-다이내믹(dynamic) 4:1 직렬 변환기를 이용함으로써 성능을 높일 수 있게 된다.

그리고, 직렬-병렬 변환 회로의 직렬화 비율을 4:1, 8:1, 12:1, 16:1, 20:1, 24:1, 28:1, 32:1 등으로 4:1 단위로 설정 가능하게 함으로써, byte, half-word, word 등 여러 다른 타입의 데이터의 직렬 링크 전송을 가능하게 한다. 다음 표 2는 본 발명에 따른 직렬변환기의 성능 및 특징에 대하여 간략하게 수치로 나타낸 것이다.

[표 2]

	직렬변환기의 성능 및 특징
4:1 직렬 변환 시	(타임 윈도우/bit) * 4 = 350ps * 4 = 1.4ns
32:1 직렬 변환 시	1.4ns * 8 =11.2ns
직렬 링크의 밴드위드스	32bit / 11.2ns = 2.86 Gbps
직렬화 비율	4비트 단위로 설정 가능 4:1, 8:1, 12:1, 16:1, 20:1, 24:1, 28:1, 32:1

또한, 활성화된 각 4:1 직렬 변환기의 출력을 최종 출력으로 내보내기 위해 패스 게이트의 컨트롤 신호 SEL0 ~ SEL7 신호도 올바르게 정해져야 한다. 예를 들어, STR 신호가 0->1로 가면서부터 그 블록의 동작이 끝났음을 의미하는 DONE0 신호가 0->1로 갈 때까지는 D[3:0]을 입력으로 가지는 4:1 직렬 변환기의 출력 SER0가 최종 출력 라인인 SER_OUT과 연결 되어야 하며, STR · ~DONE0신호는 이 구간에서만 1이 되는 펄스로써, 이것은 패스 게이트(P)의 컨트롤 신호 SEL0로 쓰여 SER0와 SER_OUT을 연결시켜 준다.

한편, 다음 표 3은 패스 게이트(P)의 컨트롤 신호를 정리한 것이다.

[표 3]

패스 게이트 컨트롤 신호	Expression
SEL0	STR·~DONE0
SEL1	DONE0·~DONE1
SEL2	DONE1·~DONE2
SEL3	DONE2·~DONE3
SEL4	DONE3·~DONE4
SEL5	DONE4·~DONE5
SEL6	DONE5·~DONE6
SEL7	DONE6·~DONE7

도 4에 나타난 바와 같이, 본 발명의 일 실시예에 따른 8개의 4:1 직렬 변환기 출력이 최종 출력 링크에 연결되는 시간 구간을 설명하기로 한다.

직렬화된 데이터를 리시버 단에서 다시 병렬화를 시키기 위해서는 데이터 출력 링크 이외에 직렬화의 시작 시간 정보를 알려주는 스트로브 링크가 필요하게 되며, 이 출력 신호가 바로 STR_OUT 신호이다.

한편, 이는 비동기(Asynchronous) 링크에서 필요하게 되는 기준(request) 신호의 역할을 대체한다.

하지만, STR_OUT 신호가 32:1 직렬 변환 과정에서 시작 시 0->1로 변함으로써 리시버 단에 시간 정보를 알려 주게 된다면, 리시버 단에서는 일정 시간 간격으로 전송되어지는 직렬화된 데이터의 타이밍을 처음 시작으로부터 모두 알아내야 한다.

이렇게 되면 32:1 직렬 변환과 같이 직렬화 비율이 높을 시에는 많은 불확정성이 누적되어 직렬화된 데이터의 병렬화 과정에서 데이터 씽크가 어긋나 에러가 야기될 수 있다.

따라서 본 발명에서는, 하나의 STR_OUT 신호가 각 4:1 직렬 변환기(SER0~SER7)의 STR 신호의 타이밍 정보를 모두 가져 병렬화가 4비트 단위로 수행될 수 있도록 한다.

하나의 STR_OUT신호가 4:1 직렬 변환기 8개의 STR 신호를 가지고 있을 수 있도록, STR_OUT 신호는 각 4:1 직렬 변환기의 STR 신호가 0->1로 활성화 될 때마다 출력을 토글(toggle)시켜준다. (각 4:1 직렬 변환기의 STR 신호는 시간적으로 떨어져 있으므로 이것이 가능한다.)

도 5에 나타난 바와 같이, 본 발명의 일실시예에 따른 각 8개의 4:1 직렬 변환기의 STR신호가 0에서 1로 활성화 될 때마다 토글되는 STR_OUT 신호에 대하여 설명하자면, 결과적으로, STR_OUT 신호의 각 에지 신호(positive, negative 모두)는 각 4:1 직렬 변환기의 시작 시점의 정보를 담아, 병렬 변환 시에 4비트 마다 STR_OUT 신호의 에지 정보를 기준으로 병렬 변환을 가능하게 하여, 32:1 처럼 직렬화 비율이 높은 경우에도 병렬 변환 시에 생기는 불확정성을 4:1 변환의 불확정성으로 제한해 주는 효과를 주게 된다.

도 6에 나타난 바와 같이, 본 발명에 따른 고속 직렬-병렬 변환 시스템중 병렬 변환기의 구성을 설명하자면, 병렬변환기는 직렬 변환기의 직렬화된 데이터 링크와 스트로브 링크를 입력으로 받아 다시 32 비트의 병렬 데이터로 변환 시키는 역할을 한다.

상기 병렬변환기는 본 발명에 따른 직렬 변환기와 대칭적인 방법으로 1:4 병렬 변환기(1:4 DES) 8개로 이루어져 있으며, 각 1:4 병렬 변환기의 활성화 신호는 상기 병렬변환기에 입력된 스트로브 링크 신호인 STR_IN에서 축출된다.

상기에서 설명한 바와 같이, 스트로브 링크는 각 4:1 직렬 변환기의 시작 시점을 토글된 파형 정보에 담고 있으며, 도 6에서처럼 TFF(Toggle Flip-Flop)을 이용하여 각 에지(edge) 정보를 축출해낼 수 있다.

32:1 직렬 변환 시 출력된 STR_OUT 신호는 총 8번 토글되게 되며, 이것을 포지티브 에지(positive edge)에서 토글되는 P-TFF(Positive edge TFF, 35)와 네거티브 에지(negative edge)에서 토글되는 N-TFF(Negative edge TFF, 36) 3개를 조합하면 STR_OUT신호의 모든 에지를 시간 순서대로 축출해 내는 것이 가능하다.

즉, 1:32 병렬 변환 시 STR_IN신호로부터 TFF(Toggle Flip-Flop)을 이용하여 각 에지 정보를 축출하는데, STR_IN에서의 포지티브 에지에서 토글되는 P-TFF(35)와 네거티브 에지에서 토글되는 N-TFF(36)를 도7과 같이 배치하여줌으로써, STR_IN신호의 모든 에지를 시간 순서대로 축출하여 8개의 1:4 병렬변환기(37)를 이용하여 32비트의 병렬화된 데이터로 변환하여 출력해낼 수 있게 된다.

도 7은 본 발명에 따른 병렬 변환기의 동작 타이밍을 나타내는 파형도로서, 각 1:4 병렬 변환기의 활성화 신호는 1:4 병렬 변환기에 입력된 스트로브 링크 신호인 STR_IN에서 축출된다.

STR_IN에서의 각 포지티브 에지, 네거티브 에지를 시간순서대로 축출하여 4비트마다 병렬화된 데이터로 활성화시키고, 이에 의하여 직렬화된 데이터는 32비트의 병렬화된 데이터로 복원되어 출력하게 되는 것이다.

이하, 상기와 같이 구성된 본 발명에 따른 고속 직렬-병렬 변환 시스템을 이용하여 직렬-병렬 변환방법에 대하여 설명하기로 한다.

본 발명에 따른 고속 직렬-병렬 변환방법은, 직렬 비율 데이터 신호와 스트로브 신호를 이용하여 외부로부터 전송된 N비트 병렬데이터를 직렬데이터로 변환하여 출력하는 제1 단계와, 상기 출력된 직렬데이터와 상기 스트로브 신호를 전송링크를 통하여 전송하여주는 제2 단계와, 상기 전송된 직렬데이터를 상기 스트로브 신호를 통해 기준시간 신호를 축출하여 N비트의 병렬데이터로 변환하여 출력하는 제3 단계를 포함하고, 상기 제1 단계는, 복수의 4:1 직렬변환기를 시분할하여 직렬 화하며, 상기 직렬비율 데이터 신호에 의하여 N비트의 병렬데이터에 대한 직렬화 비율을 4배수의 정수로 설정가능한 것을 특징으로 한다.

상기 제1 단계는, 연속적인 펄스를 이용하여 해당 펄스가 1인 구간에서 데이터가 출력되어 직렬변환하며, 각 직렬변환기의 신호가 활성화될 때마다 출력을 토글하여 각 에지에 대해 시작시간신호로 스트로브 링크에 싣는 단계를 더 포함할 수 있다.

상기 제3 단계는 복수의 1:4 병렬변환기중 각 4:1 직렬변환기의 스트로브 신호로부터 기준시간신호를 축출하여 전송된 직렬데이터를 다수의 1:4 병렬변환기를 통해 변환하여 출력하는 것이 바람직하다.

또한, 상기 제3 단계는, 스트로브 링크의 에지를 세 개의 TFF를 이용하여 축출하여 각 병렬변환기의 기준시간으로 사용하는 것이 바람직하다.

도 8은 본 발명에 따른 직렬-병렬 변환방법을 나타내는 순서도이다. 도 8에 나타난 바와 같이, 직렬-병렬 변환방법은 외부로부터 전송된 N비트 병렬 데이터를 직렬데이터로 변환하는 데이터 직렬변환단계(S10)와, 상기 직렬 데이터와 스트로브신호를 전송링크를 통해 직렬로 전송하는 데이터 직렬 전송단계(S20)와, 상기 전송링크를 통해 전송된 직렬데이터를 병렬데이터로 변환하는 데이터 병렬변환단계(S30)를 포함하여 구성된다.

상기 데이터 직렬변환단계(S10)에서는 다수의 4:1 직렬변환기를 스트로브신호를 통하여 시분할하여 직렬화하고, 직렬비율 데이터 신호에 의하여 N비트의 병렬 데이터에 대한 직렬화비율을 4의 배수, 즉 4:1, 8:1, 12:1, 16:1, 20:1, 24:1, 28:1, 32:1로 설정할 수 있다.

또한, 패스게이트의 컨트롤 신호를 이용하여 활성화된 각 4:1 직렬변환기의 출력을 최종 출력으로 내보내게 된다.

상기 데이터 직렬 전송단계(S20)에서는, 데이터 전송링크를 통하여 직렬화된 데이터를 전송하여주고, 스트로브 링크를 통하여 직렬화의 시작시간 정보를 전송하여주게 된다.

상기 데이터 병렬변환단계(S30)에서는, 각 4:1 직렬변환기에 의하여 직렬화된 데이터와 각 신호의 타이밍 신호를 포함한 하나의 STR_OUT신호에 대하여 4비트 단위로 병렬화를 시키게 되는 것이다.

여기서, 각 4:1 직렬변환기 8개의 스트로브 신호를 포함한 하나의 STR_OUT신호는 각 에지 신호가 각 4:1 직렬변환기의 시작시점의 정보를 담고 있으므로, 병렬변환시에 입력신호인 스트로브 링크 신호(STR_IN)를 통해 각 1:4 병렬변환기를 활성화하여 4비트마다 병렬변환을 가능하게 하는 것이다.

따라서, 본 발명에서는 직렬화 비율이 32:1처럼 높아지는 경우에도, 4:1 직렬 변환기 8개를 이용 시분할 함으로써 각 출력단의 로드 캡을 줄이고 누적되는 타이밍 에러를 줄여, 한 번에 32:1 직렬 변환하는 방법에 비해 윈도우 타임을 줄여 빠르게 32:1 직렬 변환을 할 수 있고, 시간 멀티플렉싱을 위한 컨트롤 신호 발생이나 물리적인 구현상의 비대칭, 큰 로드 캡 등의 불확정성을 4:1 변환의 불확정성으로 제한하여줌으로써, 직렬-병렬 변환의 성능을 향상시켜주게 되는 것이다.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명에 따른 고속 직렬-병렬 변환 시스템의 구성을 나타내는 블록 다이어그램,

도 2는 본 발명에 따른 고속 직렬-병렬 변환 시스템중 설정 가능한 직렬 변환기의 구성을 나타내는 블록 다이어그램,

도 3은 본 발명의 일 실시예에 따른 4:1 직렬 변환기의 회로도,

도 4는 본 발명의 일 실시예에 따른 8개의 4:1 직렬 변환기 출력이 최종 출력 링크에 연결되는 시간 구간을 나타낸 파형도,

도 5는 본 발명의 일 실시예에 따른 각 8개의 4:1 직렬 변환기의 STR신호가 0에서 1로 활성화될 때마다 토글되는 STR_OUT 신호를 나타낸 파형도,

도 6은 본 발명에 따른 고속 직렬-병렬 변환 시스템중 병렬 변환기의 구성을 나타내는 블록 다이어그램,

도 7은 본 발명에 따른 병렬 변환기의 동작 타이밍을 나타내는 파형도,

도 8은 본 발명에 따른 직렬-병렬 변환방법을 나타내는 순서도이다.

Claims

복수의 직렬변환기를 포함하고, 스트로브 신호를 만들어 내며, 외부로부터 전송된 N비트 병렬데이터를 멀티플렉싱하여 직렬데이터로 변환하는 직렬변환부;

상기 직렬변환부로부터 변환된 상기 직렬데이터 및 상기 스트로브 신호를 전송하는 전송링크; 및

복수의 병렬변환기를 포함하고, 상기 전송링크로부터 전송된 상기 스트로브 신호를 이용하여 상기 전송링크로부터 전송된 상기 직렬데이터를 N비트 병렬데이터로 변환하는 병렬변환부;를 포함하고,

상기 직렬변환부는 복수의 4:1 직렬변환기를 시분할하여 직렬화하며, 직렬비율 데이터 신호에 의하여 상기 N비트의 병렬데이터에 대한 직렬화 비율을 4배수의 정수로 설정가능하며,

상기 병렬변환부는 전송링크의 스트로브 신호로부터 각 에지 정보를 축출하는 세 개의 TFF(Toggle Flip Flop)를 이용하여 출력신호의 모든 에지를 시간순서대로 축출하는, 고속 직렬-병렬 변환시스템.
제1항에 있어서,

상기 직렬변환기는,

데이터가 공급되는 노드와 출력노드사이에 연결되고, 복수의 클럭신호들중 대응하는 클럭신호에 응답하여 활성화되는 풀 업 소자; 및

데이터와 공급되는 노드와 출력노드사이에 연결되고, 복수의 클럭신호들중 대응하는 클럭신호에 응답하여 활성화되는 풀 다운 소자; 를 포함하고,

상기 풀 업 소자는 직렬로 연결된 2개의 P-MOS 트랜지스터들로 구성되고, 2개의 P-MOS 트랜지스터들은 대응하는 클럭신호들에 응답하여 적어도 일정시간동안 동시에 턴 온되고,

상기 풀다운 소자는 직렬로 연결된 2개의 N-MOS 트랜지스터들로 구성되고, 2개의 N-MOS 트랜지스터들은 대응하는 클럭신호들에 응답하여 적어도 일정시간동안 동시에 턴 온되는, 고속 직렬-병렬 변환시스템.
삭제
삭제
제2항에 있어서,

상기 N-MOS 트랜지스터들이 동시에 턴 온되는 동안의 클록신호와 상기 P-MOS 트랜지스터들이 동시에 턴 온되는 동안의 클록신호의 위상은 서로 반대인, 고속 직렬-병렬 변환시스템.
제1항에 있어서,

상기 직렬변환기는 연속적인 펄스를 이용하여 해당 펄스가 1인 구간에서 데이터가 출력되어 직렬변환하는, 고속 직렬-병렬 변환시스템.
제1항에 있어서,

상기 병렬변환부는 복수의 1:4 병렬변환기중 각 4:1 직렬변환기의 스트로브 신호로부터 기준시간신호를 축출하여 전송된 직렬데이터를 다수의 1:4 병렬변환기를 통해 변환하여 출력하는, 고속 직렬-병렬 변환시스템.
삭제
제1항에 있어서,

상기 전송링크는 직렬데이터를 전송하는 데이터 링크; 및 직렬변환의 시작시간 신호를 전송하는 스트로브 링크를 포함하는, 고속 직렬-병렬 변환시스템.
제1항 또는 제9항에 있어서,

상기 직렬변환부는 각 직렬변환기의 신호가 활성화될 때마다 출력을 토글하여 각 에지에 대해 시작시간신호로 스트로브 링크에 싣고,

상기 병렬변환부는 스트로브 링크의 에지를 세 개의 TFF를 이용하여 축출하여 각 병렬변환기의 기준시간으로 사용하는, 고속 직렬-병렬 변환시스템.
제1항의 고속 직렬-병렬 변환시스템을 이용한 고속 직렬-병렬 변환방법에 있어서,

직렬 비율 데이터 신호와 스트로브 신호를 이용하여 외부로부터 전송된 N비트 병렬데이터를 직렬데이터로 변환하여 출력하는 제1 단계;

상기 출력된 직렬데이터와 상기 스트로브 신호를 전송링크를 통하여 전송하여주는 제2 단계; 및

상기 전송된 직렬데이터를 상기 스트로브 신호를 통해 기준시간 신호를 축출하여 N비트의 병렬데이터로 변환하여 출력하는 제3 단계;를 포함하고,

상기 제1 단계는,

복수의 4:1 직렬변환기를 시분할하여 직렬화하며, 상기 직렬비율 데이터 신호에 의하여 N비트의 병렬데이터에 대한 직렬화 비율을 4배수의 정수로 설정가능하며,

상기 제3 단계는,

스트로브 링크의 에지를 세 개의 TFF를 이용하여 축출하여 각 병렬변환기의 기준시간으로 사용하는, 고속 직렬-병렬 변환방법.
제11항에 있어서,

상기 제1 단계는,

연속적인 펄스를 이용하여 해당 펄스가 1인 구간에서 데이터가 출력되어 직렬변환하는, 고속 직렬-병렬 변환방법.
제11항에 있어서,

상기 제1 단계는,

각 직렬변환기의 신호가 활성화될 때마다 출력을 토글하여 각 에지에 대해 시작시간신호로 스트로브 링크에 싣는 단계를 더 포함하는, 고속 직렬-병렬 변환방법.
제11항에 있어서,

복수의 1:4 병렬변환기중 각 4:1 직렬변환기의 스트로브 신호로부터 기준시간신호를 축출하여 전송된 직렬데이터를 다수의 1:4 병렬변환기를 통해 변환하여 출력하는, 고속 직렬-병렬 변환방법.
삭제