KR20160017569A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20160017569A
KR20160017569A KR1020140101320A KR20140101320A KR20160017569A KR 20160017569 A KR20160017569 A KR 20160017569A KR 1020140101320 A KR1020140101320 A KR 1020140101320A KR 20140101320 A KR20140101320 A KR 20140101320A KR 20160017569 A KR20160017569 A KR 20160017569A
Authority
KR
South Korea
Prior art keywords
data
output
internal
input
unit
Prior art date
Application number
KR1020140101320A
Other languages
English (en)
Inventor
최준우
백창기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140101320A priority Critical patent/KR20160017569A/ko
Priority to US14/526,932 priority patent/US20160042772A1/en
Publication of KR20160017569A publication Critical patent/KR20160017569A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체 장치는 제어신호에 응답하여 제1 데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 데이터를 제1 출력데이터로 전달하거나 제2 데이터로부터 생성되는 전달데이터를 상기 제1 출력데이터로 전달하여 제1 패드를 통해 출력하는 제1 입출력부 및 상기 내부클럭에 동기 되어 상기 전달데이터를 생성하고, 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 제2 데이터를 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 제2 입출력부를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다.
반도체 장치는 리드 동작과 라이트 동작을 수행함으로써 데이터를 입출력한다. 리드동작은 메모리 뱅크에 저장된 데이터를 입출력 라인과 연결된 내부회로를 통해 전송하고, 전송된 데이터를 데이터 패드를 통해 외부로 출력하는 동작을 의미한다, 그리고, 라이트 동작은 데이터 패드를 통해 입력된 데이터를 입출력 라인과 연결된 내부회로들을 통해 전송하고, 전송된 데이터를 메모리 뱅크에 저장하는 동작을 의미한다. 즉, 반도체 장치에 있어서 외부와 반도체 장치 사이의 데이터는 데이터 패드와 연결된 내부회로를 통해 이루어 진다.
이와 같은 반도체 장치의 내부회로들을 테스트하기 위해서는 반도체 장치가 리드 동작과 라이트 동작을 수행하여 데이터 패드를 통해 데이터를 입출력 하고, 데이터의 로직레벨을 감지함으로써 내부회로의 불량 여부를 테스트한다.
하지만, 최근 반도체 메모리 장치가 고용량화 및 고집적화됨에 따라 칩사이즈(chip size)가 커지게 됨에 따라 반도체 장치에 구비되는 내부회로들의 불량 여부를 판단하는 테스트시간(test time)이 증가하고 있다.
본 발명은 공유된 패드를 통해 데이터 입출력 경로에 구비된 다수의 내부회로들을 테스트할 수 있는 반도체 장치를 제공한다.
이를 위해 본 발명은 제어신호에 응답하여 제1 데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 데이터를 제1 출력데이터로 전달하거나 제2 데이터로부터 생성되는 전달데이터를 상기 제1 출력데이터로 전달하여 제1 패드를 통해 출력하는 제1 입출력부 및 상기 내부클럭에 동기 되어 상기 전달데이터를 생성하고, 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 제2 데이터를 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 제2 입출력부를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 제어신호에 응답하여 제1 데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 데이터를 제1 출력데이터로 전달하거나 상기 제1 데이터와 제2 데이터로부터 생성되는 전달데이터를 비교하여 상기 제1 출력데이터를 생성하여 제1 패드를 통해 출력하는 제1 입출력부 및 상기 내부클럭에 동기 되어 상기 전달데이터를 생성하고, 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 제2 데이터를 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 제2 입출력부를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 제1 데이터를 래치하고, 래치된 상기 제1 데이터를 제1 내부데이터로 전달하는 제1 입출력부, 제2 데이터를 래치하고, 래치된 상기 제2 데이터를 제2 내부데이터로 전달하는 제2 입출력부 및 제어신호에 응답하여 상기 제1 내부데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 내부데이터를 제1 출력데이터로 전달하거나 상기 제2 내부데이터를 상기 제1 출력데이터로 전달하여 제1 패드를 통해 출력하는 데이터전달부를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 제1 데이터를 래치하고, 래치된 상기 제1 데이터를 제1 내부데이터로 전달하는 제1 입출력부, 제2 데이터를 래치하고, 래치된 상기 제2 데이터를 제2 내부데이터로 전달하는 제2 입출력부 및 제어신호에 응답하여 상기 제1 내부데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 내부데이터를 제1 출력데이터로 전달하거나, 상기 제1 내부데이터와 상기 제2 내부데이터를 비교하여 상기 제1 출력데이터를 생성하여 제1 패드를 통해 출력하는 데이터전달부를 포함하는 반도체 장치를 제공한다.
본 발명에 의하면 공유된 패드를 통해 데이터 입출력 경로에 구비된 다수의 내부회로들을 테스트함으로써 테스트시간을 감소할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체 장치의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체 장치에 포함된 제1 입출력부의 구성을 도시한 블럭도이다.
도 3 은 도 1에 도시된 반도체 장치에 포함된 제2 입출력부의 구성을 도시한 블럭도이다.
도 4 는 본 발명의 또 다른 실시예에 따른 제1 입출력부의 구성을 도시한 블럭도이다.
도 5 는 본 발명의 또 다른 실시예에 따른 반도체 장치의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 반도체 장치의 구성을 도시한 블럭도이다.
도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치는 메모리영역(10), 제1 입출력부(20), 제2 입출력부(30), 제1 패드(40) 및 제2 패드(50)로 구성된다.
메모리영역(10)은 다수의 메모리셀을 포함하고 리드동작을 수행하여 제1 데이터(D<1>) 및 제2 데이터(D<2>)를 생성한다. 여기서, 메모리영역(10)에서 테스트모드에 진입하여 리드동작 시 생성되는 제1 데이터(D<1>) 및 제2 데이터(D<2>)의 로직레벨은 동일할 로직레벨로 생성되는 것이 바람직하다.
제1 입출력부(20)는 제어신호(CON)가 디스에이블되는 경우 내부클럭(ICLK)에 동기 되어 제1 데이터(D<1>)를 제1 출력데이터(DO<1>)로 전달하고, 제어신호(CON)가 인에이블되는 경우 내부클럭(ICLK)에 동기 되어 제2 데이터(D<2>)로부터 생성되는 전달데이터(TD)를 제1 출력데이터(D0<1>)로 전달하며, 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다. 여기서, 제어신호(CON)는 테스트모드에 진입하는 경우 인에이블되는 신호이고, 내부클럭(ICLK)은 외부장치와 동기 되어 데이터를 입출력하기 위한 신호이다.
제2 입출력부(20)는 테스트모드에서 내부클럭(ICLK)에 동기 되어 제2 데이터(D<2>)를 입력 받아 전달데이터(TD)를 생성하고, 테스트모드에서 벗어나는 경우 제2 데이터(D<2>)를 제2 출력데이터(DO<2>)로 전달하며, 제2 출력데이터(DO<2>)를 제2 패드(50)를 통해 외부로 출력한다.
도 2를 참고하면, 제1 입출력부(20)는 제1 래치부(21), 선택부(22) 및 제1 버퍼부(23)로 구성된다.
제1 래치부(21)는 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
선택부(22)는 제어신호(CON)가 로직로우레벨로 디스에이블되는 경우 제1 내부데이터(ID<1>)를 선택데이터(SD)로 전달하고, 제어신호(CON)가 로직하이레벨로 인에이블되는 경우 전달데이터(TD)를 선택데이터(SD)로 전달한다.
제1 버퍼부(23) 내부클럭(ICLK)에 동기 되어 선택데이터(SD)를 버퍼링하여 제1 출력데이터(DO<1>)를 생성하고, 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다.
여기서, 제1 입출력부(20)에 구비되는 제1 래치부(21), 선택부(22) 및 제1 버퍼부(23)가 정상동작하는 경우 제1 패드(40)를 통해 출력되는 제1 출력데이터(DO<1>)의 로직레벨은 로직하이레벨로 생성된다. 그리고, 제1 출력데이터(DO<1>)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
도 3을 참고하면, 제2 입출력부(30)는 제2 래치부(31) 및 제2 버퍼부(32)로 구성된다.
제2 래치부(31)는 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 전달데이터(TD)로 출력한다.
제2 버퍼부(32)는 테스트모드에서 벗어나는 경우 내부클럭(ICLK)에 동기 되어 전달데이터(TD)를 제2 출력데이터(DO<2>)로 전달하고, 제2 출력데이터(DO<2>)를 제2 패드(50)를 통해 외부로 출력한다. 여기서, 제2 버퍼부(32)는 테스트모드에서 디스에이블되어 제2 출력데이터(DO<2>)를 생성하지 않도록 구현되는 것이 바람직하다. 또한, 제2 래치부(31)가 정상동작하는 경우 전달데이터(TD)의 로직레벨은 로직하이레벨로 생성되고, 전달데이터(TD)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 제1 입출력부(20a)의 구성을 도시한 블럭도이다.
도 4를 참고하면, 제1 입출력부(20a)는 제3 래치부(24), 비교부(25) 및 제3 버퍼부(26)로 구성된다.
제3 래치부(24)는 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
비교부(25)는 제어신호(CON)가 로직로우레벨로 디스에이블되는 경우 제1 내부데이터(ID<1>)를 비교데이터(CD)로 전달하고, 제어신호(CON)가 로직하이레벨로 인에이블되는 경우 제1 내부데이터(ID<1>)와 전달데이터(TD)를 비교하여 비교데이터(CD)를 생성한다.
제3 버퍼부(26) 내부클럭(ICLK)에 동기 되어 비교데이터(CD)를 제1 출력데이터(DO<1>)로 전달하고, 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다.
여기서, 제1 입출력부(20a)에 구비되는 제3 래치부(24), 비교부(25), 제3 버퍼부(26) 및 제2 입출력부(30)에 구비되는 제2 래치부(31)가 정상동작하는 경우 제1 패드(40)를 통해 출력되는 제1 출력데이터(DO<1>)의 로직레벨은 로직하이레벨로 생성된다. 그리고, 제1 출력데이터(DO<1>)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
즉, 본 발명의 또 다른 실시예에 따른 제1 입출력부(20a)는 제어신호(CON)가 로직로우레벨로 디스에이블되는 경우 내부클럭(ICLK)에 동기 되어 제1 데이터(D<1>)를 제1 출력데이터(DO<1>)로 전달하고, 제어신호(CON)가 로직하이레벨로 인에이블되는 경우 내부클럭(ICLK)에 동기 되어 제1 데이터(D<1>)와 전달데이터(TD)를 비교하여 제1 출력데이터(D0<1>)를 생성하며, 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체 장치의 동작을 도 1 내지 도 4를 참고하여 설명하되, 제1 입출력부(20)가 제1 데이터(D<1>) 또는 전달데이터(TD)를 제1 패드(40)를 통해 출력하는 동작과 제1 입출력부(20a)가 제1 데이터(D<1>)와 전달데이터(TD)를 비교하여 제1 패드(40)로 출력하는 동작을 나누어 설명하면 다음과 같다.
우선, 테스트모드에서 벗어나 제1 입출력부(20)가 제1 데이터(D<1>)를 제1 패드(40)로 출력하는 동작을 설명하면 다음과 같다.
메모리영역(10)은 리드동작을 수행하여 로직하이레벨의 제1 데이터(D<1>) 및 로직하이레벨의 제2 데이터(D<2>)를 생성한다.
제1 입출력부(20)의 제1 래치부(21)는 로직하이레벨의 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(30)의 제2 래치부(31)는 로직하이레벨의 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 전달데이터(TD)로 출력한다.
제1 입출력부(20)의 선택부(22)는 제어신호(CON)가 로직로우레벨로 디스에이블되므로 로직하이레벨의 제1 내부데이터(ID<1>)를 선택데이터(SD)로 전달한다.
제1 입출력부(20)의 제1 버퍼부(23) 내부클럭(ICLK)에 동기 되어 로직하이레벨의 선택데이터(SD)를 버퍼링하여 로직하이레벨의 제1 출력데이터(DO<1>)를 생성하고, 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다.
제2 입출력부(30)의 제2 버퍼부(32)는 내부클럭(ICLK)에 동기 되어 로직하이레벨의 전달데이터(TD)를 제2 출력데이터(DO<2>)로 전달하고, 로직하이레벨의 제2 출력데이터(DO<2>)를 제2 패드(50)를 통해 외부로 출력한다.
다음으로, 테스트모드에 진입하여 제1 입출력부(20)가 전달데이터(TD)를 제1 패드(40)로 출력하는 동작을 설명하면 다음과 같다.
메모리영역(10)은 리드동작을 수행하여 로직하이레벨의 제1 데이터(D<1>) 및 로직하이레벨의 제2 데이터(D<2>)를 생성한다.
제1 입출력부(20)의 제1 래치부(21)는 로직하이레벨의 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(30)의 제2 래치부(31)는 로직하이레벨의 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 전달데이터(TD)로 출력한다.
제1 입출력부(20)의 선택부(22)는 제어신호(CON)가 로직하이레벨로 인에이블되므로 전달데이터(TD)를 선택데이터(SD)로 전달한다.
제1 입출력부(20)의 제1 버퍼부(23) 내부클럭(ICLK)에 동기 되어 로직하이레벨의 선택데이터(SD)를 버퍼링하여 로직하이레벨의 제1 출력데이터(DO<1>)를 생성하고, 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다.
제2 입출력부(30)의 제2 버퍼부(32)는 디스에이블되어 제2 출력데이터(DO<2>)를 생성하지 않는다.
다음으로, 테스트모드에 진입하여 제1 입출력부(20a)가 제1 데이터(D<1>)와 전달데이터(TD)를 비교하여 제1 패드(40)로 출력하는 동작을 설명하면 다음과 같다.
메모리영역(10)은 리드동작을 수행하여 로직하이레벨의 제1 데이터(D<1>) 및 로직하이레벨의 제2 데이터(D<2>)를 생성한다.
제1 입출력부(20a)의 제3 래치부(24)는 로직하이레벨의 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(30)의 제2 래치부(31)는 로직하이레벨의 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 전달데이터(TD)로 출력한다.
제1 입출력부(20a)의 비교부(25)는 제어신호(CON)가 로직하이레벨로 인에이블되므로 로직하이레벨의 제1 내부데이터(ID<1>)와 로직하이레벨의 전달데이터(TD)를 비교하여 로직하이레벨의 비교데이터(CD)를 생성한다. 여기서, 비교부(25)는 제1 내부데이터(ID<1>)와 전달데이터(TD)의 로직레벨이 동일하므로 로직하이레벨의 비교데이터(CD)를 생성한다.
제1 입출력부(20a)의 제3 버퍼부(26) 내부클럭(ICLK)에 동기 되어 로직하이레벨의 비교데이터(CD)를 제1 출력데이터(DO<1>)로 전달하고, 로직하이레벨의 제1 출력데이터(DO<1>)를 제1 패드(40)를 통해 외부로 출력한다.
제2 입출력부(30)의 제2 버퍼부(32)는 디스에이블되어 제2 출력데이터(DO<2>)를 생성하지 않는다.
이와 같이 구성된 반도체 장치는 공유되는 제1 패드(40)를 통해 출력되는 제1 출력데이터(DO<1>)의 로직레벨을 확인하여 제1 입출력부(20)에 구비되는 내부회로들과 제2 입출력부(30)에 구비되는 내부회로들을 테스트함으로써 테스트시간을 감소할 수 있다.
도 5 는 본 발명의 다양한 실시예에 따른 반도체 장치의 구성을 도시한 블럭도이다.
도 5를 참고하면, 본 발명의 다양한 실시예에 따른 반도체 장치는 메모리영역(100), 제1 입출력부(200), 제2 입출력부(300), 데이터전달부(400), 버퍼부(500), 제1 패드(600) 및 제2 패드(700)로 구성된다.
메모리영역(100)은 다수의 메모리셀을 포함하고 리드동작을 수행하여 제1 데이터(D<1>) 및 제2 데이터(D<2>)를 생성한다. 여기서, 메모리영역(100)에서 테스트모드에 진입하여 리드동작 시 생성되는 제1 데이터(D<1>) 및 제2 데이터(D<2>)의 로직레벨은 동일할 로직레벨로 생성되는 것이 바람직하다.
제1 입출력부(200)는 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(300)는 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2)를 제2 내부데이터(ID<2>)로 출력한다.
데이터전달부(400)는 제어신호(CON)가 디스에이블되는 경우 내부클럭(ICLK)에 동기 되어 제1 내부데이터(ID<1>)를 제1 출력데이터(DO<1>)로 전달하고, 제어신호(CON)가 인에이블되는 경우 내부클럭(ICLK)에 동기 되어 제2 내부데이터(ID<2>)를 제1 출력데이터(D0<1>)로 전달하며, 제1 출력데이터(DO<1>)를 제1 패드(600)를 통해 외부로 출력한다.
여기서, 데이터전달부(400)는 제어신호(CON)가 디스에이블되는 경우 내부클럭(ICLK)에 동기 되어 제1 내부데이터(ID<1>)를 제1 출력데이터(DO<1>)로 전달하고, 제어신호(CON)가 인에이블되는 경우 내부클럭(ICLK)에 동기 되어 제1 내부데이터(ID<1>)와 제2 내부데이터(ID<2>)를 비교하여 제1 출력데이터(D0<1>)를 생성하며, 제1 출력데이터(DO<1>)를 제1 패드(600)를 통해 외부로 출력하도록 구현될 수 있다. 또한, 제1 입출력부(200), 데이터전달부(400) 및 제2 입출력부(300)가 정상동작하는 경우 제1 패드(600)를 통해 출력되는 제1 출력데이터(DO<1>)의 로직레벨은 로직하이레벨로 생성된다. 그리고, 제1 출력데이터(DO<1>)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
버퍼부(500)는 테스트모드에서 벗어나는 경우 제2 내부데이터(ID<2>)를 제2 출력데이터(DO<2>)로 전달하고, 제2 출력데이터(DO<2>)를 제2 패드(700)를 통해 외부로 출력한다. 여기서, 버퍼부(500)는 테스트모드에서 디스에이블되어 제2 출력데이터(DO<2>)를 생성하지 않도록 구현되는 것이 바람직하다. 그리고, 제2 입출력부(300) 및 버퍼부(500)가 정상동작하는 경우 제2 패드(700)를 통해 출력되는 제2 출력데이터(DO<2>)의 로직레벨은 로직하이레벨로 생성되고, 제2 출력데이터(DO<2>)의 로직레벨은 실시예에 따라 다양하게 설정될 수 있다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체 장치의 동작을 도 5를 참고하여 설명하되, 데이터전달부(400)가 제1 내부데이터(ID<1>) 또는 제2 내부데이터(ID<2>)를 제1 패드(600)를 통해 출력하는 동작과 데이터전달부(400)가 제1 내부데이터(ID<1>)와 제2 내부데이터(ID<2>)를 비교하여 제1 패드(600)로 출력하는 동작을 나누어 설명하면 다음과 같다.
우선, 테스트모드에서 벗어나 데이터전달부(400)가 제1 내부데이터(ID<1>)를 제1 패드(400)를 통해 출력하는 동작을 설명하면 다음과 같다.
메모리영역(100)은 리드동작을 수행하여 로직하이레벨의 제1 데이터(D<1>) 및 로직하이레벨의 제2 데이터(D<2>)를 생성한다.
제1 입출력부(200)는 로직하이레벨의 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(300)는 로직하이레벨의 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 제2 내부데이터(ID<2>)로 출력한다.
데이터전달부(400)는 제어신호(CON)가 로직로우레벨로 디스에이블되므로 내부클럭(ICLK)에 동기 되어 로직하이레벨의 제1 내부데이터(ID<1>)를 제1 출력데이터(DO<1>)로 전달하고, 로직하이레벨의 출력데이터(DO<1>)를 제1 패드(600)를 통해 외부로 출력한다.
버퍼부(500)는 내부클럭(ICLK)에 동기 되어 로직하이레벨의 제2 내부데이터(ID<2>)를 제2 출력데이터(DO<2>)로 전달하고, 로직하이레벨의 제2 출력데이터(DO<2>)를 제2 패드(700)를 통해 외부로 출력한다.
다음으로, 테스트모드에 진입하여 데이터전달부(400)가 제2 내부데이터(ID<2>)를 제1 패드(600)를 통해 출력하는 동작을 설명하면 다음과 같다.
메모리영역(100)은 리드동작을 수행하여 로직하이레벨의 제1 데이터(D<1>) 및 로직하이레벨의 제2 데이터(D<2>)를 생성한다.
제1 입출력부(200)는 로직하이레벨의 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(300)는 로직하이레벨의 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 제2 내부데이터(ID<2>)로 출력한다.
데이터전달부(400)는 제어신호(CON)가 로직하이레벨로 인에이블되므로 내부클럭(ICLK)에 동기 되어 로직하이레벨의 제2 내부데이터(ID<2>)를 제1 출력데이터(DO<1>)로 전달하고, 로직하이레벨의 출력데이터(DO<1>)를 제1 패드(600)를 통해 외부로 출력한다.
버퍼부(500)는 디스에이블되어 제2 출력데이터(DO<2>)를 생성하지 않는다.
다음으로, 테스트모드에 진입하여 데이터전달부(400)가 제1 내부데이터(ID<1>)와 제2 내부데이터(ID<2>)를 비교하여 제1 패드(600)를 통해 출력하는 동작을 설명하면 다음과 같다.
메모리영역(100)은 리드동작을 수행하여 로직하이레벨의 제1 데이터(D<1>) 및 로직하이레벨의 제2 데이터(D<2>)를 생성한다.
제1 입출력부(200)는 로직하이레벨의 제1 데이터(D<1>)를 래치하고, 래치된 제1 데이터(D<1>)를 제1 내부데이터(ID<1>)로 출력한다.
제2 입출력부(300)는 로직하이레벨의 제2 데이터(D<2>)를 래치하고, 래치된 제2 데이터(D<2>)를 제2 내부데이터(ID<2>)로 출력한다.
데이터전달부(400)는 제어신호(CON)가 로직하이레벨로 인에이블되므로 내부클럭(ICLK)에 동기 되어 로직하이레벨의 제1 내부데이터(ID<1>)와 로직하이레벨의 제2 내부데이터(ID<2>)를 비교하여 로직하이레벨의 제1 출력데이터(DO<1>)를 생성하고, 로직하이레벨의 출력데이터(DO<1>)를 제1 패드(600)를 통해 외부로 출력한다. 여기서, 데이터전달부(400)는 제1 내부데이터(ID<1>)와 제2 내부데이터(ID<2>)의 로직레벨이 동일하므로 로직하이레벨의 제1 출력데이터(DO<1>)를 생성한다.
버퍼부(500)는 디스에이블되어 제2 출력데이터(DO<2>)를 생성하지 않는다.
이와 같이 구성된 반도체 장치는 공유되는 제1 패드(600)를 통해 출력되는 제1 출력데이터(DO<1>)의 로직레벨을 확인하여 제1 입출력부(200)와 제2 입출력부(300)를 테스트함으로써 테스트시간을 감소할 수 있다.
10. 메모리영역 20. 제1 입출력부
21. 제1 래치부 22. 선택부
23. 제1 버퍼부 24. 제3 래치부
25. 제4 래치부 26. 제3 버퍼부
30. 제2 입출력부 31. 제2 래치부
32. 제2 버퍼부 40. 제1 패드
50. 제2 패드
100. 메모리영역 200. 제1 입출력부
300. 제2 입출력부 400. 데이터전달부
500. 버퍼부 600. 제1 패드
700. 제2 패드

Claims (16)

  1. 제어신호에 응답하여 제1 데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 데이터를 제1 출력데이터로 전달하거나 제2 데이터로부터 생성되는 전달데이터를 상기 제1 출력데이터로 전달하여 제1 패드를 통해 출력하는 제1 입출력부; 및
    상기 내부클럭에 동기 되어 상기 전달데이터를 생성하고, 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 제2 데이터를 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 제2 입출력부를 포함하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 제어신호는 상기 테스트모드에 진입하는 경우 인에이블되는 신호인 반도체 장치.
  3. 제 1 항에 있어서, 상기 제1 입출력부는
    상기 제1 데이터를 래치하여 제1 내부데이터를 생성하는 제1 래치부;
    상기 제어신호가 인에이블되는 경우 상기 전달데이터를 선택데이터로 전달하고, 상기 제어신호가 디스에이블되는 경우 상기 제1 내부데이터를 상기 선택데이터로 전달하는 선택부; 및
    상기 내부클럭에 동기 되어 상기 선택데이터를 상기 제1 출력데이터로 전달하는 제1 버퍼부를 포함하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 제2 입출력부는
    상기 제2 데이터를 래치하여 상기 전달데이터를 생성하는 제2 래치부; 및
    상기 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 전달데이터를 상기 제2 출력데이터로 전달하는 제2 버퍼부를 포함하는 반도체 장치.
  5. 제 1 항에 있어서,
    다수의 메모리셀을 포함하고 상기 제1 데이터 및 상기 제2 데이터를 출력하는 메모리영역을 더 포함하는 반도체 장치.
  6. 제어신호에 응답하여 제1 데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 데이터를 제1 출력데이터로 전달하거나 상기 제1 데이터와 제2 데이터로부터 생성되는 전달데이터를 비교하여 상기 제1 출력데이터를 생성하여 제1 패드를 통해 출력하는 제1 입출력부; 및
    상기 내부클럭에 동기 되어 상기 전달데이터를 생성하고, 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 제2 데이터를 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 제2 입출력부를 포함하는 반도체 장치.
  7. 제 6 항에 있어서, 상기 제어신호는 상기 테스트모드에 진입하는 경우 인에이블되는 신호인 반도체 장치.
  8. 제 6 항에 있어서, 상기 제1 입출력부는
    상기 제1 데이터를 래치하여 제1 내부데이터를 생성하는 제1 래치부;
    상기 제어신호가 인에이블되는 경우 상기 제1 내부데이터와 상기 전달데이터를 비교하여 비교데이터를 생성하고, 상기 제어신호가 디스에이블되는 경우 상기 제1 내부데이터를 상기 비교데이터로 전달하는 비교부; 및
    상기 내부클럭에 동기 되어 상기 비교데이터를 버퍼링하여 상기 제1 출력데이터로 전달하는 제1 버퍼부를 포함하는 반도체 장치.
  9. 제 6 항에 있어서, 상기 제2 입출력부는
    상기 제2 데이터를 래치하여 상기 전달데이터를 생성하는 제2 래치부; 및
    상기 테스트모드에서 벗어나는 경우 상기 내부클럭에 동기 되어 상기 전달데이터를 상기 제2 출력데이터로 전달하는 제2 버퍼부를 포함하는 반도체 장치.
  10. 제 6 항에 있어서,
    다수의 메모리셀을 포함하고 상기 제1 데이터 및 상기 제2 데이터를 출력하는 메모리영역을 더 포함하는 반도체 장치.
  11. 제1 데이터를 래치하고, 래치된 상기 제1 데이터를 제1 내부데이터로 전달하는 제1 입출력부;
    제2 데이터를 래치하고, 래치된 상기 제2 데이터를 제2 내부데이터로 전달하는 제2 입출력부; 및
    제어신호에 응답하여 상기 제1 내부데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 내부데이터를 제1 출력데이터로 전달하거나 상기 제2 내부데이터를 상기 제1 출력데이터로 전달하여 제1 패드를 통해 출력하는 데이터전달부를 포함하는 반도체 장치.
  12. 제 11 항에 있어서, 상기 제어신호는 상기 테스트모드에 진입하는 경우 인에이블되는 신호인 반도체 장치.
  13. 제 11 항에 있어서,
    다수의 메모리셀을 포함하고 상기 제1 데이터 및 상기 제2 데이터를 출력하는 메모리영역; 및
    상기 내부클럭에 동기 되어 상기 제2 내부데이터를 입력 받아 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 버퍼부를 더 포함하는 반도체 장치.
  14. 제1 데이터를 래치하고, 래치된 상기 제1 데이터를 제1 내부데이터로 전달하는 제1 입출력부;
    제2 데이터를 래치하고, 래치된 상기 제2 데이터를 제2 내부데이터로 전달하는 제2 입출력부; 및
    제어신호에 응답하여 상기 제1 내부데이터를 입력 받아 내부클럭에 동기 되어 상기 제1 내부데이터를 제1 출력데이터로 전달하거나, 상기 제1 내부데이터와 상기 제2 내부데이터를 비교하여 상기 제1 출력데이터를 생성하여 제1 패드를 통해 출력하는 데이터전달부를 포함하는 반도체 장치.
  15. 제 14 항에 있어서, 상기 제어신호는 상기 테스트모드에 진입하는 경우 인에이블되는 신호인 반도체 장치.
  16. 제 14 항에 있어서,
    다수의 메모리셀을 포함하고 상기 제1 데이터 및 상기 제2 데이터를 출력하는 메모리영역; 및
    상기 내부클럭에 동기 되어 제2 내부데이터를 제2 출력데이터로 전달하여 제2 패드를 통해 출력하는 버퍼부를 더 포함하는 반도체 장치.
KR1020140101320A 2014-08-06 2014-08-06 반도체 장치 KR20160017569A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140101320A KR20160017569A (ko) 2014-08-06 2014-08-06 반도체 장치
US14/526,932 US20160042772A1 (en) 2014-08-06 2014-10-29 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140101320A KR20160017569A (ko) 2014-08-06 2014-08-06 반도체 장치

Publications (1)

Publication Number Publication Date
KR20160017569A true KR20160017569A (ko) 2016-02-16

Family

ID=55267894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101320A KR20160017569A (ko) 2014-08-06 2014-08-06 반도체 장치

Country Status (2)

Country Link
US (1) US20160042772A1 (ko)
KR (1) KR20160017569A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347307B2 (en) * 2017-06-29 2019-07-09 SK Hynix Inc. Skew control circuit and interface circuit including the same
US10410698B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Skew reduction of a wave pipeline in a memory device
KR20220165972A (ko) * 2021-06-09 2022-12-16 삼성전자주식회사 글로벌 입출력 라인들의 로드 제어를 위한 반도체 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633830A (en) * 1995-11-08 1997-05-27 Altera Corporation Random access memory block circuitry for programmable logic array integrated circuit devices
US7378867B1 (en) * 2002-06-04 2008-05-27 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
KR100628385B1 (ko) * 2005-02-11 2006-09-28 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
US7888966B1 (en) * 2010-03-25 2011-02-15 Sandisk Corporation Enhancement of input/output for non source-synchronous interfaces

Also Published As

Publication number Publication date
US20160042772A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
TWI673595B (zh) 半導體裝置之輸出時序控制電路及其方法
KR20180129969A (ko) 명령 지연 조절 회로를 포함하는 장치 및 방법
CN110574111B (zh) 半频命令路径
US9275700B2 (en) Semiconductor device
US10580467B2 (en) Memory interface and memory system including plurality of delay adjustment circuits shared by memory read and write circuits for adjusting the timing of read and write data signals
KR20090041005A (ko) 온 다이 터미네이션 제어 회로
KR20160017569A (ko) 반도체 장치
KR100557636B1 (ko) 클럭신호를 이용한 데이터 스트로브 회로
KR20150116031A (ko) 반도체 메모리 장치
KR101062777B1 (ko) 반도체 메모리 장치
US10204005B2 (en) Error detection circuit and semiconductor apparatus using the same
KR20160016126A (ko) 뱅크 제어 회로 및 이를 포함하는 반도체 메모리 장치
KR101132797B1 (ko) 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
KR100903364B1 (ko) 반도체 메모리장치
KR20140082196A (ko) 반도체 장치
US9082513B2 (en) Semiconductor devices and semiconductor systems including the same
US20150256184A1 (en) Semiconductor apparatus and semiconductor system including the same, and method of operating the same
KR20110121185A (ko) 반도체 메모리 장치
US9300282B2 (en) Semiconductor device and semiconductor system including the same
US20150187438A1 (en) Semiconductor memory apparatus and test method using the same
US10523215B2 (en) Semiconductor apparatus for performing clock phase synchronization, and an operating method thereof and semiconductor system using the same
US20150100814A1 (en) Semiconductor device and semiconductor systems including the same
US8953391B1 (en) Semiconductor apparatus
US9432010B2 (en) Buffer control circuit and multi-chip package including the same
US9311974B1 (en) Input/output strobe pulse control circuit and semiconductor memory device including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid