KR20120118423A - 방열 장치 및 그의 제조 방법 - Google Patents

방열 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120118423A
KR20120118423A KR1020120039228A KR20120039228A KR20120118423A KR 20120118423 A KR20120118423 A KR 20120118423A KR 1020120039228 A KR1020120039228 A KR 1020120039228A KR 20120039228 A KR20120039228 A KR 20120039228A KR 20120118423 A KR20120118423 A KR 20120118423A
Authority
KR
South Korea
Prior art keywords
region
metal layer
immediate
stress relaxation
semiconductor device
Prior art date
Application number
KR1020120039228A
Other languages
English (en)
Other versions
KR101380077B1 (ko
Inventor
요시타카 이와타
쇼고 모리
도모야 히라노
가즈히코 미나미
Original Assignee
쇼와 덴코 가부시키가이샤
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤, 가부시키가이샤 도요다 지도숏키 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20120118423A publication Critical patent/KR20120118423A/ko
Application granted granted Critical
Publication of KR101380077B1 publication Critical patent/KR101380077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20218—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant without phase change in electronic enclosures
    • H05K7/20254—Cold plates transferring heat from heat source to coolant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

후방 금속층 (16, 31) 은 복수 개의 응력 완화 공간 (17) 을 갖는다. 각각의 응력 완화 공간 (17) 은, 후방 금속층 (16, 31) 의 정면과 후면 중 적어도 하나를 개방시키도록 형성된다. 반도체 디바이스 (12) 의 바로 아래인 후방 금속층 (16, 31) 에서의 영역은 직하 영역 (A1) 으로 규정되고, 직하 영역 (A1) 에 대응하고 직하 영역과 동일한 치수를 갖는 직하 영역 (A1) 바깥쪽 영역이 비교 영역 (A21) 으로 규정된다. 직하 영역 (A1) 의 범위에서의 응력 완화 공간 (17) 의 체적은 비교 영역 (A21) 의 범위에 형성된 응력 완화 공간 (17) 의 체적 미만이다.

Description

방열 장치 및 그의 제조 방법{HEAT RADIATOR AND MANUFACTURING METHOD THEREOF}
본 발명은 회로 기판과 히트 싱크를 갖는 방열 장치에 관한 것이다. 또한, 본 발명은 방열 장치를 제조하는 방법에 관한 것이다.
종래에 공지된 반도체 장치는, 절연 기판인 세라믹 기판, 세라믹 기판의 정면에 결합되어 배선층으로서 작용하는 전방 금속판과 세라믹 기판의 후방에 결합되는 후방 금속판을 갖는다. 반도체 디바이스가 전방 금속판에 결합된다. 반도체 디바이스에 의해 발생된 열을 방사시키는 히트 싱크가 후방 금속판에 결합된다. 반도체 장치의 작동중 반도체 디바이스에 의해 발생된 열은 히트 싱크를 통해 방사된다. 히트 싱크의 방열 성능은, 연장된 시간 주기 동안 유지되는 것이 요망된다. 그러나, 반도체 장치에 대한 사용 조건에 따라서, 절연 기판과 히트 싱크 사이의 선팽창 계수 차이로 인하여 유발된 열 응력에 기인하여 세라믹 기판과 후방 금속판 사이 결합 부분에 균열이 형성될 수도 있다. 또한, 균열의 확장이 세라믹 기판으로부터의 후방 금속층의 박리를 유발하여 방열 성능이 저하될 수 있다.
이에 관하여, 예컨대, 일본 공개 특허 공보 제 2006-294699 호에는, 후방 금속판과 히트 싱크 사이에 위치된 응력 완화 부재를 갖는 반도체 장치가 개시되어 있다. 이 문헌에 따르면, 알루미늄 판이 응력 완화 부재로서 사용되고, 여기서 다수의 스루 홀이 두께 방향으로 신장되게 형성된다. 이러한 구조는 반도체 장치가 작동될 때 열 응력을 완화시킨다.
상기 문헌에 개시된 반도체 장치에서는, 알루미늄판에 형성된 스루 홀 때문에 후방 금속판과 히트 싱크 사이에 공기층이 형성된다. 공기는 알루미늄 보다 낮은 열전도도를 갖기 때문에, 반도체 디바이스에 의해 발생된 열은, 스루 홀이 형성된 알루미늄 판의 부분을 우회한 후에 히트 싱크에 도달한다. 즉, 스루 홀은 반도체 디바이스에 의해 발생된 열의 확산을 저지한다. 바꿔 말하면, 이 구조는 히트 싱크로의 열 전달을 저지하여, 냉각 효율을 저하시킨다.
따라서, 본 발명의 목적은, 반도체 장치의 작동중 발생되는 열 응력을 완화시키면서 반도체 디바이스에 의해 발생된 열의 확산을 촉진하는 방열 장치를 제공하는 것이다. 또한, 본 발명은 방열 장치의 제조 방법을 제공한다.
본 발명의 일 양태에 따르면, 회로 기판과 히트 싱크를 포함하는 방열 장치가 제공된다. 회로 기판은, 정면과 후면을 갖도록 형성된 절연 기판; 상기 절연 기판의 상기 정면에 결합되며, 반도체 디바이스가 결합될 수 있는 정면과 절연 기판에 결합되는 후면을 갖도록 형성된 전방 금속층; 및 절연 기판의 후면에 결합되며, 절연 기판에 결합되는 정면과 히트 싱크에 결합되는 후면을 갖도록 형성된 후방 금속층을 포함한다. 후방 금속층은 복수 개의 응력 완화 공간을 갖는다. 각각의 응력 완화 공간은 후방 금속층의 정면과 후면 중 적어도 하나를 개방하도록 형성된다. 반도체 디바이스 바로 아래인 후방 금속층의 영역이 직하 영역으로 규정되고, 직하 영역에 대응하고 직하 영역과 동일한 치수를 갖는 직하 영역 바깥쪽 영역이 비교 영역으로 규정될 때, 직하 영역의 범위에서의 응력 완화 공간의 체적은 비교 영역의 범위에 형성된 응력 완화 공간의 체적 미만이다.
이 구성에 따르면, 열 응력은 후방 금속층에 형성된 응력 완화 공간에 기인하여 완화된다. 또한, 후방 금속층의 직하 영역 범위의 열 전도도는 비교 영역의 열 전도도에 비해 개선된다. 따라서, 반도체 디바이스에 의해 발생된 열은, 반도체 디바이스 바로 아래 영역으로 용이하게 전달되며, 열의 확산은 저지되기가 쉽지 않다. 방열 장치는, 반도체 디바이스에 의해 발생된 열을 히트 싱크에 용이하게 전달할 수 있다. 그럼으로써, 방열 장치는 대량의 열이 발생되는 반도체 디바이스 바로 아래 영역에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형을 얻는다.
일 양태에 따르면, 직하 영역의 범위에서의 응력 완화 공간은, 직하 영역의 둘레 부분에 형성되고 직하 영역의 중앙 부분에는 형성되지 않는다. 비교 영역의 범위에서의 응력 완화 공간은, 비교 영역의 둘레 부분과 중앙 부분에 형성된다. 그럼으로써, 상기 직하 영역의 범위에서의 응력 완화 공간의 체적은 비교 영역의 범위에 형성된 응력 완화 공간의 체적 미만이다.
이 구성에 따르면, 응력 완화 공간은 후방 금속층의 직하 영역 범위의 둘레 부분에 형성된다. 응력 완화 공간은, 직하 영역의 둘레 부분 내부 영역인 직하 영역의 중앙 부분에 형성되지 않는다. 따라서, 후방 금속층의 직하 영역의 중앙 부분은 후방 금속층에서 중실체 (solid body) 이다. 즉, 반도체 디바이스의 중앙 부분과 히트 싱크는 적층 방향 사이에서 응력 완화 공간없이 서로 결합된다. 반도체 디바이스에서, 디바이스의 중앙 부분에 열이 대부분 집중된다. 그럼으로써, 반도체 디바이스에 의해 발생된 열이 그의 중앙 부분 바로 아래 부분에 가장 많은 양이 전달된다. 상기 구성에 따르면, 응력 완화 공간이 반도체 디바이스 바로 아래 부분에 형성되지 않기 때문에, 반도체 디바이스 바로 아래 부분에 전달된 열의 확산이 저지되기 쉽지 않아 열을 히트 싱크로 효율적으로 전달하게 된다. 즉, 방열 장치는 대량의 열이 발생되는 반도체 디바이스 바로 아래 영역에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형을 얻는다.
일 양태에 따르면, 절연 기판, 후방 금속층 및 히트 싱크는 경납재와 함께 결합된다. 직하 영역의 범위에서의 응력 완화 공간의 적어도 일부는 경납재로 충전된다. 그럼으로써, 직하 영역의 범위에서의 응력 완화 공간의 체적은 비교 영역의 범위에 형성된 응력 완화 공간의 체적 미만이다.
이 구성에 따르면, 후방 금속층이 절연 기판 또는 히트 싱크에 결합될 때, 응력 완화 공간에 유입되는 경납재가 조절된다. 이는, 비교 영역에서의 응력 완호 공간의 체적에 비해 직하 영역 범위의 응력 완화 공간의 체적을 감소시킨다.
일 양태에 따르면, 후방 금속층은 응력 완화 부재이다.
이 구성에 따르면, 회로 기판과 히트 싱크를 서로 결합하는 결합층은 응력 완화 부재로서 기능한다. 즉, 결합층이 또한 응력 완화 부재로서 작용한다. 따라서, 예컨대, 응력 완화 부재와 결합층은 별개로 형성될 필요 없다. 이는 부품의 수를 감소시킨다.
일 양태에 따르면, 후방 금속층은, 히트 싱크에 결합된 제 1 후방 금속층; 및 제 1 후방 금속층과 절연 기판 사이에 위치되며 제 1 후방 금속층과 절연 기판에 결합되는 제 2 후방 금속층을 포함한다. 응력 완화 공간은 제 1 후방 금속층에 형성된다.
이 구성에 따르면, 응력 완화 공간은 제 2 후방 금속층에 형성되지 않는다. 반도체 디바이스에 의해 발생된 열이 제 2 후방 금속층을 통해 제 1 후방 금속층에 전달된다. 응력 완화 공간이 제 2 후방 금속층에 형성되지 않기 때문에, 제 2 후방 금속층에 전달된 열이 확산되는 것이 저지되지 않고, 제 1 후방 금속층에 효과적으로 전달된다. 따라서, 방열 장치는 히트 싱크에 열을 효과적으로 전달할 수 있다.
본 발명의 다른 양태에 따르면, 회로 기판과 히트 싱크를 포함하는 방열 장치를 제조하는 방법이 제공된다. 회로 기판은, 정면과 후면을 갖도록 형성된 절연 기판; 절연 기판의 정면에 결합되며, 반도체 디바이스가 결합될 수 있는 정면과 절연 기판에 결합되는 후면을 갖도록 형성된 전방 금속층; 및 절연 기판의 후면에 결합되며, 절연 기판에 결합되는 정면과 히트 싱크에 결합되는 후면을 갖도록 형성된 후방 금속층을 포함한다. 후방 금속층은 복수 개의 응력 완화 공간을 갖는다. 반도체 디바이스 바로 아래인 후방 금속층의 영역이 직하 영역으로 규정되고, 직하 영역에 대응하고 직하 영역과 동일한 치수를 갖는 직하 영역 바깥쪽 영역이 비교 영역으로 규정될 때, 이 제조 방법은, 경납재를 준비하는 단계로서, 직하 영역의 범위 바깥쪽에서, 경납재는, 응력 완화 공간에 대응하는 공간을 가지며, 직하 영역의 범위 내에서, 경납재는 비교 영역에 형성된 체적 미만인 체적을 갖는 다른 공간을 갖는 경납재를 준비하는 단계; 경납재를 후방 금속층의 결합 계면에 배치하는 단계; 경납재를 용융 온도를 초과하는 온도로 가열하여 경납재를 용융시키는 단계; 및 용융된 경납재를 용융 온도 미만의 온도로 냉각하여 경화재를 굳히는 단계를 포함한다.
이 방법에 따르면, 후방 금속층의 직하 영역의 범위 내에 형성된 스루 홀은 경납재로 충전된다. 후방 금속층의 직하 영역의 범위에서의 열 전도도는 비교 영역의 열 전도도에 비해 개선된다. 따라서, 반도체 디바이스에 의해 발생된 열은, 반도체 디바이스 바로 아래 영역에 용이하게 전달되며, 열의 확산은 저지하기 쉽지 않다. 방열 장치는 반도체 디바이스에 의해 발생된 열을 히트 싱크에 용이하게 전달할 수 있다. 그럼으로써, 대량의 열이 발생되는 반도체 디바이스 바로 아래 영역에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형이 얻어진다.
일 양태에 따르면, 경납재를 준비하는 단계는, 경납재가 직하 영역의 범위에 있는 응력 완화 공간 중 적어도 하나의 공간의 일부 또는 전체 개구를 커버하고, 직하 영역의 범위 바깥쪽의 응력 완화 공간의 개구를 커버하지 않도록, 경납재를 형성하는 것을 포함한다.
이 방법에 따르면, 용융된 경납재가 용융되지 않은 경납재에 의해 커버되는 개구를 갖는 응력 완화 공간에 용이하게 진입한다. 또한, 용융된 경납재는 용융되지 않은 경납재에 의해 커버되지 않는 개구를 갖는 응력 완화 공간에 용이하게 진입하지 못한다. 따라서, 직하 공간 범위의 스루 홀은 대량의 경납재로 용이하게 충전된다.
본 발명의 다른 양태 및 이점은, 본 발명의 원리의 예로서 예시된 첨부도면과 함께 하기 명세서로부터 명확해질 것이다.
신규한 것으로 믿어지는 본 발명의 특징은, 특히 첨부의 특허청구범위에서 설명한다. 본 발명의 목적물과 이점과 함께 본 발명은, 첨부 도면과 함께 바람직한 실시형태의 하기 설명을 참조하여 가장 잘 이해될 수도 있다.
도 1 은 하기 도 2 의 A-A 선을 따라 취한 수직 단면도이며, 제 1 실시형태에 따른 반도체 장치인 반도체 모듈을 나타낸다.
도 2 는 도 1 에 도시된 반도체 디바이스와 후방 금속판 사이의 관계를 도시하는 평면도이다.
도 3 은 제 2 실시형태에 따른 반도체 모듈을 도시하는 수직 단면도이다.
도 4 는 도 3 에 도시된 후방 금속판와 경납재 사이의 관계를 도시하는 평면도이다.
도 5 는 도 3 에 도시된 반도체 모듈을 제조하는 절차의 도해이다.
도 6 은 변형된 실시형태에 따른 반도체 모듈을 나타내는 수직 단면도이다.
도 7(a) 내지 도 7(d) 는 변형된 실시형태에 따른 반도체 모듈을 각각 도시하는 확대된 부분 단면도이다.
이하, 도 1 및 도 2 를 참조하여 본 발명의 제 1 실시형태를 설명한다.
도 1 에 도시된 바와 같이, 본 실시형태에서 반도체 모듈 (10) 인 반도체 장치는, 회로 기판 (11) 과 히트 싱크 (13) 에 의해 형성되며, 반도체 모듈은 회로 기판 (11) 상에 결합된다. 히트 싱크 (13) 는 반도체 디바이스 (12) 의 대향측 상에서 회로 기판 (11) 에 결합된다. 본 실시형태에서, 도 1 에서 봤을 때 각각의 부품의 상부면은, 정면으로 규정되고, 하부면은 후면으로 규정된다. 회로 기판 (11) 은 세라믹 기판 (14), 경납재에 의해 세라믹 기판 (14) 의 정면에 결합되는 전방 금속판 (15), 경납재에 의해 세라믹 가판 (14) 의 후면에 결합되는 후방 금속판 (16) 을 포함한다. 즉, 전방 금속판 (15) 의 후면은 세라믹 기판 (14) 의 정면에 결합된다. 후방 금속판 (16) 의 정면은 세라믹 기판 (14) 의 후면에 결합된다. 전방 금속판 (15) 은, 반도체 디바이스 (12) 를 세라믹 기판 (14) 의 정면에 결합되게 하는 금속 회로판이다.
즉, 세라믹 기판 (14) 의 정면은, 반도체 디바이스 (12) 가 장착되는 장착면이다. 배선층으로서 기능하는 전방 금속판 (15) 은, 반도체 디바이스 (12) 의 장착면에 결합된다. 반도체 디바이스 (12) 는 연납 (solder) 층 (H) 을 통해 전방 금속판 (15) 에 결합된다. 반도체 디바이스 (12) 로서, 예컨대, 절연 게이트 양극성 트랜지스터(Insulated gate bipolar transistor, IGBT) 또는 다이오드가 사용된다.
다른 한편으로, 후방 금속판 (16) 은 세라믹 기판 (14) 과 히트 싱크 (13) 를 서로 결합시키는 결합층으로서 기능한다.
세라믹 기판 (14) 은, 예컨대 알루미늄 질화물, 알루미나, 또는 실리콘 질화물로 형성되는 절연 기판이다. 전방 금속판 (15) 과 후방 금속판 (16) 은 순수 알루미늄 또는 구리로 형성된다. 선형으로 신장하는 냉매 통로 (13a) 가 히트 싱크 (13) 내에 규정된다. 본 실시형태에서, 회로 기판 (11) 과 히트 싱크 (13) 는 방열 장치 (1) 를 형성한다. 반도체 디바이스 (12) 는 연납에 의해 방열 장치 (1) 에 결합되어, 방열 장치 (1) 와 반도체 디바이스 (12) 가 반도체 모듈 (10) 을 형성한다.
이하, 후방 금속판 (16) 에 대해 기술한다. 도 2 에 도시된 바와 같이, 스루 홀 (17) 이 후방 금속판 (16) 내에 형성된다. 각각의 스루 홀 (17) 은 응력 완화 공간으로서 기능한다. 각각의 스루 홀 (17) 은 후방 금속판 (16) 의 두께 방향, 즉 세라믹 기판 (14) 과 후방 금속판 (16) 이 적층되는 방향으로 신장한다. 즉, 스루 홀 (17) 은 각각 후방 금속판 (16) 의 정면 및 후면 상에 개구를 갖는다. 스루 홀 (17) 이 실질적으로 동일한 크기를 갖기 때문에, 응력 완화 공간은 동일한 체적을 갖는다.
스루 홀 (17) 에 대해 기술한다. 도 2 에서 2 개의 짧은 대쉬선에 교대로 배치된 1 개의 긴 대쉬선으로 형성된 선으로 둘러싸인 직사각형 영역은, 직하 (directly below) 영역 (A1) 이며, 반도체 디바이스 (12) 에 대응하는 후방 금속판 (16) 상의 영역이다. 직하 영역 (A1) 의 둘레 가장자리 (A11) 는 반도체 디바이스 (12) 의 둘레 가장자리 (12a) 바로 아래에 위치된다. 직하 영역 (A1) 외부에는, 스루 홀 (17) 이 일정 간격, 즉 격자형 (grid-like) 방식으로, 직하 영역 (A1) 의 외부 둘레 가장자리 (A11) 로부터 후방 금속판 (16) 의 둘레 가장자리 (16a) 까지 배치된다.
다른 한편으로, 직하 영역 (A1) 내에서, 스루 홀 (17) 이 직하 영역 (A1) 의 둘레 가장자리 (A11) 근처에 위치된다. 직하 영역 (A1) 의 둘레 가장자리 (A11) 에 가까운 위치에 형성된 스루 홀 (17) 중 각각의 스루 홀과 직하 영역 (A1) 외부에 형성된 스루 홀 (17) 중 인접한 스루 홀 사이의 간격이 일정하도록, 스루 홀 (17) 이 배치된다.
직하 영역 (A1) 에 형성된 스루 홀 (17) 내부인 후방 금속판 (16) 상의 영역은 내부 영역 (A2) 으로 규정된다. 내부 영역 (A2) 에는 스루 홀 (17) 이 형성되지 않는다. 후방 금속판 (16) 상에서, 내부 영역 (A2) 은 반도체 디바이스 (12) 의 직하 영역 (A1) 의 범위 내에 위치된다. 내부 영역 (A2) 에는 스루 홀 (17) 이 형성되지 않기 때문에, 반도체 디바이스 (12) 와 히트 싱크 (13) 사이의 결합 면적이 비교적 크다.
도 2 는 직하 영역 (A1) 과 비교되는 비교 영역 (A21) 을 도시하고 있다. 비교 영역 (A21) 은 후방 금속판 (16) 상에 그리고 직하 영역 (A1) 바깥쪽에 위치된다. 비교 영역 (A21) 은 직하 영역 (A1) 에 대응하도록 직하 영역 (A1) 과 동일한 치수를 갖는다. 후방 금속판 (16) 의 직하 영역 (A1) 내의 스루 홀 (17) 의 수 (여기서는, 4 개) 는 비교 영역 (A21) 내의 스루 홀 (17) 의 수 (여기서는, 6 개) 보다 적다. 즉, 직하 영역 (A1) 내의 스루 홀 (17) 의 양은 직하 영역 (A1), 직하 영역 (A1) 바깥쪽에 대응하도록 동일한 치수를 갖는 영역의 범위 내에 형성된 스루 홀 (17) 의 양보다 적다. 스루 홀 (17) 의 크기가 동일하기 때문에, 직하 영역 (A1) 내의 스루 홀 (17) 의 전체 체적은 비교 영역 (A21) 범위에 형성된 스루 홀 (17) 의 전체 체적 보다 적다. 따라서, 직하 영역 (A1) 내의 후방 금속판 (16) 의 열전달 면적이 증가된다. 즉, 반도체 디바이스 (12) 가 가열될 때, 히트 싱크 (13) 에 대한 반도체 디바이스 (10) 의 열전도도가 개선된다.
본 실시형태에 따르면, 직하 영역 (A1) 은, 스루 홀 (17) 의 형성이 허용되는 후방 금속판 (16) 의 영역인 형성 영역 (A3) 과 스루 홀 (17) 의 형성이 허용되지 않는 후방 금속판 (16) 의 영역인 비형성 영역 (A4) 으로 분할된다. 즉, 형성 영역 (A3) 은 직하 영역 (A1) 의 둘레 부분이다. 비형성 영역 (A4) 은 형성 영역 (A3) 내부에 위치된다.
이하, 형성 영역 (A3) 과 비형성 영역 (A4) 을 기술한다.
도 2 에 도시된 바와 같이, 직사각형 반도체 디바이스 (12) 의 평면도에서, 반도체 디바이스 (12) 의 장착면의 4 개의 측면중 하나의 측면과 대향 측면은 제 1 측면 (12b) 으로서 규정된다. 제 1 측면 (12b) 에 수직한 2 개의 측면은 제 2 측면 (12c) 으로서 규정된다. 본 실시형태에서, 스루 홀 (17) 의 형성이 허용되는 형성 영역 (A3) 은, 제 1 측면 (12b) 중 어느 하나의 측면의 단부에서 제 1 측면 (12b) 의 치수의 25 ~ 35 %, 바람직하게는 30 % 를 차지한다. 또한, 형성 영역 (A3) 은, 제 2 측면 (12c) 중 어느 하나의 측면의 단부에서 제 2 측면 (12c) 의 치수 (Y) 의 25 ~ 35 %, 바람직하게는 30 % 를 차지한다. 즉, 형성 영역 (A3) 은, 반도체 디바이스 (12) 의 제 1 측면 (12b) 중 하나의 측면으로부터 제 1 측면 (12b) 중 다른 측면을 향해 제 2 측면 (12c) 의 치수 (Y) 의 25 ~ 35 %, 바람직하게는 30 % 를 차지한다. 또한, 형성 영역 (A3) 은, 제 2 측면 (12c) 중 하나의 측면으로부터 제 2 측면 (12c) 의 다른 측면을 향해 제 1 측면 (12b) 의 치수 (X) 의 25 ~ 35 %, 바람직하게는 30 % 를 차지한다. 즉, 형성 영역 (12b) 은 직하 영역 (A1) 의 둘레 부분이며, 즉 둘레 가장자리 (A11) 로부터 안쪽으로 연장하여 미리 정해진 범위를 차지하는 면적이다.
스루 홀 (17) 의 형성이 허용되지 않는 비형성 영역 (A4) 은, 형성 영역 (A3) 내부 (직하 영역 (A1) 의 둘레 부분 내부) 영역이다. 비형성 영역 (A4) 은 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래에 위치된다. 이에 따라, 비형성 영역 (A4) 은 직하 영역 (A1) 의 중앙 부분에 위치된다. 직하 영역 (A1) 의 범위 내에 위치되는 스루 홀 (17) 은, 형성 영역 (A3), 즉 직하 영역 (A1) 의 둘레 부분에 위치된다. 비형성 영역 (A4) 내에는 스루 홀 (17) 이 형성되지 않는다. 다른 한편으로, 비교 영역 (A21) 내에 위치되는 스루 홀 (17) 은 비교 영역 (A21) 의 중앙 부분 및 둘레 부분 내에 위치된다.
직하 영역 (A1) 에서, 스루 홀 (17) 이 형성되는 위치는 비형성 영역 (A4) 바깥쪽의 임의의 위치로 바뀔 수도 있다. 내부 영역 (A2) 의 범위는, 직하 영역 (A1) 내의 스루 홀 (17) 의 위치를 바꿈으로써 바뀌게 된다. 내부 영역 (A2) 의 범위가 바뀔지라도, 스루 홀 (17) 은 비형성 영역 (A4) 내에 형성되지 않는다. 이에 따라, 비형성 영역 (A4) 은 내부 영역 (A2) 의 범위에 포함된다.
본 실시형태의 스루 홀 (17) 은, 비형성 영역 (A4) 내에 형성되지 않는다. 따라서, 스루 홀 (17) 은 형성 영역 (A3) 내에 형성된다. 스루 홀 (17) 이 직하 영역 (A1) 에 형성되는 위치는, 형성 영역 (A3) 의 범위로 반드시 제한하는 것은 아니고, 형성 영역 (A3) 바깥쪽에 형성될 수도 있다. 스루 홀 (17) 은 직하 영역 (A1) 의 둘레 가장자리 (A11) 근처에 형성될 수도 있다.
비형성 영역 (A4) 은 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 위치에 형성된다. 따라서, 반도체 디바이스 (12) 의 중앙 부분 (12d) 은 사이에 스루 홀 (17) 없이 히트 싱크 (13) 에 결합된다.
반도체 디바이스 (12) 의 중앙 부분 (12d) 이 사이에 스루 홀 (17) 없이 히트 싱크 (13) 에 결합되기 때문에, 반도체 디바이스 (12) 로부터 중앙 부분 (12d) 바로 아래 부분으로 전달된 열의 확산은 저지되지 않을 것이다. 반도체 모듈 (10) 이 작동할 때, 열은 반도체 디바이스 (12) 의 중앙 부분 (12d) 에 주로 집중된다. 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분으로 전달된 열의 확산이 쉽게 저지되지 않는다는 사실은, 반도체 모듈 (10) 의 열전도도가 개선된다는 것을 의미한다.
이하, 반도체 모듈 (10) 의 작동을 기술한다.
전술한 구조를 갖는 반도체 모듈 (10) 은, 예컨대, 구동원의 일부로서 전기 모터를 갖는 하이브리드카에 적용된다. 반도체 모듈 (10) 은, 차량의 주행 상태에 따라 전기 모터에 공급되는 전기를 제어한다. 반도체 모듈 (10) 이 작동될 때, 반도체 디바이스 (12) 는 발열된다. 반도체 디바이스 (12) 에 의해 발생된 열은, 반도체 디바이스 (12) 의 결합면으로부터 회로 기판 (11) 을 향해 반경 방향으로 확산된다. 반도체 디바이스 (12) 에 의해 발생된 열은, 전방 금속판 (15), 세라믹 기판 (14), 후방 금속판 (16) 및 히트 싱크 (13) 의 순서로 전달된다.
반도체 디바이스 (12) 에 의해 발생된 열은, 반도체 디바이스 (12) 의 중앙 부분 (12d) 상에 집중된다. 이에 따라, 반도체 디바이스 (12) 의 중앙 부분 (12d) 은 열집중부이다. 즉, 반도체 디바이스 (12) 에 의해 발생된 열은, 중앙 부분 (12d) 바로 아래 부분에 가장 많은 양이 전달된다.
반도체 디바이스 (12) 의 중앙 부분 (12d) 은, 사이에 스루 홀 (17) 없이 히트 싱크 (13) 에 결합된다. 따라서, 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분으로 전달되는 열의 확산은, 스루 홀 (17) 에 의해 저지되지 않고 히트 싱크 (13) 로 전달된다.
다른 한편으로, 반도체 디바이스 (12) 에 의해 발생된 열 중, 중앙 부분 (12d) 바로 아래 부분으로 직접 전달된 열 이외의 열이, 스루 홀 (17) 을 우회한 후에 히트 싱크 (13) 에 도달한다. 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분 이외 부분에 전달된 열은, 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분에 전달된 열 보다 히트 싱크 (13) 에 도달하기 전에 더 긴 간격을 이동한다. 따라서, 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분 이외의 부분에 전달된 열은, 히트 싱크 (13) 에 도달하기 전에 냉각되어, 열 응력의 발생을 유발할 가능성이 적다. 그럼으로써, 예컨대, 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래인 비형성 영역 (A4) 에 스루 홀 (17) 이 또한 형성되는 경우에 비해, 본 실시형태에서는, 대량의 열이 발생되는 직하 영역 (A1) 에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형이 얻어진다.
후방 금속판 (16) 은 반도체 디바이스 (12) 에 의한 발열에 동반하는 열 응력을 완화시킨다. 따라서, 세라믹 기판 (14) 과 후방 금속판 (16) 사이의 결합 부분에 균열이 발생하는 것이 방지된다. 또한, 히트 싱크 (13) 가 뒤틀리는 것이 방지된다.
상기 실시형태는 하기의 이점을 갖는다.
(1) 후방 금속판 (16) 에 형성된 스루 홀 (17) 은 열 응력을 완화시킨다. 후방 금속판 (16) 이 비형성 영역 (A4) 을 갖기 때문에, 직하 영역 (A1) 에서의 열전달 면적은 후방 금속판 (16) 상에서 증가된다. 후방 금속판 (16) 의 직하 영역 (A1) 의 범위에서의 열 전도도는, 예컨대 비교 영역 (A21) 의 열전도도에 비해 개선된다. 즉, 직하 영역 (A1) 의 열전도도는, 후방 금속판 (16) 상의 직하 영역 (A1) 바깥쪽에 직하 영역 (A1) 에 대응하며 동일한 치수를 갖는 영역의 열전도도에 비해 개선된다. 따라서, 반도체 디바이스 (12) 에 의해 발생된 열은, 반도체 디바이스 (12) 바로 아래 영역에 용이하게 전달되며, 열의 확산은 저지되지 않을 것이다. 따라서, 반도체 디바이스 (12) 에 의해 발생된 열은, 히트 싱크 (13) 에 신뢰가능하게 전달된다. 대량의 열이 발생되는 반도체 디바이스 (12) 직하 영역 (A1) 에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형이 얻어진다.
(2) 후방 금속판 (16) 의 직하 영역 (A1) 의 내부 영역 (A2) 에는 스루 홀 (17) 이 형성되지 않는다. 따라서, 내부 영역 (A2) 은 히트 싱크 (13) 와 세라믹 기판 (14) 을 결합하는 결합층으로서 기능한다. 반도체 디바이스 (12) 의 중앙 부분 (12d) 은 사이에 스루 홀 (17) 없이 히트 싱크 (13) 에 결합된다. 이에 따라, 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분에 전달되는 열의 확산이 저지되기 쉽지 않다. 반도체 디바이스 (12) 의 중앙 부분 (12d) 바로 아래 부분에 전달되는 열의 확산이 저지되기 쉽지 않기 때문에, 본 실시형태는, 반도체 디바이스 (12) 에 의해 발생된 열이 효율적으로 방사되게 한다. 즉, 대량의 열이 발생되는 반도체 디바이스 (12) 직하 영역에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형이 얻어진다.
(3) 반도체 디바이스 (12) 의 직하 영역 (A1) 의 형성 영역 (A3) 에 스루 홀 (17) 이 형성된다. 이에 의해, 반도체 디바이스 (12) 가 작동 중일 때, 후방 금속판 (16) 이 응력을 효율적으로 완화시킨다. 따라서, 세라믹 기판 (14) 과 후방 금속판 (16) 사이의 결합 부분에 균열이 발생하는 것이 쉽게 방지되고, 그리고 히트 싱크 (13) 가 뒤틀리는 것이 방지된다.
또한, 후방 금속판 (16) 의 응력 완화 공간은 스루 홀 (17) 에 의해 형성되며, 세라믹 기판 (14) 과 후방 금속판 (16) 의 적층 방향으로 후방 금속판 (16) 를 통해 신장한다. 따라서, 후방 금속판 (16) 은 쉽게 변형된다. 즉, 반도체 모듈 (10) 이 작동중일 때 발생되는 열 응력은, 후방 금속판 (16) 에 의해 쉽게 흡수된다.
(4) 후방 금속판 (16) 은, 세라믹 기판 (14) 과 히트 싱크 (13) 를 서로 결합시키는 결합층으로서 뿐만 아니라, 응력 완화 부재로서 기능한다. 이에 의해, 본 실시형태에 따르면, 결합층과 응력 완화 부재는, 별개의 부재로서 제공될 필요가 없다. 이는, 부품의 수를 감소시킨다.
(5) 예컨대, 후방 금속판 (16) 과 응력 완화 부재가 별개의 부재로서 제공되는 경우에 비해, 본 실시형태는, 응력 완화 부재의 체적을 증가시킨다. 즉, 응력 완화 성능이 개선된다.
이하, 본 발명의 제 2 실시형태를 도 3 내지 도 5 를 참조하여 설명한다.
이하 개시되는 실시형태에서, 상기 실시형태의 대응하는 부품과 유사 또는 동일한 부품에는 유사 또는 동일한 참조 부호가 부여되며, 상세한 설명은 생략 또는 단순화된다.
도 3 에 도시된 바와 같이, 본 실시형태에서 반도체 모듈 (30) 인 반도체 장치는, 결합부 (32) 를 갖춘 후방 금속판 (31) 을 갖는다. 결합부 (32) 는 예컨대, 경납재에 의해 비형성 영역 (A4) 에 형성된 스루 홀 (17) 을 충전함으로써 형성된다. 결합부 (32) 는 반도체 디바이스 (12) 직하 영역 (A1) 의 둘레 부분에 형성된 복수 개의 스루 홀 (17) 의 인접 쌍 사이에 위치된다. 결합부 (32) 는, 예컨대, 순수 알루미늄 또는 구리인 경납재로 형성된다. 결합부 (32) 는 후방 금속판 (31) 에 일체화된다. 따라서, 결합부 (32) 는, 세라믹 기판 (14) 과 히트 싱크 (13) 를 결합하는 결합층의 일부로서 기능한다.
즉, 본 실시형태에서는, 스루 홀 (17) 이 일정 간격으로 형성되는 후방 금속판 (31) 에서, 비형성 영역 (A4) 의 범위 바깥에 위치된 스루 홀 (17) 에 비해 비형성 영역 (A4) 의 범위 내에 위치된 스루 홀 (17) 에 대량의 경납재가 충전된다. 이에 따라, 비형성 영역 (A4) 에서의 열전달 면적이 증가된다.
본 실시형태에서, 회로 기판 (11) 과 히트 싱크 (13) 는 방열 장치 (2) 를 형성한다. 회로 기판 (11) 은 세라믹 기판 (14), 전방 금속판 (15), 및 후방 금속판 (31) 을 포함한다. 방열 장치 (2) 와 반도체 디바이스 (12) 는 반도체 모듈 (30) 을 형성한다.
후방 금속판 (31) 의 직하 영역 (A1) 의 범위에서 스루 홀 (17) 을 충전하는 경납재의 양은, 비교 영역 (A21) 의 스루 홀 (17) 내로 유입하는 경납재의 양 보다 많다. 즉, 직하 영역 (A1) 의 스루 홀 (17) 을 충전하는 경납재의 양은, 직하 영역 (A1) 바깥쪽에 직하 영역 (A1) 에 대응하며 동일한 치수를 갖는 영역의 범위 내에 형성된 스루 홀 (17) 을 충전하는 경납재의 양보다 많다.
다음으로, 본 실시형태의 방열 장치 (2) 의 제조 방법의 일 단계인 경납땜 (brzaing) 프로세스를 설명한다. 즉, 세라믹 기판 (14), 후방 금속판 (31) 및 히트 싱크 (13) 의 경납땜 방법이 설명된다. 본 실시형태에서, 일정 간격으로 스루 홀 (17) 이 형성되는 후방 금속판 (31) 이 사용된다. 즉, 본 실시형태에서 사용된 후방 금속판 (31) 의 비형성 영역 (A4) 의 범위에서 또한 스루 홀 (17) 이 형성된다.
도 5 에 도시된 바와 같이, 2 개의 경납재 (33) 의 판이 준비된다. 제 1 실시형태의 후방 금속판 (16) 에 형성된 스루 홀 (17) 과 같이, 공간으로서 기능하는 홀 (34) 이 경납재 (33) 의 판에 형성된다. 자세하게는, 경납재 (33) 의 판에서, 복수 개의 홀 (34) 이 후방 금속판 (31) 에 형성된 스루 홀 (17) 에 대응하도록 직하 영역 (A1) 에 형성된다. 다른 한편으로, 경납재 (33) 의 판의 직하 영역 (A1) 의 범위에서, 직하 영역 (A1) 의 외부 가장자리 (A11) 의 부근에 형성된 스루 홀에 대응하도록 홀 (34) 이 형성된다. 경납재 (33) 의 판의 내부 영역 (A2) 에는 홀 (34) 이 형성되지 않는다. 즉, 경납재 (33) 의 판의 직하 영역 (A1) 에 형성된 홀 (34) 내부인 내부 영역 (A2) 에는, 홀 (34) 이 형성되지 않는다. 따라서, 직하 영역 (A1) 외부에, 스루 홀 (17) 에 대응하도록 홀 (34) 이 형성된다. 경납재 (33) 에서, 직하 영역 (A1) 의 범위의 홀 (34) 의 전체 체적은, 비교 영역 (A21) 에 형성된 홀 (34) 의 전체 체적보다 적다. 비교 영역 (A21) 은 직하 영역 (A1) 외부에 위치되며, 직하 영역 (A1) 에 대응하도록 직하 영역 (A1) 과 동일한 치수를 갖는다. 즉, 직하 영역 (A1) 의 경납재의 양은, 비교 영역 (A21) 의 경납재 (33) 의 양보다 많다. 즉, 직하 영역 (A1) 의 경납재 (33) 의 양은, 직하 영역 (A1) 외부에 위치되며, 직하 영역 (A1) 에 대응하도록 직하 영역 (A1) 과 동일한 치수를 갖는 비교 영역 (A21) 의 경납재 (33) 의 양보다 많다.
도 5 에 도시된 바와 같이, 경납재 (33) 의 제 1 판은, 세라믹 기판 (14) 과 후방 금속판 (31) 사이에 위치된다. 경납재의 제 2 판은, 후방 금속판 (31) 와 히트 싱크 (13) 사이에 위치된다. 이런 방식으로, 세라믹 기판 (14), 경납재 (33) 의 판, 후방 금속판 (31), 경납재 (33) 의 판 및 히트 싱크 (13) 가 이 순서로 적층된다. 따라서, 경납재 (33) 는 후방 금속판 (31) 의 결합 계면에 위치된다. 본 실시형태에서, 후방 금속판 (31) 의 결합 계면은, 후방 금속판 (31) 의 전면 및 후면 양자를 포함한다. 후방 금속판 (31) 에서, 비형성 영역 (A4) 의 범위 바깥쪽에, 스루 홀 (17) 이 경납재 (33) 의 판의 홀 (34) 에 일치하도록, 경납재 (33) 의 판이 위치된다. 도 4 에 도시된 바와 같이, 비형성 영역 (A4) 에서, 스루 홀 (17) 이 경납재 (33) 의 홀 (34) 과 일치하지 않도록 경납재 (33) 가 배치된다. 따라서, 직하 영역 (A1) 의 범위에서, 비형성 영역 (A4) 에 형성된 스루 홀 (17) 의 모든 개구는, 경납재 (33) 에 의해 커버되지 않는다. 다른 한편으로, 직하 영역 (A1) 바깥쪽에서, 스루 홀 (17) 의 개구는 경납재 (33) 에 의해 커버되지 않는다.
전술한 바와 같이, 도 5 에 도시된 바와 같이 배치된 경납재 (33) 의 2 개의 판에 의해, 경납재 (33) 는, 리플로우 노 (reflow furnace) 와 같은 가열 장치에 의해 용융 온도를 초과하는 온도로 가열되어 용융된다. 용융된 경납재 (33) 는, 비형성 영역 (A4) 의 스루 홀 (17) 에 유입된다. 다른 한편으로, 용융된 경납재 (33) 는, 비형성 영역 (A4) 이외의 범위에서 스루 홀 (17) 에 유입되지 않는다. 용융된 경납재 (33) 가 비형성 영역 (A4) 바깥쪽 스루 홀 (17) 에 유입할지라도, 경납재 (33) 의 양은, 비형성 영역 (A4) 의 스루 홀 (17) 에 유입하는 경납재 (33) 의 양에 비해 상당히 적다. 따라서, 비형성 영역 (A4) 의 스루 홀 (17) 을 충전하는 용융된 경납재의 양은, 직하 영역 (A1) 의 다른 스루 홀 (17) 을 충전하는 경납재의 양 보다 많다. 용융된 경납재 (33) 는, 용융 온도 미만의 온도로 냉각되며, 굳어져 도 3 에 도시된 방열 장치 (2) 가 제조된다. 직하 영역 (A1) 의 범위에서, 비형성 영역 (A4) 의 스루 홀 (17) 을 충전하는 경납재의 양은, 형성 영역 (A3) 의 스루 홀 (17) 을 충전하는 경납재의 양보다 많다. 방열 장치 (2) 가 제조된 후에, 반도체 디바이스 (12) 는 방열 장치 (2) 에 용접되어 반도체 모듈 (30) 을 만든다.
제 1 실시형태의 이점 (1) 내지 (5) 에 추가하여, 본 실시형태는 하기의 이점을 제공한다.
(6) 경납재 (33) 가 제조 프로세스중 용융될 때 대량의 경납재 (33) 가 후방 금속판 (31) 의 비형성 영역 (A4) 의 스루 홀 (17) 에 유입되도록, 경납재 (33) 의 판이 형성된다. 따라서, 스루 홀 (17) 에 유입된 경납재 (33) 가 굳어질 때, 직하 영역 (A1) 의 스루 홀 (17) 의 체적은, 비교 영역 (A21) 의 스루 홀 (17) 의 체적보다 적다. 즉, 본 실시형태에 따르면, 스루 홀 (17) 이 일정 간격으로 형성된 후방 금속판 (31) 을 사용하면서 직하 영역 (A1) 의 열전달 면적이 증가될 수 있다. 직하 영역 (A1) 의 범위에서의 후방 금속판 (31) 의 열전도도는, 직하 영역 (A1) 의 범위 바깥쪽인 비교 영역 (A21) 의 열전도도에 비해 개선된다. 따라서, 본 실시형태에 따르면, 반도체 디바이스 (12) 에 의해 발생된 열은, 히트 싱크 (13) 에 신뢰가능하게 전달된다. 이에 의해, 본 실시형태는 대량의 열이 발생되는 직하 영역에서의 방열 성능의 개선과, 열 응력의 흡수 사이의 균형을 개선한다.
(7) 직하 영역 (A1) 에서 비형성 영역 (A4) 의 스루 홀을 충전하는 경납재 (33) 의 양이 형성 영역 (A3) 의 스루 홀 (17) 을 충전하는 경납재 (33) 의 양보다 많도록, 제조 프로세스에 사용된 경납재 (33) 가 형성된다. 경납재 (33) 는 스루 홀 (17) 또는 응력 완화 공간에 유입되게 용융될 때, 조절된다. 따라서, 직하 영역 (A1) 에서의 스루 홀의 체적은, 비교 영역 (A1) 에서의 스루 홀 (17) 의 체적 보다 적다.
(8) 경납재 (33) 가 용융되기 전에, 직하 영역 (A1) 에서 비형성 영역 (A4) 에 있는 스루 홀 (17) 의 개구는, 경납재 (33) 에 의해 모두 커버된다. 다른 한편으로, 직하 영역 (A1) 바깥쪽에서, 스루 홀 (17) 의 개구는 경납재 (33) 에 의해 커버되지 않는다. 따라서, 용융된 경납재 (33) 는, 비형성 영역 (A4) 에서의 스루 홀 (17) 에 쉽게 유입된다.
전술한 실시형태는 하기와 같이 변형될 수도 있다.
제 1 및 제 2 실시형태에서, 직하 영역 (A1) 의 둘레 가장자리 (A11) 에 근접한 위치에 형성된 스루 홀 (17) 각각과 직하 영역 (A1) 외부에 형성된 스루 홀 (17) 중 인접한 스루 홀 사이의 간격이 변하도록, 스루 홀 (17) 이 배치될 수도 있다.
제 1 및 제 2 실시형태에서, 스루 홀 (17) 은 후방 금속판 (16, 31) 의 두께 방향으로 개방된 리세스로 대체될 수도 있다. 즉, 스루 홀 (17) 은, 후방 금속판 (16, 31) 의 정면 또는 후면 중 어느 하나에서 개방 단부와, 다른 하나에서 폐쇄 단부를 각각 갖는 홀로 대체될 수도 있다. 이 경우에서 조차, 반도체 모듈 (10) 이 작동될 때의 열 응력은 완화된다.
도 6 에 도시된 바와 같이, 후방 금속층은, 제 1 후방 금속판 (21) 과 제 2 후방 금속판 (22) 을 적층함으로써 형성될 수도 있다. 예컨대, 제 1 후방 금속판 (21) 인 제 1 후방 금속판이 히트 싱크 (13) 상에 적층된다. 제 2 후방 금속판 (22) 인 제 2 후방 금속판이 제 1 후방 금속판 (21) 상에 적층된다. 세라믹 기판 (14) 이 제 2 후방 금속판 (22) 상에 적층된다. 제 1 후방 금속판 (21) 의 후면은, 히트 싱크 (13) 의 정면에 결합된다. 제 2 후방 금속판 (22) 은, 제 1 후방 금속판 (21) 의 정면과 세라믹 기판 (14) 의 후면 양자 사이에 위치되어 결합된다.
응력 완화 공간으로서 작용하는 스루 홀 (17) 은, 예컨대 제 1 후방 금속판 (21) 에 형성된다. 제 2 후방 금속판 (22) 에는 스루 홀 (17) 이 형성되지 않는다. 제 2 후방 금속판 (22) 에 스루 홀 (17) 이 형성되지 않기 때문에, 반도체 디바이스 (12) 에 의해 발생된 열은, 확산되는 것이 방지되지 않고, 제 1 후방 금속판 (21) 에 효율적으로 전달된다. 히트 싱크 (13) 에 열이 효율적으로 전달된다.
제 1 및 제 2 실시형태에서, 복수 개의 반도체 디바이스 (12) 가 배선 층인 전방 금속판에 결합될 수도 있다. 이 경우, 반도체 디바이스 (12) 바로 아래 후방 금속판 (16, 31) 의 영역 (A1) 의 둘레 부분, 즉 형성 영역 (A3) 에 스루 홀 (17) 이 형성된다.
제 1 및 제 2 실시형태에서, 스루 홀 (17) 의 형상은, 도 2 도시된 바와 같이 원형일 수도 있고, 또한 타원형 또는 직사각형으로 변형될 수도 있다. 즉, 스루 홀 (17) 이 응력 완화 공간으로서 기능하는 한, 스루 홀 (17) 은 임의의 형상을 가질 수도 있다.
제 1 실시형태에서, 직하 영역 (A1) 에서의 응력 완화 공간의 전체 체적은, 이 체적이 비교 영역 (A2) 에서의 응력 완화 공간의 체적을 넘지 않는 한 바뀔 수도 있다. 예컨대, 직하 영역 (A1) 의 범위에서 스루 홀 (17) 의 직경은, 직하 영역 (A1) 의 범위 바깥쪽 스루 홀 (17) 의 직경보다 작을 수도 있다. 대안으로, 직하 영역 (A1) 에서의 응력 완화 공간은, 리세스에 의해 형성될 수도 있고, 직하 영역 (A1) 바깥쪽 응력 완화 공간은, 스루 홀에 의해 형성될 수도 있다.
제 1 및 제 2 실시형태에서, 비형성 영역 (A4) 바깥쪽 스루 홀 (17) 의 수는 감소 또는 증가될 수도 있다.
제 1 및 제 2 실시형태에서, 후방 금속판 (16, 31) 의 직하 영역 (A1) 에 형성된 응력 완화 공간의 전체 체적은 영(0) 일 수도 있다. 즉, 직하 영역 (A1) 에 응력 완화 공간이 형성되지 않을 수도 있다.
제 2 실시형태에서, 비형성 영역 (A4) 에서의 스루 홀 (17) 은, 경납재 (33) 에 의해 반드시 완전 충전될 필요는 없다. 예컨대, 도 7(a) 내지 도 7(d) 에 도시된 바와 같이, 비형성 영역 (A4) 에서의 응력 완화 공간의 체적은 다른 영역에서의 응력 완화 공간의 체적보다 작은 구조가 적용될 수도 있다. 도 7(a) 에서, 경납재 (33) 는, 세라믹 기판 (14) 에 가까운 스루 홀 (17) 에 있는 부분과 히트 싱크 (13) 에 가까운 부분을 충전한다. 스루 홀 (17) 의 두께 방향으로의 중간 부분은, 경납재로 충전되지 않는 보이드 (void) 이다.
도 7(b) 에서, 경납재 (33) 는 단지 스루 홀 (17) 의 반경 방향의 바깥 부분만을 충전한다. 즉, 경납재는 스루 홀 (17) 의 원주벽 상에 존재하며, 축에는 존재하지 않는다.
도 7(c) 에서, 경납재 (33) 는 스루 홀 (17) 의 축방향의 실질적으로 중간 부분만을 충전한다. 즉, 세라믹 기판 (14) 에 가까운 스루 홀 (17) 에 있는 부분과 히트 싱크 (13) 에 가까운 부분이 경납재로 충전되지 않는다.
도 7(d) 에서, 세라믹 기판 (14) 에 가까운 스루 홀 (17) 에 있는 부분에 리세스가 형성되도록, 스루 홀 (17) 에 경납재 (33) 가 충전된다. 히트 싱크 (13) 에 가까운 부분은 폐쇄된다.
제 2 실시형태에서, 후방 금속판 (31) 과 세라믹 기판 (14) 사이에 위치된 경납재 (33) 와 후방 금속판 (31) 과 히트 싱크 (13) 사이에 위치된 경납재 (33) 중 하나는, 제 2 실시형태의 경납재 이외의 구조를 가질 수도 있다.
제 1 실시형태에서, 세라믹 기판 (14), 후방 금속판 (16), 및 히트 싱크 (13) 는, 후방 금속판 (16) 의 스루 홀 (17) 에 대응하는 공간을 갖는 경납재 또는 공간을 갖지 않는 경납재에 의해 서로 결합될 수도 있다.
제 1 및 제 2 실시형태에서, 반도체 디바이스 (12) 는 경납재에 의해 회로 기판 (11) 에 결합될 수도 있다.
제 2 실시형태에서, 세라믹 기판 (14), 전방 금속판 (15), 후방 금속판 (16), 히트 싱크 (13) 및 반도체 디바이스 (12) 는, 동시에 경납땜될 수도 있다.
제 2 실시형태에서, 비형성 영역 (A4) 의 범위에 있는 스루 홀 (17) 중 적어도 하나의 스루 홀의 개구를 경납재 (33) 로 커버하는 것은 충분하다.
제 2 실시형태에서, 각각의 스루 홀 (17) 의 개구의 부분만을 경납재 (33) 로 커버하는 것은 충분하다.
제 2 실시형태에서, 직하 영역 (A1) 의 각각의 스루 홀 (17) 의 부분만을 충전하는 것은 충분하다. 이 조건이 들어맞는 한, 경납재가 충전되는 스루 홀 (17) 의 수는 바뀔 수도 있다.

Claims (9)

  1. 회로 기판과 히트 싱크를 포함하는 방열 장치에 있어서,
    상기 회로 기판은,
    정면과 후면을 갖도록 형성된 절연 기판;
    상기 절연 기판의 상기 정면에 결합되며, 반도체 디바이스가 결합될 수 있는 정면과 절연 기판에 결합되는 후면을 갖도록 형성된 전방 금속층; 및
    상기 절연 기판의 상기 후면에 결합되며, 절연 기판에 결합되는 정면과 히트 싱크에 결합되는 후면을 갖도록 형성된 후방 금속층을 포함하고,
    상기 후방 금속층은 상기 후방 금속층의 정면과 후면 중 적어도 하나를 개방하도록 각각 형성된 복수 개의 응력 완화 공간을 가지며,
    반도체 디바이스 바로 아래인 후방 금속층의 영역이 직하 영역으로 규정되고, 직하 영역에 대응하고 직하 영역과 동일한 치수를 갖는 직하 영역 바깥쪽 영역이 비교 영역으로 규정될 때, 직하 영역의 범위에서의 응력 완화 공간의 체적은 비교 영역의 범위에 형성된 응력 완화 공간의 체적 미만인, 방열 장치.
  2. 제 1 항에 있어서,
    상기 직하 영역의 범위에서의 응력 완화 공간은, 직하 영역의 둘레 부분에 형성되고 직하 영역의 중앙 부분에는 형성되지 않으며,
    상기 비교 영역의 범위에서의 응력 완화 공간은, 비교 영역의 둘레 부분과 중앙 부분에 형성되어,
    상기 직하 영역의 범위에서의 응력 완화 공간의 체적이 비교 영역의 범위에 형성된 응력 완화 공간의 체적 미만인, 방열 장치.
  3. 제 2 항에 있어서,
    상기 절연 기판, 후방 금속층 및 히트 싱크는 경납재와 함께 결합되고,
    상기 직하 영역의 범위에서의 응력 완화 공간의 적어도 일부는 경납재로 충전되어,
    상기 직하 영역의 범위에서의 응력 완화 공간의 체적이 비교 영역의 범위에 형성된 응력 완화 공간의 체적 미만인, 방열 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 후방 금속층은 응력 완화 부재인, 방열 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 후방 금속층은,
    상기 히트 싱크에 결합된 제 1 후방 금속층; 및
    상기 제 1 후방 금속층과 절연 기판 사이에 위치되며 제 1 후방 금속층과 절연 기판에 결합되는 제 2 후방 금속층을 포함하고,
    상기 응력 완화 공간은 제 1 후방 금속층에 형성되는, 방열 장치.
  6. 회로 기판과 히트 싱크를 포함하는 방열 장치를 제조하는 방법에 있어서,
    상기 회로 기판은,
    정면과 후면을 갖도록 형성된 절연 기판;
    상기 절연 기판의 상기 정면에 결합되며, 반도체 디바이스가 결합될 수 있는 정면과 절연 기판에 결합되는 후면을 갖도록 형성된 전방 금속층; 및
    상기 절연 기판의 상기 후면에 결합되며, 절연 기판에 결합되는 정면과 히트 싱크에 결합되는 후면을 갖도록 형성된 후방 금속층을 포함하고,
    상기 후방 금속층은 복수 개의 응력 완화 공간을 가지며,
    반도체 디바이스 바로 아래인 후방 금속층의 영역이 직하 영역으로 규정되고, 직하 영역에 대응하고 직하 영역과 동일한 치수를 갖는 직하 영역 바깥쪽 영역이 비교 영역으로 규정될 때,
    상기 제조 방법은,
    경납재를 준비하는 단계로서, 상기 직하 영역의 범위 바깥쪽에서, 경납재는, 응력 완화 공간에 대응하는 공간을 가지며, 상기 직하 영역의 범위 내에서, 경납재는 비교 영역에 형성된 체적 미만인 체적을 갖는 다른 공간을 갖는 경납재를 준비하는 단계;
    상기 경납재를 상기 후방 금속층의 결합 계면에 배치하는 단계;
    상기 경납재를 용융 온도를 초과하는 온도로 가열하여 경납재를 용융시키는 단계; 및
    상기 용융된 경납재를 용융 온도 미만의 온도로 냉각하여 경화재를 굳히는 단계를 포함하는, 방열 장치를 제조하는 방법.
  7. 제 6 항에 있어서,
    상기 경납재를 준비하는 단계는, 경납재가 직하 영역의 범위에 있는 응력 완화 공간 중 적어도 하나의 공간의 일부 또는 전체 개구를 커버하고, 직하 영역의 범위 바깥쪽의 응력 완화 공간의 개구를 커버하지 않도록, 경납재를 형성하는 것을 포함하는, 방열 장치를 제조하는 방법.
  8. 반도체 디바이스, 회로 기판 및 히트 싱크를 포함하는 반도체 장치에 있어서,
    상기 회로 기판은,
    정면과 후면을 갖도록 형성된 절연 기판;
    상기 절연 기판의 상기 정면에 결합되며, 반도체 디바이스가 결합될 수 있는 정면과 절연 기판에 결합되는 후면을 갖도록 형성된 전방 금속층; 및
    상기 절연 기판의 상기 후면에 결합되며, 절연 기판에 결합되는 정면과 히트 싱크에 결합되는 후면을 갖도록 형성된 후방 금속층을 포함하고,
    반도체 디바이스 바로 아래인 후방 금속층의 영역이 직하 영역으로 규정되고, 직하 영역에 대응하고 직하 영역과 동일한 치수를 갖는 직하 영역 바깥쪽 영역이 비교 영역으로 규정될 때,
    응력 완화 공간은 후방 금속층의 직하 영역의 범위 내에서 직하 영역의 둘레 부분에 형성되고,
    직하 영역 바깥쪽 및 후방 금속층 상에서, 다른 응력 완화 공간이 직하 영역의 외부 둘레 가장자리로부터 후방 금속 층의 둘레 가장자리까지의 범위 내에 형성되는, 반도체 장치.
  9. 제 8 항에 있어서,
    상기 응력 완화 공간은, 절연 기판과 후방 금속층의 적층 방향으로 후방 금속층을 통해 신장하는 스루 홀인, 반도체 장치.
KR1020120039228A 2011-04-18 2012-04-16 방열 장치 및 그의 제조 방법 KR101380077B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-092200 2011-04-18
JP2011092200 2011-04-18
JP2011282072A JP5349572B2 (ja) 2011-04-18 2011-12-22 放熱装置及び放熱装置の製造方法
JPJP-P-2011-282072 2011-12-22

Publications (2)

Publication Number Publication Date
KR20120118423A true KR20120118423A (ko) 2012-10-26
KR101380077B1 KR101380077B1 (ko) 2014-04-01

Family

ID=46935786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120039228A KR101380077B1 (ko) 2011-04-18 2012-04-16 방열 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US8995129B2 (ko)
JP (1) JP5349572B2 (ko)
KR (1) KR101380077B1 (ko)
CN (1) CN102751249B (ko)
DE (1) DE102012206047B4 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012105110A1 (de) 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
US9379039B2 (en) * 2013-09-04 2016-06-28 Cisco Technology, Inc. Heat transfer for electronic equipment
WO2015141384A1 (ja) * 2014-03-20 2015-09-24 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9693488B2 (en) * 2015-02-13 2017-06-27 Deere & Company Electronic assembly with one or more heat sinks
CN210959284U (zh) * 2019-12-06 2020-07-07 阳光电源股份有限公司 散热器及电气设备
KR20220001292A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
CN113745169B (zh) * 2021-07-23 2023-10-24 中国电子科技集团公司第二十九研究所 多腔槽ltcc基板与封装盒体焊接结构及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE357742T1 (de) * 1999-12-30 2007-04-15 Texas Instruments Inc Oberflächenmontierter leistungstransistor mit kühlkörper
US6812562B2 (en) 1999-12-30 2004-11-02 Texas Instruments Incorporated Method and apparatus for surface mounted power transistor with heat sink
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
JP4759384B2 (ja) * 2005-12-20 2011-08-31 昭和電工株式会社 半導体モジュール
JP2008235672A (ja) * 2007-03-22 2008-10-02 Toyota Industries Corp 半導体装置、及び半導体装置の製造方法
JP4867793B2 (ja) * 2007-05-25 2012-02-01 株式会社豊田自動織機 半導体装置
JP4945319B2 (ja) * 2007-05-25 2012-06-06 昭和電工株式会社 半導体装置
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
JP2008294279A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
JP5070014B2 (ja) 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
WO2009131217A1 (ja) * 2008-04-25 2009-10-29 京セラ株式会社 放熱基体およびこれを用いた電子装置
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP5114324B2 (ja) 2008-07-07 2013-01-09 株式会社豊田自動織機 半導体装置
JP5114323B2 (ja) * 2008-07-04 2013-01-09 株式会社豊田自動織機 半導体装置
JP2010171279A (ja) * 2009-01-23 2010-08-05 Toyota Motor Corp 放熱装置
JP2011023545A (ja) * 2009-07-15 2011-02-03 Nisshin Steel Co Ltd 放熱構造体およびパワーモジュール

Also Published As

Publication number Publication date
KR101380077B1 (ko) 2014-04-01
DE102012206047B4 (de) 2016-05-12
US8995129B2 (en) 2015-03-31
US20120262883A1 (en) 2012-10-18
CN102751249A (zh) 2012-10-24
JP5349572B2 (ja) 2013-11-20
JP2012235082A (ja) 2012-11-29
CN102751249B (zh) 2015-01-28
DE102012206047A1 (de) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101380077B1 (ko) 방열 장치 및 그의 제조 방법
JP6168152B2 (ja) 電力用半導体モジュール
JP5046378B2 (ja) パワー半導体モジュール、および該モジュールを搭載したパワー半導体デバイス
US11129310B2 (en) Semiconductor module, vehicle and manufacturing method
CN110622627B (zh) 半导体装置
JPH07211832A (ja) 電力放散装置とその製造方法
JP4952094B2 (ja) 半導体モジュール
US20160343636A1 (en) Waterproof Electronic Device and Manufacturing Method Thereof
JP6554406B2 (ja) 液冷式冷却器
CN108074892B (zh) 具有不同熔化温度的互连结构的封装体
EP2654079A2 (en) Heat dissipation device and method for manufacturing the same
JP5926928B2 (ja) パワー半導体モジュール冷却装置
JP2012516558A (ja) 複合構成部分および複合構成部分を製造する方法
JP7205662B2 (ja) 半導体モジュール
JP6524709B2 (ja) 半導体装置
JP2009200258A (ja) 半導体モジュール
WO2015097748A1 (ja) 電力変換装置、及びパワーモジュール
JP2008124187A (ja) パワーモジュール用ベース
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
US11582889B2 (en) Semiconductor module and vehicle
CN207800592U (zh) 功率半导体模块
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法
JP2008042020A (ja) 半導体モジュール
JP6320347B2 (ja) 半導体装置
JP2009206347A (ja) パワーモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee