KR20120073226A - 플라즈마 프로세싱 챔버에서 웨이퍼-해제 이벤트를 검출하는 방법 및 장치 - Google Patents

플라즈마 프로세싱 챔버에서 웨이퍼-해제 이벤트를 검출하는 방법 및 장치 Download PDF

Info

Publication number
KR20120073226A
KR20120073226A KR1020127006357A KR20127006357A KR20120073226A KR 20120073226 A KR20120073226 A KR 20120073226A KR 1020127006357 A KR1020127006357 A KR 1020127006357A KR 20127006357 A KR20127006357 A KR 20127006357A KR 20120073226 A KR20120073226 A KR 20120073226A
Authority
KR
South Korea
Prior art keywords
substrate
event
lower electrode
plasma
electrical
Prior art date
Application number
KR1020127006357A
Other languages
English (en)
Inventor
주니어 존 씨 발코어
마크 제렐라
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/557,381 external-priority patent/US20110060442A1/en
Priority claimed from US12/557,387 external-priority patent/US8797705B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20120073226A publication Critical patent/KR20120073226A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

플라즈마 프로세싱 시스템의 프로세싱 챔버에서 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법이 제공된다. 방법은, 센서들의 세트를 이용하여 플라즈마의 전기적 특성들의 세트를 모니터링하는 단계로서, 플라즈마는 디척킹 이벤트 동안 기판 위에 형성되는, 상기 플라즈마의 전기적 특성들의 세트를 모니터링하는 단계를 포함한다. 방법은 또한, 전기적 특성들의 세트에 관한 프로세싱 데이터를 데이터 수집 디바이스로 전송하는 단계를 포함한다. 방법은, 이 프로세싱 데이터를 임계 값들의 세트에 비교하는 단계를 더 포함한다. 방법은 또한, 프로세싱 데이터가 임계 값들을 통과하는 경우, 기판 해제 이벤트가 발생한 것이기 때문에 하부 전극으로부터 기판을 제거하는 단계를 포함한다.

Description

플라즈마 프로세싱 챔버에서 웨이퍼-해제 이벤트를 검출하는 방법 및 장치{METHODS AND ARRANGEMENT FOR DETECTING A WAFER-RELEASED EVENT WITHIN A PLASMA PROCESSING CHAMBER}
반도체 산업에서의 성장을 위해 플라즈마 프로세싱에서의 진보가 제공되고 있다. 제조 회사들이 경쟁하기 위해서, 제조 회사는 처리되고 있는 기판에 대한 손상을 최소화하면서 높은 스루풋 (throughput) 을 유지할 필요가 있다. 따라서, 해제-대기 (release-waiting) 시간을 최소화하면서 기판에 손상을 주지 않고 하부 전극 (예컨대, 정전 척) 으로부터 기판을 제거하기 위한 능력은 높은 스루풋을 달성하는데 필수적이다.
더 상세히 말하면, 기판 프로세싱 동안, 기판은 주로 하부 전극 (예컨대, 정전 척) 에 클램핑된다. 클램핑은 하부 전극에 직류 (DC) 포텐셜을 인가하여 기판과 하부 전극 사이에 정전 클램핑 힘을 생성함으로써 수행될 수도 있다. 기판 프로세싱 동안 기판 상의 열을 없애기 위해, 하부 전극에서의 각종 채널을 통해 기판의 후면에 불활성 가스 (예컨대, 헬륨) 가 적용되어 기판과 하부 전극 사이의 열 전달을 향상시킬 수도 있다. 결과적으로, 기판 상의 헬륨 압력으로 인해, 기판을 하부 전극에 클램핑하는데 비교적 높은 정전하가 요구된다.
일단 프로세싱 챔버 내에서 기판 프로세싱이 완료되었으면, 클램프 전압이 턴 오프되고 기판은 하부 전극으로부터 들어올려져 프로세싱 챔버로부터 제거된다. 기판에 손상을 주지 않고 기판을 하부 전극으로부터 들어올리기 위해서, 기판과 하부 전극 사이의 인력을 제거하기 위해 기판 상의 정전하가 방전되는 디척킹 (dechucking) 이벤트가 발생한다.
대부분의 경우에서, 기판으로부터 정전하를 방전시키는 것은 플라즈마를 생성하여 기판 상의 정전하를 중성화함으로써 수행된다. 일단 정전하가 제거되었으면, 하부 전극에 배치된 리프터 핀들이 이용되어 기판을 상방으로 들어올리고 기판을 정전 척 표면으로부터 분리시키며, 이에 의해 로봇 아암이 플라즈마 프로세싱 챔버로부터 기판을 제거하는 것을 가능하게 한다.
정전하가 기판으로부터 만족스럽게 제거되지 않으면, 리프터 핀들이 기판을 하부 전극으로부터 들어올리고자 할 때 기판의 일부가 여전히 하부 전극에 클램핑될 수도 있다. 이 경우, 기판이 파손될 수도 있다. 또한, 기판 잔해가 프로세싱 챔버를 오염시킬 수도 있고, 이에 의해 프로세싱 챔버를 세정할 필요가 있다. 챔버 세정을 수행하기 위해 상당한 양의 시간과 노력이 필요할 수도 있다. 일부 경우에서 챔버 세정은 플라즈마 프로세싱 시스템이 라인에서 분리될 것을 필요로 할 수도 있다. 결과적으로, 충족스럽지 않은 디척킹은 기판 낭비를 증가시키고 도구 소유 비용을 증가시킴으로써 도구 오너에게 비용이 많이 들 수 있다.
부적절한 디척킹은 이러한 심각한 결과를 갖기 때문에, 디척킹 이벤트는 주로 규정된 기간 동알 실행되는데, 이 규정된 기간은 기판이 하부 전극으로부터 클램핑이 풀어지도록 정전하가 충분히 방전될 충분한 시간을 확보하기 위해서 상당히 보존되는 (conservative) 경향이 있다. 규정된 기간이 상당히 긴 경향이 있으면, 기판은 디척킹 이벤트가 완료될 때 하부 전극으로부터 클램핑이 풀릴 것으로 추정된다.
따라서, 정전하가 규정된 기간의 종료 전에 충분히 방전되었더라도, 디척킹 이벤트는 전체 기간 동안 여전히 실행된다. 따라서, 나머지 디척킹 기간은 증가된 스루풋을 달성하기 위해 적용될 수도 있는 낭비된 시간을 나타낸다. 또한, 추가의 시간 동안 프로세싱 챔버에서의 플라즈마의 존재가 챔버 컴포넌트의 조기 열화 및/또는 기판의 원하지 않은 에칭에 기여할 수도 있다.
한편, 정전하가 기판으로부터 충분히 제거되지 않았더라도 기판은 규정된 기간의 종료 시에 들어올려진다. 결과적으로, 정전하가 만족스럽게 방전되지 않았을 때 기판을 들어올리는 것은 기판 파손을 초래할 수도 있다.
상기의 관점에서, 언제 디척킹 이벤트가 성공적인지를 검출하고 디척킹 단계를 수행하는데 필요한 지속 기간을 최소화하기 위한 향상된 기법들이 요망된다.
일 실시형태에서, 본 발명은 플라즈마 프로세싱 시스템의 프로세싱 챔버에서 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법에 관한 것이다. 이 방법은, 센서들의 세트를 이용하여 플라즈마의 전기적 특성들의 세트를 모니터링하는 단계를 포함하고, 여기서 디척킹 이벤트 동안 플라즈마가 기판 위에 형성된다. 방법은 또한, 전기적 특성들의 세트에 관한 프로세싱 데이터를 데이터 수집 디바이스로 전송하는 단계를 포함한다. 방법은, 이 프로세싱 데이터를 임계 값들의 세트에 비교하는 단계를 더 포함한다. 방법은 또한, 프로세싱 데이터가 임계 값들을 통과하면, 기판 해제 이벤트가 발생한 것이기 때문에 하부 전극으로부터 기판을 제거하는 단계를 포함한다.
위의 요약은 본원에 개시된 본 발명의 많은 실시형태들 중의 단지 하나에 관한 것으로, 본원에서의 청구범위에 설명되는 본 발명의 범위를 한정하려는 것이 아니다. 이하, 본 발명의 이들 및 다른 특징 (feature) 들을 본 발명의 상세한 설명에서 그리고 다음의 도면들과 함께 더욱 상세히 설명한다.
본 발명은 첨부 도면의 그림들에 비한정적인 일 예로서 도시되며, 도면에서 유사한 도면 부호들은 유사한 엘리먼트들을 지칭한다.
도 1 은 본 발명의 일 실시형태에서 2 개의 제너레이터 소스들을 갖는 듀얼 주파수 용량성 결합된 플라즈마 프로세싱 시스템의 단순한 블록도를 나타낸다.
도 2 는 본 발명의 일 실시형태에서 시간에 대한 플라즈마 임피던스 (시간 단위당 임피던스 크기) 의 플롯의 확대도를 나타낸다.
도 3 은 본 발명의 일 실시형태에서 보다 높은 샘플링 레이트에서 (약 10 킬로헤르츠에서) 전압 신호의 FFT (frequency spectrum plot) 플롯을 나타낸다.
도 4 는 본 발명의 일 실시형태에서 시간에 대한 다수의 전기 신호들의 플롯을 나타낸다.
도 5 는 본 발명의 일 실시형태에서 하부 전극으로부터 기판을 안전하게 분리하기 위한 최적의 시간을 검출하는 방법을 나타내는 단순한 흐름도를 나타낸다.
도 6 은 본 발명의 일 실시형태에서 기판 해제 이벤트를 검출하는 이론적 방법을 나타내는 단순한 흐름도를 나타낸다.
이하, 본 발명을 첨부 도면들에 도시된 바와 같은 수개의 실시형태들을 참조하여 더 자세하게 설명한다. 이하의 설명에서는, 본 발명의 완전한 이해를 제공하기 위하여 다수의 구체적인 세부 사항들이 개시된다. 그러나, 본 발명이 이들 구체적인 세부 사항들의 일부 또는 모두 없이도 실시될 수 있음을 당업자는 알 수 있을 것이다. 다른 경우들에서, 본 발명을 불필요하게 불명료하게 않도록 하기 위하여, 널리 알려진 프로세스 단계들 및/또는 구조들은 자세히 설명되지 않을 수도 있다.
이하, 방법들 및 기법들을 포함하는 여러 실시형태들을 설명한다. 또한, 본 발명은 독창적인 기법들의 실시형태들을 수행하기 위한 컴퓨터 판독가능 명령들이 저장된 컴퓨터 판독가능 매체를 포함하는 제조품들을 포함할 수도 있음을 유념해야 한다. 컴퓨터 판독가능 매체는 예컨대, 반도체, 자기, 광자기, 광학, 또는 다른 유형의 컴퓨터 판독가능 코드를 저장하기 위한 컴퓨터 판독가능 매체를 포함할 수도 있다. 또한, 본 발명은 본 발명의 실시형태들을 실시하기 위한 장치들도 포함할 수도 있다. 이러한 장치는 본 발명의 실시형태들에 관련된 작업들을 수행하기 위한 전용 및/또는 프로그램가능 회로들을 포함할 수도 있다. 이러한 장치의 예들은 적합하게 프로그래밍될 때 범용 컴퓨터 및/또는 전용 컴퓨팅 디바이스를 포함하며, 본 발명의 실시형태들에 관련된 다양한 작업들에 적응된 전용 프로그램가능 회로들과 컴퓨터/컴퓨팅 디바이스의 조합을 포함할 수도 있다.
전술된 바와 같이, 규정된 기간에 기초한 디척킹 이벤트는 항상 원하는 결과를 제공하지 않을 수도 있다. 일부 상황에서 규정된 기간의 종료 전에 정전하가 충분히 방전될 수도 있다; 따라서, 이 시간 동안 기판 상에서 비 경제적인 에칭이 수행되기 때문에 나머지 디척킹 시간이 낭비된다. 또한, 추가의 플라즈마 존재 시간은 주로 챔버 컴포넌트의 조기 열화에 기여한다. 다른 상황에서, 전체 규정된 기간이 지난 후에도 정전하가 충분히 방전되지 않을 수도 있다. 결과적으로, 리프터 핀들이 하부 전극으로부터 기판을 제거하고자 하는 경우 부분 스티킹 (sticking) 이 발생하여 기판을 파손시킬 수도 있다.
언제 기판이 프로세싱 챔버로부터 제거될 수도 있는지를 결정하기 위한 규정된 기간을 필요로 하는 대신에, 종래의 방법은 헬륨 압력 및/또는 헬륨 가스의 체적을 모니터링하는 단계를 포함한다. 일 예에서, 미리결정된 압력 레벨이 관측되는 경우, 기판은 적절히 해제되었다고 추정된다. 다른 예에서 동일한 압력을 유지하기 위해 보다 높은 헬륨 가스 체적이 적용되면, 기판은 해제되었다고 추정된다.
그러나, 헬륨 흐름도 유도된 압력도 기판과 하부 전극 사이의 실제 정전하들을 정확하게 특징짓지 않기 때문에, 기계적 값 (예컨대, 헬륨 흐름) 에 기초한 모니터링 방법은 하부 전극으로부터 기판을 제거하기 위한 최적의 시간을 정확하게 식별하는데 있어서 불충분하다. 일 예에서, 압력 및 또는 흐름이, 미리결정된 임계 값 (기판이 하부 전극으로부터 안전하게 해제될 수도 있다고 지정된 값) 이 충족되었다는 것을 나타내더라도, 유도된 압력 및/또는 흐름이 전체 기판 표면에 걸쳐 일관되지 않을 수도 있다. 결과적으로, 리프터 핀들이 기판을 하부 전극으로부터 상방으로 밀고자 할 때 여전히 부분 스티킹이 발생하여 기판에서의 파손을 발생시킬 수도 있다.
다른 예에서, 유도된 압력 및/또는 흐름이 미리결정된 임계 값에 도달하는 것을 가능하게 하기 위한 기간이 필요할 수도 있다. 그러나, 흐름 및/또는 압력이 미리결정된 임계 값에 도달하기 전에 기판과 하부 전극 사이에 존재하는 정전하기 이미 충분히 방전되었을 수도 있다. 그 결과, 미리결정된 임계 값에 도달하는데 걸리는 귀한 시간이 낭비되기 때문에 스루풋에 부정적으로 영향을 줄 수도 있다. 따라서, 헬륨 흐름도 그리고/또는 유도된 압력도 기판을 하부 전극으로부터 안전하게 해제하기 위한 최적의 시간을 식별하는데 있어서 불충분할 수도 있다.
본 발명의 실시형태들에 따르면, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 혁신적인 엔드 포인트 검출 방식이 제공된다. 본 발명의 실시형태들은, 언제 기판이 하부 전극으로부터 안전하게 분리될 수 있는 지를 결정하기 위해 기판으로부터의 발진에 기초하여 플라즈마의 전기적 특성을 모니터링하는 단계를 포함한다.
본 문헌에서, 각종 구현들은 예로서 플라즈마 임피던스를 이용하여 논의될 수도 있다. 그러나, 본 발명은 플라즈마 임피던스에 제한되지 않고, 디척킹 이벤트 동안 존재할 수도 있는 임의의 전기적 파라미터를 포함할 수도 있다. 대신에, 본 논의들은 예로서 의미되고 본 발명은 제시된 예들에 한정되지 않는다.
본 발명의 일 양태에서, 본원의 발명자들은 정전하가 프로세싱 챔버로부터 제거되는 경우 기판 동요가 발생할 수도 있다는 것을 알아냈다. 다시 말하면, 기판이 하부 전극으로부터 해제될 때, 기판은 디척킹 플라즈마에서의 발진을 야기하는 물리적 섭동을 나타낸다. 물리적 섭동은 불활성 가스 (예를 들어, 헬륨) 가 기판을 하부 전극으로부터 밀어낼 때 존재할 수도 있다. 물리적 섭동의 다른 원인은, 정전하가 방전될 때 기판의 시프트로 인한 것일 수도 있다. 따라서, 본 발명자들은 플라즈마의 전기적 특성 (예를 들어, 플라즈마 임피던스, 제너레이터 전력, 전류, DC 바이어스 전압, 등) 을 측정하고 이 전기적 특성 (예를 들어, 플라즈마 임피던스, 제너레이터 전력, 전류, DC 바이어스 전압, 등) 을 임계 값들의 세트에 비교함으로써, 언제 정전하가 충분히 방전되고 기판이 하부 전극으로부터 들어올려질 수 있는지를 결정할 수도 있다는 것을 알아냈다.
본 발명의 일 실시형태에서, 임계 값들의 세트는 이론적으로 결정될 수도 있다. 임계 값들의 세트를 결정하기 위해서, 기판 구조의 3-D 모델이 구성될 수도 있다. 기판의 물리적 특성 (두께, 크기, 재료 조성 등) 이 기지의 팩터인 것으로 가정하면, 기판의 발진 주파수가 구성될 수도 있다. (Natick, MA 의 Math Works, Inc. 의) MAT LAB 과 같은 분석 소프트웨어, 및 기판의 3-D 모델에 대한 완벽한 톤 (tone) 을 적용함으로써, 전체 기판을 특징화하는 발진 주파수 그래프가 생성될 수도 있다. 발진 주파수 그래프는 기판 프로세싱 동안 비교가 수행될 수도 있는 임계 값들의 세트를 제공할 수도 있다.
본 발명의 다른 실시형태에서, 임계 값들의 세트는 경험적으로 결정될 수도 있다. 임계 값들의 세트를 결정하기 위해서, 디척킹 이벤트 동안 테스트 기판이 프로세싱될 수도 있다. 기판에 의해 보여지는 물리적 섭동들은 프로세스 엔지니어에 의해 뷰포인트들의 세트를 통해 시각적으로 관측될 수도 있다.
동시에, 모니터링 디바이스는 전기적 파라미터들에 관한 프로세싱 데이터를 캡처한다. 경험적으로, 발명자들은 각각의 발진이 발생할 때 플라즈마의 전기적 특성이 변한다는 연관성을 보여주었다. 결과적으로, 각각의 물리적 섭동 시에 전기적 특성 (예를 들어, 플라즈마 임피던스, 제너레이터 전력, 전류, DC 바이어스 전압 등) 의 측정치를 추출함으로써 임계 값들의 세트가 결정될 수도 있다. 일 예에서, 플라즈마 임피던스가 모니터링될 수도 있고, 기판의 물리적 섭동의 시간에 매칭되는 플라즈마 임피던스 값들의 그래프가 임계 값들의 세트로서 구성될 수도 있다.
기판의 상이한 영역들은 상이한 시간에 해제될 수도 있기 때문에, 광대역 주파수 분석이 복합적인 섭동들에 적용되어 기판의 상이한 영역들을 고려하는 임계 값들의 세트를 생성할 수도 있다. 일 실시형태에서, 디척킹 플라즈마를 특징짓기 위해서 하나 이상의 전기적 파라미터가 이용되기 때문에, 전기적 시그너쳐 (signature) 들의 라이브러리가 잠재적인 임계 값들의 세트로서 이용될 수도 있다. 일 예에서 플라즈마 임피던스 외에 전기적 시그너쳐들은 또한, DC 바이어스, 플라즈마 전압, 전류 등에 기초할 수도 있다. 제조 동안 긍정 오류 (false positive) 를 최소화하기 위해, 하나 이상의 전기적 시그너쳐에 대한 비교가 이루어질 수도 있다.
본 발명의 특징 및 이점들은 이어지는 도면들 및 논의들을 참조하여 더욱 잘 이해될 수도 있다.
도 1 은 본 발명의 일 실시형태에서 2 개의 제너레이터 소스들을 갖는 듀얼 주파수 용량성 결합된 플라즈마 프로세싱 시스템의 단순한 기능 블록도를 나타낸다. 프로세싱 시스템 (102) 은 2 개의 제너레이터 소스들 (104 및 106) 을 포함하고, 이 소스들은 정합 네트워크 (110) 를 통해 용량성 결합된 프로세싱 챔버 (108) 에 전력을 제공하도록 구성된다. 듀얼 주파수 용량성 결합된 플라즈마 프로세싱 시스템이 도시되었으나, 본 발명은 이 유형의 프로세싱 챔버에 한정되지 않는다. 대신에, 본원에 논의된 발명의 방법은 임의의 플라즈마 프로세싱 시스템에 적용될 수 있다.
용량성 결합된 프로세싱 챔버 (108) 는 하부 전극 (120)(예컨대, 정전 척) 을 포함할 수도 있다. 기판 프로세싱 동안, 기판 (122) 은 통상적으로 하부 전극 (120) 에 클램핑된다. 클램핑은 정전 클램핑을 이용하여 수행될 수도 있고, 이 정전 클램핑은 기판 (122) 으로 하여금 하부 전극 (102)(예컨대, 정전 척) 으로 끌어당겨지도록 정전하를 생성하는 것을 수반한다.
예를 들어, 기판 프로세싱이 완료된 상황을 고려하면, 디척킹 이벤트가 실행되어 기판 (122) 과 하부 전극 (120) 사이의 정전력을 제거한다. 대부분의 경우에서, 기판 (122) 으로부터 정전하를 방전시키는 것은 플라즈마를 생성하여 기판 (122) 상의 정전하를 중성화시킴으로써 수행된다.
종래 기술과 달리, 디척킹 이벤트는 미리결정된 규정된 기간 동안 실행되지 않는다. 대신에, 디척킹 이벤트는 프로세싱 챔버 내의 전기적 특성들 (예를 들어, 플라즈마 임피던스, 제너레이터 전력, 전류, DC 바이어스 전압, 등) 의 세트가 임계 값들의 세트를 충족할 때까지 실행된다. 일 실시형태에서, 하부 전극 (120) 으로부터 기판 (122) 을 제거하기 위한 최적의 시간을 결정하기 위해 전기적 시그너쳐들의 세트에 대해 하나 이상의 전기적 파라미터들의 프로세싱 데이터를 비교하는 알고리즘에 의해 비교가 수행된다.
플라즈마를 분석하기 위해 충분한 데이터를 갖기 위해서, 센서들이 이용되어 각 기판에 관한 프로세싱 데이터를 수집할 수도 있다. 일 예에서, 전압 전류 센서 (112) 가 이용되어 디척킹 이벤트에 관한 프로세싱 데이터 (예컨대, DC 바이어스, 플라즈마 임피던스, 전류, 플라즈마 전압, 등) 를 캡처할 수도 있다. 프로세싱 데이터는 수신기 (114) 에 의해 그 아날로그 포맷으로부터 디지털 포맷으로 변환될 수도 있다. 일단 데이터가 변환되었으면, 디지털 데이터는 분석을 위해 데이터 수집 디바이스 (116) 로 포워딩될 수도 있다. 일 실시형태에서, 데이터 수집 디바이스 (116) 는 최적의 해제 시간을 결정하기 위해 디지털 데이터를 수신할 뿐만 아니라 비교 알고리즘을 수행하도록 구성될 수도 있다. 수집된 데이터는, 언제 기판이 정전 척으로부터 들어올려질 수 있고 프로세싱 챔버로부터 제거될 수 있는지를 결정하기 위해 분석될 수도 있다.
일 실시형태에서, 일단 최적의 해제 시간이 식별되었으면, 메시지가 프로세스 모듈 제어기 (118) 로 전송될 수도 있다. 메시지의 수신 시에, 프로세스 모듈 제어기 (118) 는 공압 리프트 어셈블리에 리프터 핀을 들어올리도록 명령할 수도 있고, 리프터 핀은 하부 전극 (120) 에 배치되어 상방으로 기판 (122) 을 이동시켜 하부 전극 (120) 으로부터 분리하고, 이에 의해 로봇 아암이 플라즈마 프로세싱 챔버로부터 기판 (122) 을 제거하는 것을 가능하게 한다. 디척킹 플라즈마를 구동하는 것과 연관된 실제 전기적 파라미터들을 모니터링함으로써, 기판 (122) 을 해제하기 위한 최적의 시간이 결정될 수도 있고, 기판 (122) 은 기판 (122) 에 손상을 주지 않고 하부 전극 (120) 으로부터 들어올려질 수도 있다.
전술된 바와 같이, 기판 (122) 과 하부 전극 (120) 사이의 정전하의 방전은 기판 (122) 의 물리적 섭동에 의해 반영된다. 각각의 물리적 섭동은 디척킹 플라즈마에서 발진을 야기한다. 하부 전극으로부터 기판을 안전하게 들어올리기 위한 최적의 시간을 나타내도록 확립되었던 미리결정된 발진 주파수에 대해 기판 (122) 의 발진 주파수를 비교함으로써, 언제 충분한 양의 정전하가 제거되어 하부 전극 (120) 으로부터 기판 (122) 을 안전하게 들어올리는지의 결정이 이루어질 수 있다.
대응하여, 디척킹 플라즈마에서의 발진은, 센서(들)에 의해 검출 가능한, 플라즈마 전기적 특성 (예를 들어, 플라즈마 임피던스, 제너레이터 전력, 전류, DC 바이어스 전압, 등) 에 영향을 준다. 디척킹 플라즈마의 전기적 특성들이 발진에 의해 영향을 받기 때문에, 이 전기적 특성들은 또한 하부 전극으로부터 기판을 분리하기 위한 엔드-포인트 검출 방식의 일부분으로서 포함될 수도 있다.
전술된 바와 같이, 디척킹 이벤트 동안 기판에 의해 나타나는 물리적 섭동들은 테스트 환경에서 시각적으로 모니터링될 수도 있다. 물리적 섭동이 기판에 의해 나타나는 때에, 대응하는 섭동이 플라즈마의 전기적 파라미터들에서 보여질 수도 있다. 도 2 는 본 발명의 일 실시형태에서 시간에 대한 플라즈마 임피던스 (시간의 단위 당 임피던스 크기) 의 플롯의 확대도를 나타낸다. 도 2 에서, 플라즈마 임피던스 신호는, 테스트 기판의 물리적 섭동이 플라즈마에서의 발진을 야기하는 순간에 대응하는 플라즈마 임피던스 신호에서의 섭동을 나타낸다. 포인트 202 에서 볼 수 있는 바와 같이, 기판이 이동할 때 임피던스 신호에서 큰 변화가 발생한다. 이 예에서, 플롯이 낮은 샘플링 레이트 (약 175 헤르츠) 이더라도, 74.8 초 내지 75 초 사이의 기간 동안 7 옴에서 5.4 옴 미만까지의 큰 변화가 발생한다.
도 3 은 본 발명의 일 실시형태에서 27 메가헤르츠 전압 신호의 FFT (Fast Fourier Transform) 를 나타낸다. 이 플롯은 도 2 와 비교하여 보다 높은 샘플링 레이트 (약 10 키로헤르츠) 에서 도시되고, 클램프 전압이 처음에 턴 오프된 후에 기판 움직임을 나타내는 광대역 주파수 복합 주파수이다. 일 예에서, 전압 신호들에서의 섭동들 (포인트 302, 304, 306, 308, 등) 각각은 클램핑 전압이 처음에 턴 오프된 후에 기판이 이동함에 따라 타이어 플라즈마에서의 발진에 대응한다.
전술된 바와 같이, 디척킹 이벤드 동안 플라즈마로의 발진은 하나 이상의 전기 신호들에 영향을 줄 수도 있다. 도 4 는 본 발명의 일 실시형태에서 시간에 대한 다수의 전기 신호들의 플롯을 나타낸다. 포인트 402 (56 초 부근) 에서, 전기 신호들 각각은 섭동을 나타낸다. 따라서, 플라즈마에서의 발진은 전기 신호 각각에서의 고조파 변화에 의해 반영된다. 각각의 전기 신호들이 섭동을 나타내더라도, 각 섭동의 크기는 변한다. 이 예에서 27 메가헤르츠 플라즈마 임피던스 (라인 404) 는 다른 전기 신호들 보다 상당히 큰 크기를 갖는다. 일 실시형태에서, 하부 전극으로부터 기판을 분리하기 위한 최적의 시간의 결정은 가장 큰 섭동을 갖는 전기 신호에 기초할 수도 있다.
일 실시형태에서, 혁신적인 엔드 포인트 검출 방식은 또한 긍정 오류를 실질적으로 완화시킴으로써 부분 스티킹으로 인한 기판 파손의 잠재성을 최소화할 수도 있다. 일 예로 50 초 부근에서 전기 신호들 몇몇이 섭동을 나타낸다. 그러나, 그 순간에 기판의 모든 영역들이 완전히 해제되지 않는다. 따라서, 일 실시형태에서 비교 알고리즘은 2 이상의 전기 신호에 기초할 수도 있다.
상기에서 알 수 있는 바와 같이, 해제 이벤트를 검출하기 위한 비교 알고리즘은 상이한 전기 신호들의 거동 (behavior) 을 고려하도록 구성될 수도 있다. 일 예에서, 플라즈마에서의 발진에 의해 상당히 영향을 받을 수도 있는 전기 신호에 대해, 비교 알고리즘은 전기 신호에서의 섭동이 임계 값을 충족하는지, 기판 해제 이벤트가 발생했는지 여부를 결정할 수도 있고 기판이 안전하게 제거될 수도 있다. 그러나, 플라즈마로의 발진으로 인한 큰 변화가 나타나지 않을 수도 있는 전기 신호에 대해, 비교 알고리즘은 또한 해제된 이벤트 시에 비교 알고리즘이 섭동을 식별할 수도 있기 전에 유사한 거동을 나타내도록 추가의 전기 신호를 필요로할 수도 있다.
도 5 는 본 발명의 일 실시형태에서 하부 전극으로부터 기판을 안전하게 분리하기 위한 최적의 시간을 검출하는 방법을 나타내는 단순한 흐름도를 나타낸다.
제 1 단계 502 에서, 하부 전극 위에 기판이 배치된다. 일 예에서, 기판 (122) 은 하부 전극 (120)(예컨대, 정전 척) 의 상면 (top) 에 위치된다. 기판 (122) 을 제 위치에 유지하기 위해, 클램프 전압이 이용되어 기판 (122) 과 하부 전극 (120) 사이에 정전하를 생성한다.
다음 단계 504 에서, 기판 프로세싱이 실행된다. 일 예에서, 기판 (122) 은 프로세싱 챔버 (102) 에서 처리된다. 기판 프로세싱 동안, 불활성 가스 (예컨대, 헬륨) 가 이용되어 기판의 후면을 냉각시킬 수도 있다.
다음 단계 506 에서, 기판 프로세싱이 완료되고 디척킹 이벤트가 실행된다. 기판 프로세싱이 완료된 경우, 제너레이터 소스들 (104 및 106) 로부터의 전력은 메인 에칭 레벨로부터 저 전력의 플라즈마를 유지하기에 충분한 레벨로 램프 다운된다. 이 플라즈마는 기판 (122) 상의 정전하를 중성화하기에 충분히 강하지만, 에칭을 수행하기에는 너무 약하다. 또한, 프로세싱 챔버 (108) 는 헬륨 (웨이퍼 후면의 불활성 가스) 압력을 펌핑함으로써 비워진다 (vacate). 일반적으로, 프로세싱에서의 헬륨 (웨이퍼 후면 불활성 가스) 압력은 약 20-30 torr 이다. 그러나, 챔버에서 프로세싱 후의 헬륨 (웨이퍼 후면 불활성 가스) 압력의 양은 약 2-3 torr 의 저 레벨 압력이다. 또한, 기판 (122) 과 하부 전극 (120) 사이의 정전력을 유지하는 클램프 전압이 턴 오프된다.
디척킹 이벤트 동안, 기판 (122) 이 이동할 수도 있다. 일 예에서, 클램프 전압이 턴 오프되는 경우 기판 (122) 은 그 중성 상태로 다시 플렉싱 (flex) 될 수도 있다. 다른 예에서, 클램핑 전압이 더 이상 정전력 (하부 전극 (120) 에 기판 (122) 을 클램핑하는 힘) 을 유지하지 않기 때문에, 후면 불활성 가스 흐름은 기판을 들어올릴 수도 있다. 기판 이동은 파라미터의 전기적 특성에서의 변화에 따라 반영될 수도 있는 플라즈마에서의 발진을 야기할 수도 있다.
다음 단계 508 에서, 플라즈마의 전기적 파라미터들 (신호들) 을 모니터링하기 위해 센서들이 이용된다. 일 예로 플라즈마 임피던스, DC 바이어스 전압, 전류, 제너레이터 전력 등과 같은 전기적 파라미터들은 정전하가 방전되고 있는 동안 이들 전기적 파라미터들이 영향을 받기 때문에 모니터링될 수도 있다. 일 예에서, 전압 및 전류 센서가 이용되어 프로세싱 데이터를 캡처할 수도 있다. 프로세싱 데이터 (예컨대, 플라즈마 임피던스) 는 분석을 위해 데이터 수집 디바이스로 전송될 수도 있다. 프로세싱 데이터는 임계 값과 비교된다. 프로세싱 데이터가 임계 값을 통과하면, 정전하는 충분히 충전된 것으로 간주된다. 그러나, 임계 값이 충족되지 않으면, 기판 해제 이벤트가 일어나지 않고 디척킹 이벤트가 계속된다.
본원에서 논의된 바와 같이, 용어 통과한다 (traverse) 는 초과하거나, 미만으로 떨어지거나, 범위 내에 있는 등을 포함할 수도 있다. 용어 통과한다 의 의미는 임계 값/범위의 요건에 의존할 수도 있다. 일 예에서, 플라즈마 임피던스가, 예를 들어 적어도 어떤 값일 것을 그 제조법이 요구하는 경우, 플라즈마 임피던스 값이 임계 값/범위를 충족하거나 초과하면 프로세싱 데이터가 임계 값/범위를 통과한 것으로 간주된다. 다른 예에서, 플라즈마 임피던스가, 예를 들어 어떤 값 미만일 것을 제조법이 요구하는 경우, 플라즈마 임피던스 값이 임계 값/범위 미만으로 떨어지면 프로세싱 데이터는 임계 값/범위를 통과한 것이다.
일 실시형태에서, 단지 하나의 전기적 파라미터가 모니터링된다. 단지 하나의 전기적 파라미터가 모니터링되면, 모니터링되는 전기적 파라미터는 기판이 물리적 섭동을 나타내는 경우 가장 큰 변화를 나타내도록 경험적으로 결정된다.
다른 실시형태에서, 다수의 전기 신호들이 모니터링될 수도 있다. 하나 이상의 신호를 모니터링함으로써, 긍정 오류가 상당히 완화될 수도 있다. 일 예에서, 신호들의 조합이, 하부 전극 (120) 으로부터 안전한 해제를 보장하기 위해 기판 (122) 이 충분히 해제된 것으로 간주되기 전에 임계 값들의 세트를 패스해야 할 수도 있는 컨디션들이 설정될 수도 있다.
다음 단계 510 에서, 리프터 핀들은 기판을 하부 전극으로부터 들어올린다. 일 예에서, 기판 해제 이벤트에 대한 컨디션들이 충족되었고 (예컨대, 하나 이상의 전기 신호들은 임계 값들의 세트를 충족하였고), 기판 (122) 을 하부 전극 (120) 으로부터 분리하기 위해서 리프터 핀들을 들어올리도록 공압 리프트 어셈블리에 지시하기 위한 메시지가 프로세스 모듈 제어기 (118) 로 전송되고, 이에 의해 기판 (122) 은 로봇 아암에 의해 프로세싱 챔버 (120) 로부터 제거에 이용 가능하도록 허용한다.
도 6 은 본 발명의 일 실시형태에서 기판 해제 이벤트를 검출하는 이론적 방법을 나타내는 단순한 흐름도를 나타낸다.
제 1 단계 602 에서, 기판의 모델이 구성된다. 일 실시형태에서, 모델은 기판의 상이한 영역 사이에 존재할 수도 있는 차이들을 포함하는, 기판의 물리적 특성들 (예컨대, 두께, 크기, 및 재료 조성) 을 캡처하는 3-D 모델이다.
다음 단계 604 에서, 물리적 발진 주파수 플롯은 기판이 기판 해제 이벤트에 의해 물리적으로 동요하게 되는 경우 기판 모델에 대해 결정된다. 일 실시형태에서, 완변한 톤과 함께 (Natick, MA 의 Math Works,Inc. 의) MATLAB 과 같은 분석 프로그램이 해제 이벤트의 발진 주파수를 플롯팅하기 위한 모델에 적용될 수도 있다.
다음 단계 606 에서, 알고리즘은 전기적 시그너쳐로서 물리적 발진 주파수 플롯의 고조파들 중 하나를 이용하여 제조 시에 디척킹 이벤트 동안 기판의 실제 발진 주파수에 대해 비교한다.
다음 단계 608 에서, 리프터 핀들은 하부 전극으로부터 기판을 들어올린다. 일 예에서, 일단 하나 이상의 전기적 신호들이 전기적 시그너쳐를 충족했으면, 기판 해제 이벤트가 식별되고, 하부 전극 (120) 으로부터 기판 (122) 을 제거하기 위해서 리프터 핀들을 들어올리도록 공압 리프트 어셈블리에 지시하기 위한 메시지가 프로세스 모듈 제어기 (118) 로 전송된다.
도 5 및 도 6 에서 알 수 있는 바와 같이, 혁신적인 엔드 포인트 검출 방식은 안전하고 효율적인 방식으로 하부 전극으로부터 기판의 적합한 디척킹을 가능하게 한다. 이 방법은 실질적으로, 긍정 오류에 대한 잠재성을 완화시키고, 이에 의해 기판에 손상을 입힐 수 있는 부분 스티킹에 대한 잠재성을 제거한다. 방법은 또한, 일단 제거를 위한 최적의 시간이 식별되었으면 기판이 프로세싱 챔버로부터 제거되기 때문에 높은 프로세스 수율 및 시스템 스루풋을 제공한다. 다시 말하면, 하나 이상의 전기적 신호들은 정전하가 충분히 방전되었다는 증거를 제공하고, 기판은 하부 전극으로부터 분리된다. 종래 기술과 달리, 규정된 대기 기간이 지나지 않았기 때문에 시간이 낭비되지 않는다.
본 발명의 하나 이상의 실시형태들로부터 알 수 있는 바와 같이, 디척킹 동안 혁신적인 엔드 포인트 검출 방식이 제공된다. 혁신적인 엔드 포인트 검출 방식을 이용하면, 안전하고 시기적절한 방식으로 기판 해제 이벤트를 정확하게 식별하기 위한 방법들이 제공된다. 따라서, 부분 스티킹으로 인해 낭비되는 기판이 적고 챔버 세정을 위해 필요한 시간이 적으며, 이에 의해 소유 비용을 감소시킨다. 또한, 기판 해제 이벤트가 긍정적으로 식별된 경우 기판이 프로세싱 챔버로부터 제거되기 때문에, 보다 높은 스루풋이 달성될 수도 있다.
본 발명은 여러 바람직한 실시형태들의 관점에서 설명되었으나, 본 발명의 범위 내에서 변경, 치환, 및 등가물들이 존재한다. 각종 예들이 본원에 제공되었으나, 이들 예들은 예시적인 것이며 본 발명에 대해 제한하지 않는 것으로 의도된다.
또한, 명칭과 요약은 여기서 편리성을 위해 제공되는 것으로, 여기서 청구범위의 범위를 해석하는데 이용되어서는 안된다. 또한, 요약서는 매우 간결한 형태로 기재되며 편리성을 위해 여기서 제공되므로, 청구범위에 표현된 전체 발명을 해석하거나 한정하는데 채용되어서는 안된다. 용어 "세트 (set)" 가 여기서 채용되면, 그런 용어는 그의 일반적으로 이해되는 수학적 의미가 0, 1 또는 2 이상의 부재를 포함하도록 한 것이다. 또한, 본 발명의 방법들 및 장치들을 구현하는 많은 대체 방법들이 있음을 주의해야 한다. 그러므로, 다음의 첨부된 청구범위는, 모든 그런 변경들, 치환들, 및 등가물들을 포함하여, 본 발명의 진정한 정신과 범주에 속하는 것으로 해석되도록 의도한 것이다.

Claims (20)

  1. 플라즈마 프로세싱 시스템의 프로세싱 챔버에서 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법으로서,
    센서들의 세트를 이용하여 플라즈마의 전기적 특성들의 세트를 모니터링하는 단계로서, 상기 플라즈마는 디척킹 이벤트 동안 상기 기판 위에 형성되는, 상기 플라즈마의 전기적 특성들의 세트를 모니터링하는 단계;
    상기 전기적 특성들의 세트에 관한 프로세싱 데이터를 데이터 수집 디바이스로 전송하는 단계;
    상기 프로세싱 데이터를 임계 값들의 세트에 비교하는 단계; 및
    상기 프로세싱 데이터가 상기 임계 값들을 통과 (traverse) 하는 경우, 기판 해제 이벤트가 발생한 것이기 때문에 상기 하부 전극으로부터 상기 기판을 제거하는 단계를 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  2. 제 1 항에 있어서,
    상기 프로세싱 데이터가 상기 임계 값들의 세트를 통과하지 않는 경우, 상기 기판 해제 이벤트가 발생하지 않았다고 여겨지며 상기 기판은 상기 하부 전극으로부터 제거되지 않는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  3. 제 2 항에 있어서,
    상기 전기적 특성들의 세트는 플라즈마 임피던스를 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  4. 제 2 항에 있어서,
    상기 전기적 특성들의 세트는 직류 바이어스 전압을 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  5. 제 2 항에 있어서,
    상기 전기적 특성들의 세트는 발전기 전력을 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  6. 제 2 항에 있어서,
    상기 전기적 특성들의 세트는 단일의 전기적 파라미터이고,
    상기 단일의 전기적 파라미터는 디척킹 이벤트 동안 테스트 기판이 물리적 섭동들을 나타낼 때 가장 큰 변화를 나타내도록 경험적으로 결정된 것인, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  7. 제 2 항에 있어서,
    상기 전기적 특성들의 세트는 2 이상의 전기적 파라미터이고,
    전기적 파라미터들의 조합은 상기 기판 해제 이벤트를 결정하기 위해 복수의 임계 값들에 비교되는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  8. 제 1 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 듀얼 주파수 용량성 결합된 플라즈마 프로세싱 시스템인, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 최적의 시간을 식별하는 방법.
  9. 플라즈마 프로세싱 시스템의 프로세싱 챔버에서 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법으로서,
    상기 디척킹 이벤트 동안 상기 기판에 대한 전기적 특성들의 세트의 발진 주파수 플롯을 생성하는 단계;
    상기 기판의 상기 발진 주파수 플롯을 전기적 시그너쳐들의 세트에 비교하는 단계; 및
    상기 발진 주파수 플롯이 상기 전기적 시그너쳐들의 세트를 통과 (traverse) 하는 경우, 기판 해제 이벤트가 발생한 것이기 때문에 상기 하부 전극으로부터 상기 기판을 제거하는 단계를 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  10. 제 9 항에 있어서,
    상기 발진 주파수 플롯이 상기 전기적 시그너쳐들의 세트를 통과하지 않는 경우, 상기 기판 해제 이벤트가 발생하지 않았다고 여겨지며 상기 기판은 상기 하부 전극으로부터 제거되지 않는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  11. 제 10 항에 있어서,
    상기 전기적 특성들의 세트는 플라즈마 임피던스를 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  12. 제 10 항에 있어서,
    상기 전기적 특성들의 세트는 직류 바이어스 전압을 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  13. 제 10 항에 있어서,
    상기 전기적 특성들의 세트는 발전기 전력을 포함하는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  14. 제 10 항에 있어서,
    상기 전기적 특성들의 세트는 단일의 전기적 파라미터이고,
    상기 단일의 전기적 파라미터는 디척킹 이벤트 동안 테스트 기판이 물리적 섭동들을 나타낼 때 가장 큰 변화를 나타내도록 경험적으로 결정된 것인, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  15. 제 10 항에 있어서,
    상기 전기적 특성들의 세트는 2 이상의 전기적 파라미터이고,
    전기적 파라미터들의 조합은 상기 기판 해제 이벤트를 결정하기 위해 복수의 임계 값들에 비교되는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  16. 제 9 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 듀얼 주파수 용량성 결합된 플라즈마 프로세싱 시스템인, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  17. 제 9 항에 있어서,
    상기 전기적 시그너쳐들의 세트는 기판 모델의 물리적 발진 주파수 플롯들의 세트이고,
    상기 물리적 발진 주파수 플롯들의 세트는 상기 기판 모델이 기판 해제 이벤트에 의해 물리적으로 동요하게 되는 경우 생성되는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  18. 제 17 항에 있어서,
    상기 발진 주파수 플롯은 상기 물리적 발진 주파수 플롯들의 세트의 고조파들에 비교되는, 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하는 방법.
  19. 컴퓨터 판독가능 코드가 수록된 프로그램 저장 매체를 포함하는 제조품으로서,
    상기 컴퓨터 판독가능 코드는 플라즈마 프로세싱 시스템의 프로세싱 챔버에서 하부 전극으로부터 기판을 기계적으로 제거하기 위한 디척킹 이벤트 동안의 최적의 시간을 식별하기 위해 구성되고,
    상기 컴퓨터 판독가능 코드는,
    센서를 이용하여 플라즈마의 전기적 특성들의 세트를 모니터링하기 위한 코드로서, 상기 플라즈마는 디척킹 이벤트 동안 상기 기판 위에 형성되는, 상기 플라즈마의 전기적 특성들의 세트를 모니터링하기 위한 코드;
    상기 전기적 특성들의 세트에 관한 프로세싱 데이터를 데이터 수집 디바이스로 전송하기 위한 코드;
    상기 프로세싱 데이터를 임계 값들의 세트에 비교하기 위한 코드; 및
    상기 프로세싱 데이터가 상기 임계 값들을 통과 (traverse) 하는 경우, 기판 해제 이벤트가 발생한 것이기 때문에 상기 하부 전극으로부터 상기 기판을 제거하기 위한 코드를 포함하는, 프로그램 저장 매체를 포함하는 제조품.
  20. 제 19 항에 있어서,
    상기 전기적 특성들의 세트는 플라즈마 임피던스, 직류 바이어스 전압, 및 발전기 전력 중 하나를 포함하는, 프로그램 저장 매체를 포함하는 제조품.
KR1020127006357A 2009-09-10 2010-08-31 플라즈마 프로세싱 챔버에서 웨이퍼-해제 이벤트를 검출하는 방법 및 장치 KR20120073226A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/557,381 US20110060442A1 (en) 2009-09-10 2009-09-10 Methods and arrangement for detecting a wafer-released event within a plasma processing chamber
US12/557,381 2009-09-10
US12/557,387 2009-09-10
US12/557,387 US8797705B2 (en) 2009-09-10 2009-09-10 Methods and arrangement for plasma dechuck optimization based on coupling of plasma signaling to substrate position and potential

Publications (1)

Publication Number Publication Date
KR20120073226A true KR20120073226A (ko) 2012-07-04

Family

ID=43733060

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127006359A KR20120073227A (ko) 2009-09-10 2010-08-31 기판 위치 및 포텐셜에 대한 플라즈마 시그널링의 커플링에 기초한 플라즈마 디척킹 최적화를 위한 방법 및 장치
KR1020127006357A KR20120073226A (ko) 2009-09-10 2010-08-31 플라즈마 프로세싱 챔버에서 웨이퍼-해제 이벤트를 검출하는 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127006359A KR20120073227A (ko) 2009-09-10 2010-08-31 기판 위치 및 포텐셜에 대한 플라즈마 시그널링의 커플링에 기초한 플라즈마 디척킹 최적화를 위한 방법 및 장치

Country Status (5)

Country Link
JP (2) JP5735513B2 (ko)
KR (2) KR20120073227A (ko)
CN (2) CN102484086B (ko)
SG (3) SG10201405047VA (ko)
WO (2) WO2011031590A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520360B2 (en) * 2011-07-19 2013-08-27 Lam Research Corporation Electrostatic chuck with wafer backside plasma assisted dechuck
JP6789099B2 (ja) * 2016-12-26 2020-11-25 東京エレクトロン株式会社 計測方法、除電方法及びプラズマ処理装置
US10770257B2 (en) * 2018-07-20 2020-09-08 Asm Ip Holding B.V. Substrate processing method
US11437262B2 (en) * 2018-12-12 2022-09-06 Applied Materials, Inc Wafer de-chucking detection and arcing prevention
JP7450512B2 (ja) * 2020-10-07 2024-03-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459632A (en) * 1994-03-07 1995-10-17 Applied Materials, Inc. Releasing a workpiece from an electrostatic chuck
JP3125593B2 (ja) * 1994-09-09 2001-01-22 株式会社日立製作所 静電吸着装置及び方法
JPH10163306A (ja) * 1996-12-04 1998-06-19 Sony Corp 半導体装置の製造方法及び製造装置
JPH11260897A (ja) * 1998-03-12 1999-09-24 Matsushita Electric Ind Co Ltd 基板の取り扱い方法と装置、それに用いる吸着検査方法、装置
US6790375B1 (en) * 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
US7218503B2 (en) * 1998-09-30 2007-05-15 Lam Research Corporation Method of determining the correct average bias compensation voltage during a plasma process
US6965506B2 (en) * 1998-09-30 2005-11-15 Lam Research Corporation System and method for dechucking a workpiece from an electrostatic chuck
US6570752B2 (en) * 1999-12-28 2003-05-27 Nikon Corporation Wafer chucks and the like including substrate-adhesion detection and adhesion correction
US6307728B1 (en) * 2000-01-21 2001-10-23 Applied Materials, Inc. Method and apparatus for dechucking a workpiece from an electrostatic chuck
JP2002203837A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp プラズマ処理方法および装置並びに半導体装置の製造方法
JP3702220B2 (ja) * 2001-11-29 2005-10-05 株式会社東芝 プラズマ管理方法
US20030210510A1 (en) * 2002-05-07 2003-11-13 Hann Thomas C. Dynamic dechucking
JP4313656B2 (ja) * 2003-11-19 2009-08-12 パナソニック株式会社 半導体装置の製造方法
US20050212450A1 (en) * 2004-03-16 2005-09-29 Scientific Systems Research Limited Method and system for detecting electrical arcing in a plasma process powered by an AC source
KR100653707B1 (ko) * 2004-10-21 2006-12-04 삼성전자주식회사 플라즈마 처리장치의 플라즈마 처리방법
JP4884811B2 (ja) * 2006-03-20 2012-02-29 三菱重工業株式会社 ガラス基板の静電吸着装置及びその吸着離脱方法
KR101394337B1 (ko) * 2006-08-30 2014-05-13 엘아이지에이디피 주식회사 정전척
JP4646941B2 (ja) * 2007-03-30 2011-03-09 東京エレクトロン株式会社 基板処理装置及びその処理室内の状態安定化方法

Also Published As

Publication number Publication date
CN102484086B (zh) 2014-10-15
JP2013504873A (ja) 2013-02-07
SG10201405047VA (en) 2014-10-30
SG178374A1 (en) 2012-03-29
SG178372A1 (en) 2012-03-29
JP2013504874A (ja) 2013-02-07
WO2011031590A3 (en) 2011-06-30
WO2011031590A2 (en) 2011-03-17
KR20120073227A (ko) 2012-07-04
WO2011031589A3 (en) 2011-06-03
JP5735513B2 (ja) 2015-06-17
CN102484086A (zh) 2012-05-30
WO2011031589A2 (en) 2011-03-17
CN102598237A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
US7864502B2 (en) In situ monitoring of wafer charge distribution in plasma processing
KR20120073226A (ko) 플라즈마 프로세싱 챔버에서 웨이퍼-해제 이벤트를 검출하는 방법 및 장치
JP5265770B2 (ja) プラズマ処理チャンバ内のデチャックを検出するための容量結合静電(cce)プローブ構成、それに関連する方法、及び、その方法を実行するコンピュータ可読コードを格納するプログラム格納媒体
US6898064B1 (en) System and method for optimizing the electrostatic removal of a workpiece from a chuck
US8797705B2 (en) Methods and arrangement for plasma dechuck optimization based on coupling of plasma signaling to substrate position and potential
KR20000071664A (ko) 반도체 웨이퍼 프로세스 장치에서 지지 표면을 회복시키는방법 및 장치
CN102484062A (zh) 测量晶片偏压的方法与装置
KR20100131491A (ko) 정전 용량 감지 특징을 갖는 정전 척 조립체 및 관련 작동 방법
TWI479595B (zh) 從靜電夾盤解箝制晶圓
JP2005268214A (ja) Ac電源によって電源供給されるプラズマ処理における電気アークを検出するための方法及びシステム
US20110060442A1 (en) Methods and arrangement for detecting a wafer-released event within a plasma processing chamber
EP1107282A2 (en) Method and apparatus for semiconductor wafer process monitoring
JP4282100B2 (ja) 静電チャックにおける被吸着物の離脱方法及び静電チャック
JP2007165917A (ja) 被吸着物の処理方法
JP2004281783A (ja) 半導体処理装置
JP2013033726A (ja) 異常検出装置及び異常検出方法
WO2018059144A1 (zh) Cmp设备抛光头掉片检测方法和系统
US10825645B2 (en) System and method for reduced workpiece adhesion due to electrostatic charge during removal from a processing station
WO2023125502A1 (zh) 基座接地检测装置和方法
JP2007019524A (ja) 離脱状態判断方法及び真空処理装置
CN1295757C (zh) 半导体处理装置的控制方法
JP2005310945A (ja) 半導体製造装置およびウェハの静電吸着方法・除電方法
JP2002367965A (ja) プラズマ処理装置およびプラズマ処理方法
JP2005123422A (ja) 吸着モニター方法
TW200416921A (en) Control method for semiconductor processing device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid