KR20120070516A - 질화 실리콘막의 성막 방법 및 성막 장치 - Google Patents

질화 실리콘막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20120070516A
KR20120070516A KR1020110138038A KR20110138038A KR20120070516A KR 20120070516 A KR20120070516 A KR 20120070516A KR 1020110138038 A KR1020110138038 A KR 1020110138038A KR 20110138038 A KR20110138038 A KR 20110138038A KR 20120070516 A KR20120070516 A KR 20120070516A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
film
forming
silicon
Prior art date
Application number
KR1020110138038A
Other languages
English (en)
Inventor
히로끼 무라까미
요오스께 와따나베
가즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120070516A publication Critical patent/KR20120070516A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 극박막 상태이어도, 물리적인 특성 및 전기적인 특성이 우수한 질화 실리콘막을 성막하는 것이 가능한 질화 실리콘막의 성막 방법을 제공하는 것이다. 피처리체의 표면 상에 질화 실리콘막을 성막하는 질화 실리콘막의 성막 방법이며, 질화 실리콘막을 피처리체의 표면 상에 성막하기 전에, 적어도 아미노실란계 가스를 사용하여, 피처리체의 표면 상에 질화 실리콘막의 시드가 되는 시드층을 형성한다(스텝 2 내지 스텝 4).

Description

질화 실리콘막의 성막 방법 및 성막 장치 {METHOD AND APPARATUS FOR FORMING SILICON NITRIDE FILM}
본 발명은, 질화 실리콘막의 성막 방법 및 성막 장치에 관한 것이다.
질화 실리콘막의 성막에 있어서, 성막 개시 초기에, 막이 형성되기 시작할 때까지의 시간(이하 인큐베이션 시간이라고 한다)이 존재한다. 인큐베이션 시간을 개선하기 위한 공지예로서는, 특허 문헌 1이 있다. 특허 문헌 1에서는, SiO계 절연막 상에 SiN계 절연막을 성막하는데 있어서, SiO계 절연막을 폐쇄 분위기 하에서 성막한 후, 대기로부터 차단된 상태로 유지한 채, RCA 세정을 행하지 않고 급속 열질화 및 CVD를 순차 행한다.
또한, 특허 문헌 2에는, 질화 실리콘막 등의 실리콘 함유막을 플라즈마 화학 기상 퇴적에 의해 성막하는 방법이 기재되어 있다. 특허 문헌 2에서는 실리콘 함유막의 성막 전에, 피처리체 표면 상에 암모니아 래디컬을 충분히 흡착시킨다. 이 후, 아미노실란 등의 실리콘 전구체를 암모니아 래디컬과 반응시킴으로써, 질화 실리콘을 형성한다.
[특허문헌]
[특허 문헌 1] 일본 특허 출원 공개 평7-297182호 공보
[특허 문헌 2] 일본 특허 출원 공개 제2008-258591호 공보
질화 실리콘막의 성막에 있어서는, 인큐베이션 시간이 존재한다. 이로 인해, 성막 초기 단계에서는, 질화 실리콘막이 균일하게 형성되지 않고, 질화 실리콘이 아일랜드(Island) 형상으로 점재하게 된다. 이로 인해, 극박막 상태의 질화 실리콘막은, 예를 들어, 단차 피복성이 좋지 않고, 막 두께나 막질이 균일하지 않는 등의 물리적인 특성이나, 절연성 등의 전기적인 특성도 좋지 않은 사정이 있다.
본 발명은, 극박막 상태이여도, 물리적인 특성 및 전기적인 특성이 우수한 질화 실리콘막을 성막 가능한 질화 실리콘막의 성막 방법 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공한다.
본 발명의 제1 형태에 관한 질화 실리콘막의 성막 방법은, 피처리체의 표면 상에 질화 실리콘막을 성막하는 질화 실리콘막의 성막 방법이며, 상기 질화 실리콘막을 상기 피처리체의 표면 상에 성막하기 전에, 적어도 아미노실란계 가스를 사용하여, 상기 피처리체의 표면 상에 상기 질화 실리콘막의 시드가 되는 시드층을 형성한다.
본 발명의 제2 형태에 관한 질화 실리콘막의 성막 방법은, (1) 피처리체를 처리실 내로 반입하는 공정과, (2) 상기 처리실 내에 아미노실란계 가스를 도입하고, 상기 피처리체의 표면 상에 실리콘을 흡착시키는 공정과, (3) 상기 처리실 내에 암모니아를 포함하는 가스를 도입하고, 상기 실리콘이 흡착된 상기 피처리체의 표면 상에 시드층을 형성하는 공정과, (4) 상기 처리실 내에 질화 실리콘을 성막하는 성막 가스를 도입하고, 상기 시드층 상에 질화 실리콘막을 형성하는 공정을 구비한다.
본 발명의 제3 형태에 관한 성막 장치는, 질화 실리콘막을 성막하는 성막 장치이며, 피처리체를 수용하는 처리실과, 상기 처리실 내에, 아미노실란계 가스, 암모니아를 포함하는 가스 및 질화 실리콘을 성막하는 성막 가스를 공급하는 가스 공급 기구를 구비하고, 상기 제1 형태에 관한 질화 실리콘막의 성막 방법을, 상기 처리실 내에 있어서 실행되도록 구성되어 있다.
본 발명에 따르면, 극박막 상태이어도, 물리적인 특성 및 전기적인 특성이 우수한 질화 실리콘막을 성막 가능한 질화 실리콘막의 성막 방법 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 질화 실리콘막의 성막 방법의 일례를 나타내는 흐름도.
도 2는 도 1에 도시하는 일례 중의 피처리체의 단면예를 나타내는 단면도.
도 3은 본 발명의 제2 실시 형태에 관한 질화 실리콘막의 성막 방법의 일례를 나타내는 흐름도.
도 4는 인큐베이션 시간을 도시하는 도면.
도 5는 제1, 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 단면도.
도 6은 제1 또는 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 이용한 반도체 장치의 하나의 성막 공정예를 나타내는 단면도.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 관한 질화 실리콘막의 성막 방법의 일례를 나타내는 흐름도. 도 2는 도 1에 도시하는 일례 중의 피처리체의 단면예를 나타내는 단면도이다.
도 1 중의 스텝 1에 나타내는 바와 같이, 피처리체를 성막 장치의 처리실 내로 반입한다. 본 예에서는 피처리체는 반도체 웨이퍼, 예를 들어, 실리콘 웨이퍼이다. 실리콘 웨이퍼의 단면예를 도 2a에 도시한다. 본 예에서는 피처리체의 일례로서, 실리콘 기판(1)의 표면 상에 예를 들어, 산화 실리콘(SiO2)막(2)이 형성된 실리콘 웨이퍼(W)를 사용하였다. 즉, 질화 실리콘막이 형성되는 기초는, 본 예에서는 산화 실리콘막(2)이다. 또한, 기초로서는, 산화 실리콘막(2)에 한정되는 것은 아니며, 표면에 자연 산화막을 갖는 실리콘이나, 표면에 자연 산화막을 갖는 금속, 표면에 자연 산화막을 갖고 있지 않은 금속 등이어도 된다. 피처리체를 성막 장치의 처리실 내로 반입한 후, 처리실 내의 온도를 실리콘 흡착 온도(처리 온도)로 상승시킨다. 본 예에서는, 실리콘 흡착 온도를 450℃로 설정하였다.
다음에, 도 1 중의 스텝2에 도시한 바와 같이, 실리콘 흡착 온도로 된 처리실 내에 아미노실란계 가스를 도입하고, 산화 실리콘막(2)의 표면 상에 실리콘을 흡착시킨다. 이에 의해, 도 2b에 도시한 바와 같이, 산화 실리콘막(2)의 표면 상에는, 실리콘 흡착층(3)이 형성된다. 본 예에서는, 아미노실란계 가스로서, 디이소프로필아미노실란(DIPAS)을 사용하였다.
또한, 본 예에서 사용한 처리 조건은,
DIPAS 유량:150sccm
처리 시간:60sec
처리 온도:450℃
처리 압력:532Pa(4Torr)
이다. 처리 종료 후, 처리실 내를, 불활성 가스를 사용해서 퍼지한다(스텝3). 본 예에서는, 불활성 가스로서 질소(N2) 가스를 사용하였다.
다음에, 도 1 중의 스텝4에 도시한 바와 같이, 처리실 내로 암모니아(NH3)를 포함하는 가스를 도입한다. 이에 의해, 실리콘 흡착층(3)에 아미노기(예를 들어, NH2)를 결합시켜, 도 2c에 도시한 바와 같이, 산화 실리콘막(2)의 표면 상에 시드층(4)을 형성한다.
본 예에서 사용한 처리 조건은,
NH3 유량:5000sccm
처리 시간:25min
처리 온도: 처리 동안에 450℃로부터 630℃로 상승
처리 압력:66.7Pa(0.5Torr)이다.
또한, 본 예에서는, 처리실 내로 암모니아 가스를 도입하면서, 처리실 내의 온도를 450℃로부터 질화 실리콘 성막 온도, 본 예에서는 630℃까지 상승시켰다. 이렇게 온도를 높게 해나감으로써, 처리실 내의 온도를 실리콘 흡착 온도로부터 변경하지 않은 경우와 비교하여, 실리콘 흡착층(3)과 암모니아 가스와의 반응을 보다 촉진시킬 수 있다. 처리 종료 후, 처리실 내를, 불활성 가스를 사용해서 퍼지한다(스텝5). 본 예에서는, 불활성 가스로서 질소 가스를 사용하였다.
다음에, 도 1 중의 스텝6에 도시한 바와 같이, 질화 실리콘 성막 온도로 된 처리실 내로 질화 실리콘을 성막하는 성막 가스를 도입하고, 도 2d에 도시한 바와 같이, 시드층(4) 상에 질화 실리콘막(5)을 형성한다.
본 예에서는, 질화 실리콘막(5)의 형성에, 실리콘을 포함하는 가스와 질화제를 포함하는 가스를 교대로 공급하고, 시드층(4) 상에 질화 실리콘을 퇴적시키는 성막 방법을 채용하였다. 이 성막 방법은, ALD(Atomic Layer Deposition)법, 또는 MLD(Molecular Layer Deposition)법으로 불리는 성막 방법이다. 본 예에서는, 실리콘을 포함하는 가스로서 실란계 가스, 예를 들어, 디클로로실란(DCS:SiH2Cl2), 질화제를 포함하는 가스로서 암모니아를 포함하는 가스를 사용하였다. 질화 실리콘막(5)의 형성은, 우선, 처리실 내로 DCS를 도입하고, 시드층(4) 상에 실리콘을 흡착시킨다. 계속해서, 처리실 내를 불활성 가스, 예를 들어, 질소 가스로 퍼지하고, 실리콘 이외의 불순물을 처리실 내로부터 배출한다. 계속해서, 처리실 내로 암모니아를 포함하는 가스를 도입하여, 흡착된 실리콘을 질화한다. 계속해서, 처리실 내를 불활성 가스, 예를 들어, 질소 가스로 퍼지하고, 불순물을 처리실 내로부터 배출한다. 이들 공정을, 질화 실리콘막(5)이 원하는 두께가 될때까지 반복함으로써, 질화 실리콘막(5)이 형성된다.
또한, 질화 실리콘막(5)의 형성에는, 실리콘을 포함하는 가스와 질화제를 포함하는 가스를 동시에 공급하고, 시드층(4) 상에 질화 실리콘을 퇴적시켜 가는 성막 방법, 이른바 CVD(Chemical Vapor Deposition)법을 채용하는 것도 가능하다.
이와 같은 제1 실시 형태에 따르면, 질화 실리콘막(5)을, 기초, 본 예에서는 산화 실리콘막(2) 상에 성막할 때에, 산화 실리콘막(2)의 표면에, 아미노실란계 가스를 사용해서 실리콘을 흡착시켜서 실리콘 흡착층(3)을 형성하고, 이 실리콘 흡착층(3)에, 암모니아를 포함하는 가스를 사용해서 아미노기를 결합시켜, 실리콘 흡착층(3)을 시드층(4)으로 개질한다. 이 후, 시드층(4) 상에 질화 실리콘막(5)을 형성한다. 이 구성을 구비함으로써, 상세는 후술하지만, 산화 실리콘막(2) 상에 직접, 질화 실리콘막(5)을 형성하는 경우와 비교하여, 인큐베이션 시간을 단축할 수 있다. 인큐베이션 시간을 단축할 수 있는 결과, 극박막 상태이어도, 물리적인 특성 및 전기적인 특성이 우수한 질화 실리콘막이 얻어진다고 하는 이점을 얻을 수 있다. 특히, 제1 실시 형태에 따르면, 단차 피복성, 막 두께나 막질의 균일성이 좋고, 전기적인 절연성도 우수한 극박막 상태의 질화 실리콘막이 얻어진다.
또한, 제1 실시 형태에 따르면, 질화 실리콘막(5)의 인큐베이션 시간을 단축할 수 있으므로, 예를 들어, 반도체 집적 회로 장치의 제조에 있어서, 특히, 질화 실리콘막의 성막 공정의 수율을 향상시킬 수 있다고 하는 이점에 대해서도 아울러 얻을 수 있다.
(제2 실시 형태)
도 3은 본 발명의 제2 실시 형태에 관한 질화 실리콘막의 성막 방법의 일례를 나타내는 흐름도이다. 또한, 일례 중의 피처리체의 단면예는, 도 2a 내지 도 2d를 대용한다.
제2 실시 형태가, 제1 실시 형태와, 특히, 다른 점은, 기초 표면 상에의 실리콘 흡착층(3)의 생성, 및 실리콘 흡착층(3)의 시드층(4)으로의 개질을, 아미노실란계 가스의 도입과 암모니아를 포함하는 가스의 도입을 소정의 횟수 반복함으로써 행하도록 한 것이다.
우선, 도 3 중의 스텝 11에 도시한 바와 같이, 피처리체, 본 예에서는, 제1 실시 형태와 마찬가지로, 실리콘 기판(1)의 표면 상에 예를 들어, 산화 실리콘(SiO2)막(2)이 형성된 실리콘 웨이퍼(도 2a 참조)를 성막 장치의 처리실 내로 반입한다. 피처리체를 성막 장치의 처리실 내로 반입한 후, 처리실 내의 온도를 실리콘 흡착 온도(처리 온도)로 상승시킨다. 본 예에서는, 실리콘 흡착 온도를, 제1 실시 형태보다도 높은 550℃로 설정하였다. 이 이유를 이하에 설명한다.
제1 실시 형태에서는, 기초 표면 상에 실리콘을 흡착시킨 후, 처리실 내의 온도를 질화 실리콘 성막 온도까지 상승시키면서, 암모니아를 포함하는 가스를 도입할 수 있었다. 이에 대하여, 제2 실시 형태는, 아미노실란계 가스의 도입과 암모니아를 포함하는 가스의 도입을 소정의 횟수 반복한다. 이 때문에, 암모니아를 포함하는 가스를 도입할 때마다 처리실 내의 온도를, 예를 들어, 질화 실리콘 성막 온도까지 상승시키거나, 아미노실란계 가스를 도입할 때마다 처리실 내의 온도를 실리콘 흡착 온도로 하강시키거나 해버리면, 처리 시간이 길어진다. 처리 시간을 단축하기 위해서, 본 예에서는, 처리실 내의 온도를, 아미노실란계 가스의 도입시와 암모니아를 포함하는 가스의 도입시에서 동등하게 한다. 이에 의해, 처리실 내의 온도를 변화시킬 필요가 없어져, 처리실 내의 온도를 변화시키는 경우와 비교하여 처리 시간을 단축할 수 있다. 또한, 처리실 내의 온도를 실리콘 흡착 온도로부터 변화시키지 않는 경우, 실리콘 흡착층(3)과 암모니아 가스의 반응이 진행되기 어려워지는 것도 예상된다. 이 때문에, 본 예에서는, 실리콘 흡착층(3)과 암모니아 가스의 반응 촉진을 고려하여, 실리콘 흡착 온도를, 제1 실시 형태보다도 높은 550℃로 설정하였다.
다음에, 도 3중의 스텝12에 도시한 바와 같이, 실리콘 흡착 온도로 된 처리실 내에 아미노실란계 가스를 도입하고, 산화 실리콘막(2)의 표면 상에 실리콘을 흡착시킨다(도 2b). 이에 의해, 산화 실리콘막(2)의 표면 상에는, 실리콘 흡착층(3)이 형성된다. 본 예에서는, 아미노실란계 가스로서, 트리디메틸아미노실란 가스(TDMAS)를 사용하였다.
또한, 본 예에서 사용한 처리 조건은,
TDMAS 유량:150sccm
처리 시간:15sec
처리 온도:550℃
처리 압력:532Pa(4Torr)
이다. 처리 종료 후, 처리실 내를, 불활성 가스를 사용해서 퍼지한다(스텝13). 본 예에서는, 불활성 가스로서 질소 가스를 사용하였다.
다음에, 도 3중의 스텝14에 도시한 바와 같이, 처리실 내로 암모니아(NH3)를 포함하는 가스를 도입한다. 이에 의해, 실리콘 흡착층(3)에 아미노기(예를 들어, NH2)을 결합시킨다.
본 예에서 사용한 처리 조건은,
NH3 유량:5000sccm
처리 시간:20sec
처리 온도:550℃
처리 압력:53.2Pa(0.4Torr)이다.
다음에, 도 3중의 스텝15에 도시한 바와 같이, 아미노실란계 가스의 도입과 암모니아를 포함하는 가스의 도입의 반복 횟수가 설정 횟수에 도달했는 지의 여부를 판단한다.
설정 횟수에 도달하지 않은 경우(아니오), 스텝16으로 진행하고, 처리실 내의 온도를 유지한 채, 불활성 가스, 본 예에서는 질소 가스를 사용해서 퍼지한다. 계속해서, 스텝 12, 13, 14를 반복한다.
설정 횟수에 도달한 경우(예), 시드층(4)의 형성이 완료된다(도 2c). 이 경우, 스텝17로 진행하고, 처리실 내의 온도를 실리콘 흡착 온도로부터 질화 실리콘 성막 온도, 본 예에서는 630℃로 상승시키면서, 불활성 가스, 본 예에서는 질소 가스를 사용해서 퍼지한다.
다음에, 도 3중의 스텝18에 도시한 바와 같이, 질화 실리콘 성막 온도로 된 처리실 내로 질화 실리콘을 성막하는 성막 가스를 도입하고, 시드층(4) 상에 질화 실리콘막(5)을 형성한다. 질화 실리콘막(5)의 성막 방법은, 제2 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로 ALD법 또는 MLD법으로 불리는 방법이며, 성막 조건도 제1 실시 형태의 스텝6과 같다. 또한, 제2 실시 형태에 있어서도, 성막 방법은 ALD법 또는 MLD법에 한정되지 않고, CVD법을 채용해도 된다.
이와 같은 제2 실시 형태에 있어서도, 시드층(4) 상에 질화 실리콘막(5)이 형성된다. 이 때문에, 제1 실시 형태와 마찬가지로, 산화 실리콘막(2) 상에 직접, 질화 실리콘막(5)을 형성하는 경우와 비교하여, 질화 실리콘막(5)의 인큐베이션 시간을 단축할 수 있다라고 하는 이점을 얻을 수 있다.
(인큐베이션 시간)
다음에, 제1 실시 형태 및 제2 실시 형태의 인큐베이션 시간을, 비교예와 비교하면서 설명한다.
도 4는, 인큐베이션 시간을 도시하는 도면이다. 종축은 질화 실리콘막(5)의 막 두께, 횡축은 ALD 사이클 수를 도시하고 있다.
도 4중의 선I는 제1 실시 형태에 의해 질화 실리콘막(5)을 성막한 경우, 선II는 제2 실시 형태에 의해 질화 실리콘막(5)을 성막했을 경우이다. 선III는 비교예이다. 비교예는, 기초[산화 실리콘막(2)] 표면 상에 직접, 질화 실리콘막(5)을 ALD법 또는 MLD법으로 불리는 방법을 사용해서 형성한 예이다. 성막 조건은, 제1 실시 형태의 스텝6의 처리 조건과 같다.
질화 실리콘막(5)의 막 두께는, ALD 사이클이 30회일 때, 50회 일 때, 70회 일 때에 각각 측정하였다. 선I 내지 III는, 측정된 3개의 막 두께를 최소 제곱법에 의해 직선 근사한 직선이며, 식은 다음과 같다.
선I :y =0.8996x -17.113…(1)
선II :y =0.9265x -14.181…(2)
선III :y =0.9159x -21.846…(3)
상기(1), (2), (3)식을 y=0, 즉, 질화 실리콘막(5)의 막 두께를 "0"이라고 하였을 때의 ALD 사이클은 다음과 같이 된다.
선I :19 사이클(제1 실시 형태)
선II :15 사이클(제2 실시 형태)
선III :24 사이클(비교예)
즉, 비교예에서는 ALD 사이클을 24회 반복한 후에 질화 실리콘막(5)이 성장하기 시작한다. 이에 대하여, 제1 실시 형태에서는 ALD 사이클을 19회 반복한 후에 질화 실리콘막(5)이 성장하기 시작하고, 제2 실시 형태에서는 ALD 사이클을 더 빠른 15회 반복한 후에 질화 실리콘막(5)이 성장하기 시작한다. 이와 같이, 제1, 제2 실시 형태는, 양쪽 모두 비교예보다도 빠른 단계에서부터 질화 실리콘막(5)이 성장하기 시작하는 것이 명확해졌다.
따라서, 질화 실리콘막(5)을, 피처리체의 표면 상, 제1, 제2 실시 형태에서는 산화 실리콘막(2)의 표면 상에 성막하기 전에, 적어도 아미노실란계 가스를 사용하여, 실리콘 웨이퍼(W)의 표면 상에 질화 실리콘막(5)의 시드가 되는 시드층(4)을 형성하는 제1, 제2 실시 형태에 따르면, 산화 실리콘막(2) 상에 직접, 질화 실리콘막(5)을 형성하는 경우와 비교하여, 질화 실리콘막(5)의 인큐베이션 시간을 단축할 수 있는 것이 뒷받침되었다.
(제3 실시 형태)
제3 실시 형태는, 상기 제1, 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례에 관한 것이다.
도 5는, 제1, 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 실시하는 것이 가능한 성막 장치의 일례를 개략적으로 도시하는 단면도이다.
도 5에 도시한 바와 같이, 성막 장치(100)는, 하단부가 개구된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어, 석영으로 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단부 개구부에는, 예를 들어, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 개재하여 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단부를 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들어, 50 내지 100매의 반도체 웨이퍼, 본 예에서는, 실리콘 웨이퍼(W)를 다단으로 적재 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 웨이퍼 보트(105)는 복수개의 지지 기둥(106)을 갖고, 지지 기둥(106)에 형성된 홈에 의해 복수매의 실리콘 웨이퍼(W)가 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재하여 테이블(108) 상에 적재되어 있다. 테이블(108)은, 매니폴드(103)의 하단부 개구부를 개폐하는, 예를 들어, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들어, 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부 사이에는, 예를 들어, O링으로 이루어지는 시일 부재(112)가 개재 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 유지되어 있다. 회전축(110)은, 예를 들어, 보트 엘리베이터 등의 승강 기구(도시생략)에 지지된 아암(113)의 선단에 설치되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대하여 삽입 분리된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114)와, 처리실(101) 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
처리 가스 공급 기구(114)는, 아미노실란계 가스 공급원(117), 성막 가스 공급원(118), 암모니아를 포함하는 가스 공급원(119)을 포함하고 있다. 성막 가스는, 예를 들어, 실란계 가스이다.
불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하고 있다. 불활성 가스는, 퍼지 가스 등으로 이용된다.
아미노실란계 가스 공급원(117)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 통하여, 분산 노즐(123)에 접속되어 있다. 분산 노즐(123)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통해서 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123)의 수직 부분에는, 복수의 가스 토출 구멍(124)이 소정의 간격을 두고 형성되어 있다. 유기계 실리콘 가스는, 각 가스 토출 구멍(124)으로부터 수평 방향으로 처리실(101) 내를 향해서 대략 균일하게 토출된다. 또한, 성막 가스 공급원(118)도 또한, 유량 제어기(12lb) 및 개폐 밸브(122b)를 통하여, 예를 들어, 분산 노즐(123)에 접속된다.
암모니아를 포함하는 가스 공급 기구(119)는, 유량 제어기(121c) 및 개폐 밸브(122c)를 통하여, 분산 노즐(125)에 접속되어 있다. 분산 노즐(125)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통해서 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(125)의 수직 부분에는, 복수의 가스 토출 구멍(126)이 소정의 간격을 두고 형성되어 있다. 암모니아를 포함하는 가스는, 각 가스 토출 구멍(126)로부터 수평 방향으로 처리실(101) 내를 향해서 대략 균일하게 토출된다.
불활성 가스 공급원(120)은, 유량 제어기(121d) 및 개폐 밸브(122d)를 통하여, 노즐(128)에 접속되어 있다. 노즐(128)은, 매니폴드(103)의 측벽을 관통하고, 그 선단으로부터 불활성 가스를, 수평 방향으로 처리실(101) 내를 향해서 토출시킨다.
처리실(101) 내의, 분산 노즐(123 및 125)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 설치되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화하는 동시에, 처리실(101) 내에 수용된 피처리체, 예를 들어, 반도체 기판, 본 예에서는 웨이퍼(W)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로부터 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해서 코맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에 의해 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어, 기억부(152) 내의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 휴대용의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절하게 전송시키도록 해도 된다. 레시피는, 필요에 따라, 유저 인터페이스(151)로부터의 지시 등에 의해서 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어 하에, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 하에, 상기 제1 실시 형태에 관한 질화 실리콘막의 성막 방법의 스텝 1 내지 스텝 6에 따른 처리, 또는 제2 실시 형태에 관한 질화 실리콘막의 성막 방법의 스텝 11 내지 18을 순차적으로 실행한다.
상기 제1, 제2 실시 형태에 관한 질화 실리콘막의 성막 방법은, 도 5에 도시한 성막 장치(100)에 의해 실시할 수 있다.
(제4 실시 형태)
제4 실시 형태는, 제1 또는 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 이용한 반도체 장치의 하나의 성막 공정에 관한 예이다.
도 6a 내지 도 6e는, 제1 또는 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 이용한 반도체 장치의 하나의 성막 공정예를 나타내는 단면도이다. 하나의 성막 공정예는, 반도체 장치, 특히, 반도체 집적 회로 장치의 게이트 전극의 측벽 상에 질화 실리콘막(5)으로 이루어지는 측벽 스페이서를 형성하는 예이다. 또한, 본 예는, 제1 실시 형태에 관한 질화 실리콘막의 성막 방법을 채용한 예를 이용하여 설명하지만, 제2 실시 형태에 관한 질화 실리콘막의 성막 방법을 채용할 수 있는 것은 물론이다.
도 6a에는, 질화 실리콘막(5)의 성막 전의 단면예가 도시되어 있다. 즉, 실리콘 기판(1) 상에는 게이트 절연막(11), 폴리 실리콘층(12), 금속층(13)이 순차 형성되어 이루어지는 게이트 전극(14)이 형성되어 있다. 게이트 절연막(11)은, 예를 들어, 산화 실리콘(SiO2), 금속층(13)은, 예를 들어, 텅스텐(W)이다. 도 6a에 도시하는 구조체를 포함하는 피처리체를, 예를 들어, 도 5에 도시한 성막 장치(100)의 처리실(101) 내로 반입한다. 계속해서, 처리실(101) 내의 온도를 실리콘 흡착 온도, 예를 들어, 450℃로 상승시킨다.
다음에, 도 6b에 도시한 바와 같이, 실리콘 흡착 온도로 된 처리실(101) 내로 아미노실란계 가스를 도입하고, 게이트 전극(14)의 측벽 및 상면, 및 실리콘 기판(예를 들어, 노출면에 도시하지 않는 자연 산화막이 있는 실리콘 기판)(1)의 표면 상에 실리콘을 흡착시켜, 실리콘 흡착층(3)을 형성한다. 본 예에서는, 아미노실란계 가스로서, 디이소프로필아미노실란(DIPAS)을 사용하였다. 이 후, 처리실(101) 내를 불활성 가스, 예를 들어, 질소 가스를 사용해서 퍼지한다.
다음에, 도 6c에 도시한 바와 같이, 처리실(101) 내로 암모니아(NH3)를 포함하는 가스를 도입하고, 실리콘 흡착층(3)에 아미노기(예를 들어, NH2)를 결합시켜, 게이트 전극(14)의 측벽 및 상면, 및 실리콘 기판(1)의 표면 상에 시드층(4)을 형성한다. 이때, 처리실(101) 내의 온도를 실리콘 흡착 온도로부터 질화 실리콘 성막 온도까지 상승시킨다. 이 후, 처리실(101) 내를 불활성 가스, 예를 들어, 질소 가스를 사용해서 퍼지한다.
다음에, 도 6d에 도시한 바와 같이, 질화 실리콘 성막 온도로 된 처리실(101) 내로 질화 실리콘을 성막하는 성막 가스를 도입하고, 도 2d에 도시한 바와 같이, 시드층(4) 상에 질화 실리콘막(5)을 형성한다. 본 예에서는, 질화 실리콘막(5)을, 성막 가스로서 실리콘을 포함하는 가스와 질화제를 포함하는 가스를 교대로 공급하고, 시드층(4) 상에 질화 실리콘을 퇴적시킴으로써 형성한다. 본 예에서는, 실리콘을 포함하는 가스로서 실란계 가스, 예를 들어, DCS, 질화제를 포함하는 가스로서 암모니아를 포함하는 가스를 사용하였다. 여기까지의 공정을, 예를 들어, 도 5에 도시한 성막 장치(100)의 처리실(101) 내에서 행한다.
다음에, 도 6e에 도시한 바와 같이, 도 6d에 도시하는 구조체로 된 실리콘 웨이퍼(W)를, 처리실(101)로부터 반출하고, 이방성 에칭 장치의 처리실로 이송한다. 여기서, 질화 실리콘막(5)을 이방성 에칭함으로써, 게이트 전극(14)의 측벽 상에 질화 실리콘막(5)으로 이루어지는 측벽 스페이서(15)가 형성된다.
이와 같이, 제1, 제2 실시 형태에 관한 질화 실리콘막의 성막 방법은, 반도체 집적 회로 장치의 제조 공정, 예를 들어, 게이트 전극(14)의 측벽 상에의 측벽 스페이서(15)의 형성 공정 등에 이용하는 것이 가능하다.
이상, 본 발명을 몇몇의 실시 형태를 따라서 설명하였지만, 본 발명은, 상기 실시 형태로 한정되지 않으며, 다양한 형태로 변형 가능하다.
예를 들어, 상기 실시 형태에 있어서는, 아미노실란계 가스로서, 디이소프로필아미노실란(DIPAS), 또는 트리디메틸아미노실란 가스(TDMAS)를 사용하였지만, 아미노실란계 가스로서는, DIPAS, TDMAS 외에, 하기의 아미노실란계 가스를 사용할 수 있다.
BAS(부틸아미노실란)
BTBAS(비스터셔리부틸아미노실란)
DMAS(디메틸아미노실란)
BDMAS(비스디메틸아미노실란)
DEAS(디에틸아미노실란)
BDEAS(비스디에틸아미노실란), 및
DPAS(디프로필아미노실란)
또한, 아미노실란계 가스로서는, 분자식 중의 실리콘(Si)이 1개가 되는 것에 한정되는 것이 아니고, 분자식 중의 실리콘이 2개가 되는 것, 예를 들어, 헥사에틸아미노디실란(C12H36N6Si2)등도 사용할 수 있다.
또한, 헥사에틸아미노디실란의 다른, 하기의 식(1) 내지 (4)에 의해 표시되는 물질도 사용할 수 있다.
(1) (((R1R2)N)nSi2H6-n-m(R3)m … n : 아미노기의 수 m : 알킬기의 수
(2) ((R1)NH)nSi2H6-n-m(R3)m … n : 아미노기의 수 m : 알킬기의 수
(1), (2)식에 있어서,
R1, R2, R3 = CH3, C2H5, C3H7
R1 = R2 = R3, 또는 같지 않아도 좋다.
n = 1 내지 6의 정수
m = 0, 1 내지 5의 정수
(3) (((R1R2)N)nSi2H6-n-m(Cl)m … n : 아미노기의 수 m : 염소의 수
(4) ((R1)NH)nSi2H6-n-m(Cl)m … n : 아미노기의 수 m : 염소의 수
(3), (4)식에 있어서
R1, R2 = CH3, C2H5, C3H7
R1 = R2, 또는 같지 않아도 좋다.
n = 1 내지 6의 정수
m = 0, 1 내지 5의 정수
그 외에, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형될 수 있다.
1 : 실리콘 기판
2 : 산화 실리콘막
3 : 실리콘 흡착층
4 : 시드층
5 : 질화 실리콘막

Claims (10)

  1. 피처리체의 표면 상에 질화 실리콘막을 성막하는 질화 실리콘막의 성막 방법이며,
    상기 질화 실리콘막을 상기 피처리체의 표면 상에 성막하기 전에, 적어도 아미노실란계 가스를 사용하여, 상기 피처리체의 표면 상에 상기 질화 실리콘막의 시드가 되는 시드층을 형성하는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  2. (1) 피처리체를 처리실 내로 반입하는 공정과,
    (2) 상기 처리실 내로 아미노실란계 가스를 도입하고, 상기 피처리체의 표면 상에 실리콘을 흡착시키는 공정과,
    (3) 상기 처리실 내로 암모니아를 포함하는 가스를 도입하고, 상기 실리콘이 흡착된 상기 피처리체의 표면 상에 시드층을 형성하는 공정과,
    (4) 상기 처리실 내로 질화 실리콘을 성막하는 성막 가스를 도입하고, 상기 시드층 상에 질화 실리콘막을 형성하는 공정을 구비하는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  3. 제2항에 있어서, 상기(3)의 공정에서, 상기 처리실 내의 온도를 상기 질화 실리콘막의 성막 온도로 상승시키는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  4. 제2항에 있어서, 상기(2) 공정과 상기(3) 공정을 반복하는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  5. 제4항에 있어서, 상기(2) 공정과 상기(3) 공정을 반복한 후, 상기(4) 공정 전에, (5) 상기 처리실 내를 퍼지하면서, 상기 처리실 내의 온도를 상기 질화 실리콘막의 성막 온도로 상승시키는 공정을 구비하는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기(4) 공정이, 실리콘을 포함하는 가스와 질화제를 포함하는 가스를 교대로 공급하여, 상기 시드층 상에 질화 실리콘을 퇴적시켜 가는 공정인 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  7. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기(4) 공정이, 실리콘을 포함하는 가스와 질화제를 포함하는 가스를 동시에 공급하여, 상기 시드층 상에 질화 실리콘을 퇴적시켜 가는 공정인 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 피처리체의 표면에, 적어도 실리콘을 주체로 하는 영역과, 금속을 주체로 하는 영역이 포함되어 있는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 아미노실란계 가스가,
    BAS(부틸아미노실란)
    BTBAS(비스터셔리부틸아미노실란)
    DMAS(디메틸아미노실란)
    BDMAS(비스 디메틸아미노실란)
    TDMAS(트리디메틸아민실란)
    DEAS(디에틸 아미노실란)
    BDEAS(비스디에틸아미노실란)
    DPAS(디프로필아미노실란)
    DIPAS(디이소프로필아미노실란)
    헥사에틸아미노디실란
    (1) (((R1R2)N)nSi2H6-n-m(R3)m
    (2) ((R1)NH)nSi2H6-n-m(R3)m
    (3) (((R1R2)N)nSi2H6-n-m(Cl)m
    (4) ((R1)NH)nSi2H6-n-m(Cl)m
    중 적어도 하나를 포함하는 가스로부터 선택되는 것을 특징으로 하는, 질화 실리콘막의 성막 방법.
    [단, (1), (2)식에 있어서, n : 아미노기의 수, m : 알킬기의 수,
    (3), (4)식에 있어서, n : 아미노기의 수, m : 염소의 수,
    (1) 내지 (4)식에 있어서, n = 1 내지 6의 정수, m = 0, 1 내지 5의 정수,
    R1, R2, R3 = CH3, C2H5, C3H7 R1 = R2 = R3, 또는 같지 않아도 좋다]
  10. 질화 실리콘막을 성막하는 성막 장치이며,
    피처리체를 수용하는 처리실과,
    상기 처리실 내로, 아미노실란계 가스, 암모니아를 포함하는 가스 및 질화 실리콘을 성막하는 성막 가스를 공급하는 가스 공급 기구를 구비하고, 제1항 내지 제5항 중 어느 한 항에 기재된 질화 실리콘막의 성막 방법을, 상기 처리실 내에서 실행되도록 구성되어 있는 것을 특징으로 하는, 성막 장치.
KR1020110138038A 2010-12-21 2011-12-20 질화 실리콘막의 성막 방법 및 성막 장치 KR20120070516A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010284634 2010-12-21
JPJP-P-2010-284634 2010-12-21
JP2011237988A JP5689398B2 (ja) 2010-12-21 2011-10-28 窒化シリコン膜の成膜方法及び成膜装置
JPJP-P-2011-237988 2011-10-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150178053A Division KR20160002613A (ko) 2010-12-21 2015-12-14 질화 실리콘막의 성막 방법 및 성막 장치

Publications (1)

Publication Number Publication Date
KR20120070516A true KR20120070516A (ko) 2012-06-29

Family

ID=46406984

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110138038A KR20120070516A (ko) 2010-12-21 2011-12-20 질화 실리콘막의 성막 방법 및 성막 장치
KR1020150178053A KR20160002613A (ko) 2010-12-21 2015-12-14 질화 실리콘막의 성막 방법 및 성막 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150178053A KR20160002613A (ko) 2010-12-21 2015-12-14 질화 실리콘막의 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US8753984B2 (ko)
JP (1) JP5689398B2 (ko)
KR (2) KR20120070516A (ko)
CN (1) CN102560417A (ko)
TW (1) TWI524425B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015184201A1 (en) * 2014-05-30 2015-12-03 Dow Corning Corporation Monoaminosilane compounds
KR20170002720A (ko) * 2015-06-29 2017-01-09 주성엔지니어링(주) 투습 방지막과 그 제조 방법
KR20170108853A (ko) * 2016-03-17 2017-09-27 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20190105511A (ko) * 2018-03-05 2019-09-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US8728955B2 (en) * 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
US9978585B2 (en) 2012-06-01 2018-05-22 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
JP6068130B2 (ja) 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
US20140248749A1 (en) * 2013-03-04 2014-09-04 Globalfoundries Inc. Stress memorization technique
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9576790B2 (en) 2013-10-16 2017-02-21 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
KR101956587B1 (ko) 2014-05-30 2019-03-11 다우 실리콘즈 코포레이션 다이아미노실란 화합물
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10053775B2 (en) * 2015-12-30 2018-08-21 L'air Liquide, Societé Anonyme Pour L'etude Et L'exploitation Des Procédés Georges Claude Methods of using amino(bromo)silane precursors for ALD/CVD silicon-containing film applications
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
CN109753718B (zh) * 2018-12-28 2023-09-05 山西潞安太阳能科技有限责任公司 一种基于最小二乘法的pecvd色差改善方法
JP2020132904A (ja) * 2019-02-13 2020-08-31 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7243521B2 (ja) * 2019-08-19 2023-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
CN110867378A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 改善器件负偏压温度不稳定性的方法和结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297182A (ja) 1994-04-27 1995-11-10 Sony Corp ＳｉＮ系絶縁膜の形成方法
JPH09134919A (ja) * 1995-11-08 1997-05-20 Sony Corp シリコン窒化膜の形成方法
US6515350B1 (en) * 2000-02-22 2003-02-04 Micron Technology, Inc. Protective conformal silicon nitride films and spacers
JP4617574B2 (ja) * 2001-01-16 2011-01-26 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US20060019032A1 (en) * 2004-07-23 2006-01-26 Yaxin Wang Low thermal budget silicon nitride formation for advance transistor fabrication
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
CN101220465A (zh) * 2006-12-13 2008-07-16 气体产品与化学公司 含金属-硅的薄膜的循环化学气相沉积
JP4924437B2 (ja) * 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US20080207007A1 (en) * 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
US7638170B2 (en) * 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP2010183069A (ja) * 2009-01-07 2010-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5675331B2 (ja) * 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015184201A1 (en) * 2014-05-30 2015-12-03 Dow Corning Corporation Monoaminosilane compounds
KR20170002720A (ko) * 2015-06-29 2017-01-09 주성엔지니어링(주) 투습 방지막과 그 제조 방법
KR20170108853A (ko) * 2016-03-17 2017-09-27 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US10714332B2 (en) 2016-03-17 2020-07-14 Tokyo Electron Limited Film forming method and film forming apparatus
US11201053B2 (en) 2016-03-17 2021-12-14 Tokyo Electron Limited Film forming method and film forming apparatus
KR20190105511A (ko) * 2018-03-05 2019-09-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
TW201250844A (en) 2012-12-16
US20120178264A1 (en) 2012-07-12
JP2012146955A (ja) 2012-08-02
JP5689398B2 (ja) 2015-03-25
US8753984B2 (en) 2014-06-17
KR20160002613A (ko) 2016-01-08
TWI524425B (zh) 2016-03-01
CN102560417A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
KR101759157B1 (ko) 산화 실리콘막의 성막 방법
US8945339B2 (en) Film formation apparatus
TWI509693B (zh) 成膜方法及成膜裝置
JP4506677B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR101921359B1 (ko) 실리콘 질화물 막의 성막 방법 및 성막 장치
JP5920242B2 (ja) 成膜方法及び成膜装置
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
KR101344297B1 (ko) 어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치
TWI613310B (zh) TiSiN膜之成膜方法及成膜裝置
KR20120139562A (ko) 성막 방법 및 성막 장치
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
KR20140034071A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20120074238A (ko) 카본막 상으로의 산화물막의 성막 방법 및 성막 장치
US9353442B2 (en) Apparatus for forming silicon-containing thin film
KR101888727B1 (ko) ＳｉＣＮ막의 성막 방법
KR20150094513A (ko) 금속 산화물막의 성막 방법 및 성막 장치
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
A107 Divisional application of patent