KR20120062789A

KR20120062789A - 캐스캐이딩된 ｏｌｅｄ 구조를 가진 ａｍｏｌｅｄ

Info

Publication number: KR20120062789A
Application number: KR1020127006964A
Authority: KR
Inventors: 찬-롱 시에; 강 유
Original assignee: 씨비라이트 인코퍼레이티드
Priority date: 2009-08-17
Filing date: 2010-07-19
Publication date: 2012-06-14
Also published as: EP2467884A1; US20110037054A1; CN102576811A; WO2011022144A1

Abstract

액티브 매트릭스 디스플레이는 각각의 픽셀이 적어도 하나의 유기 발광 다이오드 회로를 포함하는 복수의 픽셀을 포함한다. 각각의 다이오드 회로는 상기 회로에 인가된 파워 W에 반응하여 미리정해진 양의 광 lm을 산출하고 n의 팩터까지 캐스캐이딩된 다이오드를 지나는 강하된 전압을 증가시키기 위해 n 개의 직렬로 캐스캐이딩된 유기 발광 다이오드를 포함하고, 여기서 n 은 1 이상의 정수이다. n 개의 유기 발광 다이오드의 각각의 다이오드는 1/n까지 다이오드에서 흐르는 전류를 감소시키기 위해 상기 미리정해진 양의 광 lm의 약 1/n을 산출한다. 각각의 픽셀의 유기 발광 다이오드 회로는 소스/드레인 회로에 연결된 캐스캐이딩된 다이오드를 가진 박막 트랜지스터 전류 드라이버를 포함하고, 상기 전류 드라이버는 상기 다이오드에 흐르는 전류를 공급한다.

Description

캐스캐이딩된 ＯＬＥＤ 구조를 가진 ＡＭＯＬＥＤ{AMOLED WITH CASCADED OLED STRUCTURES}

본 발명은 일반적으로 액티브 매트릭스 유기 발광 디스플레이에 관한 것이고, 특히 개선된 효율을 가진 AMOLED에 관한 것이다.

실제 모든 액티브 매트릭스 유기 발광 디스플레이(AMOLED)에서, 구동 트랜지스터는 각각의 픽셀에서 각각의 유기 발광 다이오드와 직렬로 연결되어 구동 전류를 다이오드에 공급한다. 구동 트랜지스터는 임의의 매우 다양한 박막 트랜지스터(TFT)가 될 수 있고, 이들 각각은 이점 및 단점을 가진다. 예를 들면, 폴리 실리콘 TFT는 상대적으로 양질의 성능(즉, 고 이동성) 및 신뢰성을 가지지만, 큰 그래인 크기(약 1 미크론)에 기인한 열화한 균일도와 열화한 수율을 가진다. 또한 폴리 실리콘 TFT는 제조하기에 상대적으로 고비용이다. 비정질 실리콘(a-Si) TFT는 유기 발광 다이오드에 요구되는 큰 구동 전류에서 상대적으로 열화한 이동성과 열화한 신뢰성을 가지지만, 제조하기에는 상대적으로 저비용이다.

유기 발광 다이오드(및 회로)를 가동시키기 위해, 임계 전압보다 조금 더 큰 전압이 구동 트랜지스터에 인가되고, 이는 그런다음 유기 발광 다이오드를 가동시키기 위해 충분한 전류를 공급한다. 일반적인 액티브 매트릭스에 대해, 구동 트랜지스터를 지나는 최소 전압 강하(V_ds)는 약 5볼트이고, 유기발광 다이오드를 지나는 전압 강하도 거의 동일하다. 따라서, 파워의 약 1/2이 구동 트랜지스터에서 소비된다.

AMOLED의 효율을 개선시키기 위한 대부분의 종래 기술의 노력은 유기 발광 다이오드에 대한 전압(V_OLED)을 감소시키는 데에 집중되어왔다. 그러나, V_OLED를 낮추는 것은 파워의 1/2 이상이 구동 트랜지스터에서 소비되기 때문에 파워 활용 효율을 더 열화시킨다. 총 효율을 개선시키는 또다른 방식은 구동 트랜지스터를 지나는 전압을 감소시키는 것이다. TFT 액티브 매트릭스 뒷판(backplane)에 대해, 포화영역에서의 드레인 전류는 하기에 의해 주어진다:

전원처럼 기능하기 위해, V_ds는 (V_gs-V_th) 보다 더 크게 유지되어야 한다. 구동 트랜지스터를 지나는 최소 전압은 최대 구동 전류에서 전압(V_gs-V_th)으로 한정된다. 더 나은 이동성, 더 큰 게이트 커패시턴스, 및 더 큰 W/L 비율을 포함하는 구동 트랜지스터를 지나는 전압을 감소시키기 위한 다수의 방식이 있다. 더 큰 W/L 비율은 그것이 유기 발광 다이오드에 대해 열화한 가로세로비율을 대가로 더 큰 트랜지스터를 요구하기 때문에 좋은 해결안이 되지 못한다. 더 큰 게이터 커패시턴스는 TFT의 반응 시간을 감소시키고, 이동성은 상이한 유형의 TFT와 함께 상술 되었다.

종래 기술에 내재하는 상기 및 기타 결함을 해결하는 것이 따라서 매우 이점을 가진다.

따라서, 본 발명의 특정한 목적 및 이점은 개선된 효율을 가진 새롭고 개선된 액티브 매트릭스 유기 발광 디스플레이를 제공하는 것이다. 새롭고 개선된 액티브 매트릭스 유기 발광 디스플레이는 캐스캐이딩된 유기 발광 다이오드를 포함한다. 본 발명의 또다른 이점과 목적은 더 적은 비용의 a-Si 또는 금속 산화물 TFT가 활용될 수 있는 새롭고 개선된 액티브 매트릭스 유기 발광 디스플레이가 제조될 수 있다는 것이다. 또한 액티브 매트릭스 유기 발광 디스플레이의 새롭고 개선된 제조 방법이 개시되었다.

간략하게, 바람직한 실시예에 따라 본 발명의 원하는 목적을 달성하기 위해, 액티브 매트릭스 디스플레이의 픽셀에서 사용하는 유기 발광 다이오드 회로가 제공된다. 발광 다이오드 회로는 n의 팩터까지 캐스캐이딩된 다이오드를 지나는 전압 강하를 증가시키고 1/n 까지 다이오드에서 흐르는 전류를 감소시키기 위해 직렬로 캐스캐이딩되고 소스/드레인 회로에서 연결된 복수의 n 개의 유기 발광 다이오드 및 소스/드레인 회로를 가진 박막 트랜지스터 전류 드라이버를 포함한다.

본 발명의 원하는 목적은 직렬로 복수의 유기 발광 다이오드를 캐스캐이딩 하는 방법으로 더 달성된다. 상기 방법은 기판의 표면 상에 형성된 복수의 공간을 두고 이격된 전기 접점을 기판에 설치하는 단계를 포함한다. 뱅크 구조가 그런다음 상기 복수의 전기 접점 중 하나의 전기 접점 상에서의 대향하는 뱅크 구조사이에서 상기 복수의 유기 발광 다이오드의 각각의 다이오드에 대한 영역을 정의하도록 상기 복수의 전기 접점 상에 패터닝된다. 수직으로 직립한 머쉬룸 구조가 자신의 에지에 인접한 상기 복수의 전기 접점 상에 패터닝되고, 다층의 유기 물질이 증착을 가이드하기 위해 상기 머쉬룸 구조를 이용하여 상기 대향하는 뱅크 구조 사이에서 상기 복수의 유기 발광 다이오드의 각각의 다이오드에 대한 영역에서의 상기 전기 접점 상에 증착된다. 각각의 영역에서의 상기 다층의 유기 물질은 하부 접점을 형성하는 각각의 영역에서의 상기 전기 접점으로 유기 발광 다이오드를 형성한다. 상부 접점은 증착을 가이드 하기 위해 상기 머쉬룸 구조를 이용하여 각각의 다이오드에 대한 상기 영역에서 상기 다층의 유기 물질 상에 증착된다. 각각의 다이오드에 대한 상기 영역에서의 다층의 유기 물질 상의 상기 상부 접점은 직렬로 상기 복수의 유기 발광 다이오드를 연결하기 위해 인접한 영역에서 상기 전기 접점과 접촉한다.

본 발명에 의하면, 개선된 효율을 가진 새롭고 개선된 액티브 매트릭스 유기 발광 디스플레이를 제공할 수 있고, 더 적은 비용의 a-Si 또는 금속 산화물 TFT가 활용될 수 있는 새롭고 개선된 액티브 매트릭스 유기 발광 디스플레이가 제조될 수 있다.

본 발명의 상기 및 추가적이고 보다 특정한 목적 및 이점은 도면을 함께 참조한 바람직한 실시예의 하기의 상세한 설명으로부터 당업자에게 명료하게 될 것이다.
도 1은 액티브 매트릭스 디스플레이를 위한 단일한 유기 발광 다이오드 회로의 개략적인 대표도이다.
도 2는 본 발명에 따른 액티브 매트릭스 디스플레이를 위한 캐스캐이딩된 유기 발광 다이오드 회로의 개략적인 대표도이다.
도 3은 구동 트랜지스터에서의 전압 대 전류 및 유기 발광 다이오드 또는 다이오드들에서의 전류 대 전압(리버스됨)의 그래프이다.
도 4는 본 발명에 따른 캐스캐이딩된 유기 발광 다이오드의 하나의 실시예의 반-개략도이다.
도 5는 본 발명에 따른 캐스캐이딩된 유기 발광 다이오드의 또다른 실시예의 반-개략도이다.
도 6은 캐스캐이딩된 다이오드의 상호연결을 도시하는 간략화된 단면도이다.
도 7은 애뮬레이팅된 공통 애노드 구성에 대해 캐스캐이딩된 다이오드의 TFT로의 연결을 도시하는 간략화된 단면도이다.
도 8은 액티브 매트릭스 컬러 디스플레이에서의 RGB 발광 다이오드 회로를 포함하는 픽셀의 개략적인 대표도이다.
도 9는 컬러 필터를 이용한 액티브 매트릭스 컬러 디스플레이에서의 백색 픽셀의 반-개략도이다.

도 1을 참조하면, 액티브 매트릭스 디스플레이용의, 10으로 표시되는 유기 발광 다이오드 회로의 개략적인 대표도가 도시된다. 회로(10)와 유사한 다수의 회로가 일반적으로 풀 컬러 디스플레이의 각각의 픽셀에서 사용되지만, 단일한 회로(10)가 본 발명의 설명에 충분하다는 것이 이해될 것이다. 회로(10)는 전원(V_dd)에 연결된 애노드와 구동 트랜지스터(14)에 연결된 캐소드를 구비한 유기 발광 다이오드(12)를 포함한다. 회로(10)는 n-채널 TFT 구동 트랜지스터를 가진 공통 애노드 구성을 도시한다. 트랜지스터(14)의 드레인이 유기 발광 다이오드의 캐소드에 연결되고 소스는 접지에 연결된다. 스토리지 커패시터(16)는 트랜지스터(14)의 게이트와 접지 사이에서 연결되고 트랜지스터(18)는 트랜지스터(14)의 게이트를 잘 알려진 구성의 데이터 라인으로 연결한다. 유기 발광 다이오드의 애노드 물질은 본질적으로 안정적인 반면 캐소드는 액티브 또는 불안정하기 때문에 공통의 애노드 OLED를 만드는 것은 더 어렵다. 공통의 캐소드 구성이 사용될 수 있지만, 이는 일반적으로 제조하기에 보다 어렵고 사용하기에 보다 덜 효율적인 p-채널 트랜지스터를 이용한다.

유기 발광 다이오드(12)를 작동시키기 위해, 트랜지스터(18)에 의해 구동 트랜지스터(14)의 게이트로 전압이 인가된다. 구동 트랜지스터(14)는 그런다음 유기 발광 다이오드(12)를 작동시키기 위해 충분한 전류를 공급한다. 상술한 바와 같이, 일반적인 액티브 매트릭스에서, 구동 트랜지스터(14)를 지나는 최소 전압 강하(V_ds)는 약 5볼트이고, 유기 발광 다이오드(12)를 지나는 전압 강하는 그와 거의 동일하다. 따라서, 파워의 1/2이 구동 트랜지스터(14) 상에서 "소비된다"(즉, 광을 산출하지 않는다).

도 2를 참조하면, 효율의 문제는 주로 구동 트랜지스터와 직렬로 복수의 유기 발광 다이오드를 캐스캐이딩함으로써 해결된다. 도 2에서, 개선된 유기 발광 다이오드 회로(20)가 도시된다. 회로(20)는 모두 애뮬레이팅된 공통 애노드 구성으로 연결된 구동 트랜지스터(24)와 직렬로 연결된, 즉, 스택의 탑부분에서의 최초 애노드가 공통 포인트 또는 전류 소스로 연결된, 복수의 유기 발광 다이오드(22)를 포함한다. 3 개의 캐스캐이딩된 다이오드가 도시되었지만, 하나 보다 큰 임의의 편의의 수(n)가 활용될 수 있다는 것이 하기의 개시물로부터 이해될 것이다.

각각의 픽셀에서 직렬로 n 개의 유기 발광 다이오드(22)를 캐스캐이딩함으로써, 픽셀의 전압은 n의 팩터까지 증가한다. n 개의 다이오드(22)는 도 4에 도시된 바와 같이 분리된 다이오드들을 측방향으로 연결함으로써 캐스캐이딩될 수 있다. 동일한 휘도를 달성하기 위해, n 개의 다이오드(22)의 전류 밀도는 동일하지만, 각각의 다이오드는 원래 면적의 1/n을 가지고, 총 전류는 원래 단일 다이오드의 1/n이 된다(도 1). n 개의 다이오드는, 대안으로, 도 5에 도시된 바와 같이 수직으로 적층될 수 있다. 각각의 적층된 다이오드는 원래의 단일한 다이오드와 같은 면적을 가진다(도 1). 동일한 휘도에 대해, 전류 밀도는 1/n으로 감소될 수 있다. 따라서, 전압은 n의 팩터까지 증가하고 전류와 전류 밀도는 1/n으로 감소된다.

도 3의 그래프를 추가로 참고하면, I_ds로 지정된(구동 트랜지스터(24)에 대해), 다수의 전류 대 전압 곡선이, I_ds에 대해 반전되고 겹쳐져있는 것으로 예시된 I_OLED로 지정된(다이오드(22)에 대해), 다수의 전류 대 전압 곡선과 함께 도시된다. 구동 트랜지스터(24)에서 흐르는 전류는 유기 발광 다이오드(22)에서 흐르는 전류와 같다는 것이 이해될 것이다. 또한, 공급 전압(V_dd)은 구동 트랜지스터(24)(V_ds)와 유기 발광 다이오드(22)(V_OLED)를 지나는 전압 강하의 합이다. I_OLED와 I_ds가 포인트(a)에 있을 때, V_ds는 포인트(a)에 있고, V_dd는 포인트(a)(V_ds+V_OLED)에 있다. V_OLED를, 예를 들면, 유기 발광 다이오드(22)의 수를 증가시킴으로서 증가시키는 것은 V_dd를 포인트(b, c, 또는 d)로 증가시킨다. V_dd를 포인트(b, c, 또는 d)로 증가시키는 것은 I_OLED를 포인트(b, c 또는 d) 중 연관된 것으로 강하시키고, I_ds를 연관된 포인트(b, c 또는 d)로 강하시킨다는 것을 볼 수 있다. 따라서, 캐스캐이딩된 유기 발광 다이오드(22)로, 구동 트랜지스터(24)로부터의 낮은 전류가 요구되고, 소스/드레인을 지나는 전압(V_ds)은 더 작은 (V_gs-V_th)가 요구되기 때문에 조금 감소될 수 있다. 따라서, 본 구조에서, 전류는 1/n으로 감소되고, 구동 트랜지스터(24)를 지나는 전압 강하는 조금 감소된다.

가장 중요하게, n 개의 다이오드는 도 3에 도시된 바와 같이 n의 팩터까지 캐스캐이딩된 다이오드(22)를 지나는 총 전압 강하를 가져온다. 즉, n 개의 다이오드(22)의 각각은 도 1에서의 단일 다이오드(12)와 동일한 양의 전압을 요구한다. 픽셀 당 전력 효율은 (V_OLED/V_ds + V_OLED)로 정의된다. 여기서, V_OLED는 캐스캐이딩된 다이오드(22)를 지나는 전압 강하이다. 더 높은 픽셀 전압이 전력 활용(즉, 효율)에 매우 유익할 수 있다. V_ds=5 볼트이고 다이오드(12)를 지나는 전압 강하가 4 볼트라면(도 1에 도시된 바와 같이), 전력 활용은 44%에 불과하다. 캐스캐이딩 다이오를 지나는 V_OLED를 증가시키고, 보다 나은 TFT 기술과 더 낮은 다이오드 전류를 통해 V_ds를 감소시킴으로써, 전력 활용 효율이 현저하게 개선될 수 있다. Novald OLED 재료 데이터 SID 2007을 이용하면, OLED 물질의 전력 유효성(원형 편광기가 아닌, 대신해서 컬러 필터를 이용한다)은 13.2 lm/W가 된다. 5V의 V_ds와 캐스캐이딩이 없다(예를 들면 도 1)고 가정하면, AMOLED의 전력 유효성은 약 5 lm/W이다. V_dd를 2.5V까지 감소시키면, 전력 유효성은 7.25 lm/W까지 증가한다. 2 개의 캐스캐이딩된 다이오드와 2.5V에서의 V_ds로, 전력 유효성은 9.07 lm/W까지 증가한다. 3개의 캐스캐이딩된 다이오드와 2.5V에서의 V_ds로, 전력 유효성은 10.36 lm/W까지 증가한다.

라인 저항, 즉 행 및/또는 열로 픽셀들을 연결하는 라인의 저항의 문제에서 AMOLED에 대한 큰 픽셀 전압을 가지는 것에 대한 또다른 이점이 있다. 동일한 포맷에 대해, 라인 당 구동 전류 증가는 크기와 이차 형식(quadratic)이고, 라인 저항 감소는 크기와만 선형이다. 따라서, 라인 상의 전압 강하는 디스플레이의 크기와 선형으로 증가한다. 커다란 면적(라인 당 수천에서 수만 픽셀까지의)의 디스플레이 상에서, 예를 들면, 전력 선을 지나는 전압이 픽셀 전압에 비교하여 현저하게 비균일성에 기여하도록 구동 전류가 매우 크게 될 수 있다. 이러한 문제를 해결하는 한가지 방식은 라인 저항을 감소시키기 위해 더 넓은 금속선을 이용하는 것이다. 그러나, 이러한 해결책은 가로 세로비를 희생하게(즉, 감소시키는) 된다. 더 나은 해결책은 픽셀을 본 구조에서 달성되는 바와 동일한 전력 효율을 가진 고압, 저 전류 디바이스로 만드는 것이다. 픽셀을 고압 및 저 전류 디바이스로 만듦으로써, 라인 상의 전류가 감소되고, 따라서, 라인을 지나는 전압 강하가 감소된다. 감소된 전압 강하는 픽셀의 확장된 전압 강하에 비해 작다. 따라서, 균일성이 현저하게 개선된다.

유기 발광 다이오드(22)를 캐스캐이딩하는 하나의 방식은 도 4에 도시된 바와 같이 가용한 발광 면적에서 개별 다이오드를 측방향으로 펼치는 것이다. n-형및 p-형 층이 원하는 경우 역전될 수 있지만, 편의를 위해 다이오드는 3개 층의 구조로서, 탑 상의 n-형 층과 바닥 상의 p-형 층, 및 그 들 사이에 개재되어있는 발광층으로서 도시되어있다. 그러나, 유기 발광 다이오드는 홀 전달 물질과 전자 전달 물질을 포함하는 다양한 층을 포함할 수 있다는 것이 이해될 것이다. 다이오드는 서로 분리되어있으며 탑 부분의 n-형 층을 인접한 바닥의 p-형 층에 연결함으로써 직렬로 연결되어있다. 다이오드들을 측 방향으로 캐스캐이딩하는 공정은 가로세로비를 조금 희생시킨다. 동일한 휘도를 달성하기 위해, 캐스캐이딩된 다이오드의 전류 밀도는 동일하지만 각각의 다이오드는 원래 면적의 1/n을 갖고, 총 전류는 원래 단일한 다이오드에서의 전류의 1/n이 된다(도 1). 측 방향 캐스캐이딩은 간단한 제조와 캐소드 또는 애노드 중 어느 하나를 구동 트랜지스터에 연결하기 위한 자유도의 이점을 가진다.

유기 발광 다이오드(22)를 캐스캐이딩하기 위한 또다른 방식은 도 5에 도시된 바와 같이 다이오드들을 수직으로 적층하는 것이다. 다이오드들은 편의를 위해, 각각의 다이오드의 바닥 부분 상의 p-형 층 및 탑 부분 상의 n-형 층의 3층 구조로서 도시된다. 그러나, 유기 발광 다이오드는 다양한 층을 포함하고 p-형 및 n-형 층이 역전될 수 있다는 것이 이해될 것이다. 수직 적층은 인접한 또는 중첩하는 다이오드의 상부의 n-형 층과 하부의 p-형 층 사이(예를 들면, 전자 전달 및 홀 전달 물질 사이)에서 터널 접합(tunnel junction)을 필요로하여 제조 공정이 보다 복잡해지도록 한다. 각각의 적층된 다이오드는 단일 다이오드 구조와 같은 면적을 가진다(도 1). 동일한 휘도에 대해, 전류 밀도는 1/n으로 감소되고 각각의 다이오드의 신뢰성이 개선된다. n-채널 TFT와의 호환성을 위해, 다이오드의 애노드가 바닥에 있도록 애뮬레이팅된 공통 연결된 애노드 구성이 바람직하다.

상기 설명한 바와 같이, 유기 발광 다이오드를 캐스캐이딩 하기 위한 2 가지 방식, 측 방향(도 4) 또는 수직 방향(도 5)이 있다. 유기 발광 다이오드를 측 방향으로 캐스캐이딩하는 데에 있어서 주요한 문제(key challenge)는 처리의 어려움이다. 도 6을 참조하면, 특정한 실시예와 제조 방법이 도시된다. 본 실시예에서, 포토리소그래피에 의해 패터닝된 2개의 구조가 전기 연결을 형성하기 위해 사용된다. 절연 뱅크(insulating bank) 구조가 탑 전극을 다이오드의 바닥 전극으로부터 그리고 인접한 다이오드의 바닥 전극으로부터 절연시키기 위해 사용된다. "머쉬룸" 구조는 셰도우 마스크 공정에 의해 달성될 수 있는 것을 초과하는 고 해상도를 가진 탑 전극에 대한 절연 영역을 생성하는 데에 사용된다.

도 6을 특히 참조하면, 기판(30)은 임의의 편의의 물질이지만 본 실시예에서는 투명한 것이 될 것이다. 편의를 위해, 2 개의 인접한 유기 발광 다이오드(35a, 35b) 만이 예시된다. 전도 층(32)은 개별 또는 이산 다이오드에 대해 바닥 접점(32a, 32b, 등)으로 분할 되도록 기판(30)의 상부 표면 상에 증착된다. 제 1 절연 뱅크 구조(34a)가 유기 발광 다이오드(35a)의 하나의 측면을 정의하도록 형성된다. 제 2 절연 뱅크 구조(36a)는 유기 발광 다이오드(35a)의 반대측 면을 정의하면서, 동시에 인접한 다이오드(35a, 35b)의 바닥 접점(32a, 32b)의 각각의 전기적 분리를 보장한다. 유사하게, 제 1 절연 뱅크 구조(34b)는 유기 발광 다이오드(35b)의 하나의 면을 정의하도록 형성되고 제 2 절연 뱅크 구조(도시되지 않음)는 반대측 면을 형성한다. 바닥 접점(32a, 32b) 및 절연 뱅크 구조(34a, 34b, 등)는 공지된 기술을 이용하여 포토리소그래피에 의해 패터닝된다. 본 실시예의 수평 레이아웃에 따라, 절연 뱅크 구조(34a, 36a)는 유기 발광 다이오드(35a)와 그리고 유사하게 모든 다른 다이오드에 대해 발광 다이오드를 둘러싸는 공통 절연 층으로서 형성된다.

머쉬룸 구조(40)는 공지된 그리고 추가 설명이 필요없는 포토리소그래피 및 에칭 기술에 의해 패터닝된다. 머쉬룸 구조(40)는 간략화를 위해 T-형 구조로서 도시되고, 하기에 기술된 기능을 수행하는 임의의 구조가 활용될 수 있고 "머쉬룸 구조"의 정의내에 있을 수 있다는 것을 더 고려하면 실제 형상은 실질적으로 예시된 것으로부터 변할 수 있다는 것이 인지될 것이다. 실시예의 수평 레이아웃에 따라, 머쉬룸 구조(40)는 일반적으로 각각의 다이오드(35)의 경계를 둘러싸고 그를 정의하는 공통 구조로서 형성된다. 적절한 위치에서의 뱅크 구조 또는 구조들 및 머쉬룸 구조 또는 구조들로, 유기 물질의 제 1 층(42a, 42b)이 증발(evaporation)에 의해 각각의 바닥 접점(32a, 32b)의 상부 표면 상에 증착된다. 층(42a, 42b)의 증발은 지향성(즉, 도 6에서 전체적으로 수직)이어서 예를 들면 다이오드(35a)의 증착은 뱅크 구조(34a, 36a) 사이에서만 발생한다. 머쉬룸 구조(40) 및 지향성 있는 증발의 조합은 증착이 실질적으로 예를 들면 뱅크 구조(34a, 36a) 사이의 영역으로 한정되는 것을 보장한다. 간략하게 상술한 바와 같이, 유기 발광 다이오드는 홀 전달, 전자 차단, 전자 전달, 홀 차단 등과 같은 다양한 층을 포함하고, 본 바람직한 실시예는 바닥에 p-형 층 또는 층들을 증착하는 반면, 상기 층들은 역전될 수도 있다(즉, 바닥에 n-형 층들을 증착할 수 있다).

유기 물질은 방사선에 의한 손상에 매우 민감하여 탑 전극(예를 들면, 캐소드) 증착시 주의해야 한다는 것이 이해될 것이다. 본 실시예에서, 유기 물질을 보호하기 위해, 탑 접촉 금속의 제 1 층(44a, 44b)은 각각 지향성있는 증발에 의해 제 1 층(42a, 42b)의 상부 표면 상에 증착된다. 증발은 완만하고 밑에 놓인 유기 물질을 손상시키지 않을 것이다. 증발에 의한 제 1 금속 증착 후에, 유기 물질은 제 1 금속 층(44a, 44b)에 의한 후속하는 증착으로부터 보호된다. 이러한 바람직한 실시예에서, 추가적인 상호연결 금속 층(46a, 46b)이 스퍼터링, 이온 빔 증착, CVD 등과 같은 기타 방법에 의해 증착되고, 이러한 방법은 전 방향(omni directional))이 되고 머쉬룸 구조(40) 아래의 측면을 관통한다. 탑 전극(46a)의 상호연결 층은 그것이 예를 들면 머쉬룸 구조(40)와 탑 접촉 금속층(44a) 사이를 브리징할 수 없는 머쉬룸 구조(40)의 높이에 비해, 충분히 얇다. 그러나, 상호 연결 금속층(46a)은 머쉬룸 구조(40) 아래의 측면을 관통하여 유기 층(42a)을 벗어난 에지에서 인접한 바닥 접점(34b), 및 탑 접촉 금속층(44a) 및 뱅크 구조(36a)와 접촉한다. 도 6에서 볼 수 있는 바와 같이, 탑 전극(46a)이 그 영역에서 절연되도록 하기 위해 다이오드(35a)의 좌측의 밑에 놓인 층은 절연 뱅크(34a)이다. 그러나, 다이오드(35a)의 탑 전극(46a)이 그 영역에서 다음의 인접한 다이오드(35b)의 바닥 접점에 연결되도록 하기 위해 다이오드(35a)의 우측의 밑에 놓인 층은 인접한 다이오드(35b)의 바닥 접점(32b)이다.

도 7에 도시된 바와 같이, 발광 다이오드의 캐스캐이드에서, 35c로 지정된 최종 발광 다이오드는 TFT로의 최종 다이오드의 연결을 나타내도록 예시된다(도 1에 전체적으로 개략적으로 도시된 바와 같이). 이해의 편의를 위해, 발광 다이오드(35c)의 다양한 컴포넌트와 층들이 도 6의 발광 다이오드(35a, 35b)에 사용된 것과 같은 번호로 지정된다. 발광 다이오드(35c)의 탑 전극(46c)은 50으로 지정된 소스/드레인 금속(예를 들면 도 1의 구동 트랜지스터)에 연결되고, 이는 다이오드(35c)의 우측의 밑에 있는 층이다. 본 기술에서 이해된 바와 같이, 일반적으로 리튬과 같은 대개 다소 액티브한 물질이고 마지막에 증착되는 것이 바람직한 캐소드 금속의 고유의 불안정성 때문에 탑 애노드 구성을 형성하는 것은 일반적으로 보다 어렵다. 그러나, 도 6 및 7에 도시된 측방향 캐스캐이딩 프로세스는 캐소드 금속이 마지막으로 증착될지라도 공통의 애노드 구성을 애뮬레이팅하도록 사용될 수 있다. 예를 들면, 바닥 접점(예를 들면 애노드)이 공통 애노드를 애뮬레이팅하도록 뒷판 회로와 함께 연결될 수 있고, 각각의 발광 다이오드 회로의 절연된 탑 전극이 바닥 애노드 OLED의 n-채널 TFT에 의한 구동을 이네이블하도록 TFT의 소스/드레인 접점에 연결될 수 있다.

도 6 및 7에 도시된 OLED는 배면발광(bottom emission) 구조 또는 전면 발광(top emission) 구조가 될 수 있다는 것이 이해될 것이다. 배면 발광 구조에서, 바닥 접점(32a, 32b, 등)과 기판(30)은 투명이다. 본 예시에서, 탑 접촉 금속(층(44a, 44b, 등))은 그것이 투명할 필요가 없기 때문에 저 저항 금속이 될 수 있다. 전면 발광 구조에서, 층(44a, 46a, 등)은 적어도 반 투명해야 한다. 탑 접점은 상대적으로 짧고 얇기 때문에 저 저항 금속이 필요없고 뒷판에 의해 전도가 제공될 수 있다.

수직으로 유기 발광 다이오드의 캐스캐이딩 시의 주요한 문제는 전자 및 홀 전달 물질 사이의 터널 접합이다. 미리 p-형 및 n-형 도핑된 유기 물질로, 수직 캐스캐이딩은 가능해 질 수 있다. 터널 접합은 종래 기술에서 공지되어있으며 추가로 더 설명하지 않을 것이다.

구동 트랜지스터와 직렬로 복수의 n 개의 유기 발광 다이오드를 캐스캐이딩 함으로써, 구동 트랜지스터에서 흐르는 전류는 1/n으로 감소된다. 상기 간략히 설명된 바와 같이, 비정질 실리콘(a-Si) TFT는 유기 발광 다이오드에 요구되는 커다란 구동 전류에서 상대적으로 열화한 이동성과 열화한 신뢰성을 가지지만, 그것들은 제조하기에 상대적으로 저비용이다. 따라서, 캐스캐이딩된 다이오드를 통과하는 구동 전류에서의 실질적인 감소때문에, 상대적으로 저비용인 비정질 실리콘(a-Si) TFT가 사용될 수 있다. 추가로, 비정질 실리콘(a-Si) TFT 보다 더 높은 이동성을 가지고 상대적으로 저비용인 금속 산화물 TFT가 구동 트랜지스터로서 사용될 수 있다. 금속 산화물 TFT와 비정질 실리콘 (a-Si) 또는 나노결정 TFT는 일반적으로 공통 애노드 회로에 통합시키기 어려운 n-채널 트랜지스터들이다. 그러나, 개시된 캐스캐이딩 방법 및 구조의 다용도성과 실질적으로 감소된 전류 때문에, 금속 산화물 TFT와 비정질 실리콘(a-Si) 또는 나노결정 TFT는 상대적으로 용이하게 AMOLED에 통합될 수 있다.

도 8을 참조하면, 액티브 매트릭스 컬러 디스플레이에서의 적, 녹 및 청색 발광 다이오드 회로를 포함하는 풀 컬러 픽셀의 개략적인 대표도가 예시된다. 본 예시에서, TFT 제어 구조에 연결된 각각의 다이오드 캐스캐이드를 가진 3 개의 캐스캐이딩된 적색 다이오드, 3 개의 캐스캐이딩된 녹색 다이오드 및 3 개의 캐스캐이딩된 청색 다이오드가 도시된다. 상기 개시로부터, 컬러, 애플리케이션 등에 따라, 3개 이상 또는 이하의 다이오드가 캐스캐이딩된다는 것이 이해될 것이다. 예를 들면, 다수의 예에서, 청색 다이오드는 광을 덜 생산하고, 녹색 및 적색 캐스캐이드 보다 더 많은 다이오드로 청색 다이오드 캐스캐이드를 형성하는 것이 적합할 수 있다.

도 9를 참조하면, 제조를 위해 도 6과 함께 기술된 것과 유사한 구조를 이용한 수직 적층 다이오드가 도시된다. 이러한 도면은 특히 하나 이상의 다이오드가 수직으로 적층되거나 또는 뱅크 및 머쉬룸 실시예에서 캐스캐이딩될 수 있다는 것을 도시한다. 추가로, 도 8에 도시된 캐스캐이드 또는 적층된 다이오드가 이러한 방식으로 형성될 수 있지만, 도 9는 바닥에 위치된 컬러 필터 또는 필터들을 가진 적층된 백색 발광 다이오드들을 특히 도시한다. 본 예시에서, 상기 구조는 배면 발광 OLED이고 필터가 기판상에 형성되거나 또는 단순히 기판으로서 기능할 수 있다.

컬러 흡수 또는 변환 필터에 기초한 OLED에 대해, 주된 문제점은 유기 발광 다이오드의 수명이다. 이러한 유형의 필터들에서의 컬러의 감쇄 때문에, 유기 발광 다이오드는 손실을 보상하기 위해 충분히 힘들게 구동되어야 한다. n 개의 유기 발광 다이오드를 수직으로 캐스캐이딩함으로써, 전류 밀도는 n의 팩터까지 감소되어, 수명이 n¹ ^.5 만큼 증가된다. 2 개 층의 적층은 팩터 3 만큼 수명을 개선시키고, 3 개 층의 적층은 팩터 5 만큼 수명을 개선시킬 수 있다. 또한, 수직 캐스캐이딩은 하나의 접합 또는 상이한 컬러를 발광하는 캐스캐이딩 접합들(예를 들면, 적색 다이오드, 녹색 다이오드 및 청색 다이오드)내에서 산출된 모든 컬러를 가진 혼합된 컬러 광원을 산출함으로써 픽셀의 수명을 개선시킬 수 있다. 상이한 컬러를 발광하는 캐스캐이딩 다이오드는 보다 신뢰할 수 있는 추가적인 이점을 가진다. 예를 들면, 청색 다이오드는 덜 신뢰성이 있기 때문에, 본질적으로 청색을 보다 신뢰성있게 만드는 접합에서의 다른 컬러보다 청색 다이오드를 더 캐스캐이딩하는 것에 이점이 있다. 또한 수직 및 측방향 캐스캐이딩은 일부 특정한 애플리케이션으로 조합될 수 있다. 예를 들면, 측방향 캐스캐이딩은 극성을 반전시키기 위해 통합될 수 있는 반면, 수직 캐스캐이딩은 신뢰성을 개선시키기 위해 통합될 수 있다.

설명의 목적으로 본문에서 선택된 실시예에 대한 다양한 변형과 변경이 당업자에게는 용이하게 가능할 것이다. 이러한 변형 및 변경이 본 발명의 취지로부터 벗어나지 않는 정도로, 그것들은 하기의 청구범위의 적정한 번역에 의해서만 부과될 수 있는 본 발명의 범위 내에 포함되도록 의도된다.

당업자로 하여금 본 발명을 이해하고 실시할 수 있도록 이러한 명료하고 간명한 용어로 본 발명을 하였지만, 본 발명의 범위는 하기의 청구범위에 나타나있다.

Claims

액티브 매트릭스 디스플레이의 픽셀에 사용하는 유기 발광 다이오드 회로로서,
소스/드레인 회로를 구비한 박막 트랜지스터 전류 드라이버; 및
캐스캐이딩된 다이오드의 전압강하를 n의 팩터까지 증가시키고 상기 다이오드에 흐르는 전류를 1/n로 감소시키도록 직렬로 캐스캐이딩되고 상기 소스/드레인 회로에 연결된 복수의 n 개의 유기 발광 다이오드;
를 포함하는 것을 특징으로 하는 유기 발광 다이오드 회로.
제 1 항에 있어서, 상기 n 개의 유기 발광 다이오드는 측방향으로 캐스캐이딩되는 것을 특징으로 하는 유기 발광 다이오드 회로.
제 1 항에 있어서, 상기 n 개의 유기 발광 다이오드는 수직으로 캐스캐이딩되는 것을 특징으로 하는 유기 발광 다이오드 회로.
제 1 항에 있어서, 상기 박막 트랜지스터 전류 드라이버는 금속 산화물 박막 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 다이오드 회로.
제 1 항에 있어서, 상기 박막 트랜지스터 전류 드라이버는 비정질 또는 나노결정 실리콘 박막 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 다이오드 회로.
제 1 항에 있어서, 상기 박막 트랜지스터 전류 드라이버와 상기 캐스캐이딩된 복수의 유기 발광 다이오드는 애뮬레이팅된 공통 애노드 구성 및 애뮬레이팅된 공통 캐소드 구성 중 하나로 연결되는 것을 특징으로 하는 유기 발광 다이오드 회로.
복수의 픽셀을 구비한 액티브 매트릭스 유기 발광 디스플레이로서, 상기 복수의 픽셀 각각은 적어도 하나의 유기 발광 다이오드 회로를 포함하는 유기 발광 디스플레이에 있어서,
캐스캐이딩된 다이오드의 강하된 전압을 n의 팩터까지 증가시키고 상기 다이오드에 흐르는 전류를 1/n로 감소시키도록 직렬로 캐스캐이딩된 n 개의 유기 발광 다이오드(여기서, n은 1 보다 큰 정수);
소스/드레인 회로를 구비한 박막 트랜지스터 전류 드라이버; 및
상기 다이오드에 흐르는 전류를 공급하는 상기 전류 드라이버를 구비하는 상기 소스/드레인 회로에 연결된, 캐스캐이딩된 복수의 n 개의 유기 발광 다이오드;
를 포함하는 것을 특징으로 하는 유기 발광 디스플레이.
액티브 매트릭스 유기 발광 디스플레이로서,
복수의 픽셀로서, 상기 복수의 픽셀의 각각은 적어도 하나의 유기 발광 다이오드 회로를 구비하는 복수의 픽셀,
을 포함하고,
각각의 픽셀의 상기 적어도 하나의 유기 발광 다이오드 회로는 상기 회로에 인가된 파워 W에 반응하여 미리정해진 양의 광 lm을 산출하고;
각각의 픽셀의 상기 적어도 하나의 유기 발광 다이오드 회로는 캐스캐이딩된 다이오드의 강하된 전압을 n의 팩터까지 증가시키기 위해 직렬로 캐스캐이딩된 n 개의 유기 발광 다이오드를 포함하고, 상기 n 개의 유기 발광 다이오드의 각각의 다이오드는 상기 다이오드에 흐르는 전류를 1/n로 감소시키도록 상기 미리정해진 양의 광 lm의 약 1/n을 산출하고(여기서, n은 1 보다 큰 정수);
각각의 픽셀의 상기 적어도 하나의 유기 발광 다이오드 회로는 소스/드레인 회로를 구비한 박막 트랜지스터 전류 드라이버를 포함하고; 및
캐스캐이딩된 복수의 n 개의 유기 발광 다이오드는 상기 다이오드에서 흐르는 전류를 공급하는 상기 전류 드라이버를 구비하는 상기 소스/드레인 회로에 연결되는;
것을 특징으로 하는 액티브 매트릭스 유기 발광 디스플레이.
제 8 항에 있어서, 상기 n 개의 유기 발광 다이오드는 측방향으로 캐스캐이딩되는 것을 특징으로 하는 액티브 매트릭스 유기 발광 디스플레이.
제 8 항에 있어서, 상기 n 개의 유기 발광 다이오드는 수직으로 캐스캐이딩되는 것을 특징으로 하는 액티브 매트릭스 유기 발광 디스플레이.
제 8 항에 있어서, 상기 박막 트랜지스터 전류 드라이버는 금속 산화물 박막 트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스 유기 발광 디스플레이.
제 8 항에 있어서, 상기 박막 트랜지스터 전류 드라이버는 비정질 또는 나노결정 실리콘 박막 트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스 유기 발광 디스플레이.
제 8 항에 있어서, 상기 박막 트랜지스터 전류 드라이버와 상기 캐스캐이딩된 복수의 유기 발광 다이오드는 애뮬레이팅된 공통 애노드 구성 및 애뮬레이팅된 공통 캐소드 구성 중 하나로 연결되는 것을 특징으로 하는 액티브 매트릭스 유기 발광 디스플레이.
직렬로 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법으로서,
기판의 표면상에 형성된 복수의 공간을 두고 이격된 전기 접점을 상기 기판에 제공하는 단계;
상기 복수의 전기 접점의 전기 접점 상의 대향하는 뱅크 구조 사이에서의 상기 복수의 유기 발광 다이오드의 각각의 다이오드에 대한 영역을 정의하도록 상기 복수의 전기 접점 상에 뱅크 구조를 패터닝하는 단계;
자신의 에지에 인접한 상기 복수의 전기 접점 상에 수직으로 직립한 머쉬룸 구조를 패터닝하는 단계;
증착을 가이드하기위해 상기 머쉬룸 구조를 이용하여 상기 대향하는 뱅크 구조 사이에서의 상기 복수의 유기 발광 다이오드의 각각의 다이오드에 대한 영역에서의 상기 전기 접점 상에 다층의 유기 물질을 증착시키는 단계로서, 각각의 영역에서의 상기 다층의 유기 물질은 하부 접점을 정의하는 각각의 영역에서의 상기 전기 접점으로 유기 발광 다이오드를 형성하는 단계; 및
증착을 가이드하기 위해 상기 머쉬룸 구조를 이용하여 각각의 다이오드에 대한 영역에서의 상기 다층의 유기 물질 상에 상부 접점을 증착시키는 단계로서, 각각의 다이오드에 대한 상기 영역에서의 상기 다층의 유기 물질 상의 상기 상부 접점은 상기 복수의 유기 발광 다이오드를 직렬로 연결시키기 위해 인접한 영역에서의 상기 전기 접점을 접촉시키는 단계;
를 포함하는 것을 특징으로 하는 직렬로 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법.
제 14 항에 있어서, 상기 다층의 유기 물질을 증착시키는 단계는 증발에 의해 지향성있게 증착시키는 단계를 포함하는 것을 특징으로 하는 직렬로 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법.
제 14 항에 있어서, 상기 상부 접점을 증착시키는 단계는 증발에 의해 상기 상부 접점의 제 1 부분을 지향성있게 증착시키는 단계를 포함하는 것을 특징으로 하는 직렬로 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법.
제 16 항에 있어서, 상기 상부 접점을 증착시키는 단계는 스퍼터링, 이온 빔 증착 및 CVD 중 하나에 의해 상기 제 1 부분 상의 상기 상부 접점의 제 2 부분을 전방향성으로(omni-directionally)) 증착시키는 단계를 포함하는 것을 특징으로 하는 직렬로 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법.
직렬로, 그리고 박막 트랜지스터 전류 드라이버의 소스/드레인 회로에서 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법으로서,
기판의 표면상에 형성된 복수의 공간을 두고 이격된 전기 접점과 소스/드레인 회로를 포함하는 박막 트랜지스터 전류 드라이버를 상기 기판에 제공하는 단계;
상기 복수의 전기 접점의 전기 접점 상의 대향하는 뱅크 구조 사이에서의 상기 복수의 유기 발광 다이오드의 각각의 다이오드에 대한 영역을 정의하기위해 상기 복수의 전기 접점 상에 뱅크 구조를 패터닝하는 단계;
자신의 에지에 인접한 상기 복수의 전기 접점 상에 수직으로 직립한 머쉬룸 구조를 패터닝하는 단계;
증착을 가이드하기위해 상기 머쉬룸 구조를 이용하여 상기 대향하는 뱅크 구조 사이에서의 상기 복수의 유기 발광 다이오드의 각각의 다이오드에 대한 영역에서의 상기 전기 접점 상에 다층의 유기 물질을 증착시키는 단계로서, 각각의 영역에서의 상기 다층의 유기 물질은 하부 접점을 정의하는 각각의 영역에서의 상기 전기 접점으로 유기 발광 다이오드를 형성하는 단계;
증착을 가이드하기 위해 상기 머쉬룸 구조를 이용하여 각각의 다이오드에 대한 영역에서의 상기 다층의 유기 물질 상에 상부 접점을 증착시키는 단계로서, 각각의 다이오드에 대한 상기 영역에서의 상기 다층의 유기 물질 상의 상기 상부 접점은 상기 복수의 유기 발광 다이오드를 직렬로 연결시키기 위해 인접한 영역에서의 상기 전기 접점을 접촉시키는 단계; 및
상기 인접한 영역의 상기 상부 접점을 상기 박막 트랜지스터 전류 드라이버의 상기 소스/드레인 회로에 연결시키는 단계;
를 포함하는 것을 특징으로 하는 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법.
제 18 항에 있어서, 상기 박막 트랜지스터 전류 드라이버를 제공하는 단계는 비정질 또는 나노결정 실리콘 박막 트랜지스터 및 금속 산화물 박막 트랜지스터 중 하나를 제공하는 단계를 포함하는 것을 특징으로 하는 복수의 유기 발광 다이오드를 캐스캐이딩하는 방법.