CN116154002A - 驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置 - Google Patents

驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN116154002A
CN116154002A CN202211360290.1A CN202211360290A CN116154002A CN 116154002 A CN116154002 A CN 116154002A CN 202211360290 A CN202211360290 A CN 202211360290A CN 116154002 A CN116154002 A CN 116154002A
Authority
CN
China
Prior art keywords
trench
channel region
region
active layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211360290.1A
Other languages
English (en)
Inventor
吴锦美
延得豪
高宣煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116154002A publication Critical patent/CN116154002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置。一种驱动薄膜晶体管，所述驱动薄膜晶体管包括：绝缘层，其设置在基板上并且包括第一沟槽；第一有源层，其对应于第一沟槽，并且包括沟道区以及位于沟道区两侧的源极区和漏极区；第一源极电极和第一漏极电极，其彼此间隔开并且分别与源极区和漏极区接触；以及栅极电极，其与沟道区交叠，其中，沟道区设置在第一沟槽的底表面和内侧表面上，并且源极区和漏极区设置在绝缘层的顶表面上。

Description

驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置
技术领域
本公开涉及一种驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置，并且更具体地说，涉及一种能够确保更稳定的驱动特性的驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置。
背景技术
近来，已经提出了使用LED(发光二极管)作为发光元件的LED显示装置。例如迷你LED的小型LED或例如微型LED的超小型LED可以用于LED显示装置。
微型LED显示装置是通过在每个像素区中设置尺寸为100微米或更小的微型LED(μLED)来产生图像的显示装置，并且在低功耗和小型化方面具有很大的优势。
同时，为了控制每个像素区的开/关，显示装置必然需要包括作为开关元件的薄膜晶体管(TFT)的TFT基板。
这里，需要高性能的LED显示装置(例如，高分辨率显示装置)需要驱动TFT来确保更稳定的驱动特性，以便驱动LED，为此，已经积极地进行了关于提高电子迁移率的沟道的研究。
然而，随着近年来显示装置的分辨率增加，像素区的尺寸也减小，这导致驱动TFT不能确保所需的沟道配置的问题。
发明内容
因此，本公开涉及一种显示装置，其能够通过确保驱动TFT的具有提高的电子迁移率的沟道来实现稳定的驱动特性。
附加的特征和方面将在下面的描述中阐述，并且部分将从描述中显而易见，或者可以通过实践本文提供的本公开而获知。本发明构思的其它特征和方面可以通过在书面描述中具体指出的结构或者可从其导出的结构、其权利要求以及附图来实现和获得。
为了实现本公开的这些和其它方面，如本文所体现和广泛描述的那样，一种驱动薄膜晶体管，其包括：绝缘层，其设置在基板上并且包括第一沟槽；第一有源层，其对应于第一沟槽，并且包括沟道区以及位于沟道区两侧的源极区和漏极区；第一源极电极和第一漏极电极，其彼此间隔开并且分别与源极区和漏极区接触；以及栅极电极，其与沟道区交叠，其中，沟道区设置在第一沟槽的底表面和内侧表面上，并且源极区和漏极区设置在绝缘层的顶表面上。
有源层可以由氧化物半导体形成。
栅极电极可以设置在第一沟槽的底表面和内侧表面以及绝缘层的顶表面上方。
栅极电极可以仅设置在第一沟槽的底表面和内侧表面上方。
驱动薄膜晶体管可以还包括：第二有源层和第三有源层；第二源极电极和第三源极电极，其分别与第二有源层和第三有源层的源极区接触；以及第二漏极电极和第三漏极电极，其分别与第二有源层和第三有源层的漏极区接触，其中，绝缘层还包括分别对应于第二有源层和第三有源层的第二沟槽和第三沟槽。
绝缘层可以还包括第二沟槽和第三沟槽，其中，沟道区包括第一沟道区、第二沟道区和第三沟道区，并且其中，第一沟道区、第二沟道区和第三沟道区设置为与第一沟槽、第二沟槽和第三沟槽分别对应。
驱动薄膜晶体管可以还包括位于第一沟道区、第二沟道区和第三沟道区与源极区之间以及第一沟道区、第二沟道区和第三沟道区与漏极区之间的虚设区。
另一方面，一种显示装置包括：发光元件，其设置在基板上；以及驱动薄膜晶体管，其设置在基板上并且电连接到发光元件，其中，驱动薄膜晶体管包括：绝缘层，其设置在基板上并且包括第一沟槽；第一有源层，其对应于第一沟槽，并且包括沟道区以及位于沟道区的两侧的源极区和漏极区；第一源极电极和第一漏极电极，其彼此间隔开并且分别与源极区和漏极区接触；以及栅极电极，其与沟道区交叠，其中，沟道区设置在第一沟槽的底表面和内侧表面上，并且源极区和漏极区设置在绝缘层的顶表面上。
发光元件可以是微型LED。
应当理解，前面的一般描述和下面的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的发明构思的进一步解释。
附图说明
附图被包括以提供对本公开的进一步理解，并且被并入本申请并构成本申请的一部分。附图示出了本公开的方面，并且与说明书一起用于解释本公开的各种原理。
在附图中：
图1是示意性地示出根据本公开第一实施方式的显示装置的TFT基板的平面图；
图2是示意性地示出图1的像素区的等效电路图；
图3是示意性地示出根据本公开第一实施方式的显示装置的像素区中的驱动TFT的平面结构的视图；
图4是沿着图3的线IV-IV’截取的截面图；
图5是沿着图3的线V-V’截取的截面图；
图6A是示出根据现有技术的驱动TFT的平面结构的视图；
图6B是示出根据本公开实施方式的驱动TFT的平面结构的视图；
图7是示意性地示出根据本公开第一实施方式的另一配置的显示装置的像素区中的驱动TFT的平面结构的视图；
图8A和图8B是示意性地示出根据本公开第二实施方式的显示装置的像素区中的驱动TFT的平面结构的视图；并且
图9是示意性地示出根据本公开第二实施方式的另一像素区中的驱动TFT的平面结构的视图。
具体实施方式
现在将详细参照本公开的各个方面，其示例在附图中示出。
-第一实施方式-
图1是示意性地示出根据本公开第一实施方式的显示装置的TFT基板的平面图，并且图2是示意性地示出图1的像素区的等效电路图。这里，TFT基板也可以被称为阵列基板。
在图1和图2中，可以在根据本公开第一实施方式的显示装置100的TFT基板10上限定作为用于实现图像的有源区(active area)的显示区AA和围绕显示区AA的无源区(non-active area)的非显示区NA。
在显示区AA中，多个像素区P可以以矩阵形式布置。例如，多个像素区P可以包括分别显示红色、绿色和蓝色的R、G和B像素区P。R、G和B像素区P可以沿着一个方向交替布置。
可以在每个像素区P中形成用于驱动像素区P的许多元件。例如，可以在每个像素区P中形成多个TFT ST、DT1、DT2和DT3以及发光元件OD。
在非显示区NA中，可以设置用于驱动显示区AA的像素区P的元件的驱动电路。例如，可以在非显示区NA中设置输出扫描信号(例如，选通信号)并且将其提供给像素区P的扫描驱动电路SDC。扫描驱动电路SDC可以直接形成在TFT基板10上。
直接形成在TFT基板10上的扫描驱动电路SDC是所谓的板内选通(GIP)型驱动电路，并且可以在TFT基板10(具体为显示区AA中的元件)的制造过程期间形成。GIP型扫描驱动电路SDC可以包括与像素区P的TFT具有相同或相似结构的多个驱动电路TFT。
参照图2，将更详细地描述像素区P的配置。像素区P可以包括开关TFT ST、驱动TFTDT1、DT2和DT3，并且还可以设置发光元件OD和存储电容器Cst。
开关TFT ST可以连接到彼此交叉以限定像素区P的选通线GL和数据线DL。例如，开关TFT ST的栅极可以连接到选通线GL，并且开关TFT ST的漏极可以连接到数据线DL。
开关TFT ST可以响应于通过对应行线的选通线GL施加的选通电压而导通，因此通过数据线DL提供的数据电压可以施加到驱动TFT DT1、DT2和DT3。
驱动TFT DT1、DT2和DT3可以被配置为连接到开关TFT ST和发光元件OD。例如，驱动TFT DT1、DT2和DT3的栅极电极可以电连接到开关TFT ST的源极电极，并且驱动TFT DT1、DT2和DT3的源极电极可以电连接到发光元件OD。
驱动TFT DT1、DT2和DT3的漏极电极可以被配置为接收第一电源电压Vdd。这里，当驱动TFT DT1、DT2和DT3被配置为N型晶体管时，第一电源电压Vdd可以是高电位电压。
如上所述，驱动TFT DT1、DT2和DT3根据施加到栅极电极的电压控制施加到发光元件OD的发射电流，并且发光元件OD通过从驱动TFT DT1、DT2和DT3提供的发射电流发光。
发光元件OD可以被配置为使得阳极电极连接到驱动TFT DT1、DT2和DT3的源极电极，并且阴极电极接收低电位电压Vss作为第二电源电压Vss。
这里，发光元件OD可以是有机发光二极管(OLED)，但是在一些情况下，可以是发光二极管(LED)、微型发光二极管(μLED)等。
存储电容器Cst连接到驱动TFT DT1、DT2和DT3的栅极电极，以保持施加到其上的电压直到下一帧。存储电容器Cst可以被配置为使得存储电容器Cst的一个电极连接到驱动TFT DT1、DT2和DT3的栅极电极，并且存储电容器Cst的另一个电极连接到驱动TFT DT1、DT2和DT3的漏极电极或源极电极。
根据本公开第一实施方式的驱动TFT DT1、DT2和DT3可以被配置为并联连接。
驱动TFT DT1、DT2和DT3可以包括设置在基板10上的第一驱动TFT DT1、设置在第一驱动TFT DT1的一侧的第二驱动TFT DT2以及设置在第二驱动TFT DT3的一侧的第三驱动TFT DT3。这里，第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3可以彼此并联连接，并且可以共享栅极电极。
如上所述，通过并联连接多个驱动TFT DT1、DT2和DT3，分散了施加到驱动TFTDT1、DT2和DT3的电流的过量流入，以分布由电流引起的应力。
也就是说，随着电流增加，TFT由于电流所引起的应力加重现象而劣化，因此，操作特性的变化变得加剧。然而，根据本公开第一实施方式的驱动TFT DT1、DT2和DT3允许分散施加到其上的电流的过量流入，同时具有足够的驱动能力来驱动发光元件OD。
这样，可以延长驱动元件的寿命。
具体地，由于根据本公开实施方式的显示装置100可以在像素区P的有限区域(limited area)中增加驱动TFT DT1、DT2和DT3的沟道宽度，所以也可以确保发光元件OD的稳定驱动特性。
图3是示意性地示出根据本公开第一实施方式的显示装置的像素区中的驱动TFT的平面结构的视图，图4是沿着图3的线IV-IV’截取的截面图，并且图5是沿着图3的线V-V’截取的截面图。
图6A是示出根据现有技术的驱动TFT的平面结构的视图，并且图6B是示出根据本公开实施方式的驱动TFT的平面结构的视图。图7是示意性地示出根据本公开第一实施方式的另一配置的显示装置的像素区中的驱动TFT的平面结构的视图。
在描述之前，为了便于解释，将作为驱动TFT DT1、DT2和DT3的一个部件的栅极电极150的长度方向定义为第一方向，并且将垂直于第一方向的源极电极170a、170b和170c与漏极电极180a、180b和180c之间的分离方向定义为第二方向。
在图3中，第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3并排地布置在基板10上。第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3沿着图中定义的第一方向(水平方向)彼此间隔开。
在第一驱动TFT DT1中，第一源极电极170a和第一漏极电极180a沿着图中定义的第二方向(其为垂直方向)彼此间隔开，并且第一有源层130a设置在第一源极电极170a和第一漏极电极180a之间的区域中。
此外，第二驱动TFT DT2沿着第一方向设置在第一驱动TFT DT1的一侧。在第二驱动TFT DT2中，第二源极电极170b和第二漏极电极180b沿着第二方向彼此间隔开，并且第二有源层130b设置在第二源极电极170b和第二漏极电极180b之间。
此外，第三驱动TFT DT3沿着第一方向设置在第二驱动TFT DT2的一侧。在第三驱动TFT DT3中，第三源极电极170c和第三漏极电极180c沿着第二方向彼此间隔开，并且第三有源层130c设置在第三源极电极170c和第三漏极电极180c之间。
第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3彼此并联连接。
栅极电极150与第一有源层130a、第二有源层130b和第三有源层130c交叠，并且沿着第一方向设置。第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3共享栅极电极150。
第一层间绝缘层140插入栅极电极150与第一有源层130a、第二有源层130b和第三有源层130c之间。第一层间绝缘层140和第二层间绝缘层160插入在第一有源层130a、第二有源层130b和第三有源层130c与第一源极电极170a、第二源极电极170b和第三源极电极170c之间，并且插入在第一有源层130a、第二有源层130b和第三有源层130c与第一漏极电极180a、第二漏极电极180b和第三漏极电极180c之间。
第一有源层130a通过设置在第一层间绝缘层140和第二层间绝缘层160中的第一半导体接触孔161a和第二半导体接触孔161b分别电连接到第一源极电极170a和第一漏极电极180a。第二有源层130b通过设置在第一层间绝缘层140和第二层间绝缘层160中的第三半导体接触孔163a和第四半导体接触孔163b分别电连接到第二源极电极170b和第二漏极电极180b。第三有源层130c通过设置在第一层间绝缘层140和第二层间绝缘层160中的第五半导体接触孔165a和第六半导体接触孔165b分别电连接到第三源极电极170c和第三漏极电极180c。
这里，根据本公开第一实施方式的图1的显示装置100的特征在于，还在基板10上设置有源绝缘层110，并且在有源绝缘层110中设置第一沟槽120a、第二沟槽120b和第三沟槽120c。
尽管第一沟槽120a、第二沟槽120b和第三沟槽120c在平面图中显示为矩形，但是本公开不限于此。在另一实施方式中，第一沟槽120a、第二沟槽120b和第三沟槽120c可以以例如平面图中的六边形、四边形、三角形、圆形等各种形状形成。
第一沟槽120a、第二沟槽120b和第三沟槽120c通过底表面110a暴露基板10。内侧表面110b和连接到相邻内侧表面110b的顶表面110c由于第一沟槽120a、第二沟槽120b和第三沟槽120c而设置在有源绝缘层110中。
第一沟槽120a、第二沟槽120b和第三沟槽120c设置为对应于第一源极电极170a、第二源极电极170b和第三源极电极170c与第一漏极电极180a、第二漏极电极180b和第三漏极电极180c之间的相应间隔区域。第一有源层130a、第二有源层130b和第三有源层130c设置为分别对应于第一沟槽120a、第二沟槽120b和第三沟槽120c。
在这种情况下，第一沟槽120a、第二沟槽120b和第三沟槽120c形成为分别具有比第一有源层130a、第二有源层130b和第三有源层130c更小的平面面积。因此，第一有源层130a、第二有源层130b和第三有源层130c分别覆盖第一沟槽120a、第二沟槽120b和第三沟槽120c中的第一沟槽120a的内侧表面110b、第二沟槽120b的内侧表面110b和第三沟槽120c的内侧表面110b，并且各自延伸到第一沟槽120a、第二沟槽120b和第三沟槽120c周围的有源绝缘层110的顶表面110c的一部分。即，第一有源层130a、第二有源层130b和第三有源层130c与有源绝缘层110的顶表面110c接触。
结果，第一有源层130a、第二有源层130b和第三有源层130c分别形成在包括底表面110a的第一沟槽120a、第二沟槽120b和第三沟槽120c中，形成在有源绝缘层110的顶表面110c上，并且形成在第一沟槽120a的内侧表面110b、第二沟槽120b的内侧表面110b和第三沟槽120c的内侧表面110b上，从而三维地形成。
如上所述，第一有源层130a、第二有源层130b和第三有源层130c三维地形成，从而增加了沟道宽度。
也就是说，在平面上的第一有源层130a、第二有源层130b和第三有源层130c中限定与栅极电极150交叠的沟道区，并且在沟道区中限定沟道长度(其是源极电极170a、170b和170c与漏极电极180a、180b和180c之间的长度)。
此外，当定义基本垂直于沟道长度的宽度方向时，沟道宽度设计为大于沟道长度。
当沟道宽度大于沟道长度时，因为更多电子能同时流动，所以可以提高电子的迁移率，并且驱动TFT DT1、DT2和DT3可以具有用于切换提供给图2的发光元件OD的高电流的更有利的结构。
因此，也可以确保图2的发光元件OD的稳定驱动特性。
更具体地参照图4和图5，基板10支撑图1的显示装置100的各种部件，并且基板10可以由玻璃或具有柔性的塑料材料形成。
例如，当基板10由塑料材料形成时，基板10可以由聚酰亚胺(PI)形成。在这种情况下，湿气成分可以渗入由聚酰亚胺(PI)形成的基板10，并且湿气渗入可以进行到图2的驱动TFT DT1、DT2和DT3或发光元件OD，从而损坏图1的显示装置100。
因此，为了防止图1的显示装置100的性能由于湿气渗入而降低，基板10可以被配置为双聚酰亚胺。此外，在两个聚酰亚胺之间形成无机层，阻止湿气成分穿过下部聚酰亚胺，从而提高产品性能的可靠性。无机层可以是氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层。
有源绝缘层110设置在基板10上，并且第一沟槽120a、第二沟槽120b和第三沟槽120c设置在有源绝缘层110中并且彼此间隔开。第一有源层130a、第二有源层130b和第三有源层130c分别设置在第一沟槽120a、第二沟槽120b和第三沟槽120c中。
这里，第一有源层130a、第二有源层130b和第三有源层130c具有分别覆盖第一沟槽120a、第二沟槽120b和第三沟槽120c中的第一沟槽120a的内侧表面110b、第二沟槽120b的内侧表面110b和第三沟槽120c的内侧表面110b的配置，并且各自延伸到第一沟槽120a、第二沟槽120b和第三沟槽120c周围的有源绝缘层110的顶表面110c的一部分。
第一有源层130a、第二有源层130b和第三有源层130c可以包括：第一沟道区CH1、第二沟道区CH2和第三沟道区CH3，第一源极区SD1、第二源极区SD2和第三源极区SD3，以及第一漏极区DD1、第二漏极区DD2和第三漏极区DD3。当驱动第一驱动TFT DT1、第二驱动TFTDT2和第三驱动TFT DT3时，在第一沟道区CH1、第二沟道区CH2和第三沟道区CH3中形成相应的沟道。第一源极区SD1、第二源极区SD2和第三源极区SD3以及第一漏极区DD1、第二漏极区DD2和第三漏极区DD3分别设置在第一沟道区CH1、第二沟道区CH2和第三沟道区CH3的两侧。
第一有源层130a、第二有源层130b和第三有源层130c可以由选自各种金属氧化物中的至少一种金属氧化物形成，所述金属氧化物例如为铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)、铟镓氧化物(IGO)等。
第一有源层130a、第二有源层130b和第三有源层130c由氧化物半导体形成，使得根据本公开第一实施方式的图1的显示装置100可以具有高迁移率和均匀特性。
另选地，第一有源层130a、第二有源层130b和第三有源层130c可以由例如低温多晶硅(LTPS)或非晶硅(a-Si)的多晶硅(poly-Si)形成。
第一层间绝缘层140设置在第一有源层130a、第二有源层130b和第三有源层130c上。第一层间绝缘层140可以被配置为氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层。
栅极电极150设置在第一层间绝缘层140上，从而与第一有源层130a、第二有源层130b和第三有源层130c的沟道区CH1、CH2和CH3交叠。第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3可以共享栅极电极150。
栅极电极150可以由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(nd)中的一种或其合金形成，并且可以是单层或多层。
这里，可以通过离子掺杂(杂质掺杂)来限定第一有源层130a、第二有源层130b和第三有源层130c的第一沟道区CH1、第二沟道区CH2和第三沟道区CH3、第一源极区SD1、第二源极区SD2和第三源极区SD3以及第一漏极区DD1、第二漏极区DD2和第三漏极区DD3。通过使用栅极电极150作为阻挡离子掺杂的掩模来限定第一沟道区CH1、第二沟道区CH2和第三沟道区CH3。
因此，栅极电极150与第一有源层130a、第二有源层130b和第三有源层130c的第一沟道区CH1、第二沟道区CH2和第三沟道区CH3交叠。因此，杂质掺杂在第一源极区SD1、第二源极区SD2和第三源极区SD3以及第一漏极区DD1、第二漏极区DD2和第三漏极区DD3中，并且杂质不掺杂在第一沟道区CH1、第二沟道区CH2和第三沟道区CH3中。
然后，在栅极电极150上设置第二层间绝缘层160。第二层间绝缘层160可以被配置为氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层。
在第一层间绝缘层140和第二层间绝缘层160中设置第一半导体接触孔161a、第二半导体接触孔161b、第三半导体接触孔163a、第四半导体接触孔163b、第五半导体接触孔165a和第六半导体接触孔165b。第一半导体接触孔161a和第二半导体接触孔161b分别暴露第一有源层130a的第一源极区SD1和第一漏极区DD1。第三半导体接触孔163a和第四半导体接触孔163b分别暴露第二有源层130b的第二源极区SD2和第二漏极区DD2。第五半导体接触孔165a和第六半导体接触孔165b分别暴露第三有源层130c的第三源极区SD3和第三漏极区DD3。第一半导体接触孔161a、第二半导体接触孔161b、第三半导体接触孔163a、第四半导体接触孔163b、第五半导体接触孔165a和第六半导体接触孔165b中的每一个可以包括两个接触孔。
第一源极电极170a、第二源极电极170b和第三源极电极170c以及第一漏极电极180a、第二漏极电极180b和第三漏极电极180c设置在第二层间绝缘层160上。第一源极电极170a、第二源极电极170b和第三源极电极170c以及第一漏极电极180a、第二漏极电极180b和第三漏极电极180c通过第一半导体接触孔161a、第二半导体接触孔161b、第三半导体接触孔163a、第四半导体接触孔163b、第五半导体接触孔165a和第六半导体接触孔165b连接到第一有源层130a、第二有源层130b和第三有源层130c的第一源极区SD1、第二源极区SD2和第三源极区SD3以及第一漏极区DD1、第二漏极区DD2和第三漏极区DD3。
即，第一源极电极170a和第一漏极电极180a分别通过第一半导体接触孔161a和第二半导体接触孔161b连接到第一有源层130a的第一源极区SD1和第一漏极区DD1。第二源极电极170b和第二漏极电极180b分别通过第三半导体接触孔163a和第四半导体接触孔163b连接到第二有源层130b的第二源极区SD2和第二漏极区DD2。第三源极电极170c和第三漏极电极180c分别通过第五半导体接触孔165a和第六半导体接触孔165b连接到第三有源层130c的第三源极区SD3和第三漏极区DD3。
第一源极电极170a、第二源极电极170b和第三源极电极170c以及第一漏极电极180a、第二漏极电极180b和第三漏极电极180c由具有较低电阻率的铝(Al)、例如铝钕(AlNd)的铝合金、铜(Cu)、铜合金、钼(Mo)、钼钛(MoTi)、铬(Cr)和钛(Ti)中的一种或更多种形成。
第一源极电极170a和第一漏极电极180a、包括与电极170a和180a接触的第一源极区SD1和第一漏极区DD1的第一有源层130a以及设置在第一有源层130a上的栅极电极150构成第一驱动TFT DT1。第二源极电极170b和第二漏极电极180b、包括与电极170b和180b接触的第二源极区SD2和第二漏极区DD2的第二有源层130b以及设置在第二有源层130b上的栅极电极150构成第二驱动TFT DT2。
第三源极电极170c和第三漏极电极180c、包括与电极170c和180c接触的第三源极区SD3和第三漏极区DD3的第三有源层130c以及设置在第三有源层130c上的栅极电极150构成第二驱动TFT DT3。
在根据本公开第一实施方式的图1的显示装置100中，第一沟槽120a、第二沟槽120b和第三沟槽120c形成在有源绝缘层110中，并且第一有源层130a、第二有源层130b和第三有源层130c设置成分别对应于第一沟槽120a、第二沟槽120b和第三沟槽120c。特别地，第一有源层130a、第二有源层130b和第三有源层130c覆盖有源绝缘层110的第一沟槽120a、第二沟槽120b和第三沟槽120c中的第一沟槽120a的内侧表面110b、第二沟槽120b的内侧表面110b和第三沟槽120c的内侧表面110b，并且延伸到围绕第一沟槽120a、第二沟槽120b和第三沟槽120c的有源绝缘层110的顶表面110c的一部分，使得第一有源层130a、第二有源层130b和第三有源层130c的沟道宽度变宽。
更具体地，可以通过提高流经有源层130a、130b和130c的电子的迁移率来改善TFTDT1、DT2和DT3的操作特性。迁移率受源极电极170a、170b和170c与漏极电极180a、180b和180c之间的长度(即，沟道长度)和沟道宽度的影响。
流过TFT DT1、DT2和DT3的数据电流Idata由下面的等式1表示。
等式1
Figure BDA0003922125930000111
这里，μ是TFT DT1、DT2和DT3的电子迁移率，Cox是由栅极电极150以及TFT DT1、DT2和DT3的沟道区CH1、CH2和CH3形成的电容器每单位面积电容，W是TFT DT1、DT2和DT3的沟道区CH1、CH2和CH3的宽度，L是TFT DT1、DT2和DT3的沟道区CH1、CH2和CH3的长度，Vth是TFT DT1、DT2和DT3的阈值电压，并且Vdata是由于从图2的数据线DL提供的数据电流Idata而存储在图2的存储电容器Cst中的电压。这种情况下，μ和Cox可能因制造工艺而异。
在上述等式1中，当驱动TFT DT1、DT2和DT3时，数据电流Idata对应于流经沟道的导通电流。可以看出，导通电流与沟道区CH1、CH2和CH3的长度L成反比，并且与沟道区CH1、CH2和CH3的宽度W成正比。
因此，如果沟道区CH1、CH2和CH3的宽度W很宽，并且沟道区CH1、CH2和CH3的长度L很短，则更多电子可以同时内流动，因此可以提高电子的迁移率，从而可以进一步提高TFTDT1、DT2和DT3的操作特性。
因此，在根据本公开第一实施方式的图1的显示装置100中，第一有源层130a、第二有源层130b和第三有源层130c设置为分别对应于第一沟槽120a、第二沟槽120b和第三沟槽120c，使得沟道的宽度W形成为比在平面上限定的沟道的长度L更宽。
结果，改善了TFT DT1、DT2和DT3的操作特性，因此也可以确保图2的发光元件OD的稳定驱动特性。
也就是说，在根据本公开第一实施方式的图1的显示装置100中，为了实现高分辨率，尽管图1的像素区P的尺寸减小并且图1的每个像素区P的TFT DT1、DT2和DT3的面积也减小，但是驱动TFT DT1、DT2和DT3的沟道宽度W可以在图1的像素区P的有限区域内增加。
如上所述，当沟道宽度W大于沟道长度L时，因为更多电子可以在相同时间内流动，因此可以提高电子的迁移率，所以驱动TFT DT1、DT2和DT3可以具有用于切换提供给图2的发光元件OD的高电流的更有利的结构。
因此，驱动TFT DT1、DT2和DT3可以确保更稳定的驱动特性，从而也可以确保图2的发光元件OD的稳定驱动特性。
图6A是示出根据现有技术的驱动TFT的平面结构的视图，并且图6B是示出根据本公开实施方式的驱动TFT的平面结构的视图。在图6A和图6B的驱动TFT中，第一有源层130a、第二有源层130b和第三有源层130c具有相似的沟道宽度W。也就是说，由于存在图5的沟槽120a、120b和120c，因此图6B的驱动TFT的第一有源层130a、第二有源层130b和第三有源层130c的沟道宽度W与图6A的驱动TFT的第一有源层130a、第二有源层130b和第三有源层130c的沟道宽度W相似。
这里，可以看出，为了保证沟道宽度W，图6B的驱动TFT在平面上需要非常大的面积。另一方面，尽管与图6A的驱动TFT相比，图6B的驱动TFT在平面上非常窄的区域中实现，但由于沟道宽度W是沿着图5的沟槽120a、120b和120c的底表面110a和内侧表面110b形成，所以图6B的驱动TFT可以形成为具有与图6A的驱动TFT相似的沟道宽度W。
因此，在根据本公开实施方式的图1的显示装置100中，驱动TFT DT1、DT2和DT3的沟道宽度W可以在图1的像素区P的有限区域中增加。
结果，在根据本公开第一实施方式的图1的显示装置100中，为了实现高分辨率，尽管图1的像素区P的尺寸减小并且图1的每个像素区P的TFT DT1、DT2和DT3的面积也减小，但是驱动TFT DT1、DT2和DT3的沟道宽度W可以在图1的像素区P的有限区域内增加，因此也可以确保图2的发光元件OD的稳定驱动特性。
在根据本公开第一实施方式的图1的显示装置100中，示出了横跨第一有源层130a、第二有源层130b和第三有源层130c设置的栅极电极150完全覆盖第一沟槽120a、第二沟槽120b和第三沟槽120c。另选地，如图7所示，栅极电极150可以形成为设置在有源绝缘层110的第一沟槽120a、第二沟槽120b和第三沟槽120c中。也就是说，沿着图的上下文中的垂直方向，栅极电极150的长度可以比沟槽120a、120b和120c的长度更短。
当栅极电极150设置在第一沟槽120a、第二沟槽120b和第三沟槽120c中时，可以部分地减小沟道宽度W，并且也可以减小沟道长度L。因此，可以进一步降低功耗，并且也可以减小驱动TFT DT1、DT2和DT3的尺寸，从而实现高分辨率。
-第二实施方式-
图8A和图8B是示意性地示出根据本公开第二实施方式的显示装置的像素区中的驱动TFT的平面结构的视图，并且图9是示意性地示出本公开第二实施方式的另一像素区中的驱动TFT的平面结构的视图。
对与第一实施方式相同的部分给予相同的附图标记，并且将会缩短或省略对相同部分的解释。
虽然在第一实施方式中设置了第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3，但是在第二实施方式中设置了一个驱动TFT DT。
如图所示，有源层130设置在图5的基板10上。有源层130可以包括沿着图中定义的第一方向基本平行布置的源极区SD和漏极区DD，以及沿着图中定义的第二方向彼此间隔开并且连接源极区SD和漏极区DD的第一沟道区CH1、第二沟道区CH2和第三沟道区CH3，以实现多沟道。有源层130可以通过将第一实施方式的图3的第一有源层130a、第二有源层130b和第三有源层130c彼此连接而形成为单体，并且可以具有各自位于第一沟道区CH1、第二沟道区CH2和第三沟道区CH3中的相邻两个沟道区之间的两个开口。
栅极电极150设置在有源层130上，图5的第一层间绝缘层140沿着图中定义的第二方向插入其间。栅极电极150横跨第一沟道区CH1、第二沟道区CH2和第三沟道区CH3设置并且与其交叠。
图5的第二层间绝缘层160设置在栅极电极150上，并且源极电极170和漏极电极180设置在图5的第二层间绝缘层160上。源极电极170和漏极电极180分别连接到通过图5的第一层间绝缘层140和第二层间绝缘层160中设置的第一半导体接触孔161a和第二半导体接触孔161b而暴露的有源层130的源极区SD和漏极区DD。
这里，根据本公开第二实施方式的显示装置的特征在于，图5的有源绝缘层110还设置在图5的基板10上，并且第一沟槽120a、第二沟槽120b和第三沟槽120c设置在图5的有源绝缘层110中。
此外，第一沟道区CH1、第二沟道区CH2和第三沟道区CH3设置为分别对应于第一沟槽120a、第二沟槽120b和第三沟槽120c。第一沟槽120a、第二沟槽120b和第三沟槽120c形成为分别具有比第一沟道区CH1、第二沟道区CH2和第三沟道区CH3更小的平面面积。因此，第一沟道区CH1、第二沟道区CH2和第三沟道区CH3分别覆盖图5的第一沟槽120a、第二沟槽120b和第三沟槽120c中的第一沟槽120a的内侧表面110b、第二沟槽120b的内侧表面110b和第三沟槽120c的内侧表面110b，并且各自延伸到图5的第一沟槽120a、第二沟槽120b和第三沟槽120c周围图5的有源绝缘层110的顶表面110c的一部分。
结果，第一沟道区CH1、第二沟道区CH2和第三沟道区CH3分别形成在第一沟槽120a、第二沟槽120b和第三沟槽120c中，形成在图5的有源绝缘层110的顶表面110c的一部分上，并且形成在图5的第一沟槽120a的内侧表面110b、第二沟槽120b的内侧表面110b和第三沟槽120c的内侧表面110b上，从而三维地形成。
如上所述，第一沟道区CH1、第二沟道区CH2和第三沟道区CH3三维地形成，从而增加了沟道宽度W。
如图8A所示，与第一沟道区CH1、第二沟道区CH2和第三沟道区CH3交叠的栅极电极150可以设置为完全覆盖图5的有源绝缘层110的第一沟槽120a、第二沟槽120b和第三沟槽120c。另选地，如图8B所示，栅极电极150可以形成为设置在图5的有源绝缘层110的第一沟槽120a、第二沟槽120b和第三沟槽120c中。
此外，如图9所示，有源层130还可以包括位于源极区SD与第一沟道区CH1、第二沟道区CH2和第三沟道区CH3之间以及漏极区DD与第一沟道区CH1、第二沟道区CH2和第三沟道区CH3之间的虚设区D。
由此，电场可以分布在整个有源层130中，因此可以最小化有源层130的每个位置的电流强度的差异。因此，从驱动TFT DT输出的电流的强度可以更加均匀，使得从图2的发光元件OD产生的光的亮度也可以更加均匀。
同时，在到目前为止的描述中，驱动TFT DT1、DT2和DT3或驱动TFT DT具有顶栅结构。然而，本公开不限于此，并且驱动TFT DT1、DT2和DT3或驱动TFT DT可以具有底栅结构。
此外，在到目前为止的描述中，已经示出和描述了第一驱动TFT DT1、第二驱动TFTDT2和第三驱动TFT DT3彼此并联连接，或者多沟道被配置在一个驱动TFT DT中。另选地，可以设置一个具有单沟道的驱动TFT。然而，本公开不限于此。
此外，即使当第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3彼此并联连接时，沟道也可以被配置为单沟道。也就是说，第一驱动TFT DT1、第二驱动TFT DT2和第三驱动TFT DT3可以共享一个有源层130。在这种情况下，多个沟槽120a、120b和120c可以设置在有源层130的单个沟道区中。
如上所述，根据本公开，包括第一沟槽、第二沟槽和第三沟槽的有源绝缘层设置在基板上，并且第一有源层、第二有源层和第三有源层设置为与第一沟槽、第二沟槽和第三沟槽分别对应，使得第一有源层、第二有源层和第三有源层可以具有增加的沟道宽度。
由此，在实现高分辨率时，尽管像素区的尺寸减小了并且每个像素区的TFT的面积也减小了，但是驱动TFT的沟道宽度可以在像素区的有限区域内增加。因此，驱动TFT可以确保更稳定的驱动特性，从而也可以确保发光元件的稳定驱动特性。
对于本领域技术人员来说显而易见的是，在不脱离本公开的技术思想或范围的情况下，可以对本公开的显示装置进行各种修改和变化。因此，本公开旨在涵盖对本公开进行的修改和变化，只要它们落入所附权利要求及其等同物的范围内即可。
相关申请的交叉引用
本申请要求于2021年11月22日提交的韩国专利申请No.10-2021-0161104的优先权，该专利申请通过引用整体结合于此。

Claims (13)

1.一种驱动薄膜晶体管，所述驱动薄膜晶体管包括：
绝缘层，所述绝缘层设置在基板上并且包括第一沟槽；
第一有源层，所述第一有源层与所述第一沟槽对应，并且包括沟道区以及位于所述沟道区两侧的源极区和漏极区；
第一源极电极和第一漏极电极，所述第一源极电极和所述第一漏极电极彼此间隔开并且分别与所述源极区和所述漏极区接触；以及
栅极电极，所述栅极电极与所述沟道区交叠，
其中，所述沟道区设置在所述第一沟槽的底表面和内侧表面上，并且所述源极区和所述漏极区设置在所述绝缘层的顶表面上。
2.根据权利要求1所述的驱动薄膜晶体管，其中，所述第一有源层由氧化物半导体形成。
3.根据权利要求1所述的驱动薄膜晶体管，其中，所述栅极电极设置在所述第一沟槽的底表面和内侧表面以及所述绝缘层的顶表面上方。
4.根据权利要求1所述的驱动薄膜晶体管，其中，所述栅极电极仅设置在所述第一沟槽的底表面和内侧表面上方。
5.根据权利要求1所述的驱动薄膜晶体管，所述驱动薄膜晶体管还包括：
第二有源层和第三有源层；
第二源极电极和第三源极电极，所述第二源极电极和所述第三源极电极分别与所述第二有源层和所述第三有源层的源极区接触；以及
第二漏极电极和第三漏极电极，所述第二漏极电极和所述第三漏极电极分别与所述第二有源层和所述第三有源层的漏极区接触，
其中，所述绝缘层还包括与所述第二有源层和所述第三有源层分别对应的第二沟槽和第三沟槽。
6.根据权利要求5所述的驱动薄膜晶体管，其中，所述第二有源层和所述第三有源层由氧化物半导体形成。
7.根据权利要求5所述的驱动薄膜晶体管，所述驱动薄膜晶体管还包括第一层间绝缘层，所述第一层间绝缘层设置在所述第一有源层、所述第二有源层和所述第三有源层上。
8.根据权利要求7所述的驱动薄膜晶体管，其中，所述沟道区包括第一沟道区、第二沟道区和第三沟道区，并且
所述栅极电极设置在所述第一层间绝缘层上，从而与所述第一沟道区、所述第二沟道区和所述第三沟道区交叠。
9.根据权利要求1所述的驱动薄膜晶体管，其中，所述绝缘层还包括第二沟槽和第三沟槽，
其中，所述沟道区包括第一沟道区、第二沟道区和第三沟道区，并且
其中，所述第一沟道区、所述第二沟道区和所述第三沟道区设置为与所述第一沟槽、所述第二沟槽和所述第三沟槽分别对应。
10.根据权利要求9所述的驱动薄膜晶体管，其中，所述第一沟槽、所述第二沟槽和所述第三沟槽设置在所述绝缘层中并且彼此间隔开。
11.根据权利要求9所述的驱动薄膜晶体管，所述驱动薄膜晶体管还包括位于所述第一沟道区、所述第二沟道区和所述第三沟道区与所述源极区之间以及所述第一沟道区、所述第二沟道区和所述第三沟道区与所述漏极区之间的虚设区。
12.一种显示装置，所述显示装置包括：
发光元件，所述发光元件设置在基板上方；以及
根据权利要求1至11中的任一项所述的驱动薄膜晶体管，所述驱动薄膜晶体管设置在所述基板上方并且电连接到所述发光元件。
13.根据权利要求12所述的显示装置，其中，所述发光元件是微型LED。
CN202211360290.1A 2021-11-22 2022-11-02 驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置 Pending CN116154002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0161104 2021-11-22
KR1020210161104A KR20230074974A (ko) 2021-11-22 2021-11-22 구동박막트랜지스터 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN116154002A true CN116154002A (zh) 2023-05-23

Family

ID=86357137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211360290.1A Pending CN116154002A (zh) 2021-11-22 2022-11-02 驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US20230163137A1 (zh)
KR (1) KR20230074974A (zh)
CN (1) CN116154002A (zh)

Also Published As

Publication number Publication date
US20230163137A1 (en) 2023-05-25
KR20230074974A (ko) 2023-05-31

Similar Documents

Publication Publication Date Title
US11631730B2 (en) Display apparatus and method of manufacturing display apparatus
US10985068B2 (en) Organic light emitting diode display device and method of fabricating the same
CN106328689B (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
KR101219036B1 (ko) 유기 발광 표시 장치
US6781320B2 (en) Active matrix organic electroluminescence display device
EP3518281A1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
US7348655B2 (en) Organic electro luminescence device and fabrication method thereof
US7948167B2 (en) Organic light emitting device and manufacturing method thereof
US20150097163A1 (en) Semiconductor device, display, and method of manufacturing semiconductor device
US11764254B2 (en) Display apparatus
US7671366B2 (en) Thin film transistor and organic light emitting device including thin film transistor
US11908951B2 (en) TFT substrate and light emitting display device including the same
KR102413471B1 (ko) 폴더블 표시장치
CN116154002A (zh) 驱动薄膜晶体管和包括该驱动薄膜晶体管的显示装置
US20230155030A1 (en) Array substrate and display device including thereof
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
TWI802028B (zh) 顯示裝置
US20230215956A1 (en) Thin film transistor and display panel having the same
KR20050098333A (ko) 능동형 유기 ｅｌ 픽셀

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination