KR20120049367A - Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법 - Google Patents

Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법 Download PDF

Info

Publication number
KR20120049367A
KR20120049367A KR1020127007437A KR20127007437A KR20120049367A KR 20120049367 A KR20120049367 A KR 20120049367A KR 1020127007437 A KR1020127007437 A KR 1020127007437A KR 20127007437 A KR20127007437 A KR 20127007437A KR 20120049367 A KR20120049367 A KR 20120049367A
Authority
KR
South Korea
Prior art keywords
plane
crystal substrate
iii nitride
group iii
main surface
Prior art date
Application number
KR1020127007437A
Other languages
English (en)
Other versions
KR101614576B1 (ko
Inventor
게이지 이시바시
유스케 요시즈미
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120049367A publication Critical patent/KR20120049367A/ko
Application granted granted Critical
Publication of KR101614576B1 publication Critical patent/KR101614576B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 Ⅲ족 질화물 결정 기판은, 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절 조건을 만족하면서, 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 특정 평행 결정 격자면의 면간격이 획득되고, 0.3 ㎛의 X선 침입 깊이에서의 면간격 d1과, 5 ㎛의 X선 침입 깊이에서의 면간격 d2으로부터 얻어지는 |d1-d2|/d2의 값으로 표시되는 결정 기판의 표면층의 균일 왜곡이 1.9×10-3 이하이며, 주표면(1s)의 면 방위는 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다. 이에 따라, 발광의 블루 시프트가 억제된 발광 디바이스의 제조에 적합한 Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판, 및 반도체 디바이스 및 그 제조 방법이 제공된다.

Description

Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법{GROUP-Ⅲ NITRIDE CRYSTAL SUBSTRATE, GROUP-Ⅲ NITRIDE CRYSTAL SUBSTRATE WITH EPITAXIAL LAYER, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME}
본 발명은, Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법에 관한 것으로, 특히 반도체 디바이스를 제작할 때의 반도체층의 에피택셜 결정 성장용 기판으로서 바람직하게 이용되는 Ⅲ족 질화물 결정 기판에 관한 것이다.
주지와 같이, 최근에는 질화물 반도체 결정(예를 들면, Ⅲ족 질화물 결정)을 이용한 여러 가지 반도체 디바이스가 제작되고 있고, 그러한 반도체 디바이스의 전형예로서 질화물 반도체 발광 디바이스(예를 들면, Ⅲ족 질화물 반도체 발광 디바이스)가 제작되고 있다.
질화물 반도체 디바이스의 제작에 있어서는, 일반적으로, 기판 상에 복수의 질화물 반도체층(예를 들면, Ⅲ족 질화물 반도체층)이 에피택셜로 결정 성장된다. 에피택셜 성장한 질화물 반도체층의 결정 품질은, 그 에피택셜 성장에 이용된 기판의 표면층의 상태에 영향을 받아, 그 질화물 반도체층을 포함하는 반도체 디바이스의 성능에 영향을 미치게 한다. 따라서, 그러한 기판으로서 질화물 반도체 결정을 이용하는 경우, 적어도 에피택셜 성장의 베이스가 되는 기판의 주표면은 왜곡을 포함하지 않고 평활한 것이 바람직하다.
즉, 에피택셜 성장에 이용되는 질화물 반도체 기판의 주표면은, 일반적으로, 그 평활화 처리가 이루어지고 왜곡 제거 처리가 이루어진다. 이 경우에, 화합물 반도체 중에서도 질화갈륨계 반도체는 비교적 경질이며, 표면 평활화 처리가 용이하지 않고, 그 평활화 처리 후의 왜곡 제거 처리도 용이하지는 않다.
미국 특허 제6596079호 명세서(특허문헌 1)에서는, (AlGaIn)N 종결정 상에 기상 에피택시에 의해서 육성된 (AlGaIn)N 벌크 결정으로부터 기판을 제작하는 경우에 있어서, 기계적 연마된 기판 표면에 대하여 CMP(화학 기계적 연마)나 에칭 등을 실시함으로써, 표면 손상이 제거되어 1 ㎚ 이하의 RMS(2승 평균) 표면 거칠기를 갖는 기판면을 형성하는 방법이 개시되어 있다. 미국 특허 제6488767호 명세서(특허문헌 2)에서는, CMP 처리에 의해서 0.15 ㎚의 RMS 표면 거칠기를 갖는 AlxGayInzN(0<y≤1, x+y+z=1) 기판이 개시되어 있고, 그 CMP의 처리제에는 Al2O3 지립, SiO2 지립, pH 조정제, 및 산화제가 포함된다.
종래에는, 전술한 바와 같이, GaN 결정을 기계 연마한 후에 CMP 처리 또는 드라이 에칭함으로써, 기계 연마시의 가공 변질층을 제거하여 기판면을 마무리한 GaN 기판을 얻고 있다. 그러나, CMP 처리는 처리 속도가 느리고, 비용이나 생산성에 문제가 있다. 또한, 드라이 에칭에서는 표면 거칠기의 문제가 생긴다.
즉, Si 기판의 CMP에 의한 마무리 방법이나 그 방법에 있어서의 연마제는, 경질의 질화물 반도체 기판에는 부적합하여, 표면층의 제거 속도를 느리게 한다. 특히, GaN은 화학적으로 안정되고, 습식 에칭되기 어렵기 때문에 CMP 처리가 용이하지는 않다. 또한, 드라이 에칭에 의해서 질화물 반도체 표면을 제거할 수는 있지만, 그 표면을 수평 방향으로 평탄화하는 효과가 없기 때문에, 표면 평활화가 얻어지지 않는다.
또한, 전술한 바와 같이, 기판의 주표면 상에 양호한 결정질의 화합물 반도체층을 에피택셜 성장시키기 위해서는, 가공 손상이 적고 왜곡이 적은 양호한 결정품질의 표면층을 갖는 기판면을 이용하는 것이 필요하다. 그러나, 기판의 주표면에 있어서 필요로 되는 표면층의 결정 품질이 분명하지 않다.
따라서, 일본 특허 공개 제2007-005526호 공보(특허문헌 3)에서는, 질화물 결정 기판 및 그 기판을 이용한 반도체 디바이스에 관해서, GaN 결정 또는 AlN 결정을 기계 연마한 후 정해진 조건으로 CMP를 행하여, 기판의 결정의 표면으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정에 의해 평가된 결정의 표면층의 균일 왜곡, 불균일 왜곡 및 면 방위 어긋남 중 적어도 어느 하나가 정해진 범위 내인 질화물 결정 기판이 반도체 디바이스의 제조에 적합한 것이 제안되어 있다.
특허문헌 1 : 미국 특허 제6596079호 명세서 특허문헌 2 : 미국 특허 제6488767호 명세서 특허문헌 3 : 일본 특허 공개 제2007-005526호 공보
여기서, 상기한 미국 특허 제6596079호 명세서(특허문헌 1), 미국 특허 제6488767호 명세서(특허문헌 2) 및 일본 특허 공개 제2007-005526호 공보(특허문헌 3)에 예시되어 있는 기판은, 모두 육방정계의 우르차이트(wurtzite)형의 Ⅲ족 질화물 결정이며 그 주표면이 (0001)면이다. 이 때문에, 이러한 결정 기판의 주표면 상에 에피택셜 성장시킨 적어도 1층의 반도체층을 형성한 반도체 디바이스인 발광 디바이스는, 반도체층의 주표면도 (0001)면이며, 이러한 (0001)면은 그 면의 법선 방향으로 극성이 변화되는 극성면이기 때문에, 이러한 극성에 따른 피에조 분극에 의해서 생기는 양자 가둠 스타크 효과(quantum-confined Stark effect)에 의해, 전류 주입량 증가에 수반하는 발광의 블루 시프트가 커져, 발광 강도가 저하된다.
한편, 발광의 블루 시프트가 억제된 발광 디바이스를 제조하기 위해서는, 발광 디바이스의 제조에 이용하는 기판의 주표면의 극성을 저감시키는 것, 즉, 기판의 주표면을 (0001)면 이외의 면으로 할 필요가 있다.
그러나, 발광의 블루 시프트가 억제된 발광 디바이스의 제조에 적합한 기판에 관해서, 그 주표면의 면 방위, 그 주표면의 면거칠기, 그 표면층의 결정성 등이 전혀 불명확하다.
따라서, 본 발명은, 발광의 블루 시프트가 억제된 발광 디바이스의 제조에 적합한 Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태에 따르면, Ⅲ족 질화물 결정 기판은, 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절 조건을 만족하면서, 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 특정 평행 결정 격자면의 면간격이 획득되고, 0.3 ㎛의 X선 침입 깊이에 있어서의 면간격 d1과, 5 ㎛의 X선 침입 깊이에 있어서의 면간격 d2으로부터 얻어지는 |d1-d2|/d2의 값으로 표시되는 결정 기판의 표면층의 균일 왜곡이 1.9×10-3 이하이며, 주표면의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다.
본 발명의 다른 실시형태에 따르면, Ⅲ족 질화물 결정 기판은, 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절 조건을 만족하면서, 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 얻어지는 특정 평행 결정 격자면의 회절 강도 프로파일에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 v1과, 5 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 v2으로부터 얻어지는 |v1-v2|의 값으로 표시되는 결정 기판의 표면층의 불균일 왜곡이 130 arcsec 이하이며, 주표면의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다.
본 발명의 또 다른 실시형태에 따르면, Ⅲ족 질화물 결정 기판은, 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절에 관해서 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시켜 측정된 록킹 커브(rocking curve)에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 w1과, 5 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 w2으로부터 얻어지는 |w1-w2|의 값으로 표시되는 결정 기판의 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하이며, 주표면의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다.
상기한 Ⅲ족 질화물 결정 기판에 대해서, Ⅲ족 질화물 결정 기판의 주표면은 3 ㎚ 이하의 표면 거칠기 Ra를 가질 수 있다. 또한, Ⅲ족 질화물 결정 기판의 주표면의 면 방위는, 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터 ±4°이내로 경사질 수 있다. 여기서, 주표면의 면 방위는, 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면에 대하여 경사각의 절대치가 0.1°미만으로 실질적으로 평행으로 할 수 있다. 또한, 주표면의 면 방위는 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터의 경사각의 절대치를 0.1°이상 4°이하로 할 수 있다. 또한, Ⅲ족 질화물 결정 기판의 주표면에 존재하는 산소의 농도를 2 원자% 이상 16 원자% 이하로 할 수 있다. 또한, Ⅲ족 질화물 결정 기판의 주표면에 있어서의 전위 밀도를 1×107 ㎝- 2이하로 할 수 있다. 또한, Ⅲ족 질화물 결정 기판의 직경을 40 ㎜ 이상 150 ㎜ 이하로 할 수 있다. 또한, 특정 평행 결정 격자면은, 주표면과 평행이 아니고, 그리고, (10-10)면, (10-11)면, (10-13)면, (11-20)면, (11-22)면, (11-24)면, (10-1-1)면, (10-1-3)면, (11-2-2)면 및 (11-2-4)면 중 어느 하나의 면에 평행으로 할 수 있다.
본 발명의 또 다른 실시형태에 따르면, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판은, 상기한 Ⅲ족 질화물 결정 기판의 주표면 상에 에피택셜 성장에 의해 형성되어 있는 적어도 1층의 반도체층을 포함한다.
본 발명의 또 다른 실시형태에 따르면, 반도체 디바이스는 상기한 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판을 포함한다. 상기한 반도체 디바이스에 대해서, 상기한 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판에 포함되는 반도체층은, 피크 파장이 430 ㎚ 이상 550 ㎚ 이하의 광을 발하는 발광층을 포함할 수 있다.
본 발명의 또 다른 실시형태에 따르면, 반도체 디바이스의 제조 방법은, Ⅲ족 질화물 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절 조건을 만족하면서, 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 특정 평행 결정 격자면의 면간격이 획득되고, 0.3 ㎛의 X선 침입 깊이에 있어서의 면간격 d1와, 5 ㎛의 X선 침입 깊이에 있어서의 면간격 d2으로부터 얻어지는 |d1-d2|/d2의 값으로 표시되는 결정 기판의 표면층의 균일 왜곡이 1.9×10-3 이하이며, 주표면의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 결정 기판을 준비하는 공정과, 이 결정 기판의 주표면 상에 적어도 1층의 반도체층을 에피택셜 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판을 형성하는 공정을 포함한다.
본 발명의 또 다른 실시형태에 따르면, 반도체 디바이스의 제조 방법은, Ⅲ족 질화물 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절 조건을 만족하면서, 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 얻어지는 특정 평행 결정 격자면의 회절 강도 프로파일에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 v1과, 5 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 v2으로부터 얻어지는 |v1-v2|의 값으로 표시되는 결정 기판의 표면층의 불균일 왜곡이 130 arcsec 이하이며, 주표면의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 결정 기판을 준비하는 공정과, 이 결정 기판의 주표면 상에 적어도 1층의 반도체층을 에피택셜 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판을 형성하는 공정을 포함한다.
본 발명의 또 다른 실시형태에 따르면, 반도체 디바이스의 제조 방법은, Ⅲ족 질화물 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절에 관해서 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시켜 측정된 록킹 커브에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 w1과, 5 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 w2으로부터 얻어지는 |w1-w2|의 값으로 표시되는 결정 기판의 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하이며, 주표면의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 결정 기판을 준비하는 공정과, 이 결정 기판의 주표면 상에 적어도 1층의 반도체층을 에피택셜 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판을 형성하는 공정을 포함한다.
상기한 반도체 디바이스의 제조 방법에 있어서의 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판을 형성하는 공정에 있어서, 상기한 반도체층은 발광층을 포함하고, 발광층이 피크 파장 430 ㎚ 이상 550 ㎚ 이하의 광을 발하도록 형성할 수 있다. 또한, 상기한 반도체 디바이스의 제조 방법에 있어서, 상기 Ⅲ족 질화물 결정 기판은, 특정 평행 결정 격자면이 주표면과 평행이 아니고, 그리고, (10-10)면, (10-11)면, (10-13)면, (11-20)면, (11-22)면, (11-24)면, (10-1-1)면, (10-1-3)면, (11-2-2)면 및 (11-2-4)면 중 어느 하나의 면에 평행으로 할 수 있다.
본 발명에 따르면, 광의 블루 시프트가 억제되고, 발광 강도가 증대한 발광 디바이스의 제조에 적합한 Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법을 제공할 수 있다.
도 1은 Ⅲ족 질화물 결정 기판의 주표면으로부터 깊이 방향의 결정의 상태를 나타내는 개략 단면도이다.
도 2는 본 발명에 이용되는 X선 회절법에 있어서의 측정축, 측정각을 나타내는 개략도이다.
도 3은 X선 회절법에 있어서의 Ⅲ족 질화물 결정 기판의 결정 격자의 균일 왜곡과, 회절 프로파일에 있어서의 특정 평행 결정 격자면의 면간격의 관계를 나타내는 모식도이다. 여기서, (a)는 결정 격자의 균일 왜곡을 나타내고, (b)는 회절 프로파일에 있어서의 특정 평행 결정 격자면의 면간격을 나타낸다.
도 4는 X선 회절법에 있어서의 Ⅲ족 질화물 결정 기판의 결정 격자의 불균일 왜곡과, 회절 프로파일에 있어서의 회절 피크의 반값 폭의 관계를 나타내는 모식도이다. 여기서, (a)는 결정 격자의 불균일 왜곡을 나타내고, (b)는 회절 프로파일에 있어서의 회절 피크의 반값 폭을 나타낸다.
도 5는 X선 회절법에 있어서의 Ⅲ족 질화물 결정 기판의 특정 평행 결정 격자면의 면 방위 어긋남과, 록킹 커브에 있어서의 반값 폭의 관계를 나타내는 모식도이다. 여기서, (a)는 특정 평행 결정 격자면의 면 방위 어긋남을 나타내고, (b)는 록킹 커브에 있어서의 반값 폭을 나타낸다.
도 6은 본 발명에 따른 Ⅲ족 질화물 결정 기판의 일례를 나타내는 개략도이다.
도 7은 본 발명에 따른 Ⅲ족 질화물 결정 기판에 있어서의 주표면의 면 방위의 (0001)면으로부터 <10-10> 방향으로의 경사의 일례를 나타내는 개략도이다.
도 8은 본 발명에 따른 Ⅲ족 질화물 결정 기판에 있어서의 주표면의 면 방위의 (0001)면으로부터 <10-10> 방향으로의 경사의 다른 예를 나타내는 개략도이다.
도 9는 본 발명에 따른 Ⅲ족 질화물 결정 기판에 있어서의 주표면의 면 방위의 (000-1)면으로부터 <10-10> 방향으로의 경사의 일례를 나타내는 개략도이다.
도 10은 본 발명에 따른 Ⅲ족 질화물 결정 기판에 있어서의 주표면의 면 방위의 (000-1)면으로부터 <10-10> 방향으로의 경사의 다른 예를 나타내는 개략도이다.
도 11은 본 발명에 따른 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판의 일례를 나타내는 개략 단면도이다.
도 12는 본 발명에 따른 반도체 디바이스의 일례를 나타내는 개략 단면도이다.
[Ⅲ족 질화물 결정 기판]
결정 기하학에 있어서는, 결정면의 면 방위를 나타내기 위해서 (hkl) 또는 (hkil) 등의 표시(미러 표시)가 이용된다. Ⅲ족 질화물 결정 기판을 형성하는 Ⅲ족 질화물 결정 등의 육방정계의 결정에 있어서의 결정면의 면 방위는, (hkil)으로 표시된다. 여기서, h, k, i 및 l은 미러 지수라고 불리는 정수로서, i=-(h+k)의 관계를 갖는다. 이 면 방위(hkil)의 면을 (hkil)면이라고 한다. 본 명세서 중에 있어서는, 개별의 면 방위를 (hkil)로 나타내고, (hkil) 및 그것에 결정 기하학적으로 등가인 면 방위를 포함하는 총칭적인 면 방위를 {hkil}로 표시한다. 또한, 개별의 방향을 [hkil]로 표시하고, [hkil] 및 그것에 결정 기하학적으로 등가인 방향을 포함하는 방향을 <hkil>로 표시한다. 또한, 마이너스의 지수에 대해서는, 결정 기하학상은「-」(바)를, 지수를 표시하는 숫자의 위에 붙여 나타내는 것이 일반적이지만, 본 명세서 중에서는 지수를 나타내는 숫자의 앞에 마이너스의 부호(-)를 붙여 나타낸다.
여기서, Ⅲ족 질화물 결정은, <0001> 방향으로 Ⅲ족 원소 원자면 및 질소 원자면이 교대로 배열하기 때문에, <0001> 방향으로 극성을 갖는다. 본원에 있어서는, Ⅲ족 원소 원자면이 (0001)면이 되고, 질소 원자면이 (000-1)면이 되도록, 결정축을 설정한다.
본 발명에 있어서는, X선 회절법을 이용함으로써, Ⅲ족 질화물 결정 기판의 표면층에 있어서의 결정성을, 결정을 파괴하지 않고 직접 평가할 수 있다. 여기서, 결정성의 평가란, 결정의 왜곡이 어느 정도 있는지를 평가하는 것을 말하고, 구체적으로는, 결정 격자의 왜곡, 결정 격자면의 면 방위 어긋남이 어느 정도 있는지를 평가하는 것을 말한다. 또한, 결정 격자의 왜곡에는, 결정 격자가 균일하게 왜곡되어 있는 균일 왜곡과, 결정 격자가 불균일하게 왜곡되어 있는 불균일 왜곡이 있다. 결정 격자면의 면 방위 어긋남이란, 결정 격자 전체의 격자면의 면 방위의 평균 방위로부터 각각의 결정 격자의 격자면의 면 방위가 어긋나 있는 변동의 크기를 말한다.
도 1에 나타내는 바와 같이, Ⅲ족 질화물 결정 기판(1)은, Ⅲ족 질화물 결정체로부터의 잘라냄, 연삭 또는 연마 등에 의한 가공에 의해서, 결정 기판의 주표면(1s)으로부터 일정한 깊이 방향의 표면층(1p)에 결정 격자의 균일 왜곡, 불균일 왜곡 및/또는 면 방위 어긋남(즉, 결정 격자의 균일 왜곡, 불균일 왜곡 및 면 왜곡 중 적어도 어느 하나)이 생긴다. 또한, 표면층(1p)에 인접하는 표면 인접층(1q)에도, 결정 격자의 균일 왜곡, 불균일 왜곡 및/또는 면 방위 어긋남(즉, 결정 격자의 균일 왜곡, 불균일 왜곡 및 면 방위 어긋남 중 적어도 어느 하나)이 생기는 경우도 있다(도 1은 결정 격자의 면 방위 어긋남이 생기고 있는 경우를 나타냄). 또한, 표면 인접층(1q)보다도 내측인 내층(1r)에서는, 그 결정 본래의 결정 구조를 갖는 것으로 생각된다. 한편, 표면 가공에 있어서의 연삭 또는 연마의 방법, 정도 등에 따라, 표면층(1p), 표면 인접층(1q)의 상태, 두께가 상이하다.
여기서, 결정 기판의 주표면으로부터 그 깊이 방향으로, 결정 격자의 균일 왜곡, 불균일 왜곡 및/또는 면 방위 어긋남을 평가함으로써, 표면층의 결정성을 직접 그리고 확실하게 평가할 수 있다.
본 발명에 있어서 Ⅲ족 질화물 결정 기판의 표면층의 결정성을 평가하기 위한 X선 회절 측정은, Ⅲ족 질화물 결정 기판의 임의의 특정 평행 결정 격자면의 X선 회절 조건을 만족하면서, 결정 기판의 주표면으로부터의 X선 침입 깊이를 변화시키는 것이다.
여기서, 도 1 및 도 2를 참조하여, 임의의 특정 평행 결정 격자면의 회절 조건이란, 임의로 특정된 그 결정 격자면에 의해서 X선이 회절되는 조건을 말한다, Bragg각을 θ, X선의 파장을 λ, 특정 평행 결정 격자면(1d)의 면간격을 d라고 하면, Bragg의 조건식(2dsinθ=nλ, 여기서 n은 정수)을 만족하는 결정 격자면에서 X선이 회절된다.
또한, X선 침입 깊이란, 입사 X선의 강도가 1/e(e는 자연대수의 바닥)이 될 때의 결정 기판의 주표면(1s)으로부터의 수직 깊이 방향으로의 거리를 말한다. 이 X선 침입 깊이 T는, 도 2을 참조하여, Ⅲ족 질화물 결정 기판(1)에 있어서의 X선의 선흡수 계수 μ, 결정 기판의 주표면(1s)의 기울기 각 χ, 결정 기판의 주표면(1s)에 대한 X선 입사각 ω, Bragg각 θ에 의해서, 식(1)과 같이 표시된다. 또한, χ축(21)은 입사 X선(11)과 출사 X선(12)에 의해 만들어지는 면내에 있고, ω 축(22)(2θ 축)은 입사 X선(11)과 출사 X선(12)에 의해 만들어지는 면에 수직이며, φ축(23)은 결정 기판의 주표면(1s)에 수직이다. φ는 결정 기판의 주표면(1s) 내의 회전각을 나타낸다.
[수학식 1]
Figure pct00001
따라서, 상기의 특정 평행 결정 격자면에 대한 회절 조건을 만족하도록 χ, ω 및 φ 중 적어도 어느 하나를 조정함으로써, 연속적으로 X선 침입 깊이 T를 바꿀 수 있다.
또한, 특정 평행 결정 격자면(1d)에 있어서의 회절 조건을 만족하도록, 연속적으로 X선 침입 깊이 T를 변화시키기 위해서는, 그 특정 평행 결정 격자면(1d)과 결정 기판의 주표면(1s)은 평행이 아닌 것이 필요하다. 특정 평행 결정 격자면과 결정 기판의 주표면이 평행이면, 특정 평행 결정 격자면(1d)과 입사 X선(11)이 이루는 각도인 θ와, 결정 기판의 주표면(1s)과 입사 X선(11)이 이루는 각도인 ω 가 동일해지고, 특정 평행 결정 격자면(1d)에 있어서 X선 침입 깊이를 바꿀 수 없게 된다. 상기한 바와 같이, 특정 평행 결정 격자면에는, 결정 기판의 주표면과 평행이 아닌 것 이외에는 특별히 제한은 없지만, 원하는 진입 깊이에서의 X선 회절에 의한 평가가 용이한 관점에서, (10-10)면, (10-11)면, (10-13)면, (11-20)면, (11-22)면, (11-24)면, (10-1-1)면, (10-1-3)면, (11-2-2)면, (11-2-4)면 등에 평행한 면이 바람직하게 이용되고, 또한 10-10)면, (10-11)면, (10-13)면, (11-20)면, (11-22)면, (11-24)면, (10-1-1)면, (10-1-3)면, (11-2-2)면, (11-2-4)면 등이 보다 바람직하게 이용된다.
여기서, X선 침입 깊이를 바꿔 결정 기판의 임의의 특정 평행 결정 격자면에 X선을 조사하고, 이 특정 평행 결정 격자면에 대한 회절 프로파일에 있어서의 면간격의 변화로부터 결정 격자의 균일 왜곡을, 회절 프로파일에 있어서의 회절 피크의 반값 폭의 변화로부터 결정 격자의 불균일 왜곡을, 록킹 커브에 있어서의 반값 폭의 변화로부터 결정 격자의 면 방위 어긋남을 평가한다.
또한, 도 6을 참조하여, 본 발명에 따른 Ⅲ족 질화물 결정 기판(1)은, 그 주표면(1s)의 면 방위가, 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하의 경사각 α로 경사져 있다. Ⅲ족 질화물 결정 기판의 주표면의 면 방위가 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로의 경사각 α가 10°이상인 것에 의해, 결정 기판의 주표면 상에 에피택셜 성장시킨 적어도 1층의 반도체층을 포함하는 반도체 디바이스인 발광 디바이스에 있어서, 반도체층 중의 발광층의 피에조 분극이 억제되어 양자 가둠 스타크 효과가 저감됨으로써, 홀과 전자의 재결합이 용이해져 발광 천이 확률이 높아지기 때문에, 발광 디바이스의 블루 시프트가 저감되고 발광의 적분 강도가 높아진다. Ⅲ족 질화물 결정 기판의 주표면의 면 방위가 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로의 경사각 α가 80°이하인 것에 의해, 결정 기판의 주표면 상에 에피택셜 성장시킨 적어도 1층의 반도체층을 포함하는 반도체 디바이스인 발광 디바이스에 있어서, 반도체층 중의 발광층의 전위 밀도가 낮아지기 때문에, 발광의 적분 강도를 높게 할 수 있다. 이러한 관점에서, Ⅲ족 질화물 결정 기판에 있어서의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로의 주표면의 면 방위의 경사각 α는 16°이상 80°이하가 바람직하고, 45°이상 79°이하가 보다 바람직하며, 63°이상 79°이하가 보다 바람직하다. 여기서, (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로의 주표면의 경사각 α는 X선 회절법 등에 의해 측정할 수 있다.
(실시형태 1)
도 1, 도 2, 도 3 및 도 6을 참조하여, 본 발명의 일 실시형태인 Ⅲ족 질화물 결정 기판(1)은, Ⅲ족 질화물 결정 기판(1)의 임의의 특정 평행 결정 격자면(1d)의 X선 회절 조건을 만족하면서 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 얻어지는 특정 평행 결정 격자면(1d)(각 결정 격자의 특정 평행 결정 격자면(31d, 32d, 33d)에 의해 형성되는 특정 평행 결정 격자면(1d)를 말한다. 본 실시형태에 있어서, 이하 동일)의 면간격에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 면간격 d1과 5 ㎛의 X선 침입 깊이에 있어서의 면간격 d2으로부터 얻어지는 |d1 -d2|/d2의 값으로 표시되는 결정 기판의 표면층(1p)의 균일 왜곡이 1.9×10-3 이하이며, 주표면(1s)의 면 방위가, 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다.
본 실시형태의 Ⅲ족 질화물 결정 기판(1)은, 그 표면층(1p)의 균일 왜곡이 1.9×10-3 이하이며, 그리고, 그 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로의 주표면(1s)의 면 방위의 경사각 α가 10°이상 80°이하인 것에 의해, 그 결정 기판의 주표면(1s) 상에 에피택셜 성장시킨 적어도 1층의 반도체층을 포함하는 반도체 디바이스인 발광 디바이스의 블루 시프트를 저감시키고 발광의 적분 강도를 높게 할 수 있다. 이러한 관점에서, 표면층(1p)의 균일 왜곡은 1.4×10-3 이하가 바람직하고, 1.0×10-3 이하가 보다 바람직하다. 여기서, 표면층(1p)의 균일 왜곡은, 작을수록 바람직하고, 본원에 있어서도, 후술하는 바와 같이, 결정 기판의 주표면의 가공 조건을 조정함으로써 0.4×10-3 정도까지 저감되어 있다. 또한, 주표면(1s)의 면 방위의 경사각 α는 16°이상 80°이하가 바람직하고, 45°이상 79°이하가 보다 바람직하며, 63°이상 79°이하가 보다 바람직하다.
여기서, 도 1을 참조하여, X선 침입 깊이 0.3 ㎛는 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)으로부터 표면층(1p) 내까지의 거리에 해당하고, X선 침입 깊이 5 ㎛는 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)으로부터 내층(1r) 내까지의 거리에 해당한다. 이 때, 도 3의 (a)를 참조하여, X선 침입 깊이 5 ㎛에 있어서의 면간격 d2는 그 Ⅲ족 질화물 결정 본래의 특정 평행 결정 격자면(1d)의 면간격이라고 생각되지만, X선 침입 깊이 0.3 ㎛에 있어서의 면간격 d1은, 결정 기판의 표면 가공의 영향(예를 들면, 그 특정 평행 결정 격자면(1d)에 평행한 방향으로의 인장 응력(30) 등)에 의한 표면층(1p)의 결정 격자의 균일 왜곡을 반영하여, X선 침입 깊이 5 ㎛에 있어서의 면간격 d2와 상이한 값을 취한다.
상기한 경우, 도 3의 (b)를 참조하여, 결정 기판의 임의의 특정 평행 결정 격자면(1d)에 대한 회절 프로파일에 있어서, X선 침입 깊이 0.3 ㎛에 있어서의 면간격 d1과 X선 침입 깊이 5 ㎛에 있어서의 면간격 d2가 나타난다. 따라서, d2에 대한 d1과, d2의 차이의 비율인 |d1-d2|/d2의 값에 의해서, 표면층의 균일 왜곡을 나타낼 수 있다.
(실시형태 2)
도 1, 도 2, 도 4 및 도 6을 참조하여, 본 발명의 다른 실시형태인 Ⅲ족 질화물 결정 기판(1)은, Ⅲ족 질화물 결정 기판(1)의 임의의 특정 평행 결정 격자면(1d)의 X선 회절 조건을 만족하면서, 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 얻어지는 특정 평행 결정 격자면(1d)(각 결정 격자의 특정 평행 결정 격자면(41d, 42d, 43d)에 의해 형성되는 특정 평행 결정 격자면(1d)을 말한다. 본 실시형태에 있어서, 이하 동일)의 회절 강도 프로파일에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 v1과, 5 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 v2으로부터 얻어지는 |v1-v2|의 값으로 표시되는 결정 기판의 표면층(1p)의 불균일 왜곡이 130 arcsec 이하이며, 주표면(1s)의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다.
본 실시형태의 Ⅲ족 질화물 결정 기판(1)은, 그 표면층(1p)의 불균일 왜곡이 130 arcsec 이하이며, 그리고, 그 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로의 주표면(1s)의 면 방위의 경사각 α가 10°이상 80°이하인 것에 의해, 그 결정 기판의 주표면(1s) 상에 에피택셜 성장시킨 적어도 1층의 반도체층을 포함하는 반도체 디바이스인 발광 디바이스의 블루 시프트를 저감시키고 발광의 적분 강도를 높게 할 수 있다. 이러한 관점에서, 표면층(1p)의 불균일 왜곡은, 90 arcsec 이하가 바람직하고, 30 arcsec 이하가 보다 바람직하다. 여기서, 표면층(1p)의 불균일 왜곡은 작을수록 바람직하고, 본원에 있어서도, 후술하는 바와 같이, 결정 기판의 주표면의 가공 조건을 조정함으로써 0 arcsec까지 저감되어 있다. 또한, 주표면(1s)의 면 방위의 경사각 α는 16°이상 80°이하가 바람직하고, 45°이상 79°이하가 보다 바람직하며, 63°이상 79°이하가 보다 바람직하다.
여기서, 도 1을 참조하여, X선 침입 깊이 0.3 ㎛은 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)으로부터 표면층(1p) 내까지의 거리에 해당하고, X선 침입 깊이 5 ㎛는 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)으로부터 내층(1r) 내까지의 거리에 해당한다. 이 때, 도 4의 (a)를 참조하여, X선 침입 깊이 5 ㎛에 있어서의 회절 피크의 반값 폭 v2는 그 Ⅲ족 질화물 결정 본래의 반값 폭이라고 생각되지만, X선 침입 깊이 0.3 ㎛에 있어서의 회절 피크의 반값 폭 v1은, 결정 기판의 표면 가공의 영향에 의한 표면층(1p)의 결정 격자의 불균일 왜곡(예를 들면, 각 결정 격자의 면간격이 d3, d4?d5, d6로 각각 상이함)을 반영하여, X선 침입 깊이 5 ㎛에 있어서의 회절 피크의 반값 폭 v2과 상이한 값을 취한다.
상기의 경우, 도 4의 (b)를 참조하여, 결정 기판의 임의의 특정 평행 결정 격자면(1d)에 대한 회절 프로파일에 있어서, X선 침입 깊이 0.3 ㎛에 있어서의 회절 피크의 반값 폭 v1과, X선 침입 깊이 5 ㎛에 있어서의 회절 피크의 반값 폭 v2이 나타난다. 따라서, v1과 v2의 차인 |v1-v2|의 값에 의해서, 표면층(1p)의 불균일 왜곡을 나타낼 수 있다.
(실시형태 3)
도 1, 도 2, 도 5 및 도 6을 참조하여, 본 발명의 다른 실시형태인 Ⅲ족 질화물 결정 기판(1)은, Ⅲ족 질화물 결정 기판(1)의 임의의 특정 평행 결정 격자면(1d)(각 결정 격자의 특정 평행 결정 격자면(51d, 52d, 53d)에 의해 형성되는 특정 평행 결정 격자면(1d)을 말한다. 본 실시형태에 있어서, 이하 동일)의 X선 회절에 관해서 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시켜 측정된 록킹 커브에 있어서, 0.3 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 w1과, 5 ㎛의 X선 침입 깊이에 있어서의 회절 강도 피크의 반값 폭 w2으로부터 얻어지는 |w1-w2|의 값으로 표시되는 결정 기판의 표면층(1p)의 특정 평행 결정 격자면(1d)의 면 방위 어긋남이 350 arcsec 이하이며, 주표면(1s)의 면 방위가 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있다.
본 실시형태의 Ⅲ족 질화물 결정 기판(1)은, 그 표면층(1p)의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하이며, 또한, 그 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로의 주표면(1s)의 면 방위의 경사각 α가 10°이상 80°이하인 것에 의해, 그 결정 기판의 주표면(1s) 상에 에피택셜 성장시킨 적어도 1층의 반도체층을 포함하는 반도체 디바이스인 발광 디바이스의 블루 시프트를 저감시키고 발광의 적분 강도를 높게 할 수 있다. 이러한 관점에서, 표면층(1p)의 특정 평행 결정 격자면의 면 방위 어긋남은 190 arcsec 이하가 바람직하고, 50 arcsec 이하가 보다 바람직하다. 여기서, 표면층(1p)의 특정 평행 결정 격자면의 면 방위 어긋남은, 작을수록 바람직하고, 본원에 있어서도, 후술하는 바와 같이, 결정 기판의 주표면의 가공 조건을 조정함으로써, 0 arcsec까지 저감되고 있다. 또한, 주표면(1s)의 면 방위의 경사각 α는 16°이상 80°이하가 바람직하고, 45°이상 79°이하가 보다 바람직하며, 63°이상 79°이하가 보다 바람직하다.
여기서, 도 1을 참조하여, X선 침입 깊이 0.3 ㎛은 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)으로부터 표면층(1p) 내까지의 거리에 해당하고, X선 침입 깊이 5 ㎛는 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)으로부터 내층(1r) 내까지의 거리에 해당한다. 이 때, 도 5의 (a)를 참조하여, X선 침입 깊이 5 ㎛에 있어서의 반값 폭 w2은 그 Ⅲ족 질화물 결정 본래의 반값 폭이라고 생각되지만, X선 침입 깊이 0.3 ㎛에 있어서의 반값 폭 w1은, 결정 기판의 표면 가공의 영향에 의한 표면층(1p)의 결정 격자의 특정 평행 결정 격자면(1d)의 면 방위 어긋남(예를 들어, 각 결정 격자의 특정 평행 결정 격자면(51d, 52d, 53d)의 면 방위가 각각 상이함)을 반영하여, X선 침입 깊이 5 ㎛에 있어서의 반값 폭 w2과 상이한 값을 취한다.
상기의 경우, 도 5의 (b)를 참조하여, 결정의 임의의 특정 평행 결정 격자면에 대한 록킹 커브에 있어서, X선 침입 깊이 0.3 ㎛에 있어서의 반값 폭 w1과, X선 침입 깊이 5 ㎛에 있어서의 반값 폭 w2이 나타난다. 따라서, w1와 w2와의 차인 |w1-w2|의 값에 의해서, 결정 표면층의 특정 평행 결정 격자면의 면 방위 어긋남을 나타낼 수 있다.
상기의 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)에 있어서, 주표면(1s)은 30 ㎚ 이하의 표면 거칠기 Ry를 갖는 것이 바람직하다. 여기서, 표면 거칠기 Ry란 JIS B 0601-1994에 규정되는 최대 높이 Ry를 의미하고, 구체적으로는, 거칠기 곡면으로부터, 그 평균면의 방향으로 기준 면적으로서 10 ㎛ 각(10 ㎛×10 ㎛=100 ㎛2, 이하 동일)만큼 뽑아내고, 이 뽑아낸 부분의 평균면으로부터 가장 높은 산꼭대기까지의 높이와 가장 낮은 골짜기 바닥까지의 깊이의 합을 말한다. Ⅲ족 질화물 결정 기판의 주표면의 표면 거칠기 Ry를 30 ㎚ 이하로 함으로써, 이 Ⅲ족 질화물 결정 기판의 주표면 상에 전위 밀도가 낮고 결정성이 양호한 반도체층을 에피택셜 성장시킬 수 있어, 발광의 적분 강도가 높은 발광 디바이스 등 특성이 좋은 반도체 디바이스가 얻어진다. 이러한 관점에서, Ⅲ족 질화물 결정 기판의 주표면의 표면 거칠기 Ry는, 10 ㎚ 이하가 보다 바람직하다. 표면 거칠기 Ry는, AFM(원자 간력 현미경), 광간섭식 조도계 등에 의해 측정할 수 있다.
또한, 상기한 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)에 있어서, 주표면(1s)은 3 ㎚ 이하의 표면 거칠기 Ra를 갖는 것이 바람직하다. 여기서, 표면 거칠기 Ra란 JIS B 0601-1994에 규정되는 산술 평균 거칠기 Ra를 의미하고, 구체적으로는, 거칠기 곡면으로부터, 그 평균면의 방향으로 기준 면적으로서 10 ㎛ 각만큼 뽑아내고, 이 뽑아낸 부분의 평균면으로부터 측정 곡면까지의 편차의 절대치(즉, 거리)를 합계하여 그것을 기준 면적으로 평균한 값을 말한다. Ⅲ족 질화물 결정 기판의 주표면의 표면 거칠기 Ra를 3 ㎚ 이하로 함으로써, 이 Ⅲ족 질화물 결정 기판의 주표면 상에 전위 밀도가 낮고 결정성이 양호한 반도체층을 에피택셜 성장시킬 수 있어, 발광의 적분 강도가 높은 발광 디바이스 등 특성이 좋은 반도체 디바이스가 얻어진다. 이러한 관점에서, Ⅲ족 질화물 결정 기판의 주표면의 표면 거칠기 Ra는 1 ㎚ 이하가 보다 바람직하다. 표면 거칠기 Ra는, AFM(원자간력 현미경), 광간섭식 조도계 등에 의해 측정할 수 있다.
또한, 도 7?도 10을 참조하여, 상기한 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)에 있어서, 주표면(1s)의 면 방위는, 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터의 경사각 β가 ± 4°이내로 경사져 있는 것이 바람직하다.
여기서, 주표면(1s)의 면 방위가 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면에 대하여, 경사각 β의 절대치가 0.1°미만으로 실질적으로 평행이면, 주표면(1s) 상에 에피택셜 성장시키는 적어도 1층의 반도체층에 포함되는 발광층 중의 우물층에 있어서의 In(인듐)의 주입 농도를 높게 할 수 있으므로, 성장 온도를 저하시키는 일없이 원하는 조성의 성장을 할 수 있어, 우물층의 결정성을 향상시킬 수 있다. 반도체 디바이스인 발광 디바이스에 있어서, 우물층의 결정성의 향상에 의해 발광 스펙트럼에 나타나는 발광 피크의 반값 폭을 저감시킴으로써, 양호한 발광 특성이 얻어진다. 상기한 면 방위 중, 특히 {20-21}면에서 양호한 특성이 얻어진다.
또한, 주표면(1s)의 면 방위가 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터의 경사각 β의 절대치가 0.1°이상 4°이하이면, 주표면(1s)의 면 방위가 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면에 대하여, 경사각 β의 절대치가 0.1°미만으로 실질적으로 평행인 경우와 거의 동일한 양호한 발광 특성을 갖는 반도체 디바이스가 얻어진다. 또한, 주표면(1s)의 면 방위가 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터의 경사각 β의 절대치가 0.1°이상 4°이하인 경우에는, 성장시키는 반도체층(발광층이 포함됨)의 모폴로지가 좋아지기 때문에, 얻어지는 발광 디바이스(반도체 디바이스)는 양호한 발광 특성을 갖는다. 상기한 면 방위 중, 특히 {20-21}면에서 양호한 특성이 얻어진다.
또한, 도 1을 참조하여, 상기한 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)에 있어서, 주표면(1s)에 존재하는 산소의 농도가 2원자% 이상 16원자% 이하인 것이 바람직하다. 여기서, 주표면(1s)에 존재하는 산소란, 주표면(1s)이 산화함으로써 주입되고 있는 산소, 및 주표면(1s)에 부착되어 있는 산소 등을 의미한다. Ⅲ족 질화물 결정 기판(1)의 주표면(1s)에 존재하는 산소의 농도가 2원자%보다도 낮으면, 형성된 반도체 디바이스에 있어서의 결정 기판과 그 결정 기판 상에 에피택셜 성장에 의해 형성된 반도체층의 사이의 계면의 저항이 커져, 발광의 적분 강도가 저하된다. 결정 기판의 주표면(1s)에 존재하는 산소의 농도가 16원자%보다 높으면, 결정 기판의 주표면 상에 에피택셜 성장시키는 반도체층의 결정성이 저하되기 때문에, 발광의 적분 강도가 저하된다. 이러한 관점에서, 주표면(1s)에 존재하는 산소의 농도는 3원자% 이상 10원자% 이하가 보다 바람직하다. 여기서, 주표면에 존재하는 산소의 농도는, AES(오제 원자 분광법(Auger Electron Spectroscopy)), XPS(X선 광전자 분광법) 등에 의해 측정된다.
즉, 상기한 AES 및 XPS에 의해서 측정할 수 있는 관점에서, 본원 발명에 있어서의 주표면(1s)에 존재하는 산소란, 주표면(1s)에 부착되어 있는 산소, 및 결정 기판의 산화 등에 의해 주표면(1s)에 주입되어 있는 산소, 주표면으로부터 통상 5 ㎚ 정도까지로 겨우 10 ㎚ 정도까지의 깊이까지의 영역에 주입되어 있는 산소를 말한다.
또한, 도 1을 참조하여, 상기한 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)에 대하여, 주표면(1s)에 있어서의 전위 밀도가 1×107 ㎝-2 이하인 것이 바람직하다. 결정 기판의 주표면에 있어서의 전위 밀도가 1×107 ㎝-2보다 높아지면, 결정 기판의 주표면 상에 에피택셜 성장시키는 반도체층의 결정성이 저하되기 때문에, 발광의 적분 강도가 저하된다. 이러한 관점에서, 주표면(1s)에 있어서의 전위 밀도가 1×106 ㎝-2 이하가 보다 바람직하고, 1×105 ㎝-2 이하가 보다 바람직하다. 생산 비용 및 생산성의 관점에서, 주표면(1s)에 있어서의 전위 밀도는 1×102 ㎝-2 이상이 바람직하다.
반도체 디바이스의 생산에 있어서의 비용 및 효율을 높이는 관점에서, Ⅲ족 질화물 결정 기판의 직경은 40 ㎜ 이상이 바람직하고, 50 ㎜ 이상이 보다 바람직하다. 기판의 직경이 큰 경우에는, 1장의 기판으로부터 제작할 수 있는 디바이스의 갯수가 증가한다. 대구경의 기판을 제작하기 위해서는, 하지(下地) 기판의 직경을 크게 하고, 두께가 두꺼운 결정을 성장하여 원하는 각도로 잘라내어 가공할 수 있다. 또한, 직경이 작은 Ⅲ족 질화물 결정의 복수매의 기판을 이들의 측면이 상호 인접하도록 배치하여, 이들 복수매의 기판의 주표면 상에 각각 Ⅲ족 질화물 결정을 성장시킬 때에 이들 Ⅲ족 질화물 결정을 상호 접합시켜 단일의 결정으로서 성장시키고, 얻어진 단일의 Ⅲ족 질화물 결정을 대구경의 Ⅲ족 질화물 결정 기판으로 가공할 수 있다.
또한, 휘어짐 및 두께 분포를 작게 하는 등의 형상 정밀도를 향상시키는 관점에서, Ⅲ족 질화물 결정 기판의 직경은 150 ㎜ 이하가 바람직하고, 100 ㎜ 이하가 보다 바람직하다.
또한, Ⅲ족 질화물 결정 기판의 주표면의 형상은, 디바이스를 제작할 수 있는 크기를 갖는 것이면, 원형에 한정되지 않고, 사각형 등의 다각형이어도 좋다. 주표면의 형상이 다각형인 경우에는, 반도체 디바이스의 생산에 있어서의 비용 및 효율을 높이는 관점에서, 최단변의 길이는, 5 ㎜ 이상이 바람직하고, 10 ㎜ 이상이 보다 바람직하다. 또한, 휘어짐 및 두께 분포를 작게 하는 등의 형상 정밀도를 향상시키는 관점에서, 최장변의 길이는 150 ㎜ 이하가 바람직하고, 100 ㎜ 이하가 보다 바람직하다. 주표면이 직사각형 또는 정사각형 등의 모든 각이 직각인 사각형의 Ⅲ족 질화물 결정 기판으로서는, 주표면이 예를 들면, 5 ㎜×15 ㎜, 10 ㎜×10 ㎜, 10 ㎜×20 ㎜, 18 ㎜×18 ㎜, 20 ㎜×20 ㎜, 30 ㎜× 50 ㎜ 등의 기판을 들 수 있다.
또한, Ⅲ족 질화물 결정 기판에 첨가되는 불순물(도펀트)은, 특별히 제한은 없지만, 도전성 기판, 절연성 기판을 제작하는 관점에서, 이하의 것이 바람직하게 이용된다. 비저항(比抵抗)이 5×10-5 Ω?㎝ 이상 0.5 Ω?㎝ 이하(바람직하게는 5×10-4 Ω?㎝ 이상 0.05 Ω?㎝ 이하)이고 캐리어 농도가 1×1016 ㎝-3 이상 1×1020 ㎝-3 이하(바람직하게는 1×1017 ㎝-3 이상 1×1019 ㎝-3 이하)의 범위 내인 n형 도전성 기판에서는, 결정성을 유지하여 이러한 범위 내에서 원하는 도전성이 얻어지는 관점에서, 기판에 첨가되는 불순물은 O, Si가 바람직하다. 비저항이 1×104 Ω?㎝ 이상 1×1011 Ω?㎝ 이하(바람직하게는 1×106 Ω?㎝ 이상 1×1010 Ω?㎝ 이하)의 범위 내인 절연성 기판에서는, 결정성을 유지하여 이러한 범위 내에서 원하는 절연성이 얻어지는 관점에서, 기판에 첨가되는 불순물은 C, Fe가 바람직하다. 여기서, 기판의 비저항은, 4프로브법, 2프로브법 등에 의해 측정할 수 있다. 또한, 기판의 캐리어 농도는 홀 측정법, C-V 측정법 등에 의해 측정할 수 있다.
[Ⅲ족 질화물 결정 기판의 제조 방법]
상기한 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판의 제조 방법은, 특별히 제한은 없지만, 예를 들면, Ⅲ족 질화물 결정체를 성장시키는 공정과, Ⅲ족 질화물 결정체를, 그 결정체의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로의 경사각 α가 10°이상 80°이하인 면에 평행한 복수의 면에서 잘라냄으로써, (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로의 경사각 α가 10°이상 80°이하의 주표면을 갖는 Ⅲ족 질화물 결정 기판을 형성하는 공정과, Ⅲ족 질화물 결정 기판의 주표면을 가공하는 공정을 구비할 수 있다.
(Ⅲ족 질화물 결정체의 제조 공정)
Ⅲ족 질화물 결정체의 제조 방법에는, 특별히 제한은 없고, HVPE(하이드라이드 기상 성장)법, 승화법 등의 기상 성장법, 플럭스법, 아모노서멀법(ammonothermal) 등의 액상 성장법 등이 적합하게 이용된다. 예를 들면, GaN 결정체의 제조에는 HVPE법, 플럭스, 아모노서멀법 등이 적합하게 이용되고, AlN 결정체의 제조에는 HVPE법, 승화법 등이 적합하게 이용되며, InN 결정체, AlGaN 결정체 및 InGaN 결정체의 제조에는 HVPE법 등이 적합하게 이용된다.
상기한 Ⅲ족 질화물 결정체의 제조에 있어서, 하지 기판에는, 특별히 제한은 없지만, Ⅲ족 질화물 결정체와의 결정 격자의 부정합이 작고 결정성이 높은 Ⅲ족 질화물 결정체를 성장시키는 관점에서 GaAs 기판, 사파이어 기판, SiC 기판 등이 적합하게 이용된다.
(Ⅲ족 질화물 결정 기판의 형성 공정)
상기한 바와 같이 하여 제조된 Ⅲ족 질화물 결정체를, 그 결정체의 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로의 경사각 α가 10°이상 80°이하인 면에 평행한 복수의 면에서 잘라내는 방법에는, 특별히 제한은 없고, 와이어톱, 내주날, 외주날, 레이저 가공, 방전 가공, 워터젯 등의 각종 절단 방법을 이용할 수 있다.
(Ⅲ족 질화물 결정 기판의 주표면 가공 공정)
상기한 바와 같이 하여 형성된 Ⅲ족 질화물 결정 기판의 주표면을 평탄화하여 가공 변질층을 저감시키기 위한 주표면 가공 방법은 특별히 제한은 없지만, 표면 거칠기 및 가공 변질층의 양쪽을 저감하는 관점에서, 연삭 및 기계적 연마 중 어느 하나의 기계적 가공의 후, CMP(화학 기계적 연마)를 행하는 것이 바람직하다. 또한, Ⅲ족 질화물 결정 기판의 가공 변질층은 완전히 제거할 필요는 없고, 반도체층을 에피택셜 성장시키기 전에 어닐링 처리에 의해 주표면의 개질을 행할 수도 있다. 반도체층 성장 전의 어닐링에 의해 결정 기판의 표면층에 있어서의 결정의 재배열이 행해져, 결정성이 좋은 반도체층의 에피택셜 성장이 가능해진다.
주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 Ⅲ족 질화물 결정 기판의 주표면의 표면 거칠기 및 가공 변질층의 양쪽을 효율적으로 저감시키기 위해서 적합한 CMP에 대해서 이하에 설명한다.
CMP에 이용되는 슬러리는, pH의 값 X와 산화 환원 전위의 값 Y(mV)의 관계가, 이하의 식(2) 및 (3)
Y≥-50X+1300 (2)
Y≤-50X+1900 (3)
을 만족하는 것이 바람직하다. Y<-50X+1300이면, 연마 속도가 낮아지고, CMP시의 기계적인 부하가 증가하기 때문에, Ⅲ족 질화물 결정 기판의 표면 품질이 저하된다. Y>-50X+1900이면, 연마 패드 및 연마 장치에의 부식 작용이 커져, 안정된 연마가 곤란해진다.
또한, 연마 속도를 더욱 향상시켜, Ⅲ족 질화물 결정 기판의 표면 품질을 향상시키는 관점에서, 또한 이하의 식(4)
Y≥-50X+1400 (4)
의 관계도 만족하는 것이 바람직하다.
CMP의 슬러리에는, 통상, 염산, 황산, 질산 등의 산, KOH, NaOH 등의 알칼리가 첨가되어 있지만, 이들 산 및/또는 알칼리만으로는 화학적으로 안정된 질화갈륨의 표면이 산화되는 효과가 작다. 따라서, 또한 산화제의 첨가에 의해 산화 환원 전위를 증가시켜, 상기 식(2) 및 식(3) 혹은 상기 식(3) 및 식(4)의 관계를 만족하도록 하는 것이 바람직하다.
CMP의 슬러리에 첨가되는 산화제로서는, 특별히 제한은 없지만, 연마 속도를 높이는 관점에서 차아염소산, 트리클로로이소시아눌산 등의 염소화이소시아눌산, 디클로로이소시아눌산나트륨 등의 염소화이소시아눌산염, 과망간산갈륨 등의 과망간산염, 니크롬산칼륨 등의 니크롬산염, 브롬산칼륨 등의 브롬산염, 티오황산나트륨 등의 티오황산염, 질산, 황산, 염산, 과산화수소수, 오존 등이 바람직하게 이용된다. 또한, 이들 산화제는 단독으로 이용해도, 2이상을 병용해도 좋다.
CMP의 슬러리의 pH는 6 이하 또는 8 이상인 것이 바람직하다. pH가 6 이하인 산성 슬러리 또는 pH가 8 이상인 염기성 슬러리를 Ⅲ족 질화물 결정에 접촉시켜, Ⅲ족 질화물 결정의 가공 변질층을 에칭 제거함으로써, 연마 속도를 높일 수 있다. 이러한 관점에서 슬러리의 pH는 4 이하 또는 10 이상인 것이 보다 바람직하다.
여기서, 슬러리의 pH의 조정에 이용되는 산 및 염기에는 특별히 제한은 없고, 예를 들면, 염산, 질산, 황산, 인산 등의 무기산, 포름산, 아세트산, 옥살산, 시트르산, 말산, 타르타르산, 호박산, 프탈산, 푸마르산 등의 유기산, KOH, NaOH, NH4OH, 아민 등의 염기 외에, 황산염, 탄산염, 인산염 등의 염을 이용할 수 있다. 또한, 상기 산화제의 첨가에 의해 pH를 조정할 수도 있다.
CMP의 슬러리에는 지립이 포함되는 것이 바람직하다. 이 지립에 의해 연마 속도를 보다 높일 수 있다. 슬러리에 포함되는 지립에는 특별히 제한은 없고, Ⅲ족 질화물 결정 기판의 경도 이하로 경도가 낮은 저경도 지립을 이용할 수 있다. 저경도 지립을 이용함으로써 결정 기판의 주표면의 표면 거칠기 및 가공 변질층을 저감시킬 수 있다.
여기서, 저경도 지립은, 피연마물인 Ⅲ족 질화물 결정의 경도 이하로 경도가 낮은 지립이면 특별히 제한은 없지만, SiO2, CeO2, TiO2, MgO, MnO2, Fe2O3, Fe3O4, NiO, ZnO, CoO, Co3O4, CuO, Cu2O, GeO2, CaO, Ga2O3, In2O3를 포함하는 군에서 선택되는 적어도 하나의 재질을 포함하는 지립인 것이 바람직하다.
또한, 지립은, 단일의 금속 원소를 포함하는 산화물에 한정되지 않고, 2종류 이상의 금속 원소를 포함하는 산화물(예를 들면, 페라이트, 페로브스카이트, 스피넬 또는 일메나이트 등의 구조를 갖는 것)이라도 좋다. 또한, AlN, GaN, InN 등의 질화물, CaCO3, BaCO3 등의 탄산화물, Fe, Cu, Ti, Ni 등의 금속, 탄소(구체적으로는, 카본 블랙, 카본나노튜브, C60 등)를 이용할 수도 있다.
또한, Ⅲ족 질화물 결정 기판의 주표면을 스크래치를 발생시키지 않고서 단시간에 표면 거칠기 Ra, Ry를 저감시키는 관점에서, 지립은, 1차 입자가 결합된 2차 입자로 하는 것이 바람직하다. 1차 입자의 평균 입경 D1에 대한 2차 입자의 평균 입경 D2의 비(D2/D1비)가 1.6 이상인 것이 바람직하고, 2차 입자의 평균 입경 D2이 200 ㎚ 이상인 것이 바람직하며, 2차 입자의 형상이 고치(cocoon) 형태, 덩어리 형태 및 사슬 형태 중 적어도 어느 하나의 형상인 것이 바람직하고, 흄드(fumed) 실리카, 콜로이달 실리카로서 1차 입자가 화학적으로 결합된 2차 입자로 되어 있는 SiO2 지립인 것이 바람직하다. 1차 입자 직경은 가스 흡착법에 의한 흡착 비표면적으로부터 평가할 수 있고, 2차 입자는 동적 광산란법으로 평가할 수 있다.
또한, Ⅲ족 질화물 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및/또는 면 방위 어긋남을 저감시키는 관점에서, CMP에 있어서의 접촉 계수 C(단위:10-6 m)는, 1.0×10-6 m 이상 2.0×10-6 m 이하가 바람직하고, 1.2×10-6 m 이상 1.8×10-6 m 이하가 보다 바람직하다. 여기서, 접촉 계수 C는 슬러리의 점도를 η(단위: mPa?s), CMP에 있어서의 주속도(周速度) V(단위: m/s) 및 CMP에 있어서의 압력 P(단위: kPa)를 이용하여, 다음 식 (5)
C=η×V/P (5)
로 표시된다. 슬러리의 접촉 계수 C가 1.0×10-6 m보다 작은 경우는, CMP에 있어서 Ⅲ족 질화물 결정 기판으로의 부하가 커지기 때문에, Ⅲ족 질화물 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및/또는 면 방위 어긋남이 커진다. 슬러리의 접촉 계수 C가 2.0×10-6 m보다 큰 경우는 연마 속도가 저하되기 때문에, Ⅲ족 질화물 결정 기판의 주표면의 표면 거칠기, 표면층의 균일 왜곡, 불균일 왜곡 및/또는 면 방위 어긋남이 커진다. 또한, 슬러리의 점도는 B형 점도계, 오스왈드형 점도계(Ostwald viscometer) 등에 의해 측정할 수 있다.
또한, 이렇게 하여 얻어진, 하나 이상의 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)의 주표면(1s) 상에, Ⅲ족 질화물 결정을 더 성장시키고, 성장시킨 Ⅲ족 질화물 결정을 결정 기판의 주표면(1s) 상에 평행한 면에서 잘라내어 Ⅲ족 질화물 결정 기판을 제조하고, 이러한 Ⅲ족 질화물 결정 기판의 주표면을 상기와 동일하게 하여 표면 가공함으로써, 또한 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판을 제조할 수 있다. 상기의 Ⅲ족 질화물 결정의 한층 더한 성장(반복 성장)의 하지 기판으로서 이용하는 Ⅲ족 질화물 결정 기판은, 반드시 1장의 결정 기판이 아니어도 좋고, 작은 사이즈의 결정 기판을 복수매 이용해도 좋다. 반복 성장 시에 접합하여 단일의 결정으로 할 수 있다. 또한 반복 성장으로 접합된 Ⅲ족 질화물 결정으로부터 잘라낸 결정 기판을 하지 기판으로서 이용하여, 재차 반복 성장할 수도 있다. 이와 같이, Ⅲ족 질화물 결정을 반복 사용하여 성장함으로써, 생산 비용을 삭감할 수 있다.
여기서, 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)의 주표면(1s) 상에, Ⅲ족 질화물 결정을 더 성장시키는 방법에는 특별히 제한은 없고, HVPE법, 승화법 등의 기상 성장법, 플럭스법, 아모노서멀법 등의 액상 성장법 등이 적합하게 이용된다. 예를 들면, GaN 결정체의 제조에는 HVPE법, 플럭스법, 아모노서멀법 등이 적합하게 이용되고, AlN 결정체의 제조에는 HVPE법, 승화법 등이 적합하게 이용되며, InN 결정체, AlGaN 결정체 및 InGaN 결정체의 제조에는 HVPE법 등이 적합하게 이용된다.
[에피택셜층이 부착된 Ⅲ족 질화물 결정 기판]
(실시형태 4)
도 11을 참조하여, 본 발명에 따른 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판의 일 실시형태는, 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)의 주표면(1s) 상에, 에피택셜 성장에 의해 형성되어 있는 적어도 1층의 반도체층(2)을 포함한다.
본 실시형태의 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)에 있어서, 반도체층(2)은 Ⅲ족 질화물 결정 기판(1)의 주표면(1s) 상에 에피택셜 성장되어 있는 것으로부터, 반도체층(2)의 주표면(2s)의 면 방위는 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)의 면 방위와 동일하다. 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)의 주표면(1s)의 면 방위는, (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하의 정해진 경사각 α로 경사져 있기 때문에, 반도체층(2)의 주표면(2s)의 면 방위는 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하의 정해진 경사각 α로 경사져 있다. 이렇게 하여, 결정성이 높고 주표면(2s)의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하의 정해진 경사각 α를 갖는 반도체층(2)을 포함하는 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판이 얻어진다.
반도체층(2)의 형성 방법에는 특별히 제한은 없지만, 결정성이 높은 반도체층을 에피택셜 성장시키는 관점에서, MOCVD(유기 금속 화학 기상 퇴적)법, MBE(분자선 에피택시)법 등의 기상 성장법이 바람직하게 이용된다.
[반도체 디바이스]
(실시형태 5)
도 12를 참조하여, 본 발명에 따른 반도체 디바이스의 일 실시형태는, 실시형태 4의 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 포함한다.
본 실시형태의 반도체 디바이스에 포함되는 실시형태 4의 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)은, 주표면(1s)의 면 방위가, (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하의 정해진 경사각 α로 경사져 있는 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)의 주표면(1s) 상에 에피택셜 성장에 의해 형성되어 있는 1층 이상의 반도체층(2)을 포함한다. 이러한 반도체층(2)은 결정성이 높고, 그 주표면의 면 방위가, (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하의 정해진 경사각 α로 경사져 있기 때문에, 피에조 분극이 억제되어 양자 가둠 스타크 효과도 억제됨으로써, 본 실시형태의 반도체 디바이스의 특성이 높아진다. 예를 들면, 상기 반도체층(2) 중에 발광층(210)이 포함되는 발광 디바이스에 있어서는, 피에조 분극이 억제되어 양자 가둠 스타크 효과가 억제되기 때문에, 발광의 블루 시프트가 억제되고 발광 강도가 향상된다. 이 때문에, 반도체층(2) 중에 피크 파장이 430 ㎚ 이상 550 ㎚ 이하인 광을 높은 효율로 발하는 발광층(210)을 형성할 수 있다. 특히, 파장 500 ㎚?550 ㎚의 녹색 영역의 광의 발광 강도가 현저히 향상된다.
도 12를 참조하여, 본 실시형태의 반도체 디바이스는, 실시형태 4의 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 포함한다. 에피택셜층 Ⅲ족 질화물 결정 기판(3)은, 주표면(1s)의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하의 정해진 경사각 α로 경사져 있는 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)을 포함한다. 또한, 에피택셜층 Ⅲ족 질화물 결정 기판(3)은, 상기 Ⅲ족 질화물 결정 기판(1)의 한 쪽의 주표면(1s) 상에 적어도 1층의 반도체층(2)로서, 순차 형성되어 있는 두께 1000 ㎚의 n형 GaN층(202), 두께 1200 ㎚의 n형 Inx1Aly1Ga1 -x1-y1N(0<x1, 0<y1, x1+y1<1) 클래드층(204), 두께 200 ㎚의 n형 GaN 가이드층(206), 두께 65 ㎚의 언도프의 Inx2Ga1 -x2N(0<x2<1) 가이드층(208), 두께 15 ㎚의 GaN 장벽층 및 두께 3 ㎚의 Inx3Ga1 -x3N(0<x3<1) 우물층으로 구성되는 3주기의 MQW(다중 양자 우물) 구조를 갖는 발광층(210), 두께 65 ㎚의 언도프의 Inx4Ga1 -x4N(0<x4<1) 가이드층(222), 두께 20 ㎚의 p형 Alx5Ga1 -x5N(0<x5<1) 블록층(224), 두께 200 ㎚의 p형 GaN층(226), 두께 400 ㎚의 p형 Inx6Aly6Ga1 -x6-y6N(0<x6, 0<y6, x6+y6<1) 클래드층(228), 및 두께 50 ㎚의 p형 GaN 컨택트층(230)을 포함한다. p형 GaN 컨택트층(230) 상에 부분적으로 두께 300 ㎚의 SiO2 절연층(300)이 형성되고, 노출하고 있는 p형 GaN 컨택트층(230) 상 및 SiO2 절연층(300)의 일부 상에 p측 전극(400)이 형성되어 있다. Ⅲ족 질화물 결정 기판(1)의 다른쪽의 주표면 상에 n측 전극(500)이 형성되어 있다.
[반도체 디바이스의 제조 방법]
도 12를 참조하여, 본 발명에 따른 반도체 디바이스의 제조 방법의 실시형태로서는, 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판을 준비하는 공정과, 결정의 주표면(1s) 상에 적어도 1층의 반도체층(2)을 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판을 형성하는 공정을 포함한다. 이러한 제조 방법에 의해, 반도체층의 피에조 분극에 의한 양자 가둠 스타크 효과가 억제된 특성이 높은 반도체 디바이스가 얻어진다. 예를 들면, 상기 반도체층(2) 중에 발광층(210)을 포함하는 것에 의해, 발광층(210)의 피에조 분극에 의한 양자 가둠 스타크 효과가 억제됨으로써 발광의 블루 시프트가 억제되고, 발효 강도의 적분 강도가 높은 발광 디바이스가 얻어진다.
도 12를 참조하여, 본 실시형태의 반도체 디바이스(4)의 제조 방법은, 구체적으로는, 우선, 실시형태 1?실시형태 3의 Ⅲ족 질화물 결정 기판(1)을 준비한다. 이러한 Ⅲ족 질화물 결정 기판(1)의 준비에 대해서는, [Ⅲ족 질화물 결정 기판] 및 [Ⅲ족 질화물 결정 기판의 제조 방법]에 기재한 대로이며, 반복하지 않는다.
다음에, 준비된 Ⅲ족 질화물 결정 기판(1)의 주표면(1s) 상에 적어도 1층의 반도체층(2)을 성장시켜, 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 형성한다. 반도체층(2)의 성장 방법에는 특별히 제한은 없지만, 결정성이 높은 반도체층을 에피택셜 성장시키는 관점에서, MOCVD(유기 금속 화학 기상 퇴적)법, MBE(분자선 에피택시)법 등의 기상 성장법이 바람직하게 이용된다.
예를 들면, Ⅲ족 질화물 결정 기판(1)의 한 쪽의 주표면(1s) 상에, 적어도 1층의 반도체층(2)으로서, 예를 들면 MOCVD법에 의해, 두께 1000 ㎚의 n형 GaN층(202), 두께 1200 ㎚의 n형 Inx1Aly1Ga1 -x1- y1N 클래드층(204), 두께 200 ㎚의 n형 GaN 가이드층(206), 두께 65 ㎚의 언도프의 Inx2Ga1 -x2N 가이드층(208), 두께 15 ㎚의 GaN 장벽층 및 두께 3 ㎚의 Inx3Ga1 -x3N 우물층으로 구성되는 3주기의 MQW(다중 양자 우물) 구조를 갖는 발광층(210), 두께 65 ㎚의 언도프의 Inx4Ga1 -x4N 가이드층(222), 두께 20 ㎚의 p형 Alx5Ga1 -x5N 블록층(224), 두께 200 ㎚의 p형 GaN층(226), 두께 400 ㎚의 p형 Inx6Aly6Ga1 -x6- y6N 클래드층(228), 및 두께 50 ㎚의 p형 GaN 컨택트층(230)을 순차 성장시킨다.
다음에, p형 GaN 컨택트층(230) 상에 증착법에 의해, 두께 300 ㎚의 SiO2 절연층(300)을 형성한다. 계속해서, 포토리소그래피법 및 습식 에칭법에 의해, 폭 10 ㎛의 스트라이프 창을 형성한다. <10-10> 방향축을 반도체층의 주표면에 투영한 방향으로 평행하게 레이저 스트라이프를 마련한다. 계속해서, 이 스트라이프 창 상 및 SiO2 절연층(300)의 일부 상에, 증착법에 의해, p측 전극(400)으로서 Ni/Au 전극을 형성한다. Ⅲ족 질화물 결정 기판의 다른 쪽의 주표면 상에 증착법에 의해, n측 전극(500)으로서 Ti/Al/Ti/Au 전극을 형성한다.
실시예
(실시예 I)
1. Ⅲ족 질화물 결정체의 제조
하지 기판으로서 직경 50 ㎜의 GaAs 결정 기판을 이용하여, HVPE법에 의해, 두께 50 ㎜의 GaN 결정체(Ⅲ족 질화물 결정체)를 성장시켰다. 즉, 대기압의 HVPE 반응로 내에서, 금속 Ga를 수용한 보트를 800℃로 가열하고, 이 보트에 HCl 가스와 캐리어 가스(H2 가스)의 혼합 가스를 도입함으로써, 금속 Ga와 HCl 가스를 반응시켜 GaCl 가스를 생성시켰다. 이와 함께, HVPE 반응로 내에 NH3 가스와 캐리어 가스(H2 가스)의 혼합 가스를 도입함으로써, GaCl 가스와 NH3 가스를 반응시켜, HVPE 반응로 내에 설치된 GaAs 결정 기판(하지 기판) 상에 GaN 결정체를 성장시켰다. 여기서, GaN 결정체의 성장 온도는 1050℃, HVPE 반응로 내의 HCl 가스 분압은 2 kPa, NH3 가스 분압은 30 kPa로 하였다.
2. Ⅲ족 질화물 결정 기판의 제조
상기에서 얻어진 GaN 결정체(Ⅲ족 질화물 결정체)를 (0001)면에 대하여 [10-10] 방향으로 0°?90°의 사이의 경사각 α을 갖는 면에 평행한 면에서 슬라이스함으로써, 표 1에 나타내는 면 방위의 주표면을 갖는 GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 제조하였다.
3. Ⅲ족 질화물 결정 기판의 표면 가공
상기에서 얻어진 GaN 결정 기판(Ⅲ족 질화물 결정 기판) 주표면을, 랩핑(lapping)(기계적 연마)한 후, CMP(화학 기계적 연마)함으로써, 반도체 디바이스용 GaN 결정 기판을 얻었다. 여기서, 랩핑은 지립 직경이 2 ㎛, 3 ㎛ 및 9 ㎛의 3종류인 다이아몬드 지립을 준비하고, 구리 정반 또는 주석 정반을 이용하여, 다이아몬드 지립의 입경을 단계적으로 작게 하여 행하였다. 랩핑 압력은 100 gf/㎠?500 gf/㎠(9.8 kPa?49.0 kPa), GaN 결정 기판 및 정반의 회전수는 30회전/min?60회전/min으로 하였다. 또한, CMP는 지립으로서 1차 입자가 화학적으로 결합하여 2차 입자가 된 콜로이달 실리카(1차 입자 직경이 70 ㎚, 2차 입자 직경이 190 ㎚)를 포함하고, pH 조절제로서 질산, 산화제로서 트리클로로이소시아눌산을 포함하며, pH 및 산화 환원 전위(ORP)를 표 1에 나타내는 값으로 조제한 슬러리를 이용하여, 접촉 계수 C를 표 1에 나타내는 값이 되도록 조정하여 행하였다.
이렇게 해서 표면 가공된 GaN 결정 기판에 대해서, (10-13)면(본 측정에 있어서의 특정 평행 결정 격자면)으로부터의 회절 X선을, X선 침입 깊이를 0.3 ㎛로부터 5 ㎛까지 바꾸어 측정함으로써, 회절 프로파일에 있어서의 (10-13)면의 면간격 및 회절 강도 피크의 반값 폭 및 록킹 커브에 있어서의 회절 강도 피크의 반값 폭을 구하고, 이들 값으로부터 GaN 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및 결정 격자면의 면 방위 어긋남을 평가하였다. X선 회절 측정에는, 평행 광학계, CuKα1의 X선 파장을 이용하였다. 또한, X선 침입 깊이는, 결정 표면에 대한 X선 입사각 ω, 결정 표면의 기울기 각 χ 및 결정 표면 내의 회전각 φ 중 적어도 어느 하나를 바꿈으로써 제어하였다. 또한, 상기 X선 침입 깊이에서의 X선 회절에 의한 평가를 용이하게 하는 관점에서, 예 I-6, I-7, I-13 및 I-14에 있어서는 특정 평행 결정 격자면으로서 (10-11)면을 이용하고, 예 I-15 및 I-16에 있어서는 특정 평행 결정 격자면으로서 (10-1-3)면을 이용하였다.
또한, 본 실시예와 동일한 제조 방법 및 표면 가공 방법에 의해 얻어진 다른 GaN 결정 기판에 대해서, 그 비저항은 4프로브법에 의해 측정한 바, 1×10-2Ω?㎝ 이며, 그 캐리어 농도는 홀 측정법에 의해 측정한 바, 2×1018 ㎝- 3였다.
4. 반도체 디바이스의 제조
도 12를 참조하여, 상기에서 얻어진 반도체 디바이스용 GaN 결정 기판(Ⅲ족 질화물 결정 기판(1))의 한 쪽의 주표면(1s) 상에 MOCVD법에 의해, 적어도 1층의 반도체층(2)으로서, 두께 1000 ㎚의 n형 GaN층(202), 두께 1200 ㎚의 n형 Inx1Aly1Ga1-x1-y1N(x1=0.03, y1=0.14) 클래드층(204), 두께 200 ㎚의 n형 GaN 가이드층(206), 두께 65 ㎚의 언도프의 Inx2Ga1 -x2N(x2=0.03) 가이드층(208), 두께 15 ㎚의 GaN 장벽층 및 두께 3 ㎚의 Inx3Ga1 -x3N(x3=0.2?0.3) 우물층으로 구성되는 3주기의 MQW(다중 양자 우물) 구조를 갖는 발광층(210), 두께 65 ㎚의 언도프의 Inx4Ga1 -x4N(x4=0.03) 가이드층(222), 두께 20 ㎚의 p형 Alx5Ga1 -x5N(x5=0.11) 블록층(224), 두께 200 ㎚의 p형 GaN층(226), 두께 400 ㎚의 p형 Inx6Aly6Ga1 -x6- y6N(x6=0.03, y 6=0.14) 클래드층(228), 및 두께 50 ㎚의 p형 GaN 컨택트층(230)을 순차 성장시켰다.
다음에, p형 GaN 컨택트층(230) 상에, 증착법에 의해, 두께 300 ㎚의 SiO2 절연층(300)을 형성하였다. 계속해서, 포토리소그래피법 및 습식 에칭법에 의해, 폭 10 ㎛의 스트라이프 창을 형성하였다. <0001> 방향축을 반도체층의 주표면에 투영한 방향으로 평행하게 레이저 스트라이프를 마련하였다. 계속해서, 이 스트라이프 창 상 및 SiO2 절연층(300)의 일부 상에, 증착법에 의해, p측 전극(400)으로서 Ni/Au 전극을 형성하였다. 계속해서, GaN 결정 기판(Ⅲ족 질화물 결정 기판(1))의 다른 쪽의 주표면을 랩핑(기계적 연마)에 의해 경면으로 하였다. 이때, 접촉식 막후계(film thickness meter)를 이용하여 또는 광학 현미경 또는 SEM(주사형 전자현미경)을 이용한 기판을 포함하는 웨이퍼 단면의 관찰에 의해, 상기 웨이퍼의 각 층 및 전체의 두께를 측정하였다.
레이저 스트라이프에 대한 공진기 미러의 제작에는, 피크 파장 355 ㎚의 YAG 레이저를 이용하는 레이저 스크라이버를 이용하였다. 레이저 스크라이버를 이용하여 브레이크한 경우에는, 다이아몬드 스크라이브를 이용한 경우와 비교하여, 발진 칩 수율을 향상시키는 것이 가능하다. 스크라이브 홈의 형성 조건은, 레이저 광출력 100 mW, 주사 속도 5 ㎜/s로 하였다. 형성된 스크라이브 홈은, 예를 들면, 길이 30 ㎛, 폭 10 ㎛, 깊이 40 ㎛의 홈이었다. 800 ㎛ 피치로 기판의 절연막 개구 개소를 통해서 반도체층의 주표면에 직접 레이저광을 조사함으로써, 스크라이브 홈을 형성하였다. 공진기 길이는 600 ㎛로 하였다. 블레이드를 이용하여, 공진 미러를 절단에 의해 제작하였다. 기판 이면에 압박에 의해 브레이크함으로써 레이저바를 제작하였다.
다음에, 레이저바의 단부면에 진공 증착법에 의해서 유전체 다층막을 코팅하였다. 유전체 다층막은, SiO2과 TiO2를 교대로 적층하여 구성하였다. 막 두께는 각각, 50 ㎚?100 ㎚의 범위에서 조정하여, 반사율의 피크 파장이 500 ㎚?530 ㎚의 범위가 되도록 설계하였다. 한 쪽의 단부면의 반사면을 10주기로 하고, 반사율의 설계값을 약 95%로 설계하고, 다른 쪽의 단부면의 반사면을 6주기로 하고, 반사율의 설계값을 약 80%로 하였다.
상기한 바와 같이 하여 얻어진 반도체 디바이스의 통전에 의한 평가를, 실온(25℃)에서, 이하와 같이 하여 행하였다. 전원으로서, 펄스폭 500 ns, 듀티비 0.1%의 펄스 전원을 이용하여, 표면 전극에 바늘을 떨어뜨려 통전하였다. 전류 밀도는 100 A/㎠로 하였다. LED 모드광의 관찰은 광 파이버를 레이저바의 주표면측에 배치하고, 주표면으로부터 방출되는 발광 스펙트럼을 측정함으로써 행하였다. LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도를 표 1에 정리하였다. 또한, LED 모드 광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 반값 폭을 표 1에 정리하였다. 레이저광의 관측은, 광 파이버를 레이저바 단부면측에 배치하여, 단부면으로부터 방출되는 발광 스펙트럼을 측정함으로써 행하였다. LED 모드광의 발광 피크 파장은 500 ㎚?550 ㎚였다. 레이저광의 발진 피크 파장은 500 ㎚?530 ㎚였다.
Figure pct00002
표 1로부터 알 수 있듯이, Ⅲ족 질화물 결정 기판에 대해서, 표면층의 균일 왜곡이 1.9×10-3 이하, 표면층의 불균일 왜곡이 130 arcsec 이하, 및/또는 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하로서, 그리고 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 경우에는, 이러한 결정 기판을 이용한 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도가 커졌다. 또한, 주표면의 면 방위가 {10-11}, {20-21}, {10-1-1} 및 {20-2-1} 중 어느 하나인 경우에는, 이러한 결정 기판을 이용한 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 반값 폭이 저감하였다.
예 I-2 및 I-10에 대해서, 각각 전류 밀도 1 A/㎠ 및 100 A/㎠에 있어서의 LED 모드광의 발광 파장의 측정으로부터 블루 시프트를 평가하였다. 예 I-2에 있어서의 블루 시프트는 40 ㎚이며, 예 I-10에 있어서의 블루 시프트는 10 ㎚였다. Ⅲ족 질화물 결정 기판에 대해서, 표면층의 균일 왜곡이 1.9×10-3 이하, 표면층의 불균일 왜곡이 130 arcsec 이하, 및/또는 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하로서, 그리고 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 경우에는, 이러한 결정 기판을 이용한 반도체 디바이스의 블루 시프트는 매우 작았다.
(실시예 II)
CMP를, 지립으로서 1차 입자가 화학적으로 결합하여 2차 입자가 된 콜로이달 실리카(1차 입자 직경이 15 ㎚, 2차 입자 직경이 40 ㎚)를 포함하고, pH 조절제로서 시트르산, 산화제로서 트리클로로이소시아눌산을 포함하며, pH 및 산화 환원 전위(ORP)를 표 2에 나타내는 값으로 조제한 슬러리를 이용하여, 접촉 계수 C를 표 2에 나타내는 값이 되도록 조정하여 행한 것 이외에는, 실시예 I와 동일하게 하여, GaN 결정 기판(Ⅲ족 질화물 결정 기판) 및 반도체 디바이스를 제조하여, 표면 가공된 GaN 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및 결정 격자면의 면 방위 어긋남을 평가하고, 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도 및 반값 폭을 측정하였다. 결과를 표 2에 정리하였다.
Figure pct00003
표 2로부터 알 수 있듯이, Ⅲ족 질화물 결정 기판에 대해서, 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 경우에 있어서, 표면층의 균일 왜곡, 불균일 왜곡 및 특정 평행 결정 격자면의 면 방위 어긋남이 작아질수록, 이러한 결정 기판을 이용한 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도가 커졌다.
(실시예 Ⅲ)
GaN 결정 기판(Ⅲ족 질화물 결정 기판)의 주표면의 면 방위를 (20-21)( (0001)면부터의 경사각 α는 75°)로 하고, CMP를, 지립으로서 구형의 콜로이달 실리카(표 3에 나타내는 지립 직경)를 포함하고, pH 조절제로서 탄산나트륨, 산화제로서 디클로로이소시아눌산나트륨을 포함하며, pH 및 산화 환원 전위(ORP)를 표 3에 나타내는 값으로 조제한 슬러리를 이용하여, 접촉 계수 C를 표 3에 나타내는 값이 되도록 조정하여 행한 것 이외에는, 실시예 I와 동일하게 하여, GaN 결정 기판(Ⅲ족 질화물 결정 기판) 및 반도체 디바이스를 제조하여, 표면 가공된 GaN 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및 결정 격자면의 면 방위 어긋남을 평가하고, 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도 및 반값 폭을 측정하였다. 결과를 표 3에 정리하였다.
Figure pct00004
표 3으로부터 알 수 있듯이, Ⅲ족 질화물 결정 기판에 대해서, 표면층의 균일 왜곡이 1.9×10-3 이하, 표면층의 불균일 왜곡이 130 arcsec 이하, 및/또는 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하이고, 그리고, 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 경우에 있어서, 주표면의 면거칠기 Ra, Ry가 작아질수록, 이러한 결정 기판을 이용한 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도가 커졌다.
(실시예 IV)
GaN 결정 기판(Ⅲ족 질화물 결정 기판)의 주표면의 면 방위를 (10-11)( (0001)면부터의 경사각 α는 62°)로 하고, CMP를, 지립으로서 구형의 콜로이달 실리카(지립 직경이 40 ㎚)를 포함하고, pH 조절제로서 황산, 산화제로서 과산화수소수 및 트리클로로이소시아눌산을 포함하며, pH 및 산화 환원 전위(ORP)를 표 4에 나타내는 값으로 조제한 슬러리를 이용하여, 접촉 계수 C를 표 4에 나타내는 값이 되도록 조정하여 행한 것 이외에는, 실시예 I와 동일하게 하고, GaN 결정 기판(Ⅲ족 질화물 결정 기판) 및 반도체 디바이스를 제조하여, 표면 가공된 GaN 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및 결정 격자면의 면 방위 어긋남을 평가하고, 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에서의 발광 피크의 적분 강도 및 반값 폭을 측정하였다. 결과를 표 4에 정리하였다.
Figure pct00005
표 4로부터 알 수 있듯이, Ⅲ족 질화물 결정 기판에 대해서, 표면층의 균일 왜곡이 1.9×10-3 이하, 표면층의 불균일 왜곡이 130 arcsec 이하, 및/또는 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하이고, 그리고, 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 경우에 있어서, 주표면에 존재하는 산소의 농도에 대해서, AES(오제 원자 분광법)에 의해 측정한 바, 2원자% 이상 16원자% 이하일 때, 이러한 결정 기판을 이용한 반도체 디바이스의 LED 모드광의 발광 피크의 적분 강도가 커졌다.
(실시예 V)
1. Ⅲ족 질화물 결정체 및 Ⅲ족 질화물 결정 기판의 제조
예 V-1 및 V-2에 대해서는, 하지 기판으로서 실시예 I의 예 I-10에서 제조한 주표면의 면 방위가 (20-21)인 GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 이용하여, 플럭스법에 의해 GaN 결정체를 성장시켰다. 즉, GaN 결정 기판(하지 기판)과, Ga 원료로서의 금속 Ga와, 플럭스로서의 금속 Na를, 몰비로 Ga:Na가 1:1이 되도록 도가니에 수용하였다. 이어서, 도가니를 가열함으로써, GaN 결정 기판의 (20-21) 주표면에 접촉하는 800℃의 Ga-Na 융액을 얻었다. 이 Ga-Na 융액에 N 원료로서 5 MPa의 N2 가스를 용해시켜, GaN 결정 기판의 (20-21) 주표면 상에 두께 2 ㎜의 GaN 결정을 성장시켰다. 결정 성장이 진행함에 따라서 전위 밀도가 감소하였다. GaN 결정으로부터의 GaN 결정 기판을 취하는 위치의 차이에 의해, GaN 결정 기판의 주표면의 전위 밀도를 조정하였다(표 5를 참조).
예 V-3?V-6에 대해서는, HVPE 법에서의 성장은, 하지 기판으로서 실시예 I의 예 I-10에서 제조한 주표면의 면 방위가 (20-21)인 GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 이용하여, HVPE법에 의해 두께 5 ㎜의 GaN 결정체를 성장시켰다. HVPE법에 의한 GaN 결정의 성장 조건은, 실시예 I과 동일하게 하였다. 결정 성장이 진행함에 따라서, 전위 밀도가 감소하였다. GaN 결정으로부터의 GaN 결정 기판을 취하는 위치의 차이에 의해, GaN 결정 기판의 주표면의 전위 밀도를 조정하였다(표 5 참조).
2. Ⅲ족 질화물 결정 기판의 표면 가공
CMP를, 지립으로서 1차 입자가 사슬형으로 화학 결합하여 2차 입자가 된 흄드 실리카(1차 입자 직경이 20 ㎚, 2차 입자 직경이 200 ㎚)를 포함하고, pH 조절제로서 말산, 산화제로서 과망간산갈륨을 포함하며, pH 및 산화 환원 전위(ORP)를 표에 나타내는 값으로 조제한 슬러리를 이용하여, 접촉 계수 C를 표 2에 나타내는 값이 되도록 조정하여 행한 것 이외에는, 실시예 I와 동일하게 하여, GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 표면 가공하여, 반도체 디바이스용 GaN 결정 기판을 얻었다. 이렇게 해서 얻어진 반도체 디바이스용 GaN 결정 기판(표면 가공된 GaN 결정 기판)의 표면층의 균일 왜곡, 불균일 왜곡 및 결정 격자면의 면 방위 어긋남을, 실시예 I와 동일하게 하여 평가하였다.
3. 반도체 디바이스의 제조
상기에서 얻어진 반도체 디바이스용의 GaN 결정 기판을 이용하여, 실시예 I와 동일하게 하여 반도체 디바이스를 제조하여, 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에 있어서의 발광 피크의 적분 강도 및 반값 폭을 측정하였다. 결과를 표 5에 정리하였다.
Figure pct00006
표 5로부터 알 수 있듯이, Ⅲ족 질화물 결정 기판에 대해서, 표면층의 균일 왜곡이 1.9×10-3 이하, 표면층의 불균일 왜곡이 130 arcsec 이하, 및/또는 표면층의 특정 평행 결정 격자면의 면 방위 어긋남이 350 arcsec 이하이고, 그리고, 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 경우에 있어서, Ⅲ족 질화물 결정 기판의 주표면의 전위 밀도가 작아질수록, 예를 들면, 전위 밀도가 1×107 ㎝-2 이하, 1×106 ㎝-2 이하, 또한 1×105 ㎝-2 이하로 작아짐에 따라서, 이러한 결정 기판을 이용한 반도체 디바이스의 LED 모드광의 발광 스펙트럼의 파장 500 ㎚?550 ㎚의 범위에 있어서의 발광 피크의 적분 강도가 커졌다. 또한, 하지 기판에 복수의 GaN 결정 기판을 이용하여, 플럭스법, HVPE법에서의 성장으로 하지 기판으로부터 접합한 단일의 GaN 결정체를 성장시킨 경우에 있어서도, 상기와 동등한 결과가 얻어졌다.
(실시예 VI)
CMP를, 지립으로서 입자가 집합하고 있지 않은 구형의 콜로이달 실리카(지립 직경이 20 ㎚)를 포함하고, pH 조절제로서 염산, 산화제로서 과산화수소수 및 트리클로로이소시아눌산을 포함하며, pH, 산화 환원 전위(ORP) 및 점도를 표 6에 나타내는 값으로 조제한 슬러리를 이용하여, CMP 주속도, CMP 압력 및 접촉 계수 C를 표 6에 나타내는 값이 되도록 조정하여 행한 것 이외에는, 실시예 I와 동일하게 하여, GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 표면 가공하였다. 이렇게 해서 표면 가공된 GaN 결정 기판의 표면층의 균일 왜곡, 불균일 왜곡 및 결정 격자면의 면 방위 어긋남을, 실시예 I와 동일하게 하여 평가하였다. 결과를 표 6에 정리하였다.
Figure pct00007
표 6으로부터 알 수 있듯이, pH의 값 X와 산화 환원 전위의 값 Y(mV)가
-50X+1300≤Y≤-50X+1900
의 관계를 갖는 슬러리를 이용하여, 접촉 계수 C가 1.0×10-6 m 이상 2.0×10-6 m 이하가 되도록 CMP를 행함으로써, 주표면의 면 방위가 (0001)면 또는 (000-1)면으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 Ⅲ족 질화물 결정 기판에 있어서도, 그 표면층의 균일 왜곡을 1.9×10-3 이하, 그 표면층의 불균일 왜곡을 130 arcsec 이하, 및/또는 그 표면층의 특정 평행 결정 격자면 ((10-13)면)의 면 방위 어긋남을 350 arcsec 이하로 할 수 있었다.
(실시예 VII)
예 II-3에서 제작한 주표면의 면 방위가 (20-21)인 GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 절단하여, 5 ㎜×20 ㎜?5 ㎜×45 ㎜의 사이즈의 복수의 소편 기판을 얻었다. 이러한 복수의 소편 기판을, 이들의 주표면(이러한 주표면은, 모두 면 방위가 (20-21)이며, (0001)면에 대하여 75°의 경사각을 가짐)이 상호 평행하게 되도록, 그리고, 이들의 [0001] 방향이 동일하게 되도록, 또한, 이들의 측면이 상호 인접하도록 나열하여 원하는 사이즈의 하지 기판으로 하고, 이들 소편 기판의 주표면의 각각에 HVPE법으로 GaN 결정(Ⅲ족 질화물 결정)을 성장시켜, 이들의 Ⅲ족 질화물 결정을 상호 접합하고, 외주부를 가공함으로써 원하는 사이즈의 GaN 결정(Ⅲ족 질화물 결정)을 얻었다.
얻어진 GaN 결정을 하지 기판의 주표면에 평행하게 잘라내고, 예 II-3와 동일하게 하여, 주표면의 크기가 각각 20 ㎜×20 ㎜, 30 ㎜×50 ㎜, 직경 40 ㎜, 직경 100 ㎜ 및 직경 150 ㎜인 GaN 결정 기판 및 반도체 디바이스를 제조하였다. 이러한 GaN 결정 기판 및 반도체 디바이스는, 모두 예 II-3의 경우와 동등한 기판특성 및 디바이스 특성이 얻어졌다.
또한, 이들 GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 하지 기판으로 하고, HVPE법에 의해 반복 결정 성장하여, 주표면이 각각 20 ㎜×20 ㎜, 30 ㎜×50 ㎜, 직경 40 ㎜, 직경 100 ㎜ 및 직경 150 ㎜인 GaN 결정(Ⅲ족 질화물 결정)을 얻었다. 이러한 GaN 결정을 상기와 같이 가공함으로써, 예 II-3와 동등한 특성을 갖는 GaN 결정 기판 및 반도체 디바이스가 얻어졌다.
(실시예 VⅢ)
하지 기판으로서 직경 150 ㎜의 GaAs 결정 기판을 이용하여, HVPE법에 의해, 두께 120 ㎜의 GaN 결정체(Ⅲ족 질화물 결정체)를 성장시켰다. 여기서, HVPE 법에 의한 GaN 결정체의 성장은 실시예 1과 동일하게 하여 행하고, 이러한 결정 성장을 반복함으로써, 두께 120 ㎜의 GaN 결정체를 얻었다. 이렇게 해서 얻어진 GaN 결정체를, (0001)면에 대하여 [10-10] 방향으로 75°의 경사각을 갖는 면에서 슬라이스하고, 외주부를 가공함으로써, 주표면의 면 방위가 (20-21)이며 직경이 100 ㎜인 GaN 결정을 얻었다. 이러한 GaN 결정에 예 II-3과 동일한 가공을 실시함으로써, GaN 결정 기판(Ⅲ족 질화물 결정 기판)을 얻었다. 이러한 GaN 결정 기판을 이용하여 예 II-3과 동일하게 하여 반도체 디바이스를 제조하였다. 이러한 GaN 결정 기판 및 반도체 디바이스는, 모두 예 II-3의 경우와 동등한 기판 특성 및 디바이스 특성이 얻어졌다.
이번 개시된 실시의 형태 및 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각해야 한다. 본 발명의 범위는, 상기한 설명이 아니라 청구의 범위에 의해서 표시되고, 청구의 범위와 균등한 의미 및 범위 내의 모든 변경이 포함될 것이 의도된다.
1 : Ⅲ족 질화물 결정 기판 1c : (0001)면 또는 (000-1)면
1d, 31d, 32d, 33d, 41d, 42d, 43d, 51d, 52d, 53d : 특정 평행 결정 격자면
1p : 표면층 1q : 표면 인접층
1r : 내층 1s, 2s : 주표면
2 : 반도체층
3 : 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판
4 : 반도체 디바이스 11 : 입사 X선
12 : 출사 X선 21 : χ축
22 : ω축(2θ 축) 23 : φ축
30 : 인장 응력 202 : n형 GaN층
204 : n형 Inx1Aly1Ga1 -x1- y1N 클래드층 206 : n형 GaN 가이드층
208 : Inx2Ga1 -x2N 가이드층 210 : 발광층
222 : Inx4Ga1 -x4N 가이드층 224 : p형 Alx5Ga1 -x5N 블록층
226 : p형 GaN층 228 : p형 Inx6Aly6Ga1 -x6- y6N 클래드층
230 : p형 GaN 컨택트층 300 : SiO2 절연층
400 : p측 전극 500 : n측 전극

Claims (19)

  1. Ⅲ족 질화물 결정 기판으로서,
    상기 결정 기판의 임의의 특정 평행 결정 격자면(1d)의 X선 회절 조건을 만족하면서, 상기 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 상기 특정 평행 결정 격자면(1d)의 면간격이 획득되고,
    0.3 ㎛의 상기 X선 침입 깊이에서의 면간격 d1과, 5 ㎛의 상기 X선 침입 깊이에서의 면간격 d2로부터 얻어지는 |d1-d2|/d2의 값으로 표시되는 상기 결정 기판의 표면층(1p)의 균일 왜곡이 1.9×10-3 이하이고,
    상기 주표면(1s)의 면 방위는, 상기 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 것인 Ⅲ족 질화물 결정 기판.
  2. Ⅲ족 질화물 결정 기판으로서,
    상기 결정 기판의 임의의 특정 평행 결정 격자면(1d)의 X선 회절 조건을 만족하면서, 상기 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 얻어지는 상기 특정 평행 결정 격자면(1d)의 회절 강도 프로파일에 있어서,
    0.3 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 v1과, 5 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 v2으로부터 얻어지는 |v1-v2|의 값으로 표시되는 상기 결정 기판의 표면층(1p)의 불균일 왜곡은 130 arcsec 이하이고,
    상기 주표면(1s)의 면 방위는, 상기 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 것인 Ⅲ족 질화물 결정 기판.
  3. Ⅲ족 질화물 결정 기판으로서,
    상기 결정 기판의 임의의 특정 평행 결정 격자면(1d)의 X선 회절에 관해서 상기 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시켜 측정된 록킹 커브(rocking curve)에 있어서,
    0.3 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 w1와, 5 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 w2으로부터 얻어지는 |w1-w2|의 값으로 표시되는 상기 결정 기판의 표면층(1p)의 상기 특정 평행 결정 격자면(1d)의 면 방위 어긋남은 350 arcsec 이하이고,
    상기 주표면(1s)의 면 방위는, 상기 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는 것인 Ⅲ족 질화물 결정 기판.
  4. 제1항에 있어서, 상기 주표면(1s)은 3 ㎚ 이하의 표면 거칠기 Ra를 갖는 것인 Ⅲ족 질화물 결정 기판.
  5. 제1항에 있어서, 상기 주표면(1s)의 면 방위는, 상기 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터 ±4°이내로 경사져 있는 것인 Ⅲ족 질화물 결정 기판.
  6. 제5항에 있어서, 상기 주표면(1s)의 면 방위는, 상기 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면에 대하여 경사각의 절대치가 0.1°미만으로 실질적으로 평행인 것인 Ⅲ족 질화물 결정 기판.
  7. 제5항에 있어서, 상기 주표면(1s)의 면 방위는, 상기 결정 기판의 {20-21}면, {10-11}면, {20-2-1}면 및 {10-1-1}면 중 어느 하나의 면으로부터의 경사각의 절대치가 0.1°이상 4°이하인 것인 Ⅲ족 질화물 결정 기판.
  8. 제1항에 있어서, 상기 주표면(1s)에 존재하는 산소의 농도는 2원자% 이상 16원자% 이하인 것인 Ⅲ족 질화물 결정 기판.
  9. 제1항에 있어서, 상기 주표면(1s)에서의 전위 밀도는 1×107 ㎝-2 이하인 것인 것인 Ⅲ족 질화물 결정 기판.
  10. 제1항에 있어서, 직경이 40 ㎜ 이상 150 ㎜ 이하인 것인 Ⅲ족 질화물 결정 기판.
  11. 제1항에 있어서, 상기 특정 평행 결정 격자면(1d)은, 상기 주표면(1s)과 평행하지 않고, (10-10)면, (10-11)면, (10-13)면, (11-20)면, (11-22)면, (11-24)면, (10-1-1)면, (10-1-3)면, (11-2-2)면 및 (11-2-4)면 중 어느 하나의 면과 평행인 것인 Ⅲ족 질화물 결정 기판.
  12. 제1항에 기재된 Ⅲ족 질화물 결정 기판(1)의 상기 주표면(1s) 상에 에피택셜 성장에 의해 형성되어 있는 1층 이상의 반도체층(2)을 포함하는 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판.
  13. 제12항에 기재된 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 포함하는 반도체 디바이스.
  14. 제13항에 있어서, 상기 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)에 포함되는 상기 반도체층(2)은, 피크 파장이 430 ㎚ 이상 550 ㎚ 이하의 광을 발하는 발광층(210)을 포함하는 것인 반도체 디바이스.
  15. 반도체 디바이스의 제조 방법으로서,
    Ⅲ족 질화물 결정 기판(1)의 임의의 특정 평행 결정 격자면(1d)의 X선 회절 조건을 만족하면서, 상기 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 상기 특정 평행 결정 격자면(1d)의 면간격이 획득되고,
    0.3 ㎛의 상기 X선 침입 깊이에서의 면간격 d1과, 5 ㎛의 상기 X선 침입 깊이에서의 면간격 d2로부터 얻어지는 |d1-d2|/d2의 값으로 표시되는 상기 결정 기판의 표면층(1p)의 균일 왜곡은 1.9×10-3 이하이고,
    상기 주표면(1s)의 면 방위가 상기 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는, 상기 결정 기판을 준비하는 공정과,
    상기 결정 기판의 상기 주표면(1s) 상에 1층 이상의 반도체층(2)을 에피택셜 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 형성하는 공정
    을 포함하는 반도체 디바이스의 제조 방법.
  16. 반도체 디바이스의 제조 방법으로서,
    Ⅲ족 질화물 결정 기판(1)의 임의의 특정 평행 결정 격자면(1d)의 X선 회절 조건을 만족하면서, 상기 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시키는 X선 회절 측정으로부터 얻어지는 상기 특정 평행 결정 격자면(1d)의 회절 강도 프로파일에 있어서,
    0.3 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 v1과, 5 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 v2으로부터 얻어지는 |v1-v2|의 값으로 표시되는 상기 결정 기판의 표면층(1p)의 불균일 왜곡은 130 arcsec 이하이고,
    상기 주표면(1s)의 면 방위는 상기 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는, 상기 결정 기판을 준비하는 공정과,
    상기 결정 기판의 상기 주표면(1s) 상에 1층 이상의 반도체층(2)을 에피택셜 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 형성하는 공정
    을 포함하는 반도체 디바이스의 제조 방법.
  17. 반도체 디바이스의 제조 방법으로서,
    Ⅲ족 질화물 결정 기판(1)의 임의의 특정 평행 결정 격자면(1d)의 X선 회절에 관해서 상기 결정 기판의 주표면(1s)으로부터의 X선 침입 깊이를 변화시켜 측정된 록킹 커브에 있어서,
    0.3 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 w1과, 5 ㎛의 상기 X선 침입 깊이에서의 회절 강도 피크의 반값 폭 w2으로부터 얻어지는 |w1-w2|의 값으로 표시되는 상기 결정 기판의 표면층(1p)의 상기 특정 평행 결정 격자면(1d)의 면 방위 어긋남은 350 arcsec 이하이고,
    상기 주표면(1s)의 면 방위는 상기 결정 기판의 (0001)면 또는 (000-1)면(1c)으로부터 <10-10> 방향으로 10°이상 80°이하로 경사져 있는, 상기 결정 기판을 준비하는 공정과,
    상기 결정 기판의 상기 주표면(1s) 상에 1층 이상의 반도체층(2)을 에피택셜 성장시킴으로써 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 형성하는 공정
    을 포함하는 반도체 디바이스의 제조 방법.
  18. 제15항에 있어서, 상기 에피택셜층이 부착된 Ⅲ족 질화물 결정 기판(3)을 형성하는 공정에 있어서, 상기 반도체층(2)은 발광층(210)을 포함하고, 상기 발광층(210)은 피크 파장 430 ㎚ 이상 550 ㎚ 이하의 광을 발하도록 형성되는 것인 반도체 디바이스의 제조 방법.
  19. 제15항에 있어서, 상기 결정 기판은, 상기 특정 평행 결정 격자면(1d)이, 상기 주표면(1s)과 평행하지 않고, (10-10)면, (10-11)면, (10-13)면, (11-20)면, (11-22)면, (11-24)면, (10-1-1)면, (10-1-3)면, (11-2-2)면 및 (11-2-4)면 중 어느 하나의 면에 평행인 것인 반도체 디바이스의 제조 방법.
KR1020127007437A 2009-09-07 2010-01-28 Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법 KR101614576B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009206109 2009-09-07
JPJP-P-2009-206109 2009-09-07
JPJP-P-2009-287970 2009-12-18
JP2009287970A JP4518209B1 (ja) 2009-09-07 2009-12-18 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20120049367A true KR20120049367A (ko) 2012-05-16
KR101614576B1 KR101614576B1 (ko) 2016-04-21

Family

ID=42709015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007437A KR101614576B1 (ko) 2009-09-07 2010-01-28 Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법

Country Status (6)

Country Link
EP (1) EP2477237B1 (ko)
JP (3) JP4518209B1 (ko)
KR (1) KR101614576B1 (ko)
CN (1) CN102484181A (ko)
TW (1) TW201109488A (ko)
WO (1) WO2011027580A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148304A (ko) * 2015-06-16 2016-12-26 삼성전자주식회사 발광 소자 패키지

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9064706B2 (en) * 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
JP5679869B2 (ja) * 2011-03-07 2015-03-04 スタンレー電気株式会社 光半導体素子の製造方法
JP2012209766A (ja) 2011-03-30 2012-10-25 Yamaha Corp コントローラー
JP2013177256A (ja) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物基板
JP6656829B2 (ja) 2014-11-07 2020-03-04 株式会社フジミインコーポレーテッド 研磨用組成物
EP3247824A1 (en) * 2015-01-22 2017-11-29 SixPoint Materials, Inc. Seed selection and growth methods for reduced-crack group iii nitride bulk crystals
JP6872074B2 (ja) * 2018-03-27 2021-05-19 日本碍子株式会社 窒化アルミニウム板
CN111693850B (zh) * 2020-06-17 2023-03-28 西安微电子技术研究所 一种芯片抗辐照性能的监控方法
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用
WO2023171612A1 (ja) * 2022-03-07 2023-09-14 株式会社リガク Ｘ線回折データ処理装置およびｘ線分析装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796212B1 (fr) * 1999-07-07 2001-08-31 Commissariat Energie Atomique Dispositif optique a semiconducteur, a cavite resonante accordable en longueur d'onde, application a la modulation d'une intensite lumineuse
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP4031628B2 (ja) * 2001-10-03 2008-01-09 松下電器産業株式会社 半導体多層膜結晶、およびそれを用いた発光素子、ならびに当該半導体多層膜結晶の成長方法
JP4178936B2 (ja) * 2002-12-11 2008-11-12 日本電気株式会社 Ｉｉｉ族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法
JP4322035B2 (ja) 2003-04-03 2009-08-26 ニッタ・ハース株式会社 半導体基板用研磨組成物及びこれを用いた半導体基板研磨方法
JP2006071354A (ja) * 2004-08-31 2006-03-16 Sumitomo Electric Ind Ltd 結晶表面層の結晶性評価方法
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4277826B2 (ja) * 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP2008235802A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光装置
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
CN101350333A (zh) * 2007-06-14 2009-01-21 住友电气工业株式会社 GaN衬底、带外延层的衬底、半导体器件及GaN衬底制造方法
JP4720834B2 (ja) * 2008-02-25 2011-07-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ
JP4305574B1 (ja) * 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148304A (ko) * 2015-06-16 2016-12-26 삼성전자주식회사 발광 소자 패키지

Also Published As

Publication number Publication date
JP5724954B2 (ja) 2015-05-27
KR101614576B1 (ko) 2016-04-21
EP2477237A1 (en) 2012-07-18
JP2011073957A (ja) 2011-04-14
EP2477237B1 (en) 2020-09-09
WO2011027580A1 (ja) 2011-03-10
CN102484181A (zh) 2012-05-30
JP2011073958A (ja) 2011-04-14
JP2012248850A (ja) 2012-12-13
JP5024426B2 (ja) 2012-09-12
EP2477237A4 (en) 2015-11-11
JP4518209B1 (ja) 2010-08-04
TW201109488A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101614576B1 (ko) Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법
JP4835749B2 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9499925B2 (en) Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US8242498B2 (en) Compound semiconductor substrate, semiconductor device, and processes for producing them
JP4277826B2 (ja) 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US9070828B2 (en) III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
KR20080110499A (ko) ＧａＮ 기판, 에피택셜층을 가지는 기판, 반도체 장치 및ＧａＮ 기판의 제조 방법
US10113248B2 (en) Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US20120223417A1 (en) Group iii nitride crystal substrate, epilayer-containing group iii nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4337953B2 (ja) 窒化物結晶基板、エピ層付窒化物結晶基板および半導体デバイス
WO2011058870A1 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP5565396B2 (ja) Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、および半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 4