KR20120043933A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20120043933A
KR20120043933A KR1020100105240A KR20100105240A KR20120043933A KR 20120043933 A KR20120043933 A KR 20120043933A KR 1020100105240 A KR1020100105240 A KR 1020100105240A KR 20100105240 A KR20100105240 A KR 20100105240A KR 20120043933 A KR20120043933 A KR 20120043933A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wafer
laser
semiconductor
region
Prior art date
Application number
KR1020100105240A
Other languages
English (en)
Inventor
김군우
김희석
이동춘
이정삼
이성수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100105240A priority Critical patent/KR20120043933A/ko
Priority to US13/228,966 priority patent/US20120108035A1/en
Publication of KR20120043933A publication Critical patent/KR20120043933A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)

Abstract

반도체 장치의 제조방법을 제공한다. 이 방법은 상면 및 하면을 갖는 반도체 웨이퍼를 준비하는 것을 포함한다. 웨이퍼 척 상에 상기 반도체 웨이퍼를 로딩하되, 상기 반도체 웨이퍼는 상기 하면이 상기 웨이퍼 척을 향하도록 로딩된다. 상기 로딩된 반도체 웨이퍼의 상기 상면에 그루브를 형성함과 아울러, 상기 로딩된 반도체 웨이퍼의 내부에 개질 영역을 형성한다. 상기 개질 영역은 상기 그루브 하부의 상기 반도체 웨이퍼 내에 형성된다. 상기 그루브 및 상기 개질 영역이 형성된 반도체 웨이퍼를 상기 웨이퍼 척으로부터 언 로딩한다. 상기 언로딩된 상기 반도체 웨이퍼의 상기 하면을 그라인딩하여 상기 반도체 웨이퍼의 두께를 감소시킨다. 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할하여 복수의 단위 칩들을 형성한다.

Description

반도체 장치의 제조방법{Method of fabricating a semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것이다.
반도체 웨이퍼의 두께가 점점 얇아 짐에 따라, 반도체 패키지를 형성하기 위한 생산성을 향상시키는데 어려움이 있다.
본 발명이 해결하고자 하는 기술적 과제는 다이싱 공정을 진행한 후에 그라인딩 공정을 진행하는 것을 포함하는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 반도체 웨이퍼의 상부 및 하부에 각각 서로 다른 레이저를 조사하는 것을 포함하는 반도체 장치의 제조방법을 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 반도체 웨이퍼의 상부 및 하부에 각각 서로 다른 레이저를 조사할 수 있는 반도체 설비를 이용하여 반도체 장치를 제조하는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 양태에 따르면, 반도체 장치의 제조방법을 제공한다. 이 방법은 상면 및 하면을 갖는 반도체 웨이퍼를 준비하는 것을 포함한다. 웨이퍼 척 상에 상기 반도체 웨이퍼를 로딩하되, 상기 반도체 웨이퍼는 상기 하면이 상기 웨이퍼 척을 향하도록 로딩된다. 상기 로딩된 반도체 웨이퍼의 상기 상면에 그루브를 형성함과 아울러, 상기 로딩된 반도체 웨이퍼의 내부에 개질 영역을 형성한다. 상기 개질 영역은 상기 그루브 하부의 상기 반도체 웨이퍼 내에 형성된다. 상기 그루브 및 상기 개질 영역이 형성된 반도체 웨이퍼를 상기 웨이퍼 척으로부터 언 로딩한다. 상기 언로딩된 상기 반도체 웨이퍼의 상기 하면을 그라인딩하여 상기 반도체 웨이퍼의 두께를 감소시킨다. 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할하여 복수의 단위 칩들을 형성한다.
몇몇 실시예들에서, 상기 웨이퍼 척은 투명 재질을 포함할 수 있다.
다른 실시예에서, 상기 그루브의 폭은 상기 개질 영역의 폭 보다 클 수 있다.
또 다른 실시예에서, 상기 두께가 감소된 상기 반도체 웨이퍼 내에 상기 개질 영역이 잔존할 수 있다.
또 다른 실시예에서, 상기 그루브를 형성하는 공정과 상기 개질 영역을 형성하는 공정은 동시에 진행될 수 있다.
또 다른 실시예에서, 상기 개질 영역을 형성하는 것은 상기 반도체 웨이퍼 내부에 제1 레이저를 포커싱하는 것을 포함하되, 상기 제1 레이저는 상기 웨이퍼 척 및 상기 반도체 웨이퍼의 상기 하면을 투과하면서 상기 반도체 웨이퍼 내부에 포커싱되어, 상기 제1 레이저가 포커싱된 상기 반도체 웨이퍼 내부를 개질(reforming)시키고, 상기 그루브를 형성하는 것은 제2 레이저를 상기 반도체 웨이퍼의 상기 상면에 조사하는 것을 포함할 수 있다.
또한, 상기 제2 레이저는 상기 제1 레이저와 다른 레이저일 수 있다.
또한, 상기 제1 레이저는 적외선 레이저이고, 상기 제2 레이저는 자외선(UV) 레이저일 수 있다.
또 다른 실시예에서, 상기 반도체 웨이퍼를 분할하는 것은 상기 두께가 감소된 상기 반도체 웨이퍼를 확장 테이프에 접착시키고, 상기 확장 테이프를 확장시키면서 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할시키는 것을 포함할 수 있다.
본 발명의 다른 양태에 따르면, 서로 다른 레이저를 조사하여 다이싱하는 것을 포함하는 반도체 장치의 제조방법을 제공한다. 이 방법은 웨이퍼 척의 상면에 상및 하면을 갖는 반도체 웨이퍼를 로딩하는 것을 포함한다. 상기 웨이퍼 척의 상기 반도체 웨이퍼가 위치하는 부분은 투명 재질을 포함한다. 상기 반도체 웨이퍼는 칩 영역들 및 상기 칩 영역들의 사이의 절단 영역을 포함한다.
상기 웨이퍼 척 및 상기 반도체 웨이퍼의 상기 하면을 투과하는 제1 레이저를 이용하여 상기 반도체 웨이퍼 내부에 개질 영역을 형성함과 아울러, 상기 로딩된 상기 반도체 웨이퍼의 상면에 상기 제1 레이저와 다른 제2 레이저를 조사하여 그루브를 형성하되, 상기 그루브는 상기 개질 영역의 상부에 형성된다. 또한, 상기 개질 영역 및 상기 그루브는 상기 절단 영역 내에 형성된다. 상기 그루브 및 상기 개질 영역이 형성된 상기 반도체 웨이퍼를 상기 웨이퍼 척으로부터 언로딩한다. 상기 언로딩된 상기 반도체 웨이퍼의 상기 하면을 그라인딩(grinding)하여 상기 반도체 웨이퍼의 두께를 감소시킨다. 상기 반도체 웨이퍼의 그라인딩된 하면에 확장 테이프를 부착시킨다. 상기 확장 테이프를 확장시키어 상기 그루브 및 상기 개질 영역이 형성된 상기 절단 영역을 따라 상기 반도체 웨이퍼를 분할하여 복수의 단위 칩들을 형성한다. 상기 복수의 단위 칩들을 각각 패키징한다.
몇몇 실시예들에서, 상기 반도체 웨이퍼는 반도체 기판 영역, 상기 반도체 기판 영역 상의 집적 회로 형성 영역 및 상기 집적 회로 형성 영역 상의 배선 및 패드 형성 영역을 포함하되, 상기 배선 및 패드 형성 영역은 상기 반도체 웨이퍼의 상기 상면에 제공되고, 상기 그루브는 상기 배선 및 패드 형성 영역, 및 상기 집적 회로 형성 영역을 관통하며 상기 반도체 기판 영역 까지 연장되고, 상기 개질 영역은 상기 그루브 하부의 상기 반도체 기판 영역 내부에 형성될 수 있다.
다른 실시예에서, 상기 개질 영역은 상기 그루브 하부의 상기 반도체 웨이퍼 내부에 형성되며 상기 그루브와 이격될 수 있다.
또 다른 실시예에서, 상기 개질 영역은 상기 두께가 감소된 상기 반도체 웨이퍼의 하면과 이격될 수 있다.
또 다른 실시예에서, 상기 개질 영역은 제1 개질 영역 및 상기 제1 개질 영역과 이격된 제2 개질 영역을 포함할 수 있다.
또 다른 실시예에서, 상기 개질 영역은 제1 개질 영역 및 상기 제1 개질 영역과 일부분이 중첩되는 제2 개질 영역을 포함할 수 있다.
본 발명의 또 다른 양태에 따르면, 반도체 웨이퍼의 상부 및 하부에 각각 서로 다른 레이저를 조사할 수 있는 반도체 설비를 이용하여 반도체 장치를 제조하는 방법을 제공한다. 이 방법은 투명 재질을 포함하는 웨이퍼 척, 상기 웨이퍼 척을 고정 또는 지지하는 척 가드 링 유닛, 및 상기 척 가드링 유닛을 포함하는 웨이퍼 척 유닛의 상기 웨이퍼 척 상에 상면 및 하면을 갖는 반도체 웨이퍼를 로딩하되, 상기 반도체 웨이퍼는 상기 하면이 상기 웨이퍼 척을 향하도록 로딩된다. 상기 웨이퍼 척을 사이에 두고 상기 로딩된 상기 반도체 웨이퍼의 반대 방향에 제공된 제1 다이싱 유닛에서 조사되는 레이저를 이용하여, 상기 반도체 웨이퍼 내부에 개질 영역을 형성하되, 상기 레이저는 상기 웨이퍼 척 및 상기 반도체 웨이퍼의 상기 하면을 차례로 투과하면서 상기 반도체 웨이퍼 내부에서 포커싱되고, 상기 레이저가 포커싱된 상기 반도체 웨이퍼의 부분은 상기 레이저가 포커싱되지 않은 상기 반도체 웨이퍼의 다른 부분보다 기계적 강도가 취약한 개질 영역으로 변형된다. 상기 로딩된 반도체 웨이퍼를 사이에 두고 상기 웨이퍼 척의 반대 방향에 제공된 제2 다이싱 유닛을 이용하여, 상기 반도체 웨이퍼의 상면에 그루브를 형성한다. 상기 개질 영역 및 상기 그루브를 갖는 상기 반도체 웨이퍼를 상기 반도체 척으로부터 언로딩한다.
몇몇 실시예들에서, 상기 웨이퍼 척 유닛은 상기 척 가드링을 이동시키는 척 이동 유닛을 더 포함하고, 상기 제1 다이싱 유닛은 제1 레이저 헤드 및 상기 제1 레이저 헤드를 이동시키는 제1 레이저 헤드 이동 유닛을 포함할 수 있다.
또한, 상기 제2 다이싱 유닛은 제2 레이저 헤드 및 상기 제2 레이저 헤드를 이동시키는 제2 레이저 헤드 이동 유닛을 포함하고, 상기 그루브는 상기 제2 다이싱 유닛으로부터 상기 반도체 웨이퍼의 상기 상면에 조사되는 제2 레이저에 의해 형성될 수 있다.
다른 실시예에서, 상기 언로딩된 반도체 웨이퍼의 상기 하면을 그라인딩하여 상기 반도체 웨이퍼의 두께를 감소시키고, 두께가 감소된 상기 반도체 웨이퍼를 상기 그루브 및 상기 개질 영역을 따라 절단하여 복수의 단위 칩들을 형성하고, 상기 복수의 단위 칩들을 패키징하는 것을 포함할 수 있다.
또 다른 실시예에서, 상기 제2 다이싱 유닛은 블레이드 다이싱 유닛, 와이어 다이싱 유닛, 플라즈마 다이싱 유닛 및 워터 젯(water jet) 다이싱 유닛 중 어느 하나일 수 있다.
본 발명의 실시예들에 따르면, 반도체 웨이퍼의 상면에 그루브를 형성함과 동시에, 반도체 웨이퍼 내부에 개질 영역을 형성하는 다이싱 공정을 진행할 수 있다. 상기 개질 영역은 상기 반도체 웨이퍼의 하면을 투과하면서 상기 반도체 웨이퍼 내부에 포커싱되는 레이저를 이용하여 형성할 수 있다.
상기 다이싱 공정을 진행한 후에, 그라인딩 공정을 진행하고, 이어서 칩 분할 공정을 진행할 수 있다. 그라인딩 공정을 진행하기 전에, 다이싱 공정을 먼저 수행함으로 인하여, 다이싱 공정을 진행하는 동안에 반도체 웨이퍼를 취급하는데 용이할 수 있다. 더 나아가, 생산성을 더욱 향상시킬 수 있다.
또한, 상기 칩 분할 공정은 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할하는 것을 포함할 수 있다. 따라서, 상기 개질 영역을 형성함으로 인하여, 상기 그루브를 얕게 형성하더라도 반도체 웨이퍼를 분할할 수 있다. 따라서, 상기 그루브를 형성하는 동안에 발생하는 오염 물질 및 불량을 최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 장치의 제조방법을 나타낸 개략적인 공정 흐름도이다.
도 2a는 본 발명의 실시예들에 따른 다이싱 공정을 위한 유닛을 개략적으로 나타낸 도면이다.
도 2b는 본 발명의 실시예들에 따른 반도체 후 공정을 나타낸 공정 흐름도이다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 반도체 웨이퍼의 일부를 나타낸 평면도이다.
도 4a 내지 도 4h는 본 발명의 실시예들에 따른 반도체 장치의 제조방법을 나타낸 단면도들이다.
도 5a는 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법을 나타낸 단면도이다.
도 5b는 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조방법을 나타낸 단면도이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따라 제조된 반도체 장치를 나타낸 단면도들이다.
도 7은 본 발명의 실시예들에 따른 다이싱 공정을 위한 장치를 나타낸 개략적인 도면이다.
도 8은 본 발명의 다른 실시예에 따른 다이싱 공정을 위한 장치를 나타낸 개략적인 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 다이싱 공정을 위한 장치를 나타낸 개략적인 도면이다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 웨이퍼 척 유닛을 개략적으로 나타낸 도면이다.
도 11a 및 도 11b는 본 발명의 다른 실시예에 따른 웨이퍼 척 유닛을 개략적으로 나타낸 도면이다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 따른 웨이퍼 척 유닛을 개략적으로 나타낸 도면이다.
도 13 내지 도 16은 본 발명의 기술적 사상에 의한 반도체 소자를 포함하는 반도체 모듈, 전자 회로 기판, 데이터 저장 장치, 및 전자 시스템을 개략적으로 도시한 블록 다이어그램이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
도 1은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타낸 공정 흐름도이다.
도 1을 참조하면, 반도체 웨이퍼에 모스 트랜지스터, 저항, 커패시터 등과 같은 요소들을 이용하여 집적 회로를 형성하는 반도체 전 공정을 진행할 수 있다.(S1) 상기 반도체 웨이퍼는 실리콘 웨이퍼일 수 있다. 상기 반도체 웨이퍼는 두께 방향을 따라 서로 대향하는 상면 및 하면을 가질 수 있다. 그리고, 상기 반도체 웨이퍼의 상면에 집적 회로를 형성할 수 있다. 상기 반도체 웨이퍼는 칩 영역들 및 칩 영역들 사이의 스크라이브 레인 영역을 포함할 수 있다.
이어서, 집적회로 또는 집적회로를 구성하는 요소들의 전기적 특성을 측정 하는 테스트 공정을 진행할 수 있다.(S2) 다음으로, 반도체 후 공정을 진행할 수 있다.(S3) 상기 반도체 후 공정은 상기 반도체 웨이퍼의 두께를 감소시키고, 상기 반도체 웨이퍼로부터 칩 영역들을 분리하여 복수의 단위 칩들을 형성하고, 분리된 단위 칩들을 패키징하는 것을 포함할 수 있다.
이하에서, 본 발명의 실시예들에 따른 상기 반도체 후 공정(S3)에 대하여 도 2a 및 도 2b를 참조하여 보다 구체적으로 설명하기로 한다. 여기서, 도 2a는 본 발명의 실시예들에 따른 반도체 장치를 제조하기 위한 반도체 설비의 일부를 개략적으로 나타낸 도면이다. 도 2b는 상기 반도체 후 공정(S3)을 보다 구체적으로 나타낸 공정 흐름도이다.
도 2a 및 도 2b를 참조하면, 웨이퍼 척(WC) 상에 두께 방향으로 서로 대향하는 상면 및 하면을 갖는 반도체 웨이퍼(WF)를 로딩할 수 있다.(S100) 상기 반도체 웨이퍼(WF)의 상면은 집적회로가 형성되는 면일 수 있다. 그리고, 상기 반도체 웨이퍼(WF)는 상기 하면이 상기 웨이퍼 척(WC)을 향하도록 로딩될 수 있다.
상기 웨이퍼 척(WC)을 사이에 두고 상기 로딩된 상기 반도체 웨이퍼(WF)의 반대 방향에 제1 다이싱 유닛(D1)이 제공될 수 있다. 상기 로딩된 반도체 웨이퍼(WF)를 사이에 두고 상기 웨이퍼 척(WC)의 반대 방향에 제2 다이싱 유닛(D2)이 제공될 수 있다.
상기 제2 다이싱 유닛(D2)을 이용하여 상기 반도체 웨이퍼(WF)의 상면에 그루브를 형성할 수 있다.(S110a)
상기 제1 다이싱 유닛(D1)을 이용하여 상기 웨이퍼 척 및 상기 반도체 웨이퍼의 하면을 투과하는 레이저를 조사하여 상기 그루브 하부의 상기 반도체 웨이퍼 내부에 개질 영역을 형성할 수 있다.(S110b)
상기 그루브를 형성하는 단계(S110a)와 상기 개질 영역을 형성하는 단계(S110b)는 하나의 설비 내에서 진행될 수 있다. 예를 들어, 상기 그루브를 형성하는 단계(S110a)와 상기 개질 영역을 형성하는 단계(S110b)는 동시에 진행될 수 있다.
이어서, 상기 그루브를 형성하는 단계(S110a)와 상기 개질 영역을 형성하는 단계(S110b)가 진행된 반도체 웨이퍼를 언로딩 할 수 있다.(S120)
이어서, 상기 반도체 웨이퍼의 두께를 감소시키기 위해, 상기 반도체 웨이퍼의 하면을 그라인딩 할 수 있다.(S130)
두께가 감소된 상기 반도체 웨이퍼를 분할하여 복수의 단위 칩들을 형성하는 공정을 진행할 수 있다.(S140) 좀더 구체적으로, 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 절단하여 복수의 단위 칩들을 형성할 수 있다. 이어서, 상기 단위 칩들을 이용하여 반도체 패키지를 형성할 수 있다.(S150)
도 3a는 반도체 웨이퍼의 일부분을 나타낸 평면도이고, 도 3b는 도 3a의 일부를 확대한 도면이고, 도 4a 내지 도 4h는 도 3의 I-I'선을 따라 취해진 영역을 나타낸 단면도들이다. 이하에서, 도 2a, 도 2b, 도 3a, 도 3b 및 도 4a 내지 4h를 참조하여 본 발명의 실시예들에 따른 반도체 장치의 제조방법을 보다 구체적으로 설명하기로 한다.
도 3a, 도 3b 및 도 4a를 참조하면, 두께 방향으로 서로 대향하는 상면 및 하면을 갖는 반도체 웨이퍼(WF)가 제공될 수 있다. 반도체 웨이퍼(WF)는 반도체 기판 영역(100) 및 상기 반도체 기판 영역(100) 상에 차례로 적층된 회로 형성 영역(105), 및 배선 및 패드 형성 영역(110)을 포함하며, 제1 두께(T1)를 가질 수 있다.. 여기서, 상기 배선 및 패드 형성 영역(110)은 상기 반도체 웨이퍼(WF)의 상면에 제공될 수 있다.
상기 반도체 기판 영역(100)은 실리콘을 포함하는 반도체 기판일 수 있다. 상기 회로 형성 영역(105)은 상기 반도체 기판 영역(100) 상에 형성되며 집적된 회로들을 포함할 수 있다. 상기 배선 및 패드 형성 영역(110)은 상기 집적된 회로들을 전기적으로 연결하는 배선들 및 패드들을 포함할 수 있다.
도 3a를 참조하면, 상기 반도체 웨이퍼(100)는 복수의 칩 영역들(CR) 및 상기 칩 영역들(CR) 사이의 스크라이브 레인 영역(SR)을 포함할 수 있다. 상기 스크라이브 레인 영역(SR) 내에 절단 영역(CT)이 제공될 수 있다.
또한, 상기 반도체 웨이퍼(WF)의 가장자리에, 상기 칩 영역들(CR)이 형성되지 못하는 더미 영역(DR)이 제공될 수 있다.
도 3b를 참조하면, 상기 반도체 웨이퍼(WF)의 칩 영역들(CR)에 반도체 집적 회로에 전기적 신호를 제공하기 위한 칩 패드들(115c, CP)이 제공될 수 있다. 상기 패드들(115s)은 클락, 어드레스 또는 데이터 등의 전기적 신호를 입출력하기 위한 입/출력 패드 또는 전원/접지 패드일 수 있다.
상기 반도체 웨이퍼(WF)의 상기 스크라이브 레인 영역(SR)에 테스트 요소 그룹(Test Element Group; TEG) 등, 반도체 칩의 전기적, 공정적 특성 등을 측정하기 위한 테스트 패드들(115s, TP)이 제공될 수 있다. 또한, 상기 반도체 웨이퍼(WF)의 상기 스크라이브 레인 영역(SR)에 얼라인 먼트 키(AL)가 제공될 수 있다.
도 4a를 참조하면, 상기 반도체 웨이퍼(WF)의 상면을 덮는 표면 보호층(120)을 형성할 수 있다. 상기 표면 보호층(120)을 형성하는 것은 상기 반도체 웨이퍼(WF)의 상면에 수용성 용액을 도포(coating)하는 것을 포함할 수 있다. 상기 표면 보호층(120)은 폴리 비닐(poly vinyl) 계열의 수용성 물질로 형성될 수 있다.
도 2a, 도 2b, 도 3a, 도 3b 및 도 4b를 참조하면, 상기 반도체 웨이퍼(WF)를 웨이퍼 척(WC) 상으로 로딩할 수 있다. (S100) 여기서, 상기 반도체 웨이퍼(WF)는 하면이 상기 웨이퍼 척(WC)을 향하도록 로딩될 수 있다. 따라서, 상기 반도체 웨이퍼(WF)의 상면은 노출될 수 있다. 상기 웨이퍼 척(WC)은 빛 또는 레이저를 통과시킬 수 있는 투명 기판으로 형성할 수 있다. 예를 들어, 상기 웨이퍼 척(WC)은 글라스 또는 석영(quartz) 등과 같은 물질로 형성할 수 있다.
상기 제2 다이싱 유닛(D2)을 이용하여, 상기 반도체 웨이퍼(WF)의 상면에 그루브(140)를 형성할 수 있다.(S110a) 상기 그루브(140)를 형성하는 것은 상기 제2 다이싱 유닛(D2)으로부터 조사되는 자외선(UV) 레이저(135)를 이용할 수 있다. 상기 그루브(140)는 상기 스크라이브 레인 영역(SR)에 형성될 수 있다. 상기 그루브(140)의 폭(L1)은 절단 영역(CT)의 폭으로 정의될 수 있다. 상기 그루브(140)의 폭(L1)은 미스 얼라인 마진을 고려하여 상기 스크라이브 레인 영역(SR)의 폭보다 작을 수 있다.
상기 그루브(140)는 상기 배선 및 패드 형성 영역(110), 및 상기 회로 형성 영역(105)을 관통할 수 있다. 더 나아가, 상기 그루브(140)의 바닥면은 상기 반도체 기판 영역(100) 내로 연장될 수 있다.
상기 제1 다이싱 유닛(D1)을 이용하여, 상기 그루브(140) 하부의 상기 반도체 기판 영역(100) 내에 개질(reform) 영역(130)을 형성할 수 있다.
상기 개질 영역(130)을 형성하는 것은 적외선 레이저(125) 등과 같이, 실리콘 기판을 투과할 수 있는 레이저를 이용할 수 있다. 즉, 상기 제1 다이싱 유닛(D1)으로부터 조사되는 상기 적외선 레이저(125)는 상기 웨이퍼 척(WC) 및 상기 반도체 웨이퍼(WF)의 하면을 투과하면서, 상기 그루브(140)의 하부에 위치하는 상기 반도체 기판 영역(100) 내에 집광할 수 있다. 그 결과, 상기 적외선 레이저(125)가 상기 반도체 기판 영역(100) 내에 집광된 부분은 개질 영역(130)으로 변형될 수 있다. 상기 개질 영역(130)은 비정질화 영역일 수 있다. 따라서, 상기 개질 영역(130)은 상기 적외선 레이저(125)가 조사되지 않은 상기 반도체 기판 영역(100)의 다른 부분에 비하여 기계적 강도가 취약할 수 있다. 상기 반도체 기판 영역(100) 내에 상기 개질 영역(130)을 형성하는 공정과 상기 그루브(140)를 형성하는 공정은 동시에 진행될 수 있다. 예를 들어, 도 2a를 참조하여, 상기 제1 다이싱 유닛(D1) 및 상기 제2 다이싱 유닛(D2)으로부터 동시에 적외선 레이저(125) 및 자외선 레이저(135)가 조사되고, 상기 웨이퍼 척(WC)이 이동하여 상기 그루브(140) 및 상기 개질 영역(130)을 형성하는 공정이 동시에 진행될 수 있다.
몇몇 실시예들에서, 상기 개질 영역(130)과 상기 그루브(140)는 서로 이격될 수 있다.
몇몇 실시예들에서, 상기 그루브(140)는 제1 폭(L1)으로 형성되고, 상기 개질 영역(130)은 상기 제1 폭(L1) 보다 작은 제2 폭(L2)로 형성될 수 있다.
상기 표면 보호층(120)은 상기 그루브(140)를 형성하는 동안에 발생하는 오염 물질이 상기 칩 영역들(CR)을 오염시키는 것을 방지할 수 있다.
이후, 상기 개질 영역(130) 및 상기 그루브(140)가 형성된 반도체 웨이퍼(WF)를 상기 웨이퍼 척(WC)으로부터 언로딩할 수 있다.(S120)
이어서, 상기 반도체 웨이퍼(WF) 상에 잔존하는 상기 표면 보호층(120)을 제거할 수 있다. 상기 표면 보호층(120)은, 수용성 물질로 형성되기 때문에, 탈이온수(deionized water)로 제거할 수 있다.
도 2b, 도 3a, 도 3b 및 도 4c를 참조하면, 상기 반도체 웨이퍼(WF)의 상면 상에 백그라인딩 필름(145)을 형성할 수 있다. 상기 백그라인딩 필름(145)은 상기 반도체 웨이퍼(WF)의 하면을 그라인딩 하는 동안에, 상기 반도체 웨이퍼(WF)의 상면을 보호할 수 있다.
도 2b, 도 3a, 도 3b 및 도 4d를 참조하면, 백그라인딩 공정을 진행하여, 상기 반도체 웨이퍼(WF)의 하면을 그라인딩할 수 있다.(S130) 따라서, 그라인딩된 반도체 웨이퍼(WF')의 두께는 최초의 제1 두께(T1) 보다 작은 제2 두께(T2)로 감소될 수 있다.
상기 개질 영역(130)은 두께가 감소된 상기 반도체 웨이퍼(WF') 내에 잔존할 수 있다. 또한, 상기 개질 영역(130)은 상기 두께가 감소된 상기 반도체 웨이퍼(WF')의 하면(S2)과 이격될 수 있다.
도 3a, 도 3b 및 도 4e를 참조하면, 베이스 필름(150)을 준비할 수 있다. 상기 베이스 필름(150)은 올레핀(olefin) 계열의 물질 또는 폴리 에틸렌 계열의 물질로 형성될 수 있다.
상기 베이스 필름(150) 상에 확장 테이프(155)를 형성할 수 있다. 상기 확장 테이프(155)는 다이 어태치 필름(die attach film, DAF)를 포함할 수 있다.
상기 확장 테이프(155) 상에 두께가 감소된 상기 반도체 웨이퍼(WF')의 하면을 접착시킬 수 있다.
상기 확장 테이프(155)의 가장자리는 테이프 지지체(160)에 의해 고정될 수 있다. 이어서, 도 4f와 같이, 상기 백그라인딩 필름(145)을 제거할 수 있다.
도 2b, 도 3a, 도 3b 및 도 4g를 참조하면, 상기 확장 테이프(155)를 확장시킬 수 있다. 상기 확장 테이프(155)의 평면적이 커지도록, 즉 상기 확상 테이프(155)가 반도체 웨이퍼(WF)의 중심에서 가장자리 방향(X1, X2)으로 확장하도록 할 수 있다. 예를 들어, 상기 테이프 지지체(160)를 고정시킨 후, 상기 베이스 필름(150)에 상기 반도체 웨이퍼(WF')에 수직한 방향으로 압력(P)을 가하면, 상기 테이프 지지체(160)에 의해 고정된 상기 확장 테이프(155)는 확장을 할 수 있다. 따라서, 상기 확장 테이프(155)가 확장하면서, 상기 칩 영역들(CR) 사이의 거리(L3)가 증가하면서 상기 그루브(140) 및 기계적 강도가 취약해진 상기 개질 영역(130)을 따라 상기 반도체 웨이퍼(WF')는 분할될 수 있다.
도 4h를 참조하면, 상기 반도체 웨이퍼(WF')가 분할된 이후, 상기 확장 테이프(155)가 확장하면서 상기 확장 테이프(155)는 절단될 수 있다. 따라서, 상기 확장 테이프(155)는 분할된 반도체 웨이퍼의 바닥에 접착 패턴(155a)으로 잔존할 수 있다.
따라서, 상기 반도체 웨이퍼의 칩 영역들은 서로 분리되어 복수의 단위 칩들(CH)을 형성할 수 있다. 상기 단위 칩들(CH)의 각각은 두께가 감소된 반도체 기판 영역(100a), 회로 형성 영역(105a), 및 배선 및 패드 형성 영역(110a)을 포함하는 단위 칩들(CH)을 형성할 수 있다. 여기서, 상기 단위 칩들(CH)의 각각은 상기 반도체 기판 영역(100a)의 바닥면에 잔존하는 접착 패턴(155a)을 포함할 수 있다. 이어서, 상기 단위 칩들(CH)을 상기 베이스 필름(150)으로부터 분리할 수 있다.
앞에서, 상기 개질 영역(130)은 하나의 층으로 형성하는 것을 설명하고 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 좀더 두꺼운 웨이퍼를 절단하는 경우에, 도 5a에서와 같이, 서로 다른 층으로 구분된 복수의 개질 영역들(130a, 130b)을 형성할 수 있다. 즉, 제1 적외선 레이저(225a)를 제1 개질 영역(130a)이 형성된 반도체 웨이퍼 내에 집광시키고, 제2 적외선 레이저(225b)를 상기 제1 개질 영역(130a)과 이격된 제2 개질 영역(130b)이 형성될 반도체 웨이퍼 내에 집광시킬 수 있다. 따라서, 상기 개질 영역들(130a, 130b)은 서로 이격될 수 있다.
이와는 달리, 도 5b에서와 같이, 수직선상에서 일부가 중첩하는 복수의 개질 영역들(130a, 130b)을 형성할 수 있다. 예를 들어, 제1 적외선 레이저(225a)를 상기 제1 개질 영역(130a)이 형성될 반도체 기판(100) 내에 집광시키고, 제2 적외선 레이저(225b)를 상기 제1 개질 영역(130a)과 일부분이 중첩하는 제2 개질 영역(130b) 영역이 형성될 반도체 기판(100) 내에 집광시킬 수 있다. 따라서, 상기 개질 영역들(130a, 130b)은 수직적으로 일부가 중첩할 수 있다.
이어서, 도 4h에서와 같이 형성된 복수의 단위 칩들(CH)에 대하여 반도체 패키지 공정을 진행할 수 있다. 이하에서, 도 6a를 참조하여 본 발명의 일 실시예에 따른 반도체 패키지 공정에 대하여 설명하기로 한다.
도 4h 및 도 6a를 참조하면, 패키지 기판(300) 상에 단위 칩(CH)을 실장할 수 있다. 상기 단위 칩(CH)은 배선 및 패드 형성 영역(110a)에 형성된 패드(115s)를 포함할 수 있다. 상기 패키지 기판(300)은 인쇄 회로 기판일 수 있다. 이와는 달리, 상기 패키지 기판(300)은 세라믹, 글라스 등의 다른 반도체 패키지용 기판일 수도 있다.
상기 패키지 기판(300)과 상기 단위 칩(CH)을 전기적으로 연결하기 위한 본딩 와이어(310)를 형성할 수 있다. 따라서, 와이어 본딩 구조의 반도체 패키지를 형성할 수 있다. 본 도면에서, 상기 패키지 기판(300)상의 본드 핑거가 생략되었다.
도 6b를 참조하여 본 발명의 다른 실시예에 따른 반도체 패키지 공정에 대하여 설명하기로 한다.
도 4a 내지 도 4h에서 설명한 실시예들에서, 상기 배선 및 패드 형성 영역(110)에 패드들(115s)이 형성된 반도체 웨이퍼(WF)에 대하여 설명하고 있지만, 본 발명은 이에 한정되지 않는다. 즉, 상기 배선 및 패드 형성 영역(110)에 솔더 범프들(115b)이 형성된 반도체 웨이퍼에 대하여 도 4a 내지 도 4h에서 설명한 공정들을 진행할 수 있다. 그 결과, 두께가 감소된 반도체 기판 영역(110b), 회로 형성 영역(115b), 및 솔더 범프들(115b)을 갖는 배선 및 패드 형성 영역(110b)을 포함하는 단위 칩(CH')이 형성될 수 있다.
도 6b에서와 같이, 상기 단위 칩(CH')을 패키지 기판(320) 상에 플립 칩 형태로 실장할 수 있다. 즉, 상기 단위 칩(CH')의 상기 솔더 범프들(115b)이 상기 패키지 기판(320)에 전기적으로 연결되도록, 상기 단위 칩(CH')을 상기 패키지 기판(320)에 실장할 수 있다.
이하에서, 앞에서 설명한 반도체 후 공정에서, 상기 개질 영역(130) 및 상기 그루브(140)를 형성하기 위한 반도체 설비에 대하여 설명하기로 한다.
우선, 도 7을 참조하여 본 발명의 일 실시예에 의한 반도체 설비에 대하여 설명하기로 한다.
도 7을 참조하면, 반도체 설비는 웨이퍼 척 유닛(400), 제1 다이싱 유닛(450) 및 제2 다이싱 유닛(490)을 포함할 수 있다.
상기 웨이퍼 척 유닛(400)은 웨이퍼 척(410), 상기 웨이퍼 척(410)을 지지 또는 고정하는 가드 링 유닛(415) 및 척 이동 유닛(420)을 포함할 수 있다.
상기 웨이퍼 척(410)은 빛 또는 레이저가 투과할 수 있는 투명 기판 일 수 있다. 예를 들어, 상기 웨이퍼 척(410)은 유리 또는 석영(quartz) 등과 같은 물질을 포함할 수 있다. 상기 웨이퍼 척(410) 상에 반도체 웨이퍼(WF)가 로딩될 수 있다. 상기 웨이퍼 척(410)은 상기 웨이퍼 척(410) 상에 로딩되는 반도체 웨이퍼(WF) 보다 큰 폭을 가질 수 있다. 서보 모터 등과 같은 구성 요소(element)를 포함하는 상기 척 이동 유닛(420)에 의해 상기 가드링 유닛(415) 및 상기 웨이퍼 척(410)은 수평 방향, 예를 들어 전후 또는 좌우 방향으로 이동할 수 있다.
상기 제1 다이싱 유닛(450)은 제1 레이저 헤드(460), 제1 헤드 이동 유닛(465) 및 제1 모터 유닛(470)을 포함할 수 있다. 상기 제1 모터 유닛(470)은 서보 모터를 포함할 수 있다.
상기 제1 레이저 헤드(460)는 상기 제1 헤드 이동 유닛(465) 및 제1 모터 유닛(470)에 의하여 수평 및 수직 방향으로 이동할 수 있다. 도 4b에서 설명한 것과 같이, 상기 제1 레이저 헤드(460)로부터 조사된 제1 레이저(475)는 상기 웨이퍼 척(410)을 투과하면서 상기 반도체 웨이퍼(WF) 내부에 포커싱될 수 있다. 그 결과, 상기 제1 레이저(475)가 포커싱된 상기 반도체 웨이퍼(WF) 내부에 개질 영역(R)이 형성될 수 있다. 상기 제1 레이저(475)는 적외선 레이저일 수 있다.
상기 제2 다이싱 유닛(490)은, 도 4b에서 설명한 것과 같이, 상기 반도체 웨이퍼(WF)에 그루브(G)를 형성하기 위한 유닛 일 수 있다. 예를 들어, 상기 제2 다이싱 유닛(490)은 블레이드(blade) 다이싱 유닛, 플라즈마 다이싱 유닛, 와이어 다이싱 유닛 및 워터 젯 다이싱 유닛 중 어느 하나를 포함할 수 있다. 이와는 달리, 상기 제2 다이싱 유닛(490)은 상기 제1 레이저(475)와 다른 특성의 제2 레이저를 조사할 수 있는 레이저 시스템을 포함할 수 있다. 여기서, 상기 제2 레이저는 금속 등과 같은 물질로 이루어진 패턴을 절단할 수 있는 레이저일 수 있다. 예를 들어, 제2 레이저는 자외선(UV) 레이저일 수 있다.
상기 제2 다이싱 유닛(490)이 상기 제1 레이저(475)와 다른 특성의 제2 레이저를 조사할 수 있는 레이저 시스템을 포함하는 반도체 설비에 대하여 도 8 및 도 9를 각각 참조하여 설명하기로 한다.
도 8을 참조하면, 반도체 설비는 웨이퍼 척(410)을 사이에 두고 상하로 배치된 제1 및 제2 다이싱 유닛들(450, 500)을 포함할 수 있다. 또한, 반도체 설비는 웨이퍼 척 유닛(400)을 포함할 수 있다. 상기 웨이퍼 척 유닛(400) 및 상기 제1 다이싱 유닛(450)은 도 7에서 설명한 것과 동일하므로, 여기서 자세한 설명은 생략하기로 한다.
상기 제2 다이싱 유닛(500)은 상기 제1 레이저(475)와 다른 특성의 제2 레이저(525)를 조사할 수 있는 제2 레이저 헤드(510), 제2 헤드 이동 유닛(515) 및 제2 모터 유닛(520)을 포함할 수 있다. 상기 제2 레이저 헤드(510)는 상기 제2 헤드 이동 유닛(515) 및 상기 제2 모터 유닛(520)에 의하여, 수평 방향 및 수직 방향으로 이동할 수 있다.
도 9를 참조하여 본 발명의 또 다른 실시예에 의한 레이저 시스템을 포함하는 반도체 설비에 대하여 설명하기로 한다.
도 9를 참조하면, 반도체 설비는 웨이퍼 척(410v)을 사이에 두고 좌우로 배치된 제1 및 제2 다이싱 유닛들(450v, 500v)을 포함할 수 있다. 상기 웨이퍼 척 유닛(400v)은 웨이퍼 척(410v), 상기 웨이퍼 척(410v)을 지지 또는 고정하는 가드 링 유닛(415v) 및 척 이동 유닛(420v)을 포함할 수 있다. 상기 웨이퍼 척(410v)은 빛 또는 레이저가 투과할 수 있는 투명 기판 일 수 있다.
상기 웨이퍼 척(410v) 상에 반도체 웨이퍼(WF)가 로딩될 수 있다. 서보 모터 등과 같은 유닛을 포함하는 상기 척 이동 유닛(420v)에 의해 상기 가드링 유닛(415v), 상기 웨이퍼 척(410v) 및 상기 웨이퍼 척(410) 상에 로딩된 반도체 웨이퍼(WF')은 수직적으로 배치될 수 있다. 상기 제1 다이싱 유닛(450v)은 제1 레이저 헤드(460v) 및 제1 헤드 이동 유닛(465v)을 포함할 수 있다. 상기 제2 다이싱 유닛(500v)은 상기 제1 레이저(475v)와 다른 특성의 제2 레이저(525v)를 조사할 수 있는 제2 레이저 헤드(510v) 및 제2 헤드 이동 유닛(515v)을 포함할 수 있다.
상기 제1 및 상기 제2 다이싱 유닛들(450v, 500v), 및 상기 웨이퍼 척 유닛(400v)은 설비 몸체(550) 상에 제공될 수 있다.
도 10a은 상기 웨이퍼 척 유닛(400)에서, 가드 링 유닛(415) 및 웨이퍼 척(410)을 보다 구체적으로 나타낸 평면도이고, 도 10b는 가드 링 유닛(415) 및 웨이퍼 척(410)를 나타낸 단면도이다.
도 10a 및 도 10b를 참조하면, 상기 가드 링 유닛(415)은 가드링 하부 몸체(415a), 가드링 상부 몸체(415b) 및 수평 지지 유닛(600)을 포함할 수 있다. 상기 가드링 상부 몸체(415b)는 상기 가드링 하부 몸체(415a) 상에 형성될 수 있다. 상기 웨이퍼 척(410)은 상기 가드 링 유닛(415)에 고정 또는 지지될 수 있다.
상기 가드링 링 유닛(415)은 수평적으로 움직일 수 있는 수평 지지 유닛(600)을 포함할 수 있다. 상기 수평 지지 유닛(600)은 상기 웨이퍼 척(600) 상에 위치하며 수평적으로 움직이면서 로딩된 반도체 웨이퍼(WF')를 수평적으로 지지 또는 고정시킬 수 있다. 상기 수평 지지 유닛(600)은 소형의 서보 모터에 의해 구동될 수 있으며, 상기 가드링 하부 몸체(415a) 또는 상기 가드링 상부 몸체(415b)에 결합 또는 설치될 수 있다.
한편, 도 11a 및 도 11b에서와 같이 상기 가드링 유닛(415)은 상기 가드링 하부 몸체(415a) 또는 상기 가드링 상부 몸체(415b) 중 어느 하나에 결합 또는 설치된 수직 지지 유닛(610)을 포함할 수 있다. 상기 수직 지지 유닛(610)은 클렘퍼(clamper)일 수 있다. 상기 수직 지지 유닛(610)은 수직 및 수평 이동하거나, 또는 수직 및 회전 할 수 있다. 따라서, 상기 수직 지지 유닛(610)은 상기 웨이퍼 척(410)에 로딩된 반도체 웨이퍼(WF')의 상면과 접촉하면서 상기 반도체 웨이퍼(WF')를 고정시킬 수 있다. 이때, 상기 수직 지지 유닛(610)과 접촉하는 상기 반도체 웨이퍼(WF')의 부분은 도 3a에서 설명한 더미 영역(DR)일 수 있다. 따라서, 상기 수평 및 수직 지지 유닛들(600, 610)은 다이싱 공정에 영향을 주지 않으면서도 상기 반도체 웨이퍼(WF')를 고정시킬 수 있다.
도 12a는 본 발명의 또 다른 실시예에 따른 가드링 유닛 및 웨이퍼 척을 나타낸 단면도이고, 도 12b는 도 12a에서의 웨이퍼 척을 나타낸 평면도이다.
도 12a 및 도 12b를 참조하면, 가드 링 유닛(730)은 가드링 하부 몸체(730a) 및 가드 링 상부 몸체(730b)를 포함할 수 있다. 상기 가드링 하부 몸체(730b)의 내부에 진공 라인(735)이 제공될 수 있다.
상기 가드링 유닛(730)에 의해 지지 또는 고정되는 웨이퍼 척(710)이 제공될 수 있다. 상기 웨이퍼 척(710)은 내부에 진공 라인(720)을 가지며, 상기 웨이퍼 척(710)의 표면으로부터 상기 웨이퍼 척(710) 내부로 연장되면서 상기 진공 라인(720)과 연결된 진공 홀(715)이 제공될 수 있다. 상기 웨이퍼 척(710)의 상기 진공 라인(720)은 상기 가드링 유닛(730) 내의 진공 라인(735)과 연결될 수 있다. 또한, 상기 가드링 유닛(735)은 진공 라인 연결 부재(760)에 의해 진공 펌프(750)와 연결될 수 있다. 따라서, 상기 웨이퍼 척(710) 상에 로딩되는 웨이퍼(WF')를 상기 진공 홀(715)에 의한 흡입력을 이용하여 고정시킬 수 있다.
상기 웨이퍼 척(710)은 투명 기판으로 형성할 수 있으며, 이러한 유닛은 앞에서 설명한 본 발명의 실시예들에 따른 반도체 장치의 제조방법에 이용될 수 있다.
도 13은 본 발명의 기술적 사상에 의한 반도체 장치 또는 반도체 패키지를 포함하는 반도체 모듈을 개략적으로 도시한 도면이다. 도 13을 참조하면, 본 발명의 기술적 사상에 따라 형성된 반도체 패키지가 실장된 반도체 모듈(810)은 모듈 기판(811), 상기 모듈 기판(811) 상에 배치된 복수 개의 반도체 소자들(812), 상기 모듈 기판(811)의 한 모서리(edge)에 나란히 형성되고 상기 반도체 소자들(812)과 전기적으로 각각 연결되는 모듈 접촉 단자들(813)을 포함한다. 상기 모듈 기판(811)은 인쇄 회로 기판(PCB, printed circuit board)일 수 있다. 상기 모듈 기판(811)이 양면이 모두 사용될 수 있다. 즉, 상기 모듈 기판(811)의 앞면 및 뒷면에 모두 상기 반도체 소자들(812)이 배치될 수 있다. 도 13에는 상기 모듈 기판(811)의 앞면에 8개의 상기 반도체 소자들(812)이 배치된 것으로 보여지나, 이것은 예시적인 것이다. 또, 반도체 소자들(812) 또는 반도체 패키지들을 컨트롤하기 위한 별도의 컨트롤러 또는 칩 셋을 더 포함할 수 있다. 따라서, 도 13에 도시된 반도체 소자들(812)의 수가 반드시 하나의 반도체 모듈(810)을 구성하기 위한 필수적인 모양은 아니다. 상기 반도체 소자들(812) 중 적어도 하나는 본 발명의 실시예들에 따른 모스 트랜지스터들 중 어느 하나를 포함할 수 있다. 상기 모듈 접촉 단자들(813)은 금속으로 형성될 수 있고, 내산화성을 가질 수 있다. 상기 모듈 접촉 단자들(813)은 상기 반도체 모듈(810)의 표준 규격에 따라 다양하게 설정될 수 있다. 그러므로, 도시된 모듈 접촉 단자들(813)의 개수는 특별한 의미를 갖지 않는다.
도 14은 본 발명의 기술적 사상에 의한 반도체 패키지를 포함하는 전자 회로 기판을 개략적으로 도시한 블록 다이어그램이다. 도 14을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전자 회로 기판(820, electronic circuit board)은 회로 기판(821, circuit board) 상에 배치된 마이크로프로세서(822, microprocessor), 상기 마이크로프로세서(822)와 통신하는 주 기억 회로(823, main storage circuit) 및 부 기억 회로(824, supplementary storage circuit), 상기 마이크로프로세서(822)로 명령을 보내는 입력 신호 처리 회로(825, input signal processing circuit), 상기 마이크로프로세서(822)로부터 명령을 받는 출력 신호 처리 회로(826, output signal processing circuit) 및 다른 회로 기판들과 전기 신호를 주고 받는 통신 신호 처리 회로(827, communicating signal processing circuit)를 포함한다. 화살표들은 전기적 신호가 전달될 수 있는 경로를 의미하는 것으로 이해될 수 있다.
상기 마이크로프로세서(822)는 각종 전기 신호를 받아 처리 하고 처리 결과를 출력할 수 있으며, 상기 전자 회로 기판(820)의 다른 구성 요소들을 제어할 수 있다. 상기 마이크로프로세서(822)는 예를 들어, 중앙 처리 장치(CPU: central processing unit), 및/또는 주 제어 장치(MCU: main control unit) 등으로 이해될 수 있다. 상기 주 기억 회로(823)는 상기 마이크로프로세서(822)가 항상 또는 빈번하게 필요로 하는 데이터 또는 프로세싱 전후의 데이터를 임시로 저장할 수 있다. 상기 주 기억 회로(823)는 빠른 속의 응답이 필요하므로, 반도체 메모리 소자로 구성될 수 있다. 보다 상세하게, 상기 주 기억 회로(823)는 캐시(cache)로 불리는 반도체 메모리 소자일 수도 있고, SRAM(static random access memory), DRAM(dynamic random access memory), RRAM(resistive random access memory) 및 그 응용 반도체 메모리 소자들, 예를 들어 Utilized RAM, Ferro-electric RAM, Fast cycle RAM, Phase changeable RAM, Magnetic RAM, 기타 다른 반도체 메모리 소자로 구성될 수 있다. 부가하여, 상기 주 기억 회로(823)는 휘발성 또는 비휘발성 랜덤 억세스 메모리를 포함할 수 있다.
받기 위한 구성 요소이다. 예를 들어, 통신 회로(827)는 개인 컴퓨터 시스템의 모뎀, 랜 카드, 또는 다양한 인터페이스 회로 등일 수 있다. 상기 통신 회로(827)는 본 발명의 기술적 사상에 의한 반도체 소자를 포함하는 반도체 모듈(810)을 포함할 수 있다.
도 15는 본 발명의 기술적 사상에 의한 반도체 패키지를 포함하는 데이터 저장 장치를 나타낸 블록 다이어그램이다. 도 15를 참조하면, 데이터 저장 장치는 솔리드 스테이트 디스크(Solid State Disk; SSD, 830)를 포함할 수 있다. 상기 솔리드 스테이트 디스크(830)는 반도체 소자를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(830)는 하드 디스크 드라이브(Hard Disk Drive; HDD)와 비교하여 상대적으로 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음이 적다. 또한, 상기 솔리드 스테이트 디스크(830)는 소형화 및 경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(830)는 노트북PC, 데스크톱PC, MP3 플레이어 또는 휴대용 저장장치에 사용될 수 있다. 상기 솔리드 스테이트 디스크(SSD, 830)는 비휘발성 메모리(non-volatile memory; 831), 버퍼 메모리(buffer memory; 832) 및 제어기(controller; 833)를 포함할 수 있다.
상기 비휘발성 메모리(831)는 저항성 메모리(resistive memory)일 수 있다. 상기 비휘발성 메모리(831)는 상변화 물질 패턴, 자기터널접합(Magnetic Tunnel Junction; MTJ) 패턴, 폴리머 패턴 및 산화(oxide) 패턴으로 이루어진 일군에서 선택된 하나와 같은 정보저장요소(data storage element)를 구비할 수 있다. 상기 버퍼 메모리(832)는 휘발성 메모리(volatile memory)를 구비할 수 있다. 상기 휘발성 메모리는 디램(Dynamic Random Access Memory; DRAM) 또는 에스램(Static Random Access Memory; SRAM)일 수 있다. 상기 버퍼 메모리(832)는 상기 비휘발성 메모리(831)에 비하여 상대적으로 빠른 동작속도를 보인다. 상기 제어기(833)는 상기 호스트(Host, 835)와 연결되는 인터페이스(835)를 포함한다. 상기 인터페이스(835)는 호스트(830)에 접속되어 데이터와 같은 전기신호들을 송수신하는 역할을 한다. 상기 인터페이스(835)는 SATA, IDE, SCSI 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 규격을 사용하는 장치일 수 있다. 상기 인터페이스(835)의 데이터 처리속도는 상기 비휘발성 메모리(831)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(832)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(835)를 통하여 수신된 데이터는, 상기 제어기(833)를 경유하여 상기 버퍼 메모리(832)에 임시 저장된 후, 상기 비휘발성 메모리(831)의 데이터 기록(write) 속도에 맞추어 상기 비휘발성 메모리(831)에 반영구적으로 저장될 수 있다. 또한, 상기 비휘발성 메모리(831)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 읽기(read) 하여 상기 버퍼 메모리(831)에 임시 저장될 수 있다. 즉, 상기 버퍼 메모리(831)는 상기 솔리드 스테이트 디스크(830)의 유효 동작속도를 증가시키고 에러(error) 발생률을 감소하는 역할을 할 수 있다. 상기 제어기(833)는 메모리 제어기(미도시) 및 버퍼 제어기(미도시)를 포함할 수 있다. 상기 비휘발성 메모리(831)는 상기 제어기(833)에 인접 또는 밀접하게 형성되고 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(830)의 데이터 저장용량은 상기 비휘발성 메모리(831)에 대응할 수 있다. 상기 버퍼 메모리(832)는 상기 제어기(833)에 인접 또는 밀접하게 형성되고 전기적으로 접속될 수 있다.
상기 비휘발성 메모리(831)는 상기 제어기(833)를 경유하여 상기 인터페이스(835)에 접속될 수 있다. 상기 비휘발성 메모리(831)는 상기 인터페이스(835)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. 상기 솔리드 스테이트 디스크(830)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(831)에 저장된 데이터는 보존되는 특성이 있다. 상기 인터페이스(835)의 데이터 처리속도는 상기 비휘발성 메모리(831)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(832)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(835)를 통하여 수신된 데이터는, 상기 제어기(830)를 경유하여 상기 버퍼 메모리(832)에 임시 저장된 후, 상기 비휘발성 메모리(831)의 데이터 기록(write) 속도에 맞추어 상기 비휘발성 메모리(831)에 반영구적으로 저장될 수 있다. 또한, 상기 비휘발성 메모리(831)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 읽기(read) 하여 상기 버퍼 메모리(831)에 임시 저장될 수 있다. 즉, 상기 버퍼 메모리(831)는 상기 솔리드 스테이트 디스크(830)의 유효 동작속도를 증가시키고 에러(error) 발생률을 감소하는 역할을 할 수 있다.
도 16은 본 발명의 기술적 사상에 의한 반도체 패키지를 포함하는 반도체 모듈을 포함하는 전자 시스템을 개략적으로 도시한 블록 다이어그램이다. 도 16을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템(840)은, 제어부(841, control unit), 입력부(842, input unit), 출력부(843, output unit), 및 저장부(844, storage unit)를 포함하고, 통신부(845, communication unit) 및/또는 기타 동작부(846, operation unit)를 더 포함할 수 있다.
상기 제어부(841)는 상기 전자 시스템(840) 및 각 부분들을 총괄하여 제어할 수 있다. 상기 제어부(841)는 중앙 처리부 또는 중앙 제어부로 이해될 수 있으며, 본 발명의 기술적 사상의 일 실시예에 의한 상기 전자 회로 기판(820)을 포함할 수 있다. 또, 상기 제어부(841)는 본 발명의 기술적 사상에 의한 반도체 패키지를 포함하는 반도체 모듈(810)을 포함할 수 있다. 상기 입력부(842)는 상기 제어부(841)로 전기적 명령 신호를 보낼 수 있다. 상기 입력부(842)는 키보드, 키패드, 마우스, 터치 패드, 스캐너 같은 이미지 인식기, 또는 다양한 입력 센서들일 수 있다. 상기 입력부(842)는 반도체 모듈(810)을 포함할 수 있다. 상기 출력부(843)는 상기 제어부(841)로부터 전기적 명령 신호를 받아 상기 전자 시스템(840)이 처리한 결과를 출력할 수 있다. 상기 출력부(843)는 모니터, 프린터, 빔 조사기, 또는 다양한 기계적 장치일 수 있다. 상기 출력부(843)는 반도체 모듈(810)을 포함할 수 있다.
상기 저장부(844)는 상기 제어부(841)가 처리할 전기적 신호 또는 처리한 전기적 신호를 임시적 또는 영구적으로 저장하기 위한 구성 요소일 수 있다. 상기 저장부(844)는 상기 제어부(841)와 물리적, 전기적으로 연결 또는 결합될 수 있다. 상기 저장부(844)는 반도체 메모리, 하드 디스크 같은 마그네틱 저장 장치, 컴팩트 디스크 같은 광학 저장 장치, 또는 기타 데이터 저장 기능을 갖는 서버일 수 있다. 또, 상기 저장부(844)는 반도체 모듈(810)을 포함할 수 있다. 상기 통신부(845)는 상기 제어부(841)로부터 전기적 명령 신호를 받아 다른 전자 시스템으로 전기적 신호를 보내거나 받을 수 있다. 상기 통신부(845)는 모뎀, 랜카드 같은 유선 송수신 장치, 와이브로 인터페이스 같은 무선 송수신 장치, 또는 적외선 포트 등일 수 있다. 또, 상기 통신부(845)는 반도체 모듈(810)을 포함할 수 있다. 상기 동작부(846)는 상기 제어부(841)의 명령에 따라 물리적 또는 기계적인 동작을 할 수 있다. 예를 들어, 상기 동작부(846)는 플로터, 인디케이터, 업/다운 오퍼레이터 등, 기계적인 동작을 하는 구성 요소일 수 있다. 본 발명의 기술적 사상에 의한 전자 시스템은 컴퓨터, 네트웍 서버, 네트워킹 프린터 또는 스캐너, 무선 컨트롤러, 이동 통신용 단말기, 교환기, 또는 기타 프로그램된 동작을 하는 전자 제품일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
D1 : 제1 다이싱 유닛 D2 : 제2 다이싱 유닛
WC : 웨이퍼 척 WF, WF': 반도체 웨이퍼
SR : 스크라이브 레인 영역 CR : 칩 영역
CT : 절단 영역 DR : 더미 영역
100 : 반도체 기판 영역 105 : 회로 형성 영역
110 : 배선 및 패드 형성 영역 115c : 칩 패드
115s : 테스트 패드 120 : 표면 보호층
130 : 개질 영역 140 : 그루브
145 : 백그라인딩 필름 155 : 확장 테이프
160 : 테이프 지지체 150 : 베이스 필름
300, 320 : 패키지 기판 400 : 웨이퍼 척 유닛
410 : 웨이퍼 척 415, 730 : 가드링 유닛
420 : 이동 유닛 450 : 제1 다이싱 유닛
490, 500 : 제2 다이싱 유닛 460, 510 : 레이저 헤드,
465, 515 : 헤드 이동 유닛 470, 520 : 모터 유닛
600 : 수평 지지 유닛 610 : 수직 지지 유닛

Claims (10)

  1. 웨이퍼 척 상에 상면 및 하면을 갖는 상기 반도체 웨이퍼를 로딩하되, 상기 반도체 웨이퍼는 상기 하면이 상기 웨이퍼 척을 향하도록 로딩되고,
    상기 로딩된 반도체 웨이퍼의 상기 상면에 그루브를 형성함과 아울러, 상기 로딩된 반도체 웨이퍼의 내부에 개질 영역을 형성하되, 상기 개질 영역은 상기 그루브의 하부의 상기 반도체 웨이퍼 내에 형성되고,
    상기 그루브 및 상기 개질 영역이 형성된 반도체 웨이퍼를 상기 웨이퍼 척으로부터 언 로딩하고,
    상기 언로딩된 상기 반도체 웨이퍼의 상기 하면을 그라인딩하여 상기 반도체 웨이퍼의 두께를 감소시키고,
    상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할하여 복수의 단위 칩들을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 개질 영역을 형성하는 것은 상기 반도체 웨이퍼 내부에 제1 레이저를 포커싱하는 것을 포함하되, 상기 제1 레이저는 상기 웨이퍼 척 및 상기 반도체 웨이퍼의 상기 하면을 투과하면서 상기 반도체 웨이퍼 내부에 포커싱되어, 상기 제1 레이저가 포커싱된 상기 반도체 웨이퍼 내부를 개질(reforming)시키고,
    상기 그루브를 형성하는 것은 제2 레이저를 상기 반도체 웨이퍼의 상기 상면에 조사하는 것을 포함하는 반도체 장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 제1 레이저는 적외선 레이저이고, 상기 제2 레이저는 자외선 레이저인 반도체 장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 반도체 웨이퍼를 분할하는 것은
    상기 두께가 감소된 상기 반도체 웨이퍼를 확장 테이프에 접착시키고,
    상기 확장 테이프를 확장시키면서 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할시키는 것을 포함하는 반도체 장치의 제조방법.
  5. 웨이퍼 척의 상면에 상면 및 하면을 갖는 반도체 웨이퍼를 로딩하되, 상기 웨이퍼 척의 상기 반도체 웨이퍼가 위치하는 부분은 투명 재질을 포함하고, 상기 반도체 웨이퍼는 칩 영역들 및 상기 칩 영역들의 사이의 절단 영역을 포함하고,
    상기 웨이퍼 척 및 상기 반도체 웨이퍼의 상기 하면을 투과하는 제1 레이저를 이용하여 상기 반도체 웨이퍼 내부에 개질 영역을 형성함과 아울러, 상기 로딩된 상기 반도체 웨이퍼의 상면에 상기 제1 레이저와 다른 제2 레이저를 조사하여 상기 개질 영역의 상부에 그루브를 형성하되, 상기 개질 영역 및 상기 그루브는 상기 절단 영역 내에 형성되고,
    상기 그루브 및 상기 개질 영역이 형성된 상기 반도체 웨이퍼를 상기 웨이퍼 척으로부터 언로딩하고,
    상기 언로딩된 상기 반도체 웨이퍼의 상기 하면을 그라인딩(grinding)하여 상기 반도체 웨이퍼의 두께를 감소시키고,
    상기 반도체 웨이퍼의 그라인딩된 하면에 확장 테이프를 부착시키고,
    상기 확장 테이프를 확장시키어 상기 그루브 및 상기 개질 영역을 따라 상기 반도체 웨이퍼를 분할하여 복수의 단위 칩들을 형성하고,
    상기 단위 칩들을 패키징하는 것을 포함하는 반도체 장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 반도체 웨이퍼는 반도체 기판 영역, 상기 반도체 기판 영역 상의 집적 회로 형성 영역 및 상기 집적 회로 형성 영역 상의 배선 및 패드 형성 영역을 포함하되, 상기 배선 및 패드 형성 영역은 상기 반도체 웨이퍼의 상기 상면에 제공되고,
    상기 그루브는 상기 배선 및 패드 형성 영역, 및 상기 집적 회로 형성 영역을 관통하며 상기 반도체 기판 영역까지 연장되고,
    상기 개질 영역은 상기 그루브 하부의 상기 반도체 기판 영역 내부에 형성되는 반도체 장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 개질 영역은 상기 그루브의 하부의 상기 반도체 웨이퍼 내부에 형성되며 상기 그루브와 이격된 반도체 장치의 제조방법.
  8. 투명 재질을 포함하는 웨이퍼 척, 상기 웨이퍼 척을 고정 또는 지지하는 척 가드 링 유닛, 및 상기 척 가드링 유닛을 포함하는 웨이퍼 척 유닛의 상기 웨이퍼 척 상에 반도체 웨이퍼를 로딩하되, 상기 반도체 웨이퍼는 두께 방향을 따라 서로 대향하는 상면 및 하면을 갖고, 상기 반도체 웨이퍼는 상기 하면이 상기 웨이퍼 척을 향하도록 로딩되고,
    상기 웨이퍼 척을 사이에 두고 상기 로딩된 상기 반도체 웨이퍼의 반대 방향에 제공된 제1 다이싱 유닛에서 조사되는 레이저를 이용하여, 상기 반도체 웨이퍼 내부에 개질 영역을 형성하되, 상기 레이저는 상기 웨이퍼 척 및 상기 반도체 웨이퍼의 상기 하면을 차례로 투과하면서 상기 반도체 웨이퍼 내부에서 포커싱되고, 상기 레이저가 포커싱된 상기 반도체 웨이퍼의 부분은 상기 레이저가 포커싱되지 않은 상기 반도체 웨이퍼의 다른 부분보다 기계적 강도가 취약한 개질 영역으로 변형되고,
    상기 로딩된 반도체 웨이퍼를 사이에 두고 상기 웨이퍼 척의 반대 방향에 제공된 제2 다이싱 유닛을 이용하여, 상기 반도체 웨이퍼의 상면에 그루브를 형성하고,
    상기 개질 영역 및 상기 그루브를 갖는 상기 반도체 웨이퍼를 상기 반도체 척으로부터 언로딩하는 것을 포함하는 반도체 장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 웨이퍼 척 유닛은 상기 척 가드 링을 이동시키는 척 이동 유닛을 더 포함하고,
    상기 제1 다이싱 유닛은 제1 레이저 헤드 및 상기 제1 레이저 헤드를 이동시키는 제1 레이저 헤드 이동 유닛을 포함하는 반도체 장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제2 다이싱 유닛은 제2 레이저 헤드 및 상기 제2 레이저 헤드를 이동시키는 제2 레이저 헤드 이동 유닛을 포함하고,
    상기 그루브는 상기 제2 다이싱 유닛으로부터 상기 반도체 웨이퍼의 상기 상면에 조사되는 제2 레이저에 의해 형성되는 반도체 장치의 제조방법.
KR1020100105240A 2010-10-27 2010-10-27 반도체 장치의 제조방법 KR20120043933A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100105240A KR20120043933A (ko) 2010-10-27 2010-10-27 반도체 장치의 제조방법
US13/228,966 US20120108035A1 (en) 2010-10-27 2011-09-09 Method of Fabricating Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100105240A KR20120043933A (ko) 2010-10-27 2010-10-27 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20120043933A true KR20120043933A (ko) 2012-05-07

Family

ID=45997219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100105240A KR20120043933A (ko) 2010-10-27 2010-10-27 반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US20120108035A1 (ko)
KR (1) KR20120043933A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005379A (ko) * 2017-07-06 2019-01-16 주식회사 이오테크닉스 웨이퍼 가공방법 및 웨이퍼 가공장치
KR20210059151A (ko) 2019-11-14 2021-05-25 주식회사 오이솔루션 반도체 웨이퍼를 가공하기 위한 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110287607A1 (en) * 2010-04-02 2011-11-24 Electro Scientific Industries, Inc. Method and apparatus for improved wafer singulation
JP5918044B2 (ja) * 2012-06-25 2016-05-18 株式会社ディスコ 加工方法および加工装置
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9449877B2 (en) * 2014-09-17 2016-09-20 Asm Technology Singapore Pte Ltd Method of protecting a mounting tape during laser singulation of a wafer
JP6440558B2 (ja) * 2015-04-10 2018-12-19 株式会社ディスコ 被加工物の加工方法
JP6524558B2 (ja) * 2016-12-15 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256581A (en) * 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
US6077722A (en) * 1998-07-14 2000-06-20 Bp Solarex Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US6111189A (en) * 1998-07-28 2000-08-29 Bp Solarex Photovoltaic module framing system with integral electrical raceways
US6784361B2 (en) * 2000-09-20 2004-08-31 Bp Corporation North America Inc. Amorphous silicon photovoltaic devices
JP2007081037A (ja) * 2005-09-13 2007-03-29 Disco Abrasive Syst Ltd デバイスおよびその製造方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8129258B2 (en) * 2009-12-23 2012-03-06 Xerox Corporation Method for dicing a semiconductor wafer, a chip diced from a semiconductor wafer, and an array of chips diced from a semiconductor wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005379A (ko) * 2017-07-06 2019-01-16 주식회사 이오테크닉스 웨이퍼 가공방법 및 웨이퍼 가공장치
KR20210059151A (ko) 2019-11-14 2021-05-25 주식회사 오이솔루션 반도체 웨이퍼를 가공하기 위한 방법

Also Published As

Publication number Publication date
US20120108035A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
KR20120043933A (ko) 반도체 장치의 제조방법
KR20190133256A (ko) 다이 처리
US20120302006A1 (en) Distributed semiconductor device methods, apparatus, and systems
US9424954B2 (en) Semiconductor package including stacked chips and method of fabricating the same
KR20150144178A (ko) 반도체 패키지의 제조 방법
WO2007055270A1 (ja) 半導体装置の製造方法および半導体装置
JP2005340423A (ja) 半導体装置の製造方法
JP2010050453A (ja) 積層チップパッケージおよびその製造方法
KR102599050B1 (ko) 반도체 칩의 제조 방법
KR20150092675A (ko) 반도체 소자의 제조 방법
KR102288381B1 (ko) 반도체 장치 및 그 제조 방법
TWI623066B (zh) 半導體封裝和製造其之方法
US9112062B2 (en) Semiconductor device and method of manufacturing the same
KR102259959B1 (ko) 캐리어 및 이를 이용하는 반도체 장치의 제조 방법
KR102137063B1 (ko) 반도체 칩 및 이를 갖는 반도체 패키지
CN106531638B (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
KR20150019537A (ko) 반도체 패키지
TW201719833A (zh) 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝
US20210050264A1 (en) Semiconductor substrate and method of dicing the same
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
TWI574354B (zh) 用於嵌入半導體晶粒之間隔層
JP2020194936A (ja) ウェーハの製造方法及び積層デバイスチップの製造方法
JP5407925B2 (ja) 集積回路装置の製造方法及び検査装置
KR20160094768A (ko) 반도체 패키지
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid