KR20190005379A - 웨이퍼 가공방법 및 웨이퍼 가공장치 - Google Patents

웨이퍼 가공방법 및 웨이퍼 가공장치 Download PDF

Info

Publication number
KR20190005379A
KR20190005379A KR1020170085928A KR20170085928A KR20190005379A KR 20190005379 A KR20190005379 A KR 20190005379A KR 1020170085928 A KR1020170085928 A KR 1020170085928A KR 20170085928 A KR20170085928 A KR 20170085928A KR 20190005379 A KR20190005379 A KR 20190005379A
Authority
KR
South Korea
Prior art keywords
wafer
laser beam
grooves
pattern layer
along
Prior art date
Application number
KR1020170085928A
Other languages
English (en)
Other versions
KR101962754B1 (ko
Inventor
이동준
Original Assignee
주식회사 이오테크닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이오테크닉스 filed Critical 주식회사 이오테크닉스
Priority to KR1020170085928A priority Critical patent/KR101962754B1/ko
Priority to CN201720931332.0U priority patent/CN207353224U/zh
Publication of KR20190005379A publication Critical patent/KR20190005379A/ko
Application granted granted Critical
Publication of KR101962754B1 publication Critical patent/KR101962754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

웨이퍼 가공방법 및 웨이퍼 가공장치가 개시된다. 개시된 웨이퍼 가공방법은, 제1 면에 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩으로 제작하는 것으로, 제1 레이저 빔을 상기 웨이퍼의 제1 면에 조사하여 절단 예정 라인을 따라 그루브들을 형성하는 단계: 제2 레이저 빔을 상기 제1 면의 반대면인 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 조사하여 상기 절단 예정 라인을 따라 개질 영역들을 형성하는 단계; 및 상기 웨이퍼의 제2 면을 그라인딩하여 상기 웨이퍼를 분할하는 단계;를 포함한다.

Description

웨이퍼 가공방법 및 웨이퍼 가공장치{Wafer processing method and wafer processing apparatus}
본 발명은 웨이퍼를 효과적으로 절단할 수 있는 웨이퍼 가공방법 및 웨이퍼 가공장치에 관한 것이다.
웨이퍼를 절단하여 복수의 칩으로 제작하는 공정에 있어서 최근에는 레이저 빔을 웨이퍼의 내부에 집속시켜 이동함으로써 절단 예정 라인을 따라 개질 영역(modified region)을 형성하고, 이 개질 영역으로부터 크랙을 웨이퍼의 두께 방향으로 소정 깊이로 발생시킨 다음, 패턴층이 형성되지 않은 웨이퍼의 일면을 소정 두께로 그라인딩함으로써 웨이퍼를 절단하는 방법이 각광을 받고 있다. 그러나, 이러한 방법으로는 패턴층에 저유전율 물질층 및 금속층이 포함된 웨이퍼를 용이하게 절단하기가 어렵고, 이에 따라 수율이 떨어지는 문제가 있다.
본 발명의 예시적인 실시예는 웨이퍼를 효과적으로 절단할 수 있는 웨이퍼 가공방법 및 웨이퍼 가공장치를 제공한다.
본 발명의 일 측면에 있어서,
제1 면에 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩으로 제작하는 웨이퍼의 가공방법에 있어서,
제1 레이저 빔을 상기 웨이퍼의 제1 면에 조사하여 절단 예정 라인을 따라 그루브들을 형성하는 단계:
제2 레이저 빔을 상기 제1 면의 반대면인 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 조사하여 상기 절단 예정 라인을 따라 개질 영역들을 형성하는 단계; 및
상기 웨이퍼의 제2 면을 그라인딩하여 상기 웨이퍼를 분할하는 단계;를 포함하는 웨이퍼의 가공방법이 제공된다.
상기 웨이퍼는 반도체 웨이퍼를 포함할 수 있다. 상기 패턴층은 실리콘 산화물 보다 낮은 유전율을 가지는 저유전율 물질층 및 금속층을 포함할 수 있다.
상기 웨이퍼의 제1 면에 상기 그루브들을 형성하는 단계는, 상기 제1 레이저 빔을 상기 패턴층에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 그루브들을 상기 패턴층의 표면으로부터 소정 깊이로 형성하는 단계를 포함할 수 있다.
상기 패턴층에 조사되는 상기 제1 레이저 빔은 위치에 따라 균일한 세기를 가지는 플랫 탑(flat top) 형태를 가질 수 있다. 상기 그루브들 바닥면의 평균 거칠기는 10㎛ 이하가 될 수 있다.
상기 제1 레이저 빔은 수ns 이하의 펄스폭을 가질 수 있다. 예를 들면, 상기 제1 레이저 빔은 5ns 이하의 펄스폭을 가질 수 있다.
상기 웨이퍼의 가공방법은 상기 그루브들을 형성하기 전에, 상기 웨이퍼의 제1 면에 상기 패턴층을 덮도록 보호층을 형성하는 단계; 및 상기 그루브들을 형성한 다음, 상기 보호층을 제거하는 단계;를 더 포함할 수 있다.
상기 웨이퍼의 내부에 상기 개질 영역들을 형성하는 단계는 상기 제2 레이저 빔을 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 개질 영역들을 상기 웨이퍼의 제2 면으로부터 소정 깊이로 형성하는 단계를 포함할 수 있다.
상기 제2 레이저 빔은 펄스 폭이 1㎲ 이하이고, 집광점에서의 피크 파워 밀도가 1×108 (W/cm2) 이상이 될 수 있다.
상기 제2 레이저 빔의 집속 위치를 상기 웨이퍼의 두께 방향에 따라 조절하여 상기 개질 영역들을 상기 그루브들에 인접하게 형성할 수 있다.
상기 웨이퍼의 제2 면을 그라인딩하는 단계는 상기 웨이퍼의 제2 면이 상기개질 영역들에 인접할 때까지 상기 웨이퍼의 제2 면을 그라인딩하는 단계를 포함할 수 있다.
상기 웨이퍼를 분할하여 상기 복수의 칩을 제작하는 단계는, 상기 그라인딩된 웨이퍼를 신축성이 있는 가공용 테이프에 부착하는 단계; 및 상기 가공용 테이프를 신장시켜 상기 웨이퍼를 상기 복수의 칩으로 분할하는 단계;를 포함할 수 있다.
다른 측면에 있어서,
제1 면에 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩으로 제작하는 웨이퍼의 가공장치에 있어서,
제1 레이저 빔을 상기 웨이퍼의 제1 면에 조사하여 절단 예정 라인을 따라 그루브들을 형성하는 제1 레이저 가공 유닛:
제2 레이저 빔을 상기 제1 면의 반대면인 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 조사하여 상기 절단 예정 라인을 따라 개질 영역들을 형성하는 제2 레이저 가공 유닛; 및
상기 웨이퍼의 제2 면을 소정 깊이로 그라인딩하는 그라인딩 유닛;을 포함하는 웨이퍼의 가공장치가 개시된다.
상기 웨이퍼는 반도체 웨이퍼를 포함할 수 있다. 상기 패턴층은 실리콘 산화물 보다 낮은 유전율을 가지는 저유전율 물질층 및 금속층을 포함할 수 있다.
상기 제1 레이저 가공 유닛은 상기 제1 레이저 빔을 상기 패턴층에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 그루브들을 상기 패턴층의 표면으로부터 소정 깊이로 형성할 수 있다.
상기 패턴층에 조사되는 상기 제1 레이저 빔은 위치에 따라 균일한 세기를 가지는 플랫 탑 형태를 가질 수 있다. 상기 그루브들 바닥면의 평균 거칠기는 10㎛ 이하가 될 수 있다.
상기 제1 레이저 빔은 수ns 이하의 펄스폭을 가질 수 있다. 예를 들면, 상기 제1 레이저 빔은 5ns 이하의 펄스폭을 가질 수 있다.
상기 웨이퍼의 가공장치는, 상기 그루브들을 형성하기 전에, 상기 웨이퍼의 제1 면에 상기 패턴층을 덮도록 보호층을 형성하는 보호액 도포 유닛; 및 상기 그루브들을 형성한 다음, 상기 보호층을 제거하는 세정 유닛;를 더 포함할 수 있다.
상기 제2 레이저 가공 유닛은 상기 제2 레이저 빔을 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 개질 영역들을 상기 웨이퍼의 제2 면으로부터 소정 깊이로 형성할 수 있다.
상기 제2 레이저 빔은 펄스 폭이 1㎲ 이하이고, 집광점에서의 피크 파워 밀도가 1×108 (W/cm2) 이상이 될 수 있다.
상기 제2 레이저 가공유닛은 상기 제2 레이저 빔의 집속 위치를 상기 웨이퍼의 두께 방향에 따라 조절하여 상기 개질 영역들을 상기 그루브들에 인접하게 형성할 수 있다.
상기 그라인딩 유닛은 상기 웨이퍼의 제2 면이 상기 개질 영역들에 인접할 때까지 상기 웨이퍼의 제2 면을 그라인딩할 수 있다.
상기 웨이퍼의 가공장치는 상기 그라인딩된 웨이퍼를 분할하여 상기 복수의 칩으로 분할하는 분할 유닛을 더 포함할 수 있다. 상기 분할 유닛은 신축성을 이용하여 상기 그라인딩된 웨이퍼를 상기 복수의칩으로 분할하는 가공용 테이프를 포함할 수 있다.
본 발명의 실시예에 따르면, 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩을 제작하는데 있어서, 패턴층이 형성된 웨이퍼의 제1 면에 레이저 그루빙 공정에 의해 그루브들을 형성하고, 웨이퍼의 제2 면을 통해 웨이퍼의 내부에 레이저 가공을 수행하여 개질 영역들을 형성한 다음, 웨이퍼를 소정 두께로 그라인딩함으로써 웨이퍼를 복수의 칩으로 분할할 수 있다. 이에 따라, 취약한 특성을 가지는 저유전율 물질층과 큰 연성을 가지는 금속층을 포함하는 패턴층이 형성된 웨이퍼도 용이하게 절단하여 복수의 칩들을 원하는 형태로 정확하게 제작할 수 있다.
도 1은 분할하고자 하는 웨이퍼의 평면을 도시한 것이다.
도 2는 도 1의 II-II' 선을 따라 본 단면도이다.
도 3 내지 도 16은 본 발명의 예시적인 실시예에 따른 웨이퍼의 가공방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 분할하고자 하는 웨이퍼(W)의 평면을 도시한 것이다. 그리고, 도 2는 도 1의 II-II' 선을 따라 본 단면도이다.
도 1을 참조하면, 웨이퍼(W) 상에는 웨이퍼(W)의 분할을 위한 복수의 절단 예정 라인이 설정되어 있다. 이러한 웨이퍼(W)는 후술하는 제2 레이저 빔(도 11의 L2)에 대해 투과성이 있는 물질을 포함할 수 있다. 여기서, 웨이퍼(W)로는 통상적으로 반도체 웨이퍼가 사용될 수 있다. 예를 들면, 웨이퍼(W)로는 실리콘 웨이퍼가 사용될 수 있다. 하지만, 본 실시예는 이에 한정되는 것은 아니며, 이외에도 웨이퍼(W)로 사파이어 웨이퍼, SiC 웨이퍼, GaAs 웨이퍼 등과 같은 다양한 재질의 웨이퍼가 사용될 수도 있다. 이러한 웨이퍼(W)는 예를 들면, 대략 500㎛ ~ 800㎛ 정도의 두께를 가질 수 있지만 반드시 이에 한정되는 것은 아니다.
도 2를 참조하면, 웨이퍼(W)는 제1 면(S1, 도 2에서 상면)과 이 제1 면(S1)의 반대면인 제2 면(S2, 도 2에서 하면)을 포함할 수 있다. 웨이퍼(W)의 제1 면(S1)에는 패턴층(110)이 형성되어 있을 수 있다. 패턴층(110)은 다양한 재질의 층들을 포함할 수 있다. 예를 들어, LSI(Large Scale Intergration) 등과 같은 비메모리 계열의 칩들을 제작하고자 하는 경우에 패턴층(110)은 저유전율 물질층(111) 및 금속층(112)을 포함할 수 있다.
저유전율(low-k dielectric) 물질층(111)은 실리콘 산화물보다 낮은 유전율을 가지는 물질층을 의미하는 것으로, 통상적으로 반도체의 고집적화에 따른 층간 절연 물질층으로 많이 사용되고 있다. 이러한 저유전율 물질층은 외부 충격에 잘 부서지는 취약한 특성을 가질 수 있다.
금속층(112)은 일반적으로 반도체 공정에 사용되는 도전성 물질로서 큰 연성(ductility)을 가질 수 있다. 금속층(112)은 예를 들어 Cu, Mo 또는 Au 등을 포함할 수 있으며, 이외에도 다른 다양한 도전성이 우수한 금속 물질을 포함할 수 있다.
패턴층(110)은 제작하고자 하는 칩들(도 16의 C)의 두께에 따라 다양한 두께로 형성될 수 있다. 예를 들면, 패턴층(110)은 대략 10㎛ 정도의 두께를 가질 수 있지만 이에 한정되는 것은 아니다.
한편, 도 2에서는 패턴층(110)이 하나의 저유전율 물질층(111) 및 하나의 금속층(112)을 포함하는 경우가 예시적으로 도시되어 있으나, 이에 한정되지 않고 패턴층(110)은 적어도 하나의 저유전율 물질층(111) 및 적어도 하나의 금속층(112)을 포함할 수도 있다. 또한, 패턴층(110)은 전술한 저유전율 물질층(111)과 금속층(112) 외에도 다른 다양한 재질의 층들을 더 포함할 수도 있다. 도 2에는 저유전율 물질층(111)의 상면에 금속층(112)이 형성되는 경우가 예시적으로 도시되어 있으나, 금속층(112)의 상면에 저유전율 물질층(111)이 형성되는 것도 가능한다. 한편, 이상에서는 패턴층(110)이 저유전율 물질층(111)과 금속층(112)을 포함하는 경우가 설명되었으나, 이에 한정되지 않고 이외에도 패턴층(110)은 다른 다양한 재질의 층들을 포함할 수 있다.
도 3 내지 도 16은 본 발명의 예시적인 실시예에 따른 웨이퍼(W)의 가공방법을 설명하기 위한 도면들이다.
도 3에는 웨이퍼(W)가 마운팅 테이프(mounting tape, 210)에 부착된 모습이 도시되어 있다.
도 3을 참조하면, 먼저 분할하고자 하는 웨이퍼(W)를 마운팅 테이프(210)를 부착한다. 여기서, 웨이퍼(W)는 도 1 및 도 2에 도시된 웨이퍼(W)로서, 제1 면(S1)과 이 제1 면(S1)의 반대면인 제2 면(S2)을 포함하고 있으며, 제1 면(S1)에는 패턴층이 형성되어 있다. 한편, 도 3에는 편의상 웨이퍼(W)의 제1 면(S1)에 형성된 패턴층은 도시되지 않았으며, 이는 이하의 도면들에서도 동일하다. 마운팅 테이프(210)는 제1 링 프레임(ring frame, 410)에 장착될 수 있으며, 이러한 마운팅 테이프(210)에 웨이퍼(W)의 제2 면(S2)이 부착되어 있다. 이에 따라, 패턴층이 형성된 웨이퍼(W)의 제1 면(S1)이 외부로 노출될 수 있다.
도 4에는 웨이퍼(W)의 제1 면(S1)에 보호층(550)이 형성되는 모습이 도시되어 있다.
도 4를 참조하면, 패턴층이 형성된 웨이퍼(W)의 제1 면(S1)에 보호층(550)을 형성한다. 이 보호층(550)은 후술하는 레이저 그루빙 공정에 의해 웨이퍼(W)의 제1 면(S1)에 형성된 패턴층이 손상되는 것을 방지하기 위한 것이다. 이러한 보호층(550)은 보호액 도포 유닛(500)이 웨이퍼(W)의 제1 면(S1)에 보호액(510)을 도포함으로써 형성될 수 있다. 구체적으로, 마운팅 테이프(220)에 부착된 웨이퍼(W)를 제1 척테이블(chuck table, 810) 상에 적재한 다음, 이 제1 척테이블(810)을 회전시킨다. 그리고, 웨이퍼(W)의 상부에 보호액 도포 유닛(500)을 마련한 다음, 보호액 도포 유닛(500)이 회전하는 웨이퍼(W) 제1 면(S1)에 보호액(510)을 도포하게 되면, 웨이퍼(W)의 제1 면(S1)에는 패턴층을 덮도록 보호층(550)이 형성될 수 있다. 이러한 보호층(550)은 예를 들면, 수용성 폴리머를 포함할 수 있지만 이에 한정되는 것은 아니다.
도 5에는 웨이퍼(W)의 제1 면(S1)에 레이저 그루빙 공정을 수행하여 그루부들(310)을 형성하는 모습이 도시되어 있다. 그리고, 도 6에는 도 5에 도시된 그루브들(310)이 확대되어 도시되어 있다.
도 5 및 도 6을 참조하면, 패턴층(110) 및 보호층(550)이 형성된 웨이퍼(W)의 제1 면(S1)에 레이저 그루빙 공정(laser grooving process)을 수행한다. 웨이퍼(W)의 제1 면(S1)에 전술한 바와 같은 저유전율 물질층(111)이 형성된 경우에는 블레이드(blade) 등과 같은 기계적 장치를 이용하여 그루빙 공정을 수행하는 경우에는 저유전율 물질층(111)은 취약한 특성으로 인해 손상될 염려가 있다. 이에 따라, 본 실시예에서는 웨이퍼(W)의 제1 면(S1)에 제1 레이저 빔(L1)을 이용한 레이저 그루빙 공정을 수행할 수 있다.
구체적으로, 제1 면(S1)에 보호층(550)이 형성된 웨이퍼(W)를 제2 척테이블(820) 상에 적재한다. 여기서, 웨이퍼(W)는 제2 면(S2)이 제2 척테이블(820)과 마주 보도록 적재된다. 그리고, 웨이퍼(W)의 상부에 제1 레이저 가공 유닛(910)을 마련한 다음, 이 제1 레이저 가공 유닛(910)으로부터 웨이퍼(W)의 제1 면(S1)에 제1 레이저 빔(L1)을 조사한다. 여기서, 제1 레이저 빔(L1)은 웨이퍼(W)의 제1 면(S1)에 형성된 패턴층(110)에 집속될 수 있으며, 이렇게 집속된 제1 레이저 빔(L1)은 절단 예정 라인을 따라 이동하면서 웨이퍼(W)의 제1 면(S1)을 스캔하게 된다. 이에 따라, 웨이퍼(W)의 제1 면(S1)에서는 그루브들(310)이 소정 깊이로 형성될 수 있다.
제1 레이저 가공 유닛(910)은 제1 레이저 빔(L1)을 방출하는 레이저 광원(미도시)과, 이 레이저 광원으로부터 방출되는 제1 레이저 빔(L1)의 진행 경로 상에 마련되어 제1 레이저 빔(L1)을 웨이퍼(W)의 패턴층(110)에 조사하는 광학 시스템(미도시)을 포함할 수 있다. 여기서, 레이저 광원은 다양한 범위의 파장을 가지는 펄스형의 제1 레이저 빔(L1)을 방출할 수 있다. 레이저 그루빙 공정에 사용되는 제1 레이저 빔(L1)은 웨이퍼(W)의 분할에 의해 제작되는 칩들(도 16의 C)의 강도를 고려하여 예를 들면, 대략 수 ns 이하의 펄스폭을 가질 수 있다.
웨이퍼(W)가 분할되어 제작되는 칩들(C)의 다이 전단 강도(die shear strength)는 통상적으로 대략 350MPa 이상이 될 것을 요구하고 있다. 이러한 칩들(C)의 다이 전단 강도는 레이저 그루빙 공정에 사용되는 제1 레이저 빔(L1)의 펄스폭과 밀접한 관련이 있을 수 있다.
다이 전단 강도의 저하는 레이저 가공에서 발생되는 열영향부(HAZ; Heat Affected Zone)의 마이크로 크랙(micro crack) 및 잔류 응력(residual stress)에 기인할 수 있으며, 이러한 열적 영향을 줄이기 위해서 재료와 레이저 사이의 반응 시간을 최소화할 수 있는 짧은 펄스폭의 레이저 빔이 사용되는 것이 유리하다.
전술한 레이저 그루빙 공정을 다음과 같은 조건들로 실험하였다. 첫째, 100fs의 펄스폭, 1W의 평균 출력 및 100kHz의 주파수를 가지는 펄스형 레이저 빔을 이용하여 그루빙 공정을 수행하여 100㎛ 두께의 칩을 제작한 경우에 칩의 다이 전단 강도는 대략 600MPa 이었다. 둘째, 15ps의 펄스폭, 10W의 평균 출력 및 1MHz의 주파수를 가지는 펄스형 레이저 빔을 이용하여 그루빙 공정을 수행하여 100㎛ 두께의 칩을 제작한 경우에 칩의 다이 전단 강도는 대략 500MPa 이었다. 셋째, 5ns의 펄스폭, 20W의 평균 출력 및 200kHz의 주파수를 가지는 펄스형 레이저 빔을 이용하여 그루빙 공정을 수행하여 100㎛ 두께의 칩을 제작한 경우에 칩의 다이 전단 강도는 대략 450MPa 이었다. 이러한 결과들은 레이저 빔의 파장이 1064nm, 532nm, 355nm 등의 다양한 파장 범위에서 비슷하였다. 이러한 결과로부터 본 실시예에 따른 레이저 그루빙 공정에서는 제1 레이저 빔(L1)이 수 ns 이하 (보다 구체적으로는 대략 5ns 이하)가 되는 경우에 100㎛ 정도의 두께의 칩이 적절한 다이 전단 강도를 가질 수 있음을 알 수 있다.
한편, 이상에서는 레이저 그루빙 공정이 대략 100㎛ 정도의 두께의 칩들(C)에 적용되는 경우가 설명되었으나, 이는 단지 예시적인 것으로 이외에도 다양한 두께의 칩들(C)을 제작하는데 전술한 레이저 그루빙 공정이 적용될 수 있다.
저유전율 물질층(111) 및 금속층(112)을 포함하는 패턴층(110)은 통상적으로 대략 10㎛ 정도의 두께를 가질 수 있으며, 이 경우 레이저 그루빙 공정에 의해 웨이퍼(W)의 제1 면(S1)에 형성되는 그루브들(310)은 대략 10㎛ 정도의 깊이를 가지는 것이 이상적이다. 그러나, 레이저 그루빙 공정에 의해 형성되는 그루브(310) 바닥면의 평균 거칠기(Ra)가 후술하는 바와 같이 대략 10㎛ 정도가 될 수 있다는 점을 고려하면 웨이퍼(W)의 제1 면(S1)에 형성되는 그루브들(310)은 대략 20㎛ 정도의 깊이로 형성되는 것이 바람직하다.
도 7은 가운데 부분에서 가장 높은 세기를 가지는 가우시안 형태의 레이저 빔을 이용하여 레이저 그루빙 공정을 수행했을 경우 웨이퍼(W)의 제1 면(S1)에 형성된 그루브(310)의 바닥면 프로파일을 절단 예정 라인을 따라 도시한 것이다. 도 7을 참조하면, 가우시안 형태의 레이저 빔을 이용하여 그루브(310)를 형성하게 되면 그루브(310)의 깊이가 균일하지 못하며, 이 경우 그루브(310) 깊이의 최대 편차(△h)는 수십 ㎛ 이상이 될 수 있다. 따라서, 균일한 깊이의 그루브(310) 형성을 위해서는 위치에 따라 균일한 세기를 가지는 플랫 탑(flat top) 형태의 레이저 빔이 사용되는 것이 바람직하다. 이에 따라, 본 실시예에서는 레이저 그루빙 공정을 수행하는 제1 레이저 빔(L1)으로 플랫 탑 형태의 레이저 빔이 사용될 수 있다. 이 경우, 제1 레이저 빔(L1)에 의해 형성되는 그루브(310) 바닥면의 평균 거철기(Ra)는 대략 10㎛ 정도가 될 수 있다.
도 8에는 웨이퍼(W)의 제1 면(S1)에 형성된 보호층(550)을 제거하는 모습이도시되어 있다.
도 8을 참조하면, 웨이퍼(W)의 제1 면(S1)에 레이저 그루빙 공정을 수행한 다음, 세정 유닛(600)을 이용하여 패턴층(110)을 덮고 있는 보호층(550)을 제거한다. 이러한 보호층(550)은 세정 유닛(600)이 웨이퍼(W)의 제1 면(S1)에 세정액(610)을 도포함으로써 제거될 수 있다. 구체적으로, 마운팅 테이프(210)에 부착된 웨이퍼(W)를 제1 척테이블(810) 상에 적재한 다음, 이 제1 척테이블(810)을 회전시킨다. 그리고, 웨이퍼(W)의 상부에 세정 유닛(600)을 마련한 다음, 이 세정 유닛(600)이 회전하는 웨이퍼(W)의 제1 면(S1)에 세정액(610)을 도포하게 되면, 웨이퍼(W)의 제1 면(S1)에 형성된 패턴층(110)을 덮고 있는 보호층(550)이 용해되어 제거될 수 있다. 보호층(550)이 예를 들어 수용성 폴리머를 포함하는 경우에는 세정액(610)으로는 물이 사용될 수 있지만, 이에 한정되는 것은 아니다.
도 9에는 웨이퍼(W)의 제2 면(S2)에 부착된 마운팅 테이프를 제거하는 모습이 도시되어 있다. 도 9를 참조하면, 웨이퍼(W)의 제1 면(S1)에 형성된 보호층(550)을 제거한 다음에는 웨이퍼(W)의 제2 면(S2)에 부착된 마운팅 테이프(210)를 웨이퍼(W)의 제2 면(S2)으로부터 분리한다.
도 10에는 웨이퍼(W)의 제1 면(S1)에 보호 테이프(220)를 부착하는 모습이 도시되어 있다. 도 10을 참조하면, 레이저 그루빙 공정이 수행된 웨이퍼(W)의 제1 면(S1)에 패턴층(110)을 덮도록 보호 테이프(220)를 부착한다.
도 11에는 웨이퍼(W)의 내부에 레이저 가공을 수행하여 개질 영역들(320)을 형성하는 모습이 도시되어 있다. 그리고, 도 12는 도 11에 도시된 웨이퍼(W) 내부의 개질 영역들(320)을 절단 예정 라인을 따라 확대하여 도시한 것이다.
도 11 및 도 12를 참조하면, 웨이퍼(W)의 내부에 제2 레이저 빔(L2)을 집속시켜 레이저 내부 가공에 의한 개질 영역들(320)을 형성한다. 구체적으로, 웨이퍼(W)를 제2 척테이블 상에 적재한다. 여기서, 웨이퍼(W)는 그루브들(310)이 형성된 제1 면(S1)이 제2 척테이블(820)과 마주 보도록 적재되며, 이에 따라 웨이퍼(W)의 제2 면(S2)이 외부로 노출된다.
이어서, 웨이퍼(W)의 제2 면(S2) 상부에 제2 레이저 가공 유닛(920)을 마련한 다음, 이 제2 레이저 가공 유닛(920)으로부터 제2 레이저 빔(L2)을 웨이퍼(W)의 제2 면(S2)을 통해 웨이퍼(W)의 내부에 조사한다. 여기서, 제2 레이저 빔(L2)은 웨이퍼(W)의 내부에 집속되어 집광점을 형성하게 되며, 이렇게 웨이퍼(W)의 내부에 집속된 제2 레이저 빔(L2)은 절단 예정 라인을 따라 이동하면서 웨이퍼(W)의 내부를 스캔하게 된다.
제2 레이저 가공 유닛(920)은 펄스형의 제2 레이저 빔(L2)을 방출하는 레이저 광원(미도시)과, 이 레이저 광원으로부터 방출되는 제2 레이저 빔(L2)의 진행 경로 상에 마련되어 제2 레이저 빔(L2)을 웨이퍼(W)의 내부에 조사하는 광학 시스템(미도시)을 포함할 수 있다. 여기서, 제2 레이저 빔(L2)은 펄스 폭이 1㎲ 이하인 펄스 형 레이저 빔이 될 수 있다. 예를 들면, 제2 레이저 빔(L2)은 펨토초(fs; femto second) 또는 나노초(nano second) 범위의 펄스 폭을 가질 수 있지만, 반드시 이에 한정되는 것은 아니다. 또한, 제2 레이저 빔(L2)은 웨이퍼(W) 내부의 집광점에서의 피크 파워 밀도가 1×108 (W/cm2) 이상이 될 수 있다. 한편, 제2 레이저 빔(L2)은 예를 들면, 대략 900nm ~ 1700nm 의 파장을 가질 수 있지만 이에 한정되는 것은 아니다.
이와 같은 제2 레이저 빔(L2)을 이용한 웨이퍼(W)의 레이저 내부 가공에서, 도 12에 도시된 바와 같이 웨이퍼(W) 내부의 제2 레이저 빔(L2)이 집속된 지점에서 미세한 보이드(void, 321)가 먼저 생성되고, 이러한 보이드(321)로부터 웨이퍼(W)의 제2 면(S2)쪽 방향으로 대략 수 ㎛ 떨어진 위치에 개질 영역(320)이 형성될 수 있다. 이 경우, 개질 영역(320)은 웨이퍼(W)의 제2 면(S2) 쪽 방향으로 대략 수십 ㎛ 정도의 길이를 가지고 형성될 수 있다. 이러한 보이드(321) 및 개질 영역(320)은 제2 레이저 빔(L2)의 이동에 의해 웨이퍼(W)의 내부에 절단 예정 라인을 따라 복수개로 형성될 수 있다. 따라서, 웨이퍼(W)의 제1 면(S1)에 형성된 그루브(310) 및 웨이퍼(W)의 내부에 형성된 개질 영역들(320)은 절단 예정 라인에 대응하는 위치에 형성될 수 있다. 한편, 도면에는 도시되어 있지 않으나, 미세한 크랙들이 개질 영역(320)으로부터 웨이퍼(W)의 제2 면(S2) 쪽 방향 및 보이드(321)로부터 웨이퍼(W)의 제1 면(S1) 쪽 방향으로 수십 ㎛ 정도의 길이를 가지고 연장되어 형성될 수 있다.
이와 같은 제2 레이저 빔(L2)을 이용한 웨이퍼(W)의 레이저 내부 가공에서는 전술한 바와 같이 보이드(321)가 먼저 생성된 후, 개질 영역(322)이 형성되는 특성을 가지고 있다. 따라서, 웨이퍼(W)의 내부에서 제2 레이저 빔(L2)이 집속되는 지점에서 어떤 방해물로 인해 보이드(321)가 생성되지 않는 경우에는 개질 영역(322)도 형성될 수 없다.
도 13은 제1 레이저 빔(L1)을 이용하여 웨이퍼(W)의 제1면에 레이저 그루빙 공정을 수행한 다음, 제2 레이저 빔(L2)을 이용하여 웨이퍼(W)의 레이저 내부 가공을 수행한 경우에 웨이퍼(W)를 절단 예정 라인을 따라 절단한 모습의 일 례를 도시한 것이다.
도 13을 참조하면, 제1 레이저 빔(L1)을 이용한 레이저 그루빙 공정에 의해 웨이퍼(W)의 제1 면(S1)에는 그루브(310)가 절단 예정 라인을 따라 불균일한 깊이를 가지고 형성될 수 있다. 따라서, 이러한 불균일한 깊이의 그루브(310)에 의해 웨이퍼(W)의 내부에 제2 레이저 빔(L2)이 집속되는 지점이 방해를 받게 되면 보이드(321) 및 개질 영역(322)이 형성되지 않음으로써 내부 가공이 되지 않는 영역들(320')이 발생할 수 있다. 또한, 이를 방지하기 위해 그루브(310)와 개질 영역들(320) 사이의 간격을 너무 크게 하면 개절 영역들(320) 및 보이드(321)에서 연장되는 크랙들이 그루브(310)와 만나지 못하게 됨으로써 웨이퍼(W)를 분할하기가 어려운 문제가 발생될 수 있다.
이에 따라, 본 실시예에서는 웨이퍼(W) 내부에서 제2 레이저 빔(L2)이 집속되는 지점을 웨이퍼(W)의 두께 방향에 따라 정확하게 조절하여 개질 영역들(320)을 그루브들(310)에 인접하게 형성하는 것이 바람직하다. 보다 구체적으로는, 제1 레이저 빔(L1)의 레이저 그루빙 가공에 의해 형성된 그루브(310) 깊이의 최대 편차가 적어도 제2 레이저 빔(L2)의 레이저 내부 가공에 의해 발생되는 크랙의 길이보다 적게 하는 것이 바람직하며, 제2 레이저 빔(L2)이 웨이퍼(W)의 내부에 집속되는 지점은 그루브(310)의 최대 깊이 지점 보다 더 웨이퍼(W)의 내측에 형성되는 것이 바람직하다.
한편, 이상에서는 웨이퍼(W)의 내부에 제2 레이저 빔(L2)을 집속하여 웨이퍼(W)의 두께 방향을 따라 하나의 개질 영역(320)을 형성하는 경우가 설명되었다. 하지만, 이는 단지 예시적인 것으로 제작하고자 하는 칩(C)의 두께에 의존하여 웨이퍼(W)의 두께 방향을 따라 복수개의 개질 영역(320)을 형성할 수도 있다.
도 14에는 웨이퍼(W)의 제2 면(S2)을 그라인딩하는 모습이 도시되어 있다.
도 14를 참조하면, 웨이퍼(W)의 제2 면(S2)을 그라인딩하여 웨이퍼(W)를 소정 두께로 가공한다. 여기서, 웨이퍼(W)는 예를 들면 대략 100㎛ 이하의 두께로 가공될 수 있지만, 이에 한정되는 것은 아니다. 구체적으로, 먼저 웨이퍼(W)의 제2 면(S2) 상부에 그라인딩 유닛(700)을 마련한 다음, 이 그라인딩 유닛(700)을 이용하여 웨이퍼(W)의 제2 면(S2)을 소정 깊이로 그라인딩한다. 웨이퍼(W)의 제2 면(S2)은 웨이퍼(W)의 내부에 형성된 개질 영역(320)에 인접할 때까지 그라인딩 될 수 있다. 보다 구체적으로는, 그라인딩된 웨이퍼(W)의 제2 면(S2)은 개질 영역(320)으로부터 연장된 크랙들과 연결되거나 또는 이 크랙들에 매우 인접하게 위치할 수 있다.
도 15에는 웨이퍼(W)의 제1 면(S1)에 부착된 보호 테이프(220)를 제거하는 모습이 도시되어 있다.
도 15를 참조하면, 웨이퍼(W)의 제1 면(S1)에 부착된 보호 테이프(220)를 제거한다. 그리고, 그라인딩된 웨이퍼(W)를 제2 링 프레임(420)에 장착된 가공용 테이프(230) 상에 부착한다. 여기서, 그라인딩된 웨이퍼(W)의 제2 면(S2)이 가공용 테이프(230)에 부착된다. 이러한 가공용 테이프(230)는 소정 두께로 그라인딩된 웨이퍼(W)를 최종적으로 분할하는 분할 유닛으로서 역할을 할 수 있다. 이를 위해, 가공용 테이프(230)는 신축성을 가지는 물질을 포함할 수 있다.
도 16에는 웨이퍼(W)를 복수개의 칩(C)으로 분할한 상태가 도시되어 있다.
도 16을 참조하면, 가공용 테이프(230)의 하부에 제3 척 테이블(830)을 마련한 다음, 이 제3 척 테이블(830)을 상방향으로 움직이게 되면 신축성을 가지는 가공용 테이프(230)는 늘어나게 된다. 그리고, 이와 같이 가공용 테이프(230)가 늘어나게 되면 가공용 테이프(230)에 부착된 웨이퍼(W)들은 그루브(310) 및 개질 영역들(320)이 형성된 절단 예정 라인을 경계로 하여 분할됨으로써 복수의 칩(C)으로 w제작될 수 있다.
전술한 바와 같이, 웨이퍼 가공 장치는 제1 레이저 가공 유닛(910), 제2 레이저 가공 유닛(920), 보호액 도포 유닛(500), 세정 유닛(600) 및 그라인딩 유닛(700) 등을 포함할 수 있다. 여기서, 웨이퍼 가공 장치를 구성하는 유닛들(910,920,500,600,700)이 모두 하나의 시스템 내에 마련되어 있거나 또는 웨이퍼 가공 장치를 구성하는 유닛들(910,920,500,600,700) 중 적어도 일부는 독립적으로 마련될 수 있다.
이상에 살펴본 바와 같이, 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩을 제작하는데 있어서, 패턴층이 형성된 웨이퍼의 제1 면에 레이저 그루빙 공정에 의해 그루브들을 형성하고, 웨이퍼의 제2 면(S2)을 통해 웨이퍼의 내부에 레이저 가공을 수행하여 개질 영역들을 형성한 다음, 웨이퍼를 소정 두께로 그라인딩함으로써 웨이퍼를 복수의 칩으로 분할할 수 있다. 이에 따라, 취약한 특성을 가지는 저유전율 물질층과 큰 연성을 가지는 금속층을 포함하는 패턴층이 형성된 웨이퍼도 용이하게 절단하여 복수의 칩들을 원하는 형태로 정확하게 제작할 수 있다.
W.. 웨이퍼
S1.. 웨이퍼의 제1 면
S2.. 웨이퍼의 제2 면
L1.. 제1 레이저 빔
L2.. 제2 레이저 빔
110.. 패턴층
111.. 저유전율 물질층
112.. 금속층
210.. 마운팅 테이프
220.. 보호 테이프
230.. 가공용 테이프
310.. 그루브
320.. 개질 영역
321.. 보이드(void)
410.. 링 프레임
500.. 보호액 도포유닛
510.. 보호액
550.. 보호층
600.. 세정 유닛
610.. 세정액
700.. 그라인딩 유닛
810, 820,830.. 척 테이블
910.. 제1 레이저 가공 유닛
920.. 제2 레이저 가공 유닛

Claims (29)

  1. 제1 면에 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩으로 제작하는 웨이퍼의 가공방법에 있어서,
    제1 레이저 빔을 상기 웨이퍼의 제1 면에 조사하여 절단 예정 라인을 따라 그루브들을 형성하는 단계:
    제2 레이저 빔을 상기 제1 면의 반대면인 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 조사하여 상기 절단 예정 라인을 따라 개질 영역들을 형성하는 단계; 및
    상기 웨이퍼의 제2 면을 그라인딩하여 상기 웨이퍼를 분할하는 단계;를 포함하는 웨이퍼의 가공방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼는 반도체 웨이퍼를 포함하는 웨이퍼의 가공방법.
  3. 제 1 항에 있어서,
    상기 패턴층은 실리콘 산화물 보다 낮은 유전율을 가지는 저유전율 물질층 및 금속층을 포함하는 웨이퍼의 가공방법.
  4. 제 1 항에 있어서,
    상기 웨이퍼의 제1 면에 상기 그루브들을 형성하는 단계는, 상기 제1 레이저 빔을 상기 패턴층에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 그루브들을 상기 패턴층의 표면으로부터 소정 깊이로 형성하는 단계를 포함하는 웨이퍼의 가공방법.
  5. 제 4 항에 있어서,
    상기 패턴층에 조사되는 상기 제1 레이저 빔은 위치에 따라 균일한 세기를 가지는 플랫 탑(flat top) 형태를 가지는 웨이퍼의 가공방법.
  6. 제 5 항에 있어서,
    상기 그루브들 바닥면의 평균 거칠기는 10㎛ 이하인 웨이퍼의 가공방법.
  7. 제 4 항에 있어서,
    상기 제1 레이저 빔은 수ns 이하의 펄스폭을 가지는 웨이퍼의 가공방법.
  8. 제 7 항에 있어서,
    상기 제1 레이저 빔은 5ns 이하의 펄스폭을 가지는 웨이퍼의 가공방법.
  9. 제 1 항에 있어서,
    상기 그루브들을 형성하기 전에, 상기 웨이퍼의 제1 면에 상기 패턴층을 덮도록 보호층을 형성하는 단계; 및
    상기 그루브들을 형성한 다음, 상기 보호층을 제거하는 단계;를 더 포함하는 웨이퍼의 가공방법.
  10. 제 1 항에 있어서,
    상기 웨이퍼의 내부에 상기 개질 영역들을 형성하는 단계는 상기 제2 레이저 빔을 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 개질 영역들을 상기 웨이퍼의 제2 면으로부터 소정 깊이로 형성하는 단계를 포함하는 웨이퍼의 가공방법.
  11. 제 10 항에 있어서,
    상기 제2 레이저 빔은 펄스 폭이 1㎲ 이하이고, 집광점에서의 피크 파워 밀도가 1×108 (W/cm2) 이상인 웨이퍼의 가공방법.
  12. 제 10 항에 있어서,
    상기 제2 레이저 빔의 집속 위치를 상기 웨이퍼의 두께 방향에 따라 조절하여 상기 개질 영역들을 상기 그루브들에 인접하게 형성하는 웨이퍼의 가공방법.
  13. 제 1 항에 있어서,
    상기 웨이퍼의 제2 면을 그라인딩하는 단계는 상기 웨이퍼의 제2 면이 상기개질 영역들에 인접할 때까지 상기 웨이퍼의 제2 면을 그라인딩하는 단계를 포함하는 웨이퍼의 가공방법.
  14. 제 1 항에 있어서,
    상기 웨이퍼를 분할하여 상기 복수의 칩을 제작하는 단계는,
    상기 그라인딩된 웨이퍼를 신축성이 있는 가공용 테이프에 부착하는 단계; 및
    상기 가공용 테이프를 신장시켜 상기 웨이퍼를 상기 복수의 칩으로 분할하는 단계;를 포함하는 웨이퍼의 가공방법.
  15. 제1 면에 패턴층이 형성된 웨이퍼를 분할하여 복수의 칩으로 제작하는 웨이퍼의 가공장치에 있어서,
    제1 레이저 빔을 상기 웨이퍼의 제1 면에 조사하여 절단 예정 라인을 따라 그루브들을 형성하는 제1 레이저 가공 유닛:
    제2 레이저 빔을 상기 제1 면의 반대면인 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 조사하여 상기 절단 예정 라인을 따라 개질 영역들을 형성하는 제2 레이저 가공 유닛; 및
    상기 웨이퍼의 제2 면을 소정 깊이로 그라인딩하는 그라인딩 유닛;을 포함하는 웨이퍼의 가공장치.
  16. 제 15 항에 있어서,
    상기 웨이퍼는 반도체 웨이퍼를 포함하는 웨이퍼의 가공장치.
  17. 제 15 항에 있어서,
    상기 패턴층은 실리콘 산화물 보다 낮은 유전율을 가지는 저유전율 물질층 및 금속층을 포함하는 웨이퍼의 가공장치.
  18. 제 15 항에 있어서,
    상기 제1 레이저 가공 유닛은 상기 제1 레이저 빔을 상기 패턴층에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 그루브들을 상기 패턴층의 표면으로부터 소정 깊이로 형성하는 웨이퍼의 가공장치.
  19. 제 18 항에 있어서,
    상기 패턴층에 조사되는 상기 제1 레이저 빔은 위치에 따라 균일한 세기를 가지는 플랫 탑 형태를 가지는 웨이퍼의 가공장치.
  20. 제 19 항에 있어서,
    상기 그루브들 바닥면의 평균 거칠기는 10㎛ 이하인 웨이퍼의 가공장치.
  21. 제 18 항에 있어서,
    상기 제1 레이저 빔은 수ns 이하의 펄스폭을 가지는 웨이퍼의 가공장치.
  22. 제 21 항에 있어서,
    상기 제1 레이저 빔은 5ns 이하의 펄스폭을 가지는 웨이퍼의 가공장치.
  23. 제 15 항에 있어서,
    상기 그루브들을 형성하기 전에, 상기 웨이퍼의 제1 면에 상기 패턴층을 덮도록 보호층을 형성하는 보호액 도포 유닛; 및
    상기 그루브들을 형성한 다음, 상기 보호층을 제거하는 세정 유닛;를 더 포함하는 웨이퍼의 가공장치.
  24. 제 15 항에 있어서,
    상기 제2 레이저 가공 유닛은 상기 제2 레이저 빔을 상기 웨이퍼의 제2 면을 통해 상기 웨이퍼의 내부에 집속시켜 상기 절단 예정 라인을 따라 스캔함으로써 상기 개질 영역들을 상기 웨이퍼의 제2 면으로부터 소정 깊이로 형성하는 웨이퍼의 가공장치.
  25. 제 24 항에 있어서,
    상기 제2 레이저 빔은 펄스 폭이 1㎲ 이하이고, 집광점에서의 피크 파워 밀도가 1×108 (W/cm2) 이상인 웨이퍼의 가공장치.
  26. 제 24 항에 있어서,
    상기 제2 레이저 가공유닛은 상기 제2 레이저 빔의 집속 위치를 상기 웨이퍼의 두께 방향에 따라 조절하여 상기 개질 영역들을 상기 그루브들에 인접하게 형성하는 웨이퍼의 가공장치.
  27. 제 15 항에 있어서,
    상기 그라인딩 유닛은 상기 웨이퍼의 제2 면이 상기 개질 영역들에 인접할 때까지 상기 웨이퍼의 제2 면을 그라인딩하는 웨이퍼의 가공장치.
  28. 제 15 항에 있어서,
    상기 그라인딩된 웨이퍼를 분할하여 상기 복수의 칩으로 분할하는 분할 유닛을 더 포함하는 웨이퍼의 가공장치.
  29. 제 28 항에 있어서,
    상기 분할 유닛은 신축성을 이용하여 상기 그라인딩된 웨이퍼를 상기 복수의칩으로 분할하는 가공용 테이프를 포함하는 웨이퍼의 가공장치.
KR1020170085928A 2017-07-06 2017-07-06 웨이퍼 가공방법 및 웨이퍼 가공장치 KR101962754B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170085928A KR101962754B1 (ko) 2017-07-06 2017-07-06 웨이퍼 가공방법 및 웨이퍼 가공장치
CN201720931332.0U CN207353224U (zh) 2017-07-06 2017-07-28 晶片加工装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170085928A KR101962754B1 (ko) 2017-07-06 2017-07-06 웨이퍼 가공방법 및 웨이퍼 가공장치

Publications (2)

Publication Number Publication Date
KR20190005379A true KR20190005379A (ko) 2019-01-16
KR101962754B1 KR101962754B1 (ko) 2019-03-28

Family

ID=62359589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170085928A KR101962754B1 (ko) 2017-07-06 2017-07-06 웨이퍼 가공방법 및 웨이퍼 가공장치

Country Status (2)

Country Link
KR (1) KR101962754B1 (ko)
CN (1) CN207353224U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111975211A (zh) * 2020-08-24 2020-11-24 松山湖材料实验室 一种晶圆异形结构的激光加工方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378294A (zh) * 2018-10-08 2019-02-22 合肥矽迈微电子科技有限公司 半导体结构的封装方法
CN110091075A (zh) * 2019-05-31 2019-08-06 大族激光科技产业集团股份有限公司 晶圆开槽方法及装置
KR102366381B1 (ko) 2019-11-14 2022-02-25 주식회사 오이솔루션 반도체 웨이퍼를 가공하기 위한 방법
CN111009463B (zh) * 2019-11-22 2022-11-01 中国电子科技集团公司第五十五研究所 一种使SiC芯片激光划片后背面金属整齐分离的方法
CN111029301B (zh) * 2019-11-29 2022-10-28 厦门市三安集成电路有限公司 一种碳化硅基晶圆的加工方法
CN111128879A (zh) * 2019-12-27 2020-05-08 青岛歌尔微电子研究院有限公司 晶圆及其切割方法
KR102152007B1 (ko) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 기판 절단 방법 및 기판 절단 장치
CN111451646A (zh) * 2020-04-24 2020-07-28 苏州镭明激光科技有限公司 一种晶圆激光隐形切割的加工工艺
CN111986986B (zh) * 2020-08-24 2024-05-03 松山湖材料实验室 一种晶圆的剥离方法及剥离装置
KR20230021211A (ko) 2021-08-04 2023-02-14 삼성전자주식회사 가장자리 영역에서 매립 절연 패턴을 포함하는 반도체 칩, 이 칩을 포함하는 반도체 패키지 및 이 칩의 제조 방법
CN114388350B (zh) * 2022-03-23 2022-06-21 湖北三维半导体集成创新中心有限责任公司 一种晶圆清洗方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120043933A (ko) * 2010-10-27 2012-05-07 삼성전자주식회사 반도체 장치의 제조방법
JP2013219115A (ja) * 2012-04-05 2013-10-24 Disco Abrasive Syst Ltd ウェーハの分割方法
KR20160055933A (ko) * 2013-09-19 2016-05-18 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 후면 및 전면으로부터의 웨이퍼 다이싱
JP2017045965A (ja) * 2015-08-28 2017-03-02 株式会社ディスコ ウェーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120043933A (ko) * 2010-10-27 2012-05-07 삼성전자주식회사 반도체 장치의 제조방법
JP2013219115A (ja) * 2012-04-05 2013-10-24 Disco Abrasive Syst Ltd ウェーハの分割方法
KR20160055933A (ko) * 2013-09-19 2016-05-18 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 후면 및 전면으로부터의 웨이퍼 다이싱
JP2017045965A (ja) * 2015-08-28 2017-03-02 株式会社ディスコ ウェーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111975211A (zh) * 2020-08-24 2020-11-24 松山湖材料实验室 一种晶圆异形结构的激光加工方法

Also Published As

Publication number Publication date
CN207353224U (zh) 2018-05-11
KR101962754B1 (ko) 2019-03-28

Similar Documents

Publication Publication Date Title
KR101962754B1 (ko) 웨이퍼 가공방법 및 웨이퍼 가공장치
US10144088B2 (en) Method and apparatus for laser processing of silicon by filamentation of burst ultrafast laser pulses
KR101754186B1 (ko) 취성 재료의 레이저 싱귤레이션을 위한 개선된 방법 및 장치
US7134943B2 (en) Wafer processing method
US7585751B2 (en) Wafer dividing method using laser beam with an annular spot
EP1389158B1 (en) Dual laser cutting of wafers
EP3292941A1 (en) Method for non-ablative and/or photo acoustic compression machining a transparent target
TW201712747A (zh) 晶圓的加工方法
JP2008066751A (ja) 半導体ウェハを個々分割するための装置および方法
CN105810633B (zh) 晶片的加工方法
TW201143947A (en) Laser machining and scribing systems and methods
JP5090897B2 (ja) ウェーハの分割方法
JP2006305586A (ja) 板状体切断方法並びにレーザ加工装置
US20140206177A1 (en) Wafer processing method
US20070287266A1 (en) Method of cutting and machining a silicon wafer
US10134681B2 (en) Laser processing method for cutting semiconductor wafer having metal layer formed thereon and laser processing device
Domke et al. Ultrafast-laser dicing of thin silicon wafers: strategies to improve front-and backside breaking strength
US9455149B2 (en) Plate-like object processing method
US11195757B2 (en) Wafer processing method
JP2006186263A (ja) 被加工物保持装置
KR20210073374A (ko) 웨이퍼 가공방법
US20240082951A1 (en) Laser processing machine
Mohammad Nazri et al. 3-pass and 5-pass laser grooving & die strength characterization for reinforced internal low-k 55nm node wafer structure via heat-treatment process
TW202022938A (zh) 抑制缺陷的開槽方式
JP2024025991A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right