KR20120036986A - 최적의 로컬 오실레이터 훈련 소스를 선택하기 위한 시스템 및 방법 - Google Patents

최적의 로컬 오실레이터 훈련 소스를 선택하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20120036986A
KR20120036986A KR1020127001490A KR20127001490A KR20120036986A KR 20120036986 A KR20120036986 A KR 20120036986A KR 1020127001490 A KR1020127001490 A KR 1020127001490A KR 20127001490 A KR20127001490 A KR 20127001490A KR 20120036986 A KR20120036986 A KR 20120036986A
Authority
KR
South Korea
Prior art keywords
signal
signals
accurate
information
frequency
Prior art date
Application number
KR1020127001490A
Other languages
English (en)
Other versions
KR101699996B1 (ko
Inventor
러셀 스마일리
찰스 니콜스
Original Assignee
록스타 비드코, 엘피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 록스타 비드코, 엘피 filed Critical 록스타 비드코, 엘피
Publication of KR20120036986A publication Critical patent/KR20120036986A/ko
Application granted granted Critical
Publication of KR101699996B1 publication Critical patent/KR101699996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

타이밍 정보, 주파수 정보, 위상 정보, 및 그 조합들을 포함하는 제1 신호를 생성하도록 구성된 로컬 오실레이터(LO)를 구비하는 디바이스가 제공된다. 디바이스는 또한 적어도 2개의 입력을 포함하는 우선순위화기를 포함하며, 각 입력은 타이밍 정보, 주파수 정보, 위상 정보 및 그 조합들을 포함하는 각각의 제2 신호를 수신하도록 구성된다. 우선순위화기는 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 제2 신호와 관련하여 적어도 2개의 제2 신호들 중 적어도 하나의 제2 신호의 정확도를 결정하도록 구성된다. 우선순위화기는 또한 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하도록 구성된다. LO는 적어도 2개의 제2 신호들의 순서에 기초하여, 디바이스에 가용한 가장 정확한 제2 신호에 대한 LO의 오프셋 에러를 정정하도록 훈련된다.

Description

최적의 로컬 오실레이터 훈련 소스를 선택하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR SELECTING OPTIMUM LOCAL OSCILLATOR DISCIPLINE SOURCE}
본 발명은 로컬 오실레이터의 타이밍 및/또는 주파수 값을 훈련시키는 것에 관한 것이다.
일부 네트워크들에서, 네트워크의 네트워크 노드는 그 네트워크 노드에서 타이밍 목적들에 이용되는 로컬 오실레이터(LO)를 가질 수 있다. 네트워크 노드의 비용을 줄이기 위해, LO는 타이밍 신호를 네트워크에 제공하는 마스터 타이밍 기준 소스만큼 정확하지 않을 수 있다.
네트워크 노드의 LO는 외부 타이밍 기준 소스에 의해 훈련되어, 시간에 걸쳐 발생하는 오프셋 에러들을 정정할 수 있다.
하나의 단일 마스터 타이밍 기준 소스가 LO를 훈련시키는데 이용되는 경우에, 일부 이유로 인해 마스터 기준 소스가 정확하지 않거나, 예를 들면 GPS 신호가 타이밍 기준 소스로 이용되고 GPS 록이 손실된 경우에 마스터 기준이 로컬 오실레이터를 훈련시키는데 이용될 수 없거나, 또는 네트워크 고장은 네트워크 마스터 타이밍 기준이 가용하지 않다는 것을 의미한다면, 네트워크 노드의 로컬 타이밍 신호에 종속되는 네트워크 노드 및 임의의 다른 노드들의 성능이 손상될 수 있다. 일단 마스터 기준이 가용하지 않는다면, 그리고 어떠한 가용한 대안 기준도 없으므로, 네트워크 노드의 타이밍을 정정하거나 리셋하는데 인적 개입이 요구될 수 있다. 그러나, 인적 개입은 구현하는데 시간 소비적이고 비용이 많이 들 수 있다.
본 발명의 하나의 양태에 따르면, 타이밍 정보, 주파수 정보, 위상 정보, 및 그 조합들 중 적어도 하나를 포함하는 제1 신호를 생성하도록 구성된 로컬 오실레이터(LO); 및 적어도 2개의 입력을 포함하는 우선순위화기(prioritizer) ? 각 입력은 타이밍 정보, 주파수 정보, 위상 정보 및 그 조합들 중 적어도 하나를 포함하는 각각의 제2 신호를 수신하도록 구성됨 ? 를 포함하는 디바이스가 제공되고, 우선순위화기는 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 제2 신호와 관련하여 적어도 2개의 제2 신호들 중 적어도 하나의 제2 신호의 정확도를 결정하며, 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하도록 구성되고, LO는 적어도 2개의 제2 신호들의 순서에 기초하여, 디바이스에 가용한 가장 정확한 제2 신호에 대한 LO의 오프셋 에러를 정정하도록 훈련된다.
일부 실시예들에서, 적어도 2개의 제2 신호들 중 제2 신호는 적어도 2개의 제2 신호들을 순서화할 목적으로 할당된 가장 정확한 제2 신호가 되도록 선택된다.
일부 실시예들에서, 할당된 가장 정확한 제2 신호가 가용하지 않은 경우, 적어도 2개의 제2 신호들의 순서에 기초하여, LO는 디바이스에 가용한 다음으로 가장 정확한 제2 신호에 대해 훈련된다.
일부 실시예들에서, 적어도 2개의 입력들의 각 입력은 a) GPS 타이밍 신호, b) 네트워크 타이밍 신호, c) 네트워크 주파수 신호, d) LO의 수학적 모델로부터 기인하는 신호, e) LO가 할당된 가장 정확한 제2 신호에 의해 훈련되었던 기간으로부터 도출되는 신호, 및 f) 동기화 정보를 포함하는 신호를 포함하는 신호들의 그룹 중 하나인 각각의 제2 신호를 수신하도록 구성된다.
일부 실시예들에서, 네트워크 타이밍 신호는 IEEE 1588을 따른다.
일부 실시예들에서, 네트워크 주파수 신호는 동기형 이더넷 및 적응형 클럭 복원(ACR) 중 적어도 하나를 따른다.
일부 실시예들에서, LO의 수학적 모델은 디바이스에 의해 생성되거나 디바이스에 의해 유지된 것 중 적어도 하나이다.
일부 실시예들에서, 적어도 2개의 입력들 중 각 입력은, 자유 공간; 전기 도관; 및 광학 도관 중 하나를 통해 각각의 제2 신호를 수신하도록 구성된다.
일부 실시예들에서, 적어도 2개의 제2 신호들의 가장 정확한 것으로부터 가장 덜 정확한 것으로의 순서는 제2 신호들에 영향을 미치는 다양한 인자들에 따라 시간에 따라 변경된다.
일부 실시예들에서, 디바이스는, a) 디바이스 외부의 적어도 하나의 소스에 의해 전송된 정보를 수신하는 것 ? 정보는 적어도 두 개의 입력 중 하나의 입력에 각각의 제2 신호를 제공하는 적어도 하나의 소스의 가용성에 관한 것임 ?, 및 b) 적어도 두 개의 입력 중 하나의 입력에게 각각의 제2 신호를 제공하는, 디바이스 외부의 적어도 하나의 소스의 가용성을 검출하는 것 중 적어도 하나를 수행하도록 구성된다.
일부 실시예들에서, 우선순위화기는, 복수의 정정 신호 발생기들 ? 각 정정 신호 발생기는 각 입력과 연관되고, 각 정정 신호 발생기는 제2 신호를 수신하도록 구성되며, 각 정정 신호 발생기는 LO로부터 클럭 신호를 수신하도록 구성되고, 각 정정 신호 발생기는 수신된 입력 및 LO로부터의 클럭 신호의 함수인 정정 신호를 생성하도록 구성됨 ?; 복수의 가산기들 ? 가장 정확한 것으로 할당된 제2 신호를 제외한 각 제2 신호마다 하나의 가산기를 구비하고, 각 가산기는 가장 정확한 것으로 할당된 제2 신호로부터 정정 신호 및 나머지 제2 신호들 중 하나로부터 정정 신호를 수신하도록 구성됨 ?; 및 복수의 가산기들의 출력들을 수신하도록 구성된 정정 신호 선택기 ? 정정 신호 선택기는 가산기들의 출력들의 함수로서 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하도록 더 구성됨 ? 를 더 포함한다.
본 발명의 또 하나의 양태에 따르면, 로컬 오실레이터(LO)가 타이밍 정보, 주파수 정보, 위상 정보, 및 그 조합들 중 적어도 하나를 포함하는 제1 신호를 생성하는 단계; 적어도 2개의 제2 신호들을 수신하는 단계 ? 각 제2 신호는 타이밍 정보, 주파수 정보, 위상 정보 및 그 조합들 중 적어도 하나를 포함하고, 적어도 2개의 제2 신호들 중 적어도 하나는 외부 소스로부터 수신됨 ?; 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 제2 신호와 관련하여 적어도 2개의 제2 신호들 중 적어도 하나의 제2 신호의 정확도를 결정하는 단계; 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하는 단계; 및 적어도 2개의 제2 신호들의 순서에 기초하여, 가용한 가장 정확한 제2 신호에 대한 LO의 오프셋 에러를 정정하도록 LO를 훈련시키는 단계를 포함하는 방법이 제공된다.
일부 실시예들에서, 방법은 적어도 2개의 제2 신호들을 순서화할 목적으로 적어도 2개의 제2 신호들 중 하나의 제2 신호를 할당된 가장 정확한 제2 신호로 선택하는 단계를 더 포함한다.
일부 실시예들에서, 할당된 가장 정확한 제2 신호가 가용하지 않은 경우, 오프셋 에러를 정정하도록 LO을 훈련시키는 단계는, 적어도 2개의 제2 신호들의 순서에 기초하여, 가용한 다음으로 가장 정확한 제2 신호에 대해 오프셋 에러를 정정하도록 LO를 훈련시키는 단계를 포함한다.
일부 실시예들에서, 적어도 2개의 제2 신호들의 각각을 수신하는 단계는, 적어도 2개의 제2 신호들의 각각에 대해, a) GPS 타이밍 신호, b) 네트워크 타이밍 신호, c) 네트워크 주파수 신호, d) LO의 수학적 모델에 기인하는 신호, e) LO가 할당된 가장 정확한 제2 신호에 의해 훈련되었던 기간으로부터 도출된 신호, 및 f) 동기화 정보를 포함하는 신호를 포함하는 신호들의 그룹 중 하나인 각 신호를 수신하는 단계를 포함한다.
일부 실시예들에서, 네트워크 타이밍 신호를 수신하는 단계는 IEEE 1588에 따라 네트워크 타이밍 신호를 수신하는 단계를 포함한다.
일부 실시예들에서, 네트워크 주파수 신호를 수신하는 단계는 동기형 이더넷 및 적응형 클럭 복원(ACR) 중 적어도 하나에 따라 네트워크 주파수 신호를 수신하는 단계를 포함한다.
일부 실시예들에서, 방법은 LO의 수학적 모델을 생성하는 단계, 및 LO의 수학적 모델을 유지하는 단계 중 적어도 하나를 더 포함한다.
일부 실시예들에서, 방법은 a) 적어도 하나의 외부 소스에 의해 전송된 정보를 수신하는 단계 ? 정보는 적어도 2개의 제2 신호들 중 하나의 제2 신호를 제공하는 적어도 하나의 외부 소스의 가용성에 관한 것임 ?; 및 b) 적어도 2개의 제2 신호들 중 하나의 제2 신호를 제공하는 적어도 하나의 외부 디바이스의 가용성을 검출하는 단계 중 적어도 하나를 더 포함한다.
일부 실시예들에서, 방법은 시간에 걸쳐 제2 신호들에게 영향을 미치는 다양한 인자들에 기초하여 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 재순서화하는 단계를 더 포함한다.
본 발명의 다른 양태들 및 특징들은 첨부된 도면들과 함께 본 발명의 특정 실시예들의 이하의 상세한 설명의 검토 시에 본 기술분야의 통상의 기술자들에게 명백하게 될 것이다.
이제, 본 발명의 실시예들은 첨부된 도면들을 참조하여 설명될 것이다.
도 1은 본 발명의 하나의 양태에 따른 방법의 예를 예시하는 플로우차트이다.
도 2는 본 발명의 일부 실시예들이 구현될 수 있는 시스템의 개략도이다.
도 3은 본 발명의 하나의 양태에 따른 슬레이브 디바이스의 예의 개략도이다.
도 4는 본 발명의 하나의 실시예에 따른 유한 상태도이다.
도 5는 본 발명의 하나의 양태에 따른 방법의 또 하나의 예를 예시하는 플로우차트이다.
도 6은 본 발명의 또 하나의 양태에 따른 슬레이브 디바이스의 예의 개략도이다.
네트워크들이 로컬 클럭 소스들을 포함하는 복수의 네트워크 요소들, 예를 들면 복수의 기지국들 또는 네트워크 릴레이들을 구비하는 현재의 구현들에서, 로컬 클럭 소스들 사이에는 어떠한 통신도 없다. 결과적으로, 로컬 클럭 소스들의 다중 리던던시는 클럭들의 전체 네트워크의 동기화 강건성(robustness)을 개선하도록 레버리징되지 않는다.
본 발명은 로컬 오실레이터(LO)가 슬레이브 디바이스에서 시간을 로컬로 유지하는데 이용되는 시스템 및 방법을 기술하고 있고, LO는 복수의 마스터 시간 및/또는 주파수 기준 소스들 중 하나에 대해 정확한 시간을 유지하도록 훈련된다. 일부 실시예들에서, 복수의 마스터 시간 및/또는 주파수 기준 소스들의 하나 이상은 LO보다 더 정확하거나 더 안정적이다. 그러므로, 주요 기준이 가용하지 않은 경우에, LO가 자체적으로 달리 제공할 수 있는 것보다 더 정확한 시간 및/또는 주파수 신호를 제공하기 위해 대안 기준이 LO를 훈련시키는데 이용될 수 있다.
일부 실시예들에서, (1) 더 안정되고 정확한 기준에 의해 훈련되는 동안에 LO에 의해 정확도(주파수 오프셋을 나타냄)가 정확하게 특성화될 수 있고, (2) LO가 더 안정된 기준에 의해 훈련되고 있는 동안에 마스터 시간 및/또는 주파수 기준 소스의 시간 종속적 주파수 안정성이 특성화될 수 있다면, 복수의 마스터 시간 및/또는 주파수 기준들의 하나 이상은 훈련된 LO보다 덜 정확하거나 덜 안정적이다. (1) 및 (2)의 형태로 된 기준 특성화의 이용은 정확도 및 안정성이 기준 소스에서 보상될 수 있게 하고, 주요 기준이 손실된 경우에 이용 가능하게 할 수 있다.
둘 이상의 시간 및/또는 주파수 기준이 가용한 경우에, 시간 및/또는 주파수 기준들 중 하나가 주요 기준으로 선택된다. 주요 기준은 가용한 기준들 중 가장 정확한 것으로 선택된다. 주요 기준은 시스템의 시간 동기화 및/또는 주파수 동조화를 목적으로 하는 한정적인(definitive) 시간 및/또는 주파수 기준인 것으로 간주되는 임의의 시간 및/또는 주파수 소스이다. 다른 시간 및/또는 주파수 기준들은 주요 기준이 가용하지 않는 경우에 이용될 수도 있는 덜 정확한 기준이다. 주요 기준으로 선택되는 마스터 기준 소스는 시시때때로 변경될 수 있다. 예를 들면, 주요 기준이 선택되었던 때에 이전에 가용하지 않았던 새로운 마스터 기준 소스가 현재의 주요 기준보다 더 정확한 것으로 결정된다면, 새로운 마스터 기준이 주요 기준으로 선택되고, 이전 주요 기준은 대안 기준인 것으로 할당된다.
시간 및/또는 주파수 기준들의 하나 이상은 또한 LO를 훈련시킬 때 활용될 수 있는 기준 신호의 위상 성분을 가질 수 있다.
시간 및/또는 주파수 기준은 GPS 소스로부터의 신호, LO의 수학적 모델, 네트워크 시간 기준 소스로부터의 신호, 및/또는 네트워크 주파수 기준 소스로부터의 신호를 포함하나 이들로 제한되지 않는다. 일부 실시예들에서, 시간 및/또는 주파수 신호는 GPS 소스로부터의 신호, 네트워크 시간 기준 소스로부터의 신호, 및 네트워크 주파수 기준 소스로부터의 신호를 가지는 경우에서와 같이, 외부 소스로부터 네트워크 노드에서 수신된다. 일부 실시예들에서, 시간 및/또는 주파수 신호는 LO의 모델의 경우에서와 같이, 네트워크 노드 상에서 생성되거나 유지될 수 있다. 그러나, 이들 예들은 본 발명을 제한하려는 것은 아니다. 예를 들면, LO 모델은 상이한 네트워크 노드에서 생성되거나 유지될 수 있고, 그리고나서 모델에 기초한 결과적인 시간 및/또는 주파수 기준 신호가 LO를 구비하는 네트워크 노드에 송신되는 것이 가능할 수 있다. 시간 및/또는 주파수 기준들은 하나 이상의 링크들을 가지는 2개의 네트워크 노드들 사이에서 시간 정보, 주파수 정보, 위상 정보 또는 그 조합들을 자유 공간(예를 들면, 무선파들), 전기 도관, 광학 도관, 또는 일부 그 조합을 통해 또 하나의 디바이스에 통신할 수 있다.
기준 소스의 추가 예는 네트워크 소스에서의 주파수 및/또는 위상 정확도 및 안정성이 GPS 신호와 같은 가용한 주지된 정확한 기준에 대해 특성화되는 보상된 기준 소스이다. 그러한 특성화된 소스들의 하나 이상의 보상은 주요 기준 소스에 대한 실행가능한 대안들로 만든다.
기준 소스를 보상하는 하나의 예는 위상 정보는 전혀 없지만 주파수가 매우 안정되어 있고 정확한 동기형 이더넷 클럭 신호의 이용이다. GPS 기준과 그러한 소스의 비교는 GPS 기준에 대해 위상 정보가 결정될 수 있게 하고, 결과적으로 동기형 이더넷 클럭 신호는 동기화 어플리케이션들에 이용하기 위해 컬리브레이팅될 수 있다.
네트워크 시간 기준 소스로부터의 신호의 예는 IEEE 1588 지원 네트워크 노드로부터의 타이밍 신호이다. 네트워크 주파수 기준 소스로부터의 신호의 예는 동기형 이더넷 및/또는 ECS(이더넷 클럭 동기화) 지원 네트워크 노드로부터의 주파수 신호이다. 다르게는, 네트워크 주파수 기준 소스로부터의 신호는 적응형 클럭 복원(ACR) 지원 네트워크 노드로부터의 신호이다.
일부 실시예들에서, LO는 LO가 주요 기준 소스에 의해 훈련되었던 기간으로부터 도출된 시간 및/또는 주파수 정보에 기초하여 훈련될 수 있다. 하나의 예가 이하에 설명될 것이다.
본 발명의 일부 실시예들에서, LO를 훈련시키는 것은 주요 기준으로 선택된 시간 및/또는 주파수 기준과 LO의 출력을 비교하여 "정정 인자"를 생성하는 것과 관련된다. 그러면, 정정 인자는 LO를 주요 기준과 순서화시킴으로써 LO에서 오프셋 에러를 정정하는데 이용될 수 있다. LO와 주요 기준의 비교는 사이클 별로 수행될 수 있다. 일부 실시예들에서, 하나의 사이클은 대략 1초이다. 그러나, 본 발명의 실시예들은 사이클 시간이 1초보다 작거나 1초보다 큰 시스템에 적용될 수 있다는 것은 자명하다. 또한, 일부 구현들에서, 사이클 시간은 불규칙적이고 수십 초에서 수 분까지 가변될 수 있다.
LO는 주요 기준이 가용하지 않을 때까지 주요 기준에 의해 계속해서 훈련될 수 있다. 주요 기준이 가용하지 않게 되는 경우에, LO의 훈련은 다음으로 가장 정확한 시간 및/또는 주파수 기준으로서 선택된 대안 기준을 선택함으로써 계속될 수 있다. 이러한 대안 기준이 가용하지 않게 되는 경우에, LO는 다음으로 가장 정확하고 안정된 시간 및/또는 주파수 기준으로 훈련될 수 있고, 가장 덜 정확한 기준이 이용되고 있을 때까지 계속해서 진행될 수 있다.
상기 설명과 관련하여, 유의할 점은, 정확도는 타겟 값으로부터 주파수 또는 위상의 정적 오프셋을 지칭하고 안정성은 타겟 값에 관한 값의 시간 종속적 변동을 지칭한다는 점이다.
일부 실시예들에서, 주요 기준이 LO를 훈련시키는데 이용되고 있는 경우에, 대안 기준들의 각각에 대한 정정 인자가 결정된다. 일부 실시예들에서, 주요 기준이 LO를 훈련시키는데 이용되고 있는 경우에, 모든 대안 기준들의 선택된 서브세트의 각 대안 기준에 대한 정정 인자가 결정된다. 일부 실시예들에서, 주어진 대안 리소스에 대한 정정 인자는 LO의 출력, 주어진 대안 리소스 및 주요 기준의 함수이다.
일부 실시예들에서, 주요 기준이 가용한 경우에, 대안 기준들의 각각에 대해 결정된 정정 인자들은 주요 기준에 기초하여 결정된 정정 인자와 비교된다. 정정 인자들의 이러한 비교는 주요 기준에 기초하여 결정된 정정 인자에 관해 가장 정확하고/안정된 것으로부터 가장 덜 정확하고/안정된 것으로의 대안 기준들의 순서를 결정하는데 이용될 수 있다.
일부 실시예들에서, 대안 기준들의 순서를 결정하는 것은 주요 기준이 가장 정확한 기준으로서 가용한 기간 동안에만 수행된다. 그러한 실시예에서, 주요 기준이 가용하지 않게 되는 경우에, 가장 정확한 대안 기준이 선택되고, 나머지 대안 기준들의 순서는 주요 기준이 아직 가용했던 기간에 기초하여 유지된다.
일부 실시예들에서, 정정 인자들의 결정, 및 대안 기준들의 순서화는 어느 기준이 LO를 훈련하는데 이용되고 있는지에 관계없이 지속적으로 수행된다. 그러한 실시예에서, 주요 기준이 가용하지 않게 되는 경우, 가용한 순서에 기초한 가장 정확한 대안 기준이 LO를 훈련시키도록 선택된다. 선택된 가장 정확한 대안 기준에 대한 정정 인자는 LO의 출력과의 비교에 의해 결정된다.
일부 실시예들에서, 주요 기준이 가용하지 않은 경우, 대안 기준들의 각각에 대해 결정된 정정 인자들은 현재 선택된 가장 정확한 대안 기준 정정 인자와 비교된다. 이러한 비교는 LO를 훈련시키는데 이용되는 현재 선택된 가장 정확한 대안 기준에 대하여 가장 정확한 것으로부터 가장 덜 정확한 것으로의 대안 기준들의 순서를 결정하는데 이용될 수 있다.
일단 기준들의 순서가 결정되고 가용한 가장 정확한 기준, 즉, 주요 기준 또는 주요 기준이 가용하지 않은 경우에 대안 기준 중 어느 하나가 선택되었다면, LO는 선택된 가용한 가장 정확한 기준으로부터 도출된 정정 신호에 기초하여 훈련된다.
일부 실시예들에서, 대안 기준들의 순서는 마스터 기준 소스들에 의해 제공되는 시간 및/또는 주파수 신호에 영향을 미치는 다양한 인자들에 따라 시간에 따라 변경될 수 있다. 인자들은 날씨 및/또는 토폴로지와 같은 환경적 인자들, 모빌리티 인자들, 신호 간섭 및/또는 신뢰성 인자들을 포함하나, 이들로 제한되지 않는다.
일부 실시예들에서, 주파수 기준은 시간 기준으로서 이용하기 위해 평가된다. 주파수 기준의 주파수가 충분히 안정된 경우, 그것은 타이밍 요구조건을 충족시키는데 이용될 수 있다.
이제, 본 발명의 일부 실시예들에 관한 방법의 예는 도 1의 플로우차트를 참조하여 설명될 것이다. 방법의 제1 단계(1-1)는 LO가 시간 정보, 주파수 정보, 위상 정보 또는 그 조합들을 포함하는 제1 신호를 생성하는 것과 관련된다.
제2 단계(1-2)는 시간 정보, 주파수 정보, 위상 정보 또는 그 조합들을 포함하는 적어도 하나의 제2 신호를 수신하는 것과 관련된다. 일부 실시예들에서, 적어도 하나의 제2 신호는 제1 신호보다 더 정확하다. 일부 실시예들에서, 적어도 하나의 타이밍 신호를 수신하는 것은 GPS 타이밍 신호, 네트워크 타이밍 신호 또는 네트워크 주파수 신호 중 임의의 하나 이상의 신호를 수신하는 것을 포함할 수 있다.
제3 단계(1-3)는 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 제2 신호와 관련하여 적어도 2개의 제2 신호들 중 적어도 하나의 정확도를 결정하는 것과 관련된다. 일부 실시예들에서, 적어도 하나의 제2 타이밍 신호의 정확도를 결정하는 것은 디바이스 상에서 발원될 수 있는 시간 및/또는 주파수 신호들뿐만 아니라 외부로부터 LO를 포함하는 디바이스에 수신되었던 시간 및/또는 주파수 신호들의 정확도를 결정하는 것을 포함한다. 디바이스 상에서 발원될 수 있는 신호의 예는 디바이스 상에서 생성되거나 유지되는 LO의 모델에 기초한 시간 및/또는 주파수 신호, 또는 주요 기준에 의해 LO가 훈련되었던 시간의 지속기간에 기초하여 생성되거나 유지되는 시간 및/또는 주파수 신호이다.
제4 단계(1-4)는 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하는 단계와 관련된다. 가장 정확한 시간 및/또는 주파수 신호는 주요 기준으로 지정되고, 나머지 시간 및/또는 주파수 신호들은 주요 기준이 가용하지 않게 된 경우에 다음으로 가장 정확한 신호가 LO를 훈련시키는데 선택되는 방식으로 순서화된다.
일부 실시예들에서, 주요 기준은 시간 및/또는 주파수 신호들의 순서화 전에 지정되고, 그럼으로써 대안 시간 및/또는 주파수 신호들은 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화되며, 여기에서 가장 정확한 것은 주요 기준 후의 가장 정확한 것이다. 일부 실시예들에서, 주요 기준은 소스의 주지된 성능에 기초하여 지정된다. 예를 들면, GPS는 시스템의 기능인 지정된 정확도를 가지는 것으로 알려져 있다. 결과적으로, GPS가 가용하다면, 소스 안정성에 관한 불확실성은 의문의 여지가 없고, 더 나은 소스 안정성을 가지고 있는 가용한 다른 소스가 없는 경우에 그 소스는 주요한 것으로 지정될 수 있다.
주요 기준에 대한 제2의 기준들의 순서화는 주요 기준의 선택에 따른다. 일부 구현들에서, '제2의 주요 기준'은 주요 기준이 가용하지 않는 경우에 제2의 주요 기준이 주요 기준으로 이용되도록 식별될 수 있다. 가능한 제2의 주요 기준으로 간주되는 소스의 성능은, 원래의 주요 기준이 손실된 경우에 시스템이 주요 기준으로 이용하기에 소스가 적합하다는 것을 보장하도록 미리 결정되어야 할 것이다.
제5 단계(1-5)는 적어도 2개의 제2 시간 및/또는 주파수 신호들의 순서에 기초하여, 가용한 가장 정확한 제2 신호에 대한 LO의 오프셋 에러를 정정하도록 LO를 훈련시키는 것과 관련된다.
일부 실시예들에서, 방법은 제2 신호를 제공하는 적어도 하나의 마스터 기준 소스의 가용성에 관해 마스터 기준 소스들 중 적어도 하나에 의해 전송된 정보를 수신하도록 LO가 동작하는 디바이스와 더 관련된다. 일부 실시예들에서, 방법은 디바이스가 시간 및/또는 주파수 신호를 제공하는 적어도 하나의 소스의 가용성을 검출하는 것과 관련된다. 디바이스가 소스들의 가용성을 결정할 수 있는 경우, 특히 그것이 결정될 수 있다면 그리고 주요 신호가 가용하지 않는 때에, 이것은 적절한 제2 신호를 선택하는데 도움을 줄 수 있다.
이제, 본 발명에 따른 방법을 구현하도록 구성된 시스템이 도 2를 참조하여 설명될 것이다. 시스템(100)은 슬레이브 디바이스(150) 및 복수의 마스터 기준 소스들을 포함한다.
마스터 기준 소스는 타이밍 기준 소스 또는 주파수 기준 소스일 수 있고, 이들 중 어느 하나든 소스 신호에 위상 성분을 포함할 수 있다. 도 2에서, 제1 마스터 기준 소스는 위성(120)으로부터 시간 및/또는 주파수 신호를 수신하고 네트워크 노드(160)를 통해 시간 및/또는 주파수 신호를 슬레이브 디바이스(150)에게 포워딩하는 네트워크 클럭(110)이다. 제2 마스터 기준 소스는 GPS 타이밍 정보를 슬레이브 디바이스(150)에게 직접 제공하는 위성(120)이다. 일부 실시예들에서, 타이밍 및/또는 주파수 신호들을 제공하는데 둘 이상의 위성이 가용할 수 있다. 제3 마스터 기준 소스는 시간 및/또는 주파수 신호를 네트워크 노드들(142, 144, 146)을 통해 슬레이브 디바이스(150)에게 송신하는 네트워크 클럭(140)이다. 제4 마스터 기준 소스는 기지국(BTS, 135)을 통해 기준 신호를 슬레이브 디바이스(150)에게 송신하는 네트워크 클럭(130)이다. 제5 마스터 기준 소스는 무선 모바일 디바이스(170)를 릴레이로서 이용하여, 기준 신호를 BTS(180)를 통해 슬레이브 디바이스(150)에게 송신하는 네트워크 클럭(175)이다.
슬레이브 디바이스가 시간 및/또는 주파수 신호를 수신할 수 있는 다양한 마스터 클럭들 중에서, 일부는 동일한 소스로부터 최종적으로 도출될 수도 있지만, 임의의 주어진 시간에서의 가용성에 따라, 모두가 동시에 가용할 수는 없다. 예를 들면, 위성(120)은 시간 및/또는 주파수 정보를 슬레이브 디바이스(150)에게 직접, 및 네트워크 클럭(110)을 포함하는 네트워크 노드를 통해 공급한다. 주어진 시간에서 슬레이브 디바이스(150)에 매우 근접한 험악한 날씨로 인해, 슬레이브 디바이스는 위성(120)으로부터 타이밍 정보를 수신하지 못할 수 있다. 그러나, 위성(120)으로부터 정보를 수신하는, 네트워크 클럭(110)을 포함하는 노드의 능력은 험악한 날씨에 의해 방해받지 않는다. 네트워크 클럭(110)은 타이밍 정보를 위성(120)으로부터 수신하고 시간 및/또는 주파수 신호를 슬레이브 디바이스(150)에게 포워딩할 수 있다.
일부 실시예들에서, 다양한 마스터 클럭 소스들은 관련되지 않은, 즉 비동기화된 네트워크 클럭들로부터 발원할 수 있다.
무선 모바일 디바이스는 도 2에서 릴레이 디바이스로서 도시되어 있지만, 무선 모바일 디바이스들 이외의 디바이스들이 릴레이 디바이스들로서 동작할 수 있다는 것은 자명하다. 대안 구현에서, 릴레이는 시골 지역들과 같은 부적절한 BTS가 존재하는 영역 또는 심각한 페이딩 문제들을 유발할 수 있는 도시 협곡들이 있는 영역들에서 무선 신호들을 전달하도록 설계된 단순화된 BTS이다. 예를 들면, 제1 LO를 가지고 있는 제1 슬레이브 디바이스는 제2 LO를 가지는 제2 슬레이브 디바이스로부터 제1 LO를 훈련시키는 시간 및/또는 주파수 정보를 수신할 수 있고, 여기에서 제2 LO는 마스터 기준 소스에 의해 훈련되고 있다.
슬레이브 디바이스(150)는 하나 이상의 마스터 기준 소스들(110, 120, 130, 140, 175)로부터 시간 및/또는 주파수 신호들을 수신하도록 구성된다. 상기 설명된 바와 같이, 일부 구현들에서, 슬레이브 디바이스(150)는 다른 마스터 기준 소스들에 비해 더 적은 정확도를 가지고 있는 LO(152)를 구비하고 있고, 다른 구현들에서, LO(152)는, 상기 설명된 조건들이 정확도 및 시간 종속성 주파수 안정성의 기준 특성화에 대해 충족된다면, 하나 이상의 다른 마스터 기준 소스들에 비해 더 큰 정확도를 가지고 있다.
도 2의 슬레이브 디바이스(150)는 마스터 기준 소스들 중 하나 이상으로부터 무선 신호들을 수신하는 3개의 안테나들(155A, 155B, 155C)을 가지고 있다. 안테나들(155A, 155C)은 무선 모바일 디바이스(170) 및 BTS(135)로부터 각각 무선 신호들을 수신하고, 안테나(155B)는 위성(120)으로부터 무선 신호들을 수신한다. 슬레이브 디바이스가 포함하는 안테나들의 개수는 구현 특정적이다. 안테나는 둘 이상의 마스터 기준 소스로부터 신호들을 수신하는데 이용될 수 있다.
일부 실시예들에서, 슬레이브 디바이스(150)는 유선 네트워크 접속을 통해 마스터 기준 소스들의 하나 이상에 접속된다. 도 2의 슬레이브 디바이스(150)는 유선 접속에 의해 네트워크 노드들(142, 144, 146)을 통해 네트워크 클럭(140)에 접속된다. 네트워크 노드(146)와 슬레이브 디바이스(150) 사이의 최종 링크는 유선 링크(157A)에 의해 표시되어 있다. 도 2의 슬레이브 디바이스(150)는 또한 유선 접속에 의해 네트워크 노드들(160)을 통해 네트워크 클럭(110)에 접속된다. 네트워크 노드(160)와 슬레이브 디바이스(150) 사이의 최종 링크는 유선 링크(157B)에 의해 표시된다. 네트워크 클록들로의 유선 접속들의 개수는 구현 특정적이다. 또한, 네트워크 노드들을 통한 네트워크 클럭과 슬레이브 디바이스 사이의 홉들의 개수는 구현 특정적이다.
일부 실시예들에서, 네트워크 클럭과 슬레이브 디바이스 사이의 접속은 유선 및 무선 링크들의 일부 조합일 수 있다.
도 2는 시스템(100)에서 단지 하나의 단일 슬레이브 디바이스(150)만을 예시하고 있지만, 네트워크는 여기에 기재된 타입의 단일 슬레이브 디바이스의 하나 이상을 구비할 수 있다는 점은 자명하다. 네트워크에서 슬레이브 디바이스들의 개수에 영향을 미칠 수 있는 인자들은 네트워크의 크기, 네트워크가 커버하는 지리적 지역, 및 슬레이브 디바이스 및/또는 마스터 리소스 소스들의 전력 요구조건들을 포함하나, 이들로 제한되지 않는다.
일부 실시예들에서, 슬레이브 디바이스는 그 슬레이브 디바이스에 근접되어 있는 네트워크 클럭으로부터 시간 및/또는 주파수 신호를 수신한다. 일부 실시예들에서, 슬레이브 디바이스는 그 슬레이브 디바이스에 근접하지 않은 네트워크 클럭으로부터 시간 및/또는 주파수 신호를 수신할 수 있고, 시간 및/또는 주파수 신호는 하나 이상의 네트워크 노드들을 통해 포워딩되어야 된다.
도 2는 네트워크 클럭(110)이 슬레이브 디바이스(150)에 시간 및/또는 주파수 신호를 전송하는 네트워크 노드(160)의 예를 예시하고 있다. 네트워크 클럭(110)과 슬레이브 디바이스(150) 사이의 거리에 따라, 이것은 결과적으로 슬레이브 디바이스(150)에 도달하는 시간 및/또는 주파수 신호의 네트워크 지연으로 나타날 수 있다. 가변되는 정도로 네트워크 지연이 보상될 수 있지만, 그러한 지연은 결과적으로 주어진 마스터 기준 소스로부터의 시간 및/또는 주파수 신호가 다른 마스터 기준 소스 신호들보다 덜 정확한 것으로 될 수 있거나, 주어진 마스터 기준 소스로부터의 시간 및/또는 주파수 신호가 신뢰할 수 없거나 또는 잠재적으로 가용하지 않은 것으로 될 수 있다.
일부 실시예들에서, 슬레이브 디바이스는 위성으로부터 직접 수신되지 않으나, 위성으로부터 시간 및/또는 주파수 신호를 획득하여 이를 유선 또는 무선 중 어느 하나인 네트워크를 통해 슬레이브 디바이스에게 포워딩하도록 구성된 네트워크 노드로부터 수신된 GPS 소스로부터의 시간 및/또는 주파수 신호를 수신할 수 있다. 도 2는 위성(120)으로부터 시간 및/또는 주파수 정보를 수신하고 시간 및/또는 주파수 신호를 슬레이브 디바이스(150)에게 전송하는 네트워크 클럭(110)의 예를 예시하고 있다. 네트워크 노드는 슬레이브 디바이스에 근접하거나 그렇지 않을 수도 있다. 네트워크 노드가 슬레이브 디바이스에 근접하지 않는 상황에서, 시간 및/또는 주파수 신호를 수신할 때 지연이 발생할 수 있다.
일부 실시예들에서, 슬레이브 디바이스는 "오버-더-에어"(OTA) 인터페이스 상에서 슬레이브 디바이스에게 송신하고 있는 마스터 리소스 소스로부터 시간 및/또는 주파수 신호를 수신할 수 있다. 도 2는 슬레이브 디바이스(150)와 BTS(135) 사이의 OTA 접속의 예를 예시하고 있다. 마스터 기준 소스인 네트워크 클럭(130)은 유선 또는 무선 접속을 통해 BTS(135)와 통신 상태에 있을 수 있다.
일부 실시예들에서, 슬레이브 디바이스는 릴레이의 이용에 의해 시간 및/또는 주파수 신호를 수신할 수 있다. 도 2에 예시된 바와 같이, BTS(180)는 네트워크 클럭(175)으로부터의 시간 및/또는 주파수 신호를 무선 모바일 디바이스(170)를 통해 제공한다. BTS(180)는 슬레이브 디바이스(150)에 근접하거나 그렇지 않을 수도 있다. BTS(180) 및/또는 무선 모바일 디바이스(170)가 슬레이브 디바이스(150)에 근접하지 않은 상황에서, 슬레이브 디바이스(150)에 도달 시에 보상될 필요가 있는, 시간 및/또는 주파수 신호를 수신할 때의 지연이 발생할 수 있다.
마스터 기준 소스들의 타입들은 도 2를 참조하여 설명된 것들로만 제한시키려는 것은 아니다. 이들은 단지 시간 및 주파수 기준 소스들의 예로 든 타입들로만 이용된다. 슬레이브 디바이스에게 시간 및 주파수 신호들을 제공하는 다른 타입들의 마스터 기준 소스들은 루비듐 또는 세슘 표준들을 이용하는 원자 클럭 신호들, LORAN(Long Range Aid to Navigation) 타이밍 신호들, 및 텔레비전 방송 신호들에 제공되는 동기화 신호들의 네트워크 분배를 포함할 수 있다.
도 2는 상이한 타입들의 기준 소스들, 및 기준 소스들과 슬레이브 디바이스 사이의 상이한 타입들의 접속들을 예시하고 있다. 본 발명의 실시예들의 구현들은 구현 특정적일 수 있고 도 2에 구체적으로 기재된 타입들의 기준 소스들 및 접속들, 또는 여기에 기재된 다른 타입들의 기준 소스들 및 접속들을 포함할 수 있다.
일부 실시예들에서, 네트워크 클럭은 시간 및/또는 주파수 신호를 물리적 레이어, 예를 들면 레이어 1 구현에서 슬레이브 디바이스에게 송신할 수 있다. 일부 실시예들에서, 물리적 레이어 구현은 동기형 이더넷(SyncE) 표준에 따라 수행된다. 레이어 1 구현이 발생하는 일부 실시예들에서, 마스터 기준 소스와 슬레이브 디바이스 사이의 네트워크 노드들은 마스터 기준 소스 시간 및/또는 주파수 신호를 활용하여, 네트워크 노드에 걸쳐 신호를 클럭킹할 수 있다. 도 2에서, 예를 들면, 네트워크 노드들(142, 144, 146)은 네트워크 클럭(140)으로부터의 네트워크 클럭 신호를 이용하여, 물리적 레이어의 각 네트워크 노드들에 걸쳐 데이터를 클럭킹할 수 있다.
일부 실시예들에서, 네트워크 클럭은 소프트웨어 레이어, 예를 들면 레이어 2 구현에서 시간 및/또는 주파수 신호를 슬레이브 디바이스에게 송신할 수 있다. 소프트웨어 레이어 구현의 특정 예에서, 마스터 기준 소스에 의해 슬레이브 디바이스에 송신된 데이터 패킷들은, 슬레이브 디바이스가 네트워크 지연을 결정하고 그 슬레이브 디바이스를 훈련시키는데 이용되는 시간 및/또는 주파수 신호를 결정할 수 있게 하는 시간 및 날짜 정보로 인코딩된다. 일부 실시예들에서, 소프트웨어 레이어 구현은 주파수/시간 전달 프로토콜에 대해 IEEE 1588 표준에 따라 수행된다. 다시, 도 2를 참조하면, 네트워크 클럭(130)은 레이어 2 구현을 이용하여 시간 및/또는 주파수 신호를 BTS(135)에게 송신하고 있고, BTS(135)는 레이어 2 구현을 이용하여 이러한 신호를 슬레이브 디바이스(150)에게 송신한다.
마스터 기준 소스와 슬레이브 디바이스 사이에서 복수의 타입들의 송신 스킴들, 즉 레이어 1 및 레이어 2가 상기 설명되어 있지만, 이것은 슬레이브 디바이스가 마스터 기준 소스들로부터 시간 및/또는 주파수 신호를 수신할 수 있는 완전한 스킴들의 리스트로 간주되어서는 안 된다. 다른 타입들의 송신 스킴들이 생각될 수 있다.
일부 실시예들에서, 슬레이브 디바이스는 무선 통신 네트워크에서 BTS의 일부일 수 있다. 일부 실시예들에서, 슬레이브 디바이스는 무선 통신 네트워크의 릴레이와 같이, 네트워크 노드의 일부일 수 있다. 일부 실시예들에서, 슬레이브 디바이스는 엔터프라이즈 네트워크의 일부일 수 있다. 일부 실시예들에서, 슬레이브 디바이스는 무선 통신 네트워크의 무선 단말기일 수 있고, 예를 들면 셀 폰 또는 무선으로 지원되는 컴퓨터 또는 개인휴대단말기(PDA)를 포함하며, 이들로 제한되지 않는다. 일반적으로 말하면, 슬레이브 디바이스는 네트워크 요소가 LO와 같은 로컬화된 타이밍 소스를 활용할 수 있는 네트워크에서의 임의의 타입의 네트워크 요소의 일부이거나 이에 근접하여 위치할 수 있다. 일부 실시예들에서, 여기에 기재된 방식으로 훈련될 수 있는 LO의 이용은 네트워크 요소에서 덜 비싼 타입의 LO의 이용을 가능하게 할 수 있고, 이는 대응하여 네트워크 요소의 재정적 비용을 감소시킨다.
이제, 도 2에 기재된 바와 같은 슬레이브 디바이스의 더 상세한 예는 도 3을 참조하여 설명될 것이다. 도 3은 복수의 마스터 기준 소스들(도시되지 않음)로부터 시간 및/또는 주파수 신호들을 수신하기 위한 복수의 입력들(210, 220, 230, 240)을 구비하는 슬레이브 디바이스(200)를 예시하고 있다. 슬레이브 디바이스는 또한 입력들(210, 220, 230, 240)에서 수신된 공급된 시간 및/또는 주파수 신호들의 하나 이상에 대한 정정 신호를 결정하고, 정정 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 우선순위화하며, LO를 훈련시키고 LO가 훈련되었던 최종 시간 이래로 발생할 수 있었던 LO의 오프셋 에러를 감소시키기 위해 가장 정확한 기준을 LO에게 제공하는 우선순위화기(250)를 포함한다. 우선순위화기(250)의 동작은 이하에 더 상세하게 설명될 것이다. 우선순위화기(250)의 출력(298)은 LO(260)에게 제공된다. LO(260)의 출력(262)은 또한 우선순위화기(250)의 입력에 제공되어, 하나 이상의 입력들로부터 정정 신호를 결정하는데 도움을 준다.
우선순위화기(250)의 제1 입력(210)은 주요 기준 신호에 대한 것이다. 주요 기준은 가장 정확한 시간 및/또는 주파수 신호를 제공한다는 것을 나타내는 적어도 하나의 기준에 기초하여 선택된다. 입력들의 나머지는 대안 마스터 기준 소스 시간 및/또는 주파수 신호들에 대한 것이고, 즉 입력(220)은 대안 기준 #1에 대해, 입력(230)은 대안 기준 #2에 대해, 그리고 입력(240)은 대안 기준 #3에 대한 것이다. LO로부터의 출력(262)은 우선순위화기(250)에게 피드백된다. 도 3에서는 4개의 입력들이 예시되어 있지만, 이것은 단지 예로 든 실시예에 불과하다. 마스터 기준 소스들로부터 신호들을 수신하기 위한 입력들의 개수는 구현 특정적이다.
일부 실시예들에서, 주요 기준 및 대안 기준들은 적어도 GPS 신호 및 적어도 하나의 네트워크 클럭 신호를 포함하여, 마스터 기준 소스들로부터의 시간 및/또는 주파수 신호들의 세트로부터 선택될 수 있다. 일부 실시예들에서, 시간 및/또는 주파수 신호는 LO의 모델에 기초하여 생성될 수 있다. 일부 실시예들에서, LO의 모델로부터 생성된 신호는 주요 기준 또는 대안 기준 중 어느 하나로 이용하기 위해 선택될 수 있다. 일부 실시예들에서, 시간 및/또는 주파수 신호는 LO가 주요 기준 소스에 의해 훈련되었던 기간으로부터 도출된다. 본 발명을 제한하려는 것이 아닌 특정 예는, 주요 기준이 가용하고 LO를 훈련시키는데 이용되는 기간 동안에 결정된 경우에, 시간에 걸쳐 LO간 편차의 양과 주요 기준 사이에 실질적으로 선형 관계가 있고, 주요 기준이 가용하지 않은 경우에, LO은 결정된 선형 관계와, LO가 최종적으로 훈련되었던 이후의 시간 양에 기초하여 훈련될 수 있다는 것이다.
마스터 기준 소스 신호는 슬레이브 디바이스에서 내부적으로 주요 기준이 되도록 결정될 수 있다. 일부 실시예들에서, 슬레이브 디바이스는 기준 소스 신호들을 수신한 이후에, 그리고 도 3에 도시된 입력들에 앞서서 그러한 결정을 수행하도록 구성될 수 있다. 일부 실시예들에서, 어느 마스터 기준 소스가 주요 기준인지를 결정하는 것은, 어느 마스터 기준 소스가 가장 정확한 시간 및/또는 주파수 신호를 제공하는 지를 결정하기 위해 수신되는 복수의 신호들의 일부 비교들에 기초한다. 일부 실시예들에서, 어느 마스터 기준 소스가 주요 기준인지를 결정하는 것은 특정 마스터 기준 소스로부터의 신호의 디폴트 선택에 기초한다. 일부 실시예들에서, 어느 마스터 기준 소스가 주요 기준인지를 결정하는 것은 순서화된 마스터 기준 소스들의 리스트로부터의 선택에 기초한다. 주요 기준으로서 특정 마스터 기준 소스를 선택하는 하나의 예는 GPS 위성으로부터 제공된 마스터 기준 소스를 주요 기준으로 선택하는 것이다. 순서화된 마스터 기준 소스들의 리스트로부터 주요 소스를 선택하는 하나의 예는 1) GPS 마스터 리소스 소스, 2) 네트워크 클럭 리소스 소스, 및 3) LO 모델을 포함하는 순서화된 리스트로부터 주요 기준을 선택하는 것과 관련된다. 순서에 기초한 주요 기준에 대한 제1 선택은 GPS 소스일 것이다. 그러나, GPS가 가용하지 않았다면, 네트워크 클럭 소스가 주요 기준으로 선택될 수 있고, 그와 같은 방식으로 진행된다.
다시, 도 3을 참조하면, 슬레이브 디바이스(200)에서, 입력(210) 상에서 수신된 주요 기준은 제1 정정 신호 발생기(270)에 제공된다. 클럭 신호의 출력(262)은 또한 제1 정정 신호 발생기(270)에게 제공된다. 제1 정정 신호 발생기(270)의 출력은 주요 기준에 대해 LO(260)를 훈련시키는데 이용될 수 있는 정정 신호(271)이다. 입력(220) 상에서 수신된 대안 기준 #1은 제2 정정 신호 발생기(272)에 제공된다. 클럭 신호의 출력(262)은 또한 제2 정정 신호 발생기(272)에게 제공된다. 유사한 접속은 제3 및 제4 정정 신호 발생기들(274 및 276)을 통해 각각 입력(230) 상에서 수신된 대안 기준 #2 및 입력(240) 상에서 수신된 대안 기준 #3에 대해 예시되어 있다.
제2 정정 신호 발생기(272)로부터의 정정 신호(273)는 제1 가산기(282)에 제공된다. 제1 정정 신호 발생기(270)로부터의 정정 신호(271)는 또한 제1 가산기(282)에 제공된다. 제1 가산기(282)의 출력(292)은 주요 기준 정정 신호(271)와, 대안 기준 #1 정정 신호(273) 사이의 차이이다. 제3 정정 신호 발생기(274)로부터의 정정 신호(275)는 제2 가산기(284)에 제공된다. 제1 정정 신호 발생기(270)로부터의 정정 신호(271)는 또한 제2 가산기(284)에 제공된다. 제2 가산기(284)의 출력(294)은 주요 기준 정정 신호(271)와, 대안 기준 #2 정정 신호(275)의 차이이다. 대안 기준 #3 정정 신호(277)는 가산기(286)를 이용하여 대안 기준 #1 및 #2와 유사한 방식으로 처리된다.
주요 기준 정정 신호(271)와 함께 가산기들(282, 284, 286)의 출력들은 정정 신호 선택기(290)에게 제공된다. 그리고나서, 정정 신호 선택기(290)는 주요 기준에 대해 가장 정확한 것으로부터 가장 덜 정확한 것의 측면에서 다양한 정정 신호들을 순서화한다.
그리고나서, 정정 신호 선택기(290)는 가장 정확한 정정 신호로 가용한 정정 신호를 선택한다. 주요 기준이 가용한 경우에, 주요 기준에 기초한 정정 신호가 이용된다. 주요 기준이 가용하지 않은 경우에, 가용한 정정 신호 선택기에 의해 수행된 순서화에 기초하여, 다음으로 가장 정확한 정정 신호가 선택된다.
일부 실시예들에서, 주요 기준이 가용하지 않은 경우, 다음으로 가장 정확한 대안 기준이 입력(210)에 적용되어, 정정 신호(271)가 다음으로 가장 정확한 대안 기준과 LO의 출력 사이의 비교 결과가 된다. 그리고나서, 정정 신호(271)는 상기 설명된 바와 같이 다른 대안 정정 신호들과 비교될 수 있고, 정정 신호는 다음으로 가장 정확한 대안 기준과 관련하여 적절하게 순서화될 수 있다.
대안 실시예에서, 입력(210)에 입력되는 다음으로 가장 정확한 대안 기준 대신에, 대안 기준 신호들은 도 3에 예시된 입력들에 유지되고, 신호 상관기들(272, 274, 276)의 출력들은 각각 가산기들(282, 284, 286)뿐만 아니라 정정 신호 선택기(290)에 직접 제공되어, 정정 신호 선택기(290)가 상기 설명된 바와 같이 가산기들(282, 284, 286)의 출력들의 순서에 의해 수행된 선택에 기초하여, 신호 상관기들(272, 274, 276)의 출력들로부터 적절한 정정 신호(298)를 선택할 수 있게 한다.
도 3은 우선순위화기가 구현되는 방법의 하나의 예이지만, 복수의 대안 기준들을 순서화하고, 주요 기준이 가용하지 않은 경우에 다음으로 가장 정확한 대안 기준을 선택한 결과를 제공하는 다른 물리적 구현들은 본 발명의 범주 내에 있는 것으로 간주된다.
우선순위화기(250)는 소프트웨어, 하드웨어, 또는 그 일부 조합으로 구현될 수 있다. 예를 들면, 소프트웨어 구현에서, 다양한 신호 비교 프로세스들은 하나 이상의 소프트웨어 모듈들로서 구현되고, 순서화 기능은 또 하나의 모듈로서 구현된다. 하드웨어 구현에서, 다양한 신호 비교 처리 및 순서화 기능은 예를 들면 ASIC 또는 FPGA를 이용하여 구현될 수 있으나, 이들로 제한되지 않는다.
홀드오버 시간의 개선
본 발명의 또 하나의 양태에서, 주요 마스터 기준 소스가 가용하지 않게 되는 경우에, 온도, 시간, 공급 전압, 등과 같은 환경적 파라미터들에 걸친 LO의 행태의 모델에 기초하여 LO의 타이밍 동기화 및/또는 주파수 동조화를 유지하려는 시도가 수행되는 홀드오버 상태로 들어간다. 홀드오버 상태에 있어서의 문제는 허용가능한 홀드오버 지속기간이 이용되는 홀드오버 모델의 정확도 및 LO의 안정성에 의해 제한된다는 점이다. 일부 실시예들에서, 홀드오버 상태는 LO를 훈련시키는데 다른 외부 마스터 기준 소스가 가용하게 되는 때, 또는 LO의 모델인 내부 기준 소스가 소스를 훈련시키는데 이용되는 때에 발생할 수 있다.
일반적으로, 주요 마스터 기준 소스가 가용하지 않게 된 이후에 재획득될 때마다, LO의 시간/주파수 정확도 및/또는 안정성에 관한 더 많은 정보가 얻어진다. 그러나, 상기 설명된 것들과 같이, 주요 및 대안 기준 소스들의 우선순위화된 리스트의 컨텍스트에서, LO를 훈련시키는데 현재 가용한 소스보다 더 정확한 것으로 간주되는 기준 소스가 획득될 때마다, LO의 현재 정확도에 관한 더 많은 정보를 얻을 수 있다. 그럼으로써, 기준 소스가 가용하게 되어 개선된 정확도를 가지는 경우에, 홀드오버의 지속기간 동안에 누적될 수 있는 오프셋 에러가 정정될 수 있다.
그러나, 주요 마스터 기준 소스가 가용하지 않게 된 이후에 가용하게 되는 일부 상황들에서, 마스터 주요 기준 소스가 계속적으로 LO를 훈련시키는데 이용될 수 있기 전에, 주요 마스터 기준 소스는 다시 가용하지 않게 된다. 주요 마스터 기준 소스의 일시적 가용성 동안에 복원된 시간 및/또는 주파수 신호는, 오프셋 에러를 감소시키는 노력의 일환으로, 주요 마스터 기준 소스의 일시적 가용성에 대한, LO의 동기화 및/또는 동조화를 개선시키는데 이용될 수 있다.
여기에 설명된 바와 같이 주요 마스터 기준 소스의 제한된 가용성에 기초하여 오프셋 에러를 정정하는데 주요 기준의 일시적 가용성을 이용할 능력이 없는 디바이스에서, LO는 홀드오버 상태로 유지될 수 있다. 예를 들면, 주요 마스터 기준 소스가, 마스터 주요 기준 소스가 계속적으로 LO를 훈련시키는데 이용되는 시간 길이와 같은 소정 기간 동안 가용하지 않는다면, LO를 포함하는 디바이스는 마스터 기준 소스의 일시적 가용성에 기초하여 오프셋 에러를 정정하지 못한다. 연장된 홀드오버 지속기간은 디바이스의 동기화 및/또는 동조화에 불리할 수 있다.
주요 마스터 기준 소스의 일시적 가용성에 기초하여 오프셋 에러를 정정하는 결과는, 계속적으로 LO를 훈련시키는데 이용되기에 충분히 긴 지속기간 동안에 어떠한 주요 마스터 기준 소스도 가용하지 않는 지속기간인 전체 홀드오버 지속기간이 일시적 가용성이 오프셋 에러를 정정하는데 이용될 수 없는 경우보다 더 길 수 있다는 것이다. 그러한 경우에, 일시적으로 가용한 주요 마스터 기준 소스로부터의 시간 및/또는 주파수 신호는 결과적으로 LO의 시간 및/또는 주파수 오프셋 에러를 감소시키게 된다. LO가 홀드오버 상태에 남아있었고 마스터 기준 소스의 일시적 가용성 동안에 얻은 정보에 의해 훈련되지 않았던 경우보다, LO는 주요 마스터 기준 소스에 대해 더 근접하게 순서화될 것이다.
일부 실시예들에서, 디바이스는 단일 주요 마스터 기준 소스로부터만 시간 및/또는 주파수 신호를 수신할 수 있고, 주요 마스터 기준 소스가 가용하지 않은 경우에, 디바이스는 LO의 안정성 및 동조화를 유지하려는 시도가 수행되는 홀드오버 상태에 들어간다.
일부 실시예들에서, 디바이스는 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화되는, 둘 이상의 마스터 기준 소스로부터의 시간 및/또는 주파수 신호들을 수신할 수 있다. 주요 기준 소스가 가용하지 않은 경우, 적어도 부분적으로는 그 시간 동안에 대안의, 덜 정확한 마스터 기준 소스들이 LO를 훈련시키는데 이용될 수 있는 홀드오버 상태에 들어간다.
주요 마스터 기준 소스가 가용하지 않게 되는 경우에, 일단 주요 마스터 기준 소스의 일시적 가용성 동안에 얻어진 정보에 대해 LO를 동기화 및/또는 동조화시킴으로써 오프셋 에러가 감소된다면, 디바이스는 홀드오버 상태로 리턴한다.
본 발명의 일부 실시예들은 네트워크 노드의 동기화 및/또는 동조화와 연관된 비용을 줄이기 위해 네트워크 노드에서 이용하기 위한 모듈을 구현하는데 이용될 수 있다. 네트워크 노드는 예를 들면 통신 네트워크에서 기지국 또는 릴레이, 또는 엔터프라이즈 네트워크에서 네트워크 노드일 수 있다. 일반적으로 말하면, 모듈은, 네트워크 노드가 LO와 같은 로컬화된 타이밍 소스를 활용할 수 있는 네트워크의 임의의 타입의 네트워크 노드의 일부일 수 있거나 또는 그에 근접하여 위치할 수 있다.
이제, 본 발명의 일부 실시예들에 관한 유한 상태도가 도 4와 관련하여 설명될 것이다. 제1 상태는 LO의 시간 동기화 또는 주파수 동조화가 마스터 기준 소스와 비교되는 상태이다. 이것은 단지 하나의 기준 소스가 LO를 훈련시키는데 이용되는 경우에는 단일 마스터 기준 소스일 수 있고, 또는 복수의 마스터 기준 소스들이 가용한 경우에는 가장 정확한 소스로 지정된 주요 마스터 기준 소스일 수 있다. 이것은 도 4에서 "마스터 기준 소스로 록킹됨 상태"(410)로 표시된다.
제2 상태는, 마스터 기준 소스가 일부 이유로 인해 가용하지 않게 된 경우에, LO의 동기화 및 동조화를 유지하려는 시도가 온도, 시간 및 공급 전압과 같은(이들로 제한되지 않음) 환경적 파라미터들에 걸친 LO의 행태의 모델에 기초하여 수행되는 상태이다. 일부 실시예들에서, LO의 동기화 및 동조화를 유지하려는 시도는, 주요 마스터 기준 소스가 가용하지 않고 대안 기준 소스들이 가용한 경우에 대안 기준 소스들의 이용에 기초한다. 이것은 도 4에 "홀드오버 상태"(420)로 표시된다.
결과적으로 "홀드오버 상태"(420)로의 이동으로 야기되는 마스터 기준 소스의 비가용성은 도 4에서 "마스터 기준 소스 록 손실"(415)로서 표시된다.
제3 상태는, "홀드오버 상태"(420)에 있는 동안에 마스터 기준 소스가 가용하게 되는 경우에, 마스터 기준 소스에 대한 LO의 동기화 및/또는 동조화를 한정적으로 업데이트하려는 시도가 수행되는 상태이다. 이것은 도 4에서 "마스터 기준 소스 복원 상태"(430)로 표시된다.
결과적으로 "마스터 기준 소스 복원 상태"(430)로의 이동을 야기하는, 가용하지 않은 이후의 마스터 기준 소스의 가용성의 발생은 "마스터 기준 소스 가용"(425)으로 표시된다.
제4 상태는, "마스터 기준 소스 복원 상태"(430) 동안에 마스터 기준 소스가 가용하지 않게 되는 경우에, "마스터 리소스 복원 상태"(430) 동안에 누적된 동기화 및/또는 동조화 정보가 일시적으로 복원된 마스터 기준 소스에 대한 LO의 동기화 및/또는 동조화를 계속해서 개선하는데 이용되는 상태이다. 이것은 "누적적 시간 에러 복구 상태"(440)로 표시되어 있다. 큰 시간 및/또는 주파수 오프셋 에러는 홀드오버의 지속기간에 따라 홀드오버 동안에 누적될 수 있다. 특히, 마스터 기준 소스의 일시적 가용성에 기초하여 에러를 정정하지 않고 홀드오버 지속기간이 증가함에 따라 에러가 더 크게 되도록 허용하는 것과 비교할 때, 그러한 에러는 일시적으로 가용한 마스터 기준 소스로부터 복원된 시간 및/주파수 신호로 감소될 수 있다.
결과적으로 "누적적 시간 에러 복구 상태"(440)로의 이동을 야기하는, 일시적으로 가용하게 된 이후에 다시 가용하지 않게 되는 마스터 기준 소스는 "마스터 기준 소스 비가용"(435)으로 표시된다.
누적적 오프셋 에러가 "누적적 시간 에러 복구 상태"(440)에서 마스터 기준 소스의 일시적 가용성에 기초하여 정정되거나 적어도 감소된 이후에, LO의 제어는 "홀드오버 상태"(420)로 리턴한다. "누적적 시간 에러 복구 상태"(440)로부터 "홀드오버 상태"(420)로 리턴하는 것은 도 4에서 "복구 완료"(465)로서 표시된다.
마스터 기준 소스가 "누적적 시간 에러 복구 상태"(440) 동안에 가용하게 되는 경우에, 이것은 "마스터 기준 소스 복원 상태"(430)로의 리턴을 야기한다. "누적적 시간 에러 복구 상태"(440) 동안에 다시 가용하게 되는 마스터 기준 소스는 "마스터 기준 소스 가용"(455)으로 표시된다.
"마스터 기준 소스 복원 상태"(430)가 마스터 기준 소스를 성공적으로 복원했고 임의의 시간 및/또는 주파수 오프셋 에러를 보상한 후에, LO의 제어는 "마스터 기준 소스에 록킹됨 상태"(410)로 리턴한다. 일부 실시예들에서, LO와 마스터 기준 소스 사이의 위상 에러는 "마스터 기준 소스에 록킹됨 상태"(410)로의 리턴이 허용되기 이전에 200나노초보다 더 작아야 한다. 더 일반적으로는, "마스터 기준 소스로 록킹됨 상태"(410)로의 리턴을 허용하기 위해, 다른 구현 특정 기준들이 확립될 수도 있다.
"마스터 기준 소스 복원 상태"(430)로부터 "마스터 기준 소스에 록킹됨 상태"(410)로 리턴하는 것은 "마스터 기준 소스 복원 완료"(475)로 표시된다.
본 발명의 일부 실시예들은 마스터 기준 소스에 대해 LO의 동기화 및/또는 동조화를 유지할 목적으로 모듈의 다양한 동작 상태들을 추적하는 유한 상태 머신 알고리즘을 제공한다.
이제, 본 발명의 일부 실시예들에 관한 방법의 예가 도 5의 플로우차트를 참조하여 설명될 것이다. 방법의 제1 단계(5-1)는 LO가 시간 정보, 주파수 정보, 위상 정보, 또는 그 조합들 중 하나를 포함하는 제1 신호를 생성하는 것과 관련된다.
방법의 제2 단계(5-2)는 시간 정보, 주파수 정보, 위상 정보, 또는 그 조합들 중 하나를 포함하는 적어도 하나의 제2 신호를 수신하는 것과 관련된다. 일부 실시예들에서, 적어도 하나의 제2 신호는 제1 신호보다 더 정확하거나 안정적이다. 일부 실시예들에서, 적어도 하나의 제2 신호는, 상기 설명된 바와 같이 예를 들면 소스의 정확도 및 안정성을 정확하게 특성화하기 위한 조건들이 충족될 수 있는 경우에, LO보다 덜 정확하고/덜 안정적일 수 있다. 적어도 하나의 제2 신호는 GPS 소스로부터의 신호, LO의 수학적 모델, 네트워크 시간 기준 소스로부터의 신호, 및/또는 네트워크 주파수 기준 소스로부터의 신호 중 적어도 하나를 포함할 수 있고, 이들로 제한되지 않는다. 일부 실시예들에서, 적어도 하나의 제2 신호는 GPS 소스로부터의 신호를 가지는 경우에서와 같이, 외부 소스로부터 LO를 포함하는 네트워크 노드에서 수신된다. 일부 실시예들에서, 적어도 하나의 제2 신호는 LO의 모델의 경우에서와 같이, 네트워크 노드 상에서 생성되거나 유지될 수 있다.
제3 단계(5-3)는, 제2 신호가 LO를 훈련시키는데 가용하지 않은 경우에, 제2 신호보다 덜 정확한 소스를 이용하여 LO를 훈련시키는 것과 관련된다.
제4 단계(5-4)는, 제2 신호가 적어도 일시적으로 가용하게 된 경우에, 적어도 일시적으로 가용하게 된 제2 신호에 대한 LO의 오프셋 에러를 결정하는 것과 관련된다.
제5 단계(5-5)는, 디바이스가 계속적으로 제2 신호를 이용하여 LO를 훈련시키기 전에 제2 신호가 가용하지 않게 된 경우에, 제2 신호의 일시적인 가용성 동안에 얻어진 정보에 기초하여 제2 신호에 대한 LO의 오프셋 에러를 정정하고, 제2 신호가 후속 시간에 적어도 일시적으로 가용하게 될 때까지 제2 신호보다 덜 정확한 소스를 이용하여 LO를 훈련시키는 것과 관련된다.
일부 실시예들에서, 방법은, 적어도 2개의 제2 신호들이 존재하는 경우에 ? 여기에서 적어도 2개의 제2 신호들 중 하나는 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 주요 제2 신호이고, 적어도 2개의 제2 신호들 중 나머지 제2 신호들은 주요 제2 신호가 적어도 일시적으로 가용하게 되지 않은 경우에 이용될 수 있는 주요 제2 신호보다 덜 정확한 신호들임 ?, 주요 제2 신호와 관련하여 적어도 2개의 제2 신호들의 각각의 정확도를 결정하는 단계; 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하는 단계; 및 적어도 2개의 제2 신호들의 순서에 기초하여, 가용한 주요 제2 신호에 대한 LO의 오프셋 에러를 정정하도록 LO를 훈련시키는 단계와 같이, 본 발명의 다른 실시예들과 관련하여 상기 설명된 단계들을 더 포함할 수 있다.
이제, 도 6을 참조하여 슬레이브 디바이스의 상세화된 예가 설명될 것이다. 도 6은 복수의 마스터 리소스 소스들(도시되지 않음)로부터 시간 및/또는 주파수 신호들을 수신하기 위한 복수의 입력들(610, 620, 630, 640)을 구비하는 슬레이브 디바이스(600)를 예시하고 있다. 슬레이브 디바이스는 또한 복수의 입력들(610, 620, 630, 640)을 수신하는 LO 에러 정정기(650)를 포함한다. LO 에러 정정기(650)는, 제2 신호가 LO를 훈련시키는데 가용하지 않은 경우에, 제2 신호보다 덜 정확한 소스를 이용하여 LO를 훈련시키도록 구성된다.
LO 에러 정정기(650)는 디바이스가 계속적으로 제2 신호를 이용하여 LO를 훈련시키기 전에 제2 신호가 가용하지 않게 되는 경우에, 제2 신호의 일시적 가용성 동안에 얻어진 정보에 기초하여 제2 신호에 대한 LO의 오프셋 에러를 정정하고, 제2 신호가 후속 시간에 적어도 일시적으로 가용하게 될 때까지 제2 신호보다 덜 정확한 소스를 이용하여 LO를 훈련시키도록 더 구성된다.
LO 에러 정정기(650)의 출력(652)은 LO(660)에게 제공된다. LO(660)의 출력(662)은 LO 에러 정정기(650)의 입력에 제공되어, 오프셋 에러를 정정하는데 이용되는 하나 이상의 입력들로부터 정정 신호를 결정하는데 도움을 준다.
일부 실시예들에서, LO 에러 정정기(650)의 기능은 도 3의 우선순위화기(250)의 타입 또는 그와 유사한 타입의 우선순위화기에 포함될 수 있다. 일부 실시예들에서, LO 에러 정정기는 도 3의 우선순위화기(250)의 타입 또는 그와 유사한 타입의 우선순위화기로부터 출력된 정정 신호 상에서 동작하는 분리된 기능적 모듈일 수 있다.
도 6은 LO 정정기에 대한 복수의 입력들이 존재하는 것을 예시하고 있다. 그러나, 일부 실시예들에서, LO 정정기는 LO를 훈련시키는데 이용되는 하나의 단일 제2 신호를 수신하는 단지 하나의 단일 입력을 가지고 있다. 그 단일 제2 신호가 가용하지 않은 경우에, LO를 훈련시키는 하나의 방식은 더 나은 정보가 적용될 때까지 필요한 만큼 긴 동안, LO의 튜닝 위치를 가장 정확하거나 안정된 신호를 가지는 위치로 록킹함으로써 수행될 수 있다.
LO 에러 정정기(650)는 소프트웨어, 하드웨어 또는 그 일부 조합으로 구현될 수 있다. 예를 들면, 소프트웨어 구현에서, 다양한 신호 비교 프로세스들은 하나 이상의 소프트웨어 모듈들로서 구현되고, 순서화 기능은 또 하나의 모듈에 의해 구현된다. 하드웨어 구현에서, 다양한 신호 비교 처리 및 순서화 기능은 예를 들면 ASIC 또는 FPGA(이들로 제한되지 않음)를 이용하여 구현될 수 있다.
상기 설명들에 비추어 본 발명의 다수의 변형들 및 변동들이 가능하다. 그러므로, 첨부된 청구항들의 범주 내에서, 본 발명은 여기에 구체적으로 기재된 것과 달리 실시될 수 있다는 것은 자명하다.

Claims (20)

  1. 타이밍 정보, 주파수 정보, 위상 정보, 및 그 조합들 중 적어도 하나를 포함하는 제1 신호를 생성하도록 구성된 로컬 오실레이터(LO); 및
    적어도 2개의 입력을 포함하는 우선순위화기 ? 상기 각 입력은 타이밍 정보, 주파수 정보, 위상 정보 및 그 조합들 중 적어도 하나를 포함하는 각각의 제2 신호를 수신하도록 구성됨 ?
    를 포함하고,
    상기 우선순위화기는, 상기 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 제2 신호와 관련하여 상기 적어도 2개의 제2 신호들 중 적어도 하나의 제2 신호의 정확도를 결정하며, 상기 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하도록 구성되고,
    상기 LO는 상기 적어도 2개의 제2 신호들의 순서에 기초하여, 디바이스에 가용한 가장 정확한 제2 신호에 대한 상기 LO의 오프셋 에러를 정정하도록 훈련되는 디바이스.
  2. 제1항에 있어서,
    상기 적어도 2개의 제2 신호들 중 하나의 제2 신호는 상기 적어도 2개의 제2 신호들을 순서화할 목적으로 상기 할당된 가장 정확한 제2 신호가 되도록 선택되는 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 할당된 가장 정확한 제2 신호가 가용하지 않은 경우, 상기 LO는 상기 적어도 2개의 제2 신호들의 순서에 기초하여, 상기 디바이스에 가용한 다음으로 가장 정확한 제2 신호에 대해 훈련되는 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 적어도 2개의 입력들의 각 입력은,
    a) GPS 타이밍 신호,
    b) 네트워크 타이밍 신호,
    c) 네트워크 주파수 신호,
    d) 상기 LO의 수학적 모델에 기인하는 신호,
    e) 상기 LO가 상기 할당된 가장 정확한 제2 신호에 의해 훈련되었던 기간으로부터 도출된 신호, 및
    f) 동기화 정보를 포함하는 신호
    를 포함하는 신호들의 그룹 중 하나인 각각의 제2 신호를 수신하도록 구성되는 디바이스.
  5. 제4항에 있어서,
    상기 네트워크 타이밍 신호는 IEEE 1588에 따르는 디바이스.
  6. 제4항에 있어서,
    상기 네트워크 주파수 신호는 동기형 이더넷 및 적응형 클럭 복원(ACR) 중 적어도 하나를 따르는 디바이스.
  7. 제4항에 있어서,
    상기 LO의 수학적 모델은 상기 디바이스에 의해 생성되거나 상기 디바이스에 의해 유지되는 것 중 적어도 하나인 디바이스.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 적어도 2개의 입력들의 각 입력은,
    자유 공간;
    전기 도관; 및
    광학 도관
    중 하나를 통해 각각의 제2 신호를 수신하도록 구성되는 디바이스.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 적어도 2개의 제2 신호들의 가장 정확한 것으로부터 가장 덜 정확한 것으로의 순서는 상기 제2 신호들에 영향을 미치는 다양한 인자들에 따라 시간에 따라 변경되는 디바이스.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    a) 상기 디바이스의 외부의 적어도 하나의 소스에 의해 전송된 정보를 수신하는 것 ? 상기 정보는 상기 적어도 2개의 입력들 중 하나의 입력에 각각의 제2 신호를 제공하는 상기 적어도 하나의 소스의 가용성에 관한 것임 ?,
    b) 상기 적어도 2개의 입력들 중 하나의 입력에 각각의 제2 신호를 제공하는, 상기 디바이스의 외부의 적어도 하나의 소스의 가용성을 검출하는 것
    중 적어도 하나를 수행하도록 구성되는 디바이스.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 우선순위화기는,
    복수의 정정 신호 발생기 ? 각 정정 신호 발생기는 각 입력과 연관되고, 상기 각 정정 신호 발생기는 제2 신호를 수신하도록 구성되며, 상기 각 정정 신호 발생기는 상기 LO로부터 클럭 신호를 수신하도록 구성되고, 상기 각 정정 신호 발생기는 상기 수신된 입력 및 상기 LO로부터의 클럭 신호의 함수인 정정 신호를 생성하도록 구성됨 ?;
    복수의 가산기 ? 하나의 가산기는 가장 정확한 것으로 할당된 제2 신호를 제외한 각 제2 신호에 대한 것이고, 각 가산기는 가장 정확한 것으로 할당된 제2 신호로부터의 정정 신호 및 나머지 제2 신호들 중 하나로부터의 정정 신호를 수신하도록 구성됨 ?; 및
    상기 복수의 가산기의 출력들을 수신하도록 구성된 정정 신호 선택기 ? 상기 정정 신호 선택기는 상기 가산기들의 출력들의 함수로서 상기 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하도록 더 구성됨 ?
    를 더 포함하는 디바이스.
  12. 로컬 오실레이터(LO)가 타이밍 정보, 주파수 정보, 위상 정보, 및 그 조합들 중 적어도 하나를 포함하는 제1 신호를 생성하는 단계;
    적어도 2개의 제2 신호들을 수신하는 단계 ? 상기 각 제2 신호는 타이밍 정보, 주파수 정보, 위상 정보 및 그 조합들 중 적어도 하나를 포함하고, 상기 적어도 2개의 제2 신호들 중 적어도 하나는 외부 소스로부터 수신됨 ?;
    상기 적어도 2개의 제2 신호들 중 가장 정확한 것으로 할당된 제2 신호와 관련하여 상기 적어도 2개의 제2 신호들 중 적어도 하나의 제2 신호의 정확도를 결정하는 단계;
    상기 적어도 2개의 제2 신호들을 가장 정확한 것으로부터 가장 덜 정확한 것으로 순서화하는 단계; 및
    상기 적어도 2개의 제2 신호들의 순서에 기초하여, 가용한 가장 정확한 제2 신호에 대한 상기 LO의 오프셋 에러를 정정하도록 상기 LO를 훈련시키는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 적어도 2개의 제2 신호들을 순서화할 목적으로 상기 적어도 2개의 제2 신호들 중 하나의 제2 신호를 상기 할당된 가장 정확한 제2 신호로 선택하는 단계를 더 포함하는 방법.
  14. 제12항 또는 제13항에 있어서,
    상기 할당된 가장 정확한 제2 신호가 가용하지 않은 경우, 상기 오프셋 에러를 정정하도록 상기 LO을 훈련시키는 단계는, 상기 적어도 2개의 제2 신호들의 순서에 기초하여, 가용한 다음으로 가장 정확한 제2 신호에 대해 상기 오프셋 에러를 정정하도록 상기 LO를 훈련시키는 단계를 포함하는 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 적어도 2개의 제2 신호들 각각을 수신하는 단계는, 상기 적어도 2개의 제2 신호들 각각에 대해,
    a) GPS 타이밍 신호,
    b) 네트워크 타이밍 신호,
    c) 네트워크 주파수 신호,
    d) 상기 LO의 수학적 모델에 기인하는 신호,
    e) 상기 LO가 상기 할당된 가장 정확한 제2 신호에 의해 훈련되었던 기간으로부터 도출된 신호, 및
    f) 동기화 정보를 포함하는 신호
    를 포함하는 신호들의 그룹 중 하나인 각 신호를 수신하는 단계를 포함하는 방법.
  16. 제15항에 있어서,
    상기 네트워크 타이밍 신호를 수신하는 단계는 IEEE 1588에 따라 상기 네트워크 타이밍 신호를 수신하는 단계를 포함하는 방법.
  17. 제15항에 있어서,
    상기 네트워크 주파수 신호를 수신하는 단계는 동기형 이더넷 및 적응형 클럭 복원(ACR) 중 적어도 하나에 따라 상기 네트워크 주파수 신호를 수신하는 단계를 포함하는 방법.
  18. 제15항에 있어서,
    상기 LO의 수학적 모델을 생성하는 단계; 및
    상기 LO의 수학적 모델을 유지하는 단계
    중 적어도 하나를 더 포함하는 방법.
  19. 제12항 내지 제18항 중 어느 한 항에 있어서,
    a) 적어도 하나의 외부 소스에 의해 전송된 정보를 수신하는 단계 ? 상기 정보는 상기 적어도 2개의 제2 신호들 중 하나의 제2 신호를 제공하는 상기 적어도 하나의 외부 소스의 가용성에 관한 것임 ?; 및
    b) 상기 적어도 2개의 제2 신호들 중 하나의 제2 신호를 제공하는 적어도 하나의 외부 소스의 가용성을 검출하는 단계
    중 적어도 하나를 더 포함하는 방법.
  20. 제12항 내지 제19항 중 어느 한 항에 있어서,
    시간에 따라 상기 제2 신호들에 영향을 미치는 다양한 인자들에 기초하여 가장 정확한 것으로부터 가장 덜 정확한 것으로 상기 적어도 2개의 제2 신호들을 재순서화하는 단계를 더 포함하는 방법.
KR1020127001490A 2009-06-19 2010-06-03 최적의 로컬 오실레이터 훈련 소스를 선택하기 위한 시스템 및 방법 KR101699996B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/487,933 US8120432B2 (en) 2009-06-19 2009-06-19 System and method for selecting optimum local oscillator discipline source
US12/487,933 2009-06-19
PCT/CA2010/000828 WO2010144996A1 (en) 2009-06-19 2010-06-03 System and method for selecting optimum local oscillator discipline source

Publications (2)

Publication Number Publication Date
KR20120036986A true KR20120036986A (ko) 2012-04-18
KR101699996B1 KR101699996B1 (ko) 2017-01-26

Family

ID=43353786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001490A KR101699996B1 (ko) 2009-06-19 2010-06-03 최적의 로컬 오실레이터 훈련 소스를 선택하기 위한 시스템 및 방법

Country Status (10)

Country Link
US (2) US8120432B2 (ko)
EP (1) EP2443749B1 (ko)
JP (1) JP5624613B2 (ko)
KR (1) KR101699996B1 (ko)
CN (1) CN102687401B (ko)
BR (1) BR112012000566B1 (ko)
CA (1) CA2765707C (ko)
HK (1) HK1176472A1 (ko)
RU (1) RU2529849C2 (ko)
WO (1) WO2010144996A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125279B2 (en) * 2009-06-19 2012-02-28 Rockstar Bidco, LP System and method for reducing holdover duration
US8120432B2 (en) * 2009-06-19 2012-02-21 Rockstar Bidco, LP System and method for selecting optimum local oscillator discipline source
US7915962B2 (en) * 2009-07-06 2011-03-29 Nortel Networks Limited System and method for built in self test for timing module holdover
GB201100986D0 (en) * 2011-01-20 2011-03-09 Nordic Semiconductor Asa Low power oscillator
US8971356B2 (en) * 2011-04-29 2015-03-03 Rad Data Communications Ltd. Timing over packet demarcation entity
US9348321B2 (en) 2012-06-29 2016-05-24 Finite State Research Llc Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
US9362926B2 (en) 2014-02-19 2016-06-07 Arbiter Systems, Incorporated High-reliability holdover method and topologies
US10969783B2 (en) * 2018-08-24 2021-04-06 Baidu Usa Llc Time source ranking system for an autonomous driving vehicle
US10735007B1 (en) 2019-05-28 2020-08-04 Harris Global Communications, Inc. Method of limiting frequency overshoot in a timing recovery loop
US20230370984A1 (en) * 2022-05-11 2023-11-16 Hughes Network Systems, Llc Communication systems and methods for synchronizing clock timing and frequency
CN115664627B (zh) * 2022-12-14 2023-03-10 四川创智联恒科技有限公司 基于1588协议的频率同步精度检测方法及自适应系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01208047A (ja) * 1988-02-16 1989-08-22 Fujitsu Ltd クロック供給方式
JP2008187340A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 無線通信システム、基地局、および同期方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06197014A (ja) 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
TW303548B (ko) * 1993-06-07 1997-04-21 Ibm
JPH07336784A (ja) * 1994-06-08 1995-12-22 Toshiba Corp クロック同期装置
US5982831A (en) * 1996-02-21 1999-11-09 Hewlett-Packard Company Feed forward method and apparatus for generating a clock signal
US6307896B1 (en) 1998-04-03 2001-10-23 Tektronix, Inc. Instrumentation receiver for digitally modulated radio frequency signals
JP2000174616A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 半導体集積回路
US6121816A (en) * 1999-04-23 2000-09-19 Semtech Corporation Slave clock generation system and method for synchronous telecommunications networks
US6901106B1 (en) 1999-10-19 2005-05-31 Industrial Technology Research Institute Delay lock code tracking loop employing multiple timing references
US6259328B1 (en) 1999-12-17 2001-07-10 Network Equipment Technologies, Inc. Method and system for managing reference signals for network clock synchronization
US6633621B1 (en) * 2000-03-20 2003-10-14 Motorola, Inc. Apparatus and method for synchronizing a clock using a phase-locked loop circuit
US6738604B2 (en) * 2001-07-31 2004-05-18 Qualcomm, Inc. Programmable IF bandwidth using fixed bandwidth filters
US6711230B1 (en) 2002-09-27 2004-03-23 Nortel Networks Limited Reference timing signal oscillator with frequency stability
US7146146B2 (en) * 2003-01-31 2006-12-05 Ditrans Ip, Inc. Systems and methods for coherent adaptive calibration in a receiver
JP4257499B2 (ja) 2003-03-12 2009-04-22 日本電気株式会社 周波数補正方法、装置、および移動端末
GB0323936D0 (en) * 2003-10-11 2003-11-12 Zarlink Semiconductor Inc Digital phase locked loop with selectable normal or fast-locking capability
US7664216B2 (en) * 2004-08-05 2010-02-16 Micron Technology, Inc. Digital frequency locked delay line
US7424069B1 (en) 2004-08-19 2008-09-09 Nortel Networks Limited Reference timing signal apparatus and method
US7015762B1 (en) 2004-08-19 2006-03-21 Nortel Networks Limited Reference timing signal apparatus and method
US7135933B2 (en) 2004-09-29 2006-11-14 Intelliserv, Inc. System for adjusting frequency of electrical output pulses derived from an oscillator
JP2006217359A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 移動体通信システムの同期装置及び同期方法
JP2006279849A (ja) 2005-03-30 2006-10-12 Sanyo Electric Co Ltd 電圧保持回路及びクロック同期回路
ATE410831T1 (de) * 2006-05-16 2008-10-15 Research In Motion Ltd Drahtloses mobiles kommunikationsgerät dessen empfangsschaltung mit niedriger zwischenfrequenz sich der funkumgebung anpasst
RU2338219C1 (ru) * 2007-02-05 2008-11-10 ОАО "Уральское проектно-конструкторское бюро "Деталь" Способ сопровождения цели и устройство моноимпульсной рлс, реализующей способ
US7545228B1 (en) * 2007-09-12 2009-06-09 Sitime Inc. Dynamic temperature compensation for a digitally controlled oscillator using dual MEMS resonators
US7692499B2 (en) 2007-12-31 2010-04-06 Integrated Device Technology, Inc. Digitally compensated highly stable holdover clock generation techniques using adaptive filtering
US7764131B1 (en) * 2008-09-23 2010-07-27 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and dual oscillators
US8125279B2 (en) * 2009-06-19 2012-02-28 Rockstar Bidco, LP System and method for reducing holdover duration
US8120432B2 (en) * 2009-06-19 2012-02-21 Rockstar Bidco, LP System and method for selecting optimum local oscillator discipline source
US7915962B2 (en) 2009-07-06 2011-03-29 Nortel Networks Limited System and method for built in self test for timing module holdover

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01208047A (ja) * 1988-02-16 1989-08-22 Fujitsu Ltd クロック供給方式
JP2008187340A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 無線通信システム、基地局、および同期方法

Also Published As

Publication number Publication date
BR112012000566A2 (pt) 2017-10-31
CA2765707C (en) 2017-10-24
EP2443749A1 (en) 2012-04-25
EP2443749B1 (en) 2019-03-13
CN102687401A (zh) 2012-09-19
BR112012000566B1 (pt) 2020-07-21
US8120432B2 (en) 2012-02-21
RU2011153501A (ru) 2013-07-27
US20100321118A1 (en) 2010-12-23
US20120133443A1 (en) 2012-05-31
CA2765707A1 (en) 2010-12-23
CN102687401B (zh) 2015-07-22
US8576014B2 (en) 2013-11-05
JP5624613B2 (ja) 2014-11-12
HK1176472A1 (en) 2013-07-26
KR101699996B1 (ko) 2017-01-26
WO2010144996A1 (en) 2010-12-23
EP2443749A4 (en) 2014-01-01
JP2012530411A (ja) 2012-11-29
RU2529849C2 (ru) 2014-10-10

Similar Documents

Publication Publication Date Title
KR101699996B1 (ko) 최적의 로컬 오실레이터 훈련 소스를 선택하기 위한 시스템 및 방법
KR101635660B1 (ko) 홀드오버 지속기간을 줄이기 위한 시스템 및 방법
JP6283428B2 (ja) 時刻同期装置、その方法及びプログラム
US20130046497A1 (en) System and method for built in self test for timing module holdover
JP2004328751A (ja) 基地局装置のための衛星クロック同期システム及びそれを利用した基地局システムの衛星クロック同期化方法
JP2003298630A (ja) 時刻同期方法
JP2017069669A (ja) 時刻同期装置、基地局装置、及び、時刻同期方法
JP2011233968A (ja) 基地局装置およびその制御方法
US9654113B2 (en) Control device for clock generation circuit, control method for clock generation circuit, and clock generation circuit
KR101669585B1 (ko) 신호 동기 시스템 및 방법
JP2023044018A (ja) 同期信号変換装置
KR20080065107A (ko) 이동통신 시스템에서 기지국과 제어국 간의 클럭 동기 방법및 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 4