KR20120029387A - 유기 박막 트랜지스터의 제조 방법 - Google Patents

유기 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20120029387A
KR20120029387A KR1020117027194A KR20117027194A KR20120029387A KR 20120029387 A KR20120029387 A KR 20120029387A KR 1020117027194 A KR1020117027194 A KR 1020117027194A KR 20117027194 A KR20117027194 A KR 20117027194A KR 20120029387 A KR20120029387 A KR 20120029387A
Authority
KR
South Korea
Prior art keywords
channel region
organic semiconductor
crystal
crystallization
drain electrode
Prior art date
Application number
KR1020117027194A
Other languages
English (en)
Inventor
토마스 쿠글러
Original Assignee
캠브리지 디스플레이 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 디스플레이 테크놀로지 리미티드 filed Critical 캠브리지 디스플레이 테크놀로지 리미티드
Publication of KR20120029387A publication Critical patent/KR20120029387A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/15Deposition of organic active material using liquid deposition, e.g. spin coating characterised by the solvent used

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 유기 반도체를 증착하기 전에, 채널 영역 밖의 표면을 하나 이상의 결정화 부위로 시딩하는 단계; 유기 반도체의 용액을 시딩된 표면으로 및 채널 영역 상으로 증착시켜 유기 반도체가 결정화 부위에서 또는 각각의 결정화 부위에서 결정 도메인을 형성하기 시작하고, 이때 결정 도메인 또는 각각의 결정 도메인이 진행하는 표면 증발선에 의해 결정되는 방향으로 채널 영역을 가로질러 결정화 부위로부터 성장하는 단계; 및 에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절함으로써 채널 영역 밖의 하나 이상의 결정화 부위로부터 채널 영역을 가로질러 결정 도메인 또는 각각의 결정 도메인의 방향 및 성장 속도를 조절하는 단계를 포함하는, 유기 박막 트랜지스터의 제조 방법에 관한 것이다.

Description

유기 박막 트랜지스터의 제조 방법{METHOD OF MAKING AN ORGANIC THIN FILM TRANSISTOR}
본 발명은 유기 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
트랜지스터는 2개의 주요 유형: 즉, 양방향 접합 트랜지스터 및 전계 효과 트랜지스터로 나눠질 수 있다. 이 유형들 모두는, 채널 영역에서 반도체성 물질이 그 사이에 배치되는 3개의 전극을 포함하는 공통 구조를 공유한다. 양방향 접합 트랜지스터의 3개의 전극은 이미터(emitter), 컬렉터(collector) 및 베이스(base)로서 공지되어 있는 반면에, 전계 효과 트랜지스터에서 3개의 전극은 소스(source), 드레인(drain) 및 게이트(gate)로서 공지되어 있다. 양방향 접합 트랜지스터는 이미터와 컬렉터 사이의 전류가 베이스와 이미터 사이에 흐르는 전류에 의해 제어되기 때문에 전류 작동 장치로서 설명될 수 있다. 반면, 전계 효과 트랜지스터는 소스와 드레인 사이에 흐르는 전류가 게이트와 소스 사이의 전압에 의해 제어되기 때문에 전압 작동 장치로서 설명될 수 있다.
또한, 트랜지스터는 이들이 각각 양전하 캐리어(정공) 또는 음전하 캐리어(전자)를 전도하는 반도체성 물질을 포함하는지에 따라 p-형 및 n-형으로 분류될 수 있다. 반도체성 물질은 전하를 수용하고, 전도하며, 제공하는 능력에 따라 선택될 수 있다. 정공 또는 전자를 수용하고, 전도하며, 제공하는 반도체성 물질의 능력은 물질을 도핑함으로써 향상될 수 있다. 또한, 소스 전극 및 드레인 전극에 사용되는 물질은 정공을 수용하고 주입하는 능력 또는 전극에 따라 선택될 수 있다. 예를 들어, p-형 트랜지스터 장치는 정공을 수용하고, 전도하며 제공하는데 효율적인 반도체성 물질을 선택하고, 그 반도체성 물질로부터 정공을 주입하고 수용하는데 효율적인 소스 전극 및 드레인 전극용 물질을 선택함으로써 형성될 수 있다. 반도체성 물질의 HOMO(Highest Occupied Molecular Orbital, 최고 점유 분자 오비탈) 준위와 전극에서의 페르미(Fermi) 준위의 양호한 에너지 준위 매칭은 정공 주입 및 수용을 향상시킬 수 있다. 반면, n-형 트랜지스터 장치는 전자를 수용하고, 전도하며, 제공하는데 효율적인 반도체성 물질을 선택하고, 그 반도체성 물질에 전자를 주입하고 반도체성 물질로부터 전자를 수용하는데 효율적인 소스 전극 및 드레인 전극용 물질을 선택함으로써 형성될 수 있다. 반도체성 물질의 LUMO(Lowest Unoccupied Molecular Orbital, 최저 비점유 분자 오비탈) 준위과 전극에서의 페르미 준위의 양호한 에너지 준위 매칭은 전자 주입 및 수용을 향상시킬 수 있다.
트랜지스터는 박막 트랜지스터를 형성하기 위해 박막에 성분들을 증착시킴으로써 형성될 수 있다. 유기 물질이 이러한 장치에서 반도체성 물질로서 사용되는 경우, 이는 유기 박막 트랜지스터로서 공지된다.
유기 박막 트랜지스터에 대한 다양한 배열이 공지되어 있다. 하나의 이러한 장치는, 채널 영역에서 반도체성 물질이 그 사이에 배치된 소스 전극 및 드레인 전극, 반도체성 물질에 인접하여 배치된 게이트 전극, 및 채널 영역에서 게이트 전극과 반도체성 물질 사이에 배치된 절연 물질의 층을 포함하는 절연 게이트 전계 효과 트랜지스터이다.
이러한 유기 박막 트랜지스터의 예가 도 1에 도시되어 있다. 예시된 구조는 기판(도시되지 않음) 상에 증착될 수 있으며, 채널 영역(6)이 그 사이에 배치되어 이것에 의해 이격되어 있는 소스 전극 및 드레인 전극(2, 4)을 포함한다. 유기 반도체(OSC)(8)가 채널 영역(6)에 증착되며, 소스 전극 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐 연장될 수 있다. 유전체 물질의 절연층(10)이 유기 반도체(8) 상에 증착되고, 소스 전극 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐 연장될 수 있다. 마지막으로, 게이트 전극(12)이 절연층(10) 상에 증착된다. 게이트 전극(12)은 채널 영역(6) 상에 위치되며, 소스 전극 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐 연장될 수 있다.
상술한 구조는 게이트가 장치의 상부 측 상에 위치되기 때문에 상부 게이트 유기 박막 트랜지스터로서 공지된다. 다르게는, 장치의 하부 측 상에 게이트를 제공하여 소위 하부 게이트 유기 박막 트랜지스터를 형성하는 것이 또한 공지되어 있다.
이러한 하부 게이트 유기 박막 트랜지스터의 예가 도 2에 도시되어 있다. 도 1 및 도 2에 예시된 구조들 사이의 관계를 더욱 명백하게 나타내기 위해, 동일한 참조 부호를 대응하는 부분에 대해 사용하였다. 도 2에 예시된 하부 게이트 구조는 기판(1) 상에 증착된 게이트 전극(12)을 포함하며, 그 위에 유전체 물질의 절연층(10)이 증착된다. 소스 전극 및 드레인 전극(2, 4)이 유전체 물질의 절연층(10) 상에 증착된다. 소스 전극 및 드레인 전극(2, 4)은 게이트 전극 상에서 그 사이에 위치된 채널 영역(6)에 의해 이격된다. 유기 반도체(OSC)(8)는 채널 영역(6)에서 증착되고, 소스 전극 및 드레인 전극(2, 4)의 적어도 일부에 걸쳐 연장될 수 있다.
채널의 전도도는 게이트에서 전압을 인가함으로써 변경될 수 있다. 이러한 방식에서, 트랜지스터는 인가된 게이트 전압을 사용하여 스위치 온 및 오프될 수 있다. 주어진 전압에서 달성될 수 있는 드레인 전류는 장치의 능동 영역(소스 전극과 드레인 전극 사이의 채널)에서 유기 반도체의 전하 캐리어의 이동도에 좌우된다. 따라서, 낮은 작동 전압에 의해 높은 드레인 전류를 달성하기 위해서, 유기 박막 트랜지스터는 채널 영역에서 높은 이동 전하 캐리어를 갖는 유기 반도체를 가져야 한다.
유기 박막 트랜지스터의 용도는 비교적 낮은 이동도의 유기 반도체 물질에 의해 현재 제한되고 있다. 이동도를 개선시키는 가장 효과적인 수단 중 하나는 유기 물질이 질서있게 정렬되도록 조장하는 것으로 밝혀졌다. 박막 트랜지스터에서 최고 이동도의 유기 반도체 물질은 현저한 질서 및 결정화를 나타내었고, 이는 광학 현미경 및 X 선 회절로부터 자명해진다.
유기 박막 트랜지스터에서 유기 반도체의 결정화를 향상시키는 기법은 (i) 유기 반도체의 증착 후 유기 박막 트랜지스터의 열적 어닐링(annealing), 및 (ii) 유기 반도체가 증착 후 본질적으로 증가된 결정화 능력을 갖도록 유기 반도체 분자를 고안하는 것을 포함한다.
유기 박막 트랜지스터 장치에서 결정화를 향상시키는 전술한 방법은 몇몇 문제를 갖는다. 열적 어닐링 기법이 갖는 한 가지 문제는 장치가 가열되어야 한다는 것이다. 이는 장치의 성분을 손상시키고, 제조에 대한 에너지 비용을 증가시키며, 상기 장치를 제조하는데 필요한 가공 시간을 증가시킬 수 있다. 분자 고안 경로가 갖는 한 가지 문제는 이것이 시간 소모적이고 증가된 결정화 능력을 갖는 새로운 분자를 고안하는 것이 값비싸다는 것이다. 더 나아가, 유기 반도체의 분자 구조를 변경시키는 것은 생성된 박막 트랜지스터에서 물질의 기능성에 불리한 영향을 줄 수 있다. 또한, 유기 반도체의 분자 구조를 변경시키는 것은 유기 박막 트랜지스터의 제조 동안 물질의 가공성에 불리한 영향을 줄 수 있다. 예를 들면, 물질의 용해도는 상기 물질이 스핀 코팅 또는 잉크젯 프린팅과 같은 증착 기법을 사용하는 용액 가공이 어렵게 되도록 영향을 줄 수 있다.
몇몇 추가의 문제는 상기 기법 둘 다에 공통적이다. 한 가지 문제는 두 기법이 유기 반도체 층 전체에 걸쳐 결정화를 증가시킨다는 것이다. 유기 박막 트랜지스터의 특정 영역에서 유기 반도체의 결정도 및 그에 따른 전도도를 증가시키는 것은 바람직하지 않을 수 있는데, 이는 언더라잉(underlying) 및 오버라잉(overlying) 금속화 간에 누전 및 단락(shorting) 문제를 유발하기 때문이다. 따라서, 유기 박막 트랜지스터의 목적하는 영역에서만 유기 반도체의 결정화를 증가시키는 방법을 제공하는 것이 유리할 것이다.
더 나아가, 상기 기법 중 어느 것도 유기 결정의 배향이 반도체가 결정화 됨에 따라 용이하게 조절가능하도록 허용하지 않았다. 이는 유기 반도체의 전도도가 유기 결정의 배향에 민감하기 때문에 중요하다. 유기 결정이 정렬되는 경우, 반도체의 전도도는 유기 결정의 배향에 대한 전류 방향에 따라 달라질 것이다.
최대 컨덕턴스의 배향이 유기 결정의 배향과 반드시 평행하지 않는다는 점을 주목해야 한다. 유기 결정의 배향에 반드시 수직일 필요도 없다. 실제로, 최대 컨덕턴스의 방향은 결정 내의 유기 분자의 구조에 좌우될 것이다. 그러나, 이는 다양한 여러 각도의 방향에서 물질을 통해 전류를 통과시키고 컨덕턴스를 측정함으로써 특정 분자에 대해 시험될 수 있다. 특정 물질의 경우, 상이한 결정 사이의 각도 배향에서 최대 전도도가 국소의 최소 전도도와 함께 달성되는 몇몇 상이한 결정 배향이 심지어 존재할 수 있다.
이론에 얽매이지 않으면서, 유기 반도체 물질을 통한 전도는 다음의 두 개의 기작을 통해 발생할 것이다: (1) 유기 분자에 따른 전도, 및 (2) 분자들 간의 분자간 호핑(hopping). 따라서, 전도에 대한 주요 기작이 유기 분자에 따른 것인 경우, 최대 컨덕턴스의 방향은 분자 배향에 맞추어 상당히 잘 정렬될 것이다. 다르게는, 전도에 대한 주요 기작이 분자들 간의 호핑인 경우, 최대 컨덕턴스의 방향은 전하가 한 분자로부터 다음 분자로 호핑되기에 가장 쉬운 방향에 상응할 것이다. 이는 종종 옆 방향에서 이웃한 분자들 간의 우수한 □-오비탈 중첩으로 인하여 분자 배향에 보다 수직한 방향으로 있을 것이다.
두 기작의 기여도는 유기 반도체의 분자 구조에 좌우될 것이다. 예를 들면, 매우 긴 쇄의 반도체성 중합체가 사용되는 경우, 유기 분자에 따른 전도가 우세할 것이다. 따라서, 중합체가 소스 전극과 드레인 전극 사이의 거리와 동일하거나 더 긴 쇄 길이를 갖는 경우, 최대 컨덕턴스의 방향은 소스 전극과 드레인 전극을 연결하는 라인에 평행한 방향으로 정렬된 중합체와 부합할 것이다. 그러나, 보다 짧은 분자가 사용되는 경우, 분자간 호핑이 우세하기 시작할 것이다. 이러한 경우, "맞은편" 분자들 간에 오비탈 중첩이 거의 없을 수 있고, 정렬된 방향에서의 전도도는 낮을 수 있다. 따라서, 소스 전극과 드레인 전극을 연결하는 라인에 수직인 방향으로 결정을 배향하는 것이 유리할 수 있다. 그러나, 이는 소스와 드레인 사이에서 전하가 통과되는데 필요한 다수의 분자간 호프를 유발할 수 있다. 따라서, 소스 전극과 드레인 전극 사이의 거리보다 훨씬 더 짧은 분자에 있어서, 소스 전극과 드레인 전극을 연결하는 라인에 수직인 각도와 평행한 각도 사이의 어느 각도로 기울어진 결정 배향이 최대 컨덕턴스 배향에 상응할 것이다.
여러 종래 기술의 문헌들은 유기 박막 트랜지스터의 채널 영역에서 유기 반도체 분자의 배향을 조절하는 기법을 개시한다. 이러한 문헌을 하기에 기재하였다.
유럽 특허 제 1 684 360 A1 호는 주쇄의 분자축이 소스 전극으로부터 드레인 전극으로의 방향에 대하여 기울어지게 배향되도록 유기 반도체 분자의 배향을 조절하는 것이 유리하다는 것을 개시하고 있다. 전술한 형태를 갖는 유기 박막 트랜지스터의 제조시에, 컨쥬게이트된 유기 반도체 분자는 소정의 용매에 용해되고, 용액은 목적하는 배향 방향에 평행하게 그루브가 형성되는 기판 상으로 도포된다.
유럽 특허 제 1 679 752 A1 호는 반도체성 물질의 배향을 조절하는데 사용되는 액정 물질과 반도체성 물질의 혼합물을 사용하여 유기 박막 트랜지스터의 유기 반도체성 층이 형성되는 배열을 개시하고 있다. 배향 방향은 전술한 혼합물이 소정의 방향, 예컨대 소스 전극으로부터 드레인 전극으로의 방향으로 증착되는 표면을 러빙(rubbing)시킴으로써 조절된다.
미국 특허 제 2007/0126003 호는 자가조립 단층 필름이 유기 박막 트랜지스터의 채널 영역에서 그 위에 배치된 유기 반도체의 배향을 조절하기 위해 사용될 수 있음을 기재하고 있다. 유기 반도체 분자는 결정 그레인에서 규칙적으로 배향되는 것으로 기재되어 있다. 추가로, 채널 영역에서 자가조립 단층 필름 상에 배치된 유기 반도체 물질이 어떠한 자가조립 단층 필름도 제공되지 않은 채널 영역 밖의 부분보다 더 큰 그레인을 갖고 더 큰 배향 질서를 갖는 것으로 기재되어 있다.
미국 특허 제 2007/0117298 A1 호는 화학적 시딩(seeding)을 사용하는 유기 박막 트랜지스터의 제조 방법을 개시하고 있다. 소액성 물질이 채널 영역 주변에 증착되어, 채널 영역 내에서 그 후에 증착되는 잉크젯 프린팅된 유기 반도체를 함유할 수 있는 것으로 기재되어 있다. 추가로, 채널 영역에서 소액성 패턴은 유기 반도체 필름의 결정화 및 분자 배향을 조절하기 위해 제공될 수 있는 것으로 기재되어 있다.
미국 특허 제 2007/0012914 A1 호는 유기 반도체가 그 위에 증착되어 있는 채널 영역에 결정화 촉진 층이 제공되는 유기 박막 트랜지스터를 개시하고 있다. 유기 반도체 층은 유기 실란 구조를 갖는 하나 이상의 포르피린을 함유하고, 결정화 촉진 층은 하나 이상의 폴리실록산 화합물을 포함하는 것으로 개시되어 있다. 결정화 촉진 층은 균일한 필름 두께인 것으로 기재되어 있다. 결정화는 실록산 구조 및 유기 실란 구조의 조합 효과에 의해 촉진되는 것으로 제시되어 있다. 추가로, 각각의 층이 용액으로부터 증착될 수 있는 것으로 개시되어 있다. 유기 반도체는, 전구체 형태로 증착되고 결정화된 유기 반도체 층을 형성하기 위해 가열될 수 있다. 가열 단계가 결정화 촉진 기능을 허용하는데 있어 중요한 역할을 할 것으로 제시되어 있다.
미국 특허 제 2006/0289859 A1 호는 유기 반도체의 결정화가 절연 중합체와 표면 처리제의 혼합물을 포함하는 게이트 절연층을 제공함으로써 개선되는 유기 박막 트랜지스터를 개시하고 있다. 절연 중합체 및 표면 처리제는 혼합물로서 용액으로부터 증착된다. 옥타데시트라이클로로실란이 표면 처리제의 예로서 제공되며, 폴리비닐페놀이 절연 중합체의 예로서 제공된다. 또한, 용액이 증착되고 건조될 때 성분들이 가교결합되도록 가교결합제가 혼합물에 포함된다.
미국 특허 제 2006/0208266 A1 호는 유기 반도체의 증착 전에 완충제 층이 채널 영역에 제공되는 유기 박막 트랜지스터를 개시하고 있다. 완충제 층이 오버라잉 유기 반도체의 배향을 결정하는 기능으로서 기재되고 있다. 완충제 층은 액정 코어를 갖는 유기 중합체 물질로 제조되는 것으로 기재되고 있다. 완충제 층이 증착되기 전에, 표면은 그 위로의 유기 반도체의 증착 전에 완충제 층의 분자가 특정 방향으로 배향되도록 러빙시킴으로써 준비된다. 완충제 층은 전구체 물질의 용액을 제조하고, 이 물질을 용액으로부터 증착시킨 후 물질을 중합시켜 완충제 층을 형성시킴으로서 형성될 수 있는 것으로 기재되어 있다.
미국 특허 제 2006/01135326 A1 호는 액정 유기 반도체 물질을 포함하는 유기 박막 트랜지스터를 개시하고 있다. 액정 정렬 층은 유기 반도체 물질의 증착 전에 제공된다. 액정 정렬 층은 폴리이미드계 물질을 코팅한 후 이를 러빙 처리시킴으로써 제조되는 층; 미세한 불균일성을 갖는 경화 수지를 포함하는 층; 또는 결정 정렬 층 및 베이스 물질이 통합되어 있고 미세한 불균일성을 갖는 경화 수지를 포함하는 층 중 하나일 수 있다.
미국 특허 제 2005/0029514 A1 호는 복수개의 그루브가 채널 영역에서 오버라잉 유기 반도체를 정렬하는데 사용되는 유기 박막 트랜지스터를 개시하고 있다.
상기 문헌으로 보아, 유기 박막 트랜지스터에서 유기 반도체 물질의 결정질 배열을 개선시키기 위하여 여러 가지 상이한 그룹에 의해 상당량의 노력을 수행하였음이 자명하다. 그러나, 상기 기법 중 어느 것도 유기 박막 트랜지스터의 채널 영역 내에서 유기 반도체 물질의 결정 도메인들 간의 전하 호핑에 대한 필요성을 없애는 것이 완전히 성공스럽지 못하였다. 이는 상기 기법 모두가 채널 영역 내의 복수개의 상이한 지점에서 개시되는 결정 성장을 유발하기 때문이다. 결과적으로, 복수개의 결정 도메인이 채널 영역 내에서 성장하고, 이 중 어느 것도 소스 전극으로부터 드레인 전극으로의 전체 거리에 걸쳐 연장되지 않는다. 따라서, 소스와 드레인 사이에 흐르는 임의의 전하는 결정 도메인 경계에 필연적으로 충돌할 것이고, 인접한 결정 도메인으로 호핑되어 그러한 행로를 계속할 것이 요구될 것이다. 그러한 결정 도메인 경계는 유기 반도체 내에서 전류의 흐름에 대한 저항성을 증가시킴으로써 낮은 전하 이동도 및 낮은 컨덕턴스를 유발한다.
본 발명의 실시양태의 목적은 전술한 문제를 해결하는 것이다.
본 발명의 제 1 양태에 따라, 청구범위 제 1 항 내지 제 16 항에 명시된 유기 박막 트랜지스터의 제조 방법이 제공된다.
특히, 소스 전극과 드레인 전극 사이에 채널 영역을 갖는 소스 전극 및 드레인 전극, 게이트 전극, 소스 전극 및 드레인 전극과 게이트 전극 사이에 배치된 유전체 층, 및 소스 전극과 드레인 전극 사이의 적어도 채널 영역에 배치된 유기 반도체를 포함하는 박막 트랜지스터의 제조 방법을 제공하며, 이때 상기 방법은 유기 반도체의 증착 전에 채널 영역 밖의 표면을 하나 이상의 결정화 개시 부위(결정화 부위)로 시딩하는 단계; 유기 반도체의 용액을 시딩된 표면으로 및 채널 영역 상으로 증착시켜 유기 반도체가 결정화 부위에서 또는 각각의 결정화 부위에서 결정 도메인을 형성하기 시작하고, 이때 결정 도메인 또는 각각의 결정 도메인이 진행하는 표면 증발선에 의해 결정되는 방향으로 채널 영역을 가로질러 결정화 부위로부터 성장하는 단계; 및 에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절함으로써 채널 영역 밖의 하나 이상의 결정화 부위로부터 채널 영역을 가로질러 결정 도메인 또는 각각의 결정 도메인의 방향 및 성장 속도를 조절하는 단계를 포함한다.
표면 증발선의 방향 및 이동 속도의 조절은 결정화 부위 및 채널 영역 상으로 유기 반도체의 용액을 흐르게 하여 결정이 용액 흐름 방향으로 성장함으로써 달성될 수 있다. 예를 들면, 스핀 코팅이 증착 방법으로서 사용될 수 있는데, 이때 결정 도메인은 스핀 코팅 동안 용액의 접선 흐름 방향으로 성장한다. 이러한 접근의 한가지 단점은 생성된 결정 도메인이 만곡되어 소스 전극 및 드레인 전극의 상응하는 정렬을 필요로 한다는 것이다. 따라서, 다수의 용도에서 선형 흐름이 바람직할 수 있다.
유기 반도체의 유동액의 제공에 대한 대안으로서, 표면 증발선의 방향 및 이동 속도의 조절은 결정화 부위 또는 각각의 결정화 부위 상에서 닥터 블레이드(doctor blade)를 적용시킴으로써 달성될 수 있으며, 이때 닥터 블레이드는 채널 영역을 걸쳐 이동하여 결정이 닥터 블레이드의 이동 방향으로 성장하게 한다. 닥터 블레이드 대신에 에어 나이프(air knife)를 사용하여 유사한 효과를 달성할 수 있다. 에어 나이프 또는 닥터 블레이드는 가열될 수 있다.
또 다른 가능성은 결정화 부위 또는 각각의 결정화 부위 및 채널 영역에 온도 구배를 적용하여 결정 도메인 또는 각각의 결정 도메인을 온도 구배에 의해 결정되는 방향으로 성장시킴으로써 표면 증발선의 방향 및 이동 속도를 조절하는 것이다. 예를 들면, 유기 박막 트랜지스터가 형성되는 기판은 상이한 영역에서 상이한 온도로 가열될 수 있다. 다르게는, 결정화 부위 또는 각각의 결정화 부위 및 채널 영역 상의 주변 온도를 조절하여 온도 구배를 부여할 수 있다.
또 다른 대안은 용액-전단 증착으로서 공지된 기법을 사용하는 것이다. 이 기법에서, 전단 기판을 유기 반도체의 증착된 용액의 상부로 적용하고, 전단 기판을 결정 성장을 위한 목적하는 방향으로 견인시킴으로써 전단력을 용액에 적용한다. 바람직하게는, 채널 영역은 습윤되는 표면을 갖고, 전단 기판은 탈습윤되는 표면을 갖는다.
본 발명의 실시양태는 결정 도메인의 성장이 채널 영역 밖의 고정된 위치에서 개시된 후 채널 영역을 가로질러 목적하는 방향으로 진행되어 채널 영역에서 결정 도메인이 채널 전체 길이에 걸쳐 연장되도록 보장함으로써, 채널 영역에서 유기 반도체 물질의 결정 구조를 강화시키는 기법을 제공한다. 이러한 배열에 의해, 전하는 결정 경계와 충돌하지 않고 소스와 드레인 사이를 흐르고, 결정 도메인들 간의 전하 호핑 요건이 방지될 수 있다. 따라서, 이러한 배열은 소스 전극과 드레인 전극 사이의 컨덕턴스 및 전하 이동도를 증가시킨다.
또한, 상기 기법은 유기 반도체 물질의 분자 구조의 변형을 필요로 하지 않으며, 따라서 새로운 분자 고안에 수반되는 시간 및 비용을 절약하면서, 유기 반도체의 결정 배향의 조절을 증가시킨다. 더 나아가, 유기 반도체의 분자 구조의 변형으로 인해 발생될 수 있는, 유기 반도체 물질의 기능적 및 가공 특성 면에서의 불리한 효과가 방지된다. 예를 들면, 기능적 및 가공 특성을 위해 공지된 유기 반도체가 선택될 수 있고, 이를 유기 박막 트랜지스터의 채널 영역에 증착시키는 경우, 물질의 결정도를 증가시키기 위해 본 기법을 사용할 수 있다.
더 나아가, 본 발명의 실시양태는 단지 유기 박막 트랜지스터의 목적하는 영역, 예를 들면 채널 영역 내 및 소스 전극 및 드레인 전극 상에서만 유기 반도체의 결정화를 증가시키는 방법을 제공한다. 전술한 바와 같이, 장치의 모든 영역에서 유기 반도체의 결정도 및 그에 따른 전도도를 증가시키는 것은 바람직하지 않을 수 있는데, 왜냐하면 이는 장치의 측면에서 누전을 유발하고 언더라잉 및 오버라잉 금속화 간에 단락 문제를 초래할 수 있기 때문이다. 본 시딩 및 조절 기법을 사용함으로써, 결정 배향 증가는 소스 전극 및 드레인 전극 상에서 및 채널 영역 내에 편재될 수 있고, 따라서 유기 반도체는 장치의 다른 영역에 비해 상기 영역에서 보다 높은 전도도를 갖는다. 따라서, 누전 및 단락 문제가 감소될 수 있다.
특정 실시양태에 따라, 채널 영역의 소스 전극 측면 또는 드레인 전극 측면, 또는 둘 다에 하나 이상의 결정화 부위가 제공된다. 하나 이상의 결정화 부위는 소스 전극 및 드레인 전극에 걸쳐 또는 실제로 그 위에서 제공될 수 있다. 결정 도메인 또는 각각의 결정 도메인은 소스 전극과 드레인 전극 사이의 채널 영역 전체 길이를 가로질러 연장될 수 있다. 예를 들면, 결정 도메인은 소스 전극 및 드레인 전극을 연결하는 라인에 평행한 방향으로 연장되고 그 형태로 신장될 수 있다.
그러나, 결정 도메인 내에서 최대 컨덕턴스의 방향이 상기 배경 기술 단락에서 논의한 이유로 인해 결정 도메인의 신장 축과 부합할 필요는 없다는 것을 주목해야 한다. 결정 도메인 내의 전도는 분자에 따른 전도 및 분자들 간의 분자간 호핑 둘 다를 수반할 것이다. 따라서, 본 발명을 사용함으로써, 또한 결정 도메인에 대한 최대 컨덕턴스의 축이 소스 전극 및 드레인 전극을 직접적으로 연결하는 가상 라인에 실질적으로 평행하도록(즉, 작동 동안 소스 전극과 드레인 전극 사이의 전류 방향으로) 결정 도메인을 배향시킬 수 있다. 바람직하게는, 최대 컨덕턴스의 축은 소스 전극 및 드레인 전극을 연결하는 라인의 + 또는 - 20° 방향으로, 보다 바람직하게는 + 또는 - 10° 방향으로, 보다 더 바람직하게는 + 또는 - 5° 방향으로 정렬된다.
결정 도메인에 대한 최대 컨덕턴스의 축은 특정 유기 물질에 대하여 여러 가지 상이한 각도 방향으로 결정 도메인을 통해 전류를 통과시키고 컨덕턴스를 측정함으로써 용이하게 찾을 수 있다. 특정 물질에 대하여, 각도 배향에서 최대 전도도가 국소 최소값과 함께 달성되는 몇몇 상이한 배향이 심지어 존재할 수 있다. 이 경우, 최대 컨덕턴스의 축들 중 하나는 소스 전극과 드레인 전극 사이를 직접적으로 통과하는 라인에 실질적으로 평행인 방향으로 배향된다.
복수개의 결정화 부위는 복수개의 결정 도메인 각각에 대하여 한 개가 제공될 수 있다. 다르게는, 단지 단일 결정화 부위가 제공될 수 있다. 그러나, 단일 결정화 부위는 복수개의 결정 도메인이 단일 결정화 부위에 따라 상이한 지점으로부터 성장할 수 있도록 채널 영역의 측면에 인접하게 신장되고 연장될 수 있다.
결정화 부위는 하나 이상의 물리적 구조를 포함할 수 있다. 예를 들면, 물리적 구조는 유기 반도체가 증착되는 표면에서 하나 이상의 만입을 포함할 수 있다. 만입은 예를 들면 표면으로 스탬프를 가압시킴으로써 형성될 수 있다. 표면은 스탬핑되어 만입을 형성할 수 있는 물질로 예비 처리될 수 있다. 다르게는, 유기 반도체가 증착되는 표면으로 양각 패턴을 형성시킴으로써 물리적 구조가 제공될 수 있다. 예를 들면, 패턴화된 층이 스탬프로부터 전사될 수 있다.
물리적 구조는, 예를 들면 소스 전극 또는 드레인 전극 상의 또는 그에 인접한 채널 영역의 측면을 따라 연장되는 그루브 또는 리지(ridge)일 수 있다.
물리적 구조를 갖는 채널에서 표면을 시딩하는 것에 대한 대안으로서, 표면은 화학적 접근을 사용하여 시딩될 수 있다. 습윤 또는 탈습윤 도메인을 편재시킴으로써 결정화 부위가 형성될 수 있다. 채널 영역의 소스 및 드레인 측면에서 편재화된 탈습윤 도메인은 이들이 장치의 능동 영역 내에서 유기 반도체를 함유하도록 작용하고 또한 결정 도메인에 대한 결정화 출발 및 정지 지점으로써 작용할 수 있기 때문에 특히 유리할 수 있다.
하나의 배열에 따라, 유기 박막 트랜지스터는 하부 게이트 유기 박막 트랜지스터이고, 상기 방법은 기판 상에 게이트 전극을 형성시키는 단계, 게이트 전극 상에 유전체 층을 형성시키는 단계; 유전체 층 상에 소스 전극 및 드레인 전극을 형성시키되, 이때 소스 전극 및 드레인 전극이 게이트 전극 상에 위치한 그들 사이의 채널 영역에 의해 이격되어 있는 단계; 채널 영역 밖의 표면을 하나 이상의 결정화 부위에 의해 시딩하는 단계; 시딩된 표면 상으로 및 채널 영역 상에서 유기 반도체의 용액을 증착시키는 단계; 및 표면 증발선의 방향 및 이동 속도를 조절함으로써 채널 영역 밖의 하나 이상의 결정화 부위로부터 채널 영역을 가로질러 결정 도메인 또는 각각의 결정 도메인 방향 및 성장 속도를 조절하는 단계를 포함한다.
또 다른 방법에 따라, 유기 박막 트랜지스터는 상부 게이트 유기 박막 트랜지스터이고, 상기 방법은 기판 상에 소스 전극 및 드레인 전극을 형성시키되, 소스 전극 및 드레인 전극이 그들 사이의 채널 영역에 의해 이격되어 있는 단계; 채널 영역 밖의 표면을 하나 이상의 결정화 부위에 의해 시딩하는 단계; 시딩된 표면 상으로 및 채널 영역 상에서 유기 반도체의 용액을 증착시키는 단계; 표면 증발선의 방향 및 이동 속도를 조절함으로써 채널 영역 밖의 하나 이상의 결정화 부위로부터 채널 영역을 가로질러 결정 도메인 또는 각각의 결정 도메인 방향 및 성장 속도를 조절하는 단계; 유기 반도체 상에서 유전체 층을 형성하는 단계; 및 유전체 층 상에서 게이트 전극을 증착시키는 단계를 포함한다.
본 발명의 다른 양태에 따라, 청구범위 제 17 항 내지 제 23 항에 명시된 유기 박막 트랜지스터가 제공된다. 바람직하게는, 상기 기재된 방법에 따라 형성된 유기 박막 트랜지스터는 소스 전극과 드레인 전극 사이에 채널 영역을 갖는 소스 전극 및 드레인 전극, 게이트 전극, 소스 전극 및 드레인 전극과 게이트 전극 사이에 배치된 유전체 층을 포함하고, 이때 채널 영역 밖의 표면은 하나 이상의 결정화 부위를 포함하고, 유기 반도체는 하나 이상의 결정화 부위 및 소스 전극과 드레인 전극 사이의 채널 영역 상에 배치되고, 유기 반도체는 채널 영역 상의 하나 이상의 결정화 부위로부터 연장된 하나 이상의 결정 도메인을 포함한다. 각각의 결정 도메인은 정렬 시에 단일 결정 또는 복수개의 결정으로 이루어질 수 있다.
이제, 첨부한 도면을 참조하여 본 발명을 단지 예로서만 상세히 설명할 것이다.
도 1은 종래 기술의 배열에 따른 상부 게이트 유기 박막 트랜지스터 구조를 도시한다.
도 2는 종래 기술의 배열에 따른 하부 게이트 유기 박막 트랜지스터 구조를 도시한다.
도 3은 본 발명의 실시양태에 따른 유기 박막 트랜지스터의 제조에 수반되는 방법 단계를 예시한다.
도 4는 도 3의 방법에서 중간 생성물의 평면도를 도시한다.
도 5는 본 발명의 다른 실시양태에 따른 유기 박막 트랜지스터를 예시한다.
도 6은 본 발명의 다른 실시양태에 따른 유기 박막 트랜지스터를 예시한다.
도 7 내지 9는 본 발명의 다른 실시양태에 따른 연속적인 중간 생성물의 평면도를 도시한다.
본 기법이 어떻게 수행될 수 있는지에 대한 예시적인 방법이 도 3에 개략적으로 나타나 있다.
단계 1에서, 기판(1)을 먼저 준비하여 소스 전극 및 드레인 전극(2, 4)을 그 위에 형성시킨다.
단계 2에서, 결정화 부위(14, 16)를 소스 전극 및 드레인 전극(2, 4)에 인접하여 기판(1) 상에 형성시킨다. 결정화 부위(16, 16)는 탈습윤 물질, 예컨대 테플론(Teflon, 상표명)을 포함할 수 있다.
단계 3에서, 유기 반도체의 용액(8)을 증착시킨다. 유기 반도체 물질은 예를 들면 잉크젯 프린팅에 의해 용액으로부터 증착될 수 있도록 용액 가공될 수 있다. 유기 반도체 물질은 소 분자 유기 반도체, 중합체 또는 덴드리머를 포함할 수 있다. 다수의 이러한 반도체 물질이 당해 분야에 공지되어 있다.
단계 4에서, 유기 반도체의 용액(8)이 여전히 습윤성인 동안, 전단 기판(18)을 용액 위로 위치시키고, 도면에서 화살표에 의해 표시된 소스에서 드레인으로의 방향으로 견인시킨다. 이로 인해 결정 도메인이 결정화 부위(14)로부터 결정화 부위(16)로 성장하여 단계 5에 예시된 구조가 형성된다.
최종적으로, 장치는 유전체 층(10) 및 그 위의 게이트 전극(12)을 증착시킴으로써 단계 6에서 완성된다(이는 상부 게이트 트랜지스터 구조이다).
전극은 당해 분야에 공지된 다른 단순한 패턴화 기법을 사용하여 프린팅되거나 증착될 수 있다.
유전체 물질은 용액 가공성일 수 있다. 예를 들면 유전체 층은 즉시 스핀 코팅되고 패턴화될 수 있는 폴리이미드와 같은 유기 포토레지스트(photoresist)일 수 있다. 다르게는, 유전체 층은 SiO2와 같은 무기 물질일 수 있다.
질서화 및 결정화를 지향하는 경향을 갖는 유기 반도체가 바람직하다. 고 비등점 용매를 함유하는 유기 반도체 배합물이 또한 바람직한데, 왜냐하면 이는 결정 도메인이 성장하는 동안 분자가 재정렬되도록 보다 긴 시간을 제공하기 때문이다. 예를 들면, 100 내지 200℃ 범위, 보다 바람직하게는 150 내지 200℃, 가장 바람직하게는 약 175℃의 비등점을 갖는 용매가 바람직하다. 이는 사용되는 증착 방법의 유형에 좌우될 것이다.
용액의 농도는 바람직하게는 0.5 내지 5%, 보다 바람직하게는 1 내지 2%, 가장 바람직하게는 약 2%이다. 스핀 코팅 OSC 용액에 대해서는 약 2%의 농도가 바람직하다. 다른 증착 기법은 약간 더 높거나 더 낮은 농도를 필요로 할 수 있다.
또한, 유기 반도체의 용액이 충분한 시간 동안 결정 도메인이 성장하도록 유체 상태를 유지하는 것을 보장하도록 건조 온도가 조절된다. 건조 온도는 25 내지 100℃, 보다 바람직하게는 25 내지 50℃, 가장 바람직하게는 약 25℃일 수 있다. 이는 사용되는 용매 시스템에 좌우될 것이다.
배향된 결정 성장을 유발하는 진행하는 건조선을 생성시키기 위하여, 건조 속도는 유리하게는 유기 반도체 용액의 유속/전단 속도와 동일하다. 바람직하게는, 건조 시간은 10초 내지 10분, 보다 바람직하게는 20초 내지 5분, 보다 바람직하게는 40초 내지 4분이다. 전형적으로, 능동 매트릭스 후판 기판에 대해 수십초 내지 수분 범위의 코팅 시간이 사용된다.
단계 4에서, 용액에 용해된 분자는 핵형성 부위(14)에서 결정화되기 시작한다. 이러한 실시양태는 용액으로부터 증착된 유기 반도체의 결정화를 국소적으로 유도하는 바람직한 핵형성 부위로서 습윤 특성이 매우 다른 표면 패턴들 간의 경계의 사용을 만든다. 빠른 탈습윤이 탈습윤 영역으로부터 발생한다. 전단력의 적용과 함께 이러한 효과는 탈습윤 영역의 경계에서 유기 반도체 용액의 박화를 유발한다. 이로 인해 건조 공정의 국소 가속화 및 탈습윤 경계에서 시딩 결정(핵형성)의 편재화된 형성이 발생한다. 용매의 증발은 유기 반도체 농도가 습윤성 경계에서 가장 높고 전단력의 방향으로 감소되는 농도 구배를 축적시킨다. 결과적으로, 탈습윤 경계에서 초기에 형성된 시딩 결정으로부터 결정 성장이 발생하고 적용된 전단력 방향으로 진행된다. 초기 시딩 결정은 리본 형태이다. 그러나, 탈습윤 경계로부터 거리가 멀어짐에 따라, 이러한 OSC 결정 리본은 단일 결정 도메인으로 합쳐진다. 트랜지스터의 소스 전극 및 드레인 전극에 대한 적합한 거리 및 배향에서 습윤성 경계를 생성시킴으로써, 큰 단일 결정질 유기 반도체 결정이 트랜지스터 채널을 가교하여 생성될 수 있다.
따라서, 바람직한 핵형성 부위를 한정함으로써, 본 발명은 결정화가 시작되는 장소, 즉 생성된 결정이 배향되는 정확한 위치를 조절하게 된다.
더 나아가, 결정 기원의 위치를 한정하는 것 외에도, 전단력을 적용함으로써 배향 효과가 초래되어 결정이 전단력 방향에 평행하게 성장한다.
마지막으로, 결정 기원의 위치 및 결정의 배향을 한정하는 것 외에도, 본 발명은 (1) 바람직한 핵형성이 발생하는 경계를 한정하는 습윤 및 탈습윤 구역의 구역 크기 및 형태; (2) 유기 반도체 용액의 용매의 비등점 및 농도; 및 (3) 적용된 전단력의 크기의 함수로서 결정의 크기/치수를 조절하게 된다.
본 발명은 (1) 소 분자 유기 반도체, 예컨대 TIPS 펜타센(6,13-비스(트라이아이소프로필-실릴에티닐)펜타센)의 결정의 위치/기원; (2) 생성된 유기 반도체 결정의 크기 및 치수; 및 (3) 유기 박막 트랜지스터에서 소스 전극 및 드레인 전극에 대한 생성된 유기 반도체 결정의 배향을 조절하기 위해서 유기 박막 트랜지스터의 제조에 적용될 수 있다.
소 분자 유기 반도체 필름에서 전하 캐리어 이동도가 결정적으로 결정 형태에 좌우됨에 따라, 실시양태는 주어진 유기 반도체 물질에 대한 이동도를 증가시키고, 재현성을 개선시키고, 즉 주어진 채널 길이를 갖는 유기 박막 트랜지스터 장치에 대해 수득된 이동도 값의 산발을 감소시킨다.
도 4는 도 3의 단계 5에 나타난 중간 생성물의 평면도를 도시한다. 유기 반도체(8)의 결정 도메인은 탈습윤 영역(14)으로부터 탈습윤 영역(16)으로 소스 전극과 드레인 전극(2, 4) 사이의 채널 영역에 걸쳐 연장된다.
도 5는 도 3의 단계 6에 나타난 배열을 약간 변형한 버젼을 도시한다. 도 5에 예시된 배열에서, 결정화 부위(14, 16)는 소스 전극 및 드레인 전극(2, 4)에 인접한 기판(1) 상에서보다 오히려 소스 전극 및 드레인 전극(2, 4) 상에서 형성된다.
도 5는 상부 게이트 유기 박막 트랜지스터를 예시한다. 반면, 도 6은 하부 게이트 유기 박막 트랜지스터를 예시한다. 이 경우, 기판(1) 상에 게이트 전극(12)이 형성되고, 게이트 전극 상에 유전체 층(10)이 형성되고, 유전체 층(10) 상에 소스 전극 및 드레인 전극(2, 4)이 형성된다. 소스 전극 및 드레인 전극(2, 4)은 게이트 전극(12) 상에 위치한 그들 사이의 채널 영역에 의해 이격된다. 핵형성 부위(14, 16)는 소스 전극 및 드레인 전극(2, 4) 상에 형성되고, 유기 반도체의 용액(8)이 채널 영역 및 핵형성 부위 상에 증착되며, 그 후 전단력이 상술한 바와 같이 건조 동안 적용된다.
도 7 내지 9는 다수의 유기 박막 트랜지스터가 공통 기판(1) 상에서 함께 형성되는 방법에 따른 연속적인 중간 생성물의 평면도를 도시한다. 소스 전극 및 드레인 전극(2, 4)은 도 7에 예시된 바와 같이 결정화 부위(14, 16)를 따라 기판 상에 증착된다. 도 7에서, 5 세트의 대향 소스 전극 및 드레인 전극(2, 4)이 5개의 유기 박막 트랜지스터 장치를 위해 제공된다.
그 후, 도 8에 예시된 바와 같이, 소스-드레인 전극 각각의 쌍 사이에 유기 반도체의 용액이 증착된다. 결정화 부위(14, 16)에 대해 탈습윤 물질이 사용되는 경우, 이는 목적하는 영역에서 반도체 물질의 용액을 함유하는 것을 돕는다.
그 후, 장치 구역 각각에서 유기 반도체 용액을 접촉시키기 위해, 전단 기판이 기판(1) 상에 위치한다. 전단 기판은 소스에서 드레인 방향으로 견인되어 도 9에 예시된 바와 같은 결정 도메인 구조를 형성한다.
그 후, 장치 각각은 유전체 층 및 게이트 전극을 증착시킴으로써 완성될 수 있다. 그 후, 장치 사이의 기판에 선을 그어 부러뜨림으로써 5개의 트랜지스터가 분리될 수 있다.
본 발명의 실시양태에 따른 유기 박막 트랜지스터(OTFT)의 추가의 특징을 하기에 논의하였다.
기판
기판은 강성이거나 가요성일 수 있다. 강성 기판은 유리 또는 규소로부터 선택될 수 있고, 가요성 기판은 얇은 유리 또는 플라스틱, 예컨대 폴리(에틸렌테레프탈레이트)(PET), 폴리(에틸렌-나프탈레이트)(PEN), 폴리카보네이트 및 폴리이미드를 포함할 수 있다.
유기 반도체 물질은 적합한 용매의 사용을 통해 처리가능한 용액으로 이루어질 수 있다. 예시적인 용매는 톨루엔 및 자일렌; 테트랄린; 및 클로로폼과 같은 모노- 또는 폴리-알킬벤젠을 포함한다. 용액 증착 기법은 스핀 코팅 및 잉크젯 프린팅을 포함한다. 다른 용액 증착 기법은 스프레이 코팅, 딥-코팅, 롤 프린팅 및 스크린 프린팅을 포함한다.
유기 반도체 물질
유기 반도체 물질은 선택적으로 치환된 펜타센과 같은 소 분자; 폴리아릴렌, 특히 폴리플루오렌 및 폴리티오펜과 같은 선택적으로 치환된 중합체; 및 올리고머를 포함한다. 상이한 물질 유형의 블렌드(예를 들어, 중합체와 소 분자 블렌드)를 포함하는 물질의 블렌드가 사용될 수 있다.
p-형 유기 반도체 물질의 예는 펜타센의 가용성 유도체, 예컨대 6,13-비스(트라이아이소프로필-실릴에티닐)펜타센(TIPS-펜타센) 및 안트라다이티오펜의 가용성 유도체, 예컨대 플루오르화된 5,11-비스(트라이에틸실릴에티닐) 안트라다이티오펜(diF-TESADT)을 포함한다. 보다 일반적으로, 아센의 가용성 유도체, 예컨대 테트라센, 크리센, 펜타센, 피렌, 페릴렌, 코로넨, 벤조다이티오펜, 안트라다이티오펜 및 다른 축합된 방향족 및 헤테로방향족 탄화수소; 구리 프탈로사이아닌, 루테튬 비스프탈로사이아닌 또는 다른 포르피린 및 프탈로사이아닌 화합물 금속 착체의 가용성 유도체; 및 폴리아닐린, 폴리티오펜, 폴리피롤, 폴리퓨란, 폴리피리딘, 폴리티에닐렌 비닐렌의 컨쥬게이트된 탄화수소 및 헤테로사이클릭 중합체의 가용성의 적합하게 치환된 올리고머(테트라머-헥사머)가 있다.
n-형 유기 반도체 물질의 예는 가용성 메타노플러렌[60], 예컨대 [6,6]-페닐-C61-뷰티르산 에스터([60]PCBM); 가용성 메타노플러렌[70], 예컨대 [6,6]-페닐-C71-뷰티르산 메틸 에스터([70]PCBM); 나프탈렌 다이 다이카복시언하이드라이드 및 나프탈렌 다이카복시미드의 가용성 유도체; 및 다이사이아노페릴렌-3,4:9,10-비스(다이카복시미드)의 가용성 유도체를 포함한다.
소스 전극 및 드레인 전극
p-채널 OTFT에 대해, 바람직하게는, 소스 전극 및 드레인 전극은 높은 일함수의 물질, 바람직하게는 3.5eV 초과의 일함수를 갖는 금속, 예를 들어, 금, 백금, 팔라듐, 몰리브덴, 텅스텐, 은 또는 크롬을 포함한다. 보다 바람직하게는, 금속은 4.5 내지 5.5eV 범위의 일함수를 갖는다. 또한, 다른 적합한 화합물, 합금 및 산화물, 예컨대 몰리브덴 삼산화물 및 인듐 주석 산화물이 사용될 수 있다. 소스 전극 및 드레인 전극은 열 증발에 의해 증착되고, 당해 분야에 공지된 표준 포토리쏘그래피 및 리프트-오프(lift-off) 기법을 사용하여 패턴화될 수 있다.
다르게는, 전도성 중합체가 소스 전극 및 드레인 전극으로서 증착될 수 있다. 다른 전도성 중합체가 당해 분야에 공지되어 있지만, 상기 전도성 중합체의 예는 폴리(에틸렌다이옥시티오펜)(PEDOT)을 들 수 있다. 이러한 전도성 중합체는 예를 들면 스핀 코팅 또는 잉크젯 프린팅 기법 또는 상기 논의된 다른 용액 증착 기법을 사용하여 용액으로부터 증착될 수 있다.
n-채널 OTFT에 대해서, 바람직하게는 소스 전극 및 드레인 전극은, 예를 들면 3.5eV 미만의 일함수를 갖는 금속, 예컨대 칼슘 또는 바륨 또는 금속 화합물의 박층, 특히 알칼리 또는 알칼리 토 금속의 산화물 또는 플루오르화물, 예를 들면 플루오르화리튬, 플루오르화바륨 및 산화바륨과 같은 물질을 포함한다. 다르게는, 전도성 중합체는 소스 전극 및 드레인 전극으로서 증착될 수 있다.
소스 전극 및 드레인 전극은 바람직하게는 제조의 용이성을 위해 동일한 물질로부터 형성된다. 그러나, 소스 전극 및 드레인 전극은 전하 주입 및 추출 최적화를 위해 각각 상이한 물질로 형성될 수 있다.
소스 전극과 드레인 전극 사이에 한정된 채널의 길이는 500 마이크론 이하, 바람직하게는 200 마이크론 미만, 보다 바람직하게는 100 마이크론 미만, 가장 바람직하게는 20 마이크론 미만일 수 있다.
게이트 전극
게이트 전극은 넓은 범위의 전도성 물질, 예를 들어, 금속(예를 들어, 금) 또는 금속 화합물(예를 들어, 인듐 주석 산화물)로부터 선택될 수 있다. 다르게는, 전도성 중합체가 게이트 전극으로서 증착될 수 있다. 이러한 전도성 중합체는, 예를 들어, 스핀 코팅 또는 잉크젯 프린팅 기법 및 상기 논의한 다른 용액 증착 기법을 사용하여 용액으로부터 증착될 수 있다.
게이트 전극, 소스 전극 및 드레인 전극의 두께는, 예를 들어, 통상적으로 원자력 현미경(AFM : Atomic Force Microscopy)으로 측정될 때 50nm이지만, 5 내지 200nm의 범위에 있을 수도 있다.
절연층
절연층은 높은 저항률을 갖는 절연 물질로부터 선택된 유전체 물질을 포함한다. OTFT에 대하여 달성가능한 커패시턴스는 유전 상수 k에 정비례하고, 드레인 전류 ID가 그 커패시턴스에 정비례하기 때문에, 높은 k 값을 갖는 물질이 바람직하지만, 유전체의 유전 상수 k는 통상적으로 약 2 내지 3이다. 따라서, 낮은 작동 전압과 함께 높은 드레인 전류를 달성하기 위해, 채널 영역에 얇은 유전체 층을 갖는 OTFT가 바람직하다.
유전체 물질은 유기 또는 무기일 수 있다. 바람직한 무기 물질은 SiO2, SiNx 및 SOG(spin-on-glass)를 포함한다. 바람직한 유기 물질은 일반적으로 중합체이고, 다우코닝(Dow Corning)으로부터 입수가능한 폴리비닐알코올(PVA), 폴리비닐피롤리딘(PVP)과 같은 절연 중합체, 폴리메틸메타크릴레이트(PMMA) 및 벤조사이클로뷰테인(BCB)과 같은 아크릴레이트를 포함한다. 다른 예로는 플루오르화된 용매 중 플루오르화된 중합체를 포함한다. 절연층은 물질의 블렌드로부터 형성될 수 있거나 다층 구조를 포함할 수 있다.
유전체 물질은 당업계에 공지되어 있는 바와 같은 열 증발, 진공 처리 또는 적층법에 의해 증착될 수 있다. 다르게는, 유전체 물질은 스핀 코팅 또는 잉크젯 프린팅 기법 및 상기 논의한 다른 용액 증착 기법을 사용하여 용액으로부터 증착될 수 있다.
유전체 물질이 용액으로부터 유기 반도체 상에 증착되는 경우, 유기 반도체의 용해를 일으켜서는 안 된다. 마찬가지로, 유기 반도체가 용액으로부터 증착되는 경우, 유전체 물질이 용해되서는 안 된다. 이러한 용해를 회피하는 기법은, 직교 용매의 사용, 즉, 언더라잉 층을 용해하지 않는 최상위 층의 증착을 위한 용매의 사용, 및 언더라잉 층의 가교 결합을 포함한다.
절연층의 두께는 바람직하게 2 마이크로미터 미만이고, 보다 바람직하게는 500nm 미만이다.
추가의 층
다른 층이 장치 구조에 포함될 수 있다. 예를 들면, 자가조립 단층(SAM)이 게이트, 소스 또는 드레인 전극, 기판, 절연층 및 유기 반도체 물질 상으로 증착되어 결정도를 촉진하고, 접촉 저항을 감소시키고, 표면 특성을 회복시키고, 필요한 경우 접착력을 촉진시킬 수 있다. 특히, 채널 영역에서 유전체 표면은 결합 영역 및 유기 영역을 포함하는 단층으로 제공되어, 예컨대 유기 반도체의 형태(특히, 중합체 정렬 및 결정도)를 개선시키고, 특히 높은 k 유전체 표면에 대하여 전하 트랩을 피복함으로써 장치 성능을 개선시킬 수 있다. 이러한 단층에 대한 예시적인 물질은 알킬 장쇄를 갖는 클로로- 또는 알콕시-실란, 예컨대 옥타데실트라이클로로실란을 포함한다. 유사하게, 소스 전극 및 드레인 전극은 SAM으로 제공되어 유기 반도체와 전극들 사이의 접촉을 개선시킬 수 있다. 예를 들면, 금 SD 전극은 티올 결합기 및 높은 쌍극자 모멘트, 도판트 또는 컨쥬게이트된 잔기를 갖는 기일 수 있는 접촉을 개선시키는 기를 포함하는 SAM으로 제공될 수 있다.
OTFT 용도
본 발명에 따른 OTFT는 광범위하게 가능한 용도를 갖는다. 이러한 한 가지 용도는 광학 장치, 바람직하게는 유기 광학 장치에서 픽셀을 구동하는 것이다. 이러한 광학 장치의 예는 광반응성 장치, 특히 광검출기 및 발광 장치, 특히 유기 발광 장치를 포함한다. OTFT는 능동형 매트릭스 유기 발광 장치와 함께, 또는 디스플레이 용도에서 사용하기에 특히 적합하다.
본 발명은 그의 바람직한 실시양태를 참고로 하여 구체적으로 제시되고 기재되었지만, 첨부된 청구범위에 의해 한정된 본 발명의 범위로부터 벗어나지 않으면서 그 형태 및 세부 항목의 다양한 변화가 이루어질 수 있음을 당해 분야의 숙련자는 이해할 것이다.

Claims (24)

  1. 유기 반도체를 증착하기 전에, 채널 영역 밖의 표면을 하나 이상의 결정화 개시 부위로 시딩하는 단계;
    유기 반도체의 용액을 시딩된 표면으로 및 채널 영역 상으로 증착시켜, 유기 반도체가 상기 부위에서 또는 각각의 부위에서 결정 도메인을 형성하기 시작하고, 이때 결정 도메인 또는 각각의 결정 도메인이 진행하는 표면 증발선에 의해 결정되는 방향으로 채널 영역을 가로질러 결정화 부위로부터 성장하는 단계; 및
    에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절함으로써 채널 영역 밖의 하나 이상의 부위로부터 채널 영역을 가로질러 결정 도메인 또는 각각의 결정 도메인의 방향 및 성장 속도를 조절하는 단계
    를 포함하는, 소스 전극과 드레인 전극 사이에 채널 영역을 갖는 소스 전극 및 드레인 전극, 게이트 전극, 소스 전극 및 드레인 전극과 게이트 전극 사이에 배치된 유전체 층, 및 소스 전극과 드레인 전극 사이의 적어도 채널 영역에 배치된 유기 반도체를 포함하는 유기 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절하는 것을, 결정화 개시 부위 및 채널 영역 상으로 유기 반도체의 용액을 흐르게 하여 달성시키되, 이에 의해 결정 도메인 또는 각각의 결정 도메인이 용액 흐름 방향으로 성장하는 방법.
  3. 제 1 항에 있어서,
    에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절하는 것을, 결정화 개시 부위 또는 각각의 결정화 개시 부위에서 닥터 블레이드(doctor blade) 또는 에어 나이프(air knife)를 적용하여 달성시키되, 이때 닥터 블레이드 또는 에어 나이프가 채널 영역을 걸쳐 이동하여 이에 의해 결정 도메인 또는 각각의 결정 도메인이 닥터 블레이드 또는 에어 나이프의 이동 방향으로 성장하는 방법.
  4. 제 1 항에 있어서,
    에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절하는 것을, 결정화 개시 부위 또는 각각의 결정화 개시 부위 및 채널 영역에 온도 구배를 적용하여 달성시키되, 이에 의해 결정 도메인 또는 각각의 결정 도메인이 온도 구배에 의해 결정된 방향으로 성장하는 방법.
  5. 제 1 항에 있어서,
    에너지를 적용하여 표면 증발선의 방향 및 이동 속도를 조절하는 것을, 유기 반도체의 용액 상부에 전단 기판을 적용하고, 전단 기판을 결정 도메인 성장을 위한 목적하는 방향으로 견인시켜 달성시키되, 이에 의해 결정 도메인 또는 각각의 결정 도메인이 전단 기판의 이동 방향으로 성장하는 방법.
  6. 제 5 항에 있어서,
    채널 영역이 습윤되는 표면을 갖고, 전단 기판이 탈습윤되는 표면을 갖는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    하나 이상의 결정화 개시 부위가 채널 영역의 소스 전극 측면 또는 드레인 전극 측면, 또는 이들 둘 다에 제공되는 방법.
  8. 제 7 항에 있어서,
    하나 이상의 결정화 개시 부위가 소스 전극, 드레인 전극 또는 이들 둘 다 상에, 또는 소스 전극, 드레인 전극 또는 이들 둘 다에 인접하게 제공되는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    하나 이상의 결정화 개시 부위가 탈습윤 물질의 경계에 의해 제공되는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    결정 도메인 또는 각각의 결정 도메인이 소스 전극과 드레인 전극 사이의 채널 영역의 전체 길이를 가로질러 결정화 부위로부터 성장하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    결정 도메인 또는 각각의 결정 도메인이 소스 전극 및 드레인 전극을 직접적으로 연결하는 가상 라인의 + 또는 - 20° 방향으로 정렬된 최대 컨덕턴스의 축을 갖는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    유기 반도체의 용액이 100 내지 200℃의 비등점을 갖는 용매를 포함하는 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    유기 반도체의 용액이 0.5 내지 5%의 유기 반도체의 농도를 갖는 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    조절 단계 동안 주변 온도가 25 내지 100℃ 범위로 조절되는 방법.
  15. 제 14 항에 있어서,
    조절된 주변 온도가 10초 내지 10분 동안 적용되는 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    결정 도메인 또는 각각의 결정 도메인이 단일 결정으로 이루어진 방법.
  17. 소스 전극과 드레인 전극 사이에 채널 영역을 갖는 소스 전극 및 드레인 전극,
    게이트 전극,
    소스 전극 및 드레인 전극과 게이트 전극 사이에 배치된 유전체 층, 및
    유기 반도체 층
    을 포함하되,
    채널 영역 밖의 표면이 하나 이상의 결정화 개시 부위를 포함하고, 유기 반도체가 하나 이상의 부위 및 소스 전극과 드레인 전극 사이의 채널 영역 상에 증착되고, 유기 반도체가 채널 영역 상의 하나 이상의 결정화 부위로부터 연장된 하나 이상의 결정 도메인을 포함하는
    유기 박막 트랜지스터.
  18. 제 17 항에 있어서,
    하나 이상의 결정화 개시 부위가 채널 영역의 소스 전극 측면 또는 드레인 전극 측면, 또는 이들 둘 다에 제공되는 유기 박막 트랜지스터.
  19. 제 18 항에 있어서,
    하나 이상의 결정화 개시 부위가 소스 전극, 드레인 전극 또는 이들 둘 다 상에, 또는 소스 전극, 드레인 전극 또는 이들 둘 다에 인접하게 제공되는 유기 박막 트랜지스터.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    하나 이상의 결정화 개시 부위가 탈습윤 물질의 경계에 의해 제공되는 유기 박막 트랜지스터.
  21. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서,
    결정 도메인 또는 각각의 결정 도메인이 소스 전극과 드레인 전극 사이의 채널 영역의 전체 길이를 가로질러 결정화 부위로부터 연장되는 유기 박막 트랜지스터.
  22. 제 17 항 내지 제 21 항 중 어느 한 항에 있어서,
    결정 도메인 또는 각각의 결정 도메인이 소스 전극 및 드레인 전극을 직접적으로 연결하는 가상 라인의 + 또는 - 20° 방향으로 정렬된 최대 컨덕턴스의 축을 갖는 유기 박막 트랜지스터.
  23. 제 17 항 내지 제 22 항 중 어느 한 항에 있어서,
    결정 도메인 또는 각각의 결정 도메인이 단일 결정으로 이루어진 유기 박막 트랜지스터.
  24. 제 17 항 내지 제 23 항 중 어느 한 항에 따른 유기 박막 트랜지스터를 포함하는 유기 발광 장치.
KR1020117027194A 2009-04-16 2010-04-13 유기 박막 트랜지스터의 제조 방법 KR20120029387A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0906587.1 2009-04-16
GB0906587A GB2469507B (en) 2009-04-16 2009-04-16 Organic thin film transistors

Publications (1)

Publication Number Publication Date
KR20120029387A true KR20120029387A (ko) 2012-03-26

Family

ID=40750731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027194A KR20120029387A (ko) 2009-04-16 2010-04-13 유기 박막 트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US8946685B2 (ko)
JP (2) JP5615347B2 (ko)
KR (1) KR20120029387A (ko)
CN (1) CN102396085B (ko)
DE (1) DE112010001651T5 (ko)
GB (1) GB2469507B (ko)
WO (1) WO2010119243A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2481644A (en) 2010-07-02 2012-01-04 Cambridge Display Tech Ltd A method of forming an organic thin film transistor
US20120280373A1 (en) * 2011-05-06 2012-11-08 Jiangwei Feng Active electronics on strengthened glass with alkali barrier
US9783452B2 (en) 2011-07-01 2017-10-10 Corning Incorporated Ion-exchanged glass of high surface compression and shallow depth of layer with high resistance to radial crack formation from vickers indentation
US8901544B2 (en) * 2011-12-06 2014-12-02 Corning Incorporated Organic thin film transistor with ion exchanged glass substrate
TWI493765B (zh) 2012-08-07 2015-07-21 E Ink Holdings Inc 有機半導體元件及其製作方法
US10128441B2 (en) * 2012-09-07 2018-11-13 The Regents Of The University Of California Field-effect transistors based on macroscopically oriented polymers
US9256126B2 (en) 2012-11-14 2016-02-09 Irresistible Materials Ltd Methanofullerenes
US20150372236A1 (en) * 2013-02-11 2015-12-24 The Board Of Trustees Of The University Of Alabama Well-oriented 6,13-bis(triisopropylsilylethynyl) pentacene crystals and a temperature-gradient method for producing the same
US10879477B2 (en) * 2014-02-19 2020-12-29 Merck Patent Gmbh Cyclic amine surface modifier and organic electronic devices comprising such cyclic amine surface modifier
WO2016047587A1 (ja) * 2014-09-25 2016-03-31 富士フイルム株式会社 有機電界効果トランジスタ、有機半導体結晶の製造方法、及び、有機半導体素子
CN105261652B (zh) * 2015-07-10 2019-08-13 广州奥翼电子科技股份有限公司 有机半导体薄膜晶体管及其制造方法以及显示装置与背板
KR102652370B1 (ko) * 2017-02-15 2024-03-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
KR102254200B1 (ko) 2017-03-17 2021-05-18 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR102325518B1 (ko) * 2020-05-06 2021-11-11 성균관대학교산학협력단 생분해성 고체 전해질 및 이의 제조 방법
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419365B2 (ja) * 2002-06-21 2010-02-24 セイコーエプソン株式会社 有機薄膜トランジスタの製造方法、電気光学装置の製造方法
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
CN100592545C (zh) * 2003-10-30 2010-02-24 松下电器产业株式会社 导电性薄膜和薄膜晶体管
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
US7465955B2 (en) * 2003-11-11 2008-12-16 Panasonic Corporation Thin-film transistor and method of fabricating same
US7115900B2 (en) * 2003-11-26 2006-10-03 Lucent Technologies Inc. Devices having patterned regions of polycrystalline organic semiconductors, and methods of making the same
WO2005086254A1 (en) 2004-03-10 2005-09-15 Canon Kabushiki Kaisha Field effect transistor, method of producing the same, and method of producing laminated member
JP4867135B2 (ja) 2004-03-31 2012-02-01 大日本印刷株式会社 有機半導体構造物の製造方法
US7354385B2 (en) 2004-12-16 2008-04-08 Hexaslim, Inc. Distally/proximally-weighted joint sleeve
JP4349307B2 (ja) 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
JP5055719B2 (ja) 2005-06-27 2012-10-24 ソニー株式会社 絶縁層及び有機半導体層から成る積層構造の形成方法、並びに、有機電界効果型トランジスタ及びその製造方法
JP4996846B2 (ja) * 2005-11-22 2012-08-08 株式会社日立製作所 電界効果トランジスタ及びその製造方法
US20070128762A1 (en) * 2005-12-02 2007-06-07 Lucent Technologies Inc. Growing crystaline structures on demand
JP4961819B2 (ja) * 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP5092269B2 (ja) * 2006-04-26 2012-12-05 コニカミノルタホールディングス株式会社 有機半導体薄膜および有機半導体デバイスの製造方法
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
JP5135891B2 (ja) * 2007-05-31 2013-02-06 パナソニック株式会社 有機tft素子及びこれを用いた有機elディスプレイパネル
KR101424816B1 (ko) * 2008-02-18 2014-07-31 삼성전자주식회사 나노와이어를 포함하는 박막 트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
CN102396085B (zh) 2015-09-23
GB0906587D0 (en) 2009-05-27
WO2010119243A1 (en) 2010-10-21
JP6018609B2 (ja) 2016-11-02
US8946685B2 (en) 2015-02-03
GB2469507B (en) 2011-05-04
GB2469507A (en) 2010-10-20
JP2015038993A (ja) 2015-02-26
US20120037915A1 (en) 2012-02-16
DE112010001651T5 (de) 2012-08-02
JP2012524394A (ja) 2012-10-11
JP5615347B2 (ja) 2014-10-29
CN102396085A (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
US8946685B2 (en) Method of making an organic thin film transistor
CN102017209B (zh) 有机薄膜晶体管及其制造方法
US8089065B2 (en) Organic thin film transistors
CA2612033C (en) Organic thin film transistor with dual layer electrodes
US8481994B2 (en) Organic thin film transistors and methods of making the same
US7652339B2 (en) Ambipolar transistor design
KR20110052691A (ko) 유기 박막 트랜지스터 제조 방법, 유기 박막 트랜지스터 및 유기 발광 다이오드 디바이스
US8502356B2 (en) Organic thin film transistors
CN102144311A (zh) 用于顶栅有机薄膜晶体管的经表面处理的基板
He et al. Manipulate organic crystal morphology and charge transport
US8829494B2 (en) Organic thin film transistor
WO2016001095A1 (en) Organic transistor
JP2008205284A (ja) 有機電界効果トランジスタおよびその製造方法
KR20110122693A (ko) 무전해 도금에 의한 유기 박막 트랜지스터들의 소스 및 드레인 전극들을 형성하는 방법
CA2514133C (en) Reverse printing
KR101183964B1 (ko) 유기 박막의 국부적 결정화 방법 및 이를 이용한 유기 박막트랜지스터 제조 방법
Abd Wahab et al. Charge Carrier Mobility of Organic Thin Film Transistor: Intrinsic and Extrinsic Influencing Factors Based on Organic Semiconducting Materials
US7309876B2 (en) Organic semiconductor having polymeric and nonpolymeric constituents
US7719003B2 (en) Active organic semiconductor devices and methods for making the same
KR101288622B1 (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
JP2010272671A (ja) 電界効果型トランジスタの製造方法および電界効果型トランジスタ
Mitzi et al. IBM TJ Watson Research Center, Yorktown Heights, New York, USA
Sandberg 11 Polymer Field-Effect
KR20120002126A (ko) 가스의 흐름을 이용한 용액 반도체의 모폴로지 제어 방법, 이를 이용한 유기 박막 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application