KR20120023660A - ＧａＮ계 반도체 발광 소자 및 그 제조 방법 - Google Patents

ＧａＮ계 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120023660A
KR20120023660A KR1020117027049A KR20117027049A KR20120023660A KR 20120023660 A KR20120023660 A KR 20120023660A KR 1020117027049 A KR1020117027049 A KR 1020117027049A KR 20117027049 A KR20117027049 A KR 20117027049A KR 20120023660 A KR20120023660 A KR 20120023660A
Authority
KR
South Korea
Prior art keywords
gan
light emitting
based semiconductor
semiconductor
emitting device
Prior art date
Application number
KR1020117027049A
Other languages
English (en)
Inventor
요헤이 엔야
다카시 교노
다카미치 스미토모
가츠시 아키타
마사키 우에노
다카오 나카무라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120023660A publication Critical patent/KR20120023660A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3403—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having a strained layer structure in which the strain performs a special function, e.g. general strain effects, strain versus polarisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

GaN계 반도체 발광 소자(11a)는 GaN계 반도체를 포함하며, c면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 경사각(α)으로 경사진 주면(13a)을 갖는 기판(13)과, GaN계 반도체 에피택셜 영역(15)과, 활성층(17)과, 전자 차단층(27)과, 컨택트층(29)을 구비한다. 활성층(17)은 In을 함유하는 GaN계 반도체를 포함하며, 기판(13)의 전위 밀도는 1×107 cm-2 이하이다. 이러한 GaN계 반도체 발광 소자(11a)에 따르면, In을 함유하는 활성층을 구비하는 GaN계 반도체 발광 소자에서, 주입 전류가 큰 경우에 있어서의 양자 효율의 저하를 경감할 수 있다.

Description

ＧａＮ계 반도체 발광 소자 및 그 제조 방법{GAN SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME}
본 발명은 GaN계 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
비특허문헌 1에는, GaN계 반도체 발광 소자에서의 드룹(droop) 현상, 즉 주입 전류량이 어떤 양을 초과한 경우에 발생하는 내부 양자 효율의 저하가 주로 오제(Auger) 과정에 의한 것이라고 기재되어 있다. 이 문헌에서는, 오제 계수를 실험적으로 측정한다.
비특허문헌 2에는, GaN계 반도체 발광 소자에서의 드룹 현상이 주로 오제 과정에 의한 것이라고 기재되어 있다. 이 문헌에서는, GaN계 반도체 발광 소자의 밴드 구조에 대해서 제1 원리 계산을 하여 청색에서 녹색에 걸친 파장대에서, 오제 과정을 공명적으로 일으키는 준위의 존재를 지적한다.
비특허문헌 3에는, GaN계 반도체 발광 소자에서의 드룹 현상이 전자 차단층과 컨택트층의 계면에서의 홀의 국재(局在)와, 전자 차단층의 존재에 따른 활성층에 대한 홀 주입 효율의 저하에 기인한다고 기재되어 있다.
비특허문헌 1 : Y. C. Shen et al., "Auger recombination in InGaN measured by photoluminescence", Applied Physics Letters, American Institute of Physics, Vol.91, 141101(2007) 비특허문헌 2 : Kris T. Delaney et al., "Auger recombination rates in nitrides from first principles", Applied Physics Letters, American Institute of Physics, Vol.94, 191109(2009) 비특허문헌 3 : Sang-Heon Han et al., "Effect of electron blocking layer on efficiency droop in InGaN/GaN multiple quantum well light-emitting diodes", Applied Physics Letters, American Institute of Physics, Vol.94, 231123(2009)
최근, 육방정계인 GaN계 반도체를 이용한 발광 소자가 활발히 연구되고 있다. 이 발광 소자는 GaN계 반도체를 포함하는 기판과, 이 기판의 주면 위에 차례로 에피택셜 성장한 제1 도전형(예컨대 n형)의 반도체층, 활성층 및 제2 도전형(예컨대 p형)의 반도체층을 구비한다. 기판으로서는, GaN계 반도체 결정의 c면을 주면으로 하는 것이 주로 이용된다. 활성층은 예컨대 In을 조성 내에 함유하는 GaN계 반도체로 이루어진다.
여기서, 도 13은 이러한 발광 소자에서의 여기 밀도와 내부 양자 효율의 관계를 나타낸 그래프의 일례이다. 도 13에 도시된 바와 같이, 이러한 발광 소자에 있어서는, 주입 전류가 작은 영역(도면에서 A 영역)에서는 주입 전류를 크게 할수록 내부 양자 효율이 높아지지만, 주입 전류가 어떤 양을 초과하면(도면에서 B 영역), 주입 전류를 크게 할수록 양자 효율이 반대로 저하된다(드룹 현상). 드룹 현상의 원인으로서는 다음 3가지가 생각된다.
(1) 오제 과정
오제 과정이란, 전자와 정공이 재결합할 때에 발생하는 잉여 에너지가 광에너지로 변화되지 않고, 다른 전자를 고에너지측의 다른 준위로 천이시키기 위해서 소비되어 버리는 3체 과정을 말한다. 오제 과정은 발광 소자 내부의 캐리어 밀도가 커지고, 여기자(勵起子) 간의 평균 거리가 작아지면, 공명적으로 일어나는 다체 효과의 하나이다.
도 14는 오제 과정을 설명하기 위한 도면이다. 통상, 발광 소자에서는, 도 14의 (a)에 도시된 바와 같이, 전자(e1)가 정공(hole)에 빠짐으로써, 전도대와 가전자대 사이의 에너지 준위 차(Eg)에 해당하는 에너지를 광으로서 방출한다. 그러나, GaN계 반도체에서는, 도 14의 (b)에 도시된 바와 같이, 전도대의 바닥과의 에너지 차(Δ)가 청색에서 녹색대 발광의 발광 에너지와 같아지는 에너지 준위(E3)가 별도로 존재한다. 그리고, 전자(e1)가 정공(hole)에 빠짐으로써 발생하는 전도대와 가전자대 사이의 에너지 준위 차(Eg)에 해당하는 에너지가 별도의 전자(e2)의 에너지 준위(E3)로의 천이를 위해 소비되어 버린다. 이에 따라, 전자 및 정공이 발광에 기여하지 않고 소실되어 내부 양자 효율이 저하된다.
또한, 도 15는 반도체의 밴드갭과 오제 계수의 관계를 나타낸 그래프이다. 전술한 바와 같은 오제 과정은 도 15에 도시된 바와 같이, 반도체가 약 2.5 eV를 중심으로 하는 일정 범위 내(도면에서 범위 C)의 밴드갭을 갖는 경우에 현저하게 발생한다. 이 밴드갭은 발광 파장 440 ㎚?540 ㎚에 상당하고, 예컨대 In을 조성 내에 함유하는 GaN계 반도체에 의해 실현된다. 즉, 활성층에 In을 함유하는 GaN계 반도체 발광 소자에서는 오제 과정에 의해, 내부 양자 효율이 저하된다고 하는 문제가 있다.
(2) 전자 차단층의 존재에 따른 홀 고갈
도 16의 (a)는 GaN계 반도체 발광 소자의 에너지 밴드도의 일례이다. 이 GaN계 반도체 발광 소자는 n형 GaN층과, 그 n형 GaN층 위에 형성된 다중 양자 우물(MQW) 활성층과, 그 활성층 위에 형성된 전자 차단(EBL)층과, 전자 차단층 위에 형성된 p형 GaN층을 구비한다. 또한, 도 16의 (b)는 이 GaN계 반도체 발광 소자의 캐리어 밀도의 두께 방향 분포를 나타낸 그래프이다. 도 16의 (b)에 있어서, 그래프 Ge는 전자의 밀도를 나타내고, 그래프 Gh는 정공의 밀도를 나타낸다.
이러한 구조를 갖춘 GaN계 반도체 발광 소자에 큰 전류를 주입하면, 도 16의 (a)에 도시된 바와 같이, 인가 전압이나 피에조 전계에 기인하는 밴드 굴곡이 발생한다(도면에서 B1 및 B2). 그리고, 전자 차단층과 p형 GaN층과의 계면에서의 밴드 굴곡(B1)에 의해 그 계면에 정공이 국재해 버린다[도 16의 (b)의 피크 P3]. 또한, 전자 차단층과 활성층의 계면에 존재하는 밴드 굴곡(B2)에 의해 활성층으로의 정공의 주입이 저해되어 양자 효율이 저하되어 버린다.
도 17은 도 16에 도시된 GaN계 반도체 발광 소자에서의 전류 밀도와 외부 양자 효율의 관계의 일례를 나타낸 그래프이다. 전술한 밴드 굴곡(B1, B2)에 의해, 도 17에 도시된 바와 같이, 전류 밀도가 커질수록 GaN계 반도체 발광 소자의 외부 양자 효율이 저하되는 것을 알 수 있다.
(3) GaN계 발광 소자 특유의 전위 밀도의 높이
도 18의 (a) 및 도 18의 (b)는 GaN계 반도체 발광 소자에 대한 주입 전류가 비교적 작은 경우[도 18의 (a)] 및 비교적 큰 경우[도 18의 (b)]의 각각에 있어서 전위(D)의 존재 하에서의 캐리어(Carr)의 축적 상태를 개념적으로 나타낸 도면이다. 또한, 도 18의 (a) 및 도 18의 (b)에 있어서, 종축은 에너지의 증가 방향을 나타내고, 횡축은 위치를 나타낸다.
도 18의 (a)에 도시된 바와 같이, GaN계 반도체 발광 소자에 대한 주입 전류가 비교적 작은 경우(저주입 영역)에는, 캐리어(Carr)가 전위(D)에 포착되지 않고 이동하며, 고효율 발광이 일어난다. 이것은, In을 함유하는 GaN계 반도체로 이루어진 활성층에 있어서, In 조성 변동에 의한 캐리어 국재 효과가 생기기 때문이라고 생각된다. 그러나, GaN계 반도체 발광 소자에 대한 주입 전류가 비교적 큰 경우(고주입 영역)에는, 캐리어(Carr)가 국재 사이트로부터 넘쳐 전위(D)에 포착됨으로써 발광에 기여하지 않고 소실되어 버린다. 전위 밀도가 높은 경향이 있는 GaN계 반도체 발광 소자에서는, 이러한 작용에 의해 양자 효율이 저하된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, In을 함유하는 활성층을 구비하는 GaN계 반도체 발광 소자에 있어서, 주입 전류가 큰 경우에 있어서의 양자 효율의 저하를 경감할 수 있는 GaN계 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위해서, 본 발명에 따른 GaN계 반도체 발광 소자는 (a) 제1 GaN계 반도체를 포함하며, 그 제1 GaN계 반도체의 [0001]축 또는 [000-1]축인 기준축과 직교하는 면으로부터 그 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각으로 경사진 주면을 갖는 기판과, (b) 주면 위에 형성된 GaN계 반도체 에피택셜 영역과, (c) GaN계 반도체 에피택셜 영역 위에 형성된 활성층과, (d) 활성층 위에 형성된 전자 차단층과, (e) 전자 차단층 위에 형성된 컨택트층을 구비한다. 활성층은 제2 GaN계 반도체를 포함하며, 제2 GaN계 반도체는 인듐을 함유한다. 전자 차단층은 제3 GaN계 반도체를 포함하며, 제3 GaN계 반도체의 밴드갭은 제2 GaN계 반도체의 밴드갭보다 크다. 컨택트층은 제4 GaN계 반도체를 포함하며, 제4 GaN계 반도체의 밴드갭은 제3 GaN계 반도체의 밴드갭 이하이다. 기판의 제1 GaN계 반도체의 전위 밀도는 1×107 cm-2 이하이다.
또한, 본 발명에 따른 GaN계 반도체 발광 소자의 제조 방법은 (f) 제1 GaN계 반도체를 포함하는 웨이퍼의 주면 위에 GaN계 반도체 에피택셜 영역을 성장시키는 공정과, (g) GaN계 반도체 에피택셜 영역 위에 활성층을 성장시키는 공정과, (h) 활성층 위에 전자 차단층을 성장시키는 공정과, (i) 전자 차단층 위에 컨택트층을 성장시키는 공정을 포함한다. 웨이퍼의 주면은 그 제1 GaN계 반도체의 [0001]축 또는 [000-1]축인 기준축과 직교하는 면으로부터 그 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각으로 경사져 있다. 활성층은 제2 GaN계 반도체를 포함하며, 제2 GaN계 반도체는 인듐을 함유한다. 전자 차단층은 제3 GaN계 반도체를 포함하며, 제3 GaN계 반도체의 밴드갭은 제2 GaN계 반도체의 밴드갭보다 크다. 컨택트층은 제4 GaN계 반도체를 포함하며, 제4 GaN계 반도체의 밴드갭은 제3 GaN계 반도체의 밴드갭 이하이다. 웨이퍼의 제1 GaN계 반도체의 전위 밀도는 1×107 cm-2 이하이다.
전술한 GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법에서는, 제1 GaN계 반도체를 포함하는 기판을 이용한다. 이 기판의 주면은 제1 GaN계 반도체의 [0001]축 또는 [000-1]축과 직교하는 면(즉, c면)으로부터 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각으로 경사져 있다. 이러한 반극성 주면 위에 활성층이 형성됨으로써, 활성층에 비등방적인 왜곡이 도입된다. 이에 따라, 오제 과정을 공명적으로 일으키는 준위(E3)를 에너지적으로 이동시켜, 청색에서 녹색대 발광의 발광 에너지에 해당하는 에너지 준위차(Eg)에서는 오제 과정을 발생시키지 않도록 할 수 있다. 즉, 청색에서 녹색대 발광을 하는 In을 함유하는 GaN계 반도체가 취할 수 있는 밴드갭의 범위에서의 오제 과정의 발생을 회피할 수 있기 때문에, In을 함유하는 활성층을 구비하는 GaN계 반도체 발광 소자에 있어서, 오제 과정에 기인하는 드룹 현상을 억제하여, 주입 전류가 큰 경우에 있어서의 양자 효율의 저하를 경감할 수 있다.
또한, 전술한 GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법에서는, 기판의 주면이 제1 GaN계 반도체의 c면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 경사각으로 경사져 있다. 이러한 경사각의 범위에서는, In을 함유하는 활성층에 있어서의 피에조 전계가 마이너스가 되고, 도 16의 (a)에 도시된 밴드 굴곡(B1, B2)의 방향이 반대가 된다. 따라서, 비교적 큰 전류를 주입한 경우에도, 정공의 국재나 활성층에 대한 정공의 주입 저해가 발생하기 어려워 양자 효율의 저하를 경감할 수 있다.
전술한 GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법에서는, 기판의 제1 GaN계 반도체의 전위 밀도가 1×107 cm-2 이하이다. 그리고, 이와 같이 전위 밀도가 작은 고품질의 GaN계 반도체 기판 위에, GaN계 반도체 에피택셜 영역, 활성층, 전자 차단층 및 컨택트층이 형성되어 있다. 따라서, GaN계 반도체 발광 소자에서의 전위 밀도를 낮게 억제하고, 주입 전류가 비교적 큰 경우에도 캐리어가 전위에 포착되는 것을 억제하여 양자 효율의 저하를 경감할 수 있다.
이상으로 설명한 바와 같이, 전술한 GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법에 따르면, (1) 오제 과정, (2) 전자 차단층의 존재에 따른 홀 고갈, 및 (3) GaN계 발광 소자 특유의 전위 밀도의 높이라는 종래의 GaN계 반도체 발광 소자에 있어서의 과제를 해결하고, 주입 전류가 큰 경우에 있어서의 양자 효율의 저하를 효과적으로 경감할 수 있다.
GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법은 기판의 주면의 경사각이 70°이상인 것이 바람직하다.
GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법은 활성층이 400 ㎚ 이상 650 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 바람직하다. 이 경우, 활성층은 440 ㎚ 이상 540 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 보다 바람직하다. 또한, 활성층은 440 ㎚ 이상 490 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 더욱 적합하다. 기판 주면의 63°이상 80°미만의 범위의 경사각은 이러한 발광 파장의 범위에 있어서 특히 유효하다.
GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법은 제2 GaN계 반도체가 Inx2Aly2Ga1 -x2- y2 -y2N(0<x2<1, 0<y2<1)인 것을 특징으로 하여도 좋다. 이에 따라, 활성층의 격자 상수를 어떤 범위 내에서 자유롭게 선택할 수 있고, 활성층에 생기는 비등방 왜곡의 크기를 적절하게 제어할 수 있기 때문에, 도 14의 (b)에 도시된 에너지 준위(E3)와 전도대의 바닥과의 에너지 차(Δ)를 효과적으로 변경할 수 있다.
GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법은 제3 GaN계 반도체가 Inx3Aly3Ga1 -x3- y3N(0≤x3≤1, 0≤y3≤1)이며, 제3 GaN계 반도체의 격자 상수가 제1 GaN계 반도체의 격자 상수 이하인 것이 바람직하다.
GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법은 그 GaN계 반도체 발광 소자가 발광 다이오드인 것을 특징으로 하여도 좋다. 이 경우, 발광 다이오드의 평면 형상의 칩 사이즈는 한 변이 500 ㎛인 정사각형보다 작은 것이 바람직하다. 전술한 GaN계 반도체 발광 소자 및 GaN계 반도체 발광 소자의 제조 방법에 따르면, 드룹 현상에 의한 양자 효율의 저하가 효과적으로 경감되기 때문에, 전류 밀도를 높여도 고효율 발광이 가능하고, 나아가서는 칩 사이즈의 소형화가 가능해진다.
본 발명에 따른 GaN계 반도체 발광 소자 및 그 제조 방법에 의하면, In을 함유하는 활성층을 구비하는 GaN계 반도체 발광 소자에 있어서, 주입 전류가 큰 경우 에 있어서의 양자 효율의 저하를 경감할 수 있다.
도 1은 본 발명에 따른 GaN계 반도체 발광 소자의 일 실시형태의 구조를 개략적으로 나타낸 도면이다.
도 2는 본 발명에 따른 GaN계 반도체 발광 소자의 다른 실시형태의 구조를 개략적으로 나타낸 도면이다.
도 3은 GaN계 반도체 발광 소자를 제작하는 방법을 나타낸 흐름도이다.
도 4는 오제 과정을 공명적으로 일으키는 준위를 에너지적으로 이동시켜, 전도대의 바닥과의 에너지 차(Δ)를 변화시키는 상태를 나타낸 개념도이다.
도 5는 주면의 경사각과 활성층 내부의 피에조 전계 강도와의 관계를 나타낸 그래프이다.
도 6은 GaN계 반도체의 격자 상수와, 밴드단 에너지의 관계를 나타낸 그래프이다.
도 7은 제1 실시예에서 제작된 저전위 반극성 GaN 기판을 구비하는 GaN계 반도체 발광 소자의 단면 구조를 나타낸 도면이다.
도 8은 제1 실시예에서 제작된 c면 사파이어 기판을 구비하는 GaN계 반도체 발광 소자의 단면 구조를 나타낸 도면이다.
도 9는 제1 실시예에서 제작된 GaN계 반도체 발광 소자에 전류를 주입했을 때, 외부 양자 효율의 전류 밀도 의존성을 나타낸 그래프이다. 도 9의 (a)는 전류 밀도(횡축)를 0?300 A/㎠로 하고, 도 9의 (b)는 전류 밀도(횡축)를 0?1200 A/㎠로 한다.
도 10은 제2 실시예에서 제작된 GaN계 반도체 발광 소자에 전류를 주입했을 때, 외부 양자 효율의 전류 밀도 의존성을 나타낸 그래프이다. 도 10의 (a)는 전류 밀도(횡축)를 0?300 A/㎠로 하고, 도 10의 (b)는 전류 밀도(횡축)를 0?1200 A/㎠로 한다.
도 11은 제2 실시예에서 제작된 GaN계 반도체 발광 소자에 전류를 주입했을 때, 외부 양자 효율의 전류 밀도 의존성을 나타낸 그래프이다. 도 11의 (a)는 전류 밀도(횡축)를 0?300 A/㎠로 하고, 도 11의 (b)는 전류 밀도(횡축)를 0?1200 A/㎠로 한다.
도 12는 제2 실시예에서 제작된 GaN계 반도체 발광 소자에 전류를 주입했을 때, 외부 양자 효율의 전류 밀도 의존성을 나타낸 그래프이다. 도 12의 (a)는 전류 밀도(횡축)를 0?300 A/㎠로 하고, 도 12의 (b)는 전류 밀도(횡축)를 0?1200 A/㎠로 한다.
도 13은 종래의 발광 소자에서의 여기 밀도와 내부 양자 효율의 관계를 나타낸 그래프의 일례이다.
도 14의 (a) 및 도 14의 (b)는 오제 과정을 설명하기 위한 도면이다.
도 15는 반도체의 밴드갭과 오제 계수의 관계를 나타낸 그래프이다.
도 16의 (a)는 종래의 GaN계 반도체 발광 소자의 에너지 밴드도의 일례이고, 또한, 도 16의 (b)는 종래의 GaN계 반도체 발광 소자의 캐리어 밀도의 두께 방향 분포를 나타낸 그래프이다.
도 17은 도 16에 도시된 GaN계 반도체 발광 소자에서의 전류 밀도와 외부 양자 효율의 관계의 일례를 나타낸 그래프이다.
도 18의 (a) 및 도 18의 (b)는 GaN계 반도체 발광 소자에 대한 주입 전류가 비교적 작은 경우[도 18의 (a)] 및 비교적 큰 경우[도 18의 (b)]의 각각에 있어서 전위의 존재 하에서의 캐리어의 축적 상태를 개념적으로 나타낸 도면이다.
이하, 첨부 도면을 참조하면서 본 발명에 따른 GaN계 반도체 발광 소자 및 그 제조 방법의 실시형태를 상세히 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다. 또한, 이하의 기술에 있어서는, 육방정계 결정의 결정축을 나타내는 a1축, a2축, a3축, c축에 있어서, 각 결정축의 정방향과 반대 방향을 나타내는 표기에 관해서, 예컨대 [000-1]축은 [0001]축의 반대 방향이고, 반대 방향을 나타내기 위해서 숫자(예컨대 「1」) 앞에 마이너스 부호를 붙인 「-1」을 이용한다.
도 1은 본 발명에 따른 GaN계 반도체 발광 소자의 일 실시형태로서, GaN계 반도체 발광 소자(11a)의 구조를 개략적으로 나타낸 도면이다. GaN계 반도체 발광 소자(11a)로서는, 예컨대 발광 다이오드 등이 있다.
GaN계 반도체 발광 소자(11a)는 기판(13)과, GaN계 반도체 에피택셜 영역(15)과, 활성층(17)을 구비한다. 기판(13)은 제1 GaN계 반도체를 포함하며, 예컨대 GaN, InGaN, AlGaN, InAlGaN 등일 수 있다. GaN은 이원 화합물인 GaN계 반도체이기 때문에, 양호한 결정 품질과 안정된 기판 주면을 제공할 수 있다. 기판(13)의 제1 GaN계 반도체의 전위 밀도는 1×107 cm-2 이하이다. 또한, 제1 GaN계 반도체는, 예컨대 AlN 등으로 이루어질 수 있다.
기판(13)의 c면은 도 1에 도시된 평면(Sc)을 따라 연장된다. 평면(Sc) 위에는, 육방정계 GaN계 반도체의 결정축을 나타내기 위한 좌표계(CR)(c축, a축, m축)가 도시되어 있다. 또한, 도 1에는 제1 GaN계 반도체의 c축을 따라 연장되는 기준축(Cx)이 도시되어 있다. 본 실시형태에 있어서, 기준축(Cx)은 제1 GaN계 반도체의 [0001]축 또는 [000-1]축이다. 기준축(Cx)을 따른 벡터(VC+)는 [0001]축의 방향을 향하고, 벡터(VC-)는 [000-1]축의 방향을 향한다. 기판(13)의 주면(13a)은 이 기준축(Cx)과 직교하는 면(즉, c면)으로부터 그 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각(α)으로 경사져 있다. 보다 바람직하게는, 경사각(α)은 70°이상이다. 경사각(α)은 기판(13)의 주면(13a)의 법선 벡터(VN)와 기준축(Cx)이 이루는 각도에 의해 규정되며, 이 각도(α)는 본 실시형태에서는 벡터(VC+)와 벡터(VN)가 이루는 각과 동일하다. 경사각(α)은 바람직하게는 75°이며, 이 경우, 주면(13a)은 육방정계 GaN계 반도체의 {20-21}면에 해당한다.
GaN계 반도체 에피택셜 영역(15)은 주면(13a) 위에 형성되어 있다. GaN계 반도체 에피택셜 영역(15)은 하나 또는 복수의 제1 도전형 GaN계 반도체층을 포함할 수 있다. 본 실시형태에서는, GaN계 반도체 에피택셜 영역(15)은 n형 GaN 반도체층(23)을 포함한다.
이 GaN계 반도체 발광 소자(11a)에서는 GaN계 반도체 에피택셜 영역(15)이 기판(13) 위에 형성되어 있기 때문에, GaN계 반도체 에피택셜 영역(15)의 결정축은 기판(13)의 결정축에 이어져 있다. 그 때문에, GaN계 반도체 에피택셜 영역(15)의 주면(15a)도 기준축(Cx)과 직교하는 면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 각도로 경사져 있다.
GaN계 반도체 에피택셜 영역(15) 위에는 활성층(17)이 형성되어 있다. 활성층(17)은 인듐을 함유하는 제2 GaN계 반도체로 이루어진다. 적합하게는, 제2 GaN계 반도체는 Inx2Aly2Ga1 -x2-y2N(0<x2<1, 0<y2<1)이다. 활성층(17)의 막 두께 방향은 기준축(Cx)에 대하여 경사져 있다.
활성층(17)은 GaN계 반도체 에피택셜 영역(15) 위에 형성되어 있기 때문에, 활성층(17)의 결정축은 GaN계 반도체 에피택셜 영역(15)을 통해 기판(13)의 결정축에 이어져 있다. 그 때문에, 활성층(17)의 주면도 기준축(Cx)과 직교하는 면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 각도로 경사져 있다.
활성층(17)은 400 ㎚ 이상인 발광 파장을 생성하도록 형성되어 있는 것이 바람직하다. 또한, 활성층(17)은 650 ㎚ 이하인 발광 파장을 생성하도록 형성되어 있는 것이 바람직하다. 650 ㎚ 이상의 발광 파장을 발생하는 활성층에서는, 인듐 조성이 크기 때문에, 원하는 결정 품질을 얻기 어렵다. 보다 바람직하게는, 활성층(17)은 440 ㎚ 이상 540 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 좋다. 또한, 더욱 바람직하게는, 활성층(17)은 440 ㎚ 이상 490 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 좋다. 활성층(17)의 주면이 갖는 63°이상 80°미만의 경사각은 이러한 발광 파장의 범위에 있어서 특히 유효하다.
활성층(17)은 양자 우물 구조(31)를 가질 수 있고, 이 양자 우물 구조(31)는 정해진 축(Ax)의 방향으로 교대로 배치된 우물층(33) 및 장벽층(35)을 포함한다. 우물층(33) 및 장벽층(35)은 인듐을 함유하는 제2 GaN계 반도체, 예컨대 Inx2Aly2Ga1-x2-y2N(0<x2<1, 0<y2<1)으로 이루어진다. 장벽층(35)의 밴드갭은 우물층(33)의 밴드갭보다 크다. n형 GaN 반도체층(23), 활성층(17), 전자 차단층(27) 및 컨택트층(29)은 정해진 축(Ax)의 방향으로 배열된다. 기준축(Cx)의 방향은 정해진 축(Ax)의 방향과 상이하다.
여기서, 도 1을 참조하면, 좌표계(S)가 도시되어 있다. 기판(13)의 주면(13a)은 Z축의 방향을 향하고, 또한, X 방향 및 Y 방향으로 연장된다. X축은 a축의 방향을 향한다.
GaN계 반도체 발광 소자(11a)는 활성층(17) 위에 형성된 GaN계 반도체 영역(21)을 구비한다. GaN계 반도체 영역(21)은 하나 또는 복수의 제2 도전형 GaN계 반도체층을 포함한다. GaN계 반도체 영역(21)은 활성층(17) 위에 형성된 전자 차단층(27)과, 전자 차단층(27) 위에 형성된 컨택트층(29)을 포함한다. 전자 차단층(27)은 제3 GaN계 반도체를 포함한다. 이 제3 GaN계 반도체의 밴드갭은 활성층(17)의 제2 GaN계 반도체의 밴드갭보다 큰 것이 바람직하다. 적합하게는, 제3 GaN계 반도체는 p형 Inx3Aly3Ga1 -x3- y3N(0≤x3≤1, 0≤y3≤1)이며, 더욱 적합하게는, 제3 GaN계 반도체는 p형 Inx3Aly3Ga1 -x3-y3N(0≤x3<1, 0<y3<1)이다. 이 제3 GaN계 반도체의 격자 상수는 기판(13)의 제1 GaN계 반도체의 격자 상수 이하인 것이 바람직하다.
컨택트층(29)은 제4 GaN계 반도체를 포함한다. 이 제4 GaN계 반도체의 밴드갭은 제3 GaN계 반도체의 밴드갭 이하인 것이 바람직하다. 적합하게는, 제4 GaN계 반도체는 p형 Inx4Aly4Ga1 -x4- y4N(0≤x4≤1, 0≤y4≤1)이며, 더욱 적합하게는, 제4 GaN계 반도체는 p형 Inx4Aly4Ga1-x4-y4N(0≤x4<1, 0<y4<1)이다.
전자 차단층(27) 및 컨택트층(29)은 활성층(17) 위에 형성되어 있기 때문에, 전자 차단층(27) 및 컨택트층(29)의 결정축은 활성층(17) 및 GaN계 반도체 에피택셜 영역(15)을 통해 기판(13)의 결정축에 이어져 있다. 그 때문에, 전자 차단층(27) 및 컨택트층(29)의 주면도 기준축(Cx)과 직교하는 면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 각도로 경사져 있다.
GaN계 반도체 발광 소자(11a)는 컨택트층(29) 위에 형성된 제1 전극(37)(예컨대, 애노드)을 포함할 수 있고, 제1 전극(37)은 컨택트층(29)을 덮는 투명 전극을 포함할 수 있다. 투명 전극으로서는, 예컨대 Ni/Au를 이용할 수 있다. GaN계 반도체 발광 소자(11a)는 기판(13)의 이면(13b) 위에 형성된 제2 전극(39)(예컨대, 캐소드)을 포함할 수 있고, 제2 전극(39)은, 예컨대 Ti/Al로 이루어진다. 활성층(17)은 전극(37, 39)의 양단에 인가된 외부 전압에 응답하여 광(L1)을 생성하고, 본 실시형태에서는 GaN계 반도체 발광 소자(11a)는 면발광 소자를 포함한다.
도 2는 본 발명에 따른 GaN계 반도체 발광 소자의 다른 실시형태로서, GaN계 반도체 발광 소자(11b)의 구조를 개략적으로 나타낸 도면이다. GaN계 반도체 발광 소자(11b)로서는, 예컨대 반도체 레이저 등이 있다. GaN계 반도체 발광 소자(11b)는 도 1에 도시된 GaN계 반도체 발광 소자(11a)와 마찬가지로, 기판(13)과, GaN계 반도체 에피택셜 영역(15)과, 활성층(17)을 구비한다.
기판(13)은 제1 GaN계 반도체를 포함하며, 예컨대 GaN, InGaN, AlGaN, InAlGaN 등일 수 있다. 기판(13)의 제1 GaN계 반도체의 전위 밀도는 1×107 cm-2 이하이다. 또한, 제1 GaN계 반도체는, 예컨대 AlN 등으로 이루어질 수 있다.
기판(13)의 c면은 도 2에 도시된 평면(Sc)을 따라 연장된다. 평면(Sc) 위에는, 좌표계(CR)(c축, a축, m축)가 도시되어 있다. 또한, 도 2에는 기준축(Cx)이 도시되어 있다. 본 실시형태에 있어서, 기준축(Cx)은 제1 GaN계 반도체의 [0001]축 또는 [000-1]축이다. 기준축(Cx)을 따른 벡터(VC+)는 [0001]축의 방향을 향하고, 벡터(VC-)는 [000-1]축의 방향을 향한다. 기판(13)의 주면(13a)은 이 기준축(Cx)과 직교하는 면(즉, c면)으로부터 그 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각(α)으로 경사져 있다. 경사각(α)은 기판(13)의 주면(13a)의 법선 벡터(VN)와 기준축(Cx)이 이루는 각도에 의해 규정되며, 이 각도(α)는 본 실시형태에서는 벡터(VC+)와 벡터(VN)가 이루는 각과 동일하다.
GaN계 반도체 에피택셜 영역(15)은, 주면(13a) 위에 형성되어 있다. GaN계 반도체 에피택셜 영역(15)은 하나 또는 복수의 제1 도전형 GaN계 반도체층을 포함할 수 있다. 본 실시형태에서는, GaN계 반도체 에피택셜 영역(15)은 Ax축의 방향(Z 방향)으로 배열된 n형 클래드층(41) 및 광가이드층(43a)을 포함한다. n형 클래드층(41)은, 예컨대 AlGaN, GaN 또는 InAlGaN으로 이루어질 수 있고, 또한, 광가이드층(43a)은, 예컨대 언도프 InGaN으로 이루어질 수 있다. n형 클래드층(41) 및 광가이드층(43a)이 기판(13)의 주면(13a) 위에 에피택셜 성장하기 때문에, n형 클래드층(41) 및 광가이드층(43a)의 결정축은 기판(13)의 결정축에 이어져 있다. 그 때문에, GaN계 반도체 에피택셜 영역(15)의 주면(15a)도 기준축(Cx)과 직교하는 면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 각도로 경사져 있다.
GaN계 반도체 에피
택셜 영역(15) 위에는 활성층(17)이 형성되어 있다. 활성층(17)은 인듐을 함유하는 제2 GaN계 반도체로 이루어진다. 적합하게는, 제2 GaN계 반도체는 Inx2Aly2Ga1 -x2-y2N(0<x2<1, 0<y2<1)이다. 활성층(17)의 막 두께 방향은 기준축(Cx)에 대하여 경사져 있다.
활성층(17)은 GaN계 반도체 에피택셜 영역(15) 위에 형성되어 있기 때문에, 활성층(17)의 결정축은 GaN계 반도체 에피택셜 영역(15)을 통해 기판(13)의 결정축에 이어져 있다. 그 때문에, 활성층(17)의 주면도 기준축(Cx)과 직교하는 면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 각도로 경사져 있다.
활성층(17)은 400 ㎚ 이상인 발광 파장을 생성하도록 형성되어 있는 것이 바람직하다. 또한, 활성층(17)은 650 ㎚ 이하인 발광 파장을 생성하도록 형성되는 것이 바람직하다. 650 ㎚ 이상의 발광 파장을 발생하는 활성층에서는, 인듐 조성이 크기 때문에, 원하는 결정 품질을 얻기 어렵다. 보다 바람직하게는, 활성층(17)은 440 ㎚ 이상 540 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 좋다. 또한, 더욱 바람직하게는, 활성층(17)은 440 ㎚ 이상 490 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것이 좋다. 활성층(17)의 주면이 갖는 63°이상 80°미만의 경사각은 이러한 발광 파장의 범위에 있어서 특히 유효하다.
활성층(17)은 양자 우물 구조(31)를 가질 수 있고, 이 양자 우물 구조(31)는 정해진 축(Ax)의 방향으로 교대로 배치된 우물층(33) 및 장벽층(35)을 포함한다. 우물층(33) 및 장벽층(35)은 인듐을 함유하는 제2 GaN계 반도체, 예컨대 Inx2Aly2Ga1-x2-y2N(0<x2<1, 0<y2<1)으로 이루어진다. 장벽층(35)의 밴드갭은 우물층(33)의 밴드갭보다 크다. 우물층(33)의 두께의 범위는, 예컨대 0.5 ㎚?10 ㎚일 수 있다. 우물층(33)의 In 조성의 범위는, 예컨대 0.01?0.50일 수 있다.
GaN계 반도체 발광 소자(11b)는 활성층(17) 위에 형성된 GaN계 반도체 영역(21)을 구비한다. GaN계 반도체 영역(21)은 하나 또는 복수의 GaN계 반도체층을 포함한다. 본 실시형태의 GaN계 반도체 영역(21)은 Z 방향으로 배열된 광가이드층(43b), 전자 차단층(45), 클래드층(47) 및 컨택트층(49)을 포함한다.
광가이드층(43b)은, 예컨대 언도프 InGaN으로 이루어질 수 있다. 전자 차단층(45)은 제3 GaN계 반도체를 포함한다. 이 제3 GaN계 반도체의 밴드갭은 활성층(17)의 제2 GaN계 반도체의 밴드갭보다 큰 것이 바람직하다. 적합하게는, 제3 GaN계 반도체는 p형 Inx3Aly3Ga1 -x3- y3N(0≤x3≤1, 0≤y3≤1)이며, 더욱 적합하게는, 제3 GaN계 반도체는 p형 Inx3Aly3Ga1-x3-y3N(0≤x3<1, 0<y3<1)이다. 이 제3 GaN계 반도체의 격자 상수는 기판(13)의 제1 GaN계 반도체의 격자 상수 이하인 것이 바람직하다. 클래드층(47)은, 예컨대 p형 AlGaN, p형 GaN 또는 p형 InAlGaN으로 이루어질 수 있다.
컨택트층(49)은 제4 GaN계 반도체를 포함한다. 이 제4 GaN계 반도체의 밴드갭은 제3 GaN계 반도체의 밴드갭 이하인 것이 바람직하다. 적합하게는, 제4 GaN계 반도체는 p형 Inx4Aly4Ga1 -x4- y4N(0≤x4≤1, 0≤y4≤1)이며, 더욱 적합하게는, 제4 GaN계 반도체는 p형 Inx4Aly4Ga1-x4-y4N(0≤x4<1, 0<y4<1)이다.
전자 차단층(45), 클래드층(47) 및 컨택트층(49)은 활성층(17) 위에 형성되어 있기 때문에, 전자 차단층(45), 클래드층(47) 및 컨택트층(49)의 결정축은 활성층(17) 및 GaN계 반도체 에피택셜 영역(15)을 통해 기판(13)의 결정축에 이어져 있다. 그 때문에, 전자 차단층(45), 클래드층(47) 및 컨택트층(49)의 주면도 기준축(Cx)과 직교하는 면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 각도로 경사져 있다.
GaN계 반도체 발광 소자(11b)는 컨택트층(49) 위에 형성된 제1 전극(51)(예컨대, 애노드)을 포함할 수 있고, 제1 전극(51)은 컨택트층(49)을 덮는 절연막(50)의 스트라이프창을 통해 컨택트층(49)에 접속된다. 제1 전극(51)으로서는, 예컨대 Ni/Au를 이용할 수 있다. GaN계 반도체 발광 소자(11b)는 기판(13)의 이면(13b) 위에 형성된 제2 전극(52)(예컨대, 캐소드)을 포함할 수 있고, 제2 전극(52)은, 예컨대 Ti/Al로 이루어진다.
활성층(17)은 전극(51, 52)의 양단에 인가된 외부 전압에 응답하여 광(L2)을 생성하고, 본 실시형태에서는 GaN계 반도체 발광 소자(11b)는 단부면 발광 소자를 포함한다. 이 활성층(17)에 있어서, 피에조 전계의 Z 성분[정해진 축(Ax)의 방향에 관한 성분]은 p형 GaN계 반도체층(45, 47, 49)으로부터 n형 클래드층(41)으로 향하는 방향과 반대 방향이다. 이 GaN계 반도체 발광 소자(11b)에 따르면, 피에조 전계의 Z 성분이 전극(51, 52)의 양단에 인가된 외부 전압에 의한 전계의 방향과 반대 방향이기 때문에, 발광 파장의 시프트가 저감된다.
여기서, 도 1에 도시된 GaN계 반도체 발광 소자(11a)를 제작하는 방법에 대해서 설명한다. 도 3은 GaN계 반도체 발광 소자(11a)를 제작하는 방법을 나타낸 흐름도이다. 도 3에 나타낸 각 공정에 따라, 유기 금속 기상 성장법에 의해 GaN계 반도체 발광 소자(11a)를 제작한다. 또한, 에피택셜 성장을 위한 원료로서, 트리메틸갈륨(TMG), 트리메틸인듐(TMI), 트리메틸알루미늄(TMA), 암모니아(NH3), 실란(SiH4), 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용한다.
먼저, 공정 S101로서, 제1 GaN계 반도체를 포함하는 웨이퍼를 준비한다. 이 웨이퍼의 주면은 GaN계 반도체에서의 [0001]축 또는 [000-1]축인 기준축과 직교하는 면, 즉 c면에 대하여 63°이상 80°미만의 범위 내에서 경사각을 갖는다. 또한, 웨이퍼의 제1 GaN계 반도체의 전위 밀도는 1×107 m-2 이하이다. 이 웨이퍼는 상기 실시형태에 있어서의 기판(13)에 해당한다.
다음에, 공정 S101에서 준비된 웨이퍼를 성장로 내에 배치하고(공정 S102),웨이퍼의 주면의 서멀 클리닝을 위한 열처리를 실시한 후(공정 S103), 그 웨이퍼의 주면 위에 GaN계 반도체 에피택셜 영역(15)을 성장시킨다(공정 S104). 예컨대, 1000℃에서 TMG, NH3 및 SiH4를 성장로에 공급하고, Si 도프 GaN층을 성장시킨다. 이 Si 도프 GaN층의 두께는, 예컨대 2 ㎛이다.
계속해서, GaN계 반도체 에피택셜 영역(15) 위에 활성층(17)을 성장시킨다(공정 S105). 먼저, GaN계 반도체 에피택셜 영역(15) 위에 Inx2Aly2Ga1 -x2-y2N(0<x2<1, 0<y2<1)으로 이루어진 장벽층(35)을 성장시킨다(공정 S106). 예컨대, TMG, TMI, TMA 및 NH3를 성장로에 공급하고, 언도프 InAlGaN으로 이루어진 장벽층(35)을 성장시킨다. 이 장벽층(35)의 두께는, 예컨대 15 ㎚이다. 다음에, 장벽층(35)보다 밴드갭이 작은 Inx2Aly2Ga1 -x2-y2N(0<x2<1, 0<y2<1)으로 이루어진 우물층(33)을 장벽층(35) 상에 성장시킨다(공정 S107). 예컨대, TMG, TMI, TMA 및 NH3를 성장로에 공급하고, 언도프 InAlGaN으로 이루어진 우물층(33)을 성장시킨다(공정 S107). 이 우물층(33)의 두께는, 예컨대 3 ㎚이다. 또한, 원하는 발광 파장에 따라 언도프 InAlGaN 우물층(33)의 In 조성 및 Al 조성이 변경된다. 이후, 장벽층(35) 및 우물층(33)의 성장을 교대로 반복함으로써, 다중 양자 우물 구조(31)가 형성된다(공정 S108).
계속해서, 활성층(17) 위에 GaN계 반도체 영역(21)을 성장시킨다. 먼저, p형 Inx3Aly3Ga1-x3-y3N(0≤x3<1, 0<y3<1)으로 이루어진 전자 차단층(27)을 활성층(17) 상에 성장시킨다(공정 S109). 예컨대, TMG, TMA, NH3 및 Cp2Mg을 성장로에 공급하고, p형 AlGaN으로 이루어진 전자 차단층(27)을 성장시킨다. 이 전자 차단층(27)의 두께는, 예컨대 20 ㎚이다. 전자 차단층(27)의 밴드갭은 활성층(17)의 밴드갭보다 큰 것이 바람직하다. 또한, 전자 차단층(27)의 격자 상수는 기판(13)의 격자 상수 이하인 것이 바람직하다. 다음에, p형 Inx4Aly4Ga1 -x4- y4N(0≤x4≤1, 0≤y4≤1)으로 이루어진 컨택트층(29)을 전자 차단층(27) 상에 성장시킨다(공정 S110). 예컨대, TMG, NH3 및 Cp2Mg을 성장로에 공급하고, p형 GaN으로 이루어진 컨택트층(29)을 성장시킨다. 이 컨택트층(29)의 두께는, 예컨대 50 ㎚이다. 컨택트층(29)의 밴드갭은 전자 차단층(27)의 밴드갭 이하인 것이 바람직하다.
계속해서, 이상의 공정에 의해 제작된 에피택셜 웨이퍼 위에 전극을 형성한다(공정 S111). 먼저, 컨택트층(29) 위에 투명 전극(Ni/Au)(37)을 형성한다. 그 후, 투명 전극(37) 위에 패드 전극(Ti/Au)을 형성한다. 또한, 웨이퍼의 이면에 전극(Ti/Al)(39)을 형성한다. 이들 전극(37, 39)에 대하여, 열처리(어닐링)를 실시한다. 이상의 공정에 의해, 상기 실시형태에 따른 GaN계 반도체 발광 소자(11a)를 얻을 수 있다.
이상으로 설명한 GaN계 반도체 발광 소자(11a, 11b) 및 GaN계 반도체 발광 소자(11a)의 제조 방법에 의한 작용 및 효과에 대해서 설명한다.
전술한 GaN계 반도체 발광 소자(11a, 11b) 및 GaN계 반도체 발광 소자(11a)의 제조 방법에서는, 제1 GaN계 반도체를 포함하는 기판(13)(또는 웨이퍼)을 이용한다. 이 기판(13)의 주면(13a)은 제1 GaN계 반도체의 [0001]축 또는 [000-1]축과 직교하는 면(즉, c면)으로부터 m축의 방향으로 63°이상 80°미만의 범위의 경사각(α)으로 경사져 있다. 이러한 반극성의 주면(13a) 위에 활성층(17)이 형성됨으로써, 활성층(17)에 비등방적인 왜곡이 도입된다.
이에 따라, 도 4에 도시된 바와 같이, 오제 과정을 공명적으로 일으키는 준위(E3)를 에너지적으로 이동시켜, 전도대의 바닥과의 에너지 차(Δ)를 변화시킬 수 있다. 따라서, 그 GaN계 반도체의 에너지 준위차(Eg)에서는 오제 과정이 발생하지 않고, 청색에서 녹색대 발광하는 In을 함유하는 GaN계 반도체가 취할 수 있는 밴드갭의 범위에서의 오제 과정의 발생을 회피할 수 있다. 즉, In을 함유하는 활성층(17)을 구비하는 GaN계 반도체 발광 소자(11a, 11b)에 있어서, 오제 과정에 기인하는 드룹 현상을 억제하여 주입 전류가 큰 경우에 있어서의 양자 효율의 저하를 경감할 수 있다.
또한, 우물층(33) 및 장벽층(35)의 조성을 조정함으로써, 우물층(33)에 가해지는 비등방적 왜곡의 크기를 제어할 수 있다. 통상, 우물층(33)에는 압축 왜곡이 발생하지만, 이러한 조성의 선택에 의해, 우물층(33)에 인장 왜곡을 발생시킬 수도 있다. 이에 따라, 전도대의 밴드 구조를 변화시켜, 도 4 및 도 14의 (b)에 도시된 에너지 차(Δ)를, 예컨대, Δ=2.5±1 eV라는 범위에서 임의의 값으로 제어할 수 있다. 따라서, 예컨대 440 ㎚ 이상 540 ㎚ 이하의 파장 범위에서 드룹 현상을 효과적으로 억제할 수 있게 된다.
또한, GaN계 반도체 발광 소자(11a, 11b) 및 GaN계 반도체 발광 소자(11a)의 제조 방법에서는, 기판(13)의 주면(13a)이 제1 GaN계 반도체의 c면으로부터 m축의 방향으로 63°이상 80°미만의 범위의 경사각(α)으로 경사져 있다. 여기서, 도 5는 주면의 경사각(α)과 활성층(17) 내부의 피에조 전계 강도와의 관계를 나타낸 그래프이다. 도 5에 도시된 바와 같이, c면으로부터 63°이상 80°미만의 범위(R)에 포함되는 경사각(α)으로 경사진 주면(13a) 위에 형성된 활성층(17)에 있어서의 피에조 전계는 c면(즉, 경사각 α=0) 위의 활성층에 있어서의 피에조 전계에 비하여 작고, 마이너스의 값이다. 즉, 본 실시형태의 활성층(17)에 있어서의 피에조 전계의 방향은 전류 주입 시의 전계의 방향과는 반대가 된다. 따라서, 도 16의 (a)에 도시된 밴드 굴곡(B1, B2)의 방향도 반대가 되기 때문에, 비교적 큰 전류를 주입한 경우에도, 정공의 국재나 활성층(17)으로의 정공의 이동 저해가 쉽게 발생하지 않아, 양자 효율의 저하를 경감할 수 있다.
또한, GaN계 반도체 발광 소자(11a, 11b) 및 GaN계 반도체 발광 소자(11a)의 제조 방법에서는, 기판(13)의 제1 GaN계 반도체의 전위 밀도가 1×107 cm-2 이하이다. 그리고, 이와 같이 전위 밀도가 작은 고품질의 GaN계 반도체 기판(13) 위에, GaN계 반도체 에피택셜 영역(15), 활성층(17), 전자 차단층(27) 및 컨택트층(29)이 형성되어 있다. 따라서, GaN계 반도체 발광 소자(11a)에서의 전위 밀도를 낮게 억제하고, 주입 전류가 비교적 큰 경우에도 캐리어가 전위에 포착되는 것을 억제하여, 양자 효율의 저하를 경감할 수 있다.
이와 같이, 상기 실시형태에 따른 GaN계 반도체 발광 소자(11a, 11b) 및 GaN계 반도체 발광 소자(11a)의 제조 방법에 따르면, (1) 오제 과정, (2) 전자 차단층의 존재에 따른 홀 고갈, 및 (3) GaN계 발광 소자 특유의 전위 밀도의 높이라는 종래의 GaN계 반도체 발광 소자에서의 과제를 해결하고, 주입 전류가 큰 경우 에 있어서의 양자 효율의 저하를 효과적으로 경감할 수 있다.
또한, 본 실시형태와 같이, 활성층(17)의 제2 GaN계 반도체는 Inx2Aly2Ga1 -x2-y2N(0<x2<1, 0<y2<1)인 것이 바람직하다. 여기서, 도 6은 GaN계 반도체의 격자 상수와 밴드단 에너지의 관계를 나타낸 그래프이다. 도 6으로부터 밝혀진 바와 같이, Inx2Aly2Ga1-x2-y2N(0<x2<1, 0<y2<1)으로 이루어진 활성층(17)의 격자 상수는 In의 조성 x2 및 Al의 조성 y2를 적절하게 변경함으로써, 어떤 범위 내에서 자유롭게 선택 가능하다. 따라서, 활성층(17)에 생기는 비등방 왜곡의 크기를 적합하게 제어할 수 있기 때문에, 도 4에 도시된 에너지 준위(E3)와 전도대의 바닥과의 에너지 차(Δ)를 효과적으로 변경할 수 있다.
또한, 본 실시형태의 GaN계 반도체 발광 소자(11a)와 같이, GaN계 반도체 발광 소자는 발광 다이오드여도 좋다. 이 경우, 발광 다이오드의 평면 형상의 칩 사이즈는 한 변이 500 ㎛인 정사각형보다 작은 것이 바람직하다. 본 실시형태에 따른 GaN계 반도체 발광 소자(11a) 및 그 제조 방법에 따르면, 드룹 현상에 의한 양자 효율의 저하가 효과적으로 경감되기 때문에, 전류 밀도를 높여도 고효율 발광이 가능하고, 나아가서는 칩 사이즈의 소형화가 가능해진다.
(실시예 1)
전위 밀도가 1×107 cm-2 이하이며, 또한 기판 주면이 c면으로부터 m축의 방향으로 75° 경사진 GaN 기판을 사용하여, 이하의 공정을 거쳐 도 7에 도시된 단면 구조를 갖는 GaN계 반도체 발광 소자(11c)를 제작하였다. 또한, 이하의 공정에서, 원료로는 NH3, TMG, TMI, TMA 및 Cp2Mg을 사용하였다.
먼저, GaN 기판(53)을 1050℃, NH3 및 H2 분위기에서 10분간 열처리한 후, 그 주면(53a) 위에, 1000℃에서 n형 GaN 버퍼층(54)을 2 ㎛ 성장시켰다. 그 후, 기판 온도를 870℃로 낮추어 언도프 GaN 장벽층(55)을 성장시키고, 기판 온도를 780℃로 낮추어 언도프 In0 .15Ga0 .85N 우물층(56)을 성장시켰다. 그리고, 이들 공정을 반복함으로써, 3주기의 다중 양자 우물 구조를 갖는 활성층(57)을 형성하였다. 다음에, 기판 온도를 1000℃까지 높여, p형 Al0 .18Ga0 .82N으로 이루어진 전자 차단층(58)을 활성층(57) 위에 20 ㎚ 성장시켰다. 마지막으로, p형 GaN 컨택트층(59)을 전자 차단층(58) 상에 성장시키고, 온도를 낮춘 후, 반응로로부터 그 에피택셜 웨이퍼를 꺼내었다.
그 후, Ni/Au 전극(60)을 p형 GaN 컨택트층(59) 위에 증착시키고, Ti/Al 전극(61)을 기판(53)의 이면(53b) 위에 증착시켰다. 그리고, 에피택셜 웨이퍼를 분할하여 칩화함으로써, GaN계 반도체 발광 소자(11c)를 제작하였다. 또한, 두께 방향에서 본 소자의 형상은 한 변이 400 ㎛인 정사각형이었다.
한편, 이 GaN계 반도체 발광 소자(11c)의 효과와 비교하기 위해서, c면을 주면으로 하는 사파이어 기판을 사용하고, 이하의 공정을 거쳐 도 8에 도시된 단면 구조를 갖는 GaN계 반도체 발광 소자(11d)를 제작하였다.
먼저, 사파이어 기판(73)의 주면(73a) 위에 475℃에서 저온 버퍼층(74)을 50 ㎚ 성장시키고, 그 위에, 1050℃에서 n형 GaN 버퍼층(75)을 5 ㎛ 성장시켰다. 그 후, 기판 온도를 870℃로 낮추어 언도프 GaN 장벽층(76)을 성장시키고, 기판 온도를 780℃로 낮추어 언도프 In0.15Ga0.85N 우물층(77)을 성장시켰다. 그리고, 이들 공정을 반복함으로써, 3주기의 다중 양자 우물 구조를 갖는 활성층(78)을 형성하였다. 다음에, 기판 온도를 1000℃까지 높여, p형 Al0 .18Ga0 .82N으로 이루어진 전자 차단층(79)을 활성층(78) 위에 20 ㎚ 성장시켰다. 마지막으로, p형 GaN 컨택트층(80)을 전자 차단층(79) 상에 성장시키고, 온도를 낮춘 후, 반응로로부터 그 에피택셜 웨이퍼를 꺼내었다.
그 후, n형 GaN 버퍼층(75)이 일부 노출되도록 에칭한 후, Ni/Au 전극(81)을 p형 GaN 컨택트층(80) 위에 증착시키고, Ti/Al 전극(82)을 n형 GaN 버퍼층(75)의 노출면 위에 증착시켰다. 그리고, 에피택셜 웨이퍼를 분할하여 칩화함으로써, GaN계 반도체 발광 소자(11d)를 제작하였다. 또한, 정확한 비교를 위해, 꺼내는 효율이 GaN계 반도체 발광 소자(11c)와 동등해지도록 프로세스를 고안하였다. 또한, GaN계 반도체 발광 소자(11c, 11d) 모두 발광 파장은 460 ㎚였다.
이렇게 해서 제작된 GaN계 반도체 발광 소자(11c, 11d)에 전류를 주입했을 때의 외부 양자 효율의 전류 밀도 의존성을 조사하였다. 그 결과를 도 9에 나타낸다. 도 9의 (a)는 전류 밀도(횡축)를 0?300 A/㎠로 하고, 도 9의 (b)는 전류 밀도(횡축)를 0?1200 A/㎠로 한다. 또한, 도 9의 (a) 및 도 9의 (b)에 있어서, 그래프 G11은 GaN계 반도체 발광 소자(11c)(저전위 반극성 GaN 기판을 사용)의 특성을 나타내고, 그래프 G12는 GaN계 반도체 발광 소자(11d)(c면 사파이어 기판을 사용)의 특성을 나타낸다.
도 9를 참조하면, 전류를 1 A/㎠ 주입했을 때에는 GaN계 반도체 발광 소자(11d)(c면 사파이어 기판)가 GaN계 반도체 발광 소자(11c)(저전위 반극성 GaN 기판)보다 외부 양자 효율이 높지만, 30 A/㎠ 정도 주입한 시점에서는 양자의 관계가 반대가 되어 GaN계 반도체 발광 소자(11c)(저전위 반극성 GaN 기판)가 GaN계 반도체 발광 소자(11d)(c면 사파이어 기판)보다 외부 양자 효율이 높아진다. 그 후, 전류 주입량이 늘수록 GaN계 반도체 발광 소자(11c, 11d)의 외부 양자 효율의 차가 확대된다. 예컨대, 1 A/㎠ 주입 시점에서 1 kA/㎠ 주입 시점까지의 외부 양자 효율의 변화를 비교하면, GaN계 반도체 발광 소자(11d)(c면 사파이어 기판)에서는 1/2 내지 1/3 정도로 외부 양자 효율이 저하된다. 이것에 대하여, GaN계 반도체 발광 소자(11c)(저전위 반극성 GaN 기판)에서는, 2/3 내지 1/2 정도밖에 외부 양자 효율이 저하되지 않았다. 이것으로부터, GaN계 반도체 발광 소자(11c)에서는, 드룹 현상이 효과적으로 억제되는 것을 알 수 있다. 또한, 저주입 영역에 있어서, GaN계 반도체 발광 소자(11d)가 GaN계 반도체 발광 소자(11c)보다 외부 양자 효율이 높은 이유는 In 조성 변동이 커서 국재 효과에 기여하기 때문이라고 생각된다.
(실시예 2)
실시예 1에서 제작된 GaN계 반도체 발광 소자(11c, 11d)의 우물층(56)(도 7) 및 우물층(77)(도 8)의 조성을 변경한 것을 제작하였다. 하나는, 우물층(56, 77)의 성장 온도를 760℃로 하고, 우물층(56, 77)의 조성을 In0.18Ga0.82N으로 한 것이다(이하, 실시예 A라 함). 이 실시예 A의 발광 파장은 모두 480 ㎚였다. 또한, 다른 하나는, 우물층(56, 77)의 성장 온도를 740℃로 하고, 우물층(56, 77)의 조성을 In0.22Ga0.78N으로 한 것이다(이하, 실시예 B라 함). 이 실시예 B의 발광 파장은 모두 500 ㎚였다. 또한, 또 다른 하나는, 우물층(56, 77)의 성장 온도를 720℃로 하고, 우물층(56, 77)의 조성을 In0 .28Ga0 .72N으로 한 것이다(이하, 실시예 C라 함). 이 실시예 C의 발광 파장은 모두 520 ㎚였다.
도 10 내지 도 12는 이들 GaN계 반도체 발광 소자에 전류를 주입했을 때, 외부 양자 효율의 전류 밀도 의존성을 나타낸 그래프이다. 도 10은 실시예 A에 대응하고, 도 11은 실시예 B에 대응하며, 도 12는 실시예 C에 대응한다. 이들 도면에 있어서, (a)는 전류 밀도(횡축)를 0?300 A/㎠로 하고, (b)는 전류 밀도(횡축)를 0?1200 A/㎠로 한다. 또한, 도 10 내지 도 12에 있어서, 그래프 G11은 GaN계 반도체 발광 소자(11c)(저전위 반극성 GaN 기판을 사용)의 특성을 나타내고, 그래프 G12는 GaN계 반도체 발광 소자(11d)(c면 사파이어 기판을 사용)의 특성을 나타낸다.
도 10 내지 도 12를 참조하면, 우물층의 In 조성을 변화시킨 경우에도, 제1 실시예에서 설명한 경향이 현저히 나타나는 것을 알 수 있다. 즉, GaN계 반도체 발광 소자(11c)에서는, 드룹 현상이 효과적으로 억제된다.
이상 설명한 바와 같이, 본 실시형태에 따르면, In을 함유하는 활성층을 구비하는 GaN계 반도체 발광 소자에서, 주입 전류가 큰 경우에 있어서의 양자 효율의 저하를 경감할 수 있는 GaN계 반도체 발광 소자 및 그 제조 방법이 제공된다.
11a?11d : GaN계 반도체 발광 소자 13 : 기판
13a : 주면 15 : GaN계 반도체 에피택셜 영역
17 : 활성층 21 : GaN계 반도체 영역
23 : p형 GaN 반도체층 27, 45 : 전자 차단층
29 : 컨택트층 31 : 다중 양자 우물 구조
33 : 우물층 35 : 장벽층
37, 39, 51, 52 : 전극 41 : n형 클래드층
43a, 43b : 광가이드층 45 : p형 GaN계 반도체층
47 : 클래드층 49 : 컨택트층
50 : 절연막 Carr : 캐리어
D : 전위 e1, e2 : 전자
hole : 정공 α : 경사각

Claims (18)

  1. 제1 GaN계 반도체를 포함하며, 그 제1 GaN계 반도체의 [0001]축 또는 [000-1]축인 기준축과 직교하는 면으로부터 그 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각으로 경사진 주면을 갖는 기판과,
    상기 주면 위에 형성된 GaN계 반도체 에피택셜 영역과,
    상기 GaN계 반도체 에피택셜 영역 위에 형성된 활성층과,
    상기 활성층 위에 형성된 전자 차단층과,
    상기 전자 차단층 위에 형성된 컨택트층
    을 구비하며,
    상기 활성층은 제2 GaN계 반도체를 포함하며, 상기 제2 GaN계 반도체는 인듐을 함유하며,
    상기 전자 차단층은 제3 GaN계 반도체를 포함하며, 상기 제3 GaN계 반도체의 밴드갭은 상기 제2 GaN계 반도체의 밴드갭보다 크며,
    상기 컨택트층은 제4 GaN계 반도체를 포함하며, 상기 제4 GaN계 반도체의 밴드갭은 상기 제3 GaN계 반도체의 밴드갭 이하이며,
    상기 기판의 상기 제1 GaN계 반도체의 전위 밀도는 1×107 cm-2 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  2. 제1항에 있어서, 상기 기판의 상기 주면의 경사각은 70°이상인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서, 상기 활성층은 400 ㎚ 이상 650 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  4. 제3항에 있어서, 상기 활성층은 440 ㎚ 이상 540 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  5. 제4항에 있어서, 상기 활성층은 440 ㎚ 이상 490 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 GaN계 반도체는 Inx2Aly2Ga1-x2-y2N(0<x2<1, 0<y2<1)인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제3 GaN계 반도체는 Inx3Aly3Ga1-x3-y3N(0≤x3≤1, 0≤y3≤1)이며, 상기 제3 GaN계 반도체의 격자 상수는 상기 제1 GaN계 반도체의 격자 상수 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 GaN계 반도체 발광 소자는 발광 다이오드인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  9. 제8항에 있어서, 상기 발광 다이오드의 칩 사이즈는 한 변이 500 ㎛보다 작은 것을 특징으로 하는 GaN계 반도체 발광 소자.
  10. 제1 GaN계 반도체를 포함하는 웨이퍼의 주면 위에 GaN계 반도체 에피택셜 영역을 성장시키는 공정과,
    상기 GaN계 반도체 에피택셜 영역 위에 활성층을 성장시키는 공정과,
    상기 활성층 위에 전자 차단층을 성장시키는 공정과,
    상기 전자 차단층 위에 컨택트층을 성장시키는 공정
    을 포함하고,
    상기 웨이퍼의 상기 주면은 그 제1 GaN계 반도체의 [0001]축 또는 [000-1]축인 기준축과 직교하는 면으로부터 그 제1 GaN계 반도체의 m축의 방향으로 63°이상 80°미만의 범위의 경사각으로 경사져 있으며,
    상기 활성층은 제2 GaN계 반도체를 포함하며, 상기 제2 GaN계 반도체는 인듐을 함유하고,
    상기 전자 차단층은 제3 GaN계 반도체를 포함하며, 상기 제3 GaN계 반도체의 밴드갭은 상기 제2 GaN계 반도체의 밴드갭보다 크고,
    상기 컨택트층은 제4 GaN계 반도체를 포함하며, 상기 제4 GaN계 반도체의 밴드갭은 상기 제3 GaN계 반도체의 밴드갭 이하이고,
    상기 웨이퍼의 상기 제1 GaN계 반도체의 전위 밀도는 1×107 cm-2 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  11. 제10항에 있어서, 상기 웨이퍼의 상기 주면의 경사각은 70°이상인 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  12. 제10항 또는 제11항에 있어서, 상기 활성층은 400 ㎚ 이상 650 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  13. 제12항에 있어서, 상기 활성층은 440 ㎚ 이상 540 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  14. 제13항에 있어서, 상기 활성층은 440 ㎚ 이상 490 ㎚ 이하의 파장 범위의 광을 생성하도록 형성되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서, 상기 제2 GaN계 반도체는 Inx2Aly2Ga1-x2-y2N(0<x2<1, 0<y2<1)인 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  16. 제10항 내지 제15항 중 어느 한 항에 있어서, 상기 제3 GaN계 반도체는 Inx3Aly3Ga1-x3-y3N(0≤x3≤1, 0≤y3≤1)이며, 상기 제3 GaN계 반도체의 격자 상수는 상기 제1 GaN계 반도체의 격자 상수 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  17. 제10항 내지 제16항 중 어느 한 항에 있어서, 상기 GaN계 반도체 발광 소자는 발광 다이오드인 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
  18. 제17항에 있어서, 상기 발광 다이오드의 평면 형상의 칩 사이즈는 한 변이 500 ㎛인 정사각형보다 작은 것을 특징으로 하는 GaN계 반도체 발광 소자의 제조 방법.
KR1020117027049A 2010-01-18 2011-01-18 ＧａＮ계 반도체 발광 소자 및 그 제조 방법 KR20120023660A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-008384 2010-01-18
JP2010008384A JP2011146650A (ja) 2010-01-18 2010-01-18 ＧａＮ系半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
KR20120023660A true KR20120023660A (ko) 2012-03-13

Family

ID=44304397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027049A KR20120023660A (ko) 2010-01-18 2011-01-18 ＧａＮ계 반도체 발광 소자 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8476615B2 (ko)
EP (1) EP2528119A1 (ko)
JP (1) JP2011146650A (ko)
KR (1) KR20120023660A (ko)
CN (1) CN102473805A (ko)
TW (1) TW201140879A (ko)
WO (1) WO2011087127A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5238865B2 (ja) 2011-10-11 2013-07-17 株式会社東芝 半導体発光素子
KR102022659B1 (ko) * 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
JP2014014485A (ja) * 2012-07-09 2014-01-30 Sumitomo Electric Ind Ltd 生体情報分析装置、撮像装置、光源装置および生体情報分析装置の動作方法
WO2014013639A1 (ja) * 2012-07-18 2014-01-23 パナソニック株式会社 可視光通信システム
JP6102670B2 (ja) * 2013-10-07 2017-03-29 豊田合成株式会社 発光装置
JP2015188048A (ja) * 2014-03-10 2015-10-29 株式会社東芝 窒化物半導体積層体および半導体発光素子
TWI596886B (zh) * 2016-01-13 2017-08-21 國立清華大學 半導體元件
CN113013302A (zh) * 2021-02-26 2021-06-22 东莞市中麒光电技术有限公司 InGaN基红光LED芯片结构的制备方法
JP2023117509A (ja) * 2022-02-14 2023-08-24 ヌヴォトンテクノロジージャパン株式会社 窒化物系半導体発光素子
WO2023153035A1 (ja) * 2022-02-14 2023-08-17 ヌヴォトンテクノロジージャパン株式会社 窒化物系半導体発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4262549B2 (ja) * 2003-07-22 2009-05-13 シャープ株式会社 半導体レーザ素子およびその製造方法
JP2008235804A (ja) 2007-03-23 2008-10-02 Rohm Co Ltd 発光素子
EP2003230A2 (en) 2007-06-14 2008-12-17 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with an epitaxial layer, semiconductor device, and GaN substrate manufacturing method
JP4952547B2 (ja) * 2007-06-14 2012-06-13 住友電気工業株式会社 ＧａＮ基板、エピタキシャル層付き基板、半導体装置、およびＧａＮ基板の製造方法
JP2009021361A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
JP2009253047A (ja) * 2008-04-07 2009-10-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物発光素子及びエピタキシャルウエハ
JP4390007B2 (ja) 2008-04-07 2009-12-24 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
JP2009266963A (ja) * 2008-04-23 2009-11-12 Sumitomo Electric Ind Ltd 窒化物系発光素子、及び半導体発光素子を製造する方法
WO2010029775A1 (ja) * 2008-09-11 2010-03-18 住友電気工業株式会社 窒化物系半導体光素子、窒化物系半導体光素子のためのエピタキシャルウエハ、及び半導体発光素子を製造する方法
JP5453780B2 (ja) * 2008-11-20 2014-03-26 三菱化学株式会社 窒化物半導体
JP4333820B1 (ja) 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Also Published As

Publication number Publication date
US8476615B2 (en) 2013-07-02
WO2011087127A1 (ja) 2011-07-21
EP2528119A1 (en) 2012-11-28
TW201140879A (en) 2011-11-16
CN102473805A (zh) 2012-05-23
US20120061643A1 (en) 2012-03-15
JP2011146650A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
KR20120023660A (ko) ＧａＮ계 반도체 발광 소자 및 그 제조 방법
US8835902B2 (en) Nano-structured light-emitting devices
KR101351396B1 (ko) 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술
JP5852945B2 (ja) 分極誘導電荷を低減させた高効率光エミッタ
KR101012514B1 (ko) 질화물 반도체 발광소자
US9257599B2 (en) Semiconductor light emitting device including hole injection layer
JP5908979B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101269315B1 (ko) Ⅲ족 질화물 반도체 레이저 및 ⅲ족 질화물 반도체 레이저를 제작하는 방법
JP6026116B2 (ja) 窒化物半導体発光素子およびその製造方法
WO2013002389A1 (ja) Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
KR20100099066A (ko) 질화갈륨계 반도체 광소자, 질화갈륨계 반도체 광소자를 제조하는 방법 및 에피택셜 웨이퍼
KR20120008061A (ko) Ⅲ족 질화물 반도체 레이저 다이오드 및 ⅲ족 질화물 반도체 레이저 다이오드를 제작하는 방법
US8405066B2 (en) Nitride-based semiconductor light-emitting device
KR101025971B1 (ko) 질화물 반도체 발광소자
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2011187862A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2015115343A (ja) 窒化物半導体素子の製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
JP2009266963A (ja) 窒化物系発光素子、及び半導体発光素子を製造する方法
JP2010010300A (ja) 窒化ガリウム系半導体発光素子及びエピタキシャルウエハ
JP4586094B2 (ja) 半導体発光素子
JP2011188000A (ja) Ｉｉｉ族窒化物半導体レーザ、及びｉｉｉ族窒化物半導体レーザを作製する方法
KR20130126369A (ko) 정공 전달 효율을 향상시킨 구조를 지닌 반도체 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application