KR20120013193A - 배선 회로 기판 - Google Patents

배선 회로 기판 Download PDF

Info

Publication number
KR20120013193A
KR20120013193A KR1020110075725A KR20110075725A KR20120013193A KR 20120013193 A KR20120013193 A KR 20120013193A KR 1020110075725 A KR1020110075725 A KR 1020110075725A KR 20110075725 A KR20110075725 A KR 20110075725A KR 20120013193 A KR20120013193 A KR 20120013193A
Authority
KR
South Korea
Prior art keywords
layer
copper
wiring
circuit board
uppermost
Prior art date
Application number
KR1020110075725A
Other languages
English (en)
Inventor
히로후미 에베
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120013193A publication Critical patent/KR20120013193A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 열이나 시간 경과에 따른 회로 배선의 연화 현상을 억제하여 내구성을 높임과 함께, 취성을 개선하여 크랙의 발생을 억제한 배선 회로 기판을 제공한다.
(해결 수단) 기판의 절연층(1)상에, 금속 피막으로 이루어지는 회로 배선(2)을 구비한 배선 회로 기판으로서, 상기 회로 배선(2)이, 3층 이상의 구리계 금속 피막의 적층체로 이루어지고, 그 최하층(2a) 및 최상층(2c)을 구성하는 구리계 금속 피막의 상온에서의 항장력이 100~400㎫이며, 최하층(2a)과 최상층(2c)의 사이에 개재되는 층(중간층(2b))을 구성하는 구리계 금속 피막 내의 상온에서의 항장력이 700~1500㎫이다.

Description

배선 회로 기판{WIRING CIRCUIT BOARD}
본 발명은 배선 회로 기판에 관한 것이며, 상세하게는, 가요성 회로 기판 등으로서 유용한 배선 회로 기판에 관한 것이다.
폴리이미드 등으로 이루어지는 절연성 필름상에, 전기 배선이 되는 박막의 도체 회로 패턴을 형성하여 이루어지는 배선 회로 기판은, 가요성을 갖고 있으며, 하드디스크의 읽기쓰기 헤드용 서스펜션 기판, 액정 표시용 회로 기판 등에 널리 이용되고 있다. 최근, 제품의 소형화, 기록 정보의 고밀도화가 진행됨에 따라, 배선 회로 기판에는, 한정된 범위 면적에, 보다 많은 배선을 형성하는, 즉, 배선의 미세화가 요구되는 경향에 있다.
배선의 형성 방법으로서는, 예컨대, 동박상에 직접 폴리이미드 바니시 등을 도공하여 절연층을 형성하고, 동박면을 부분적으로 에칭하는 서브트랙티브법이나, 절연층상에 직접 도금에 의해 배선을 형성하는 어디티브법 등이 채용되고 있다. 상기와 같은 미세화의 요구에 대해서는, 배선폭, 두께를 자유롭게 설계할 수 있는 어디티브법이 기술적으로 우위이며, 금후, 본 수법을 이용한 배선 회로 기판이 증가할 가능성이 있다.
어디티브법에 의한 배선 형성은, 예컨대, 전해액 속에서, 도금을 위한 종막(種膜)을 형성한 절연층을 캐소드로 하고, 그것에 대향하는 애노드와의 사이에 전류를 인가함으로써 행해진다. 그리고, 전해액에는, 구리 이온, 황산 이온, 미량의 염소, 및 유기 첨가제를 함유하는 액이 이용된다. 또한, 유기 첨가제에는, 주로, 폴리에틸렌글라이콜 등의 폴리머, 비스(3-설포프로필)다이설파이드(SPS) 등의 설폰기를 갖는 유기황계 화합물, 야누스그린B(JGB) 등의 4급화 아민화합물이 이용된다(예컨대, 특허 문헌 1 참조).
그런데, 배선 회로 기판에는, 그 회로 배선에 사용하는 금속재의 특성에 있어서도, 종래로부터 큰 개선이 요구된다. 예컨대, 굽힘 반지름의 감소에 따른 굴곡성의 향상, 전자 부품을 실장하는 것에 견딜 수 있는 인장 강도나 신장도의 향상 등이다(예컨대, 특허 문헌 2 및 3 참조).
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공표 평 5-502062 호 공보
(특허 문헌 2) 일본 특허 공개 제 2008-285727 호 공보
(특허 문헌 3) 일본 특허 공개 제 2009-221592 호 공보
그러나, 앞서 말한 어디티브법 등에 의해 제작된 도금 배선은, 도금 직후에는 양호한 내구성을 나타내지만, 사용 환경의 열이나 시간 경과에 따라, 셀프어닐링이라고 불리는 연화 현상이 일어난다. 이 원인은, 열이나 시간 경과에 따라, 금속 도금 피막 중에 생기는 결정 입자가 비대화 성장하는 것에 의한 것으로 생각된다. 그리고, 이러한 연화 현상은, 전자 부품을 실장할 때의 내구성의 저하 등이 생기게 할 우려가 있다.
이것을 해결하는 방법으로서, 예컨대, 상기 특허 문헌 2나 특허 문헌 3에 개시되어 있는 바와 같이, 금속 도금 중에, 황, 염소 등을 함유시켜, 회로 배선의 경도를 높이는 방법이 있다. 그러나, 이와 같이 회로 배선의 경도가 높아지면, 취성이 높아져, 굽힘 등에 의해 크랙이 생기기 쉬워질 우려가 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 열이나 시간 경과에 따른 회로 배선의 연화 현상을 억제하여, 내구성을 높임과 함께, 취성을 개선하고, 크랙의 발생을 억제한 배선 회로 기판의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 배선 회로 기판은, 절연층을 포함하는 기판과, 상기 기판의 절연층상에 마련된 회로 배선을 구비한 배선 회로 기판으로서, 상기 회로 배선이, 3층 이상의 구리계 금속층의 적층체로 이루어지고, 그 가장 아래의 구리계 금속층 및 가장 위의 구리계 금속층의 상온에서의 항장력이 100~400㎫이며, 최하층과 최상층의 사이에 개재되는 중간 구리계 금속층의 상온에서의 항장력이 700~1500㎫라고 하는 구성을 취한다.
즉, 본 발명자는, 상기 과제를 해결하기 위해 예의 연구를 거듭했다. 그 연구의 결과, 배선 회로 기판의 회로 배선을, 3층 이상의 구리계 금속 피막의 적층에 의해 구성하고, 그 최하층 및 최상층을 구성하는 구리계 금속 피막의 상온에서의 항장력을 100~400㎫, 최하층과 최상층의 사이에 개재되는 층을 구성하는 구리계 금속 피막의 상온에서의 항장력을 700~1500㎫가 되도록 설정하면, 최하층과 최상층의 사이에 개재되는 층의 경도 등이 높아, 열이나 시간 경과에 따른 회로 배선의 연화 현상을 억제할 수 있어 내구성이 향상됨과 함께, 이 층을 사이에 두는 상기 최하층과 최상층의 경도 등이 낮아, 굽힘 등에 의한 크랙의 발생을 억제할 수 있는 것을 찾아내어, 본 발명에 도달했다.
또, 상기 금속 피막의 항장력은, 예컨대, 상기 금속 피막을 전해 도금에 의해 형성할 때에, 그 금속 피막의 원료인 구리 등의 금속 중에 소정량의 미량 원소[예컨대, 비스무트, 염소(Cl), 황(S), 탄소(C), 질소(N) 등]를 넣는 것에 의해 향상시킬 수 있지만, 이에 따라, 금속 피막 중에 있어서, 열이나 시간 경과에 따른 결정 입자의 성장이 억제되어, 결정 입자의 미세화가 이루어지게 된다. 따라서, 상기한 바와 같이 하여 항장력이 다른 금속 피막을 성막하여 적층하는 경우, 항장력이 높은 금속 피막 내의 결정 입자의 평균 입경은, 항장력이 낮은 금속 피막 내의 결정 입자의 평균 입경보다 작아진다.
이상과 같이, 본 발명의 배선 회로 기판은, 그 절연층상에 형성된 회로 배선이, 3층 이상의 구리계 금속 피막의 적층체로 이루어지고, 그 최하층 및 최상층을 구성하는 구리계 금속 피막의 상온에서의 항장력이 100~400㎫, 최하층과 최상층의 사이에 개재되는 층을 구성하는 구리계 금속 피막의 상온에서의 항장력이 700~1500㎫가 되도록 설정되어 있다. 그 때문에, 열이나 시간 경과에 따른 회로 배선의 연화 현상을 억제할 수 있어, 내구성이 우수하게 되고, 더구나, 취성이 개선되어, 굽힘 등에 의한 크랙의 발생을 억제할 수 있다. 이에 의해, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품을 실장할 때의 내구성(인장 강도나 신장도)이 향상되게 된다. 그리고, 본 발명의 배선 회로 기판은, 하드디스크의 읽기쓰기 헤드용 서스펜션 기판이나 액정 표시용 회로 기판 등과 같이, 사용 환경이 고온이며, 연화 현상이 우려되는 상황에 있어서도, 널리 사용할 수 있다.
특히, 상기 회로 배선을 구성하는 구리계 금속 피막이, 모두 전해 도금 피막이면, 본 발명에 있어서의 원하는 물성을 유리하게 얻을 수 있게 되고 또한, 어디티브법에 의한 배선 형성이 가능해져, 그 배선폭, 두께를 자유롭게 설계할 수 있기 때문에, 배선 회로 기판의 미세화의 요구에 용이하게 응할 수 있다.
또한, 상기 최하층 및 최상층을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경이, 최하층과 최상층의 사이에 개재되는 층을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경보다 커지도록 적층되어 있으면, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품의 실장에 따른 내구성이 보다 우수하게 된다.
또한, 상기 회로 배선의 총 두께에 대하여, 그 최하층 및 최상층의 두께의 합의 비율이 20~60%이며, 최하층과 최상층의 사이에 개재되는 층의 두께의 합의 비율이 40~80%이면, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품의 실장에 따른 내구성이 보다 우수하게 된다.
또한, 상기 최하층과 최상층의 사이에 개재되는 층이, 구리를 주체로 하는 금속에 비스무트를 100~3000ppm 함유하는 금속 피막으로 이루어지면, 열이나 시간 경과에 따른 회로 배선의 연화 현상이 보다 억제되어, 장기간에 걸쳐 고항장력을 유지할 수 있다.
도 1은 본 발명의 배선 회로 기판의 단면을 모식적으로 나타내는 설명도이다.
본 발명의 배선 회로 기판은, 기판의 절연층상에 형성된 회로 배선이, 3층 이상의 구리계 금속 피막의 적층체로 이루어지고, 그 최하층 및 최상층을 구성하는 구리계 금속 피막의 상온에서의 항장력이 100~400㎫, 최하층과 최상층의 사이에 개재되는 층을 구성하는 구리계 금속 피막의 상온에서의 항장력이 700~1500㎫가 되도록 설정되어 있다. 이에 의해, 열이나 시간 경과에 따른 회로 배선의 연화 현상을 억제할 수 있어, 내구성이 우수하게 되고, 더구나, 취성이 개선되어, 굽힘 등에 의한 크랙의 발생을 억제할 수 있게 된다. 또한, 이 관점에서, 상기 최하층 및 최상층을 구성하는 구리계 금속 피막의 상온에서의 항장력은, 바람직하게는 250~400㎫이며, 최하층과 최상층의 사이에 개재되는 층을 구성하는 구리계 금속 피막의 상온에서의 항장력은, 바람직하게는 700~1000㎫이다. 또, 상기 금속 피막의 항장력은, 예컨대, 그 금속 피막(금속박)을 소정 사이즈로 가공한 샘플을, 인장력 시험 장치(Minebea사 제품, 테크노그래프)에 거는 것에 의해 측정할 수 있다. 또한, 상기 금속 피막의 항장력은, 성막 직후의 금속 피막에 대하여 측정하는 것이 아니고, 성막으로부터 소정 시간(통상, 48시간 이상)이 경과하여, 금속 피막의 물성이 안정된 후에 측정하는 것이다. 또한, 상기 최하층을 구성하는 구리계 금속 피막의 항장력과, 최상층을 구성하는 구리계 금속 피막의 항장력은, 같더라도 다르더라도 좋다. 또한, 본 발명에서 말하는 「상온」이란, JIS Z 8703에 준하여, 20℃±15℃를 말한다.
또한, 상기 「기판의 절연층」이란, 금속 기판 등의 기판상에 형성된 절연층을 나타내는 이외에도, 예컨대, 수지 기판, 필름 기판 등의 기판 그 자체도 포함하는 취지이다. 또한, 상기 「최하층과 최상층의 사이에 개재되는 층」은, 단층이더라도 복수층이더라도 좋다. 도 1은 기판 그 자체가 절연층이며, 상기 「최하층과 최상층의 사이에 개재되는 층」이 단층인 경우의, 배선 회로 기판의 단면을 모식적으로 나타낸 것이며, 도면에 있어서, 1은 절연층, 2는 회로 배선(구리계 금속 피막의 적층체), 2a는 회로 배선의 최하층, 2b는 회로 배선의 중간층, 2c는 회로 배선의 최상층을 나타낸다.
특히, 상기 회로 배선을 구성하는 구리계 금속 피막이, 모두 전해 도금 피막이면, 본 발명에 있어서의 원하는 물성을 유리하게 얻을 수 있게 됨과 함께, 어디티브법에 의한 배선 형성이 가능해져, 그 배선폭, 두께를 자유롭게 설계할 수 있기 때문에, 배선 회로 기판의 미세화의 요구에 용이하게 응할 수 있다.
또한, 상기 중간층(2b)이 복수의 층으로 이루어지는 경우, 그 중심층으로부터, 상기 최하층(2a) 및 최상층(2c)을 향하여, 그 층을 구성하는 구리계 금속 피막의 항장력이 낮아지도록 적층되어 있는 것이, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품의 실장에 따른 내구성이 보다 우수하게 되는 관점에서 바람직하다.
또한, 상기 최하층(2a) 및 최상층(2c)을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경이, 최하층(2a)과 최상층(2c)의 사이에 개재되는 층(도 1에서는, 중간층(2b))을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경보다 커지도록 적층되어 있는 것이, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품의 실장에 따른 내구성이 보다 우수하게 되는 관점에서 바람직하다. 또한, 상기 최하층(2a)인 구리계 금속 피막 내의 결정 입자의 평균 입경과, 최상층(2c)인 구리계 금속 피막 내의 결정 입자의 평균 입경은, 같더라도 다르더라도 좋다. 또한, 상기 중간층(2b)이 복수의 층으로 이루어지는 경우, 그 중심층으로부터, 상기 최하층(2a) 및 최상층(2c)을 향하여, 그 층을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경이 커지도록 적층되어 있는 것이, 상기와 같은 관점에서 바람직하다. 또, 여기서 말하는 「결정 입자의 평균 입경」이란, 성막 직후의 금속 피막에 대하여 측정하는 것이 아니고, 성막으로부터 소정 시간(통상, 48시간 이상)이 경과하여, 금속 피막의 물성이 안정되었을 때에 측정하는 것이다. 또한, 상기 금속 피막 내의 결정 입자의 평균 입경은, 예컨대, 주사 전자 현미경(SEM)이나 금속 현미경을 이용하여, 피막 샘플을 관찰하고, 그 피막 내에 존재하는 결정 입자의 입경을 평균한 값이며, 각 결정 입자의 입경은, 그 긴 직경과 짧은 직경을 평균하여 측정된다.
그런데, 회로 배선(2)을 구성하는 상기 각 층의 구리계 금속 피막은, 구리를 주체로 하는 금속으로 이루어지는 피막이며, 구리 그 자체, 혹은 구리를 99.99중량% 이상 포함하는 합금을 나타내는 것이다. 상기 합금에 이용되는 미량 금속으로서는, 예컨대, 니켈, 주석, 아연, 철 등을 들 수 있다. 또한, 구리계 금속 피막 내의 결정 입자의 미세화나, 항장력의 증가는, 예컨대, 상기 금속 피막을 전해 도금에 의해 형성할 때에, 비스무트, 염소(Cl), 황(S), 탄소(C), 질소(N)라고 하는 미량 원소를 금속 피막 중에 함유시키는 것에 의해 달성할 수 있다. 즉, 금속 도금의 모상(母相)인 구리 등의 금속 중에 있어서, 상기 미량 원소가 고용(固溶)함으로써, 고용 강화가 일어나기 때문에, 열이나 시간 경과에 따른 금속 도금 피막 중의 결정 입자의 비대화 성장이 억제되어, 연화 현상이 억제된다고 추측된다.
특히, 상기 최하층(2a)과 최상층(2c)의 사이에 개재되는 층(도 1에서는, 중간층(2b))에 있어서는, 비스무트를 100~3000ppm 함유하는 금속 피막으로 이루어지는 것으로 함으로써, 열이나 시간 경과에 따른 회로 배선의 연화 현상이 보다 억제되어, 장기간에 걸쳐 고항장력을 유지할 수 있어, 이 범위로 설정하는 것이 바람직하다. 또, 상기 금속 피막 중의 비스무트 함량은, 예컨대, 그 금속 피막을 샘플로 하여, 샘플편을 농초산(concentrated nitric acid)을 가하여 마개로 밀봉하고, 거기에 마이크로파를 조사하여, 최고 230℃로 가압산분해를 행한 후, 초순수를 가하여, 유도 결합 플라즈마-질량 분석 장치(ICP-MS)로 분석함으로써 측정할 수 있다.
또한, 상기 회로 배선(2)의 총 두께에 대하여, 그 최하층(2a) 및 최상층(2c)의 두께의 합의 비율이 20~60%이며, 최하층(2a)과 최상층(2c)의 사이에 개재되는 층의 두께의 합의 비율이 40~80%인 것이, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품의 실장에 따른 내구성이 보다 우수하게 되는 관점에서 바람직하다.
상기 회로 배선(2)의 총 두께는, 가요성 등의 관점에서, 8~25㎛의 범위인 것이 바람직하다.
상기 회로 배선(2)의 피막 형성면에 상당하는 절연층(1)은, 예컨대, 폴리이미드, 폴리아마이드이미드, 아크릴, 폴리에터나이트릴, 폴리에터설폰, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리염화바이닐 등의 합성 수지로 이루어지는 것을 들 수 있다. 그 중에서도, 가요성의 관점에서, 폴리이미드로 이루어지는 것이 바람직하게 이용된다. 또, 상기 절연층(1)은, 앞서 말한 바와 같이, 금속 기판 등의 기판상에 형성된 절연층을 나타내는 이외에도, 예컨대, 수지 기판, 필름 기판 등의 기판 그 자체도 포함하는 취지이다.
상기 회로 배선(2)은, 도 1에서는, 절연층(1)의 한 면에 형성되어 있지만, 절연층(1)의 양면에 형성되는 것이더라도 좋다. 그리고, 상기 회로 배선(2)은, 예컨대, 어디티브법, 서브트랙티브법 등의 패터닝법, 바람직하게는, 어디티브법에 의해 형성된다. 즉, 어디티브법은, 회로 배선의 폭, 두께를 자유롭게 설계할 수 있기 때문에, 배선 회로 기판의 미세화의 요구에 용이하게 응할 수 있기 때문이다.
어디티브법에서는, 우선, 절연층(1)의 전면에, 구리, 크롬, 니켈 및 이들의 합금 등으로부터, 스퍼터링법 등의 박막 형성법에 의해, 종막이 되는 금속 박막을 형성한다. 이어서, 상기 금속 박막의 표면에, 회로 배선 패턴의 반전 패턴이 되는 도금 레지스트를 형성한다. 도금 레지스트는, 드라이 필름 포토레지스트 등으로부터, 노광 및 현상한다고 하는 방법에 의해 형성한다. 그 후, 도금 레지스트로부터 노출되는 상기 금속 박막의 표면에, 특수한 전해액 조성을 나타내는 전해액에 의해, 회로 배선 패턴의 전해 도금을 형성한다(전해액 조성을 도중에 변경함으로써, 최하층(2a), 중간층(2b), 최상층(2c)을 적층 형성). 그 후, 도금 레지스트를 에칭 또는 박리에 의해 제거하고, 또한, 회로 배선 패턴으로부터 노출되는 금속 박막을 에칭에 의해 제거함으로써, 절연층상에 목적으로 하는 회로 배선을 형성할 수 있다.
상기 전해액의 전해액 조성은, 구리를 주체로 하는 금속의 금속염을 포함하는 것이며, 필요에 따라, 비스무트, 염소(Cl), 황(S), 탄소(C), 질소(N)라고 하는 미량 원소의 공급원[황산비스무트 등의 비스무트염, 비스(3-설포프로필)다이설파이드(SPS) 등의 설폰기를 갖는 유기황계 화합물, 야누스그린B 등의 4급화 아민화합물, 황산, 염소 등]을 첨가할 수 있다. 그 중에서도, 비스무트와 구리는 석출 전위가 서로 가깝기 때문에, 석출 전위를 가깝게 하는 조작, 예컨대 착화제 등의 첨가를 필요로 하지 않아, 종래의 전해액 조성을 그대로 사용할 수 있는 것에 이점이 있다. 또, 상기 전해액에 있어서의 구리 이온의 공급원이 되는 금속염으로서는, 광택과 레벨링 작용에 우수한 것으로부터, 황산구리가 바람직하다. 또한, 비스무트 이온의 공급원이 되는 비스무트염으로서는, 전해액 조성에 크게 영향을 미치지 않는 것으로부터, 황산비스무트가 바람직하다. 또, 상기 전해액 조성은, 최하층(2a), 최상층(2c) 형성시에는, 상기 미량 원소를 포함시키지 않거나, 혹은, 중간층(2b) 형성시의 전해액 조성보다 상기 미량 원소를 적게 할 필요가 있다.
또한, 상기 회로 배선은, 앞서 말한 바와 같이, 서브트랙티브법으로도 형성하는 것이 가능하다. 서브트랙티브법에서는, 우선, 절연층(1)의 전면에, 필요에 따라 접착제층을 사이에 두고, 회로 배선(2)의 최하층(2a), 중간층(2b), 최상층(2c)에 상당하는 금속 피막을 적층하여 적층 금속박을 형성한다. 이어서, 상기 절연층(1)상에 적층된 적층 금속박의 표면에, 회로 배선 패턴과 동일한 패턴으로 에칭 레지스트를 형성한다. 에칭 레지스트는, 드라이 필름 포토레지스트 등을 이용하여 형성한다. 그 후, 에칭 레지스트로부터 노출되는 금속박을 에칭한 후, 에칭 레지스트를 에칭 또는 박리에 의해 제거함으로써, 절연층(1)상에, 목적으로 하는 회로 배선(2)을 형성할 수 있다.
또, 본 발명의 배선 회로 기판에는, 상기 회로 배선(2)상에, 필요에 따라, 표면 보호층(커버 절연층)을 마련하더라도 좋다. 상기 표면 보호층은, 예컨대, 앞서 말한 절연층과 같은 재료(폴리이미드 등)로 이루어지는 커버레이필름이나, 에폭시계, 아크릴계, 우레탄계 등의 솔더레지스트에 의해 형성된다.
이렇게 하여 얻어지는 본 발명의 배선 회로 기판은, 열이나 시간 경과에 따른 회로 배선의 연화 현상이 거의 보이지 않고, 장기간에 걸쳐 고항장력의 유지가 이루어지는 것으로부터, 각종 전자 기기의 기판으로서 유용하다. 특히, 하드디스크의 읽기쓰기 헤드용 서스펜션 기판, 액정 표시용 회로 기판으로서 적합하게 이용할 수 있다.
다음으로, 실시예에 대하여 설명한다. 단, 본 발명은 이들 실시예에 한정되는 것이 아니다.
(실시예)
[전해액 A]
황산구리[CuSO4ㆍ5H2O](닛코금속사 제품) 70g/ℓ와, 황산[H2SO4](와코쥰야쿠사 제품) 180g/ℓ와, 염소(와코쥰야쿠사 제품) 40㎎/ℓ와, 유기 첨가제(일본 일렉트로플레이팅엔지니어즈사 제품, CC-1220) 3㎖/ℓ를 배합하여 전해액 A를 조제했다.
[전해액 B]
황산구리[CuSO4ㆍ5H2O](닛코금속사 제품) 70g/ℓ와, 황산[H2SO4](와코쥰야쿠사 제품) 180g/ℓ와, 염소(와코쥰야쿠사 제품) 40㎎/ℓ와, 유기 첨가제(일본 일렉트로플레이팅엔지니어즈사 제품, CC-1220) 3㎖/ℓ와, 황산비스무트[Bi2(SO4)3](와코쥰야쿠사 제품) 2.0g/ℓ를 배합하여 전해액 B를 조제했다.
[전해액 C]
황산구리[CuSO4ㆍ5H2O](닛코금속사 제품) 70g/ℓ와, 황산[H2SO4](와코쥰야쿠사 제품) 180g/ℓ와, 염소(와코쥰야쿠사 제품) 40㎎/ℓ와, 유기 첨가제(일본 일렉트로플레이팅엔지니어즈사 제품, CC-1220) 3㎖/ℓ와, 황산비스무트[Bi2(SO4)3](와코쥰야쿠사 제품) 1.0g/ℓ를 배합하여 전해액 C를 조제했다.
[전해액 D]
황산구리[CuSO4ㆍ5H2O](닛코금속사 제품) 70g/ℓ와, 황산[H2SO4](와코쥰야쿠사 제품) 180g/ℓ와, 염소(와코쥰야쿠사 제품) 40㎎/ℓ와, 유기 첨가제(일본 일렉트로플레이팅엔지니어즈사 제품, CC-1220) 3㎖/ℓ와, 황산비스무트[Bi2(SO4)3](와코쥰야쿠사 제품) 3.0g/ℓ를 배합하여 전해액 D를 조제했다.
[실시예 1~7, 비교예 1~5]
상기 조제한 전해액 중 하나를 이용하고, 또한, 음극에는 스테인리스판, 양극에는 구리판을 사용하고, 전해액 온도 25℃, 전류 밀도 3A/dm2의 조건으로, 스테인리스판상에, 후기의 표 1 및 표 2에 나타내는 두께가 되도록 도금을 행했다(제 1 층의 형성). 도금 중, 전해액은 버블링에 의해 교반했다. 또, 사용한 전해액은, 후기의 표 1 및 표 2에 나타내는 것과 같으며, 다층으로 형성된 것(제 1 층의 위에, 제 2 층, 제 3 층이 순차적으로 형성된 것)은, 전해액을 도중에 변경하고, 후기의 표 1 및 표 2에 나타내는 전해액을 이용하여, 상기 제 1 층의 형성 순서에 준하여, 각 층을 형성하고 있다.
이렇게 하여 얻어진 실시예 및 비교예의 도금 금속박(모두, 도금 후 48시간 이상 경과 후의 것)에 관하여, 하기의 기준에 따라, 각 특성의 평가를 행했다. 그 결과를, 후기의 표 1 및 표 2에 함께 나타냈다. 또, 표에 있어서의 「열처리」란, 200℃로 50분간 열처리하는 것이다.
[항장력]
열처리하지 않고 있는 각 도금층의 상온에서의 항장력을, 인장 시험 장치(Minebea사 제품, 테크노그래프)에 의해, 척 사이 거리를 2㎝, 인장 속도를 5㎜/min으로 하여 측정했다.
[인장 강도]
열처리 전 및 열처리 후의, 실시예 및 비교예의 도금 금속박의 샘플에 관하여, 그 인장 강도를, 인장 시험 장치(Minebea사 제품, 테크노그래프)에 의해, 척 사이 거리를 2㎝, 인장 속도를 5㎜/min으로 하여 측정했다. 또, 본 발명에 있어서, 열처리 전 및 열처리 후의 샘플의 인장 강도는 400㎫ 이상이 요구된다.
[신장도]
열처리 전 및 열처리 후의, 실시예 및 비교예의 도금 금속박의 샘플에 관하여, 그 신장도를, 인장 시험 장치(Minebea사 제품, 테크노그래프)에 의해, 척 사이 거리를 2㎝, 인장 속도를 5㎜/min으로 하여 측정했다. 또, 본 발명에 있어서, 열처리 전 및 열처리 후의 샘플의 신장도는 4.0% 이상이 요구된다.
[전기 저항]
열처리 전 및 열처리 후의 샘플을 가는 종이 형상(4㎜×30㎜)으로 잘라, 4단자법에 의해, 그 전기 저항을 측정했다. 또, 본 발명에 있어서, 열처리 전 및 열처리 후의 샘플의 전기 저항은, 70% IACS(International Annealed Copper Standard) 이상이 요구된다.
[내크랙성]
열처리 전 및 열처리 후의 샘플을 가는 종이 형상(4㎜×30㎜)으로 잘라, R=0.38에서 ±135°로 10회 구부려 관찰했다. 이 시험에 의해, 샘플에 크랙이 생기지 않은 것을 ○, 크랙이 생긴 것을 ×라고 평가했다.
Figure pat00001
Figure pat00002
상기 결과로부터, 실시예의 도금 금속박은, 도전성이 높고, 인장 강도와 신장도의 밸런스가 우수하고, 또한, 열처리 후라도, 이들 특성이 우수하다. 그 때문에, 실시예의 도금 금속박과 같은 금속 피막 적층 구조를 갖는 회로 배선을 구비한 본 발명의 배선 회로 기판은, 굽힘 반경의 감소에 따른 굴곡성이나, 전자 부품을 실장할 때의 내구성이 우수하게 된다. 그리고, 실시예의 도금 금속박과 같은 금속 피막 적층 구조를 갖는 회로 배선을 구비한 본 발명의 배선 회로 기판은, 하드디스크의 읽기쓰기 헤드용 서스펜션 기판이나 액정 표시용 회로 기판 등과 같이, 사용 환경이 고온이고, 연화 현상이 우려되는 상황이더라도 널리 사용할 수 있다.
이에 비하여, 비교예 1은, 전해액 A에 의한 단층 구조의 도금박이며, 신장도는 높지만, 열처리 후, 셀프어닐링에 의한 연화 현상이 생기고 있어, 물성이 불안정하다. 또한, 비교예 1은, 인장 강도가 낮아, 미세 배선으로의 내구성이 우려된다. 또한, 비교예 1은, 도전성도 약간 떨어진다. 비교예 2는, 열처리 후의 인장 강도가 낮다. 비교예 3은, 인장 강도와 신장도의 밸런스는 양호하지만, 크랙이 생겼다. 비교예 4는, 열처리 전의 신장도가 나쁘고, 더구나 크랙도 생겼다. 비교예 5는, 전해액 B에 의한 단층 구조의 도금박이며, 열처리 전의 신장도가 나쁘고, 도전성도 약간 나쁘고, 더구나, 취성이 높아, 크랙이 생겼다.
본 발명의 배선 회로 기판에 있어서의 다층 구조의 회로 배선은, 실시예에서 사용한 것과 같은 전해액을 이용한 전해 도금에 의해 형성할 수 있고, 이에 의해, 원하는 물성을 갖는 회로 배선을 용이하게 형성할 수 있고 또한, 어디티브법에 의한 배선 형성이 가능하고, 그 배선폭, 두께를 자유롭게 설계할 수 있기 때문에, 배선 회로 기판의 미세화의 요구에 용이하게 응할 수 있는 것이, 실험에 의해 확인되고 있다.
또한, 제 1 층 및 제 3 층의 상온에서의 항장력이 100~400㎫(바람직하게는 250~400㎫)이며, 제 2 층의 상온에서의 항장력이 700~1500㎫(바람직하게는 700~1000㎫)이면, 실시예와 마찬가지로, 우수한 결과가 얻어지는 것이, 실험에 의해 확인되고 있다. 또한, 실시예의 각 층의 도금박 내의 결정 입자의 평균 입경을, 주사 전자 현미경(SEM)을 이용하여 측정한 바, 제 1 층 및 제 3 층 내의 결정 입자의 평균 입경이, 제 2 층 내의 결정 입자의 평균 입경보다 큰 것이 확인되고 있다.
1 : 절연층
2 : 회로 배선
2a : 최하층
2b : 중간층
2c : 최상층

Claims (7)

  1. 절연층을 포함하는 기판과, 상기 기판의 절연층상에 마련된 회로 배선을 구비한 배선 회로 기판으로서,
    상기 회로 배선은 3층 이상의 구리계 금속층의 적층체로 이루어지고, 그 최하 구리계 금속층 및 최상 구리계 금속층의 상온에서의 항장력이 100~400㎫이며, 최하층과 최상층의 사이에 개재되는 중간 구리계 금속층의 상온에서의 항장력이 700~1500㎫인 것을 특징으로 하는 배선 회로 기판.
  2. 제 1 항에 있어서,
    상기 회로 배선을 구성하는 구리계 금속 피막은 모두 전해 도금 피막인 배선 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 최하층과 최상층의 사이에 개재되는 층이 복수의 층으로 이루어지고, 그 중심층으로부터 상기 최하층 및 최상층을 향하여, 그 층을 구성하는 구리계 금속 피막의 항장력이 낮아지도록 적층되어 있는 배선 회로 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 최하층 및 최상층을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경은, 최하층과 최상층의 사이에 개재되는 층을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경보다 커지도록 적층되어 있는 배선 회로 기판.
  5. 제 4 항에 있어서,
    상기 최하층과 최상층의 사이에 개재되는 층이 복수의 층으로 이루어지고, 그 중심층으로부터 상기 최하층 및 최상층을 향하여, 그 층을 구성하는 구리계 금속 피막 내의 결정 입자의 평균 입경이 커지도록 적층되어 있는 배선 회로 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 회로 배선의 총 두께에 대하여, 그 최하층 및 최상층의 두께의 합의 비율이 20~60%이며, 최하층과 최상층의 사이에 개재되는 층의 두께의 합의 비율이 40~80%인 배선 회로 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 최하층과 최상층의 사이에 개재되는 층은, 구리를 주체로 하는 금속에 비스무트를 100~3000ppm 함유하는 금속 피막으로 이루어지는 배선 회로 기판.
KR1020110075725A 2010-08-04 2011-07-29 배선 회로 기판 KR20120013193A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-175800 2010-08-04
JP2010175800A JP2012038823A (ja) 2010-08-04 2010-08-04 配線回路基板

Publications (1)

Publication Number Publication Date
KR20120013193A true KR20120013193A (ko) 2012-02-14

Family

ID=45555252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075725A KR20120013193A (ko) 2010-08-04 2011-07-29 배선 회로 기판

Country Status (5)

Country Link
US (1) US20120031648A1 (ko)
JP (1) JP2012038823A (ko)
KR (1) KR20120013193A (ko)
CN (1) CN102413632B (ko)
TW (1) TWI514937B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201316852A (zh) * 2011-09-07 2013-04-16 Samsung Electro Mech 印製電路板及其製造方法
CN105471406B (zh) * 2012-02-28 2018-04-06 天工滤波方案日本有限公司 弹性波装置及其制造方法
JP5904638B2 (ja) * 2012-04-11 2016-04-13 株式会社日本マイクロニクス 多層配線基板とその製造方法
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
DE102015224464A1 (de) * 2015-12-07 2017-06-08 Aurubis Stolberg Gmbh & Co. Kg Kupfer-Keramik-Substrat, Kupferhalbzeug zur Herstellung eines Kupfer-Keramik-Substrats und Verfahren zur Herstellung eines Kupfer-Keramik-Substrats
JP7387453B2 (ja) * 2020-01-10 2023-11-28 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
CN116057206A (zh) * 2020-08-07 2023-05-02 东洋钢钣株式会社 覆铜层叠体及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004935B1 (ko) * 1986-09-30 1995-05-16 후루까와 덴끼 고교 가부시끼가이샤 전자 기기용 구리 합금
JPH0819499B2 (ja) * 1987-06-10 1996-02-28 古河電気工業株式会社 フレキシブルプリント用銅合金
US5403465A (en) * 1990-05-30 1995-04-04 Gould Inc. Electrodeposited copper foil and process for making same using electrolyte solutions having controlled additions of chloride ions and organic additives
JP3467872B2 (ja) * 1994-12-02 2003-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JPH1154866A (ja) * 1997-08-06 1999-02-26 Mitsubishi Gas Chem Co Inc ファインパターン形成用極薄銅張シート
KR100515804B1 (ko) * 2001-02-20 2005-09-21 닛꼬 긴조꾸 가꼬 가부시키가이샤 고강도 티탄 구리 합금 및 그 제조법 및 그것을 사용한단자ㆍ커넥터
JP3719163B2 (ja) * 2001-05-25 2005-11-24 日立電線株式会社 可動部配線材用撚線導体及びそれを用いたケーブル
JP2004060018A (ja) * 2002-07-30 2004-02-26 Hitachi Cable Ltd 電子部品用銅箔
US7736448B2 (en) * 2002-11-01 2010-06-15 Institute Of Metal Research Chinese Academy Of Sciences Nano icrystals copper material with super high strength and conductivity and method of preparing thereof
JP4273309B2 (ja) * 2003-05-14 2009-06-03 福田金属箔粉工業株式会社 低粗面電解銅箔及びその製造方法
CN1899002A (zh) * 2003-12-26 2007-01-17 三井金属矿业株式会社 印刷电路板、其制造方法以及电路装置
JP3736806B2 (ja) * 2003-12-26 2006-01-18 三井金属鉱業株式会社 プリント配線基板、その製造方法および回路装置
CN101069461B (zh) * 2004-12-03 2010-12-08 新田股份有限公司 电磁干扰抑制体、天线装置及电子信息传输装置
JP4195455B2 (ja) * 2005-03-25 2008-12-10 大同メタル工業株式会社 摺動部材
US20070138442A1 (en) * 2005-12-19 2007-06-21 Weiser Martin W Modified and doped solder alloys for electrical interconnects, methods of production and uses thereof
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
JP4455675B2 (ja) * 2007-10-18 2010-04-21 日鉱金属株式会社 金属被覆ポリイミド複合体及び同複合体の製造方法並びに電子回路基板の製造方法
JP2009255396A (ja) * 2008-04-16 2009-11-05 Sumitomo Metal Mining Co Ltd フレキシブルプリント配線用基材

Also Published As

Publication number Publication date
CN102413632A (zh) 2012-04-11
TW201220981A (en) 2012-05-16
US20120031648A1 (en) 2012-02-09
TWI514937B (zh) 2015-12-21
CN102413632B (zh) 2016-06-01
JP2012038823A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
KR20120013193A (ko) 배선 회로 기판
KR101669087B1 (ko) 전해 동합금박, 그 제조 방법, 그것의 제조에 이용하는 전해액, 그것을 이용한 2차 전지용 음극 집전체, 2차 전지 및 그 전극
JP5255229B2 (ja) 電解銅箔、その電解銅箔を用いた表面処理銅箔及びその表面処理銅箔を用いた銅張積層板並びにその電解銅箔の製造方法
US10070521B2 (en) Surface-treated copper foil
WO2007125994A1 (ja) 電解銅箔、その電解銅箔を用いた表面処理銅箔及びその表面処理銅箔を用いた銅張積層板並びにその電解銅箔の製造方法
JPWO2013147116A1 (ja) 表面処理銅箔
WO2010147013A1 (ja) 銅箔及びその製造方法
JP4296250B2 (ja) 高周波回路用銅箔およびその製造方法
JP2005048269A (ja) 表面処理銅箔およびそれを使用した基板
KR101787513B1 (ko) 전해 동박, 상기 전해 동박을 이용한 전지용 집전체, 상기 집전체를 이용한 이차전지용 전극, 상기 전극을 이용한 이차전지
KR20140041084A (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP5752301B2 (ja) 電解銅箔及びその電解銅箔の製造方法
KR20230129209A (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
KR101189131B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
KR20140041080A (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP2020145339A (ja) 配線基板
KR20190089732A (ko) 플렉시블 프린트 기판용 동박, 그것을 사용한 구리 피복 적층체, 플렉시블 프린트 기판, 및 전자 기기
CN107046763B (zh) 柔性印刷基板用铜箔、使用其的覆铜层叠体
KR20110043470A (ko) 배선 회로 기판 및 그의 제법
CN113005484B (zh) 经表面处理的铜箔、其制造方法、包括其的铜箔层叠体及包括铜箔层叠体的印刷线路板
KR101262721B1 (ko) 이차전지용 전해 동박을 제조하기 위한 전해액 및 이를 이용한 전해 동박의 제조방법
JP2008085009A (ja) 回路基板および電子機器
JP4872257B2 (ja) ２層めっき基板およびその製造方法
KR101189133B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
JP2007220730A (ja) フレキシブル配線板用基板およびこれを用いたフレキシブル配線板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid