KR20120013190A - 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법 - Google Patents

테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법 Download PDF

Info

Publication number
KR20120013190A
KR20120013190A KR1020110072972A KR20110072972A KR20120013190A KR 20120013190 A KR20120013190 A KR 20120013190A KR 1020110072972 A KR1020110072972 A KR 1020110072972A KR 20110072972 A KR20110072972 A KR 20110072972A KR 20120013190 A KR20120013190 A KR 20120013190A
Authority
KR
South Korea
Prior art keywords
address
signal
counting
pump
response
Prior art date
Application number
KR1020110072972A
Other languages
English (en)
Inventor
유병성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020110072972A priority Critical patent/KR20120013190A/ko
Priority to US13/195,513 priority patent/US8751181B2/en
Publication of KR20120013190A publication Critical patent/KR20120013190A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법에 관한 것으로, 제어 신호에 응답하여 브레이킹 어드레스를 저장부에 저장하며, 상기 제어 신호에 응답하여 카운팅 어드레스를 증가시켜 상기 저장부에 저장하기 위한 프로그램 카운터와, 상기 카운팅 어드레스가 상기 브레이킹 어드레스와 동일할 때 상기 카운팅 어드레스 증가를 중지시키고 오실레이터 홀딩 신호를 출력하는 제어부와, 인에이블 신호에 따라 클럭 신호를 발생시키고, 상기 오실레이터 홀딩 신호에 응답하여 상기 클럭 신호의 출력을 블러킹하기 위한 오실레이터, 및 상기 클럭 신호에 따라 출력 전압을 생성하기 위한 펌프부를 포함한다.

Description

테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법{Semiconductor device having test function and Testing method using the same}
본 발명은 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법에 관한 것으로, 특히 사용자가 원하는 동작 타이밍에서 출력 전압을 측정할 수 있는 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법에 관한 것이다.
반도체 제조 공정에서는 여러가지의 단위 공정이 있고, 그 각각의 단위공정의 결과에 따라서 제품의 완성 여부를 결정하게 된다. 또한, 각각의 단위공정은 그 과정에 맞는 표준을 갖고 있으며, 이 표준에 따라서 그 단위 공정의 통과 여부를 결정한다. 이러한 각각의 단위 공정 중에서 제품의 전기적 특성을 검사하는 검사 공정이 있으며, 제품이 갖는 기능의 정상적인 동작 여부를 결정하기 위하여 그 기능에 맞는 검사 조건을 자동으로 생성시키는 자동 검사 장치를 이용하여 이 검사 공정을 수행한다.
반도체 장치는 프로그램 동작, 독출 동작, 소거 동작 등 다수의 동작을 반복적으로 수행하며, 상기 동작들은 반복적으로 수행되더라도 그 동작 특성에 맞는 전압을 생성하여야 한다. 따라서 각 동작에 최적화된 전압을 생성하는지를 테스트하여 소자의 전기적 특성을 검사한다.
도 1은 종래 기술에 따른 테스트 방법을 설명하기 위한 반도체 장치의 구성도이다.
도 1을 참조하면, 반도체 장치 내부의 펌프 회로는 클럭 신호(CLK)에 응답하여 프로그램 전압(Vpgm) 및 소거 전압(Vera)과 같은 고전압을 생성한다. 생성된 프로그램 전압(Vpgm) 또는 소거 전압(Vera)은 고전압 스위치(12)를 통해 내부 회로로 전달되며, 테스트 동작을 위해 외부 패드(13)를 통해 생성된 고전압을 외부 장치를 이용하여 측정한다.
종래 기술에 따른 반도체 장치의 전압 측정 방법은 반도체 장치를 실제 동작과 동일한 방법으로 작동시킨 후 생성되는 전압을 측정하게 되므로, 시간에 따라 동작이 변화하는 반도체 장치의 특성에 따라 생성되는 전압도 시간에 따라 변화한다. 이에 사용자가 원하는 구간에서의 전압 측정을 하기 위해서는 그 구간이 포함된 동작을 전체 진행한 후 그 동작 구간 동안 측정된 전체 전압을 분석하여야 한다. 따라서 문제점이 발생한 부분을 정밀하게 분석하기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 사용자가 생성된 전압을 측정하고자 하는 구간에 대한 어드레스 정보를 반도체 장치의 제어 회로에 저장하여, 반도체 장치의 동작시 제어 회로 내부에서 카운팅되는 어드레스와 제어 회로에 저장된 어드레스가 일치할 경우 펌프의 동작을 홀딩시켜 생성된 전압을 측정함으로써, 원하는 구간에서 생성되는 전압을 시간의 변화에 상관없이 측정할 수 있는 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 장치는 제어 신호에 응답하여 브레이킹 어드레스를 저장부에 저장하며, 상기 제어 신호에 응답하여 카운팅 어드레스를 증가시켜 상기 저장부에 저장하기 위한 프로그램 카운터와, 상기 카운팅 어드레스가 상기 브레이킹 어드레스와 동일할 때 상기 카운팅 어드레스 증가를 중지시키고 오실레이터 홀딩 신호를 출력하는 제어부와, 인에이블 신호에 따라 클럭 신호를 발생시키고, 상기 오실레이터 홀딩 신호에 응답하여 상기 클럭 신호의 출력을 블러킹하기 위한 오실레이터, 및 상기 클럭 신호에 따라 출력 전압을 생성하기 위한 펌프부를 포함한다.
본 발명의 일실시 예에 따른 반도체 장치의 테스트 방법은 제어 회로 및 펌피 회로를 포함하는 반도체 장치가 제공되는 단계와, 전압 측정 구간에 대한 브레이킹 어드레스를 상기 제어 회로에 저장하는 단계와, 상기 펌프 회로를 활성화시켜 출력 전압을 생성하는 단계와, 카운팅 동작을 실시하여 프로그램 어드레스를 순차적으로 증가시켜 카운팅 어드레스를 생성하는 단계와, 상기 브레이킹 어드레스와 상기 카운팅 어드레스를 비교하고, 비교 결과 상기 브레이킹 어드레스와 상기 카운팅 어드레스가 동일할 경우 상기 카운팅 동작을 홀딩시키는 단계와, 상기 펌프 회로가 일정한 전압을 출력하도록 제어하는 단계, 및 상기 출력 전압을 측정하는 단계를 포함한다.
본 발명의 일실시 예에 따르면, 사용자가 생성된 전압을 측정하고자 하는 구간에 대한 어드레스 정보를 반도체 장치의 제어 회로에 저장하여, 반도체 장치의 동작시 제어 회로 내부에서 카운팅되는 어드레스와 제어 회로에 저장된 어드레스가 일치할 경우 펌프의 동작을 홀딩시켜 생성된 전압을 측정함으로써, 원하는 구간에서 생성되는 전압을 시간의 변화에 상관없이 측정하여 정밀한 분석을 할 수 있다.
도 1은 종래 기술에 따른 반도체 장치의 블럭도이다.
도 2는 본 발명의 실시 예에 따른 반도체 장치를 나타내는 블럭도이다.
도 3은 도 2에 도시된 제어부의 상세 회로도이다.
도 4는 본 발명의 실시 예에 따른 반도체 장치를 이용한 테스트 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2는 본 발명의 실시 예에 따른 반도체 장치를 나타내는 구성도이다.
도 2를 참조하면, 반도체 장치는 펌프 회로(100), 제어 회로(200), 고전압 스위치(300), 외부 패드(400)를 포함한다.
펌프 회로(100)는 제어 회로(200)에서 출력되는 펌프 홀딩 신호(Pump_osc_cs)에 응답하여 클럭 신호(CLK)의 주기를 일정하게 유지하여 일정한 전압을 출력한다. 펌프 회로(100)는 오실레이터(110)와 제1 내지 제n 펌프부(120, 130, 140)를 포함한다. 오실레이터(110)는 인에이블 신호(EN)에 응답하여 활성화되고, 펌프 홀딩 신호(Pump_osc_cs)에 응답하여 클럭 신호(CLK)의 출력을 블러킹한다. 즉, 클럭 신호(CLK)의 로직 레벨을 하이 레벨로 홀딩한다. 제1 내지 제n 펌프부(120, 130, 140) 각각은 클럭 신호(CLK)에 응답하여 펌핑동작을 실시함으로써, 프로그램 전압(Vpgm), 소거 전압(Vera), 및 패스 전압(Vpass)을 생성한다. 클럭 신호(CLK)의 로직 레벨이 홀딩되면, 제1 내지 제n 펌프부(120, 130, 140)는 펌핑 동작이 중단되어 출력 전압이 일정한 전위로 출력된다.
제어 회로(200)는 제어 신호(CTLBUS)에 응답하여 프로그램 어드레스를 카운팅하여 카운팅 어드레스(cnt_add)를 생성하고, 생성된 카운팅 어드레스와 사용자가 입력한 브레이킹 어드레스를 비교하여 비교 결과에 따라 카운팅 동작을 홀딩시키고, 펌프 회로(100)의 동작을 홀딩시키기 위한 펌프 홀딩 신호(Pump_osc_cs)를 생성한다.
제어 회로(200)는 프로그램 카운터(210), 롬(ROM, 220) 및 제어부(230)를 포함한다.
프로그램 카운터(210)는 제어 신호(CTLBUS)에 응답하여 프로그램 어드레스를 카운팅하여 카운팅 어드레스(cnt_add)를 생성하고, 브레이킹 인에이블 신호(BREAKEN)에 응답하여 홀딩되어 카운팅 동작이 정지된다. 프로그램 카운터(210)는 시간에 따라 프로그램 어드레스를 카운팅한다.
롬(ROM, 220)은 사용자가 입력한 브레이킹 어드레스가 저장되어 있으며, 프로그램 카운터(210)에서 출력되는 카운팅 어드레스(cnt_add)와 사용자가 입력한 어드레스를 비교하여 브레이킹 신호(bk_add)를 생성하여 출력한다. 사용자가 입력한 브레이킹 어드레스는 테스트 동작시 측정하고자 하는 전압 측정 구간에 대한 어드레스이다.
제어부(230)는 브레이킹 신호(bk_add)에 응답하여 프로그램 카운터(210)의 카운팅 동작을 홀딩시키기 위한 브레이킹 인에이블 신호(BREAKEN) 및 펌프 회로의 펌핑 동작을 홀딩시키기 위한 펌프 홀딩 신호(Pump_osc_cs)를 생성한다.
고전압 스위치(300)는 펌프 회로(100)에서 생성된 프로그램 전압(Vpgm), 소거 전압(Vera) 또는 패스 전압(Vpass)을 스위칭하여 내부 회로로 출력한다.
외부 패드(400)는 외부 전압 측정 장치와 연결되어 고전압 스위치(300)에서 스위칭된 프로그램 전압(Vpgm) 또는 소거 전압(Vera)을 외부 측정 장치로 출력하여 전압을 측정토록 한다.
도 3은 도 2에 도시된 제어부(230)의 상세 회로도이다.
도 3을 참조하면, 제어부(230)는 브레이킹 신호 병합부(231) 및 제어 신호 생성부(232)를 포함한다.
브레이킹 신호 병합부(231)는 롬(220)에서 출력되는 브레이킹 신호(bk_add<1:0>)와 다수의 제어 신호(CTLBUS<7:0>)에 응답하여 내부 브레이킹 신호(bk_add<12:0>)를 생성한다.
브레이킹 신호 병합부(231)는 제1 플립 플랍(231A)와 제2 플립 플랍(231B)을 포함한다. 제1 플립 플랍(231A)은 다수의 제어 신호(CTLBUS<7:0>)와 브레이킹 신호(bk_add<0>)에 응답하여 제1 내부 브레이킹 신호(bk_add<7:0>)를 생성한다. 제2 플립 플랍(231B)는 다수의 제어 신호(CTLBUS<7:0>)와 브레이킹 신호(bk_add<1>)에 응답하여 제2 내부 브레이킹 신호(bk_add<12:8>)를 생성한다. 제1 내부 브레이킹 신호(bk_add<7:0>)와 제2 내부 브레이킹 신호(bk_add<12:8>)는 합쳐져 내부 브레이킹 신호(bk_add<12:0>)로 출력된다.
제어 신호 생성부(232)는 내부 브레이킹 신호(bk_add<12:0>)에 응답하여 프로그램 카운터(210)의 카운팅 동작을 홀딩시키기 위한 브레이킹 인에이블 신호(BREAKEN) 및 펌프 회로에서 출력되는 출력 전압을 일정하게 유지시키기 위한 펌프 홀딩 신호(Pump_osc_cs)를 생성한다.
제어 신호 생성부(232)는 제1 플립 플랍(232A)과 제2 플립 플랍(232B)을 포함한다. 제1 플립 플랍(232A)은 내부 브레이킹 어드레스(bk_add<12:0>)에 응답하여 브레이킹 신호(bk_EN)를 생성한다. 제2 플립 플랍(232B)은 브레이킹 신호(bk_EN)에 응답하여 프로그램 카운터(210)의 카운팅 동작을 홀딩시키기 위한 브레이킹 인에이블 신호(BREAKEN) 및 펌프 회로에서 출력되는 출력 전압을 일정하게 유지시키기 위한 펌프 홀딩 신호(Pump_osc_cs)를 생성한다.
도 4는 본 발명의 일실시 예에 따른 반도체 장치의 테스트 회로를 이용한 테스트 방법을 설명하기 위한 순서도이다.
도 2 내지 도 4를 참조하여, 본 발명의 일실시 예에 따른 반도체 장치의 전압 측정 방법을 설명하면 다음과 같다.
1) 측정 구간 어드레스 입려(S410)
테스트 동작시 사용자가 측정하기 원하는 구간에 대한 브레이킹 어드레스가 입력되어 롬(220)에 저장된다.
2) 펌프 활성화(S420)
펌프 회로(100)의 오실레이터(110)는 인에이블 신호(EN)에 응답하여 활성화되어 클럭 신호(CLK)를 출력하고 제1 내지 제n 펌프부(120, 130, 140)는 클럭 신호(CLK)에 따라 펌핑 동작을 실시하여 출력되는 전압의 전위를 상승시키거나 하강시켜 변화하는 출력 전압을 생성한다. 이는 소자의 동작시 사용되는 전압이 일정하지 아니하고 시간에 따라 상승하거나 하강하는 전압을 사용하기 때문이다.
3) 프로그램 어드레스 카운팅(S430)
제어 회로(200)의 프로그램 카운터(210)는 제어 신호(CTRBUS)에 응답하여 카운팅 동작을 실시하여 프로그램 어드레스를 순차적으로 증가시켜 카운팅 어드레스(cnt_add)를 출력한다.
4) 카운팅 어드레스와 브레이킹 어드레스 비교(S440)
프로그램 카운터(210)에서 출력되는 카운팅 어드레스(cnt_add)와 롬(220)에 저장된 브레이킹 어드레스가 서로 동일한지 비교한다.
5) 판단(S450)
카운팅 어드레스(cnt_add)와 롬(220)에 저장된 브레이킹 어드레스가 서로 동일하지 않을 경우 프로그램 카운터(210)는 카운팅 동작을 계속 실시하여 프로그램 어드레스를 증가시킨 카운팅 어드레스(cnt_add)를 출력한다.
반면, 카운팅 어드레스(cnt_add)와 롬(220)에 저장된 브레이킹 어드레스가 서로 동일할 경우 브레이킹 신호(bk_add)를 생성하여 출력한다.
6) 프로그램 카운터 홀딩(S460)
카운팅 어드레스(cnt_add)와 롬(220)에 저장된 브레이킹 어드레스가 서로 동일할 경우 제어부(230)는 브레이킹 신호(bk_add)에 응답하여 제어부(230)에 응답하여 프로그램 카운터(210)의 카운팅 동작을 홀딩시키기 위한 브레이킹 인에이블 신호(BREAKEN) 및 펌프 회로(100)의 오실레이터(110)에서 출력되는 클럭 신호(CLK)의 로직 레벨을 홀딩시키기 위한 펌프 홀딩 신호(Pump_osc_cs)를 생성한다. 이에 따라 프로그램 카운터(210)의 카운팅 동작이 홀딩되고, 펌프 회로(100)의 오실레이터(110)에서 출력하는 클럭 신호(CLK)의 로직 레벨이 하이 레벨로 홀딩된다.
7) 출력 전압 측정(S470)
프로그램 카운터(210)의 카운팅 동작이 홀딩되어 카운팅 어드레스(cnt_add)는 증가되지 않는다. 이로 인해 롬(220)은 동일한 브레이킹 신호(bk_add)를 계속 생성하고, 이로 인해 제어부(230)는 프로그램 카운터(210)의 카운팅 동작이 홀딩되고, 펌프 회로(100)의 오실레이터(110)에서 출력하는 클럭 신호(CLK)의 로직 레벨이 홀딩되도록 제어한다.
펌프 회로(100)의 제1 내지 제n 펌프부(120, 130, 140)는 홀딩된 클럭 신호(CLK)에 응답하여 전위 레벨이 일정하게 유지되는 출력 전압이 출력된다. 고전압 스위치(300) 및 외부 패드(400)를 통해 외부 측정 장치로 출력된 프로그램 전압(Vpgm) 또는 소거 전압(Vera) 또는 패스 전압(Vpass)을 측정한다.
상술한 바와 같이 본원 발명에 따르면, 사용자가 생성된 전압을 측정하고자 하는 구간에 대한 어드레스 정보를 반도체 장치의 제어 회로에 저장하여, 반도체 장치의 동작시 제어 회로 내부에서 카운팅되는 어드레스와 제어 회로에 저장된 브레이킹 어드레스가 일치할 경우 펌프 회로에서 출력되는 출력 전압을 유지시켜 출력 전압을 측정함으로써, 원하는 구간에서 생성되는 전압을 시간의 변화에 상관없이 측정하여 테스트 동작을 실시할 수 있다.
100 : 펌프 회로 200 : 제어 회로
210 : 프로그램 카운터 220 : 롬
230 : 제어부

Claims (13)

  1. 제어 신호에 응답하여 브레이킹 어드레스를 저장부에 저장하며, 상기 제어 신호에 응답하여 카운팅 어드레스를 증가시켜 상기 저장부에 저장하기 위한 프로그램 카운터;
    상기 카운팅 어드레스가 상기 브레이킹 어드레스와 동일할 때 상기 카운팅 어드레스 증가를 중지시키고 오실레이터 홀딩 신호를 출력하는 제어부;
    인에이블 신호에 따라 클럭 신호를 발생시키고, 상기 오실레이터 홀딩 신호에 응답하여 상기 클럭 신호의 출력을 블러킹하기 위한 오실레이터; 및
    상기 클럭 신호에 따라 출력 전압을 생성하기 위한 펌프부를 포함하는 테스트 기능을 갖는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제어부는 상기 저장부에서 출력되는 브레이킹 신호에 응답하여 내부 브레이킹 신호를 생성하는 브레이킹 신호 병합부; 및
    상기 내부 브레이킹 신호에 응답하여 상기 브레이킹 인에이블 신호 및 상기 펌프 홀딩 신호를 생성하기 위한 제어 신호 발생부를 포함하는 테스트 기능을 갖는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 펌프부에서 출력되는 출력 전압을 외부 패드로 전송하기 위한 고전압 스위치를 더 포함하는 테스트 기능을 갖는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 오실레이터는 상기 홀딩 신호에 응답하여 상기 클럭 신호의 로직 레벨을 하이 레벨로 홀딩하여 상기 클럭 신호의 출력을 블러킹하는 테스트 기능을 갖는 반도체 장치.
  5. 테스트 동작시 프로그램 카운터에서 생성된 카운팅 어드레스와 롬에 저장된 브레이킹 어드레스에 따라 펌프 홀딩 신호를 생성하기 위한 제어 회로; 및
    상기 펌프 홀딩 신호에 응답하여 현재의 출력 전압을 유지시켜 출력하며, 상기 출력 전압을 전압 측정 장치와 연결된 외부 패드로 출력하기 위한 펌프 회로를 포함하는 테스트 기능을 갖는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 제어 회로는 제어 신호에 응답하여 프로그램 어드레스를 카운팅하여 상기 카운팅 어드레스를 생성하는 프로그램 카운터;
    상기 카운팅 어드레스와 상기 브레이킹 어드레스를 비교하여 브레이킹 신호를 생성하는 롬; 및
    상기 브레이킹 신호에 응답하여 상기 프로그램 카운터의 카운팅 동작을 홀딩시키는 브레이킹 인에이블 신호 및 상기 펌프 회로가 상기 현재의 출력 전압을 유지하도록 제어하는 상기 펌프 홀딩 신호를 생성하기 위한 제어부를 포함하는 테스트 기능을 갖는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제어부는 상기 롬에서 출력되는 상기 브레이킹 신호와 다수의 제어 신호에 응답하여 내부 브레이킹 신호를 생성하는 브레이킹 어드레스 병합부; 및
    상기 내부 브레이킹 신호에 응답하여 상기 브레이킹 인에이블 신호 및 상기 펌프 홀딩 신호를 생성하기 위한 제어 신호 발생부를 포함하는 테스트 기능을 갖는 반도체 장치.
  8. 제 5 항에 있어서,
    상기 펌프 회로는 상기 카운팅 어드레스와 상기 롬에 저장된 상기 입력 어드레스가 동일할 경우 상기 현재 출력 전압을 유지시키는 테스트 기능을 갖는 반도체 장치.
  9. 제 5 항에 있어서,
    상기 제어 회로는 상기 카운팅 어드레스와 상기 롬에 저장된 상기 입력 어드레스가 동일할 경우 상기 펌프 회로의 펌핑 동작을 홀딩시키는 테스트 기능을 갖는 반도체 장치.
  10. 제 5 항에 있어서,
    상기 펌프 회로는 인에이블 신호에 따라 클럭 신호를 발생시키고, 상기 펌프 홀딩 신호에 응답하여 상기 클럭 신호의 로직 레벨을 하이 레벨로 홀딩시켜 출력하기 위한 오실레이터; 및
    상기 클럭 신호에 응답하여 상기 출력 전압을 생성하는 펌프부를 포함하는 반도체 장치의 테스트 회로.
  11. 제어 회로 및 펌프 회로를 포함하는 반도체 장치가 제공되는 단계;
    전압 측정 구간에 대한 브레이킹 어드레스를 상기 제어 회로에 저장하는 단계;
    상기 펌프 회로를 활성화시켜 출력 전압을 생성하는 단계;
    카운팅 동작을 실시하여 프로그램 어드레스를 순차적으로 증가시켜 카운팅 어드레스를 생성하는 단계;
    상기 브레이킹 어드레스와 상기 카운팅 어드레스를 비교하고, 비교 결과 상기 브레이킹 어드레스와 상기 카운팅 어드레스가 동일할 경우 상기 카운팅 동작을 홀딩시키는 단계;
    상기 비교 결과 상기 브레이킹 어드레스와 상기 카운팅 어드레스가 동일할 경우 상기 펌프 회로가 일정한 전압을 출력하도록 제어하는 단계; 및
    상기 출력 전압을 측정하는 단계를 포함하는 반도체 장치의 테스트 방법.
  12. 제 11 항에 있어서,
    상기 카운팅 어드레스를 생성하는 단계는 프로그램 어드레스를 카운트하여 상기 카운팅 어드레스를 생성하는 반도체 장치의 테스트 방법.
  13. 제 11 항에 있어서,
    상기 비교 결과 상기 브레이킹 어드레스와 상기 카운팅 어드레스가 동일하지 않을 경우, 상기 카운팅 동작을 진행시키는 단계를 더 포함하는 반도체 장치의 테스트 방법.
KR1020110072972A 2010-08-04 2011-07-22 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법 KR20120013190A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110072972A KR20120013190A (ko) 2010-08-04 2011-07-22 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법
US13/195,513 US8751181B2 (en) 2010-08-04 2011-08-01 Semiconductor device having test function and test method using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20100075252 2010-08-04
KR1020100075252 2010-08-04
KR1020110072972A KR20120013190A (ko) 2010-08-04 2011-07-22 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법

Publications (1)

Publication Number Publication Date
KR20120013190A true KR20120013190A (ko) 2012-02-14

Family

ID=45556757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072972A KR20120013190A (ko) 2010-08-04 2011-07-22 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법

Country Status (2)

Country Link
US (1) US8751181B2 (ko)
KR (1) KR20120013190A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538518B2 (en) 2019-07-26 2022-12-27 SK Hynix Inc. Memory device to suspend ROM operation and a method of operating the memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848004B2 (ja) * 1999-03-11 2006-11-22 株式会社東芝 半導体メモリ装置及び半導体メモリ装置搭載システム
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
US6621357B2 (en) * 2001-02-16 2003-09-16 Cubic Corporation Power oscillator for control of waveshape and amplitude

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538518B2 (en) 2019-07-26 2022-12-27 SK Hynix Inc. Memory device to suspend ROM operation and a method of operating the memory device

Also Published As

Publication number Publication date
US20120035877A1 (en) 2012-02-09
US8751181B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
CN105021972B (zh) 老化侦测电路及其方法
CN102608518A (zh) 一种芯片测试方法及装置
JP6097797B2 (ja) 半導体装置、テスタ装置及びテスタシステム
KR100851550B1 (ko) 테스트 시스템 및 그것의 고전압 측정 방법
CN107430172A (zh) 使用放电脉冲测量的电池监测设备和方法
KR20120013190A (ko) 테스트 기능을 갖는 반도체 장치 및 이를 이용한 테스트 방법
JP3127111U (ja) 複数のチップを同時にテストできるテストシステムおよびシングルチップテスター
US20220404859A1 (en) Clock generating circuit and method for trimming period of oscillator clock signal
US8050122B2 (en) Fuse apparatus for controlling built-in self stress and control method thereof
CN112466386B (zh) 一种面向故障分类的存储器测试系统及方法
CN102737725A (zh) 自动优化存储器性能的可编程内建自测系统和方法
JP4705493B2 (ja) 半導体集積回路
US9897652B2 (en) Logic analyzer
JP2018073935A (ja) 半導体装置及び消費電流テスト方法
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR20140104181A (ko) 반도체 메모리 시스템
JP2007010605A (ja) 試験装置、及び試験方法
JP4917292B2 (ja) 試験装置、及び試験方法
CN103630718A (zh) 示波器
JP6400347B2 (ja) 検査装置
US20050209715A1 (en) Monitoring device for monitoring internal signals during initialization of an electronic circuit unit
CN113906506B (zh) 用于存储器组件的电压或电流检测器
CN109216146B (zh) 基板处理装置、存储介质和基板处理方法
CN115877088A (zh) 一种超声换能器静态电容测试系统及方法
KR20170015795A (ko) 반도체 메모리 장치 및 테스트 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid