CN102737725A - 自动优化存储器性能的可编程内建自测系统和方法 - Google Patents
自动优化存储器性能的可编程内建自测系统和方法 Download PDFInfo
- Publication number
- CN102737725A CN102737725A CN2011100925615A CN201110092561A CN102737725A CN 102737725 A CN102737725 A CN 102737725A CN 2011100925615 A CN2011100925615 A CN 2011100925615A CN 201110092561 A CN201110092561 A CN 201110092561A CN 102737725 A CN102737725 A CN 102737725A
- Authority
- CN
- China
- Prior art keywords
- test
- built
- programme
- self
- work
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种自动优化存储器性能的可编程内建自测系统的内建自测系统和方法,所述方法包括以下步骤:在一种测试工作方案下对存储器进行测试,故障计数与暂存模块(110)记录在此过程中检测到的故障数量;改变测试工作方案,重复上述操作;当遍历所有的方案后,通过工作方案比较与确定模块(111)比较各种工作方案并确定最优的方案作为存储器的测试工作方案。
Description
技术领域
本发明涉及存储器的内建自测系统和方法,尤其涉及改进的用于存储器可编程的内建自测系统和方法。
背景技术
在现代SoC中,存储器所占的比例越来越大,如何有效地检测出嵌入式存储器中因设计或制造工艺产生的故障对于SoC测试越来越重要。传统的对于分立式存储器的测试方法是通过自动测试设备(ATE)给存储器施加测试向量并抓取读出数据。这种方法应用到嵌入式存储器测试时遇到了问题:1、嵌入式存储器的读写控制端口、地址输入端口、数据输入输出端口很可能没有引到芯片的引脚上,因此无法与ATE连接。2、嵌入式存储器的工作频率越来越高,而ATE无法达到这样的高速,这样就无法按照存储器正常的工作频率对其进行测试,影响了故障覆盖率。基于此,人们提出了BIST(build-in self-test)的概念,即在芯片内部产生测试向量,读取响应输出,完成对存储器的测试。最初,BIST只能按照一种固定的算法测试存储器,能够检测到的故障种类很有限,基于此,进一步发展出了PBIST(programmable build-in self-test ),即测试算法可以自由改变,这样增加了测试的灵活性,提高了故障覆盖率。
美国专利文献US7426668B2公开了一种内建自测试,指令存储器、指令译码器、程序计数器组成了一个微处理器。微处理器通过译码执行指令存储器中的指令,控制读写控制器、地址产生器和数据产生器生成测试待测存储器所需要的控制、地址、数据信息,并通过输出响应分析模块将读出数据与预期数据进行比较,从而达到了测试存储器的目的。
但是,这件美国专利只能完成对存储器的测试工作,无法自动优化存储器的性能。在开发新的存储器芯片的过程中,很多电学参数无法确定,例如,存储器单元的字线或位线的电压幅度和宽度,刷新周期,时序方案等。这时就需要通过测试选择一种最佳的方案组合。另外,随着半导体工艺进入超深亚微米级别,工艺、电压和温度(PVT)的波动会对器件的工作产生很大的影响,从而影响存储器的性能。在这种情况下,单一的工作方案往往无法满足存储器的应用需求,导致比较低的成品率。现代存储器常常会预先设定几种工作方案,对于同一类型的每一颗芯片都可以单独设定其工作方案,以应对PVT波动,提高芯片的成品率。
发明内容
有鉴于此,本发明提供一种不仅可以实现检测故障的功能,还可以自动分析测试结果,将分析结果反馈给存储器,实现对存储器一些参数的优化,针对每颗芯片自动选择一种最佳的工作方案。
为了达到上述目的,本发明提供一种自动优化存储器性能的可编程内建自测系统,所述系统包括由指令存储器(101)、指令译码器(102)和程序计数器(103)组成的微处理器,读写控制器(104),地址产生器(105)和数据产生器(106),以及输出响应分析模块(108)和故障信息输出模块(109)。
所述的系统还包括:故障计数与暂存模块(110),用于记录各种测试工作方案中检测到的故障数量,并予以保存;工作方案比较与确定模块(111),用于比较各种测试工作方案并确定最优的方案作为该颗存储器芯片的工作方案。
其中,计数与暂存模块(110)包括一个故障计数器和若干个并入串出的移位寄存器。所述故障计数器计数检测到的故障数目,测试结束后将该计数结果和相应的工作方案编码并行存入其中一个移位寄存器。
所述方案比较与确定模块(111)比较在不同的方案组合下的测试结果并确定一种最好的方案反馈给存储器。
工作方案比较与确定模块(111)可以将寄存器中的测试结果串行输出至外部的自动测试设备,以便测试者了解测试的结果。
微处理器通过译码执行指令存储器(101)中的指令,控制读写控制器(104)、地址产生器(105)和数据产生器(106)生成测试待测存储器所需要的控制、地址、数据信息。
为了达到上述目的,本发明还提供一种自动优化存储器性能的可编程内建自测方法,所述方法包括在一种测试工作方案下对存储器进行测试,故障计数与暂存模块(110)记录在此过程中检测到的故障数量;改变测试工作方案,重复上述操作;当遍历所有的方案后,通过工作方案比较与确定模块(111)比较各种工作方案并确定最优的方案作为存储器的测试工作方案。
附图说明
附图1为现有技术的内建自测系统方框图;
附图2为根据本发明一个实施例的内建自测系统方框图;
附图3为根据本发明一个实施例故障计数与暂存模块的内部结构图;
附图4为根据本发明一个实施例内建自测方法流程图。
具体实施方式
参考附图2,内建自测系统包括由指令存储器101、指令译码器102和程序计数器103组成的微处理器,读写控制器104、地址产生器105和数据产生器106,以及输出响应分析模块108和故障信息输出模块109。指令存储器101用于存储测试指令,指令译码器102通过指令译码控制读写控制器104、地址产生器105、数据产生器106产生操作信息对待测存储器107进行测试。输出响应分析器108通过对输出数据进行分析,判断是否检测到故障,如果检测到故障,可以通过故障信息输出单元109输出故障。故障计数与暂存模块110和工作方案比较与确定模块111互相配合,可以完成存储器性能的自动优化。故障计数与暂存模块110,用于记录各种测试工作方案中检测到的故障数量,并予以保存;工作方案比较与确定模块111,用于比较各种测试工作方案并确定最优的方案作为该颗存储器芯片的工作方案。其中,故障计数与暂存模块110包括一个故障计数器和若干个并入串出的移位寄存器。
所述故障计数器计数检测到的故障数目,测试结束后将该计数结果和相应的工作方案编码并行存入其中一个移位寄存器。
所述工作方案比较与确定模块111比较在不同的方案组合下的测试结果并确定一种最好的方案反馈给存储器。
工作方案比较与确定模块111可以将寄存器中的测试结果串行输出至外部的自动测试设备,以便测试者了解测试的结果。
微处理器通过译码执行指令存储器101中的指令,控制读写控制器104、地址产生器105和数据产生器106生成测试待测存储器所需要的控制、地址、数据信息。
参见附图3为故障计数与暂存模块110的内部结构图,该模块主要包括一个故障计数器201和若干个并入串出的移位寄存器(202, 203…)。在测试过程中,故障计数器201计数检测到的故障数目,测试结束后将该计数结果和相应的工作方案编码并行存入一个移位寄存器(202, 203…)。当在所有的方案下测试结束后,一方面可以通过工作方案比较与确定单元比较在不同的工作方案下的测试结果并确定一种最好的工作方案反馈给存储器,另一方面也可以将寄存器中的测试结果串行输出至外部的自动测试设备,这样测试者也可以了解到测试的结果。
参见附图4,为根据本发明一个实施内建自测方法流程图。即设定存储器工作方案,然后设定工作方案更新方式,下一步执行测试,将测试的结果暂存在寄存器中。接下来,询问是否遍历所有工作方案,如果否,则进行工作方案更新,接着执行上述测试步骤;如果已经遍历所有工作方案,则通过比较确定出最佳的工作方案并将其配置为存储器的最终工作方案。如果需要的话接下来还可以通过指令控制输出所有的测试结果,供开发人员分析。测试过程结束。也就是说,首先,在一种测试工作方案下对存储器进行测试,故障计数与暂存模块记录在此过程中检测到的故障数量;其次,改变测试工作方案,重复上述操作;最后,当遍历所有的方案后,通过工作方案比较与确定模块比较各种工作方案并确定最优的方案作为存储器的测试工作方案。
当存储器处于正常的工作状态的时候,其工作方案处于缺省状态下。该缺省工作方案是在存储器芯片的开发过程中通过大量的测试得到的一系列系统参数的组合。大多数芯片在此工作方案下可以正常工作。为了使芯片可以工作在最佳的工作方案下,首先需要将存储器芯片置于测试模式,通过PBIST自动执行测试指令完成存储器性能的自动优化。与硬件电路相配合的还有一套指令系统,该指令集又分为读写控制指令和算法配置指令。与存储器性能自动优化相配合的算法配置指令如下表1所示。
表1:
当然,本领域普通技术人员可以理解的是,现在的方案是在遍历所有的操作方案组合后对各种方案的测试结果进行比较,这样需要若干周期只进行比较的操作,如果可以在每次改变操作方案组合时就与之前的测试结果进行比较,则可以节省整个测试的时间。
Claims (10)
1.一种自动优化存储器性能的可编程内建自测系统,包括由指令存储器(101)、指令译码器(102)和程序计数器(103)组成的微处理器,读写控制器(104),地址产生器(105)和数据产生器(106),以及输出响应分析模块(108)和故障信息输出模块(109),其特征在于,所述的系统还包括:
故障计数与暂存模块(110),用于记录在各种工作方案下检测到的故障数量,并予以保存;
工作方案比较与确定模块(111),用于比较各种工作方案下的测试结果并确定最优的方案组合作为该颗存储器芯片的最终工作方案。
2.根据权利要求1所述的自动优化存储器性能的可编程内建自测系统,其中:
故障计数与暂存模块(110)包括一个故障计数器和若干个并入串出的移位寄存器。
3.根据权利要求2所述的自动优化存储器性能的可编程内建自测系统,其中:所述故障计数器计数检测到的故障数目,测试结束后将该计数结果和相应的工作方案编码并行存入其中一个移位寄存器。
4.根据权利要求3所述的自动优化存储器性能的可编程内建自测系统,其中:
工作方案比较与确定模块(111)比较在不同的方案组合下的测试结果并确定一种最好的方案反馈给存储器。
5.根据权利要求4所述的自动优化存储器性能的可编程内建自测系统,其中:
工作方案比较与确定模块(111)可以将寄存器中的测试结果串行输出至外部的自动测试设备,以便测试者了解测试的结果。
6.根据权利要求1所述的自动优化存储器性能的可编程内建自测系统,其中:微处理器通过译码执行指令存储器(101)中的指令,控制读写控制器(104)、地址产生器(105)和数据产生器(106)生成测试待测存储器所需要的控制、地址、数据信息。
7.一种根据权利要求1所述一种自动优化存储器性能的可编程内建自测系统的内建自测方法,包括以下步骤:
在一种测试工作方案下对存储器进行测试,故障计数与暂存模块(110)记录在此过程中检测到的故障数量;
改变测试工作方案,重复上述操作;
当遍历所有的方案后,通过工作方案比较与确定模块(111)比较各种工作方案并确定最优的方案作为存储器的测试工作方案。
8.根据权利要求7所述的内建自测方法,其中,
故障计数器计数检测到的故障数目,测试结束后将该计数结果和相应的测试工作方案编码并行存入一个移位寄存器。
9.根据权利要求8所述的内建自测方法,其中:
工作方案比较与确定模块(111)比较在不同的方案组合下的测试结果并确定一种最好的方案反馈给存储器。
10.根据权利要求8所述的内建自测方法,其中:
工作方案比较与确定模块(111)可以将寄存器中的测试结果串行输出至外部的自动测试设备,以便测试者了解测试的结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100925615A CN102737725A (zh) | 2011-04-13 | 2011-04-13 | 自动优化存储器性能的可编程内建自测系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100925615A CN102737725A (zh) | 2011-04-13 | 2011-04-13 | 自动优化存储器性能的可编程内建自测系统和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102737725A true CN102737725A (zh) | 2012-10-17 |
Family
ID=46993051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100925615A Pending CN102737725A (zh) | 2011-04-13 | 2011-04-13 | 自动优化存储器性能的可编程内建自测系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102737725A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409343A (zh) * | 2016-08-31 | 2017-02-15 | 上海华力微电子有限公司 | 适用于各类周期性测试算法的存储器内建自测试电路 |
CN115236485A (zh) * | 2022-06-24 | 2022-10-25 | 无锡芯领域微电子有限公司 | 一种基于片内自建测试的快速检测装置及方法 |
CN117037893A (zh) * | 2023-10-08 | 2023-11-10 | 悦芯科技股份有限公司 | 一种用于存储芯片测试机向量产生器的微处理器系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1271515C (zh) * | 2004-08-19 | 2006-08-23 | 威盛电子股份有限公司 | 决定动态随机存取存储器的参数的方法 |
US7426668B2 (en) * | 2004-11-18 | 2008-09-16 | Nilanjan Mukherjee | Performing memory built-in-self-test (MBIST) |
CN101286356A (zh) * | 2008-05-29 | 2008-10-15 | 复旦大学 | 新型不可挥发存储器的工艺波动性控制方法 |
CN101815951A (zh) * | 2008-07-21 | 2010-08-25 | 新思科技有限公司 | 用于可配置扫描架构的测试设计优化器 |
-
2011
- 2011-04-13 CN CN2011100925615A patent/CN102737725A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1271515C (zh) * | 2004-08-19 | 2006-08-23 | 威盛电子股份有限公司 | 决定动态随机存取存储器的参数的方法 |
US7426668B2 (en) * | 2004-11-18 | 2008-09-16 | Nilanjan Mukherjee | Performing memory built-in-self-test (MBIST) |
CN101286356A (zh) * | 2008-05-29 | 2008-10-15 | 复旦大学 | 新型不可挥发存储器的工艺波动性控制方法 |
CN101815951A (zh) * | 2008-07-21 | 2010-08-25 | 新思科技有限公司 | 用于可配置扫描架构的测试设计优化器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409343A (zh) * | 2016-08-31 | 2017-02-15 | 上海华力微电子有限公司 | 适用于各类周期性测试算法的存储器内建自测试电路 |
CN106409343B (zh) * | 2016-08-31 | 2019-10-25 | 上海华力微电子有限公司 | 适用于各类周期性测试算法的存储器内建自测试电路 |
CN115236485A (zh) * | 2022-06-24 | 2022-10-25 | 无锡芯领域微电子有限公司 | 一种基于片内自建测试的快速检测装置及方法 |
CN115236485B (zh) * | 2022-06-24 | 2023-11-03 | 无锡芯领域微电子有限公司 | 一种基于片内自建测试的快速检测装置及方法 |
CN117037893A (zh) * | 2023-10-08 | 2023-11-10 | 悦芯科技股份有限公司 | 一种用于存储芯片测试机向量产生器的微处理器系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6971054B2 (en) | Method and system for determining repeatable yield detractors of integrated circuits | |
US20080148120A1 (en) | Storing multicore chip test data | |
TWI463502B (zh) | 內嵌式測試模組 | |
US11295829B2 (en) | Built-in self-test (BIST) engine configured to store a per pattern based fail status in a pattern mask register | |
KR20020081673A (ko) | 트리거 신호 생성 방법 및 전압 파형 표현 생성 방법 | |
Manasa et al. | Implementation of BIST technology using March-LR algorithm | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
CN102737725A (zh) | 自动优化存储器性能的可编程内建自测系统和方法 | |
CN103065687A (zh) | 并行检测集成电路中ram生产缺陷的方法 | |
US20110087453A1 (en) | Reliability test with monitoring of the results | |
US20190074229A1 (en) | Methods for reducing chip testing time using trans-threshold correlations | |
CN112466386B (zh) | 一种面向故障分类的存储器测试系统及方法 | |
CN105097049A (zh) | 一种用于多页存储阵列的损坏单元片内统计系统 | |
US20170148528A1 (en) | Semiconductor device and semiconductor system including the same | |
Cheng | Comprehensive study on designing memory BIST: algorithms, implementations and trade-offs | |
CN103383864B (zh) | 串行检测集成电路中ram生产缺陷的方法 | |
CN113407372B (zh) | 一种独立于操作系统的计算机系统内存检测方法及系统 | |
US7071676B2 (en) | Circuit configuration and method for measuring at least one operating parameter for an integrated circuit | |
Zhang et al. | Design of Combinatorial Test Algorithm for Memory Fault Diagnosis | |
JPS6141080B2 (zh) | ||
Yuan et al. | Study on optimization method of flash cell analog measurement | |
Denq et al. | A parallel built-in diagnostic scheme for multiple embedded memories | |
CN103151079B (zh) | 检测ram生产缺陷的方法 | |
Dawn et al. | Flash Memory Die Sort by a Sample Classification Method | |
KR100633449B1 (ko) | 반도체 테스터 인터페이스 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121017 |