KR20120005338A - 반도체 패키지 제조방법 및 이에 사용되는 기판 - Google Patents

반도체 패키지 제조방법 및 이에 사용되는 기판 Download PDF

Info

Publication number
KR20120005338A
KR20120005338A KR1020100066038A KR20100066038A KR20120005338A KR 20120005338 A KR20120005338 A KR 20120005338A KR 1020100066038 A KR1020100066038 A KR 1020100066038A KR 20100066038 A KR20100066038 A KR 20100066038A KR 20120005338 A KR20120005338 A KR 20120005338A
Authority
KR
South Korea
Prior art keywords
connection
solder
substrate
bump
pad
Prior art date
Application number
KR1020100066038A
Other languages
English (en)
Inventor
김기영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100066038A priority Critical patent/KR20120005338A/ko
Publication of KR20120005338A publication Critical patent/KR20120005338A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

기판 상에 접속 패드를 형성하고, 패드 주위에 접속 보완재의 패턴을 형성한 후, 패드 상에 솔더(solder)를 형성하고, 기판 및 접속 보완재 패턴을 덮고 솔더를 노출하는 솔더 레지스트를 형성한다. 솔더에 범프(bump)가 대향되게 반도체 칩을 도입한 후, 반도체 칩 및 기판을 가압 및 가열하여 범프와 솔더를 접속시키고, 가압 및 가열에 의해 접속 보완재가 흘러나와 범프와 접속 패드, 및 솔더의 주위를 감싸게 하는 반도체 패키지 제조방법 및 이에 이용되는 기판 구조를 제시한다.

Description

반도체 패키지 제조방법 및 이에 사용되는 기판{Method for manufacturing semiconductor package and substrate used therefor}
본 발명은 패키지 기술에 관한 것으로, 특히, 반도체 패키지용 기판 및 이를 이용한 반도체 패키지 제조방법에 관한 것이다.
반도체 패키지는 반도체 칩을 인쇄회로 기판(PCB)에 실장하여 제조되고 있다. 반도체 칩을 기판에 전기적으로 연결하기 위해서, 범프(bump) 접속과 같은 플립 칩(flip chip) 접속 방식이 채용되고 있다. 회로 패턴들이 코어(core)로 구비된 인쇄회로 기판의 표면에 범프 접속을 위한 리드(lead) 또는 패드(pad)를 구리 패턴(Cu pattern)으로 구비하고, 반도체 칩 표면에 구비된 범프가 패드에 접속되게 대향시키고, 범프와 패드를 솔더온패드(SOP: Solder On Pad)의 솔더(solder)를 이용하여 접속시켜, 반도체 칩과 인쇄회로 기판을 전기적으로 연결시키고 있다.
반도체 패키지의 크기가 작아지고 미세화됨에 따라, 접속 범프의 크기가 작아지고 그 수가 많아짐에 따라, 접속 범프와 기판의 패드와의 접속부의 작업성 및 신뢰성이 저하될 수 있다. 범프 크기가 작아지고 범프 수가 많아짐에 따라, 범프나이에 대응되는 솔더들의 높이 균일성을 신뢰성있게 확보하기가 어려워, 솔더와 범프 간의 접속 시 신뢰성을 확보하기가 어려워지고 있다. 이에 따라, 솔더와 범프가 신뢰성있게 접속되지 못하고 전기적으로 연결되지 못하는 불량이 유발될 수 있다. 또한, 솔더와 범프의 접속 후 반도체 칩의 휨(warpage)에 의해 범프와 기판 사이에 크랙(crack)이 발생될 수 있어, 솔더와 범프간의 접속이 불량해져 신뢰성이 저하될 수 있다.
본 발명은 반도체 칩의 범프와 기판의 패드 사이의 접속부분에서의 신뢰성을 개선할 수 있는 반도체 패키지용 기판 구조 및 이를 이용한 반도체 패키지 제조방법을 제시하고자 한다.
본 발명의 일 관점은, 기판 상에 접속 패드를 형성하는 단계; 상기 패드 주위에 접속 보완재의 패턴을 형성하는 단계; 상기 패드 상에 솔더(solder)를 형성하는 단계; 상기 기판 및 상기 접속 보완재 패턴을 덮고 상기 솔더를 노출하는 솔더 레지스트를 형성하는 단계; 상기 솔더에 범프(bump)가 대향되게 반도체 칩을 도입하는 단계; 및 상기 반도체 칩 및 상기 기판을 가압 및 가열하여 상기 범프와 상기 솔더를 접속시키고, 상기 가압 및 가열에 의해 상기 접속 보완재가 흘러나와 상기 범프와 상기 접속 패드, 및 상기 솔더의 주위를 감싸게 하는 단계를 포함하는 반도체 패키지 제조방법을 제시한다.
상기 접속 보완재 패턴은 절연 수지를 포함하거나 또는 상기 수지에 혼합된 전도성 필러(filler)를 포함할 수 있다.
상기 접속 보완재 패턴은 상기 기판 상에 상기 솔더의 높이 보다 높거나 또는 대등한 높이를 가지게 형성될 수 있다.
상기 접속 보완재 패턴을 형성하는 단계는 상기 접속 패드 주위의 상기 기판 내부에 상기 접속 보완재를 위한 내부 홈을 형성하는 단계; 및 상기 내부 홈에 상기 접속 보완재를 주입하는 단계를 포함할 수 있다.
본 발명의 다른 일 관점은, 반도체 칩의 범프에 전기적으로 접속하게 기판 상에 형성된 접속 패드; 상기 패드 주위에 형성된 접속 보완재의 패턴; 상기 패드 상에 형성된 솔더(solder); 및 상기 기판 및 상기 접속 보완재 패턴을 덮고 상기 솔더를 노출하는 솔더 레지스트를 포함하는 반도체 패키지용 기판을 제시한다.
본 발명의 실시예들은 반도체 칩의 범프와 기판의 패드 사이의 접속부분에서의 신뢰성을 개선할 수 있는 반도체 패키지용 기판 구조 및 이를 이용한 반도체 패키지 제조방법을 제시할 수 있다.
도 1 내지 도 4는 본 발명의 제1실시예에 따른 반도체 패키지 제조방법 및 이에 사용되는 기판을 보여주는 도면들이다.
도 5는 본 발명의 제2실시예에 따른 반도체 패키지 제조방법 및 이에 사용되는 기판을 보여주는 도면이다.
본 발명의 실시예는 크기가 작은 범프 및 범프 수가 매우 많은 플립칩(flip chip) 방식의 반도체 패키지에서, 기판과 범프와의 접속 부분의 신뢰성을 개선하기 위하여, 기판의 솔더인 SOP와 범프가 접속되는 주위에 수지와 같은 유동성 접속 보완재를 도입한다. 접속 보완재는 수지에 금속 분말과 같은 전도성 필러(filler)를 포함하여 제작될 수 있다. 접속 보완재를 솔더 레지스터 하부에 돌출되게 형성하여, 반도체 칩의 본딩(bonding) 시 돌출된 부분이 열 및 압력에 의하여 밖으로 방출되어 흘러나와, 범프와 기판의 접속 부위를 감싸게 되어 범프와 기판의 신뢰성을 개선한다.
도 1 내지 도 4는 본 발명의 제1실시예에 따른 반도체 패키지 제조방법 및 이에 사용되는 기판을 보여주는 도면들이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 반도체 패키지 제조방법은, 반도체 칩 패키지를 위한 인쇄회로 기판(PCB: 100)을 도입한다. 기판(100)은 외부로의 반도체 칩의 전기적 연결을 위한 금속 배선들이 내부 코어(core)로 형성된 기판으로 형성된다. 기판(100) 상에 반도체 칩과의 전기적 접속을 위해 범프에 대응되는 위치에 접속 패드(200)를 형성한다. 접속 패드(200)는 기판(100) 상에 형성되는 리드(lead)의 일부나 독립된 패드 형상으로 형성될 수 있으며, 내부의 금속 배선과 비아(via) 연결되는 형태로 형성될 수 있다.
도 2를 참조하면, 기판(100)의 접속 패드(200) 주위에 접속 보완재의 패턴(300)을 형성한다. 접속 보완재 패턴(300)은 접속 패드(200) 상에 솔더온패드(SOP) 형상으로 형성될 솔더와 범프간의 접속을 보완하기 위해서 도입된다. 접속 보완재 패턴(300)은 절연 수지나 절연 수지에 전도성 필러(filler)가 혼합된 층으로 형성될 수 있다. 예를 들어, 에폭시나 아크릴, 폴리이미드, 러버(rubber)와 같은 수지와, 톨루엔, 이소프로필알코올(IPA), 메틸에틸케톤(MEK) 또는 테트라하이드로퓨란(THF)와 같은 용제를 혼합하여 접속 보완재를 제조하고, 이를 인쇄하여 접속 보완재 패턴(300)을 형성할 수 있다. 이때, 접속 보완재는 금속 분말과 같은 전도성 분말을 더 포함하여, 전도성 분말에 의한 도전성으로 솔더와 범프간의 전도성을 보다 더 확보할 수 있다. 이러한 접속 보완재는 이방 도전성 페이스트(ACP)와 같은 도전성 페이스트(paste)를 이용할 수 있다.
접속 보완재 패턴(300)은 수지, 용제 및 전도성 필러를 혼합하고, 이를 인쇄 등의 방법으로 도포 및 패터닝함으로써 형성된다. 접속 보완재 패턴(300)으로 형성된 후, 용제를 휘발시킴으로써 패턴(300)은 고형화되며, 이후에 범프 접속 과정에서 가열 및 가압에 의해 유동성을 갖게 되어 주위로 흘러들게 된다. 이러한 유동성은 접속 보완재 내에 포함되는 수지 성분, 예컨대, 에폭시나 아크릴, 폴리이미드, 러버 등에 의해 제공되고, 에폭시 경화에 의해서 고형화되어 범프와 솔더의 접속 부분 주위에 고착되게 된다. 범프 접속 이후에 접속 보완재가 고형 상태를 유지하기 위해서, 접속 보완재는 에폭시 경화 반응을 제공할 수 있는 에폭시 성분을 포함하는 것이 보다 유리하다.
도 3을 참조하면, 접속 보완재 패턴(300)에 의해 노출된 접속 패드(200) 상에 솔더(400)를 형성한다. 이때, 솔더(400)의 높이를 고려하여, 솔더(400)의 높이에 대등하거나 또는 그 이상의 높이를 가지게 접속 보완재 패턴(300)을 형성하는 것이 접속 보완을 위해 보다 유리하다. 주위의 기판(100) 부분 및 접속 보완재 패턴(300)을 덮고 솔더(400) 부분을 노출하는 솔더 레지스트(solder resist: 500)를 형성한다. 솔더 레지스트(500)는 레지스트 필름을 부착한 후, 솔더(400) 부분을 노출하게 레지스트 필름의 일부를 노광 제거함으로써 형성될 수 있다.
도 4를 참조하면, 솔더(400)에 범프(bump: 601)가 대향되게 반도체 칩(600)을 도입하고, 가열 및 가압하여 범프(601)와 솔더(400)를 접속시킨다. 솔더(400)는 가압 및 가열에 의해 변형되며 범프(601)와 접속 체결되게 된다. 이때, 인가되는 열에 의해 솔더(400) 주위에 도입된 접속 보완재 패턴(300)은 녹아 유동성을 가지고, 인가되는 압력에 의해서 주위로 흘러나와, 범프(601)와 솔더(400)의 주위를 채워, 범프(601)와 솔더(400)를 감싸 접속 보완부(301)를 형성하게 된다. 이후에, 흘러나온 접속 보완부(301) 내에서 에폭시 경화 반응이 진행되고, 이에 따라, 접속 보완부(301)는 범프(601)와 솔더(400)를 감싼 형태로 고화된다. 범프 접속 과정에서 인가되는 압력에 의해서 솔더 레지스트(500)는 반도체 칩(600) 표면을 범프(601)를 노출하게 덮고 있는 절연 접착 필름(602), 예컨대, 폴리이미드 필름(PIQ film)과 맞닿아, 접속 보완재가 외부로 흘러 유출되는 것을 방지하는 댐(dam)의 역할을 할 수 있어, 접속 보완부(301)는 범프(601)와 솔더(400)의 접속 부분 주위에 국한되어 국부적으로 형성되게 되며, 접속 보완재 패턴(300)이 초기에 위치하던 부분은 가압에 의해서 솔더 레지스트(500)가 밀착되어 기포 발생이 억제될 수 있다.
이와 같이 접속 보완재 패턴(300)에 의한 접속 보완부(301)의 형성을 유도함으로써, 범프(601)와 솔더(400)의 접속 부분에 대한 국부적인 접속 신뢰성을 확보할 수 있다. 예컨대, 범프(601)의 미세화에 의해 범프(601)와 솔더(400)가 신뢰성있게 연결 접속되지 못하거나 또는 반도체 칩(600)의 휨(warpage)에 의해서 접속에 크랙이 유발되어 연결 접속이 손상되더라도, 접속 보완부(301)가 이를 완충 및 보완하여 범프(601)와 솔더(400) 간의 기계적 및 전기적 접속 연결을 유지시킬 수 있다. 이에 따라, 반도체 패키지의 신뢰성을 보다 개선할 수 있다.
접속 보완부(301)의 형성 후 언더필(underfill) 과정이나 다른 플립칩 후속 과정을 수행하여 반도체 패키지를 형성할 수 있으나, 접속 보완부(301)의 도입에ㅇ의한 접속력의 강화 효과를 기대할 수 있어, 범프 접속을 보완하기 위해서 도입되는 언더필 과정을 생략할 수도 있다. 언더필 과정을 생략할 경우 언더필 과정에서 문제시되는 언더필되는 층 내에서의 기포 또는 보이드(void) 발생 문제를 근원적으로 방지할 수 있다.
한편, 본 발명의 제1실시예를 플립칩 방식의 반도체 패키지를 예시하여 설명하지만, 본 발명의 접속 보완재 패턴(300)은 TSV 및 COC 방식 등과 같이 범프를 접속 매개로 하는 패키지에는 적용될 수 있다.
도 5는 본 발명의 제2실시예에 따른 반도체 패키지 제조방법 및 이에 사용되는 기판을 보여주는 도면이다.
도 5를 참조하면, 본 발명의 제2실시예에서는 기판(100) 내부에 접속 보완재 패턴(310)을 주입시켜 함침된 형상으로 구비한다. 기판(100) 제작 시 접속 보완재가 주입될 부분을 내부 홈(101)으로 기판(100) 내부에 형성하고, 이후에, 레이저 드릴(laser drill)과 같은 방법으로 천공하여 주입구(102)를 형성한다. 이러한 내부 홈(101)에 접속 보완재를 주입하여 접속 보완재 패턴(310)을 형성한다. 이때, w접속 보완재 패턴(310)을 주입하는 과정은 기판(100) 상에 접속 패드(200)를 형성한 후, 접속 패드(200) 주위에 주입구(102)가 배치되게 수행할 수 있다. 접속 패드(200) 상에는 제1실시예와 마찬가지로 솔더(400)가 형성되고, 솔더(400)를 노출하게 솔더 레지스트(501)가 형성된다. 이러한 기판(100)에 도 4에 제시된 바와 마찬가지로 범프 접속 과정을 수행할 경우, 가압 및 가열에 의해서 내부 홈(101) 내의 접속 보완재 패턴(310)이 흘러나와, 범프 및 솔더(400)의 접속 부분을 감싸게 된다.
본 발명의 실시예들에 따르면, 솔더(400)와 범프(601) 주위를 국부적으로 감싸는 접속 보완부(301)를 유도하게 접속 보완재 패턴(300 또는 310)을 기판(100)에 미리 형성한다. 이러한 접속 보완부(301)에 의해서 범프(601)와 솔더(400)의 전기적 및 기계적 접속이 강화 보완될 수 있어, 범프 접속 불량이 야기되는 것을 유효하게 방지할 수 있다. 이에 따라, 반도체 패키지의 신뢰성을 보다 유효하게 향상시킬 수 있다.
100: 인쇄회로 기판, 200: 접속 패드
300: 접속 보완재 패턴 301: 접속 보완부
400: 솔더 601: 범프

Claims (8)

  1. 기판 상에 접속 패드를 형성하는 단계;
    상기 패드 주위에 접속 보완재의 패턴을 형성하는 단계;
    상기 패드 상에 솔더(solder)를 형성하는 단계;
    상기 기판 및 상기 접속 보완재 패턴을 덮고 상기 솔더를 노출하는 솔더 레지스트를 형성하는 단계;
    상기 솔더에 범프(bump)가 대향되게 반도체 칩을 도입하는 단계; 및
    상기 반도체 칩 및 상기 기판을 가압 및 가열하여 상기 범프와 상기 솔더를 접속시키고, 상기 가압 및 가열에 의해 상기 접속 보완재가 흘러나와 상기 범프와 상기 접속 패드, 및 상기 솔더의 주위를 감싸게 하는 단계를 포함하는 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 접속 보완재 패턴은 절연 수지를 포함하거나 또는 상기 수지에 혼합된 전도성 필러(filler)를 포함하는 반도체 패키지 제조방법.
  3. 제1항에 있어서,
    상기 접속 보완재 패턴은 상기 기판 상에 상기 솔더의 높이 보다 높거나 또는 대등한 높이를 가지게 형성되는 반도체 패키지 제조방법.
  4. 제1항에 있어서,
    상기 접속 보완재 패턴을 형성하는 단계는
    상기 접속 패드 주위의 상기 기판 내부에 상기 접속 보완재를 위한 내부 홈을 형성하는 단계; 및
    상기 내부 홈에 상기 접속 보완재를 주입하는 단계를 포함하는 반도체 패키지 제조방법.
  5. 반도체 칩의 범프에 전기적으로 접속하게 기판 상에 형성된 접속 패드;
    상기 패드 주위에 형성된 접속 보완재의 패턴;
    상기 패드 상에 형성된 솔더(solder); 및
    상기 기판 및 상기 접속 보완재 패턴을 덮고 상기 솔더를 노출하는 솔더 레지스트를 포함하는 반도체 패키지용 기판.
  6. 제5항에 있어서,
    상기 접속 보완재 패턴은
    상기 범프와 상기 솔더를 접속시키는 가압 및 가열에 의해 상기 범프와 상기 접속 패드, 및 상기 솔더의 주위를 감싸게 흐르게 유동성을 가지는 절연 수지를 포함하거나 또는 상기 수지에 혼합된 전도성 필러(filler)를 포함하는 반도체 패키지용 기판.
  7. 제5항에 있어서,
    상기 접속 보완재 패턴은 상기 기판 상에 상기 솔더의 높이 보다 높거나 또는 대등한 높이를 가지는 반도체 패키지용 기판.
  8. 제5항에 있어서,
    상기 접속 보완재 패턴은
    상기 접속 패드 주위의 상기 기판 내부에 함침되게 주입된 반도체 패키지용 기판.




KR1020100066038A 2010-07-08 2010-07-08 반도체 패키지 제조방법 및 이에 사용되는 기판 KR20120005338A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100066038A KR20120005338A (ko) 2010-07-08 2010-07-08 반도체 패키지 제조방법 및 이에 사용되는 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066038A KR20120005338A (ko) 2010-07-08 2010-07-08 반도체 패키지 제조방법 및 이에 사용되는 기판

Publications (1)

Publication Number Publication Date
KR20120005338A true KR20120005338A (ko) 2012-01-16

Family

ID=45611542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066038A KR20120005338A (ko) 2010-07-08 2010-07-08 반도체 패키지 제조방법 및 이에 사용되는 기판

Country Status (1)

Country Link
KR (1) KR20120005338A (ko)

Similar Documents

Publication Publication Date Title
CN101728340B (zh) 半导体装置及其制造方法
JP2004538619A (ja) バンプのない積層配線構造を有する超小型電子パッケージ
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2005064362A5 (ko)
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2013069942A (ja) 半導体装置及びその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2004128056A (ja) 半導体装置及びその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
CN108321142B (zh) 半导体封装件及其的制造方法
JP4324773B2 (ja) 半導体装置の製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
KR20120005338A (ko) 반도체 패키지 제조방법 및 이에 사용되는 기판
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid