KR20120002472A - 반도체 영역의 형성 방법 및 축전 장치의 제작 방법 - Google Patents

반도체 영역의 형성 방법 및 축전 장치의 제작 방법 Download PDF

Info

Publication number
KR20120002472A
KR20120002472A KR1020110063699A KR20110063699A KR20120002472A KR 20120002472 A KR20120002472 A KR 20120002472A KR 1020110063699 A KR1020110063699 A KR 1020110063699A KR 20110063699 A KR20110063699 A KR 20110063699A KR 20120002472 A KR20120002472 A KR 20120002472A
Authority
KR
South Korea
Prior art keywords
semiconductor region
silicon
conductive layer
crystalline semiconductor
storage device
Prior art date
Application number
KR1020110063699A
Other languages
English (en)
Other versions
KR101833546B1 (ko
Inventor
마꼬또 후루노
다까시 시마즈
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120002472A publication Critical patent/KR20120002472A/ko
Application granted granted Critical
Publication of KR101833546B1 publication Critical patent/KR101833546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M12/00—Hybrid cells; Manufacture thereof
    • H01M12/04—Hybrid cells; Manufacture thereof composed of a half-cell of the fuel-cell type and of a half-cell of the primary-cell type
    • H01M12/06—Hybrid cells; Manufacture thereof composed of a half-cell of the fuel-cell type and of a half-cell of the primary-cell type with one metallic and one gaseous electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/661—Metal or alloys, e.g. alloy coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/664—Ceramic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/665—Composites
    • H01M4/667—Composites in the form of layers, e.g. coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/811—Of specified metal oxide composition, e.g. conducting or semiconducting compositions such as ITO, ZnOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 방전 용량을 높이는 등의 축전 장치의 성능을 향상시키는 것이 가능한 축전 장치의 제작 방법을 제공한다. 또한, 축전 장치 등에 사용함으로써 성능을 향상시키는 것이 가능한 반도체 영역의 형성 방법을 제공한다.
도전층 위에 LPCVD법에 의하여 결정성 반도체로 형성되는 복수의 위스커(whisker)를 갖는 결정성 반도체 영역을 형성하고, 실리콘을 포함하는 퇴적성 가스를 포함하는 원료 가스의 공급을 정지한 후, 결정성 반도체 영역을 가열 처리하는 결정성 반도체 영역의 형성 방법이다. 또한, 상기 결정성 반도체 영역을 축전 장치의 활물질층으로서 사용하는 축전 장치의 제작 방법이다.

Description

반도체 영역의 형성 방법 및 축전 장치의 제작 방법{METHOD FOR FORMING SEMICONDUCTOR REGION AND METHOD FOR MANUFACTURING POWER STORAGE DEVICE}
본 발명은 반도체 영역의 형성 방법 및 축전 장치의 제작 방법에 관한 것이다.
또한, 축전 장치란, 축전 기능을 갖는 소자 및 장치 전반을 가리킨다.
근년, 리튬 이온 2차 전지, 리튬 이온 커패시터(capacitor), 및 공기 전지(air cell) 등, 축전 장치의 개발이 행해지고 있다.
축전 장치용 전극은, 집전체의 일 표면에 활물질을 형성함으로써 제작된다. 활물질로서는, 예를 들어, 탄소 또는 실리콘 등의 캐리어가 되는 이온의 흡장(吸藏) 및 방출이 가능한 재료가 사용된다. 예를 들어, 실리콘 또는 인이 도핑된 실리콘은 탄소와 비교하여 이론 용량이 크고, 축전 장치를 대용량화(大容量化)하는 점에서 뛰어나다(예를 들어, 특허 문헌 1 참조).
(특허 문헌 1)
일본국 특개2001-210315호 공보
그러나, 실리콘을 부극 활물질(negative electrode active material)에 사용하여도, 이론(理論) 용량과 같은 높은 방전 용량을 얻기가 어렵다. 그래서, 방전 용량을 높이는 등의 축전 장치의 성능을 향상시키는 것이 가능한 축전 장치의 제작 방법을 제공하는 것을 과제의 하나로 한다. 또한, 축전 장치 등에 사용함으로써, 성능을 향상시킬 수 있는 반도체 영역의 형성 방법을 제공하는 것을 과제의 하나로 한다.
본 발명의 일 형태는, 도전층 위에 저압 화학적 기상 퇴적법(이하, 감압 CVD법 또는 LPCVD(Low Pressure Chemical Vapor Deposition)법이라고도 기재한다)에 의하여 결정성 반도체로 형성되는 복수의 위스커(whisker)를 갖는 결정성 반도체 영역을 형성하고, 실리콘을 포함하는 퇴적성 가스를 포함하는 원료 가스의 공급을 정지한 후, 결정성 반도체 영역을 가열 처리하는 결정성 반도체 영역의 형성 방법이다. 또한, 상기 결정성 반도체 영역을 축전 장치의 활물질층으로서 사용하는 축전 장치의 제작 방법이다.
또한, 본 발명의 일 형태는, 도전층 위에 LPCVD법에 의하여 결정성 반도체로 형성되는 복수의 위스커를 갖는 결정성 반도체 영역을 형성하는 것과 함께 도전층의 일부 또는 전체에 혼합층을 형성하고, 실리콘을 포함하는 퇴적성 가스를 포함하는 원료 가스의 공급을 정지한 후, 결정성 반도체 영역을 가열 처리하는 결정성 반도체 영역의 형성 방법이다. 또한, 상기 결정성 반도체 영역을 축전 장치의 활물질층으로서 사용하는 축전 장치의 제작 방법이다.
또한, LPCVD법은 반응 공간에 실리콘을 포함하는 퇴적성 가스를 포함하는 원료 가스를 공급하여 행해진다. 또한, LPCVD법은 550℃보다 높은 온도에서 행해진다.
또한, 상기 가열 처리는 550℃보다 높은 온도에서 행하여도 좋다. 또한, 실리콘을 포함하는 퇴적성 가스는 수소화 실리콘, 불화 실리콘, 또는 염화 실리콘을 사용하여도 좋다.
도전층은 실리콘과 반응하여 실리사이드를 형성하는 금속 원소로 형성할 수 있다. 또는, 도전층은 백금, 알루미늄, 구리로 대표되는 금속 원소 등의 도전성이 높은 재료로 형성되는 층과, 실리콘과 반응하여 실리사이드를 형성하는 금속 원소로 형성되는 층의 적층 구조로 할 수 있다.
본 발명의 일 형태에 의하여 방전 용량 또는 충전 용량이 증대하는 등, 성능이 향상된 축전 장치 등을 제작할 수 있다. 또한, 축전 장치 등에 사용함으로써 성능을 향상시킬 수 있는 반도체 영역을 형성할 수 있다.
도 1의 (a) 및 도 1의 (b)는 반도체 영역의 형성 방법을 설명하기 위한 도면.
도 2a 및 도 2b는 반도체 영역의 형성 방법을 설명하기 위한 단면도.
도 3a 및 도 3b는 축전 장치의 일 형태를 설명하기 위한 평면도 및 단면도.
도 4a 내지 도 4d는 축전 장치의 응용 형태를 설명하기 위한 도면.
도 5는 무선 급전 시스템의 구성을 도시하는 도면.
도 6은 무선 급전 시스템의 구성을 도시하는 도면.
도 7은 반도체 영역의 사진.
도 8은 반도체 영역(비교예)의 사진.
도 9a 내지 도 9c는 위스커의 성장 메커니즘을 도시하는 도면.
본 발명의 실시형태 및 실시예의 일례에 대하여 도면을 사용하여 이하에 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세를 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한, 설명하는 데에 도면을 참조할 때, 동일한 것을 가리키는 부호는 상이한 도면간에서도 공통적으로 사용하는 경우가 있다. 또한, 동일한 것을 가리킬 때에는, 동일한 해치 패턴(hatch pattern)을 사용하고, 특별히 부호를 붙이지 않는 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태인 반도체 영역의 형성 방법 및 축전 장치의 제작 방법에 대해서 설명한다.
반도체 영역의 형성 방법에 대해서 도 1의 (a) 내지 도 2b를 사용하여 설명한다.
도 2a에 도시하는 바와 같이, 기판(101) 위에 도전층(104)을 형성한다. 도전층(104)은, 인쇄법, 졸-겔법, 도포법, 잉크젯법, CVD법, 스퍼터링법, 증착법 등을 적절히 사용하여 형성할 수 있다. 또한, 도전층(104)은 박(箔) 형상, 판(板) 형상, 그물 형상 등의 형상을 사용하여도 좋다. 또한, 도전층(104)이 박 형상인 경우, 기판(101)을 형성할 필요는 없다. 또한, Roll-to-Roll 프로세스를 사용할 수 있다.
도전층(104)은, 실리콘과 반응하여 실리사이드를 형성하는 금속 원소로 형성한다. 또는, 기판(101) 측에 백금, 알루미늄, 구리, 티타늄, 또는 실리콘, 티타늄, 네오디뮴, 스칸듐, 또는 몰리브덴 등의 내열성을 향상시키는 원소가 첨가된 알루미늄 합금 등으로 대표되는 도전성이 높은 금속 원소로 형성되는 층을 갖고, 결정성 반도체 영역(109) 측에 실리콘과 반응하여 실리사이드를 형성하는 금속 원소로 형성되는 층을 갖는 적층 구조로 하여도 좋다. 실리콘과 반응하여 실리사이드를 형성하는 금속 원소로서는, 지르코늄, 티타늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 코발트, 니켈 등이 있다.
다음에, 도 2b에 도시하는 바와 같이, 도전층(104) 위에 결정성 반도체 영역(109a)과 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 형성한다. 복수의 위스커를 "위스커 군(群)"이라고도 한다.
결정성 반도체 영역(109)의 형성 방법에 대해서 도 1의 (a) 및 도 1의 (b)를 사용하여 설명한다. 결정성 반도체 영역(109)의 형성은, 도 1의 (a) 및 도 1의 (b)에 도시하는 바와 같이, 제 1 스텝(201)과 제 2 스텝(202)을 갖는다.
우선, 제 1 스텝(201)에 있어서, 반응 공간에 실리콘을 포함하는 퇴적성 가스를 포함하는 원료 가스를 공급하여, 도전층 위에 LPCVD법에 의하여 결정성 반도체 영역(109a)과 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 형성한다. LPCVD법은 550℃보다 높은 온도로, 또 LPCVD 장치 및 도전층(104)이 견딜 수 있는 온도 이하, 바람직하게는 580℃ 이상 650℃ 미만의 온도에서 행해진다. 즉, 제 1 스텝(201)에서는 원료 가스의 공급이 행해진 상태로 가열된다.
다음에, 제 2 스텝(202)을 행한다. 제 2 스텝(202)에서는, 원료 가스의 공급이 정지되어 가열 처리가 행해진다. 가열 처리의 온도는 제 1 스텝(201)에서의 온도와 같은 정도인, 550℃보다 높은 온도로, 또 LPCVD 장치 및 도전층(104)이 견딜 수 있는 온도 이하, 바람직하게는 580℃ 이상 700℃ 미만의 온도에서 행할 수 있다. 즉, 제 2 스텝(202)에서는, 원료 가스의 공급이 정지된 상태로 가열 처리가 행해진다. 가열 처리의 시간은, 1시간 이상 5시간 이하로 하는 것이 바람직하다. 또한, 제 1 스텝(201)에 있어서의 온도와 제 2 스텝(202)에 있어서의 온도는 같은 정도라도 좋고, 제 1 스텝(201)에 있어서의 온도와 제 2 스텝(202)에 있어서의 온도는 달라도 좋다. 또한, 제 2 스텝(202)에 있어서의 온도는 일정한 온도를 유지시켜도 좋고, 단계적으로 또는 연속적으로 온도를 변화시켜도 좋다.
이와 같이, 제 1 스텝(201) 및 제 2 스텝(202)을 거침으로써, 도 2b에 도시하는 바와 같이, 결정성 반도체 영역(109a)과 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 형성할 수 있다. 제 1 스텝(201) 및 제 2 스텝(202)을 거침으로써, 위스커(109b)의 단위 면적당의 개수나 위스커(109b)의 밀도를 증가시킬 수 있다. 또한, 위스커(109b)의 성장이 촉진된다. 상술한 공정에 의하여 형성되는 결정성 반도체 영역(109)에 있어서의 위스커(109b)의 개수는, 100μm2당 5개 이상, 바람직하게는 100μm2당 10개 이상으로 할 수 있다.
또한, 제 1 스텝(201)에 있어서의 LPCVD법의 압력은, 원료 가스를 흘려 유지할 수 있는 압력의 하한 이상(예를 들어, 5Pa 이상) 200Pa 이하, 바람직하게는 5Pa 이상 20Pa 이하로 한다. 또한, 제 2 스텝(202)의 압력은 배기 장치가 배기할 수 있는 압력 이상(구체적으로는 10-4Pa 이상, 예를 들어 10-2Pa 이상)으로 할 수 있다. 또한, 제 2 스텝(202)의 압력의 상한(上限)은 제 1 스텝(201)의 압력의 상한과 같은 정도인 200Pa로 할 수 있다. 또한, 제 1 스텝(201)에 있어서의 압력보다 제 2 스텝(202)에 있어서의 압력을 작게 하여도 좋고, 제 1 스텝(201)에 있어서의 압력과 제 2 스텝(202)에 있어서의 압력을 같은 정도로 하여도 좋다.
또한, 제 1 스텝(201) 또는 제 2 스텝(202)에 있어서, 헬륨, 네온, 아르곤, 크세논 등의 희 가스, 또는 질소를 혼합하여도 좋다.
상술한 실리콘을 포함하는 퇴적성 가스로서는, 수소화 실리콘, 불화 실리콘, 또는 염화 실리콘이 있고, 대표적으로는, SiH4, Si2H6 , SiF4, SiCl4, Si2Cl6, SiH2Cl2 등이 있다. 또한, 원료 가스에 수소를 도입하여도 좋다.
결정성 반도체 영역(109)을 형성할 때에, 가열 조건에 따라서는, 도 2b에 도시하는 바와 같이, 도전층(104) 및 결정성 반도체 영역(109)의 사이에 혼합층(105)이 형성된다. 결정성 반도체 영역(109)의 형성 공정에 있어서, 원료 가스의 활성종이 퇴적부에 공급되기 때문에, 결정성 반도체 영역(109)으로부터 도전층(104)에 실리콘이 확산되어 혼합층(105)이 형성된다. 혼합층(105)이 도전층(104)의 일부에 형성되는 경우, 결정성 반도체 영역(109)의 아래에 혼합층(105) 및 도전층(104)을 갖는 구성이 된다. 혼합층(105)이 도전층(104)의 전체에 형성되는 경우, 결정성 반도체 영역(109) 아래에 혼합층(105)을 갖는 구성이 된다. 또한, 혼합층(105)도 도전성을 갖기 때문에 도전층으로서 기능한다.
도전층(104)을, 실리콘과 반응하여 실리사이드를 형성하는 금속 원소로 형성하는 경우, 혼합층(105)에는 실리사이드를 형성하는 금속 원소의 실리사이드, 대표적으로는 지르코늄 실리사이드, 티타늄 실리사이드, 하프늄 실리사이드, 바나듐 실리사이드, 니오븀 실리사이드, 탄탈 실리사이드, 크롬 실리사이드, 몰리브덴 실리사이드, 코발트 실리사이드, 및 니켈 실리사이드 중의 하나 이상이 형성된다. 또는, 실리사이드를 형성하는 금속 원소 및 실리콘의 합금층이 형성된다.
혼합층(105)이 형성되는 경우, 혼합층(105) 및 결정성 반도체 영역(109)의 계면에 저밀도 영역(거친 영역)이 형성되기 어렵고, 혼합층(105) 및 결정성 반도체 영역(109)의 계면 특성이 양호하게 되어 보다 직렬 저항을 저감할 수 있다.
또한, 도전층(104) 위, 또는 혼합층(105)이 형성되는 경우는 혼합층(105) 위에, 도전층(104)을 형성하는 금속 원소의 산화물로 형성되는 금속 산화물층(도시하지 않는다)이 형성되는 경우가 있다. 이것은, LPCVD법에 의하여 결정성 반도체 영역(109)을 형성할 때의 가열에 의하여 LPCVD 장치의 석영제(石英製)의 챔버로부터 산소가 탈리하여 도전층(104)이 산화되기 때문이다. 또한, LPCVD법에 의하여 결정성 반도체 영역(109)을 형성할 때, 챔버 내에 헬륨, 네온, 아르곤, 크세논 등의 희 가스를 충전시킴으로써, 상기 금속 산화물층이 형성되지 않는다. 또한, 혼합층(105)이 형성되는 경우, 금속 산화물층은 혼합층(105)이 형성되기 전에 도전층(104)의 표면에 이미 형성되어도 좋다.
도전층(104)을, 실리콘과 반응시켜 실리사이드를 형성하는 금속 원소로 형성하는 경우, 금속 산화물층으로서 실리콘과 반응하여 실리사이드를 형성하는 금속 원소의 산화물로 형성되는 금속 산화물층이 형성된다.
금속 산화물층의 대표적인 예로서는, 산화지르코늄, 산화티타늄, 산화하프늄, 산화바나듐, 산화니오븀, 산화탄탈, 산화크롬, 산화몰리브덴, 산화텅스텐, 산화코발트, 산화니켈 등이 있다. 또한, 도전층(104)을 티타늄, 지르코늄, 니오븀, 텅스텐 등으로 형성하면, 금속 산화물층은 산화티타늄, 산화지르코늄, 산화니오븀, 산화텅스텐 등의 산화물 반도체로 형성되기 때문에, 도전층(104) 또는 혼합층(105)과 결정성 반도체 영역(109)의 사이의 저항을 저감할 수 있다.
또한, 결정성 반도체 영역(109)을 형성하기 전에 도전층(104) 또는 혼합층(105)의 표면을 불산, 암모니아과수, 불산과수, 또는 염산과수 등에 의하여 표면 처리하여도 좋다. 상기 공정에 의하여 도전층(104) 또는 혼합층(105)과 결정성 반도체 영역(109)의 밀착성을 높일 수 있다.
또한, 결정성 반도체 영역(109)에 인, 붕소 등의 일 도전형을 부여하는 불순물 원소가 첨가되어도 좋다. 상기 공정에 의하여 결정성 반도체 영역(109)의 도전성을 높일 수 있다.
상술한 공정에 의하여 도 2b에 도시하는 바와 같이, 도전층(104) 또는 혼합층(105) 위에 결정성 반도체 영역(109a)과 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 형성할 수 있다.
또한, 결정성 반도체 영역(109a) 및 위스커(109b)는, 계면이 불분명하다. 따라서, 복수의 위스커(109b)의 사이에 형성되는 골짜기 중 가장 깊은 골짜기를 거치고, 또 도전층(104) 또는 혼합층(105)의 표면과 평행한 평면을, 결정성 반도체 영역(109a)과 위스커(109b)의 계면으로 한다.
결정성 반도체층(109a)은, 도전층(104) 또는 혼합층(105)을 덮는다. 또한, 위스커(109b)는 수염 형상이고, 분산된다. 또한, 위스커(109b)는, 원주(圓柱) 형상 또는 각주(角柱)형상 등의 기둥 형상, 또는 원뿔 형상 또는 각뿔 형상인 침 형상이라도 좋다. 위스커(109b)는 정상부(頂上部)가 만곡(彎曲)하여도 좋다. 위스커(109b)의 직경은, 100nm 이상 10μm 이하, 바람직하게는, 500nm 이상 3μm 이하이다. 또한, 위스커(109b)의 축에 있어서의 길이는, 2.5μm 이상 100μm 이하이다. 또한, 복수의 위스커의 축에 있어서의 길이는, 각각 위스커에서 달라도 좋다. 또한, 적어도 위스커의 직경보다 위스커의 축에 있어서의 길이가 큰 것을 위스커(109b)라고 부른다.
또한, 위스커(109b)의 축에 있어서의 길이란, 위스커(109b)의 정점(또는 상면의 중심)을 통과하는 축에 있어서의, 상기 정점(또는 상기 상면의 중심)과 결정성 반도체 영역(109a)의 거리이다. 또한, 결정성 반도체 영역(109)의 두께는 결정성 반도체 영역(109a)의 두께와 위스커(109b)의 정점으로부터 결정성 반도체 영역(109a)까지의 수직선의 길이(즉, 깊이)의 합계이다. 또한, 위스커(109b)의 직경이란, 결정성 반도체 영역(109a)과 위스커(109b)의 계면에 있어서의 횡단면 형상의 장축(長軸)의 길이를 가리킨다.
또한, 위스커(109b)가 결정성 반도체 영역(109a)으로부터 신장(伸張)하는 방향을 종 방향(long-side direction)이라고 하고, 종 방향을 따른 단면 형상을 "종 방향으로 절단한 단면 형상"이라고 한다. 또한, 종 방향이 법선 방향(normal direction)이 되는 면을 "횡단면 형상"이라고 한다.
도 2b에 있어서, 결정성 반도체 영역(109)에 포함되는 위스커(109b)의 종 방향은 일 방향, 예를 들어 도전층(104) 또는 혼합층(105)의 표면에 대하여 법선 방향으로 신장한다. 또한, 위스커(109b)의 종 방향은, 도전층(104) 또는 혼합층(105)의 표면에 대하여 법선 방향과 대략 일치되면 좋고, 그 경우, 각각의 방향의 차이는 대표적으로는 5° 이내인 것이 바람직하다.
또한, 도 2b에 있어서는, 결정성 반도체 영역(109)에 포함되는 위스커(109b)의 종 방향은 일 방향, 예를 들어 도전층(104) 또는 혼합층(105)의 표면에 대하여 법선 방향으로 신장하지만, 복수의 위스커의 종 방향은 일치하지 않아도 좋다. 대표적으로는, 종 방향이 법선 방향과 대략 일치되는 위스커와, 종 방향이 법선 방향과 다른 위스커를 가져도 좋다.
상술한 바와 같이, 제 1 스텝(201)에 있어서, 도전층(104) 위에 LPCVD법에 의하여 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 형성하고, 제 2 스텝(202)에 있어서, 실리콘을 포함하는 퇴적성 가스를 포함하는 원료 가스의 공급을 정지한 후, 결정성 반도체 영역(109)을 가열 처리함으로써, 결정성 반도체 영역(109)에 있어서의 위스커(109b)의 단위 면적당의 개수나 위스커(109b)의 밀도를 증가시킬 수 있다. 또는, 위스커(109b)의 성장이 촉진되어 위스커(109b)의 축에 있어서의 길이를 증가시킬 수 있다. 결과적으로, 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)의 표면적이 증대한다.
상기 공정에 의하여 형성되는 결정성 반도체 영역(109)을 축전 장치의 활물질층으로서 사용하고, 상기 공정에 의하여 형성되는 도전층(104) 또는 혼합층(105)을 축전 장치의 집전체로서 사용하여 축전 장치의 전극을 형성할 수 있다. 그리고, 상기 전극을 사용하여 축전 장치를 제작할 수 있다.
상기 공정에 의하여 형성되는 결정성 반도체 영역(109)을 축전 장치의 활물질층으로서 사용함으로써, 축전 장치의 반응 물질(리튬 이온 등의 캐리어 이온)이 결정성 반도체에 흡장되는 속도 또는 결정성 반도체로부터 방출되는 속도가 단위 질량당에서 증대된다. 반응 물질이 흡장되는 속도 또는 방출되는 속도가 빠르게 됨으로써, 고전류 밀도에서의 반응 물질의 흡장량 또는 방출량이 증대되기 때문에, 축전 장치의 방전 용량 또는 충전 용량을 높일 수 있다.
또는, 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 축전 장치의 활물질층으로서 사용함으로써, 축전 장치의 반응 물질(리튬 이온 등의 캐리어 이온)이 결정성 반도체에 흡장되어 팽창할 때에 생길 가능성이 있는 응력을 완화시킬 수 있다.
또는, 결정성 반도체 영역(109a)과 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 축전 장치의 활물질층으로서 사용함으로써, 평탄 부분인 결정성 반도체 영역(109a)을 후막화(厚膜化)할 필요가 없다. 따라서, 평탄 부분인 결정성 반도체 영역(109a)만을 갖는 경우와 비교하여 후막화에 수반하는 응력의 발생을 억제할 수 있다.
또한, LPCVD법에 의하여 결정성 반도체로 형성되는 복수의 위스커(109b)를 갖는 결정성 반도체 영역(109)을 형성하기 때문에, 스루풋을 향상시킬 수 있다.
상술한 공정에 의하여 형성되는 결정성 반도체 영역(109)을 축전 장치의 활물질층으로서 사용하는 경우, 상기 공정에 의하여 형성되는 도전층(104) 또는 혼합층(105)을, 축전 장치의 집전체로서 사용할 수 있다. 혼합층(105)이 형성되는 경우, 혼합층(105) 및 결정성 반도체 영역(109)의 사이의 계면 저항을 저감할 수 있고, 또한, 밀착성을 높일 수 있기 때문에, 방전 용량 또는 충전 용량을 높이는 것과 함께, 축전 장치의 열화를 저감할 수 있다.
또한, 상기에서는, 결정성 반도체 영역(109)을 축전 장치의 활물질층으로서 사용하는 예를 나타내지만, 결정성 반도체 영역(109)을 다른 용도에 사용하여도 좋다. 예를 들어, 결정성 반도체 영역(109)을 광전 변환 장치의 광전 변환층으로서 사용하여도 좋다. 또는, 결정성 반도체 영역(109)을 반사 방지막으로서 사용하여도 좋다.
본 실시형태에 의하여, 방전 용량 또는 충전 용량이 증대하는 등, 성능이 향상된 축전 장치 등을 제작할 수 있다. 또한, 축전 장치 등에 사용함으로써 성능을 향상시킬 수 있는 반도체 영역을 형성할 수 있다.
(실시형태 2)
본 실시형태에서는, 축전 장치의 구조에 대하여 도 3a 및 도 3b를 사용하여 설명한다.
우선, 축전 장치로서 2차 전지의 구조에 대하여 이하에 설명한다.
2차 전지 중에서도 LiCoO2 등의 리튬 함유 금속 산화물을 사용한 리튬 이온 전지는, 방전 용량이 크고, 안전성이 높다. 여기서는, 2차 전지의 대표적인 예인 리튬 이온 전지의 구조에 대하여 설명한다.
도 3a는 축전 장치(151)의 평면도이며, 도 3a의 일점 쇄선(一点鎖線) A-B의 단면도를 도 3b에 도시한다.
도 3a에 도시하는 축전 장치(151)는, 외장(外裝) 부재(153)의 내부에 축전 셀(155)을 갖는다. 또한, 축전 셀(155)에 접속하는 단자부(157), 단자부(159)를 갖는다. 외장 부재(153)에는 라미네이트 필름, 고분자 필름, 금속 필름, 금속 케이스, 플라스틱 케이스 등을 사용할 수 있다.
도 3b에 도시하는 바와 같이, 축전 셀(155)은, 부극(163; negative electrode)과, 정극(165; positive electrode)과, 부극(163) 및 정극(165) 사이에 설치되는 세퍼레이터(separator; 167)와, 외장 부재(153) 중에 충전(充塡)되는 전해질(169)로 구성된다.
부극(163)은, 부극 집전체(171; negative electrode current collector) 및 부극 활물질층(173; negative electrode active material layer)으로 구성된다.
정극(165)은, 정극 집전체(175; positive electrode current collector) 및 정극 활물질층(177; positive electrode active material layer)으로 구성된다. 부극 활물질층(173)은, 부극 집전체(171)의 한쪽 면, 또는 양쪽 면에 형성된다. 정극 활물질층(177)은, 정극 집전체(175)의 한쪽 면, 또는 양쪽 면에 형성된다.
또한, 부극 집전체(171)는, 단자부(159)와 접속한다. 또한, 정극 집전체(175)는 단자부(157)와 접속한다. 또한, 단자부(157) 및 단자부(159)는, 각각 일부가 외장 부재(153)의 외측에 도출(導出)된다.
또한, 본 실시형태에서는, 축전 장치(151)로서 밀폐된 박형 축전 장치를 나타내지만, 버튼(button)형 축전 장치, 원통형(圓筒形) 축전 장치, 각형(角形) 축전 장치 등 다양한 형상의 축전 장치를 사용할 수 있다. 또한, 본 실시형태에서는, 정극, 부극, 및 세퍼레이터가 적층된 구조를 나타내지만, 정극, 부극, 및 세퍼레이터 모두가 감겨진 구조라도 좋다.
부극 집전체(171)는, 실시형태 1에 나타내는 도전층(104) 또는 혼합층(105)을 사용할 수 있다.
부극 활물질층(173)에는, 실시형태 1에 나타내는 결정성 반도체 영역(109)으로 형성되는 활물질층을 사용할 수 있다. 또한, 결정 실리콘층에 리튬을 프리 도핑(pre-doping)하여도 좋다. 또한, LPCVD 장치에 있어서 부극 집전체(171)를 프레임형의 서셉터(susceptor)로 유지하면서, 결정성 반도체 영역(109)으로 형성되는 활물질층을 형성함으로써 부극 집전체(171)의 양쪽 면에 동시에 활물질층을 형성할 수 있으므로, 공정수를 삭감할 수 있다.
정극 집전체(175)에는, 알루미늄, 스테인리스 등을 사용한다. 정극 집전체(175)에는, 박 형상, 판 형상, 그물 형상 등의 형상을 적절히 사용할 수 있다.
정극 활물질층(177)은, LiFeO2, LiCoO2, LiNiO2, LiMn2O4, LiFePO4, LiCoPO4, LiNiPO4, LiMn2PO4, V2O5, Cr2O5, MnO2, 그 이외의 리튬 화합물을 재료로서 사용할 수 있다. 또한, 캐리어 이온이 리튬 이외의 알칼리 금속 이온 또는 알칼리 토류 금속 이온인 경우, 정극 활물질층(177)으로서 상기 리튬 화합물에 있어서 리튬 대신에 알칼리 금속(예를 들어, 나트륨이나 칼륨)이나 알칼리 토류 금속(예를 들어, 칼슘, 스트론튬, 바륨 등)을 사용할 수 있고, 또한 베릴륨, 마그네슘을 사용할 수도 있다.
전해질(169)의 용질은, 캐리어 이온인 리튬 이온을 이송할 수 있고, 또 리튬 이온이 안정적으로 존재하는 재료를 사용한다. 전해질의 용질의 대표적인 예로서, LiClO4, LiAsF6, LiBF4, LiPF6, Li(C2F5SO2)2N 등의 리튬염이 있다. 또한, 캐리어 이온을 리튬 이외의 알칼리 금속 이온 또는 알칼리 토류 금속 이온인 경우, 전해질(169)의 용질로서 나트륨염, 칼륨염 등의 알칼리 금속염, 또는 칼슘염, 스트론튬염, 바륨염 등의 알칼리 토류 금속염을 사용할 수 있고, 또한 베릴륨염, 마그네슘염 등을 적절히 사용할 수 있다.
또한, 전해질(169)의 용매로서는, 리튬 이온을 이송할 수 있는 재료를 사용한다. 전해질(169)의 용매로서는, 비프로톤성 유기 용매(aprotic organic solvent)가 바람직하다. 비프로톤성 유기 용매의 대표적인 예로서는, 에틸렌카보네이트, 프로필렌카보네이트, 디메틸카보네이트, 디에틸카보네이트, γ-부티로락톤, 아세토니트릴, 디메톡시에탄, 테트라하이드로푸란 등이 있고, 이들의 하나 또는 복수를 사용할 수 있다. 또한, 전해질(169)의 용매로서 겔(gel)화되는 고분자 재료를 사용함으로써, 누액성(liquid leakage)을 포함한 안정성이 높아진다. 또한, 축전 장치(151)의 박형화 및 경량화가 가능하다. 겔화되는 고분자 재료의 대표적인 예로서는, 실리콘 겔, 아크릴 겔, 아크릴로니트릴 겔, 폴리에틸렌옥사이드, 폴리프로필렌옥사이드, 불소계 폴리머 등이 있다.
또한, 전해질(169)로서, Li3PO4 등의 고체 전해질을 사용할 수 있다.
세퍼레이터(167)에는, 절연성의 다공체(多孔體)를 사용한다. 세퍼레이터(167)의 대표적인 예로서는, 셀룰로오스(종이), 폴리에틸렌, 폴리프로필렌 등이 있다.
리튬 이온 전지는, 메모리 효과가 작고, 에너지 밀도가 높고, 방전 용량이 크다. 또한, 동작 전압이 높다. 따라서, 소형화 및 경량화가 가능하다. 또한, 충전 및 방전의 반복으로 인한 열화가 적고, 장기간 동안 사용할 수 있고, 비용을 삭감할 수 있다.
다음에, 축전 장치의 다른 일례인 커패시터의 구조에 대하여 설명한다. 커패시터의 대표적인 예로서는, 2중층 커패시터, 리튬 이온 커패시터 등이 있다.
커패시터의 경우는, 도 3b에 도시하는 2차 전지의 정극 활물질층(177) 대신에 리튬 이온 및/또는 음이온(anion)을 가역적(可逆的)으로 흡장할 수 있는 재료를 사용하면 좋다. 정극 활물질층(177)의 대표적인 예로서는, 활성탄(活性炭), 도전성 고분자, 폴리아센 유기 반도체(PAS)가 있다.
리튬 이온 커패시터는, 충전 및 방전의 효율이 높고, 급속하게 충전하거나 방전하는 것이 가능하고, 반복적으로 사용하여도 수명이 길다.
부극(163)에 실시형태 1에 나타내는 집전체(도전층(104) 또는 혼합층(105)) 및 활물질층(결정성 반도체 영역(109))을 사용함으로써, 방전 용량 또는 충전 용량이 큰 축전 장치를 제작할 수 있다.
또한, 축전 장치의 일 형태인 공기 전지의 부극으로서 실시형태 1에 나타내는 집전체 및 활물질층을 사용함으로써, 방전 용량 또는 충전 용량이 높은 축전 장치를 제작할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 2에서 설명한 축전 장치의 응용 형태에 대하여 도 4a 내지 도 4d를 사용하여 설명한다.
실시형태 2에서 설명한 축전 장치는, 디지털 카메라나 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치 등의 전자 기기에 사용할 수 있다. 또한, 전기 자동차, 하이브리드 자동차(hybrid vehicle), 철도용 전기 차량, 작업차(作業車), 카트(cart), 전동 휠체어(electric wheelchair) 등의 전기 추진 차량에 사용할 수 있다. 여기서는, 전기 추진 차량의 예를 설명한다.
도 4a에 전기 추진 차량 중의 하나인, 4륜의 자동차(300)의 구성을 도시한다. 자동차(300)는, 전기 자동차 또는 하이브리드 자동차이다. 자동차(300)는, 바닥 부분에 축전 장치(302)가 설치되는 예를 도시한다. 자동차(300)에 있어서의 축전 장치(302)의 위치를 명확하게 하기 위하여 도 4b에 윤곽(輪廓)만을 도시한 자동차(300)와, 자동차(300)의 아래 부분에 설치된 축전 장치(302)를 도시한다. 실시형태 2에서 설명한 축전 장치를 축전 장치(302)에 사용할 수 있다. 축전 장치(302)는 플러그-인(plug-in) 기술이나 무선 급전 시스템에 의한 외부로부터의 전력 공급에 의하여 충전될 수 있다.
도 4c에 전기 추진 차량 중의 하나인 모터 보트(motor boat; 1301)의 구성을 도시한다. 도 4c에서는, 모터 보트(1301)가 축전 장치(1302)를 그 선체(船體)의 측면 부분에 구비하는 예를 도시한다. 실시형태 2에서 설명한 축전 장치를, 축전 장치(1302)에 사용할 수 있다. 축전 장치(1302)는 플러그-인 기술이나 무선 급전 시스템에 의한 외부로부터의 전력 공급에 의하여 충전될 수 있다. 모터 보트(1301)의 충전(즉, 축전 장치(1302)의 충전)을 행하기 위한 급전 장치는, 예를 들어 항만(港灣)에서 선박(船舶)을 매어 두기 위한 계류(繫留) 시설에 설치할 수 있다.
도 4d에 전기 추진 차량 중의 하나인 전동 휠체어(1311)의 구성을 도시한다. 도 4d에서는, 전동 휠체어(1311)가 축전 장치(1312)를 그 바닥 부분에 구비하는 경우를 도시한다. 실시형태 2에서 설명한 축전 장치를 축전 장치(1312)에 사용할 수 있다. 축전 장치(1312)는, 플러그-인 기술이나 무선 급전 시스템에 의한 외부로부터의 전력 공급에 의하여 충전될 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태에 따른 축전 장치의 일례인 2차 전지를 무선 급전 시스템(이하, RF 급전 시스템이라고 부른다)에 사용한 경우의 일례를, 도 5 및 도 6의 블록도를 사용하여 설명한다. 또한, 각 블록도에서는, 수전(受電) 장치 및 급전 장치 내의 구성 요소를 기능마다 분류하고, 서로 독립한 블록으로서 도시하지만, 실제의 구성 요소는 기능마다 완전히 분류하기 어렵고, 하나의 구성 요소가 복수의 기능에 관련될 수도 있다.
우선, 도 5를 사용하여 RF 급전 시스템에 대하여 설명한다.
수전 장치(600)는, 급전 장치(700)로부터 공급된 전력으로 구동하는 전자 기기 또는 전기 추진 차량이지만, 이 이외에 전력으로 구동하는 장치에 적절히 적용할 수 있다. 전자 기기의 대표예로서는, 디지털 카메라나 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 표시 장치, 컴퓨터 등이 있다. 또한, 전기 추진 차량의 대표적인 예로서는, 전기 자동차, 하이브리드 자동차, 철도용 전기 차량, 작업차, 카트, 전동 휠체어 등이 있다. 또한, 급전 장치(700)는, 수전 장치(600)에 전력을 공급하는 기능을 갖는다.
도 5에 있어서, 수전 장치(600)는, 수전 장치부(601)와 전원 부하부(610)를 갖는다. 수전 장치부(601)는, 수전 장치용 안테나 회로(602)와, 신호 처리 회로(603)와, 2차 전지(604)를 적어도 갖는다. 또한, 급전 장치(700)는, 급전 장치용 안테나 회로(701)와, 신호 처리 회로(702)를 적어도 갖는다.
수전 장치용 안테나 회로(602)는, 급전 장치용 안테나 회로(701)가 발신하는 신호를 받거나, 또는 급전 장치용 안테나 회로(701)에 신호를 발신하는 역할을 갖는다. 신호 처리 회로(603)는, 수전 장치용 안테나 회로(602)가 수신한 신호를 처리하고, 2차 전지(604)의 충전, 및 2차 전지(604)로부터 전원 부하부(610)로의 전력의 공급을 제어한다. 또한, 신호 처리 회로(603)는 수전 장치용 안테나 회로(602)의 동작을 제어한다. 즉, 수전 장치용 안테나 회로(602)로부터 발진하는 신호의 강도, 주파수 등을 제어할 수 있다. 전원 부하부(610)는, 2차 전지(604)로부터 전력을 받고, 수전 장치(600)를 구동하는 구동부이다. 전원 부하부(610)의 대표적인 예로서는, 모터, 구동 회로 등이 있지만, 그 이외의 전력을 받아 수전 장치를 구동하는 장치를 적절히 사용할 수 있다. 또한, 급전 장치용 안테나 회로(701)는, 수전 장치용 안테나 회로(602)에 신호를 송신하거나, 또는 수전 장치용 안테나 회로(602)로부터의 신호를 받는 역할을 갖는다. 신호 처리 회로(702)는, 급전 장치용 안테나 회로(701)가 수신한 신호를 처리한다. 또한, 신호 처리 회로(702)는, 급전 장치용 안테나 회로(701)의 동작을 제어한다. 즉, 급전 장치용 안테나 회로(701)로부터 발신하는 신호의 강도, 주파수 등을 제어할 수 있다.
본 발명의 일 형태에 따른 2차 전지는, 도 5에서 설명한 RF 급전 시스템에 있어서의 수전 장치(600)가 갖는 2차 전지(604)로서 이용된다.
RF 급전 시스템에 본 발명의 일 형태에 따른 2차 전지를 이용함으로써, 종래의 2차 전지와 비교하여 방전 용량 또는 충전 용량(축전량이라고도 한다)을 증가시킬 수 있다. 따라서, 무선 급전의 시간 간격을 연장시킬 수 있다(몇 번에 걸쳐 급전하는 횟수를 줄일 수 있다).
또한, RF 급전 시스템에 본 발명의 일 형태에 따른 2차 전지를 이용함으로써 전원 부하부(610)를 구동할 수 있는 방전 용량 또는 충전 용량이 종래와 동일하면, 수전 장치(600)의 소형화 및 경량화가 가능하다. 따라서, 합계 비용을 저감시킬 수 있다.
다음에, RF 급전 시스템의 다른 예에 대해서 도 6을 사용하여 설명한다.
도 6에 있어서, 수전 장치(600)는 수전 장치부(601)와, 전원 부하부(610)를 갖는다. 수전 장치부(601)는, 수전 장치용 안테나 회로(602)와, 신호 처리 회로(603)와, 2차 전지(604)와, 정류 회로(605)와, 변조 회로(606)와, 전원 회로(607)를 적어도 갖는다. 또한, 급전 장치(700)는 급전 장치용 안테나 회로(701)와, 신호 처리 회로(702)와, 정류 회로(703)와, 변조 회로(704)와, 복조 회로(705)와, 발진 회로(706)를 적어도 갖는다.
수전 장치용 안테나 회로(602)는, 급전 장치용 안테나 회로(701)가 발신하는 신호를 받거나, 또는 급전 장치용 안테나 회로(701)에 신호를 발신하는 역할을 갖는다. 급전 장치용 안테나 회로(701)가 발신하는 신호를 받는 경우, 정류 회로(605)는 수전 장치용 안테나 회로(602)가 수신한 신호로부터 직류 전압을 생성하는 역할을 갖는다. 신호 처리 회로(603)는 수전 장치용 안테나 회로(602)가 수신한 신호를 처리하고, 2차 전지(604)의 충전, 2차 전지(604)로부터 전원 회로(607)로의 전력의 공급을 제어하는 역할을 갖는다. 전원 회로(607)는, 2차 전지(604)가 축전하는 전압을 전원 부하부(610)가 필요한 전압으로 변환하는 역할을 갖는다. 변조 회로(606)는, 수전 장치(600)로부터 급전 장치(700)로 어떠한 응답 신호를 송신하는 경우에 사용된다.
전원 회로(607)를 가짐으로써, 전원 부하부(610)에 공급하는 전력을 제어할 수 있다. 따라서, 전원 부하부(610)에 과전압이 인가되는 것을 저감할 수 있고, 수전 장치(600)의 열화나 파괴를 저감시킬 수 있다.
또한, 변조 회로(606)를 가짐으로써, 수전 장치(600)로부터 급전 장치(700)에 신호를 송신할 수 있다. 따라서, 수전 장치(600)의 충전량을 판단하여 일정량의 충전이 행해진 경우에, 수전 장치(600)로부터 급전 장치(700)에 신호를 송신하고, 급전 장치(700)로부터 수전 장치(600)로의 급전을 정지시킬 수 있다. 결과적으로, 2차 전지(604)의 충전량을 100%로 하지 않음으로써, 수전 장치(600)의 열화나 파괴를 저감시킬 수 있기 때문에 2차 전지(604)의 충전 가능한 횟수를 증가시킬 수 있다.
또한, 급전 장치용 안테나 회로(701)는, 수전 장치용 안테나 회로(602)에 신호를 송신하거나, 또는 수정 장치용 안테나 회로(602)로부터의 신호를 받는 역할을 갖는다. 수전 장치용 안테나 회로(602)에 신호를 송신하는 경우, 신호 처리 회로(702)는, 수전 장치에 송신하는 신호를 생성하는 회로이다. 발진 회로(706)는, 일정한 주파수의 신호를 생성하는 회로이다. 변조 회로(704)는 신호 처리 회로(702)가 생성한 신호와 발진 회로(706)에서 생성된 일정한 주파수의 신호에 따라, 급전 장치용 안테나 회로(701)에 전압을 인가하는 역할을 갖는다. 이로써, 급전 장치용 안테나 회로(701)로부터 신호가 출력된다. 한편, 수전 장치용 안테나 회로(602)로부터 신호를 받는 경우, 정류 회로(703)는 받은 신호를 정류하는 역할을 갖는다. 복조 회로(705)는, 정류 회로(703)가 정류한 신호로부터 수전 장치(600)가 급전 장치(700)에 송신한 신호를 추출한다. 신호 처리 회로(702)는 복조 회로(705)에 의하여 추출된 신호를 해석하는 역할을 갖는다.
또한, RF 급전을 행할 수 있다면, 각 회로의 사이에 어떤 회로가 형성되어도 좋다. 예를 들어, 수전 장치(600)가 신호를 수신하고 정류 회로(605)에서 직류 전압을 생성한 후에, 후단에 DC-DC컨버터나 레귤레이터 등의 회로를 형성하여 정전압을 생성하여도 좋다. 이로써, 수전 장치(600) 내부에 과인의 전압이 인가되는 것을 억제할 수 있다.
본 발명의 일 형태에 따른 2차 전지는 도 6에서 설명한 RF 급전 시스템에 있어서의 수전 장치(600)가 갖는 2차 전지(604)로서 이용된다.
RF 급전 시스템에 본 발명의 일 형태에 따른 2차 전지를 이용함으로써, 종래의 2차 전지와 비교하여 방전 용량 또는 충전 용량을 증가시킬 수 있기 때문에, 무선 급전의 시간 간격을 연장시킬 수 있다(몇 번에 걸쳐 급전하는 횟수를 줄일 수 있다).
또한, RF 급전 시스템에 본 발명의 일 형태에 따른 2차 전지를 이용함으로써, 전원 부하부(610)를 구동할 수 있는 방전 용량 또는 충전 용량이 종래와 동일하면, 수전 장치(600)의 소형화 및 경량화가 가능하다. 따라서, 합계 비용을 저감시킬 수 있다.
또한, RF 급전 시스템에 본 발명의 일 형태에 따른 2차 전지를 이용하여 수전 장치용 안테나 회로(602)와 2차 전지(604)를 중첩하는 경우는, 2차 전지(604)의 충전 및 방전에 의하여 2차 전지(604)의 형상이 변화되고, 상기 형상의 변화에 수반하는 안테나의 변화에 의하여 수전 장치용 안테나 회로(602)의 임피던스가 변화되지 않도록 하는 것이 바람직하다. 안테나의 임피던스가 변화되면, 충분한 전력이 공급되지 않을 가능성이 있기 때문이다. 예를 들어, 2차 전지(604)를 금속제(金屬製) 또는 세라믹스제의 전지 팩에 장전(裝塡)하면 좋다. 또한, 그 때 수전 장치용 안테나 회로(602)와 전지 팩은 수십μm 이상 이격해 두는 것이 바람직하다.
또한, 본 실시형태에서는, 충전용의 신호의 주파수는 특별히 한정은 없고, 전력이 전송될 수 있는 주파수라면 어느 대역이라도 상관없다. 충전용 신호는, 예를 들어 135kHz의 LF 대역(장파)이라도 좋고, 13.56MHz의 HF 대역(단파(短波))이라도 좋고, 900MHz 내지 1GHz의 UHF 대역(극초단파(極超短波))이라도 좋고, 2.45GHz의 마이크로파 대역이라도 좋다.
또한, 신호의 전송 방식으로서는, 전자 결합 방식, 전자 유도 방식, 공명 방식, 마이크로파 방식 등 다양한 종류가 있지만, 적절히 선택하면 좋다. 다만, 비, 진흙 등의 수분을 포함한 이물(異物)로 인한 에너지의 손실을 억제하기 위해서는, 주파수가 낮은 대역, 구체적으로는 단파인 3MHz 내지 30MHz, 중파인 300kHz 내지 3MHz, 장파인 30kHz 내지 300kHz, 및 초장파인 3kHz 내지 30kHz의 주파수를 이용한 전자 유도 방식, 공명 방식을 사용하는 것이 바람직하다.
본 실시형태는 상기 실시형태와 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서는, 본 발명의 일 형태인 반도체 영역의 형성 방법에 대해서 설명한다. 본 실시예에서는, 본 발명의 일 형태인 반도체 영역의 형성 방법을 사용한 반도체 영역과, 다른 형성 방법을 사용한 반도체 영역을 형성하고, 각각의 반도체 영역을 관찰하였다.
우선, 본 발명의 일 형태인 반도체 영역의 형성 방법에 대해서 설명한다. 유리 기판 위에 스퍼터링법에 의하여 두께 500nm의 티타늄막을 형성하였다. 다음에, 포토리소그래피 공정에 의하여 티타늄막을 선택적으로 에칭하여 티타늄막을 패턴 형성하였다. 에천트(etchant)로서는 불산을 사용하였다.
다음에, LPCVD 장치의 반응 공간(반응실)에 티타늄막을 갖는 유리 기판을 넣었다.
<제 1 스텝>
반응 공간을 가열하여 유리 기판의 온도가 600℃로 유지되도록 하였다. 원료 가스로서 실란을 사용하여 반응 공간의 압력이 20Pa가 되도록 반응 공간에 실란을 공급("도입"이라고도 한다)하여 LPCVD법에 의하여 티타늄막 위에 결정성 실리콘 영역을 형성하였다. 실란의 유량은 300sccm로 하였다. 결정성 실리콘 영역의 형성 시간은 2시간 15분으로 하였다.
<제 2 스텝>
다음에, 원료 가스인 실란의 공급을 정지하였다. 원료 가스인 실란의 공급을 정지한 후도 유리 기판의 온도가 600℃로 유지되도록 가열 처리를 행하였다. 가열 처리 시간은 2시간으로 하였다. 가열 처리는 드라이 펌프 및 메커니컬 부스터 펌프(mechanical booster pump)에 의하여 반응 공간을 배기하면서 행하였다. 드라이 펌프 및 메커니컬 부스터 펌프를 사용하여 배기함으로써 반응 공간의 압력은 대략 0.1Pa 정도 또는 그 이하로 유지되었다.
그 후, 반응 공간의 온도를 낮추어 유리 기판을 꺼내었다.
상술한 공정에 의하여 형성된 결정성 실리콘 영역의 평면 사진을 도 7에 도시한다. 도 7에 도시되는 바와 같이, 제 1 스텝 및 제 2 스텝을 거쳐 형성된 결정성 실리콘 영역에서는, 복수의 위스커(위스커 군)가 관찰되었다. 위스커의 단위 면적당의 개수나 위스커의 밀도는 비교적 컸다. 또한, 비교적 가늘고 긴 위스커가 많이 관찰되었다. 또한, 선단(先端)이 뾰족한 위스커가 많이 관찰되었다. 도 7을 보면, 상기 공정에 의하여 형성된 결정성 실리콘 영역에 있어서의 위스커의 개수는 100μm2당 10개 내지 15개 정도 또는 그 전후의 개수이었다. 또한, 위스커는 티타늄막이 형성되는 영역에만 관찰되었다.
<비교예>
다음에, 다른 형성 방법을 사용한 반도체 영역을 형성한다. 제 1 스텝까지 상기 결정성 실리콘 영역의 형성 방법과 마찬가지로 형성하고, 그 후, 반응 공간의 온도를 낮추어 유리 기판을 꺼내었다.
상술한 공정에 의하여 형성된 결정성 실리콘 영역의 평면 사진을 도 8에 도시한다. 도 8에 도시되는 바와 같이, 제 2 스텝을 거치지 않고 제 1 스텝만으로 형성된 결정성 실리콘 영역은 위스커를 가지지만, 도 7에 도시하는 결정성 실리콘 영역과 비교하여 위스커의 단위 면적당의 개수나 위스커의 밀도는 낮았다. 도 8을 보면, 상기 공정에 의하여 형성된 결정성 실리콘 영역에 있어서의 위스커의 개수는 100μm2당 1개 내지 2개 정도, 또는 그 전후의 개수이었다.
<위스커 성장 메커니즘>
도 7에 도시하는 결정성 실리콘 영역과 도 8에 도시하는 결정성 실리콘 영역(비교예)은, 제 2 스텝에 있어서의 가열 처리의 유무가 차이점이다. 도 7에 도시하는 바와 같이, 가열 처리를 행한 결정성 실리콘 영역은, 위스커의 단위 면적당의 개수나 위스커의 밀도가 비교적 크고, 비교적 긴 위스커가 많이 관찰되었다. 따라서, 가열 처리에 의하여 위스커가 성장하는 것이 추측된다. 이 경우, 실리콘은 원료 가스인 실란으로부터 공급되는 것이 아니라, 위스커의 아래 측에 형성된 결정성 반도체 영역(109a)인 결정성 실리콘 영역으로부터 공급된다고 생각할 수 있다. 이하, 가열 처리에 의하여 위스커가 성장되는 메커니즘에 대하여 고찰하기 때문에, 도 9a 내지 도 9c를 사용하여 설명한다.
예상되는 위스커의 메커니즘을 도 9a 내지 도 9c에 도시한다. 이하에서는, 도전층(104)인 티타늄막의 상방에 얇은 티타늄 산화물층(117)이 형성되는 경우를 상정한다. LPCVD법에 의하여 도전층(104)인 티타늄막 위에 결정성 반도체 영역(109)인 결정성 실리콘 영역을 형성하는 과정에 있어서, 도 9a에 도시하는 바와 같이, 도전층(104)인 티타늄막과 티타늄 산화물층(117)의 사이에 티타늄과 실리콘의 혼합층(105)인 TiSix(x는 0<x≤2)이 형성된다. 그리고, 결정성 반도체 영역(109)인 결정성 실리콘 영역 또는 혼합층(105)의 응력이 불균일하게 되는 등의 요인에 의하여 결정성 반도체 영역(109)인 결정성 실리콘 영역 또는 혼합층(105)에 결정핵(118)이 생성된다. 결정핵(118)이 생성되는 요인의 하나로서, 혼합층(105) 위의 불균일한(즉, 부분적인) 티타늄 산화물층(117)의 영향을 받아 결정성 반도체 영역(109)인 결정성 실리콘 영역 또는 혼합층(105)의 응력이 불균일하게 되는 것이 생각될 수 있다. 또한, 도 9a 내지 도 9c에서는, 도전층(104)인 티타늄막의 상방에 티타늄 산화물층(117)이 형성되는 예를 도시하지만, 티타늄 산화물층(117)은 형성되지 않아도 좋다.
또한, 가열 처리에 의하여 도 9b에 도시하는 바와 같이, 결정핵(118)의 근방에 실리콘이 과잉 포화가 되는 과잉 포화 영역(119)이 생성되어, 그 곳으로부터 실리콘이 공급되어 결정핵(118)을 기점(起点)으로 하여 하방으로부터 상방으로 위스커가 성장된다고 생각할 수 있다. 또한, 위스커의 측면에도 과잉 포화 영역(119)으로부터 실리콘이 공급되어 위스커의 굵기가 변화된다고 생각할 수 있다. 이와 같이, 도 9c에 도시하는 바와 같이, 결정성 반도체 영역(109a)인 결정성 실리콘 영역과 결정성 실리콘으로 형성되는 위스커(109b)를 갖는 결정성 반도체 영역(109)인 결정성 실리콘 영역이 형성된다고 생각할 수 있다.
201: 제 1 스텝
202: 제 2 스텝

Claims (18)

  1. 반응실에 도전층을 갖는 기판을 배치하는 단계와;
    실리콘을 포함하는 원료 가스를 사용하여 LPCVD법(low pressure chemical vapor-phase deposition method)에 의하여 상기 도전층 위에 실리콘 위스커를 포함하는 결정성 반도체 영역을 형성하는 단계와;
    상기 실리콘 위스커를 성장시키기 위하여 상기 결정성 반도체 영역에 가열 처리를 행하는 단계를 포함하는, 반도체 영역의 형성 방법.
  2. 제 1 항에 있어서,
    상기 결정성 반도체 영역을 형성하기 위하여 사용되는 원료 가스의 공급이 정지된 후에 상기 가열 처리를 행하는, 반도체 영역의 형성 방법.
  3. 제 1 항에 있어서,
    상기 도전층은 실리콘과 반응하여 실리사이드를 형성하는 금속으로 형성되는, 반도체 영역의 형성 방법.
  4. 제 1 항에 있어서,
    상기 도전층은 지르코늄, 티타늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 코발트, 및 니켈 중의 하나를 포함하는, 반도체 영역의 형성 방법.
  5. 제 1 항에 있어서,
    상기 도전층의 적어도 일부에 실리콘을 확산시킴으로써 혼합층이 형성되는, 반도체 영역의 형성 방법.
  6. 제 1 항에 있어서,
    상기 LPCVD법은 550℃보다 높은 온도에서 행해지는, 반도체 영역의 형성 방법.
  7. 제 1 항에 있어서,
    상기 가열 처리는 550℃보다 높은 온도에서 행해지는, 반도체 영역의 형성 방법.
  8. 제 1 항에 있어서,
    상기 LPCVD법에 있어서 실리콘을 포함하는 상기 원료 가스에 수소화 실리콘, 불화 실리콘, 또는 염화 실리콘 중의 하나가 사용되는, 반도체 영역의 형성 방법.
  9. 제 1 항에 있어서,
    상기 도전층과 상기 결정성 반도체 영역을 각각 포함하는 반사 방지막 또는 광전 변환층을 형성하는 단계를 더 포함하는, 반도체 영역의 형성 방법.
  10. 반응실에 도전층을 갖는 기판을 배치하는 단계와;
    실리콘을 포함하는 원료 가스를 사용하여 LPCVD법(low pressure chemical vapor-phase deposition method)에 의하여 상기 도전층 위에 실리콘 위스커를 포함하는 결정성 반도체 영역을 형성하는 단계와;
    상기 실리콘 위스커를 성장시키기 위하여 상기 결정성 반도체 영역에 가열 처리를 행하는 단계와;
    상기 도전층과 상기 결정성 반도체 영역을 포함하는 전극을 형성하는 단계를 포함하는, 축전 장치의 제작 방법.
  11. 제 10 항에 있어서,
    상기 결정성 반도체 영역을 형성하기 위하여 사용되는 원료 가스의 공급이 정지된 후에 상기 가열 처리를 행하는, 축전 장치의 제작 방법.
  12. 제 10 항에 있어서,
    상기 도전층은 실리콘과 반응하여 실리사이드를 형성하는 금속으로 형성되는, 축전 장치의 제작 방법.
  13. 제 10 항에 있어서,
    상기 도전층은 지르코늄, 티타늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 코발트, 및 니켈 중의 하나를 포함하는, 축전 장치의 제작 방법.
  14. 제 10 항에 있어서,
    상기 도전층의 적어도 일부에 실리콘을 확산시킴으로써 혼합층이 형성되는, 축전 장치의 제작 방법.
  15. 제 10 항에 있어서,
    상기 LPCVD법은 550℃보다 높은 온도에서 행해지는, 축전 장치의 제작 방법.
  16. 제 10 항에 있어서,
    상기 가열 처리는 550℃보다 높은 온도에서 행해지는, 축전 장치의 제작 방법.
  17. 제 10 항에 있어서,
    상기 LPCVD법에 있어서 실리콘을 포함하는 상기 원료 가스에 수소화 실리콘, 불화 실리콘, 또는 염화 실리콘 중의 하나가 사용되는, 축전 장치의 제작 방법.
  18. 제 10 항에 있어서,
    상기 결정성 반도체 영역은 상기 전극의 활성층을 형성하고,
    상기 도전층은 상기 전극의 집전체를 형성하는, 축전 장치의 제작 방법.

KR1020110063699A 2010-06-30 2011-06-29 반도체 영역의 형성 방법 및 축전 장치의 제작 방법 KR101833546B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-150098 2010-06-30
JP2010150098 2010-06-30

Publications (2)

Publication Number Publication Date
KR20120002472A true KR20120002472A (ko) 2012-01-05
KR101833546B1 KR101833546B1 (ko) 2018-02-28

Family

ID=45400022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110063699A KR101833546B1 (ko) 2010-06-30 2011-06-29 반도체 영역의 형성 방법 및 축전 장치의 제작 방법

Country Status (3)

Country Link
US (1) US8846530B2 (ko)
JP (2) JP2012031513A (ko)
KR (1) KR101833546B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136028A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
KR101838627B1 (ko) 2010-05-28 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치 및 그 제작 방법
CN102906907B (zh) 2010-06-02 2015-09-02 株式会社半导体能源研究所 蓄电装置及其制造方法
WO2012002136A1 (en) 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of power storage device
US9543577B2 (en) 2010-12-16 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Active material, electrode including the active material and manufacturing method thereof, and secondary battery
JP6035054B2 (ja) 2011-06-24 2016-11-30 株式会社半導体エネルギー研究所 蓄電装置の電極の作製方法
KR20130006301A (ko) 2011-07-08 2013-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 실리콘막의 제작 방법 및 축전 장치의 제작 방법
US8814956B2 (en) 2011-07-14 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Power storage device, electrode, and manufacturing method thereof
WO2013027561A1 (en) 2011-08-19 2013-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing graphene-coated object, negative electrode of secondary battery including graphene-coated object, and secondary battery including the negative electrode
JP6025284B2 (ja) 2011-08-19 2016-11-16 株式会社半導体エネルギー研究所 蓄電装置用の電極及び蓄電装置
KR20130024769A (ko) 2011-08-30 2013-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
JP6000017B2 (ja) 2011-08-31 2016-09-28 株式会社半導体エネルギー研究所 蓄電装置及びその作製方法
JP6034621B2 (ja) 2011-09-02 2016-11-30 株式会社半導体エネルギー研究所 蓄電装置の電極および蓄電装置
JP6050106B2 (ja) 2011-12-21 2016-12-21 株式会社半導体エネルギー研究所 非水二次電池用シリコン負極の製造方法
KR102460298B1 (ko) 2013-04-19 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지 및 그 제작 방법
DE102016103447A1 (de) * 2016-02-26 2017-08-31 Epcos Ag Filterbauelement und Verwendung eines Filterbauelements

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1198900A (en) 1967-10-25 1970-07-15 Hitachi Ltd Planar Transistor and Method of Making the Same
US4155781A (en) 1976-09-03 1979-05-22 Siemens Aktiengesellschaft Method of manufacturing solar cells, utilizing single-crystal whisker growth
US5338625A (en) 1992-07-29 1994-08-16 Martin Marietta Energy Systems, Inc. Thin film battery and method for making same
JPH0888189A (ja) * 1994-09-16 1996-04-02 Sanyo Electric Co Ltd 薄膜多結晶半導体及びその製造方法並びに光起電力装置及びその製造方法
RU2099808C1 (ru) 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
JP2002083594A (ja) 1999-10-22 2002-03-22 Sanyo Electric Co Ltd リチウム電池用電極並びにこれを用いたリチウム電池及びリチウム二次電池
EP1244163A4 (en) 1999-10-22 2007-10-31 Sanyo Electric Co ELECTRODE FOR LITHIUM ACCUMULATOR AND LITHIUM ACCUMULATOR
AU7951100A (en) 1999-10-22 2001-04-30 Sanyo Electric Co., Ltd. Electrode for lithium secondary cell and lithium secondary cell
KR100500344B1 (ko) 1999-10-22 2005-07-12 산요덴키가부시키가이샤 리튬 전지용 전극 및 리튬 2차전지
AU7951300A (en) 1999-10-22 2001-04-30 Sanyo Electric Co., Ltd. Method for producing material for electrode for lithium cell
AU7951000A (en) 1999-10-22 2001-05-08 Sanyo Electric Co., Ltd. Electrode for lithium cell and lithium secondary cell
KR100487458B1 (ko) 1999-10-22 2005-05-06 산요덴키가부시키가이샤 리튬 2차 전지용 전극의 제조 방법
JP2001210315A (ja) 2000-01-25 2001-08-03 Sanyo Electric Co Ltd リチウム二次電池用電極及びこれを用いたリチウム二次電池
JP2002141528A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 光電変換装置
US6844113B2 (en) 2001-04-13 2005-01-18 Sanyo Electric Co., Ltd. Electrode for lithium secondary battery and method for producing the same
JP2003246700A (ja) 2002-02-22 2003-09-02 Japan Science & Technology Corp シリコンナノニードルの製法
JP4140765B2 (ja) 2002-09-19 2008-08-27 コバレントマテリアル株式会社 針状シリコン結晶およびその製造方法
US7015496B2 (en) 2002-12-27 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Field emission device and manufacturing method thereof
JP2004281317A (ja) 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 非水電解質二次電池用電極材料とその製造方法、ならびにそれを用いた非水電解質二次電池
US20070292339A1 (en) * 2004-03-23 2007-12-20 Kanazawa R And D Ltd. Iron Oxide Whisker of High Aspect Ratio, Titanium Oxide Whisker of High Aspect Ratio, Structure Containing These and Process for Producing Them
US9614214B2 (en) 2004-12-16 2017-04-04 Lg Chem, Ltd. Method for improvement of performance of si thin film anode for lithium rechargeable battery
KR100677771B1 (ko) * 2005-03-31 2007-02-02 주식회사 하이닉스반도체 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
KR101049683B1 (ko) 2006-02-14 2011-07-14 파나소닉 주식회사 비수전해질 이차전지용 전극과 그 제조 방법 및 비수전해질 이차전지용 전극을 갖춘 비수 전해질 이차전지
JP2008244306A (ja) * 2007-03-28 2008-10-09 Nec Electronics Corp 半導体装置およびその製造方法
KR100898293B1 (ko) 2007-11-27 2009-05-18 삼성에스디아이 주식회사 리튬 이차 전지용 음극 활물질 및 이의 제조 방법
US20090317726A1 (en) 2008-04-08 2009-12-24 Sony Corporation Anode and secondary battery
US8927156B2 (en) 2009-02-19 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Power storage device
JP2010262752A (ja) 2009-04-30 2010-11-18 Furukawa Electric Co Ltd:The リチウムイオン二次電池用の負極、それを用いたリチウムイオン二次電池、リチウムイオン二次電池用の負極の製造方法
US9061902B2 (en) 2009-12-18 2015-06-23 The Board Of Trustees Of The Leland Stanford Junior University Crystalline-amorphous nanowires for battery electrodes
WO2011136028A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
US20110294005A1 (en) 2010-05-28 2011-12-01 Semiconductor Energy Laboratory Co., Ltd. Power storage device, electrode, and electric device
KR101941142B1 (ko) 2010-06-01 2019-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전장치 및 그 제작 방법
CN102906907B (zh) 2010-06-02 2015-09-02 株式会社半导体能源研究所 蓄电装置及其制造方法
US20120003383A1 (en) 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of energy storage device
JP6035054B2 (ja) 2011-06-24 2016-11-30 株式会社半導体エネルギー研究所 蓄電装置の電極の作製方法

Also Published As

Publication number Publication date
KR101833546B1 (ko) 2018-02-28
US8846530B2 (en) 2014-09-30
JP2015165506A (ja) 2015-09-17
US20120003807A1 (en) 2012-01-05
JP5987084B2 (ja) 2016-09-06
JP2012031513A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101833546B1 (ko) 반도체 영역의 형성 방법 및 축전 장치의 제작 방법
JP6208786B2 (ja) 蓄電装置の作製方法
KR101910452B1 (ko) 축전 장치 및 그 제조 방법
JP5663414B2 (ja) 蓄電装置の作製方法
US9960225B2 (en) Manufacturing method of power storage device
KR101813574B1 (ko) 축전 장치 및 그 제작 방법
US8835048B2 (en) Power storage device
JP5806097B2 (ja) 蓄電装置
JP5883971B2 (ja) 蓄電装置の作製方法
KR20130025824A (ko) 전극의 제작 방법 및 축전 장치
JP2017174829A (ja) 活物質層の作製方法
JP6167147B2 (ja) リチウムイオン二次電池の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant