KR20110139648A - 고체 촬상 장치, 전자 기기 - Google Patents

고체 촬상 장치, 전자 기기 Download PDF

Info

Publication number
KR20110139648A
KR20110139648A KR1020110058387A KR20110058387A KR20110139648A KR 20110139648 A KR20110139648 A KR 20110139648A KR 1020110058387 A KR1020110058387 A KR 1020110058387A KR 20110058387 A KR20110058387 A KR 20110058387A KR 20110139648 A KR20110139648 A KR 20110139648A
Authority
KR
South Korea
Prior art keywords
image sensor
signal processing
sensor chip
chip
region
Prior art date
Application number
KR1020110058387A
Other languages
English (en)
Inventor
케이지 사사노
히로아키 타나카
히로키 하기와라
유키 츠지
츠요시 와타나베
코지 츠치야
켄조 타나카
타카야 와다
히로카즈 요시다
노보루 카와바타
히로노리 요코야마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110139648A publication Critical patent/KR20110139648A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

본 발명의 고체 촬상 장치는, 기판과, 상기 기판상에 마련된 이미지 센서 영역과, 상기 기판상에 마련되고 상기 이미지 센서 영역으로부터의 출력을 처리하는 신호 처리 회로와, 상기 이미지 센서 영역과 상기 신호 처리 회로 사이에 위치하는 저열 전도 영역을 포함하고, 상기 저열 전도 영역은 기판보다도 열 전도율이 더 낮은 것을 특징으로 한다.

Description

고체 촬상 장치, 전자 기기{SOLID-STATE IMAGING DEVICE AND ELECTRONIC APPARATUS}
본 발명은 고체 촬상 장치 및 전자 기기에 관한 것이다.
디지털 비디오 카메라, 디지털 카메라 등의 전자 기기는 고체 촬상 장치를 포함한다. 고체 촬상 장치는 복수의 화소가 매트릭스 형상으로 배열되어 있는 촬상 영역이 반도체 기판의 면에 마련된 이미지 센서 칩을 포함한다. 예를 들면, CCD(Charge Coupled Device)형이나, CMOS(Complementary Metal Oxicide Semiconductor)형의 이미지 센서 칩을 포함한다.
이미지 센서 칩에서, 복수의 화소의 각각에는 광전변환부가 마련되어 있다. 광전변환부는 예를 들면, 포토 다이오드이고, 외장의 광학계를 통하여 입사하는 광을 수광면에서 수광하여 광전변환함에 의해 신호 전하를 생성한다.
그리고, 고체 촬상 장치에서는 이미지 센서 칩으로부터 출력되는 출력 신호에 관해 신호 처리를 실시한다.
그런데, 고체 촬상 장치는 소형화가 요청되고 있다.
이 때문에, 고체 촬상 장치에서는 이미지 센서 칩과, 출력 신호에 관해 신호 처리를 실시하는 신호 처리 칩의 양자를 단일한 다층 배선 패키지에 실장하는 것이 제안되어 있다(예를 들면, 일본국 특허3417225호 명세서(도 1 등) 참조).
또한, 예시로서 본 발명의 발명자는 본 발명에서 인식하고 극복한 논점을 설명하기 위해 이하의 논의를 포함시켰다. 이와 관련해, 도 24는 고체 촬상 장치의 개략도이다.
도 24에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서의 X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서의 Y1-Y2 부분의 단면을 도시하고 있다.
도 24에 도시하는 바와 같이 고체 촬상 장치는 이미지 센서 칩(100)과, 신호 처리 칩(200)과, 다층 배선 세라믹 패키지(300Z)를 포함한다.
이미지 센서 칩(100)은 예를 들면, CCD이고, 도 24(a)에 도시하는 바와 같이 촬상 영역(PA)에서 촬상이 행하여지도록 구성되어 있다. 촬상 영역(PA)에서는 복수의 화소(도시 생략)가 매트릭스 형상으로 배열되어 있고, 피사체상으로서 입사한 입사광을 수광하여 신호 전하를 생성한다. 이미지 센서 칩(100)에서, 촬상 영역(PA)의 주변에 위치하는 주변 영역(SA)에는 출력 회로가 마련되어 있고, 촬상 영역(PA)으로부터 전송된 신호 전하를 출력 신호로서 출력한다.
신호 처리 칩(200)은 예를 들면, 아날로그 프런트 엔드(AFE) 또는 아날로그 디지털 컨버터(ADC)이고, 이미지 센서 칩(100)으로부터의 출력 신호에 관해, 신호 처리를 실시한다.
다층 배선 세라믹 패키지(300Z)는 도 24(a) 내지 (c)에 도시하는 바와 같이 이미지 센서 칩(100)과, 신호 처리 칩(200)의 양자가 실장되어 있다.
구체적으로는 도 24(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300Z)의 상면측에, 이미지 센서 칩(100)이 설치되어 있다. 다층 배선 세라믹 패키지(300Z)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있고, 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)이 수용되어 있다. 그리고, 이 수용 공간(SP1)의 저면(S12)을 다이 부착면으로 하여, 이미지 센서 칩(100)이 다이 본드재(710)로 실장되어 있다. 도 24(b)에 도시하는 바와 같이 수용 공간(SP1)에는 단(step)이 마련되어 있고, 그 단의 면(S11)과, 저면(S12)에 설치된 이미지 센서 칩(100)의 표면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다.
그리고, 도 24(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300Z)의 상면에는 이 수용 공간(SP1)을 밀폐하도록, 유리판(400)이 밀봉재(740)로 접착되어 있다. 그리고, 다층 배선 세라믹 패키지(300Z)의 상면에서, 이 유리판(400)의 주변 부분에는 개별 부품(500)이 설치되어 있다.
이에 대해, 도 24(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300Z)의 하면측에는 신호 처리 칩(200)이 실장되어 있다. 다층 배선 세라믹 패키지(300Z)의 하면에는 오목형상으로 패인 수용 공간(SP2)이 마련되어 있고, 이 수용 공간(SP2)의 내부에 신호 처리 칩(200)이 수용되어 있다. 그리고, 이 수용 공간(SP2)의 저면(S22)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 도 24(b), (c)에 도시하는 바와 같이 수용 공간(SP2)에는 단이 마련되어 있고, 그 단의 면(S21)과, 저면(S22)에 설치된 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다.
그리고, 도 24(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300Z)의 하면에는 이 수용 공간(SP2)을 매입하도록, 매입층(600)이 마련되어 있다.
또한, 도 24(a)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300Z)의 상단부 및 하단부에서는 외부 리드(310)가 마련되어 있다.
고체 촬상 장치에 있어서, 이미지 센서 칩(100)은 촬상 영역(PA)에서는 전력이 거의 소비되지 않고, 예를 들면, 소스 팔로워 회로를 갖는 출력 회로 등의 주변 회로가 마련된 주변 영역(SA)에서 대부분의 전력이 소비된다. 또한, 고체 촬상 장치에서는 신호 처리 칩(200)보다도 이미지 센서 칩(100)의 쪽이 높은 소비 전력이다.
이 때문에, 고체 촬상 장치에서는 신호 처리 칩(200)이 열원이 되어, 그 신호 처리 칩(200)의 열이 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되고, 그 촬상 영역(PA)의 온도가 상승하고, 암전류 특성이 현저하게 악화하는 경우가 있다.
도 25는 고체 촬상 장치에 있어서, 환경 온도와, 암전류와의 관계를 도시하는 도면이다.
도 25에 도시하는 바와 같이 수℃ 내지 10℃의 온도 상승으로, 암전류의 발생이 약 1.5 내지 3배로 악화하는 것을 알 수 있다.
그리고, 암전류의 발생에 수반하여, 촬상 화상의 화상 품질이 저하되는 경우가 있다.
따라서, 고체 촬상 장치에서는 장치의 소형화와, 촬상 화상의 화상 품질의 향상을 실현하는 것이 곤란하였다.
따라서 본 발명은 장치의 소형화와, 촬상 화상의 화상 품질의 향상을 용이하게 실현 가능한, 고체 촬상 장치, 전자 기기를 제공한다.
본 발명의 고체 촬상 장치는 기판과, 상기 기판상에 마련된 이미지 센서 영역과, 상기 기판상에 마련되고 상기 이미지 센서 영역으로부터의 출력을 처리하는 신호 처리 회로와, 상기 이미지 센서 영역과 상기 신호 처리 회로 사이에 위치하는 저열 전도 영역을 포함하고, 상기 저열 전도 영역은 상기 기판보다도 열 전도율이 더 낮은 것을 특징으로 한다.
본 발명의 고체 촬상 장치는 이미지 센서 칩과, 상기 이미지 센서 칩에 전기 접속된 신호 처리 칩과, 상기 이미지 센서 칩과 상기 신호 처리 칩 사이에 있는 저열 전도 영역을 포함하고, 상기 저열 전도 영역은 상기 신호 처리 칩에 의해 발생된 열로부터 상기 이미지 센서 칩을 단열하는 것을 특징으로 한다.
본 발명의 고체 촬상 장치를 포함하는 전자 장치는, (a) 기판과, (b) 상기 기판상의 이미지 센서 칩과, (c) 상기 이미지 센서 칩으로부터의 출력을 처리하는 신호 처리 회로와, (d) 상기 이미지 센서 칩과 상기 신호 처리 회로 사이에 위치하는 저열 전도 영역과, 상기 고체 촬상 장치를 제어하는 제어부를 구비하고, 상기 저열 전도 영역은 상기 기판보다 열 전도율이 더 낮은 것을 특징으로 한다.
본 발명에 의하면, 장치의 소형화와, 촬상 화상의 화상 품질의 향상을 용이하게 실현 가능한, 고체 촬상 장치, 전자 기기를 제공할 수 있다.
도 1은 본 발명에 관한 실시예 1에서, 카메라의 구성을 도시하는 구성도.
도 2는 본 발명에 관한 실시예 1에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 3은 본 발명에 관한 실시예 1에서, 이미지 센서 칩의 주요부를 도시하는 도면.
도 4는 본 발명에 관한 실시예 1에서, 이미지 센서 칩의 주요부를 도시하는 도면.
도 5는 본 발명에 관한 실시예 1에서, 컬러 필터(CF)를 도시하는 도면.
도 6은 본 발명에 관한 실시예 1의 고체 촬상 장치에서, 전열의 양상을 도시하는 도면.
도 7은 본 발명에 관한 실시예 2에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 8은 본 발명에 관한 실시예 3에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 9는 본 발명에 관한 실시예 4에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 10은 본 발명에 관한 실시예 5에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 11은 본 발명에 관한 실시예 6에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 12는 본 발명에 관한 실시예 7에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 13은 본 발명에 관한 실시예 8에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 14는 본 발명에 관한 실시예 9에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 15는 본 발명에 관한 실시예 9에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 16은 본 발명에 관한 실시예 10에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 17은 본 발명에 관한 실시예 10에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 18은 본 발명에 관한 실시예 11에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 19는 본 발명에 관한 실시예 12에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 20은 본 발명에 관한 실시예 13에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 21은 본 발명에 관한 실시예 14에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 22는 본 발명에 관한 실시예 15에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 23은 본 발명에 관한 실시예 16에서, 고체 촬상 장치의 구성을 도시하는 도면.
도 24는 고체 촬상 장치의 개략을 도시하는 도면.
도 25는 고체 촬상 장치에서, 환경 온도와, 암전류와의 관계를 도시하는 도면.
이하에, 본 발명의 원리를 실시하는 장치 및 구성(이하, 실시예라고 함)이 설명될 것이다. 설명은 하기한 순서로 행한다.
1. 실시예 1(패키지 상면측에 오목부를 마련하는 경우)
2. 실시예 2(패키지 하면측에 오목부를 마련하는 경우)
3. 실시예 3(패키지 상면측 및 하면측의 양자에 오목부를 마련하는 경우)
4. 실시예 4(패키지에 관통구멍을 마련하는 경우)
5. 실시예 5(패키지의 관통구멍이 상부와 하부에서 폭이 다른 경우)
6. 실시예 6(패키지에 중공부를 마련하는 경우)
7. 실시예 7(다른 단에 CCD와 AFE를 수용하는경우)
8. 실시예 8(중간판을 이용하여 CCD가 설치되는 경우)
9. 실시예 9(코너 부분에만 CCD가 설치되는 경우)
10. 실시예 10(스페이서를 이용하여 CCD가 설치되는 경우)
11. 실시예 11(AFE상에 CCD가 베어 실장(bare-mount)되는 경우)
12. 실시예 12(AFE상에 CCD가 베어 실장되는 경우)
13. 실시예 13(AFE상에 CCD가 베어 실장되는 경우)
14. 실시예 14(AFE상에 CCD가 베어 실장되는 경우)
15. 실시예 15(AFE상에 CCD가 베어 실장되는 경우)
16. 실시예 16(AFE상에 CCD가 베어 실장되는 경우)
17. 기타
<1. 실시예 1>
[A] 장치 구성
[A-1] 카메라의 주요부 구성
도 1은 본 발명에 관한 실시예 1에서, 카메라(40)의 구성을 도시하는 구성도이다.
도 1에 도시하는 바와 같이 카메라(40)는 고체 촬상 장치(1)와, 광학계(42)와, 제어부(43)를 갖는다. 각 부분에 관해, 순차적으로, 설명한다.
고체 촬상 장치(1)는 광학계(42)를 통하여 입사하는 입사광(H)을 촬상면에서 수광하여 광전변환함으로써 신호 전하를 생성한다. 그 후, 신호 처리를 실시하여 디지털 신호를 생성하여 출력한다.
광학계(42)는 결상 렌즈나 조리개 등의 광학 부재를 포함하고, 입사하는 피사체상에 의한 광을, 고체 촬상 장치(1)의 촬상면에 집광하도록 배치되어 있다.
제어부(43)는 각종의 제어 신호를 고체 촬상 장치(1)에 출력하고, 고체 촬상 장치(1)를 제어하여 구동시킨다.
[A-2] 고체 촬상 장치의 주요부 구성
고체 촬상 장치(1)의 전체 구성에 관해 설명한다.
도 2는 본 발명에 관한 실시예 1에서, 고체 촬상 장치(1)의 구성을 도시하는 도면이다.
도 2에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 2에 도시하는 바와 같이 고체 촬상 장치(1)는 이미지 센서 칩(100)과, 신호 처리 칩(200)과, 다층 배선 세라믹 패키지(300)와, 저열 전도층(901)을 포함한다.
고체 촬상 장치(1)를 구성한 각 부분에 관해, 순차적으로, 설명한다.
(a) 이미지 센서 칩(100)
이미지 센서 칩(100)은 도 2에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)에 실장되어 있다.
이미지 센서 칩(100)은 도 2(a)에 도시하는 바와 같이 촬상 영역(PA)과, 주변 영역(SA)이 면에 마련되어 있다.
이미지 센서 칩(100)에서는 촬상 영역(PA)에서 피사체상으로서 입사하는 입사광을 수광하여 신호 전하를 생성한다. 그리고, 촬상 영역(PA)에서는 복수의 화소(도시 생략)가 매트릭스 형상으로 배열되어 있고, 촬상 영역(PA)의 주변에 위치하는 주변 영역(SA)에 마련된 출력 회로(도시 생략)가 촬상 영역(PA)으로부터 전송된 신호 전하를 출력 신호로서 출력한다.
이미지 센서 칩(100)은 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면측에 설치되어 있다.
여기서는 이미지 센서 칩(100)은 다층 배선 세라믹 패키지(300)의 상면에서 오목형상으로 패인 수용 공간(SP1)의 내부에 수용되어 있다. 그리고, 이 수용 공간(SP1)의 면(S12)을 다이 부착면으로 하여, 이미지 센서 칩(100)이 다이 본드재(710)로 실장되어 있다. 도 2(b)에 도시하는 바와 같이 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 면(S11)과, 이미지 센서 칩(100)의 표면의 사이에, 와이어(810)가 마련되어, 양자가 전기적으로 접속되어 있다.
도 3, 도 4는 본 발명에 관한 실시예 1에서, 이미지 센서 칩(100)의 주요부를 도시하는 도면이다. 도 3에서는 상면을 모식적으로 도시하고 있다. 도 4에서는 도 3의 X1a-X2a 부분의 단면을 도시하고 있다.
도 3에 도시하는 바와 같이 이미지 센서 칩(100)은 예를 들면, 인터라인 방식의 CCD형 고체 촬상 소자이다. 이미지 센서 칩(100)은 반도체 기판(11)을 가지며, 이 반도체 기판(11)의 면에, 촬상 영역(PA)과, 주변 영역(SA)이 마련되어 있다.
도 3에 도시하는 바와 같이 촬상 영역(PA)에서는 화소(P)와 전하 판독부(RO)와 수직 전송 레지스터부(VT)와 소자 분리부(SS)가 마련되어 있다. 이에 대해, 주변 영역(SA)에서는 수평 전송 레지스터부(HT)와, 출력부(OUT)가 마련되어 있다.
(a-1) 화소(P)
화소(P)는 도 3에 도시하는 바와 같이 촬상 영역(PA)에 복수가 마련되어 있고, 각각이 수평 방향(x)과 수직 방향(y)에서, 매트릭스 형상으로 나열하도록 배치되어 있다.
도 4에 도시하는 바와 같이 화소(P)의 각각에는 포토 다이오드(21)가 마련되어 있다. 포토 다이오드(21)는 수광면(JS)에서, 입사광(H)을 수광하여 광전변환을 행함에 의해, 신호 전하를 생성하도록 구성되어 있다.
구체적으로는 포토 다이오드(21)는 반도체 기판(11)의 내부에서 표면측에 위치하는 부분에 마련되어 있다. 도시를 생략하고 있지만, 포토 다이오드(21)는 예를 들면, 반도체 기판(11) 내에 형성한 p형 반도체웰 영역(p)(도시 생략)상에, n형 반도체 영역(n)(도시 생략)과 p형 반도체 영역(p+)(도시 생략)이 순차적으로 형성됨에 의해 구성된다. n형 반도체 영역(n)은 신호 전하 축적 영역으로서 기능한다. 그리고, p형 반도체 영역(p+)은 정공 축적 영역으로서 기능하고, 신호 전하 축적 영역인 n형 반도체 영역(n)에서, 암전류가 생기는 것을 억제하도록 구성되어 있다.
포토 다이오드(21)상에서는 도 4에 도시하는 바와 같이 컬러 필터(CF)와, 온 칩 렌즈(ML)가 평탄화막(HT)상에 마련되어 있다.
컬러 필터(CF)는 피사체상에 의한 입사광을 착색하여, 반도체 기판(11)의 수광면(JS)에 투과하도록 구성되어 있다.
도 5는 본 발명에 관한 실시예 1에서, 컬러 필터(CF)를 도시하는 도면이다. 도 5에서는 컬러 필터(CF)의 상면을 도시하고 있다.
도 5에 도시하는 바와 같이 컬러 필터(CF)는 레드 필터층(CFR)과, 그린 필터층(CFG)과, 블루 필터층(CFB)을 포함한다. 레드 필터층(CFR)과, 그린 필터층(CFG)과, 블루 필터층(CFB)의 각각은 인접하여 있고, 어느 하나가, 복수의 화소(P)의 각각에 대응하여 마련되어 있다.
여기서는 도 5에 도시하는 바와 같이 레드 필터층(CFR)과, 그린 필터층(CFG)과, 블루 필터층(CFB)의 각각이 베이어 배열(BH)로 나열하도록 배치되어 있다. 즉, 복수의 그린 필터층(CFG)이 체크무늬형상이 되도록, 대각 방향으로 나열 배치되어 있다. 그리고, 레드 필터층(CFR)과 블루 필터층(CFB)이 복수의 그린 필터층(CFG)에서, 대각 방향으로 나열하도록 배치되어 있다.
온 칩 렌즈(ML)는 도 4에 도시하는 바와 같이 컬러 필터(CF)의 상면에서, 화소(P)에 대응하도록 복수로 배치되어 있다. 이 온 칩 렌즈(ML)는 수광면(JS)의 상방에서, 중심이 언저리보다도 두껍게 형성된 볼록형 렌즈이고, 입사광(H)을 포토 다이오드(21)의 수광면(JS)에 집광하도록 구성되어 있다.
화소(P)에서, 포토 다이오드(21)는 상방부터, 이들의 각 부분을, 순차로, 통하여 입사한 입사광(H)을, 수광면(JS)에서 수광한다.
(a-2) 전하 판독부(RO), 수직 전송 레지스터부(VT), 소자 분리부(SS)
전하 판독부(RO)는 도 3에 도시하는 바와 같이 촬상 영역(PA)에서, 복수의 화소(P)에 대응하도록 복수가 마련되어 있고, 그 화소(P)가 생성한 신호 전하를 수직 전송 레지스터부(VT)에 판독한다.
도 4에 도시하는 바와 같이 전하 판독부(RO)에서는 전하 판독 채널 영역(22R)이 마련되어 있고, 포토 다이오드(21)에서 생성된 신호 전하를 판독하도록 구성되어 있다.
구체적으로는 전하 판독 채널 영역(22R)은 도 4에 도시하는 바와 같이 반도체 기판(11)의 내부의 표면측에 위치하는 부분에서, 포토 다이오드(21)에 인접하도록 마련되어 있다.
여기서는 전하 판독 채널 영역(22R)은 수평 방향(x)에서 포토 다이오드(21)의 좌측에 배치되어 있다. 예를 들면, 전하 판독 채널 영역(22R)은 p형 반도체 영역으로서 구성되어 있다.
수직 전송 레지스터부(VT)는 도 3에 도시하는 바와 같이 촬상 영역(PA)에서, 수직 방향(y)으로 나열하는 복수의 화소(P)에 대응하도록, 수직 방향(y)으로 연재되어 있다. 또한, 수직 전송 레지스터부(VT)는 수직 방향(y)으로 복수가 나열하는 화소(P)의 열의 사이에 배치되어 있다. 수직 전송 레지스터부(VT)는 복수가 촬상 영역(PA)에 마련되어 있고, 복수의 수직 전송 레지스터부(VT)가, 수평 방향(x)으로 나열하는 복수의 화소(P)의 각각에 대응하도록, 수평 방향(x)으로 나열하여 있다. 이 수직 전송 레지스터부(VT)는 이른바 수직 전송 CCD이고, 전하 판독부(RO)를 통하여, 화소(P)로부터 판독된 신호 전하를 수직 방향(y)으로 순차적으로 전송한다. 예를 들면, 수직 전송 레지스터부(VT)에서는 4상 구동으로, 신호 전하의 전송이 실시된다.
도 4에 도시하는 바와 같이 수직 전송 레지스터부(VT)에는 전하 전송 채널 영역(23V)이 마련되어 있다. 전하 전송 채널 영역(23V)은 전하 판독부(RO)에 의해 포토 다이오드(21)로부터 판독된 신호 전하를 전하 전송 채널 영역(23V)에서 전송하도록 구성되어 있다.
구체적으로는 전하 전송 채널 영역(23V)은 도 4에 도시하는 바와 같이 반도체 기판(11)의 내부의 표면측에 위치하는 부분에서, 전하 판독 채널 영역(22R)에 인접하여 마련되어 있다.
여기서는 전하 전송 채널 영역(23V)은 수평 방향(x)에서 전하 판독 채널 영역(22R)의 좌측에 배치되어 있다. 예를 들면, 전하 전송 채널 영역(23V)은 반도체 기판(11)의 내부의 p형 반도체웰 영역(p)(도시 생략)상에, n형 반도체 영역(n)(도시 생략)을 마련함에 의해 구성되어 있다.
소자 분리부(SS)는 도 3에 도시하는 바와 같이 복수의 화소(P)의 주위에서, 각 화소(P)의 사이를 분리하도록 마련되어 있다.
도 4에 도시하는 바와 같이 소자 분리부(SS)에서는 채널 스토퍼 영역(24S)이 마련되어 있다.
구체적으로는 채널 스토퍼 영역(24S)은 도 4에 도시하는 바와 같이 반도체 기판(11)의 내부의 표면측에 위치하는 부분에 마련되어 있다.
여기서는 채널 스토퍼 영역(24S)은 수평 방향(x)에서 전하 전송 채널 영역(23V)과, 옆의 열에 배치된 포토 다이오드(21)의 사이에 개재하도록 마련되어 있다. 수직 방향(y)에서의 단면에 관해서는 도시하고 있지 않지만, 상술한 채널 스토퍼 영역(24S)이 수직 방향(y)으로 나열하는 2개의 포토 다이오드(21)의 사이에 마련되어 있다.
상기한 채널 스토퍼 영역(24S)은 예를 들면, 반도체 기판(11)의 내부의 p형 반도체웰 영역(p)(도시 생략)상에, p형 반도체 영역(p+)(도시 생략)을 마련함에 의해 구성되어 있고, 전위 장벽을 형성하여 신호 전하의 유출입을 방지하고 있다.
전하 판독부(RO), 수직 전송 레지스터부(VT), 소자 분리부(SS)에서는 도 4에 도시하는 바와 같이 전송 전극(31T)이 마련되어 있다.
여기서는 전송 전극(31T)은 도 3에 도시하는 바와 같이 반도체 기판(11)의 상면에서, 게이트 절연막(도시 생략)을 통하여, 전하 판독 채널 영역(22R)과 전하 전송 채널 영역(23V)에 대면하도록 마련되어 있다.
전송 전극(31T)은 전하 판독부(RO)에서 포토 다이오드(21)에서 생성된 신호 전하를 판독하는 전하 판독 전극으로서 기능하도록 구성되어 있다. 이 밖에, 전송 전극(31T)은 수직 전송 레지스터부(VT)에서, 판독된 신호 전하를 수직 방향(y)으로 전송하는 수직 전송 전극으로서 기능하도록 구성되어 있다. 도시하고 있지 않지만, 전송 전극(31T)은 수직 방향(y)에서 복수가 나열하여 배치되어 있고, 그 수직 방향(y)으로 나열한 전송 전극에, 예를 들면, 4상의 구동 펄스 신호를 차례로 공급함에 의해, 신호 전하의 전송이 실시된다.
예를 들면, 전송 전극(31T)은 폴리실리콘 등의 도전 재료를 이용하여 형성되어 있고, 예를 들면, 실리콘 산화막에 의해 형성된 게이트 절연막(도시 생략)상에 마련되어 있다.
전송 전극(31T)의 상면에는 반사 방지막(322)이 마련되어 있다. 그리고, 전송 전극(31T)은 절연막(ZZ)을 통하여, 차광막(60)으로 피복되어 있다.
(a-3) 수평 전송 레지스터부(HT)
수평 전송 레지스터부(HT)는 도 3에 도시하는 바와 같이 촬상 영역(PA)의 하단부에 배치되어 있다. 수평 전송 레지스터부(HT)는 수평 방향(x)으로 연재되어 있고, 복수의 수직 전송 레지스터부(VT)의 각각이 수직 방향(y)으로 전송한 신호 전하를 수평 방향(x)으로, 순차적으로, 전송한다. 즉, 수평 전송 레지스터부(HT)는 이른바 수평 전송 CCD이고, 예를 들면, 2상의 구동 펄스 신호에 의해 구동되어, 1수평 라인(1행의 화소)마다 전송된 신호 전하의 전송을 실시한다.
(a-4) 출력부(OUT)에 관해
출력부(OUT)는 도 3에 도시하는 바와 같이 수평 전송 레지스터부(HT)의 좌단부에 마련되어 있다. 출력부(OUT)는 예를 들면, 소스 팔로워 회로를 갖고 있고, 수평 전송 레지스터부(HT)에 의해 수평 전송된 신호 전하를 전압으로 변환하고, 아날로그 신호로서 출력한다.
(b) 신호 처리 칩(200)에 관해
신호 처리 칩(200)은 도 2에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)에 실장되어 있다.
여기서는 도 2(b), (c)에 도시하는 바와 같이 신호 처리 칩(200)은 다층 배선 세라믹 패키지(300)에서, 이미지 센서 칩(100)이 배치된 상면측과는 반대측의 하면측에 배치되어 있다. 신호 처리 칩(200)은 이미지 센서 칩(100)의 촬상 영역(PA)에 대면하도록 배치되어 있다.
구체적으로는 신호 처리 칩(200)은 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 하면에서, 오목형상으로 패인 수용 공간(SP2)의 내부에 수용되어 있다. 그리고, 이 수용 공간(SP2)의 저면(S22)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 도 2(b), (c)에 도시하는 바와 같이 수용 공간(SP2)에는 단이 마련되어 있고, 그 단의 면(S21)과, 저면(S22)에 설치된 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다.
신호 처리 칩(200)은 반도체 소자(도시 생략)가 반도체 기판(도시 생략)에 마련되어 있음과 함께, 그 반도체 소자에 전기적으로 접속되는 배선(도시 생략)을 포함하는 다층 배선층(도시 생략)이, 그 반도체 기판(도시 생략)에 마련되어 있다. 그리고, 신호 처리 칩(200)은 그 반도체 기판에 마련된 반도체 소자를 이용하여, 이미지 센서 칩(100)으로부터 출력된 출력 신호에 관해 신호 처리를 실시한다. 신호 처리 칩(200)은 예를 들면, 아날로그 프런트 엔드(AFE)나 아날로그 디지털 컨버터(ADC)이고, 이미지 센서 칩(100)으로부터 아날로그 신호로서 출력된 출력 신호를 디지털 신호로서 출력한다.
(c) 다층 배선 세라믹 패키지(300)에 관해
다층 배선 세라믹 패키지(300)는 도 2에 도시하는 바와 같이 이미지 센서 칩(100)과, 신호 처리 칩(200)의 양자가 실장되어 있다.
여기서는 다층 배선 세라믹 패키지(300)는 실리콘 등의 세라믹 기판(도시 생략)에, 다층 배선층(도시 생략)이 마련되어 있다. 즉, 다층 배선 세라믹 패키지(300)에서는 세라믹 기판(도시 생략)에, 복수의 배선(도시 생략)이 층간 절연막(도시 생략)을 통하여 다층 구조로 형성되어 있다. 그리고, 다층 배선 세라믹 패키지(300)는 이미지 센서 칩(100)과 신호 처리 칩(200)을 수용하고 있고, 양자를 배선(도시 생략)으로 전기적으로 접속하고 있다.
본 실시예에서는 다층 배선 세라믹 패키지(300)의 상면과 하면의 각각에서, 이미지 센서 칩(100)과 신호 처리 칩(200)을 수용하고 있다. 그리고, 예를 들면, 세라믹 기판(도시 생략)의 양면에 마련된 다층 배선층(도시 생략)의 각각에, 이미지 센서 칩(100)과 신호 처리 칩(200)이 전기적으로 접속됨과 함께, 양자의 사이가 전기적으로 접속되어 있다. 이미지 센서 칩(100)과 신호 처리 칩(200)의 각각은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판(도시 생략) 외에, 저열 전도층(901)을 끼우도록 배치되어 있다.
구체적으로는 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)에서는 상면측에 이미지 센서 칩(100)이 설치되어 있다. 다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있고, 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)이 수용되어 있다. 그리고, 이 수용 공간(SP1)의 면(S12)을 다이 부착면으로 하여, 이미지 센서 칩(100)이 다이 본드재(710)로 실장되어 있다. 예를 들면, 열경화성 접착재(예를 들면, 은 페이스트)를 다이 본드재(710)로서 이용하여, 이미지 센서 칩(100)을 고정하고 있다.
또한, 도 2(b)에 도시하는 바와 같이 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 면(S11)과, 이미지 센서 칩(100)의 표면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(810)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(배선)(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접합되어 있다.
그리고, 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 이 수용 공간(SP1)을 밀폐하도록, 투명한 유리판(400)이 밀봉재(740)로 접착되어 있다.
이와 함께, 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300Z)의 상면에서, 이 유리판(400)의 주변 부분에는 개별 부품(500)이 설치되어 있다. 예를 들면, 트랜지스터, 저항, 콘덴서 등의 부품이 개별 부품(500)으로서 설치되어 있다.
이에 대해, 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)는 하면측에 신호 처리 칩(200)이 실장되어 있다. 다층 배선 세라믹 패키지(300)의 하면에는 오목형상으로 패인 수용 공간(SP2)이 마련되어 있고, 이 수용 공간(SP2)의 내부에 신호 처리 칩(200)이 수용되어 있다. 그리고, 이 수용 공간(SP2)의 면(S22)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 예를 들면, 열경화성 접착재를 다이 본드재(720)로서 이용하여, 신호 처리 칩(200)을 고정하고 있다.
또한, 도 2(b), (c)에 도시하는 바와 같이 수용 공간(SP2)에는 단이 마련되어 있고, 그 단의 면(S21)과, 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(820)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 신호 처리 칩(200)이 전기적으로 접합되어 있다.
그리고, 도 2(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 하면에는 이 수용 공간(SP2)을 매입하도록, 매입층(600)이 마련되어 있다. 예를 들면, 열경화형이나 자외선 경화형의 수지를 수용 공간(SP2)에 매입함으로써, 매입층(600)을 마련하고 있다.
또한, 도 2(a)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상단부 및 하단부에서는 외부 리드(310)가 마련되어 있다. 외부 리드(310)는 다층 배선 세라믹 패키지(300) 내부의 다층 배선을 통하여, 적절히, 이너 리드에 전기적으로 접속되어 있다.
(d) 저열 전도층(901)에 관해
저열 전도층(901)은 도 2(b), (c)에 도시하는 바와 같이 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에서 개재하도록 마련되어 있다. 저열 전도층(901)은 이미지 센서 칩(100)의 촬상 영역(PA)에서, 입사광이 입사하는 상면과는 반대측의 하면측에 마련되어 있다.
구체적으로는 도 2(b), (c)에 도시하는 바와 같이 저열 전도층(901)은 다층 배선 세라믹 패키지(300)의 상면측에 형성되어 있다. 여기서는 저열 전도층(901)은 다층 배선 세라믹 패키지(300)의 상면에 마련된 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)이 실장된 면(S12)중, 촬상 영역(PA)에 대응하는 부분에 형성되어 있다. 저열 전도층(901)은 이미지 센서 칩(100)의 촬상 영역(PA)의 전면(entire surface)에 대면하도록 마련되어 있다. 즉, 이미지 센서 칩(100)은 주변 영역(SA)에서, 다이 부착면인 면(S12)에 접착되어 있고, 저열 전도층(901)은 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)의 사이에 개재하고 있다.
저열 전도층(901)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이다. 저열 전도층(901)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
저열 전도층(901)은 도 2(b), (c)에 도시하는 바와 같이 예를 들면, 공기층이다. 수용 공간(SP1)에서 이미지 센서 칩(100)이 설치된 면(S12)에 오목형상으로 마련된 트렌치 부분이 저열 전도층(901)으로서 형성되어 있다. 저열 전도층(901)은 예를 들면, 0.2 내지 0.3㎜의 두께가 되도록 형성되어 있다.
또한, 저열 전도층(901)으로서는 공기층 외에, 에폭시 수지 등의 유기 재료를 이용하여 형성하여도 좋다.
[B] 동작
도 6은 본 발명에 관한 실시예 1의 고체 촬상 장치(1)에서, 전열(heat transmission)의 양상을 확대하여 모식적으로 도시하는 도면이다.
도 6에서, (a)는 본 실시예의 경우와 달리, 저열 전도층(901)을 마련하지 않은 케이스를 도시하고 있다. 구체적으로는 다층 배선 세라믹 패키지(300)에서는 세라믹 기판(30)의 상면 및 하면에 다층 배선층(31, 32)이 마련되어 있다. 그리고, 세라믹 기판(30)의 상면 및 하면이 노출하도록, 수용 공간(SP1, SP2)이 마련되어 있고, 각 수용 공간(SP1, SP2)에 이미지 센서 칩(100)과 신호 처리 칩(200)이 실장된 경우를 예시하고 있다. 즉, 이미지 센서 칩(100)과 신호 처리 칩(200)이 세라믹 기판(30)만을 끼우고, (b)와 같이 저열 전도층(901)을 끼우지 않은 케이스를 나타내고 있다. 이 밖에, 다층 배선층(31, 32)에 포함되는 배선 사이를 전기적으로 접속하는 도전체(도시 생략)가, 별도, 마련되어 있다.
이에 대해, 도 6(b)는 본 실시예의 경우로서, 저열 전도층(901)을 마련한 케이스를 도시하고 있다. 구체적으로는 도 6(a)의 경우 외에, 세라믹 기판(30)의 상면에 트렌치가 형성되어 있고, 그 트렌치 부분의 공기층이 저열 전도층(901)으로서 형성된 경우를 예시하고 있다. 즉, 이미지 센서 칩(100)과 신호 처리 칩(200)이 세라믹 기판(30) 외에, 저열 전도층(901)을 끼우는 케이스를 나타내고 있다.
이미지 센서 칩(100)은 신호 처리 칩(200)보다도 소비 전력이 낮다. 이미지 센서 칩(100)에서는 주변 영역(SA)에 마련된 출력 회로 등의 주변 회로에서, 전력의 대부분이 소비되고, 촬상 영역(PA)에서는 거의 소비되지 않는다.
이 때문에, 도 6(a)에 도시하는 바와 같이 신호 처리 칩(200)에서 생긴 열(Q)이 다층 배선 세라믹 패키지(300)를 개재하여, 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 경우가 있다. 이 때문에, 상술한 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)에서의 온도가 상승하고, 암전류 특성이 현저하게 악화하는 경우가 있다.
그러나, 본 실시예에서는 도 6(b)에 도시하는 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 대면하는 사이에, 저열 전도층(901)이 마련되어 있다.
저열 전도층(901)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도 열 전도율이 낮기 때문에, 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열(Q)은 이 저열 전도층(901)으로 단열된다.
또한, 이미지 센서 칩(100)의 주변 영역(SA)은 다층 배선 세라믹 패키지(300)의 면(S12)에 접착되어 있기 때문에, 주변 영역(SA)의 열(Q)은 다층 배선 세라믹 패키지(300)에 전달되고, 방열된다.
따라서, 본 실시예에서는 이미지 센서 칩(100)에서, 촬상 영역(PA)의 온도가 상승하는 것을 억제할 수 있다.
구체적으로는 본 실시예의 경우에는 저열 전도층(901)을 마련하지 않은 케이스와 비교하여, 약 2℃의 온도가 저하되었다.
따라서 도 25로부터 알 수 있는 바와 같이 본 실시예에서는 암전류의 발생에 관해, 약 20%를 저감할 수 있다.
[C] 정리
이상과 같이 본 실시예에서는 이미지 센서 칩(100)은 다층 배선 세라믹 패키지(300)의 한쪽의 면측에 설치되어 있다. 그리고, 신호 처리 칩(200)은 그 다층 배선 세라믹 패키지(300)에서의 이미지 센서 칩(100)이 설치된 면과는 반대측의 다른쪽의 면측에 설치되어 있다. 다층 배선 세라믹 패키지(300)는 이미지 센서 칩(100)과 신호 처리 칩(200)을 배선으로 전기적으로 접속시키고 있다(도 2 등을 참조).
그리고, 본 실시예에서는 저열 전도층(901)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다. 여기서는 다층 배선 세라믹 패키지(300)의 세라믹 기판(30)의 한쪽의 면 중, 촬상 영역(PA)에 대응하는 부분에 트렌치가 형성되어 있고, 이 트렌치 부분에 저열 전도층(901)이 마련되어 있다. 그리고, 이미지 센서 칩(100)에서 촬상 영역(PA)의 주위에 위치하는 주변 영역(SA)이 다층 배선 세라믹 패키지(300)의 세라믹 기판(30)의 한쪽의 면에서, 그 트렌치의 주변에 위치하는 부분에 접착되어 있다. 저열 전도층(901)은 다층 배선 세라믹 패키지(300)에서 다층 배선층(31, 32)이 마련된 세라믹 기판(30)보다도 열 전도율이 낮은 공기층이다(도 2, 도 6 등을 참조).
이 때문에, 상술한 바와 같이 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(901)이 단열한다. 또한, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<2. 실시예 2>
[A] 장치 구성 등
도 7은 본 발명에 관한 실시예 2에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 7에서는 도 2와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 7에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 7에 도시하는 바와 같이 본 실시예에서는 저열 전도층(902)이 실시예 1과 다르다. 이러한 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
저열 전도층(902)은 도 7(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 마찬가지로, 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에서 개재하도록 마련되어 있다.
또한, 저열 전도층(902)은 실시예 1의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 공기층이다. 이 때문에, 저열 전도층(902)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
그러나, 저열 전도층(902)은 도 7(b), (c)에 도시하는 바와 같이 마련된 위치가, 실시예 1의 경우와 다르다.
구체적으로는 도 7(b), (c)에 도시하는 바와 같이 저열 전도층(902)은 다층 배선 세라믹 패키지(300)의 하면측에 형성되어 있다. 여기서는 저열 전도층(902)은 다층 배선 세라믹 패키지(300)의 하면에 마련된 수용 공간(SP2)의 내부에서, 신호 처리 칩(200)이 실장된 면(S22)중, 촬상 영역(PA)에 대응하는 부분에 형성되어 있다. 즉, 저열 전도층(902)은 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)의 사이에 개재하고 있다.
도 7(b), (c)에 도시하는 바와 같이 수용 공간(SP2)에서 신호 처리 칩(200)이 설치된 면(S22)에 오목형상으로 마련된 트렌치 부분이 저열 전도층(902)으로서 형성되어 있다.
여기서는 다층 배선 세라믹 패키지(300)의 하면(예를 들면, 도 6의 세라믹 기판(30)의 하면)에서, 촬상 영역(PA)에 대응하는 부분에 트렌치가 형성되어 있다. 그리고, 이 트렌치 부분에, 저열 전도층(902)이 마련되어 있다.
이 때문에, 본 실시예에서는 이미지 센서 칩(100)은 도 7(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S12)에 대면하는 면의 전부에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
이에 대해, 신호 처리 칩(200)은 도 7(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S22)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다. 즉, 신호 처리 칩(200)의 주변 부분이 다층 배선 세라믹 패키지(300)의 하면에서, 저열 전도층(902)인 트렌치의 주변에 위치하는 부분에 접착되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 실시예 1과 마찬가지로, 저열 전도층(902)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(902)이 단열한다.
특히, 본 실시예에서는 이미지 센서 칩(100)보다도, 열원인 신호 처리 칩(200)에 가까운 측에 저열 전도층(902)이 마련되어 있다. 이 때문에, 보다 효과적으로, 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(902)이 단열할 수 있다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<3. 실시예 3>
[A] 장치 구성 등
도 8은 본 발명에 관한 실시예 3에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 8에서는 도 2와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 8에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 8에 도시하는 바와 같이 본 실시예에서는 복수의 저열 전도층(901, 902)이 마련되어 있는 점이 실시예 1과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
본 실시예에서는 도 8(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)의 상면측에 저열 전도층(901)이 형성되어 있다.
즉, 다층 배선 세라믹 패키지(300)의 상면 중, 촬상 영역(PA)에 대응하는 부분에, 트렌치(제 1 트렌치)가 형성되어 있고, 이 트렌치 부분에 저열 전도층(901)이 마련되어 있다.
이 밖에, 도 8(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 달리, 다층 배선 세라믹 패키지(300)의 하면측에, 저열 전도층(902)이 형성되어 있다.
저열 전도층(902)은 실시예 2의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)의 하면에 마련된 수용 공간(SP2)의 내부에서, 신호 처리 칩(200)이 실장되는 면(S22)중, 촬상 영역(PA)에 대응하는 부분에 형성되어 있다.
즉, 실시예 2의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)의 하면 중, 촬상 영역(PA)에 대응하는 부분에 트렌치(제 2 트렌치)가 형성되어 있고, 이 트렌치 부분에, 저열 전도층(902)이 마련되어 있다.
이와 같이 본 실시예에서는 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)의 사이에, 복수의 저열 전도층(901, 902)이 개재하고 있다.
그리고, 본 실시예에서는 이미지 센서 칩(100)은 도 8(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S12)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
그리고, 이와 마찬가지로, 신호 처리 칩(200)은 도 8(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S22)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(901, 902)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(901, 902)이 단열한다.
특히, 본 실시예에서는 저열 전도층(901, 902)이 복수이기 때문에, 보다 효과적으로, 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열이 단열된다.
또한, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<4. 실시예 4>
[A] 장치 구성 등
도 9는 본 발명에 관한 실시예 4에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 9에서는 도 2와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 9에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 9에 도시하는 바와 같이 본 실시예에서는 저열 전도층(904)이 실시예 1과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
본 실시예에서는 도 9(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 마찬가지로, 저열 전도층(904)은 실시예 1의 경우와 마찬가지로, 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에서 개재하도록 마련되어 있다.
또한, 저열 전도층(904)은 실시예 1의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 공기층이다. 이 때문에, 저열 전도층(904)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
그러나, 다층 배선 세라믹 패키지(300)는 실시예 1의 경우와 달리, 상면측과 하면측의 사이를 관통하는 관통구멍이 마련되어 있다. 예를 들면, 도 6의 세라믹 기판(30)의 한쪽의 면과 다른쪽의 면의 사이를 관통하도록, 관통구멍이 형성되어 있다. 그리고, 이 관통구멍이 저열 전도층(904)으로서 마련되어 있다.
구체적으로는 저열 전도층(904)은 다층 배선 세라믹 패키지(300)의 상면에 마련된 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)이 실장된 면(S12)중, 촬상 영역(PA)에 대응하는 부분의 내부에 형성되어 있다. 또한, 저열 전도층(904)은 다층 배선 세라믹 패키지(300)의 하면에 마련된 수용 공간(SP2)의 내부에서, 신호 처리 칩(200)이 실장된 면(S22)중, 신호 처리 칩(200)의 중심 부분에 대응하는 부분에 형성되어 있다. 즉, 저열 전도층(904)은 상면과 하면이 촬상 영역(PA)의 하면 및 신호 처리 칩(200)의 상면보다도 좁게 되도록 형성되어 있다.
그리고, 저열 전도층(904)인 관통구멍의 상면을 이미지 센서 칩(100)이 막고, 저열 전도층(904)의 하면을 신호 처리 칩(200)이 막도록 마련되어 있다.
이 때문에, 본 실시예에서는 이미지 센서 칩(100)은 도 9(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S12)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다. 즉, 이미지 센서 칩(100)에서의 촬상 영역(PA)의 주위에 위치하는 주변 영역(SA)이 다층 배선 세라믹 패키지(300)의 상면측에서, 그 관통구멍의 주변에 위치하는 부분에 접착되어 있다.
그리고, 이와 마찬가지로, 신호 처리 칩(200)은 도 9(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S22)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다. 즉, 신호 처리 칩(200)의 주변 부분이 다층 배선 세라믹 패키지(300)의 하면측에서, 그 관통구멍의 주변에 위치하는 부분에 접착되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(904)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(904)이 단열한다.
특히, 본 실시예에서는 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 대면하는 방향의 전체에 걸쳐서, 저열 전도층(904)이 마련되어 있다. 이 때문에, 보다 효과적으로, 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열이 단열된다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<5. 실시예 5>
[A] 장치 구성 등
도 10은 본 발명에 관한 실시예 5에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 10에서는 도 2와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 10에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 10에 도시하는 바와 같이 본 실시예에서는 저열 전도층(905)이 실시예 1과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
본 실시예에서는 도 10(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 마찬가지로, 저열 전도층(905)은 실시예 1의 경우와 마찬가지로, 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에서 개재하도록 마련되어 있다.
또한, 저열 전도층(905)은 실시예 1의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 공기층이다. 이 때문에, 저열 전도층(905)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
그러나, 다층 배선 세라믹 패키지(300)는 실시예 1의 경우와 달리, 상면측과 하면측의 사이를 관통하는 관통구멍이 마련되어 있다. 예를 들면, 도 6의 세라믹 기판(30)의 한쪽의 면과 다른쪽의 면의 사이를 관통하도록, 관통구멍이 형성되어 있다. 그리고, 이 관통구멍이 저열 전도층(905)으로서 마련되어 있다.
저열 전도층(905)은 도 10(b), (c)에 도시하는 바와 같이 제 1의 저열전도부(905a)와, 제 2의 저열전도부(905b)를 포함한다.
저열 전도층(905)에서, 제 1의 저열전도부(905a)는 도 10(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면측에 형성되어 있다. 제 1의 저열전도부(905a)는 평면 형상이 이미지 센서 칩(100)의 촬상 영역(PA)과 동일 형상이 되도록 형성되어 있다.
저열 전도층(905)에서, 제 2의 저열전도부(905b)는 도 10(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 하면측에 형성되어 있다.
제 2의 저열전도부(905b)는 다층 배선 세라믹 패키지(300)의 하면에 마련된 수용 공간(SP2)의 내부에서, 신호 처리 칩(200)이 실장된 면(S22)중, 촬상 영역(PA)에 대응하는 부분의 내부에 형성되어 있다. 또한, 제 2의 저열전도부(905b)는 다층 배선 세라믹 패키지(300)의 하면에 마련된 수용 공간(SP2)의 내부에서, 신호 처리 칩(200)이 실장된 면(S22)중, 신호 처리 칩(200)의 중심 부분에 대응하는 부분에 형성되어 있다.
즉, 제 2의 저열전도부(905b)는 상면과 하면이 촬상 영역(PA)의 하면 및 신호 처리 칩(200)의 상면보다도 좁게 되도록 형성되어 있다.
그리고, 저열 전도층(905)에서는 제 1의 저열전도부(905a)의 하면과, 제 2의 저열전도부(905b)의 상면이 서로 연결되어 있다.
이와 같이 다층 배선 세라믹 패키지(300)에서는 관통구멍의 폭이 상면측과 하면측의 사이에서 다르도록 형성되어 있다.
그리고, 본 실시예에서는 이미지 센서 칩(100)은 도 10(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S12)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
그리고, 이와 마찬가지로, 신호 처리 칩(200)은 도 10(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S22)에 대면하는 면의 주변 부분에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(905)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(905)이 단열한다.
특히, 본 실시예에서는 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 대면하는 방향의 전체에 걸쳐서, 저열 전도층(905)이 마련되어 있다. 또한, 저열 전도층(905)에서는 이미지 센서 칩(100)의 촬상 영역(PA)의 전체에 걸쳐서, 제 1의 저열전도부(905a)가 마련되어 있다. 이 때문에, 보다 효과적으로, 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열이 단열된다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<6. 실시예 6>
[A] 장치 구성 등
도 11은 본 발명에 관한 실시예 6에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 11에서는 도 2와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 11에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 11에 도시하는 바와 같이 본 실시예에서는 저열 전도층(906)이 실시예 1과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
저열 전도층(906)은 도 11(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 마찬가지로, 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에서 개재하도록 마련되어 있다.
또한, 저열 전도층(906)은 실시예 1의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 공기층이다. 이 때문에, 저열 전도층(906)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
그러나, 저열 전도층(906)은 도 11(b), (c)에 도시하는 바와 같이 마련된 위치가, 실시예 1의 경우와 다르다.
구체적으로는 도 11(b), (c)에 도시하는 바와 같이 저열 전도층(906)은 다층 배선 세라믹 패키지(300)의 상면과 하면의 사이의 내부에 형성되어 있다. 여기서는 저열 전도층(906)은 다층 배선 세라믹 패키지(300)에서, 상면에 마련된 수용 공간(SP1)과, 하면에 마련된 수용 공간(SP2)의 사이에 개재하고 있다. 예를 들면, 도 6의 세라믹 기판(30)의 상면과 하면의 사이에 중공부가 형성되어 있고, 이 중공부에 저열 전도층(906)이 마련되어 있다. 즉, 다층 배선 세라믹 패키지(300)에서, 이미지 센서 칩(100)과 신호 처리 칩(200)에 의해 끼여진 세라믹 기판이 공기층인 저열 전도층(906)에 의해 중공 구조로 구성되어 있다.
이 때문에, 본 실시예에서는 이미지 센서 칩(100)은 도 11(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S12)에 대면하는 면의 전부에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
또한, 신호 처리 칩(200)도 마찬가지로, 도 11(b), (c)에 도시하는 바와 같이 다이 부착면인 면(S22)에 대면하는 면의 전부에서, 다층 배선 세라믹 패키지(300)에 접착되어 있다.
이 밖에, 저열 전도층(906)은 도 11(b), (c)에 도시하는 바와 같이 평면 형상이 이미지 센서 칩(100)의 촬상 영역(PA)보다도 넓게 되도록 형성되어 있다. 즉, 저열 전도층(906)은 이미지 센서 칩(100)의 촬상 영역(PA)의 전면에 대면하는 이외에, 주변 영역(SA)의 전면에 대면하도록 마련되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(906)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(906)이 단열한다.
또한, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<7. 실시예 7>
[A] 장치 구성 등
도 12는 본 발명에 관한 실시예 7에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 12에서는 도 2a 내지 도 2c와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 12a 내지 도 12c에서는, 도 12a는 평면상으로 보아 고체 촬상 장치의 상면을 도시하고 있다. 도 12b는 도 12a의 X1-X2 부분의 단면을 도시하고 있다. 도 12c는 도 12a의 Y1-Y2 부분의 단면을 도시하고 있다.
도 12에 도시하는 바와 같이 본 실시예에서는 다층 배선 세라믹 패키지(300)에서, 신호 처리 칩(200)이 설치된 면이 실시예 1과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
다층 배선 세라믹 패키지(300)는 도 12에 도시하는 바와 같이 실시예 1의 경우와 마찬가지로, 이미지 센서 칩(100)과, 신호 처리 칩(200)의 양자가 실장되어 있다.
여기서는 도 12(b), (c)에 도시하는 바와 같이 실시예 1의 경우와 달리, 다층 배선 세라믹 패키지(300)에는 상면측에 이미지 센서 칩(100)과, 신호 처리 칩(200)의 양자가 설치되어 있다.
도 12(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있다. 예를 들면, 다층 배선 세라믹 패키지(300)는 도 6의 세라믹 기판(30)의 상면측에, 다층 배선층(31)이 마련되어 있고, 이 다층 배선층(31)에 형성된 트렌치가, 수용 공간(SP1)으로서 마련되어 있다.
여기서는 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)은 저면부터 윗방향으로 계단형상으로 넓어진 구조이다. 이 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가, 이미지 센서 칩(100)과 신호 처리 칩(200)이 저열 전도층(907)을 개재하여 겹쳐지도록 수용되어 있다. 그리고, 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)과 신호 처리 칩(200)이 배선으로 전기적으로 접속되어 있다.
구체적으로는 도 12(b), (c)에 도시하는 바와 같이 이 수용 공간(SP1)에서의 최하면(S14)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 예를 들면, 열경화성 접착재(예를 들면, 은 페이스트)를 다이 본드재(720)로서 이용하여, 신호 처리 칩(200)을 고정하고 있다. 즉, 수용 공간(SP1)의 0단 째에, 신호 처리 칩(200)이 탑재되어 있다.
또한, 도 12(b), (c)에 도시하는 바와 같이 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 상면(S13)과, 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(820)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 신호 처리 칩(200)이 전기적으로 접합되어 있다. 즉, 수용 공간(SP1)의 1단 째에서, 이너 리드(도시 생략)와, 신호 처리 칩(200)이 전기적으로 접속되어 있다.
그리고, 도 12(b), (c)에 도시하는 바와 같이 이 수용 공간(SP1)에서, 와이어(820)가 마련된 단보다도 상측의 단의 상면(S12)을 다이 부착면으로 하여, 이미지 센서 칩(100)이 다이 본드재(710)로 실장되어 있다. 예를 들면, 열경화성 접착재(예를 들면, 은 페이스트)를 다이 본드재(710)로서 이용하여, 이미지 센서 칩(100)을 고정하고 있다. 즉, 수용 공간(SP1)의 2단 째에, 이미지 센서 칩(100)이 탑재되어 있다. 이미지 센서 칩(100)은 주변 영역(SA)에서, 수용 공간(SP1)의 2단 째에 접착되어 있다. 이미지 센서 칩(100)은 촬상 영역(PA)의 주위에 위치하는 주변 영역(SA)이 다층 배선 세라믹 패키지(300)에 접착되어 있다.
또한, 도 12(c)에 도시하는 바와 같이 다이 부착면이 되는 단보다도 상단의 상면(S11)과, 이미지 센서 칩(100)의 표면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(810)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접합되어 있다. 즉, 수용 공간(SP1)의 3단 째에서, 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접속되어 있다.
그리고, 도 12(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 이 수용 공간(SP1)을 밀폐하도록, 투명한 유리판(400)이 밀봉재(740)로 접착되어 있다.
도 12(b), (c)에 도시하는 바와 같이 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에는 저열 전도층(907)이 개재하고 있다.
저열 전도층(907)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이고, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열하도록 구성되어 있다.
여기서는 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)의 촬상 영역(PA)의 전면과, 신호 처리 칩(200)의 상면의 전면 사이의 부분이 저열 전도층(907)으로서 마련되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(907)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(907)이 단열한다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<8. 실시예 8>
[A] 장치 구성 등
도 13은 본 발명에 관한 실시예 8에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 13에서는 도 12와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 13에서, (a)는 상면을 도시하고 있다. (b)는 (a)에서, X1-X2 부분의 단면을 도시하고 있다. (c)는 (a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 13에 도시하는 바와 같이 본 실시예에서는 중간판(301)이 또한 마련되어 있는 점이 실시예 1과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 1과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
중간판(301)은 도 13(b), (c)에 도시하는 바와 같이 이미지 센서 칩(100)과 신호 처리 칩(200)의 사이에 마련되어 있다.
여기서는 도 13(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에 트렌치가 수용 공간(SP1)으로서 마련되어 있고, 이 수용 공간(SP1)의 내부에, 중간판(301)이 수용되어 있다.
구체적으로는 도 13(b), (c)에 도시하는 바와 같이 실시예 7의 경우와 마찬가지로, 이 수용 공간(SP1)에서의 최하면(S14)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 또한, 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 상면(S13)과, 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다.
그러나, 도 13(b), (c)에 도시하는 바와 같이 실시예 7의 경우와 달리, 이 수용 공간(SP1)에서, 와이어(820)가 마련된 단보다도 상측의 단의 상면(S12)에, 중간판(301)이 마련되어 있다. 즉, 수용 공간(SP1)의 2단 째에, 중간판(301)이 설치되어 있다. 중간판(301)은 주변부에서, 수용 공간(SP1)의 2단 째에 다이 본드재(711)로 접착되어 있다.
그리고, 도 13(b), (c)에 도시하는 바와 같이 중간판(301)의 상면을 다이 부착면으로 하여, 이미지 센서 칩(100)이 다이 본드재(710)로 실장되어 있다. 그리고, 도 13(c)에 도시하는 바와 같이 그 단보다도 상단의 상면(S11)과, 이미지 센서 칩(100)의 표면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(810)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접합되어 있다. 즉, 수용 공간(SP1)의 3단 째에서, 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접속되어 있다.
이와 같이 중간판(301)은 하면이 다층 배선 세라믹 패키지(300)에 접착되고, 상면에, 이미지 센서 칩(100)이 접착되어 있다.
도 13(b), (c)에 도시하는 바와 같이 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에는 실시예 7의 경우와 마찬가지로, 저열 전도층(908)이 개재하고 있다.
저열 전도층(908)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이고, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열하도록 구성되어 있다. 또한, 저열 전도층(908)은 이미지 센서 칩(100)의 촬상 영역(PA)의 전면과, 신호 처리 칩(200)의 상면의 전면과의 사이의 부분이 저열 전도층(908)으로서 마련되어 있다.
그러나, 본 실시예에서는 저열 전도층(908)은 실시예 7의 경우와 달리, 수용 공간(SP1)의 내부에서, 중간판(301)과, 신호 처리 칩(200)의 사이에 끼여지도록 마련되어 있다.
본 실시예에서, 중간판(301)으로서는 예를 들면, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판과 같은 기판을 이용할 수 있다.
또한, 중간판(301)으로서는 예를 들면, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도 열 전도율이 낮은 기판을 이용할 수 있다. 이 경우에는 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 중간판(301)이 단열한다. 따라서, 이미지 센서 칩(100)의 촬상 영역(PA)에 신호 처리 칩(200)의 열이 전달되기 어렵기 때문에, 암전류의 발생을 알맞게 억제할 수 있다.
이 밖에, 중간판(301)으로서는 예를 들면, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도 열 전도율이 높은 기판을 이용할 수 있다. 이 경우에는 중간판(301)에서의 열이 전달되기 쉽기 때문에, 그 전달된 열을, 다층 배선 세라믹 패키지(300)에 알맞게 방열할 수 있다. 따라서, 암전류의 발생을 알맞게 억제할 수 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(908)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(908)이 단열한다.
또한, 중간판(301)의 열 전도율을 적절히 조정함으로써, 단열 또는 방열을 시킬 수 있다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<9. 실시예 9>
[A] 장치 구성 등
도 14, 도 15는 본 발명에 관한 실시예 9에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 14, 도 15에서는 도 12와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 14(a), 도 15(a)는 상면을 도시하고 있다. 도 14(b)는 도 14(a)에서, X1a-X2a 부분의 단면을 도시하고 있다. 도 14(c)는 도 14(a)에서, Y1a-Y2a 부분의 단면을 도시하고 있다. 도 15(b)는 도 15(a)에서, X1-X2 부분의 단면을 도시하고 있다. 도 15(c)는 도 15(a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 14, 도 15에 도시하는 바와 같이 본 실시예에서는 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)의 구조가, 실시예 7과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 7과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 14, 도 15(b), (c)에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 실시예 7과 마찬가지로, 오목형상으로 패인 수용 공간(SP1)이 마련되어 있다. 여기서는 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)은 저면부터 윗방향으로 계단형상으로 넓어진 구조이다. 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가 수용되어 있다.
구체적으로는 도 14, 도 15(b), (c)에 도시하는 바와 같이 실시예 7과 마찬가지로, 이 수용 공간(SP1)에서의 최하면(S14)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 즉, 수용 공간(SP1)의 0단 째에, 신호 처리 칩(200)이 탑재되어 있다. 그리고, 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 상면(S13)과, 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다. 즉, 수용 공간(SP1)의 1단 째에서, 이너 리드(도시 생략)와, 신호 처리 칩(200)이 전기적으로 접속되어 있다.
그리고, 도 14, 도 15(b), (c)에 도시하는 바와 같이 실시예 7과 마찬가지로, 수용 공간(SP1)에서, 와이어(820)가 마련된 단보다도 상측의 단의 상면(S12)을 다이 부착면으로 하여, 이미지 센서 칩(100)이 다이 본드재(710)로 실장되어 있다. 즉, 수용 공간(SP1)의 2단 째에, 이미지 센서 칩(100)이 탑재되어 있다. 이미지 센서 칩(100)은 주변 영역(SA)에서, 수용 공간(SP1)의 2단 째에 접착되어 있다.
그러나, 도 14, 도 15(b), (c)에 도시하는 바와 같이 실시예 7과 달리, 사각형 형상인 이미지 센서 칩(100)의 4개의 코너 부분만으로, 이미지 센서 칩(100)이 재치되도록, 수용 공간(SP1)의 2단 째가 형성되어 있다.
그리고, 도 15(c)에 도시하는 바와 같이 실시예 7의 경우와 마찬가지로, 다이 부착면이 되는 단보다도 상단의 상면(S11)과, 이미지 센서 칩(100)의 표면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 즉, 수용 공간(SP1)의 3단 째에서, 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접속되어 있다.
이와 같이 함으로써, 수직 방향(y)에서, 이미지 센서 칩(100)의 사이즈가, 신호 처리 칩(200)의 이너 리드가 대향하는 폭 이하의 경우라도, 알맞게 실장할 수 있다.
또한, 도 14, 도 15(b), (c)에 도시하는 바와 같이 이미지 센서 칩(100)과, 신호 처리 칩(200)이 배치된 사이에는 저열 전도층(909)이 개재하고 있다.
저열 전도층(909)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이고, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열하도록 구성되어 있다.
여기서는 실시예 7과 마찬가지로, 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)의 촬상 영역(PA)의 전면과, 신호 처리 칩(200)의 상면의 전면과의 사이의 부분이 저열 전도층(909)으로서 마련되어 있다.
이 밖에, 실시예 7과 달리, 이미지 센서 칩(100)의 주변 영역(SA)에서, 4개의 코너 부분 이외의 부분의 하방에, 저열 전도층(909)이 마련되어 있다.
상기와 같이 본 실시예에서는 이미지 센서 칩(100)은 코너 부분만이 다층 배선 세라믹 패키지(300)에 접착되어 있고, 주변 영역(SA)에서, 코너 부분 이외의 부분에, 저열 전도층(909)이 마련되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(909)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(909)이 단열한다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<10. 실시예 10>
[A] 장치 구성 등
도 16, 도 17은 본 발명에 관한 실시예 10에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 16, 도 17에서는 도 14, 도 15와 마찬가지로, 고체 촬상 장치의 구성을 모식적으로 도시하고 있다. 도 16(a), 도 17(a)는 상면을 도시하고 있다. 도 16(b)는 도 16(a)에서, X1a-X2a 부분의 단면을 도시하고 있다. 도 16(c)는 도 16(a)에서, Y1a-Y2a 부분의 단면을 도시하고 있다. 도 17(b)는 도 17(a)에서, X1-X2 부분의 단면을 도시하고 있다. 도 17(c)는 도 17(a)에서, Y1-Y2 부분의 단면을 도시하고 있다.
도 16, 도 17에 도시하는 바와 같이 본 실시예에서는 복수의 저열 전도층(910a, 910b)이 마련되어 있는 점이 실시예 9와 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 7과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 16, 도 17(b), (c)에 도시하는 바와 같이 실시예 9와 마찬가지로, 사각형 형상인 이미지 센서 칩(100)의 4개의 코너 부분만으로, 이미지 센서 칩(100)이 재치되도록, 수용 공간(SP1)의 2단 째가 형성되어 있다.
그리고, 실시예 9와 달리, 수용 공간(SP1)의 내부에서, 이미지 센서 칩(100)의 촬상 영역(PA)의 전면과, 신호 처리 칩(200)의 상면의 전면과의 사이의 부분에, 고체의 저열 전도층(910a)이 마련되어 있다. 저열 전도층(910a)은 예를 들면, 플라스틱의 스페이서로서 배치되어 있다.
그리고, 실시예 9와 마찬가지로, 이미지 센서 칩(100)의 주변 영역(SA)에서, 4개의 코너 부분 이외의 부분의 하방에, 기체인 공기층의 저열 전도층(910b)이 마련되어 있다.
저열 전도층(910a, 910b)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이고, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(910a, 910b)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(910a, 910b)이 단열한다.
이 밖에, 이미지 센서 칩(100)의 주변 영역(SA)의 열을, 다층 배선 세라믹 패키지(300)에 방열할 수 있다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<11. 실시예 11>
[A] 장치 구성 등
도 18은 본 발명에 관한 실시예 11에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 18에서는 고체 촬상 장치의 단면을 모식적으로 도시하고 있다. 도 18에서는 도 7의(c)에 대응하는 단면을 도시하고 있다.
도 18에 도시하는 바와 같이 본 실시예에서는 이미지 센서 칩(100)의 실장 양태와 함께, 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)의 구조가, 실시예 7과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 7과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 18에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)에는 상면측에 이미지 센서 칩(100)과, 신호 처리 칩(200)의 양자가 설치되어 있다.
다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있다. 여기서는 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)은 저면부터 윗방향으로 계단형상으로 넓어진 구조이다. 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가 수용되어 있다.
구체적으로는 도 18에 도시하는 바와 같이 실시예 7의 경우와 마찬가지로, 이 수용 공간(SP1)에서의 최하면(S14)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 그리고, 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 상면(S13)과, 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다. 이에 의해, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 신호 처리 칩(200)이 전기적으로 접속되어 있다. 즉, 수용 공간(SP1)의 0단 째에, 신호 처리 칩(200)이 탑재되어 있고, 수용 공간의 1단 째에서, 신호 처리 칩(200)과 다층 배선 세라믹 패키지(300)가 전기적으로 접속되어 있다.
그리고, 도 18에 도시하는 바와 같이 실시예 7의 경우와 달리, 이 수용 공간(SP1)에서는 신호 처리 칩(200)의 상면에, 직접적으로, 이미지 센서 칩(100)이 실장되어 있다. 예를 들면, 이미지 센서 칩(100)의 하면에, 범프(810B)가 마련되어 있고, 범프(810B)를 통하여, 이미지 센서 칩(100)과 신호 처리 칩(200)이 전기적으로 접속되어 있다.
이와 같이 이미지 센서 칩(100)이 신호 처리 칩(200)의 상면에 베어 칩 실장되어 있다.
그리고, 도 18에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 이 수용 공간(SP1)을 밀폐하도록, 투명한 유리판(400)이 밀봉재(740)로 접착되어 있다.
도 18에 도시하는 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 배치된 사이에는 저열 전도층(911)이 개재하고 있다. 즉, 저열 전도층(911)은 이미지 센서 칩(100)의 촬상 영역(PA)에서, 입사광이 입사하는 상면과는 반대측의 하면측에 마련되어 있다.
저열 전도층(911)은 이미지 센서 칩(100)을 구성하는 기판(도 4의 반도체 기판에 상당)보다도, 열 전도율이 낮은 층이다. 또한, 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이다. 저열 전도층(911)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
여기서는 이미지 센서 칩(100)에서, 신호 처리 칩(200)과 대면하는 하면 중, 촬상 영역(PA)에 대응하는 부분에 트렌치가 마련되어 있고, 이 트렌치 부분의 공기층이 저열 전도층(911)으로서 마련되어 있다.
예를 들면, 이미지 센서 칩(100)을 구성하는 반도체 기판(11)(도 4 참조)의 하면에 관해, 에칭 처리를 실시함으로써, 이 트렌치 부분을 형성하여, 저열 전도층(911)을 마련한다.
그리고, 이미지 센서 칩(100)의 하면에서 주변 영역(SA)에 대응하는 부분에, 범프(810B)가 마련되어 있고, 이 부분에서, 이미지 센서 칩(100)과 신호 처리 칩(200)이 전기적으로 접속되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(911)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(911)이 단열한다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<12. 실시예 12>
[A] 장치 구성 등
도 19는 본 발명에 관한 실시예 12에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 19에서는 도 18과 마찬가지로, 고체 촬상 장치의 단면을 모식적으로 도시하고 있다.
도 19에 도시하는 바와 같이 본 실시예에서는 이미지 센서 칩(100)의 실장 양태와 함께, 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)의 구조가, 실시예 11과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 11과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 19에 도시하는 바와 같이 실시예 11의 경우와 마찬가지로, 다층 배선 세라믹 패키지(300)의 상면에 마련된 수용 공간(SP1)에서, 최하면(S14)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다. 그리고, 수용 공간(SP1)에는 단이 마련되어 있고, 그 단의 상면(S13)과, 신호 처리 칩(200)의 표면의 사이에, 와이어(820)가 마련되고, 양자가 전기적으로 접속되어 있다. 이에 의해, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 신호 처리 칩(200)이 전기적으로 접속되어 있다.
그리고, 도 19에 도시하는 바와 같이 실시예 11의 경우와 마찬가지로, 이 수용 공간(SP1)에서는 신호 처리 칩(200)의 상면에, 직접적으로, 이미지 센서 칩(100)이 배치되어 있다.
여기서는 도 19에 도시하는 바와 같이 실시예 11의 경우와 달리, 더욱 상단 부분의 상면(S11)과, 이미지 센서 칩(100)의 상면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(810)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접합되어 있다. 즉, 수용 공간(SP1)에서, 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접속되어 있다.
이와 같이 본 실시예에서는 이미지 센서 칩(100)과 신호 처리 칩(200)이 베어 칩 실장되어 있다.
그리고, 도 19에 도시하는 바와 같이 실시예 11의 경우와 마찬가지로, 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 배치된 사이에는 저열 전도층(911)이 개재하고 있다. 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열이 저열 전도층(911)에 의해 단열된다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(911)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(911)이 단열한다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<13. 실시예 13>
[A] 장치 구성 등
도 20은 본 발명에 관한 실시예 13에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 20에서는 도 18과 마찬가지로, 고체 촬상 장치의 단면을 모식적으로 도시하고 있다.
도 20에 도시하는 바와 같이 본 실시예에서는 신호 처리 칩(200)의 실장 양태, 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)의 구조, 저열 전도층(913)의 위치가, 실시예 11과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 11과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 20에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있고, 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가 수용되어 있다.
구체적으로는 도 20에 도시하는 바와 같이 이 수용 공간(SP1)에서의 최하면(S14)에 신호 처리 칩(200)이 실장되어 있다.
여기서는 실시예 11의 경우와 달리, 신호 처리 칩(200)의 하면에, 범프(820B)가 마련되어 있다. 범프(820B)를 이용하여, 다층 배선 세라믹 패키지(300)의 배선(도시 생략)과, 신호 처리 칩(200)이 전기적으로 접속되어 있다.
그리고, 도 20에 도시하는 바와 같이 실시예 11의 경우와 마찬가지로, 이 수용 공간(SP1)에서는 신호 처리 칩(200)의 상면에, 직접적으로, 이미지 센서 칩(100)이 실장되어 있다. 여기서는 이미지 센서 칩(100)의 하면에, 범프(810B)가 마련되어 있고, 범프(810B)를 통하여, 이미지 센서 칩(100)과 신호 처리 칩(200)이 전기적으로 접속되어 있다.
도 20에 도시하는 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 배치된 사이에는 저열 전도층(913)이 개재하고 있다.
저열 전도층(913)은 이미지 센서 칩(100)을 구성하는 기판(도 4의 반도체 기판에 상당)보다도, 열 전도율이 낮은 층이다. 또한, 저열 전도층(913)은 신호 처리 칩(200)을 구성하는 기판보다도, 열 전도율이 낮은 층이다. 또한, 저열 전도층(913)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이다. 저열 전도층(913)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
여기서는 신호 처리 칩(200)에서, 이미지 센서 칩(100)과 대면하는 상면 중, 촬상 영역(PA)에 대응하는 부분에 트렌치가 마련되어 있고, 그 트렌치 부분의 공기층이 저열 전도층(913)으로서 마련되어 있다.
예를 들면, 신호 처리 칩(200)을 구성하는 반도체 기판(도시 생략)의 상면측에 관해, 에칭 처리를 실시함으로써, 이 트렌치 부분을 형성하여, 저열 전도층(913)을 마련한다.
그리고, 신호 처리 칩(200)의 상면에서, 이미지 센서 칩(100)의 주변 영역(SA)에 대응하는 부분에서, 이미지 센서 칩(100)과 신호 처리 칩(200)이 전기적으로 접속되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(913)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(913)이 단열한다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<14. 실시예 14>
[A] 장치 구성 등
도 21은 본 발명에 관한 실시예 14에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 21에서는 도 19와 마찬가지로, 고체 촬상 장치의 단면을 모식적으로 도시하고 있다.
도 21에 도시하는 바와 같이 본 실시예에서는 신호 처리 칩(200)의 실장 양태, 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)의 구조, 저열 전도층(913)의 위치가, 실시예 12와 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 12와 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 21에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있고, 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가 수용되어 있다.
구체적으로는 도 21에 도시하는 바와 같이 이 수용 공간(SP1)에서의 최하면(S14)에, 신호 처리 칩(200)이 실장되어 있다.
여기서는 실시예 12의 경우와 달리, 신호 처리 칩(200)의 하면에, 범프(820B)가 마련되어 있다. 범프(820B)를 통하여, 다층 배선 세라믹 패키지(300)의 배선(도시 생략)과, 신호 처리 칩(200)이 전기적으로 접속되어 있다.
그리고, 도 21에 도시하는 바와 같이 실시예 12의 경우와 마찬가지로, 이 수용 공간(SP1)에서는 신호 처리 칩(200)의 상면에, 직접적으로, 이미지 센서 칩(100)이 실장되어 있다.
여기서는 도 21에 도시하는 바와 같이 실시예 12의 경우와 마찬가지로, 더욱 상단 부분의 상면(S11)과, 이미지 센서 칩(100)의 상면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(810)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접합되어 있다. 즉, 수용 공간(SP1)에서, 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접속되어 있다.
도 21에 도시하는 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 배치된 사이에는 실시예 13과 마찬가지로, 저열 전도층(913)이 개재하고 있다.
구체적으로는 저열 전도층(913)은 이미지 센서 칩(100)을 구성하는 기판(도 4의 반도체 기판에 상당)보다도, 열 전도율이 낮은 층이다. 또한, 저열 전도층(913)은 신호 처리 칩(200)을 구성하는 기판보다도, 열 전도율이 낮은 층이다. 또한, 저열 전도층(913)은 다층 배선 세라믹 패키지(300)를 구성하는 세라믹 기판보다도, 열 전도율이 낮은 층이다. 저열 전도층(913)은 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을 단열한다.
여기서는 신호 처리 칩(200)의 상면에서, 촬상 영역(PA)에 대응하는 부분에 오목형상으로 패인 트렌치가 형성되어 있고, 이 트렌치 부분의 공기층이 저열 전도층(913)으로서 마련되어 있다.
그리고, 신호 처리 칩(200)의 상면에서, 이미지 센서 칩(100)의 주변 영역(SA)에 대응하는 부분에서, 이미지 센서 칩(100)이 재치되어 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(913)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(913)이 단열한다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<15. 실시예 15>
[A] 장치 구성 등
도 22는 본 발명에 관한 실시예 15에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 22에서는 도 19와 마찬가지로, 고체 촬상 장치의 단면을 모식적으로 도시하고 있다.
도 22에 도시하는 바와 같이 본 실시예에서는 이미지 센서 칩(100) 및 신호 처리 칩(200)의 실장 양태, 다층 배선 세라믹 패키지(300)의 수용 공간(SP1)의 구조가, 실시예 12와 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 12와 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 22에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있고, 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가 수용되어 있다.
구체적으로는 도 22에 도시하는 바와 같이 실시예 12의 경우와 마찬가지로, 이 수용 공간(SP1)에서의 최하면(S14)에, 신호 처리 칩(200)이 실장되어 있다. 여기서는 다층 배선 세라믹 패키지(300)의 상면에 마련된 수용 공간(SP1)에서, 최하면(S14)을 다이 부착면으로 하여, 신호 처리 칩(200)이 다이 본드재(720)로 실장되어 있다.
그리고, 도 22에 도시하는 바와 같이 실시예 12의 경우와 마찬가지로, 이 수용 공간(SP1)에서는 신호 처리 칩(200)의 상면에, 직접적으로, 이미지 센서 칩(100)이 실장되어 있다.
여기서는 도 22에 도시하는 바와 같이 실시예 12의 경우와 달리, 이미지 센서 칩(100)과 신호 처리 칩(200)은 비어 홀(820V)을 통하여 전기적으로 접속되어 있다.
그리고, 더욱 상단 부분의 상면(S11)과, 이미지 센서 칩(100)의 상면의 사이에, 와이어(810)가 마련되고, 양자가 전기적으로 접속되어 있다. 예를 들면, Au의 와이어(810)를 이용하여, 다층 배선 세라믹 패키지(300)의 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접합되어 있다. 즉, 수용 공간(SP1)에서, 이너 리드(도시 생략)와, 이미지 센서 칩(100)이 전기적으로 접속되어 있다.
또한, 도 22에 도시하는 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 배치된 사이에는 실시예 12와 마찬가지로, 저열 전도층(911)이 개재하고 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(911)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(911)이 단열한다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<16. 실시예 16>
[A] 장치 구성 등
도 23은 본 발명에 관한 실시예 16에서, 고체 촬상 장치의 구성을 도시하는 도면이다.
도 23에서는 도 20과 마찬가지로, 고체 촬상 장치의 단면을 모식적으로 도시하고 있다.
도 23에 도시하는 바와 같이 본 실시예에서는 이미지 센서 칩(100)의 실장 양태가, 실시예 13과 다르다. 이 점, 및, 이에 관련되는 점을 제외하고, 본 실시예는 실시예 13과 마찬가지이다. 이 때문에, 중복되는 부분에 관해서는 기재를 생략한다.
도 23에 도시하는 바와 같이 다층 배선 세라믹 패키지(300)의 상면에는 오목형상으로 패인 수용 공간(SP1)이 마련되어 있고, 이 수용 공간(SP1)의 내부에 이미지 센서 칩(100)과 신호 처리 칩(200)의 양자가 수용되어 있다.
구체적으로는 도 23에 도시하는 바와 같이 실시예 13의 경우와 마찬가지로, 이 수용 공간(SP1)에서의 최하면(S14)에, 신호 처리 칩(200)이 실장되어 있다. 여기서는 신호 처리 칩(200)의 하면에, 범프(820B)가 마련되어 있고, 이 범프(820B)를 통하여, 다층 배선 세라믹 패키지(300)의 배선(도시 생략)과, 신호 처리 칩(200)이 전기적으로 접속되어 있다.
그리고, 도 23에 도시하는 바와 같이 실시예 13의 경우와 마찬가지로, 이 수용 공간(SP1)에서는 신호 처리 칩(200)의 상면에, 직접적으로, 이미지 센서 칩(100)이 실장되어 있다.
여기서는 도 23에 도시하는 바와 같이 실시예 13의 경우와 달리, 이미지 센서 칩(100)과 신호 처리 칩(200)은 비어 홀(820V)을 통하여 전기적으로 접속되어 있다.
또한, 도 22에 도시하는 바와 같이 이미지 센서 칩(100)의 촬상 영역(PA)과, 신호 처리 칩(200)이 배치된 사이에는 실시예 13과 마찬가지로, 저열 전도층(913)이 개재하고 있다.
[B] 정리
이상과 같이 본 실시예에서는 다른 실시예와 마찬가지로, 저열 전도층(913)이 이미지 센서 칩(100)의 촬상 영역(PA)과 신호 처리 칩(200)이 대면하는 사이에 개재하도록 마련되어 있다.
이 때문에, 발열한 신호 처리 칩(200)으로부터 이미지 센서 칩(100)의 촬상 영역(PA)에 전달되는 열을, 저열 전도층(913)이 단열한다.
따라서 본 실시예에서는 장치를 소형화한 경우에도, 이미지 센서 칩(100)에서, 암전류가 발생하는 것을 억제 가능하기 때문에, 촬상 화상의 화상 품질을 향상할 수 있다.
<7. 기타>
본 발명의 실시에 즈음하여서는 상기한 실시예로 한정되는 것이 아니고, 여러가지의 변형례를 채용할 수 있다.
상기한 실시예에서는 이미지 센서 칩(100)이 CCD형 이미지 센서 칩인 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. CMOS형 이미지 센서 칩인 경우에 적용하여도 좋다.
상기한 실시예에서는 카메라에 본 발명을 적용하는 경우에 관해 설명하였지만, 이것으로 한정되지 않는다. 스캐너나 카피기 등과 같이 고체 촬상 장치를 구비한 다른 전자 기기에, 본 발명을 적용하여도 좋다.
또한, 이미지 센서 칩(100)과 신호 처리 칩(200)과의 사이의 크기의 관계에 대해서도, 상기한 경우로 한정되지 않는다. 이미지 센서 칩(100)과 신호 처리 칩(200)이 다른 크기라도, 같은 크기라도 상관없다.
기타, 상기한 각 실시예를 적절히, 조합하여도 좋다.
또한, 상기한 실시예에서, 고체 촬상 장치(1)는 본 발명의 고체 촬상 장치에 상당한다. 또한, 상기한 실시예에서, 이미지 센서 칩(100)은 본 발명의 고체 촬상 소자에 상당한다. 또한, 상기한 실시예에서, 신호 처리 칩(200)은 본 발명의 신호 처리 회로 소자에 상당한다. 또한, 상기한 실시예에서, 화소(P)는 본 발명의 화소에 상당한다. 또한, 상기한 실시예에서, 촬상 영역(PA)은 본 발명의 촬상 영역에 상당한다. 또한, 상기한 실시예에서, 다층 배선 세라믹 패키지(300)는 본 발명의 패키지에 상당한다. 또한, 상기한 실시예에서, 저열 전도층(901, 902, 904, 905, 906, 907, 908, 909, 910a, 910b, 911, 913)은 본 발명의 저열 전도층에 상당한다. 또한, 상기한 실시예에서, 주변 영역(SA)은 본 발명의 주변 영역에 상당한다. 또한, 상기한 실시예에서, 중간판(301)은 본 발명의 중간판에 상당한다. 또한, 상기한 실시예에서, 카메라(40)는 본 발명의 전자 기기에 상당한다.
본 발명에서 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각하여야 할 것이다. 본 발명의 범위는 상기한 설명이 아니라 특허청구의 범위에 의해 나타나고 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.

Claims (20)

  1. 고체 촬상 장치에 있어서,
    기판과,
    상기 기판상에 마련된 이미지 센서 영역과,
    상기 기판상에 마련되고 상기 이미지 센서 영역으로부터의 출력을 처리하는 신호 처리 회로와,
    상기 이미지 센서 영역과 상기 신호 처리 회로 사이에 위치하는 저열 전도 영역을 포함하고,
    상기 저열 전도 영역은 상기 기판보다 열 전도율이 더 낮은 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 기판은 세라믹 재료를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1항에 있어서,
    상기 저열 전도 영역은 공기 또는 유기 재료를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 1항에 있어서,
    제 1 배선층, 제 2 배선층, 및 제 3 배선층을 포함하는 복층의 세라믹 배선 패키지를 더 포함하고,
    상기 이미지 센서 영역과 상기 신호 처리 회로는 상기 복층 세라믹 배선 패키지에 전기 접속되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 1항에 있어서,
    입사광이 상기 이미지 센서 영역의 제 1의 측부상에서 수신되고, 상기 저열 전도 영역은 상기 이미지 센서 영역의 제 2의 측부상에 위치하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 1항에 있어서,
    상기 저열 전도 영역은 상기 기판의 상면과 상기 기판의 하면 중의 적어도 하나의 면상에 형성되고,
    상기 기판은 상기 이미지 센서 영역과 상기 신호 처리 회로 사이에 위치하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 1항에 있어서,
    상기 기판에 형성된 트렌치를 더 포함하고,
    상기 저열 전도 영역은 상기 트렌치 내에 있는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 1항에 있어서,
    상기 기판에 형성된 관통구멍을 더 포함하고,
    상기 저온 전도 영역은 상기 관통구멍 내에 있는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 1항에 있어서,
    상기 저열 전도 영역은 상기 이미지 센서 영역의 중앙의 부근에 중심이 오는 것을 특징으로 하는 고체 촬상 장치.
  10. 제 1항에 있어서,
    상기 저열 전도 영역은 상기 신호 처리 회로 보다 1차원상으로 더 큰 것을 특징으로 하는 고체 촬상 장치.
  11. 제 1항에 있어서,
    상기 저열 전도 영역은 상기 신호 처리 회로에 의해 생성된 열로부터 상기 이미지 센서 영역을 단열하는 것을 특징으로 하는 고체 촬상 장치.
  12. 제 3항에 있어서,
    상기 저열 전도 영역은 상기 이미지 센서 영역과 상기 신호 처리 회로 사이에 마련된 플레이트를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  13. 고체 촬상 장치에 있어서,
    이미지 센서 칩과,
    상기 이미지 센서 칩에 전기 접속된 신호 처리 칩과,
    상기 이미지 센서 칩과 상기 신호 처리 칩 사이에 있는 저열 전도 영역을 포함하고,
    상기 저열 전도 영역은 상기 신호 처리 칩에 의해 발생된 열로부터 상기 이미지 센서 칩을 단열하는 것을 특징으로 하는 고체 촬상 장치.
  14. 제 13항에 있어서,
    상기 이미지 센서 칩은 이미지 센서 영역과 주변 회로 영역을 포함하고,
    상기 저열 전도 영역은 상기 이미지 센서 영역과 상기 신호 처리 칩 사이에 위치하는 것을 특징으로 하는 고체 촬상 장치.
  15. 제 13항에 있어서,
    기판을 더 포함하고,
    상기 기판의 일부는 상기 주변 회로 영역의 적어도 일부와 상기 신호 처리 칩의 일부 사이에 위치하는 것을 특징으로 하는 고체 촬상 장치.
  16. 제 15항에 있어서,
    상기 저열 전도 영역은 상기 기판보다 열 전도율이 더 낮은 것을 특징으로 하는 고체 촬상 장치.
  17. 고체 촬상 장치를 포함하는 전자 기기에 있어서,
    (a) 기판과,
    (b) 상기 기판상의 이미지 센서 칩과,
    (c) 상기 이미지 센서 칩으로부터의 출력을 처리하는 신호 처리 회로와,
    (d) 상기 이미지 센서 칩과 상기 신호 처리 회로 사이에 위치하는 저열 전도 영역과,
    상기 고체 촬상 장치를 제어하는 제어부를 구비하고,
    상기 저열 전도 영역은 상기 기판보다 열 전도율이 더 낮은 것을 특징으로 하는 전자 장치.
  18. 제 17항에 있어서,
    상기 이미지 센서 칩은 이미지 센서 영역과 주변 회로 영역을 포함하고,
    상기 저열 전도 영역은 상기 이미지 센서 영역과 상기 신호 처리 칩 사이에 위치하는 것을 특징으로 하는 전자 기기.
  19. 제 17항에 있어서,
    상기 기판의 일부는 상기 주변 회로 영역의 적어도 일부와 상기 신호 처리 칩의 일부 사이에 위치하는 것을 특징으로 하는 전자 기기.
  20. 제 3항에 있어서,
    상기 기판은 실리콘을 포함하는 것을 특징으로 하는 전자 장치.
KR1020110058387A 2010-06-23 2011-06-16 고체 촬상 장치, 전자 기기 KR20110139648A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010142778A JP2012009547A (ja) 2010-06-23 2010-06-23 固体撮像装置、電子機器
JPJP-P-2010-142778 2010-06-23

Publications (1)

Publication Number Publication Date
KR20110139648A true KR20110139648A (ko) 2011-12-29

Family

ID=44484892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110058387A KR20110139648A (ko) 2010-06-23 2011-06-16 고체 촬상 장치, 전자 기기

Country Status (8)

Country Link
US (1) US9070610B2 (ko)
EP (1) EP2400551A3 (ko)
JP (1) JP2012009547A (ko)
KR (1) KR20110139648A (ko)
CN (1) CN102299147A (ko)
BR (1) BRPI1103239A2 (ko)
RU (1) RU2510100C2 (ko)
TW (1) TW201212217A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016082A (ko) * 2013-08-01 2015-02-11 가부시끼가이샤 도시바 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus
KR20240057480A (ko) 2022-10-24 2024-05-03 클라시커 주식회사 공기청정기용 에어필터의 제조방법 및 이에 의해 제조된 공기청정기용 에어필터

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5794002B2 (ja) 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
JP2014138119A (ja) 2013-01-17 2014-07-28 Sony Corp 半導体装置および半導体装置の製造方法
JP6244662B2 (ja) * 2013-05-27 2017-12-13 株式会社ニコン 撮像装置及びカメラ
JP6314477B2 (ja) * 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP6666027B2 (ja) * 2015-10-27 2020-03-13 キヤノン株式会社 半導体装置および撮像装置
US10256266B2 (en) * 2017-04-05 2019-04-09 Omnivision Technologies, Inc. Chip-scale image sensor package and associated method of making
CN109084591A (zh) * 2018-09-04 2018-12-25 明光瑞尔非金属材料有限公司 一种适用于耐火砖的降温装置
CN114944407A (zh) * 2018-09-21 2022-08-26 中芯集成电路（宁波）有限公司 光电传感集成系统、镜头模组、电子设备
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
JP7469592B2 (ja) * 2019-12-05 2024-04-17 日亜化学工業株式会社 発光装置
CN112166499A (zh) * 2020-02-19 2021-01-01 深圳市汇顶科技股份有限公司 图像传感器和电子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754139A (en) * 1986-04-10 1988-06-28 Aerojet-General Corporation Uncooled high resolution infrared imaging plane
JP3417225B2 (ja) * 1996-05-17 2003-06-16 ソニー株式会社 固体撮像装置とそれを用いたカメラ
US6795120B2 (en) * 1996-05-17 2004-09-21 Sony Corporation Solid-state imaging apparatus and camera using the same
KR100877159B1 (ko) * 2001-11-30 2009-01-07 파나소닉 주식회사 고체 촬상 장치 및 그 제조 방법
JP3787765B2 (ja) * 2001-11-30 2006-06-21 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4036694B2 (ja) * 2002-03-28 2008-01-23 シャープ株式会社 積層型半導体装置
JP4127776B2 (ja) * 2002-08-07 2008-07-30 オリンパス株式会社 撮像装置
JP2004335533A (ja) * 2003-04-30 2004-11-25 Canon Inc マルチチップパッケージ
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
TWI311438B (en) * 2006-08-28 2009-06-21 Advanced Semiconductor Eng Image sensor module
JP4740182B2 (ja) * 2007-03-28 2011-08-03 富士フイルム株式会社 デジタルカメラ
JP4384202B2 (ja) * 2007-05-31 2009-12-16 シャープ株式会社 半導体装置およびそれを備えた光学装置用モジュール
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP2010054718A (ja) * 2008-08-27 2010-03-11 Sony Corp 表示装置
JP5075104B2 (ja) 2008-12-22 2012-11-14 住友化学株式会社 ジメチルエーテル製造用触媒

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016082A (ko) * 2013-08-01 2015-02-11 가부시끼가이샤 도시바 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus
KR20240057480A (ko) 2022-10-24 2024-05-03 클라시커 주식회사 공기청정기용 에어필터의 제조방법 및 이에 의해 제조된 공기청정기용 에어필터

Also Published As

Publication number Publication date
US9070610B2 (en) 2015-06-30
RU2011124539A (ru) 2012-12-27
RU2510100C2 (ru) 2014-03-20
US20120008025A1 (en) 2012-01-12
TW201212217A (en) 2012-03-16
BRPI1103239A2 (pt) 2012-11-27
EP2400551A3 (en) 2013-10-23
EP2400551A2 (en) 2011-12-28
CN102299147A (zh) 2011-12-28
JP2012009547A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
US9305958B2 (en) Solid-state image sensing apparatus and electronic apparatus to improve quality of an image
KR20110139648A (ko) 고체 촬상 장치, 전자 기기
US10903279B2 (en) Solid state image sensor pixel electrode below a photoelectric conversion film
KR101122344B1 (ko) 반도체 이미지 센서 모듈, 반도체 이미지 센서 모듈의 제조방법, 카메라 및 카메라의 제조 방법
CN110246854B (zh) 光检测装置和电子设备
KR101679864B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
WO2021132184A1 (ja) センサ装置
JP2019160830A (ja) 撮像素子および撮像素子の製造方法
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
WO2021131833A1 (ja) センサ装置
JP2013175540A (ja) 固体撮像装置および固体撮像装置の製造方法
WO2021132006A1 (ja) センサ装置
JP2011077554A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077555A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077553A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid