KR20110132432A - 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 - Google Patents
순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 Download PDFInfo
- Publication number
- KR20110132432A KR20110132432A KR1020117023041A KR20117023041A KR20110132432A KR 20110132432 A KR20110132432 A KR 20110132432A KR 1020117023041 A KR1020117023041 A KR 1020117023041A KR 20117023041 A KR20117023041 A KR 20117023041A KR 20110132432 A KR20110132432 A KR 20110132432A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- bonding
- light emitting
- compliant
- mount
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 III-nitride Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
Abstract
순응형 본딩 구조물이 반도체 장치와 마운트(40) 사이에 배치된다. 일부 실시예들에서, 장치는 발광 장치이다. 반도체 발광 장치가 예를 들어 반도체 발광 장치에 초음파 에너지를 제공함으로써 마운트에 부착될 때, 순응형 본딩 구조물이 붕괴되어 반도체 발광 장치와 마운트 사이의 공간을 부분적으로 채운다. 일부 실시예들에서, 순응형 본딩 구조물은 본딩 동안 소성 변형을 겪는 복수의 금속 범프(32)이다. 일부 실시예들에서, 순응형 본딩 구조물은 다공질 금속층(46)이다.
Description
본 발명은 반도체 장치들을 다른 구조물들에 본딩하는 분야에 관한 것으로, 더 구체적으로는 반도체 발광 장치들을 다른 구조물들에 실장하기 위한 순응형 본딩 구조물들(compliant bonding structures)에 관한 것이다.
현재 이용가능한 가장 효율적인 광원들 중에는, LED(light emitting diodes), RCLED(resonant cavity light emitting diodes), VCSEL(vertical cavity laser diodes) 및 에지 발광 레이저를 포함하는 반도체 발광 장치들이 있다. 가시 스펙트럼에 걸쳐서 동작할 수 있는 고휘도 발광 장치의 제조에서 현재 관심있는 재료계는 Ⅲ-Ⅴ족 반도체, 구체적으로는 Ⅲ-질화물 재료(Ⅲ-nitride materials)라고도 칭해지는 갈륨, 알루미늄, 인듐 및 질소의 2원, 3원 및 4원 합금을 포함한다. 전형적으로, Ⅲ-질화물 발광 장치들은 사파이어, 실리콘 카바이드, Ⅲ-질화물, 복합재료(composite) 또는 기타 적합한 기판 상에, MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 또는 다른 에피택시 기법에 의해, 상이한 조성들 및 도펀트 농도들을 갖는 반도체 층들의 스택을 에피택시 성장시킴으로써 제조된다. 스택은 종종, 기판 위에 형성된 예를 들어 Si로 도핑된 하나 이상의 n-형 층, n-형 층 또는 층들 위에 형성된 활성 영역 내의 하나 이상의 발광층, 및 활성 영역 위에 형성된 예를 들어 Mg로 도핑된 하나 이상의 p-형 층들을 포함한다. n-형 및 p-형 영역 상에 전기 컨택트들이 형성된다.
미국 특허 출원 2007-0096130호는 "LED 다이가 서브마운트에 본딩된 후에 레이저 리프트오프 공정을 이용하여 성장 기판(예를 들어, 사파이어)을 제거하는 LED 구조물을 형성하는 공정"을 기술하고 있다. 서브마운트와 LED 다이 사이에서 다이를 지지하기 위해 언더필(underfill)을 사용할 필요가 없게 하기 위해, LED 다이의 밑면에는 실질적으로 동일 평면 내에 있는 애노드 및 캐소드 전극이 형성되고, 그 전극들은 LED 구조물의 뒷면의 적어도 85%를 커버한다. 서브마운트는 실질적으로 동일 평면 내에 있는 애노드 및 캐소드 전극의 대응하는 레이아웃을 갖는다.
"LED 다이 전극들과 서브마운트 전극들은 LED 다이의 표면 거의 전체가 전극들 및 서브마운트에 의해 지지되도록 함께 상호접속된다. 언더필은 이용되지 않는다. 초음파 또는 열음파(thermosonic) 금속-대-금속 상호확산(interdiffusion)(금-금, 구리-구리, 다른 연성 금속들, 또는 상기의 조합), 또는 금-주석, 금-게르마늄, 주석-은, 주석-납 또는 다른 유사한 합금계들과 같은 상이한 합금 조성으로의 솔더링과 같이, LED 대 서브마운트의 상호접속을 위한 상이한 방법들이 이용될 수 있다."
"그 다음, LED 구조물의 상단을 형성하는 성장 기판이, 성장 기판과 LED 층들의 계면에 있는 재료들을 제거하는 레이저 리프트오프 공정을 이용하여 LED 층들로부터 제거된다. 전극들 및 서브마운트에 의한 LED 층들의 큰 면적의 지지로 인해, 레이저 리프트오프 공정 동안 생성되는 매우 높은 압력은 LED 층들을 손상시키지 않는다. 다른 기판 제거 공정들도 이용될 수 있다."
본 발명의 목적은 반도체 장치와, 그 반도체 장치가 실장되는 구조물 사이에 전기적, 기계적 및 열적 접속을 제공하는 것이다.
본 발명의 실시예들에 따르면, 순응형 본딩 구조물이 반도체 장치와 마운트 사이에 배치된다. 반도체 장치가 마운트에 부착될 때, 순응형 본딩 구조물이 고체상(solid phase)에서 붕괴되어 반도체 발광 장치와 마운트 사이의 공간을 부분적으로 채운다. 일부 실시예들에서, 순응형 본딩 구조물은 본딩 동안 소성 변형을 겪는 복수의 금속 범프이다.
도 1은 기판 상에 성장된 Ⅲ-질화물 장치의 단면도이다.
도 2는 포토레지스트 층을 퇴적 및 패턴화한 후의 도 1의 장치의 단면도이다.
도 3은 포토레지스트 층 내의 개구들에 금속을 퇴적한 후의 도 2의 장치의 단면도이다.
도 4는 포토레지스트 층을 벗겨낸 후의 도 3의 장치의 단면도이다.
도 5는 마운트에 접속된 도 4의 구조물의 단면도이다.
도 6은 마운트에 접속된 Ⅲ-질화물 장치의 단면도이다.
도 7은 마이크로범프들 및 에지 밀봉부를 갖는 LED 장치의 평면도이다.
도 8은 연속적인 선형 에지 밀봉부를 도시한 것이다.
도 9는 본딩 동안 소성 변형을 겪은 후의 도 8의 에지 밀봉부를 도시한 것이다.
도 10은 연속적인 비선형 에지 밀봉부를 도시한 것이다.
도 11은 본딩 동안 소성 변형을 겪은 후의 도 10의 에지 밀봉부를 도시한 것이다.
도 12는 불연속적인 에지 밀봉부를 도시한 것이다.
도 13은 본딩 동안 소성 변형을 겪은 후의 도 12의 에지 밀봉부를 도시한 것이다.
도 2는 포토레지스트 층을 퇴적 및 패턴화한 후의 도 1의 장치의 단면도이다.
도 3은 포토레지스트 층 내의 개구들에 금속을 퇴적한 후의 도 2의 장치의 단면도이다.
도 4는 포토레지스트 층을 벗겨낸 후의 도 3의 장치의 단면도이다.
도 5는 마운트에 접속된 도 4의 구조물의 단면도이다.
도 6은 마운트에 접속된 Ⅲ-질화물 장치의 단면도이다.
도 7은 마이크로범프들 및 에지 밀봉부를 갖는 LED 장치의 평면도이다.
도 8은 연속적인 선형 에지 밀봉부를 도시한 것이다.
도 9는 본딩 동안 소성 변형을 겪은 후의 도 8의 에지 밀봉부를 도시한 것이다.
도 10은 연속적인 비선형 에지 밀봉부를 도시한 것이다.
도 11은 본딩 동안 소성 변형을 겪은 후의 도 10의 에지 밀봉부를 도시한 것이다.
도 12는 불연속적인 에지 밀봉부를 도시한 것이다.
도 13은 본딩 동안 소성 변형을 겪은 후의 도 12의 에지 밀봉부를 도시한 것이다.
위에서 미국 특허 출원 2007-0096130에서 설명된 것과 같은 큰 면적의 금속 컨택트들을 갖는 장치들에서는, LED 다이 전극들과 서브마운트 전극들의 지형에서의 경미한 변동들을 극복하기 위해, 본딩 동안 큰 본딩 압력과 초음파 출력이 필요할 수 있다. 공격적인(aggressive) 본딩 조건들은 본딩 동안 LED 내의 반도체 재료를 손상시킬 수 있다. 공격적인 본딩 조건들은 전극들의 큰 면적으로 인해, 본딩 동안 전극들 내에 순응성(compliance)(즉, 변형 및 붕괴)이 결핍되는 것 때문에 필요하게 될 수 있다.
본 발명의 일부 실시예들에서, LED 다이와 마운트 사이에 순응형 본딩 구조물이 배치된다. 순응형 본딩 구조물은 LED 다이 상에, 마운트 상에, 또는 LED 다이와 마운트 둘 다에 배치될 수 있다. 본딩 동안, 순응형 구조물은 붕괴하고 리플로우하여, 공격적인 본딩 조건을 요구하지 않을 수 있고 LED 다이와 마운트의 지형 내의 경미한 변동들을 보상할 수 있는 강건한 전기적, 열적 및 기계적 접속을 야기한다.
도 1-4는 본 발명의 실시예들에 따른 순응형 본딩 구조물을 형성하는 방법을 도시한 것이다.
도 1은 기판(10) 상에 성장된 Ⅲ-질화물 장치를 도시하고 있다. 기판(10)은 예를 들어 사파이어, SiC, GaN, 또는 절연체에 부착된 SiC 또는 절연체에 부착된 Ⅲ-질화물 재료와 같은 가공된 기판들(engineered substrates)을 포함하는 임의의 적합한 성장 기판일 수 있다. Ⅲ-질화물 장치의 성장에 적합한 가공된 기판은 여기에 참조에 의해 포함된 미국 특허 공개 2007-0072324에 더 상세하게 기술되어 있다.
먼저, n-형 영역(12)이 기판(10) 위에 성장된다. n-형 영역(12)은 예를 들어 버퍼층들 또는 핵형성층들과 같은 준비층들을 포함하는 상이한 조성들 및 도펀트 농도들을 갖는 복수의 층을 포함할 수 있으며, 이들은 추후의 성장 기판의 릴리즈(release) 또는 기판 제거 후의 반도체 구조물의 씨닝(thinning)을 용이하게 하도록 설계된 n-형 또는 의도적으로 도핑된 것은 아닌(not intentionally doped) 릴리즈 층들, 및 발광 영역이 광을 효율적으로 방출하는 데에 바람직할 수 있는 특정한 광학적 또는 전기적 특성들을 위해 설계된 n- 또는 심지어는 p-형 장치층들일 수 있다.
발광 또는 활성 영역(14)은 n-형 영역(12) 위에 성장된다. 적합한 발광 영역들의 예는 단일의 두껍거나 얇은 발광층, 또는 장벽층들에 의해 분리된 복수의 얇거나 두꺼운 양자 우물 발광층을 포함하는 다중 양자 우물 발광 영역을 포함한다. 예를 들어, 다중 양자 우물 발광 영역은 각각 100Å 이하의 두께를 갖는 장벽층들에 의해 분리되는, 각각 25Å 이하의 두께를 갖는 복수의 발광층을 포함할 수 있다. 일부 실시예들에서, 장치 내의 발광층들 각각의 두께는 50Å보다 두껍다.
p-형 영역(16)이 발광 영역(14) 위에 성장된다. n-형 영역과 마찬가지로, p-형 영역은 의도적으로 도핑된 것은 아닌 층들 또는 n-형 층들을 포함하는, 상이한 조성, 두께 및 도펀트 농도의 복수의 층을 포함할 수 있다.
일부 실시예들에서, 기판(10)은 약 90 미크론 두께이고, 장치 층들(12, 14 및 16)은 5 미크론 미만의 결합 두께를 갖는다.
반도체 영역들(12, 14 및 16)의 성장 후에, p-형 영역(16)과 발광 영역(14)의 하나 이상의 부분은 n-형 영역(12)의 부분들을 드러내도록 에칭 제거된다. n-형 영역(12)의 노출된 부분에 n-컨택트(26)가 형성된다.
p-형 영역(16) 위에 다층 p-컨택트가 형성된다. 도 1에 도시된 예에서, 오믹 컨택트 층(18)이 p-형 영역(16)과 직접 접촉하여 형성된 다음, 금속 또는 유전체일 수 있는 가드층(20)이 오믹 컨택트 층(18) 위에 형성된다. 도 1에 도시된 바와 같이, 가드층(20)은 오믹 컨택트 층(18)의 측면들에 걸쳐 연장될 수 있다. 예를 들어, 오믹 컨택트 층(18)은 단락 또는 신뢰도 문제를 유발할 수 있는 일렉트로마이그레이션(electromigration)에 종속되는 은(silver)을 포함할 수 있다. 오믹 컨택트 층(18) 위에 형성되는 가드 층(20)은 오믹 컨택트 층(18)의 일렉트로마이그레이션을 방지하거나 감소시킬 수 있다. 일부 실시예들에서, 더 많은 p-컨택트 층들이 이용될 수 있고, 또는 가드층(20)이 생략될 수 있다.
유전체 층(22)은 n-컨택트(26)를 p-컨택트(18, 20)로부터 고립시킬 수 잇다.
p-본드 패드(24)가 p-컨택트 위에 형성되어 거기에 전기 접속된다. n-본드 패드(28)는 n-컨택트 위에 형성되어 거기에 전기 접속된다. 본드 패드들(24 및 28)은 성장 기판(10)의 제거 동안 장치 층들(12, 14 및 16)을 지지하고, 장치 층들로부터의 열을 멀리 전도시킨다. 본드 패드들(24 및 28)은 예를 들어, 금, 구리 또는 알루미늄과 같은 높은 열 전도율을 갖는 임의의 금속으로 형성될 수 있다. 본드 패드들은 예를 들어 일부 실시예들에서는 6 미크론과 30 미크론 사이의 두께로, 일부 실시예들에서는 15 미크론과 25 미크론 사이의 두께로 전기도금될 수 있다. 도 1에 도시된 바와 같이, 에어 갭들(30)은 n- 및 p-본드 패드들(28 및 24)을 전기적으로 고립시킬 수 있다. 갭들은 바람직하게는 50 미크론 미만의 폭을 갖는다. 위에서 설명된 바와 같이, 본드 패드들(24 및 28)은 열 전달을 제공하며, 성장 기판(10)의 제거 동안 반도체 층들을 지지한다. 본드 패드들(24 및 28)에 의해 제공되는 열 전달을 요구하지 않고 반도체 층들의 지지를 요구하지 않는 장치들에서(즉, 성장 기판이 장치로부터 제거되지 않는 장치들에서), 본드 패드들(24 및 28)은 생략될 수 있고, 마이크로범프들(32)이 p- 및 n-컨택트 상에 직접 형성될 수 있다.
n- 및 p-본드 패드들(28 및 24)은 일부 실시예들에서는 LED의 면적(즉, LED 상의 반도체 재료의 면적)의 적어도 60%, 일부 실시예들에서는 LED의 면적의 적어도 85%를 커버한다.
Ⅲ-N LED를 형성하는 기술분야에서 관용적이거나 잘 알려져 있을 수 있는 단계들의 상세는 설명될 필요가 없으며, 도면들에 도시된 것과 동일한 구조물을 형성하는 많은 방법들이 있을 수 있다. 관용적이거나 잘 알려져 있을 수 있는 그러한 상세는 클리닝, 퇴적 기술(예를 들어, 스퍼터링, CVD, 전기도금 등), 리소그래피 기술, 마스킹 기술, 에칭 기술, 금속 리프트오프 기술, 포토레지스트 스트리핑 기술, 웨이퍼로부터의 다이스 분리를 포함한다.
도 2에서, 포토레지스트 층(34)은 p-본드 패드(24) 및 n-본드 패드(28) 상단에 형성된 다음, 일련의 작은 개구들을 형성하도록 패턴화된다.
도 3에서, 포토레지스트 층(34) 내의 개구들에 순응형 금속(32)이 전기도금된다. 예를 들어 150 GPa보다 작은 영률(Young's modulus)을 갖는 임의의 적합한 금속이 이용될 수 있다. 적합한 금속들의 예는 약 78 GPa의 영률을 갖는 금, 약 110과 128 GPa 사이의 영률을 갖는 구리, 및 약 70 GPa의 영률을 갖는 알루미늄을 포함한다.
도 4에서, 순응형 금속 마이크로범프들(32)을 남기고서 포토레지스트 층(34)이 벗겨진다. 마이크로범프들(32)은 예를 들어 횡방향 크기가 6과 25 미크론 사이일 수 있다. 그들은 원형 단면을 가질 수 있지만, 포토레지스트 층(34) 내에 패턴화될 수 있는 어떠한 단면이라도 이용될 수 있다. 마이크로범프들은 6과 25 미크론 사이의 높이를 가질 수 있고, 6과 25 미크론 사이로 이격될 수 있다. 마이크로범프들은 대략적으로 동일한 높이 및 폭을 가질 수 있다. 일부 실시예들에서, 마이크로범프들(32)의 크기, 높이 및 간격은 포토레지스트 층(34)의 두께에 의해 결정된다. 마이크로범프들(32)이 도금되는 포토레지스트 층(34) 내의 공간들은 대략적으로 포토레지스트층의 두께만큼의 폭을 가지고, 그만큼 이격될 수 있다. 예를 들어, 10 미크론 두께의 포토레지스트 층이 이용되는 경우, 패턴화되는 가장 작은 마이크로범프들은 약 10 미크론 폭을 갖고, 약 10 미크론 이격될 수 있다. 일부 실시예들에서, 마이크로범프들(32)의 크기, 높이 및 간격은 포토레지스트 층(34)의 두께와 관련이 없다. 비록 머시룸 헤드(mushroom head)들이 포토레지스트 층 위에 형성될 것이긴 하지만, 마이크로범프들은 포토레지스트 층(34)보다 더 두껍게 만들어질 수 있다. LED 다이가 마운트에 부착될 때 LED 다이와 마운트 사이의 영역의 대부분 또는 전부가 마이크로범프 재료로 채워져서 LED 다이와 마운트 사이에 매우 작은 갭만을 남기거나 갭을 남기지 않도록 마이크로범프들이 변형되도록, 마이크로범프들(32)의 크기 및 간격이 선택된다. 예를 들어, LED 다이를 마운트에 부착한 후, 마이크로범프들이 형성되어 있는 영역(예를 들어, 일부 실시예들에서는 n- 및 p-본드 패드들의 영역)에서, LED 다이와 마운트 간의 공간은 일부 실시예들에서는 변형된 마이크로범프들로 적어도 50% 채워지고, 일부 실시예들에서는 변형된 마이크로범프들로 적어도 75% 채워지고, 일부 실시예들에서는 변형된 마이크로범프들로 적어도 85% 채워진다. 본딩 후의 인접한 마이크로범프들 간의 갭은 일부 실시예들에서는 2 미크론보다 작을 수 있고, 일부 실시예들에서는 1 미크론보다 작을 수 있다. 본딩 후의 마이크로범프들의 높이는 일부 실시예들에서는 원래 높이의 50%보다 작을 수 있고, 일부 실시예들에서는 원래 높이의 20%보다 작을 수 있고, 일부 실시예들에서는 원래 높이의 10%보다 작을 수 있다.
도 4에 도시된 가공 후에, 장치들의 웨이퍼는 다이싱될 수 있다.
도 5에서, 도 4에 도시된 장치는 뒤집어져서 마운트(40) 상에 실장된다. 마이크로범프들(42)은 LED 다이(5) 상에 형성된 마이크로범프들(32)과 정렬되도록 마운트(40) 상에 형성될 수 있다. 마이크로범프들은 LED 다이(5)와 마운트(40) 중 하나에만 형성될 수도 있고, 둘 다에 형성될 수도 있다. LED 다이(5)는 LED 다이(5)와 마운트(40) 사이에 압력을 가함으로써 마운트(40)에 접속된다. 압력은 초음파 에너지, 열 또는 둘 다를 수반할 수 있다. 초음파 에너지 및 열 중 하나 또는 둘 다의 추가는 본드를 형성하는 데에 필요한 압력을 감소시킬 수 있다. 마운트 상에 형성된 마이크로범프들(42) 및/또는 LED 다이 상에 형성된 마이크로범프들(32)은 본딩 동안 소성 변형을 겪을 수 있으며(즉, 원래의 형상으로 되돌아가지 않음), LED 다이와 마운트(40) 사이에 연속적인, 또는 거의 연속적인 금속 지지물을 형성할 수 있다. 예를 들어, 일부 실시예들에서, 본딩 후에, 마이크로범프들은 n- 및 p-본드 패드(28 및 24)의 영역에 대응하는 LED 다이와 마운트(40) 사이의 공간의 거의 전부를 채운다.
초음파 본딩 동안, LED 다이(5)는 마운트(40) 상에 배치된다. 본드 헤드가 LED 다이(5)의 상단 표면(사파이어 상에 성장된 Ⅲ-질화물 장치의 경우에서는 사파이어 성장 기판(10)의 상단 표면인 경우가 많음)에 배치된다. 본드 헤드는 초음파 트랜스듀서에 접속된다. 초음파 트랜스듀서는 예를 들어, PZT(lead zirconate titanate) 층들의 스택일 수 있다. 시스템이 고조파 공진하게 하는 주파수(종종 수십 또는 수백 ㎑ 정도의 주파수)에서 트랜스듀서에 전압이 인가될 때, 트랜스듀서는 진동하기 시작하고, 이는 본드 헤드와 LED 다이(5)가 종종 수 미크론 정도의 진폭에서 진동하게 한다. 진동은 마이크로범프들(32 및 42)의 금속 격자 내의 원자들이 상호확산하게 하여, 야금학적으로 연속적인 접합부를 야기한다. 본딩 동안, 열 및/또는 압력이 추가될 수 있다. 초음파 본딩 동안, 마이크로범프들(32 및 42)과 같은 순응형 본딩 구조물들은 붕괴하고 리플로우한다.
일부 실시예들에서, 장치의 상이한 부분들에 위치된 마이크로범프들의 특성 또는 배열은 상이한 속성들을 가질 수 있다. 예를 들어, 기판 제거 동안 더 많은 지지를 필요로 하는 장치의 영역들에서는, 마이크로범프들이 더 크고/거나 함께 더 가깝게 이격될 수 있다. 예를 들어, n-형 영역을 노출시키기 위해 메사들이 에칭되는 곳 부근의 영역들에서, 메사 에칭으로 인해, 남아있는 p-형 재료는 약간 얇아질 수 있다. 이러한 영역들에서는, 더 얇은 반도체 재료에 더 많은 지지를 제공하기 위해, 마이크로범프들은 더 크고/거나 더 가깝게 이격될 수 있다.
마이크로범프들(32)은 예를 들어 포토레지스트 마스크 및 금속 리프트오프 방법을 이용하는 것, 또는 퇴적되거나 도금된 큰 면적의 두꺼운 본딩 패드를 기계적으로 패턴화하는 것과 같은 다른 기술들에 의해 형성될 수 있다. 기계적 패턴화 기술들은 예를 들어, 스탬핑, 레이저 머시닝, 화학적 또는 건식 에칭, 또는 기계적 조면화(roughening)를 포함한다. 일부 실시예들에서, 서로로부터 오프셋된 마이크로범프들의 적층된 층들이 이용될 수 있다. 마이크로범프들의 복수의 층들은 횡방향 및 수직방향 둘 다에서의 본딩 순응성을 야기할 수 있다.
일부 실시예들에서, 마이크로범프들(32 및 42)은 다른 순응적인 전기 및 열 전도성 구조물로 대체된다. 도 6은 대안적인 실시예의 일례를 도시하고 있다. 마이크로범프들을 대신하여, 다공질 금속 구조물(46)이 LED 다이(5)와 마운트(40) 사이에 배치된다. 다공질 금속 구조물(46)은 LED 다이(5)의 본드 패드들(24 및 28) 상에, 마운트(40)의 본드 패드들(44) 상에, 또는 LED 본드 패드들 및 마운트 본드 패드들 둘 다에 형성될 수 있다. 다공질 금속 구조물(46)은 예를 들어, 도금된 표면을 사실상 다공질, 조면질(rough) 또는 수지상(dendritic)으로 만드는 공정 조건들 하에서 연성 금속(soft metal)을 도금함으로써, 또는 용융된 다공질 구조물을 만들기 위해 금속의 작은 입자들을 소결함으로써 형성될 수 있다. 그 다음, LED 다이(5) 및 마운트(40)가 위에서 설명된 바와 같이 본딩될 수 있다. 다공질 금속 구조물(46)은 본딩 동안 소성 변형을 겪을 수 있다. 본딩 동안 액체로 되는 솔더와는 달리, 여기에 설명되는 마이크로범프들 및 다공질 금속 구조물들과 같은 순응형 본딩 구조물들은 일반적으로는 고체상에서 붕괴한다. 순응형 본딩 구조물이 더 부드러워지게 하거나 또는 녹기 시작하게 하는 열이 본딩 동안 가해질 수 있긴 하지만, 일부 실시예들에서, 순응형 본딩 구조물은 완전히 액체상으로 될 정도로 충분히 뜨거워지지는 않는다.
마이크로범프들 또는 다공질 금속 구조물과 같은 순응형 구조물은, 본딩 동안의 높은 압력 또는 온도를 요구하지 않고서도, LED 다이 상의 본드 패드들과 그 LED 다이가 실장되는 마운트의 표면 간의 경미한 표면 비평면성들(surface non-planarities)을 보상할 수 있다. 마이크로범프들이 변형되는 능력은 강건한 열적, 기계적 및 전기적 접속으로 본드를 형성하는 데에 요구되는 압력 및/또는 온도를 감소시킬 수 있고, 마운트에의 본딩 동안의 균열 또는 기타 손상의 발생을 감소시킬 수 있다.
LED 다이(5)를 마운트(40)에 본딩한 후, 성장 기판(10)은 예를 들어 레이저 리프트오프, 에칭 또는 특정한 성장 기판에 적합한 임의의 다른 기술에 의해 제거될 수 있다. 성장 기판을 제거한 후, 반도체 구조물은 예를 들어 광전기화학적 에칭에 의해 얇아질 수 있고/거나, 표면은 예를 들어 광 결정 구조물로 조면화 또는 패턴화될 수 있다. 렌즈, 파장 변환 재료 또는 본 기술분야에 알려진 다른 구조물이 기판 제거 후에 LED(5) 위에 배치될 수 있다.
일부 실시예들에서, LED 다이(5)의 에지를 따른 마이크로범프들은 본딩 동안 밀봉부를 형성하도록 구성된다. 도 4에 도시된 장치에서, 장치의 에지 상의 마이크로범프들(50)은 밀봉부를 형성하도록 구성된다. 밀봉부는 장치의 에지에 추가의 기계적 지지를 제공할 수 있고, 습기 또는 실리콘 인캡슐런트와 같은 외부의 물질이 LED 다이(5)와 마운트(40) 사이의 임의의 공간에 들어오는 것을 방지할 수 있다.
도 7은 에지 밀봉부의 제1 예를 갖는 장치의 평면도이다. 도 7에 도시된 장치에서는, 연속적인 선형 범프 밀봉부(50)가 마이크로범프들(32)을 둘러싼다. 예를 들어, 에지 밀봉부는 다이(5)의 에지에서 p-본드 패드 영역(24) 내의 마이크로범프들을 둘러싸고, p-본드 패드와 n-본드 패드 간의 갭(30)을 둘러싼다. 다른 밀봉부는 n-본드 패드 영역(28) 상에 형성된 마이크로범프들을 둘러싼다. 도 8은 도 7에 도시된 것과 같은 선형 주변부 범프 밀봉부(linear perimeter bump seal)(50a)를 갖는 장치의 일부분을 도시한 것이다. 선형 범프 밀봉부(50a)의 일부분만이 나타나 있고, 명확함을 위해 마이크로범프들(32)은 생략된다. 장치(5)를 마운트(도 8에는 도시되지 않음)에 본딩하는 동안과 같이, 압력(52)이 범프 밀봉부(50a)에 가해질 때, 범프 밀봉부(50a)는 화살표(54)에 의해 나타난 바와 같이 한 방향으로만 변형될 수 있다. 도 9는 본딩 동안의 소성 변형을 겪은 후의 도 8의 에지 밀봉부를 도시한 것이다. 에지 밀봉부(50b)는 도 8에 나타난 방향(54)으로 퍼졌다.
도 7 및 도 8에 도시된 연속적인 선형 에지 밀봉부(50a)는 한 방향으로만 변형될 수 있기 때문에, 둘 이상의 방향으로 변형될 수 있는 마이크로범프들(32)보다는 덜 순응적이다. 결과적으로, 본딩 동안, 에지 밀봉부(50a) 아래의 LED 장치의 부분에는, 마이크로범프들(32) 아래의 LED 장치의 부분에 가해지는 것보다 더 많은 힘이 가해질 수 있다.
일부 실시예들에서, 에지 밀봉부(50)는 본딩 동안 둘 이상의 방향으로 변형되도록 구성된다. 일부 실시예들에서, 에지 밀봉부(50)의 형상은, 에지 밀봉부(50)의 순응성이 마이크로범프들(32)의 순응성에 일치하도록 선택된다.
도 10은 둘 이상의 방향으로 변형할 수 있는 에지 밀봉부(50c)를 갖는 장치의 일부분을 도시한 것이다. 에지 밀봉부(50c)는 마이크로범프들(32)을 둘러싸는 연속적인 비선형의 범프 밀봉부이다. 밀봉부(50c)의 일부분만이 나타나 있고, 명확함을 위하여 마이크로범프들(32)이 생략된다. 에지 밀봉부(50c)는 물결 형상을 갖는다. 장치(5)를 마운트(도 10에는 도시되지 않음)에 본딩하는 동안 등에, 압력(52)이 범프 밀봉부(50c)에 인가될 때, 범프 밀봉부(50c)는 화살표(55 및 56)에 의해 나타난 둘 이상의 방향으로 변형될 수 있다. 도 11은 본딩 동안의 소성 변형을 겪은 후의 도 10의 에지 밀봉부를 도시한 것이다. 에지 밀봉부(50d)는 도 10에 나타난 방향(55 및 56)으로 퍼졌다.
도 12는 둘 이상의 방향으로 변형될 수 있는 에지 밀봉부(50e)의 다른 예를 갖는 장치의 일부분을 도시한 것이다. 에지 밀봉부(50e)는 마이크로범프들(32)을 둘러싸는 오프셋된 마이크로범프들의 2개의 라인(50f 및 50g)이다. 에지 밀봉부(50e)의 일부분만이 나타나 있고, 명확함을 위하여 마이크로범프들(32)은 생략된다. 라인들(50f 및 50g) 내의 마이크로범프들은 서로 접촉할 수 있긴 하지만, 반드시 그럴 필요는 없다. 장치(5)를 마운트(도 12에는 도시되지 않음)에 본딩하는 동안 등에 압력(52)이 범프 밀봉부(50e)에 가해질 때, 범프 밀봉부(50e)는 화살표들(55 및 56)에 의해 나타난 둘 이상의 방향으로 변형될 수 있다. 도 13은 본딩 동안의 소성 변형을 겪은 후의 도 12의 에지 밀봉부를 나타낸 것이다. 에지 밀봉부(50e) 내의 마이크로범프들의 2개의 라인(50f 및 50g)은 도 12에 나타난 방향들(55 및 56)로 퍼져서 연속적인 밀봉부(50h)를 형성한다.
위에서 설명된 초음파 본딩 동안, 트랜스듀서는 일반적으로 단일 방향으로 진동한다. 예를 들어, 트랜스듀서는 도 10 및 도 12에 도시된 축(56)을 따라 진동하고, 축(55)을 따라서는 거의 또는 전혀 움직이지 않는다. 순응형 본딩 구조물은 우선적으로 진동 축을 따라 붕괴하는 경향이 있다. 따라서, 일부 실시예들에서, 에지 밀봉부(50)는 진동 축에 수직한 축들을 따라 더 넓고, 진동 축에 평행한 축들을 따라 더 좁다.
상기 설명된 예들 및 실시예들은 플립칩 Ⅲ-질화물 발광 장치를 참조하지만, 여기에 설명되는 순응형 본딩 구조물 및 에지 밀봉부는 플립칩, Ⅲ-질화물 장치, LED 또는 심지어는 발광 장치일 필요가 없는 임의의 적합한 장치와 함께 이용될 수 있다.
본 발명이 상세하게 설명되었지만, 본 기술분야의 숙련된 자들은 본 명세서를 고려해볼 때, 여기에 설명된 발명의 사상의 취지를 벗어나지 않고서 본 발명에 대한 수정이 이루어질 수 있음을 알 것이다. 그러므로, 본 발명의 범위는 도시되고 설명된 구체적인 실시예들로 한정되는 것으로 의도되지 않는다.
Claims (15)
- 반도체 장치와 마운트(40) 사이에 순응형 본딩 구조물(compliant bonding structure)을 배치하는 단계; 및
상기 반도체 장치를 상기 마운트에 본딩하는 단계
를 포함하고,
상기 본딩은 상기 순응형 본딩 구조물이 붕괴(collapse)되어, 상기 순응형 본딩 구조물이 상기 반도체 장치를 상기 마운트에 전기적 및 기계적으로 접속하게 하고,
상기 순응형 본딩 구조물은 본딩 동안 고체상(solid phase)으로 남아있는 방법. - 제1항에 있어서,
상기 반도체 장치는,
n-형 영역(12)과 p-형 영역(16) 사이에 배치된 발광 영역(14)을 포함하는 반도체 구조물;
상기 n-형 영역의 일부분 상에 배치된 n-금속 구조물; 및
상기 p-형 영역의 일부분 상에 배치된 p-금속 구조물
을 포함하는 방법. - 제2항에 있어서,
상기 순응형 본딩 구조물은 복수의 금속 범프(32)를 포함하는 방법. - 제3항에 있어서,
상기 복수의 금속 범프(32)는 150GPa 미만의 영률(Young's modulus)을 갖는 금속을 포함하는 방법. - 제3항에 있어서,
상기 복수의 금속 범프(32)는 금 범프들인 방법. - 제3항에 있어서,
상기 n-금속 구조물은 적어도 10 미크론 두께의 금 층(28)을 포함하고,
상기 복수의 금속 범프(32) 중 일부는 상기 n-금속 구조물 상에 형성되고,
상기 p-금속 구조물은 적어도 10 미크론 두께의 금 층(24)을 포함하고,
상기 복수의 금속 범프(32) 중 일부는 상기 p-금속 구조물 상에 형성되는 방법. - 제3항에 있어서,
상기 반도체 구조물의 제1 영역 내에서, 가장 가까운 이웃 범프들(32)은 상기 반도체 구조물의 제2 영역 내의 가장 가까운 이웃 범프들보다 더 가깝게 이격되는 방법. - 제3항에 있어서,
본딩 후에, 상기 p-금속 구조물의 영역에 대응하는 반도체 발광 장치와 상기 마운트(40) 사이의 영역은 갭들에 의해 분리된 붕괴된 금속 범프들에 의해 점유되는 방법. - 제8항에 있어서,
본딩 후에, 상기 붕괴된 금속 범프들은 상기 복수의 금속 범프(32) 중 적어도 하나의 높이의 20% 미만의 높이를 갖는 방법. - 제2항에 있어서,
상기 순응형 본딩 구조물은 적어도 하나의 다공질 금속층(46)을 포함하는 방법. - 제2항에 있어서,
반도체 발광 장치는 성장 기판(10)을 더 포함하고,
상기 방법은 본딩 후에 상기 성장 기판을 제거하는 단계를 더 포함하는 방법. - 제2항에 있어서,
반도체 발광 장치의 에지에 인접한 상기 순응형 본딩 구조물의 부분(50)은 본딩 동안, 상기 순응형 본딩 구조물의 상기 부분이 붕괴되어 상기 반도체 발광 장치와 상기 마운트(40) 사이에 밀봉부(seal)를 형성하도록 구성되는 방법. - 제12항에 있어서,
상기 반도체 발광 장치의 에지에 인접한 상기 순응형 본딩 구조물의 상기 부분은 연속적인 선형 금속 범프(50a)를 포함하는 방법. - 제12항에 있어서,
상기 반도체 발광 장치의 에지에 인접한 상기 순응형 본딩 구조물의 상기 부분은 연속적인 곡선형(curved) 금속 범프(50c)를 포함하는 방법. - 제12항에 있어서,
상기 반도체 발광 장치의 에지에 인접한 상기 순응형 본딩 구조물의 상기 부분은 적어도 2개의 금속 범프 라인(50f, 50g)을 포함하고, 상기 적어도 2개의 금속 범프 라인은 본딩 동안 상기 적어도 2개의 금속 범프 라인이 붕괴되어 연속적인 밀봉부를 형성하도록 오프셋되는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/397,367 | 2009-03-04 | ||
US12/397,367 US8202741B2 (en) | 2009-03-04 | 2009-03-04 | Method of bonding a semiconductor device using a compliant bonding structure |
PCT/IB2010/050748 WO2010100577A2 (en) | 2009-03-04 | 2010-02-19 | Method of bonding a semiconductor device using a compliant bonding structure |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177014482A Division KR101852907B1 (ko) | 2009-03-04 | 2010-02-19 | 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110132432A true KR20110132432A (ko) | 2011-12-07 |
KR101743786B1 KR101743786B1 (ko) | 2017-06-05 |
Family
ID=42110154
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177014482A KR101852907B1 (ko) | 2009-03-04 | 2010-02-19 | 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 |
KR1020117023041A KR101743786B1 (ko) | 2009-03-04 | 2010-02-19 | 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177014482A KR101852907B1 (ko) | 2009-03-04 | 2010-02-19 | 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8202741B2 (ko) |
EP (1) | EP2404331B1 (ko) |
JP (3) | JP5657579B2 (ko) |
KR (2) | KR101852907B1 (ko) |
CN (1) | CN102341924B (ko) |
TW (1) | TWI487144B (ko) |
WO (1) | WO2010100577A2 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8202741B2 (en) * | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
US8089091B2 (en) | 2009-06-18 | 2012-01-03 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with a contact formed on a textured surface |
JP5677115B2 (ja) * | 2011-02-07 | 2015-02-25 | セイコーインスツル株式会社 | 半導体装置 |
US9269858B2 (en) | 2011-08-31 | 2016-02-23 | Micron Technology, Inc. | Engineered substrates for semiconductor devices and associated systems and methods |
FR2988910B1 (fr) * | 2012-03-28 | 2014-12-26 | Commissariat Energie Atomique | Composant led a faible rth avec chemins electrique et thermique dissocies |
JP6130155B2 (ja) * | 2013-02-01 | 2017-05-17 | スタンレー電気株式会社 | 半導体発光素子 |
US9577172B2 (en) | 2013-02-19 | 2017-02-21 | Koninklijke Philips N.V. | Light emitting die component formed by multilayer structures |
US9355984B2 (en) * | 2013-07-18 | 2016-05-31 | Infineon Technologies Ag | Electronic device and method for fabricating an electronic device |
JP2015061010A (ja) * | 2013-09-20 | 2015-03-30 | 豊田合成株式会社 | Iii族窒化物半導体発光素子とその製造方法と実装体の製造方法 |
WO2015074880A1 (en) * | 2013-11-19 | 2015-05-28 | Koninklijke Philips N.V. | A solid state light emitting device and method of manufacturing a solid state light emitting device |
DE102015108545A1 (de) * | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
EP3443594A4 (en) * | 2016-04-15 | 2019-12-18 | Glo Ab | METHOD FOR GENERATING AN ARRANGEMENT FROM A UNIT WITH MULTIPLE CELLS |
WO2018061394A1 (ja) * | 2016-09-27 | 2018-04-05 | 株式会社村田製作所 | 電子部品 |
KR102369822B1 (ko) * | 2017-03-22 | 2022-03-03 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 및 반도체 소자 패키지 |
US11094865B2 (en) * | 2017-01-26 | 2021-08-17 | Suzhou Lekin Semiconductor Co., Ltd. | Semiconductor device and semiconductor device package |
JP7218048B2 (ja) * | 2018-05-24 | 2023-02-06 | スタンレー電気株式会社 | 半導体発光装置及びその製造方法 |
JP6826761B2 (ja) | 2018-08-31 | 2021-02-10 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
US11127930B2 (en) | 2018-12-18 | 2021-09-21 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Substrate and display panel |
CN109860240A (zh) * | 2018-12-18 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 基板、显示面板及其制作方法和显示装置 |
JP7189441B2 (ja) * | 2019-04-17 | 2022-12-14 | 日亜化学工業株式会社 | 実装方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5904499A (en) | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
JP3285294B2 (ja) * | 1995-08-08 | 2002-05-27 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
JPH0964238A (ja) | 1995-08-21 | 1997-03-07 | Oki Electric Ind Co Ltd | 半導体チップの実装構造及び方法 |
JP3708319B2 (ja) * | 1998-02-03 | 2005-10-19 | 松下電器産業株式会社 | 半導体発光装置 |
US6090687A (en) * | 1998-07-29 | 2000-07-18 | Agilent Technolgies, Inc. | System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein |
US6410415B1 (en) * | 1999-03-23 | 2002-06-25 | Polymer Flip Chip Corporation | Flip chip mounting technique |
JP2000306957A (ja) * | 1999-04-21 | 2000-11-02 | Tdk Corp | 超音波ボンディング実装方法及び超音波ボンディング装置 |
US6455878B1 (en) * | 2001-05-15 | 2002-09-24 | Lumileds Lighting U.S., Llc | Semiconductor LED flip-chip having low refractive index underfill |
US20020179921A1 (en) | 2001-06-02 | 2002-12-05 | Cohn Michael B. | Compliant hermetic package |
JP2003007904A (ja) * | 2001-06-27 | 2003-01-10 | Hitachi Ltd | 半導体装置 |
JP2004047561A (ja) * | 2002-07-09 | 2004-02-12 | Olympus Corp | 光導電スイッチモジュールおよびその製造方法 |
DE102004036295A1 (de) * | 2003-07-29 | 2005-03-03 | GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View | Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden |
JP4246134B2 (ja) * | 2003-10-07 | 2009-04-02 | パナソニック株式会社 | 半導体素子の実装方法、及び半導体素子実装基板 |
US7462861B2 (en) * | 2004-04-28 | 2008-12-09 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
JP4688594B2 (ja) | 2004-08-06 | 2011-05-25 | パナソニック株式会社 | 発光光源、照明装置及び表示装置 |
JP4164052B2 (ja) * | 2004-08-09 | 2008-10-08 | 松下電器産業株式会社 | 電子部品組立体の製造方法及び表示パネル組立体の製造方法 |
US7256483B2 (en) | 2004-10-28 | 2007-08-14 | Philips Lumileds Lighting Company, Llc | Package-integrated thin film LED |
JP4057017B2 (ja) * | 2005-01-31 | 2008-03-05 | 富士通株式会社 | 電子装置及びその製造方法 |
US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
US7348212B2 (en) * | 2005-09-13 | 2008-03-25 | Philips Lumileds Lighting Company Llc | Interconnects for semiconductor light emitting devices |
US8334155B2 (en) | 2005-09-27 | 2012-12-18 | Philips Lumileds Lighting Company Llc | Substrate for growing a III-V light emitting device |
US7547576B2 (en) | 2006-02-01 | 2009-06-16 | International Business Machines Corporation | Solder wall structure in flip-chip technologies |
TWI318013B (en) * | 2006-09-05 | 2009-12-01 | Epistar Corp | A light emitting device and the manufacture method thereof |
US7842963B2 (en) | 2006-10-18 | 2010-11-30 | Koninklijke Philips Electronics N.V. | Electrical contacts for a semiconductor light emitting apparatus |
US9046634B2 (en) * | 2007-06-14 | 2015-06-02 | Philips Lumileds Lighting Company, Llc | Thin flash or video recording light using low profile side emitting LED |
JP5549190B2 (ja) | 2009-02-27 | 2014-07-16 | 豊田合成株式会社 | 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子 |
US8202741B2 (en) * | 2009-03-04 | 2012-06-19 | Koninklijke Philips Electronics N.V. | Method of bonding a semiconductor device using a compliant bonding structure |
-
2009
- 2009-03-04 US US12/397,367 patent/US8202741B2/en active Active
-
2010
- 2010-02-19 WO PCT/IB2010/050748 patent/WO2010100577A2/en active Application Filing
- 2010-02-19 EP EP10707353.8A patent/EP2404331B1/en active Active
- 2010-02-19 KR KR1020177014482A patent/KR101852907B1/ko active IP Right Grant
- 2010-02-19 JP JP2011552542A patent/JP5657579B2/ja active Active
- 2010-02-19 CN CN201080010285.7A patent/CN102341924B/zh active Active
- 2010-02-19 KR KR1020117023041A patent/KR101743786B1/ko active IP Right Grant
- 2010-03-01 TW TW099105841A patent/TWI487144B/zh active
-
2012
- 2012-05-14 US US13/470,784 patent/US9076944B2/en active Active
-
2014
- 2014-11-26 JP JP2014238388A patent/JP6073282B2/ja active Active
-
2017
- 2017-01-04 JP JP2017000183A patent/JP2017069582A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2010100577A2 (en) | 2010-09-10 |
EP2404331B1 (en) | 2018-10-10 |
JP5657579B2 (ja) | 2015-01-21 |
KR20170063978A (ko) | 2017-06-08 |
TW201041189A (en) | 2010-11-16 |
JP2015053521A (ja) | 2015-03-19 |
WO2010100577A3 (en) | 2010-10-28 |
CN102341924A (zh) | 2012-02-01 |
JP2017069582A (ja) | 2017-04-06 |
KR101852907B1 (ko) | 2018-06-20 |
CN102341924B (zh) | 2015-11-25 |
US9076944B2 (en) | 2015-07-07 |
JP2012519954A (ja) | 2012-08-30 |
KR101743786B1 (ko) | 2017-06-05 |
US8202741B2 (en) | 2012-06-19 |
JP6073282B2 (ja) | 2017-02-01 |
TWI487144B (zh) | 2015-06-01 |
US20100227421A1 (en) | 2010-09-09 |
US20120225505A1 (en) | 2012-09-06 |
EP2404331A2 (en) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2404331B1 (en) | Method of bonding a semiconductor device using a compliant bonding structure | |
US8053905B2 (en) | Compliant bonding structures for semiconductor devices | |
JP2007081417A (ja) | 半導体発光デバイスの相互接続 | |
EP2715813B1 (en) | P-n separation metal fill for flip chip leds | |
JP6689185B2 (ja) | コンタクトが凹凸面上に形成された半導体発光デバイス、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right |