KR20110123787A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20110123787A
KR20110123787A KR1020117022989A KR20117022989A KR20110123787A KR 20110123787 A KR20110123787 A KR 20110123787A KR 1020117022989 A KR1020117022989 A KR 1020117022989A KR 20117022989 A KR20117022989 A KR 20117022989A KR 20110123787 A KR20110123787 A KR 20110123787A
Authority
KR
South Korea
Prior art keywords
discharge
electrode
protective layer
voltage
wavelength
Prior art date
Application number
KR1020117022989A
Other languages
English (en)
Other versions
KR101218883B1 (ko
Inventor
히데지 가와라자끼
게이지 호리까와
지하루 고시오
가나꼬 오꾸무라
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20110123787A publication Critical patent/KR20110123787A/ko
Application granted granted Critical
Publication of KR101218883B1 publication Critical patent/KR101218883B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

플라즈마 디스플레이 패널은, 전면판과, 전면판과 대향 배치된 배면판을 구비한다. 전면판은, 표시 전극과 표시 전극을 덮는 유전체층과 유전체층을 덮는 보호층을 갖는다. 보호층은, 파장 146㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖는다. 또한, 보호층은, 파장 173㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖는다. 파장 146㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와, 파장 173㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와의 비인 A/B가 3.0보다 크고, 7.0 이하이다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
여기에 개시된 기술은, 표시 디바이스 등에 이용되는 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널(이하, PDP라고 칭함)은, 전면판과 배면판으로 구성된다. 전면판은, 글래스 기판과, 글래스 기판의 한쪽의 주면 상에 형성된 표시 전극과, 표시 전극을 덮어서 컨덴서로서의 작용을 하는 유전체층과, 유전체층 상에 형성된 산화 마그네슘(MgO)으로 이루어지는 보호층으로 구성되어 있다. 한편, 배면판은, 글래스 기판과, 글래스 기판의 한쪽의 주면 상에 형성된 데이터 전극과, 데이터 전극을 덮는 기초 유전체층과, 기초 유전체층 상에 형성된 격벽과, 각 격벽간에 형성된 적색, 녹색 및 청색 각각으로 발광하는 형광체층으로 구성되어 있다.
보호층에는, 주로 2개의 기능이 있다. 첫 번째는, 방전에 의한 이온 충격으로부터 유전체층을 보호하는 것이다. 두 번째는, 어드레스 방전을 발생시키기 위한 초기 전자를 방출하는 것이다. 이온 충격으로부터 유전체층이 보호됨으로써, 방전 전압의 상승이 억제된다. 초기 전자 방출수가 증가함으로써, 화상의 깜박거림의 원인으로 되는 어드레스 방전 미스가 저감된다. 초기 전자 방출수를 증가시키기 위해, MgO에 불순물을 첨가하는 기술이나, MgO 입자를 MgO막 상에 형성하는 기술이 알려져 있다(예를 들면, 특허 문헌 1, 2, 3, 4, 5 등 참조).
일본 특허 공개 제2002-260535호 공보 일본 특허 공개 평11-339665호 공보 일본 특허 공개 제2006-59779호 공보 일본 특허 공개 평8-236028호 공보 일본 특허 공개 평10-334809호 공보
<발명의 개요>
PDP는, 전면판과, 전면판과 대향 배치된 배면판을 구비한다. 전면판은, 표시 전극과 표시 전극을 덮는 유전체층과 유전체층을 덮는 보호층을 갖는다. 보호층은, 파장 146㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖는다. 또한, 보호층은, 파장 173㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖는다. 파장 146㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와, 파장 173㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와의 비는 3.0보다 크고, 7.0 이하이다.
도 1은 실시 형태에 따른 PDP의 구조를 도시하는 사시도.
도 2는 실시 형태에 따른 PDP의 전극 배열도.
도 3은 실시 형태에 따른 플라즈마 디스플레이 장치의 블록 회로도.
도 4는 실시 형태에 따른 플라즈마 디스플레이 장치의 구동 전압 파형도.
도 5는 실시 형태에 따른 보호층의 포토 루미네센스 스펙트럼을 나타내는 도면.
도 6은 포토 루미네센스 스펙트럼 측정 장치의 개략도.
도 7은 실시 형태에 따른 PDP의 제조 방법의 일례를 나타내는 플로우차트.
도 8은 실시 형태에 따른 PDP의 제조에 이용되는 온도 프로파일의 일례를 나타내는 도면.
도 9는 실시 형태에 따른 PDP의 단면을 도시하는 개략도.
도 10은 전자 방출 성능과 Vscn 점등 전압을 나타내는 도면.
[1. PDP(1)의 구조]
PDP의 기본 구조는, 일반적인 교류 면방전형 PDP이다. 도 1에 도시한 바와 같이, PDP(1)는 전면 글래스 기판(3) 등으로 이루어지는 전면판(2)과, 배면 글래스 기판(11) 등으로 이루어지는 배면판(10)이 대향하여 배치되어 있다. 전면판(2)과 배면판(10)은, 외주부가 글래스 프릿 등으로 이루어지는 봉착재에 의해서 기밀 봉착되어 있다. 봉착된 PDP(1) 내부의 방전 공간(16)에는, 네온(Ne) 및 크세논(Xe) 등의 방전 가스가 53㎪(400Torr)∼80㎪(600Torr)의 압력으로 봉입되어 있다.
전면 글래스 기판(3) 상에는, 주사 전극(4) 및 유지 전극(5)으로 이루어지는 한 쌍의 띠 형상의 표시 전극(6)과 블랙 스트라이프(7)가 서로 평행하게 각각 복수열 배치되어 있다. 전면 글래스 기판(3) 상에는 표시 전극(6)과 블랙 스트라이프(7)를 덮도록 컨덴서로서의 작용을 하는 유전체층(8)이 형성된다. 또한 유전체층(8)의 표면에 산화 마그네슘(MgO) 등으로 이루어지는 보호층(9)이 형성되어 있다. 또한, 보호층(9)에 대해서는, 후에 상세하게 설명된다.
주사 전극(4) 및 유지 전극(5)은, 각각 인듐 주석 산화물(ITO), 산화 주석(SnO2), 산화 아연(ZnO) 등의 도전성 금속 산화물로 이루어지는 투명 전극 상에 Ag로 이루어지는 버스 전극이 적층되어 있다.
배면 글래스 기판(11) 상에는, 표시 전극(6)과 직교하는 방향으로, 은(Ag)을 주성분으로 하는 도전성 재료로 이루어지는 복수의 데이터 전극(12)이, 서로 평행하게 배치되어 있다. 데이터 전극(12)은, 기초 유전체층(13)으로 피복되어 있다. 또한, 데이터 전극(12)간의 기초 유전체층(13) 상에는 방전 공간(16)을 구획하는 소정의 높이의 격벽(14)이 형성되어 있다. 격벽(14)간의 홈에는, 데이터 전극(12)마다, 자외선에 의해서 적색으로 발광하는 형광체층(15), 녹색으로 발광하는 형광체층(15) 및 청색으로 발광하는 형광체층(15)이 순차적으로 도포되어 형성되어 있다. 표시 전극(6)과 데이터 전극(12)이 교차되는 위치에 방전 셀이 형성되어 있다. 표시 전극(6) 방향으로 나열한 적색, 녹색, 청색의 형광체층(15)을 갖는 방전 셀이 컬러 표시를 위한 화소로 된다.
또한, 본 실시 형태에 있어서, 방전 공간(16)에 봉입하는 방전 가스는, 10체적％ 이상 30체적％ 이하의 Xe를 포함한다.
도 2에 도시한 바와 같이, PDP(1)는, 행방향으로 연장(延伸)하여 배열된 n개의 주사 전극 SC1, SC2, SC3, …, SCn(도 1에 있어서의 참조 부호 4)을 갖는다. PDP(1)는, 행방향으로 연장하여 배열된 n개의 유지 전극 SU1, SU2, SU3, …, SUn(도 1에 있어서의 참조 부호 5)을 갖는다. PDP(1)는, 열방향으로 연장하여 배열된 m개의 데이터 전극 D1, …, Dm(도 1에 있어서의 참조 부호 12)을 갖는다. 그리고, 한 쌍의 주사 전극 SC1 및 유지 전극 SU1과 1개의 데이터 전극 D1이 교차된 부분에 방전 셀이 형성되어 있다. 방전 셀은 방전 공간 내에 m×n개 형성되어 있다. 주사 전극 및 유지 전극은, 전면판의 화상 표시 영역 외의 주변 단부에 설치된 접속 단자에 접속되어 있다. 데이터 전극은, 배면판의 화상 표시 영역 외의 주변 단부에 설치된 접속 단자에 접속되어 있다.
[2. 플라즈마 디스플레이 장치의 구조]
도 3에 도시한 바와 같이, 플라즈마 디스플레이 장치는, PDP(1), 화상 신호 처리 회로(21), 데이터 전극 구동 회로(22), 주사 전극 구동 회로(23), 유지 전극 구동 회로(24), 타이밍 발생 회로(25) 및 전원 회로(도시 생략)를 구비하고 있다.
화상 신호 처리 회로(21)는, 화상 신호(sig)를 서브 필드마다의 화상 데이터로 변환한다. 데이터 전극 구동 회로(22)는, 서브 필드마다의 화상 데이터를 각 데이터 전극 D1∼Dm에 대응하는 신호로 변환하고, 각 데이터 전극 D1∼Dm을 구동한다. 타이밍 발생 회로(25)는, 수평 동기 신호 H 및 수직 동기 신호 V에 기초하여 각종의 타이밍 신호를 발생하고, 각 구동 회로 블록에 공급하고 있다. 주사 전극 구동 회로(23)는, 타이밍 신호에 기초하여 주사 전극 SC1∼SCn에 구동 전압 파형을 공급하고 있다. 유지 전극 구동 회로(24)는, 타이밍 신호에 기초하여 유지 전극 SU1∼SUn에 구동 전압 파형을 공급하고 있다.
[3. PDP(1)의 구동]
도 4에 도시한 바와 같이, 플라즈마 디스플레이 장치는, 1필드를 복수의 서브 필드에 의해 구성한다. 서브 필드는, 초기화 기간과, 기입 기간과, 유지 기간을 갖는다. 초기화 기간은 방전 셀에 있어서 초기화 방전을 발생시키는 기간이다. 기입 기간은, 초기화 기간 후, 발광시키는 방전 셀을 선택하는 기입 방전을 발생시키는 기간이다. 유지 기간은, 기입 기간에 있어서 선택된 방전 셀에 유지 방전을 발생시키는 기간이다.
[3-1. 초기화 기간]
제1 서브 필드의 초기화 기간에서는, 데이터 전극(D1∼Dm) 및 유지 전극 SU1∼SUn이 0(V)으로 유지된다. 또한, 주사 전극 SC1∼SCn에 대하여 방전 개시 전압 이하로 되는 전압 Vi1(V)로부터 방전 개시 전압을 초과하는 전압 Vi2(V)를 향하여 완만하게 상승하는 램프 전압이 인가된다. 그러면, 모든 방전 셀에 있어서 1회째의 미약한 초기화 방전이 발생한다. 초기화 방전에 의해서, 주사 전극 SC1∼SCn 상에 마이너스의 벽전압이 축적된다. 유지 전극 SU1∼SUn 상 및 데이터 전극(D1∼Dm) 상에 플러스의 벽전압이 축적된다. 벽전압이란 보호층(9)이나 형광체층(15) 상 등에 축적한 벽전하에 의해 생기는 전압이다.
그 후, 유지 전극 SU1∼SUn이 플러스의 전압 Ve1(V)로 유지되고, 주사 전극 SC1∼SCn에 전압 Vi3(V)으로부터 전압 Vi4(V)를 향하여 완만하게 하강하는 램프 전압이 인가된다. 그러면, 모든 방전 셀에 있어서 2회째의 미약한 초기화 방전이 발생한다. 주사 전극 SC1∼SCn 상과 유지 전극 SU1∼SUn 상과의 사이의 벽전압이 약해진다. 데이터 전극 D1∼Dm 상의 벽전압이 기입 동작에 적합한 값으로 조정된다.
[3-2. 기입 기간]
계속되는 기입 기간에서는, 주사 전극 SC1∼SCn은, 일단 Vc(V)로 유지된다. 유지 전극 SU1∼SUn이 Ve2(V)로 유지된다. 다음으로, 1행째의 주사 전극 SC1에 마이너스의 주사 펄스 전압 Va(V)가 인가됨과 함께, 데이터 전극(D1∼Dm) 중 1행째에 표시해야 할 방전 셀의 데이터 전극 Dk(k=1∼m)에 플러스의 기입 펄스 전압 Vd(V)가 인가된다. 이 때 데이터 전극 Dk와 주사 전극 SC1과의 교차부의 전압은, 외부 인가 전압 (Vd-Va)(V)에 데이터 전극 Dk 상의 벽전압과 주사 전극 SC1 상의 벽전압이 가산된 것으로 되어, 방전 개시 전압을 초과한다. 그리고, 데이터 전극 Dk와 주사 전극 SC1과의 사이 및 유지 전극 SU1과 주사 전극 SC1과의 사이에 기입 방전이 발생한다. 기입 방전이 발생한 방전 셀의 주사 전극 SC1 상에는 플러스의 벽전압이 축적된다. 기입 방전이 발생한 방전 셀의 유지 전극 SU1 상에는 마이너스의 벽전압이 축적된다. 기입 방전이 발생한 방전 셀의 데이터 전극 Dk 상에는 마이너스의 벽전압이 축적된다.
한편, 기입 펄스 전압 Vd(V)가 인가되지 않았던 데이터 전극(D1∼Dm)과 주사 전극 SC1과의 교차부의 전압은 방전 개시 전압을 초과하지 않는다. 따라서, 기입 방전은 발생하지 않는다. 이상의 기입 동작이 n행째의 방전 셀에 이르기까지 순차적으로 행해진다. 기입 기간의 종료는, n행째의 방전 셀의 기입 동작이 종료되었을 때이다.
[3-3. 유지 기간]
계속되는 유지 기간에서는, 주사 전극 SC1∼SCn에는 제1 전압으로서 플러스의 유지 펄스 전압 Vs(V)가 인가된다. 유지 전극 SU1∼SUn에는 제2 전압으로서 접지 전위, 즉 0(V)이 인가된다. 이때 기입 방전이 발생한 방전 셀에 있어서는, 주사 전극 SCi 상과 유지 전극 SUi 상과의 사이의 전압은 유지 펄스 전압 Vs(V)에 주사 전극 SCi 상의 벽전압과 유지 전극 SUi 상의 벽전압이 가산된 것으로 되어, 방전 개시 전압을 초과한다. 그리고, 주사 전극 SCi와 유지 전극 SUi와의 사이에 유지 방전이 발생한다. 유지 방전에 의해 발생한 자외선에 의해 형광체층이 여기되어 발광한다. 그리고 주사 전극 SCi 상에 마이너스의 벽전압이 축적된다. 유지 전극 SUi 상에 플러스의 벽전압이 축적된다. 데이터 전극 Dk 상에는 플러스의 벽전압이 축적된다.
기입 기간에 있어서 기입 방전이 발생하지 않았던 방전 셀에서는, 유지 방전은 발생하지 않는다. 따라서, 초기화 기간의 종료 시에 있어서의 벽전압이 유지된다. 계속해서, 주사 전극 SC1∼SCn에는 제2 전압인 0(V)이 인가된다. 유지 전극 SU1∼SUn에는 제1 전압인 유지 펄스 전압 Vs(V)가 인가된다. 그러면, 유지 방전이 발생한 방전 셀에서는, 유지 전극 SUi 상과 주사 전극 SCi 상과의 사이의 전압이 방전 개시 전압을 초과한다. 따라서, 다시 유지 전극 SUi와 주사 전극 SCi와의 사이에 유지 방전이 발생한다. 즉, 유지 전극 SUi 상에 마이너스의 벽전압이 축적된다. 주사 전극 SCi 상에 플러스의 벽전압이 축적된다.
이후 마찬가지로, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn에 교대로 휘도 가중치에 따른 수의 유지 펄스 전압 Vs(V)가 인가됨으로써, 기입 기간에 있어서 기입 방전이 발생한 방전 셀에서 유지 방전이 계속해서 발생한다. 소정의 수의 유지 펄스 전압 Vs(V)의 인가가 완료되면 유지 기간에 있어서의 유지 동작이 종료된다.
[3-4. 제2 서브 필드 이후]
계속되는 제2 서브 필드 이후에 있어서의 초기화 기간, 기입 기간, 유지 기간의 동작도, 제1 서브 필드에 있어서의 동작과 거의 마찬가지이다. 따라서, 상세한 설명은 생략된다. 또한, 제2 서브 필드 이후의 서브 필드에 있어서는, 유지 전극 SU1∼SUn이 플러스의 전압 Ve1(V)로 유지된다. 주사 전극 SC1∼SCn에는, 전압 Vi3(V)으로부터 전압 Vi4(V)를 향하여 완만하게 하강하는 램프 전압이 인가된다. 그러면, 이전의 서브 필드에 있어서 유지 방전이 발생한 방전 셀에 있어서만 미약한 초기화 방전을 발생시킬 수 있다. 즉, 제1 서브 필드에 있어서는, 모든 방전 셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작이 행해진다. 제2 서브 필드 이후에 있어서는, 이전의 서브 필드에 있어서 유지 방전을 일으킨 방전 셀만으로 선택적으로 초기화 방전을 발생시키는 선택 초기화 동작이 행해진다. 또한, 전체 셀 초기화 동작과 선택 초기화 동작에 대해서, 본 실시 형태에서는, 제1 서브 필드와 그 밖의 서브 필드와의 사이에서 구분하여 사용된다. 그러나, 전체 셀 초기화 동작이 제1 서브 필드 이외의 서브 필드에 있어서의 초기화 기간에서 행해져도 된다. 또한, 전체 셀 초기화 동작이, 수 필드에 1회의 빈도로 행해져도 된다.
또한, 기입 기간, 유지 기간에 있어서의 동작은, 상술한 제1 서브 필드에 있어서의 동작과 마찬가지이다. 그러나, 유지 기간에 있어서의 동작은, 상술한 제1 서브 필드에 있어서의 동작과 반드시 마찬가지는 아니다. 화상 신호(sig)에 대응한 휘도가 얻어지는 유지 방전을 발생시키기 위하여, 유지 방전 펄스 Vs(V)의 수가 변화된다. 즉, 유지 기간은, 서브 필드마다의 휘도를 제어하도록 구동된다.
[4. 포토 루미네센스 스펙트럼과 2차 전자 방출 계수와의 관계]
그런데, 보호층의 2차 전자 방출 능력을 높임으로써, 유지 방전 전압을 낮출 수 있다. 본 발명자들은, 보호층에 있어서의 2차 전자 방출 능력을 높이기 위해서는, 보호층의 산소 결손을 형성하면 된다고 추측한 후, 실험과 검토를 반복하여 행하였다. 그 결과, 보호층(9)의 포토 루미네센스(PL) 스펙트럼과, 2차 전자 방출 능력과의 관계를 발견하였다. 본 실시 형태에 있어서, 진공 자외선인 파장 146㎚의 광을 보호층(9)에 조사하였을 때의, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스 피크 강도를 A로 한다. 또한, 진공 자외선인 파장 172㎚의 광을 보호층(9)에 조사하였을 때의, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스 피크 강도를 B로 한다. 본 발명자들은, 피크 강도의 비인 A/B가 3.0 이상이면, 유지 방전 전압을 저하할 수 있는 것을 확인하였다.
도 5에 도시한 바와 같이, 본 실시 형태에 있어서의 보호층(9)은, 파장 146㎚의 광의 조사에 의해서, 파장 440㎚ 근방에 루미네센스의 피크를 갖는다. 또한, 보호층(9)은, 파장 172㎚의 광의 조사에 의해서, 파장 440㎚ 근방에 루미네센스의 피크를 갖는다. 도 6의 종축은, 파장 172㎚의 광의 조사에 의한 루미네센스의 피크 강도를 1로 하였을 때의, 상대값이다. 도 5에 도시한 바와 같이, 본 실시 형태에 따른 보호층(9)은, A/B가, 약 3.8이었다. 본 실시 형태에 따른 보호층(9)을 갖는 PDP(1)의 유지 방전 전압은, A/B가 약 2 이하의 보호층을 갖는 종래의 PDP보다, 약 10V 낮게 할 수 있었다.
또한, 본 발명자들은, A/B가 다른 보호층을 갖는 복수의 PDP를 제작하였다. 구체적으로는, A/B는, 약 3, 약 3.5 및 5 내지 7이다. A/B가 약 3의 보호층을 갖는 PDP의 유지 방전 전압은, 종래의 PDP와 비교하여 마찬가지였다. A/B가 약 3.5의 보호층을 갖는 PDP의 유지 방전 전압은, 종래의 PDP와 비교하여 약 10V 낮았다. A/B가 5 내지 7의 보호층을 갖는 PDP의 유지 방전 전압은, 종래의 PDP와 비교하여 15V 내지 25V 낮았다. 따라서, A/B는, 3.0보다 크고 7.0 이하가 바람직하다.
[5. PL 스펙트럼 측정 방법]
도 6에 도시한 바와 같이, 진공 챔버(100)에 설치된 시료(101)에 대하여 램프 시스템(102)(SUS07 made by USHIO INC.)으로부터 파장 146㎚의 진공 자외선이 수직으로 조사된다. 또한, 시료(101)는, 보호층이 형성된 기판이다. 또한, 시료(101)로부터의 루미네센스가 렌즈, 광파이버 등을 포함하는 광학계(104)를 통하여 2차원 고분해능 타입의 CCD 분광기(105)(Solid Lambda CCD UV-NIR made by Spectra Co-op Co., Ltd.) 에 입사한다. CCD 분광기(105)는, 입사한 루미네센스의 파장 분산(PL 스펙트럼)을 생성한다. 즉, 파장 146㎚의 진공 자외선 조사에 의한, 시료(101)의 PL 스펙트럼이 얻어진다. 또한, 진공 챔버(100)에는 램프 시스템(103)(SUS03 made by USHIO INC.)이 병설되어 있다. 즉, 파장 172㎚의 진공 자외선 조사에 의한, 시료(101)의 PL 스펙트럼이 얻어진다. 본 실시 형태에서는, 도 6에 도시한 측정 장치에 의해, 보호층의 PL 스펙트럼의 측정이 행해졌다.
[6. PDP(1)의 제조 방법]
도 7에 도시한 바와 같이, 본 실시 형태에 따른 PDP(1)의 제조 방법은, 전면판 제작 공정 A1, 배면판 제작 공정 B1, 프릿 도포 공정 B2, 봉착 공정 C1, 환원성 가스 도입 공정 C2, 배기 공정 C3 및 방전 가스 공급 공정 C4를 갖는다.
[6-1. 전면판 제작 공정 A1]
전면판 제작 공정 A1에 있어서는, 포토리소그래피법에 의해서, 전면 글래스 기판(3) 상에, 주사 전극(4) 및 유지 전극(5)과 블랙 스트라이프(7)가 형성된다. 주사 전극(4) 및 유지 전극(5)은, 도전성을 확보하기 위한 은(Ag)을 포함하는 금속 버스 전극(4b, 5b)을 갖는다. 또한, 주사 전극(4) 및 유지 전극(5)은, 투명 전극(4a, 5a)을 갖는다. 금속 버스 전극(4b)은, 투명 전극(4a)에 적층된다. 금속 버스 전극(5b)은, 투명 전극(5a)에 적층된다.
투명 전극(4a, 5a)의 재료에는, 투명도와 전기 전도도를 확보하기 위해 인듐 주석 산화물(ITO) 등이 이용된다. 우선, 스퍼터법 등에 의해서, ITO 박막이 전면 글래스 기판(3)에 형성된다. 다음에 리소그래피법에 의해서 소정의 패턴의 투명 전극(4a, 5a)이 형성된다.
금속 버스 전극(4b, 5b)의 재료에는, 은(Ag)과 은을 결착시키기 위한 글래스 프릿과 감광성 수지와 용제 등을 포함하는 전극 페이스트가 이용된다. 우선, 스크린 인쇄법 등에 의해서, 전극 페이스트가, 전면 글래스 기판(3)에 도포된다. 다음으로, 건조로에 의해서, 전극 페이스트 중의 용제가 제거된다. 다음으로, 소정의 패턴의 포토마스크를 통하여, 전극 페이스트가 노광된다.
다음에, 전극 페이스트가 현상되고, 금속 버스 전극 패턴이 형성된다. 마지막으로, 소성로에 의해서, 금속 버스 전극 패턴이 소정의 온도로 소성된다. 즉, 금속 버스 전극 패턴 중의 감광성 수지가 제거된다. 또한, 금속 버스 전극 패턴 중의 글래스 프릿이 용융된다. 용융되었던 글래스 프릿은, 소성 후에 글래스화한다. 이상의 공정에 의해서, 금속 버스 전극(4b, 5b)이 형성된다.
블랙 스트라이프(7)는, 흑색 안료를 포함하는 재료에 의해, 형성된다. 다음으로, 유전체층(8)이 형성된다. 유전체층(8)의 재료에는, 유전체 글래스 프릿과 수지와 용제 등을 포함하는 유전체 페이스트가 이용된다. 우선 다이 코트법 등에 의해서, 유전체 페이스트가 소정의 두께로 주사 전극(4), 유지 전극(5) 및 블랙 스트라이프(7)를 덮도록 전면 글래스 기판(3) 상에 도포된다. 다음으로, 건조로에 의해서, 유전체 페이스트 중의 용제가 제거된다. 마지막으로, 소성로에 의해서, 유전체 페이스트가 소정의 온도로 소성된다. 즉, 유전체 페이스트 중의 수지가 제거된다. 또한, 유전체 글래스 프릿이 용융된다. 용융되었던 유전체 글래스 프릿은, 소성 후에 글래스화한다. 이상의 공정에 의해서, 유전체층(8)이 형성된다. 여기서, 유전체 페이스트를 다이코트하는 방법 이외에도, 스크린 인쇄법, 스핀 코트법 등을 이용할 수 있다. 또한, 유전체 페이스트를 이용하지 않고, CVD(Chemical Vapor Deposition)법 등에 의해서, 유전체층(8)으로 되는 막을 형성할 수도 있다.
유전체층(8)의 재료는, 산화비스무트(Bi2O3), 산화칼슘(CaO), 산화스트론튬(SrO), 산화바륨(BaO)으로부터 선택되는 적어도 1종과, 산화 몰리브덴(MoO3), 산화텅스텐(WO3), 산화세륨(CeO2), 이산화망간(MnO2)으로부터 선택되는 적어도 1종을 포함한다. 바인더 성분은, 에틸셀룰로오스, 또는 아크릴 수지 1중량％∼20중량％를 포함하는 터피네올 또는 부틸카르비톨아세테이트이다. 또한, 페이스트 중에는, 필요에 따라서 가소제로서 프탈산디옥틸, 프탈산디부틸, 인산트리페닐, 인산트리부틸을 첨가하고, 분산제로서 글리세롤모노올레이트, 소르비탄세스퀴올레에이트, 호모게놀(Kao 코퍼레이션사제품명), 알킬알릴기의 인산에스테르 등을 첨가하여 페이스트로서 인쇄 특성을 향상시켜도 된다.
다음으로, 유전체층(8) 상에 보호층(9)이 형성된다. 보호층(9)의 상세 내용은, 후술된다.
이상의 공정에 의해 전면 글래스 기판(3) 상에 주사 전극(4), 유지 전극(5), 블랙 스트라이프(7), 유전체층(8), 보호층(9)이 형성되어, 전면판(2)이 완성된다.
[6-2. 배면판 제작 공정 B1]
우선, 포토리소그래피법에 의해서, 배면 글래스 기판(11) 상에, 데이터 전극(12)이 형성된다. 데이터 전극(12)의 재료에는, 도전성을 확보하기 위한 은(Ag)과 은을 결착시키기 위한 글래스 프릿과 감광성 수지와 용제 등을 포함하는 데이터 전극 페이스트가 이용된다. 우선, 스크린 인쇄법 등에 의해서, 데이터 전극 페이스트가 소정의 두께로 배면 글래스 기판(11) 상에 도포된다. 다음으로, 건조로에 의해서, 데이터 전극 페이스트 중의 용제가 제거된다. 다음으로, 소정의 패턴의 포토마스크를 통하여, 데이터 전극 페이스트가 노광된다. 다음으로, 데이터 전극 페이스트가 현상되어, 데이터 전극 패턴이 형성된다. 마지막으로, 소성로에 의해서, 데이터 전극 패턴이 소정의 온도로 소성된다. 즉, 데이터 전극 패턴 중의 감광성 수지가 제거된다. 또한, 데이터 전극 패턴 중의 글래스 프릿이 용융된다. 용융되었던 글래스 프릿은, 소성 후에 글래스화한다. 이상의 공정에 의해서, 데이터 전극(12)이 형성된다. 여기서, 데이터 전극 페이스트를 스크린 인쇄하는 방법 이외에도, 스퍼터법, 증착법 등을 이용할 수 있다.
다음으로, 기초 유전체층(13)이 형성된다. 기초 유전체층(13)의 재료에는, 유전체 글래스 프릿과 수지와 용제 등을 포함하는 기초 유전체 페이스트가 이용된다. 우선, 스크린 인쇄법 등에 의해서, 기초 유전체 페이스트가 소정의 두께로 데이터 전극(12)이 형성된 배면 글래스 기판(11) 상에 데이터 전극(12)을 덮도록 도포된다. 다음으로, 건조로에 의해서, 기초 유전체 페이스트 중의 용제가 제거된다. 마지막으로, 소성로에 의해서, 기초 유전체 페이스트가 소정의 온도로 소성된다. 즉, 기초 유전체 페이스트 중의 수지가 제거된다. 또한, 유전체 글래스 프릿이 용융된다. 용융되었던 유전체 글래스 프릿은, 소성 후에 글래스화한다. 이상의 공정에 의해서, 기초 유전체층(13)이 형성된다. 여기서, 기초 유전체 페이스트를 스크린 인쇄하는 방법 이외에도, 다이 코트법, 스핀 코트법 등을 이용할 수 있다. 또한, 기초 유전체 페이스트를 이용하지 않고, CVD(Chemical Vapor Deposition)법 등에 의해서, 기초 유전체층(13)으로 되는 막을 형성할 수도 있다.
다음으로, 포토리소그래피법에 의해서, 격벽(14)이 형성된다. 격벽(14)의 재료에는, 필러와, 필러를 결착시키기 위한 글래스 프릿과, 감광성 수지와, 용제 등을 포함하는 격벽 페이스트가 이용된다. 우선, 다이 코트법 등에 의해서, 격벽 페이스트가 소정의 두께로 기초 유전체층(13) 상에 도포된다. 다음으로, 건조로에 의해서, 격벽 페이스트 중의 용제가 제거된다. 다음으로, 소정의 패턴의 포토마스크를 통하여, 격벽 페이스트가 노광된다. 다음으로, 격벽 페이스트가 현상되어, 격벽 패턴이 형성된다. 마지막으로, 소성로에 의해서, 격벽 패턴이 소정의 온도로 소성된다. 즉, 격벽 패턴 중의 감광성 수지가 제거된다. 또한, 격벽 패턴 중의 글래스 프릿이 용융된다. 용융되었던 글래스 프릿은, 소성 후에 글래스화한다. 이상의 공정에 의해서, 격벽(14)이 형성된다. 여기서, 포토리소그래피법 이외에도, 샌드 블러스트법 등을 이용할 수 있다.
다음으로, 형광체층(15)이 형성된다. 형광체층(15)의 재료에는, 형광체 입자와 바인더와 용제 등을 포함하는 형광체 페이스트가 이용된다. 우선, 디스펜스법 등에 의해서, 형광체 페이스트가 소정의 두께로 인접하는 격벽(14)간의 기초 유전체층(13) 상 및 격벽(14)의 측면에 도포된다. 다음으로, 건조로에 의해서, 형광체 페이스트 중의 용제가 제거된다. 마지막으로, 소성로에 의해서, 형광체 페이스트가 소정의 온도로 소성된다. 즉, 형광체 페이스트 중의 수지가 제거된다. 이상의 공정에 의해서, 형광체층(15)이 형성된다. 여기서, 디스펜스법 이외에도, 스크린 인쇄법 등을 이용할 수 있다.
이상의 공정에 의해서, 배면 글래스 기판(11) 상에 소정의 구성 부재를 갖는 배면판(10)이 완성된다.
[6-3. 프릿 도포 공정 B2]
다음으로, 배면판 제작 공정 B1에 의해 제작한 배면판(10)의 화상 표시 영역 외에 봉착 부재인 글래스 프릿을 도포한다. 그 후, 글래스 프릿의 수지 성분 등을 제거하기 위해 350℃ 정도의 온도로 가소성하는 프릿 도포 공정 B2를 행한다.
여기서, 봉착 부재로서는, 산화비스무트나 산화 바나듐을 주성분으로 한 프릿이 바람직하다. 이 산화비스무트를 주성분으로 하는 프릿으로서는, 예를 들면, Bi2O3-B2O3-RO-MO계(여기서 R은, Ba, Sr, Ca, Mg 중 어느 하나이며, M은, Cu, Sb, Fe 중 어느 하나임)의 글래스 재료에, Al2O3, SiO2, 코디어라이트 등 산화물로 이루어지는 필러를 추가한 것을 이용할 수 있다. 또한, 산화 바나듐을 주성분으로 하는 프릿으로서는, 예를 들면, V2O5-BaO-TeO-WO계의 글래스 재료에, Al2O3, SiO2, 코디어라이트 등 산화물로 이루어지는 필러를 추가한 것을 이용할 수 있다.
[6-4. 봉착 공정 C1로부터 방전 가스 공급 공정 C4까지]
다음으로, 전면판(2)과 프릿 도포 공정 B1을 거친 배면판(10)이 대향 배치되어 주변부가 봉착 부재에 의해 봉착된다. 그 후, 방전 공간에 방전 가스가 봉입된다.
본 실시 형태에 따른 봉착 공정 C1, 환원성 가스 도입 공정 C2, 배기 공정 C3 및 방전 가스 공급 공정 C4는, 동일한 장치에 있어서 도 8에 도시한 온도 프로파일의 처리를 행한다.
도 8에 있어서의 봉착 온도란, 봉착 공정 C1에서 전면판(2)과 배면판(10)이 봉착 부재인 프릿에 의해 봉착되는 온도이다. 본 실시 형태에 있어서의 봉착 온도는, 예를 들면 약 490℃이다. 또한, 도 8에 있어서의 배기 온도란, 배기 공정 C3에서의 온도이다. 본 실시 형태에 있어서의 배기 온도는, 예를 들면 약 400℃이다.
우선, 봉착 공정 C1에 있어서, 온도는, 실온으로부터 봉착 온도까지 상승한다. 다음으로, 온도는, a-b의 기간, 봉착 온도로 유지된다. 그 후, 온도는, b-c의 기간에 봉착 온도로부터 배기 온도로 하강한다. b-c의 기간에서, 방전 공간 내가 배기된다. 즉, 방전 공간 내는 감압 상태로 된다.
다음으로, 환원성 가스 도입 공정 C2에 있어서, 온도는, c-d의 기간, 배기 온도로 유지된다. c-d의 기간에 방전 공간 내에 환원성 유기 가스를 포함하는 가스가 도입된다. c-d의 기간에 보호층(9)은, 환원성 유기 가스를 포함하는 가스에 노출된다.
그 후, 배기 공정 C3에 있어서, 온도는 소정의 기간, 배기 온도로 유지된다. 그 후, 온도는, 실온 정도까지 하강한다. d-e의 기간에서, 방전 공간 내가 배기됨으로써, 환원성 유기 가스를 포함하는 가스가 배출된다.
다음으로, 방전 가스 공급 공정 C4에 있어서, 방전 공간 내에 방전 가스가 도입된다. 즉, 온도가 실온 정도로 내려간 e 이후의 기간에 방전 가스가 도입된다.
환원성 유기 가스로서는, 분자량이 58 이하의 환원력이 큰 CH계 유기 가스가 바람직하다. 다양한 환원성 유기 가스 중으로부터 선택되는 적어도 하나가 희가스나 질소 가스 등으로 혼합됨으로써, 환원성 유기 가스를 포함하는 가스가 제조된다.
또한, 배기 공정 C3의 이후에도 환원성 유기 가스를 포함하는 가스의 일부가 방전 공간 내에 잔류될 가능성이 있다. 따라서, 환원성 유기 가스는, 분해하기 쉬운 특성을 갖는 것이 바람직하다. 환원성 유기 가스는, 제조 프로세스 상에서의 취급하기 용이함이나, 분해하기 쉬운 특성 등의 점을 고려하여, 아세틸렌, 에틸렌, 메틸아세틸렌, 프로파디엔, 프로필렌 및 시클로프로판 중으로부터 선택되는 산소를 포함하지 않는 탄화수소계 가스가 바람직하다. 이들의 환원성 유기 가스 중으로부터 선택되는 적어도 일종을 희가스나 질소 가스로 혼합하여 이용하면 된다.
또한, 희가스나 질소 가스와 환원성 유기 가스의 혼합 비율은, 사용하는 환원성 유기 가스의 연소 비율에 따라서 하한이 결정된다. 상한은, 수 체적％ 정도이다. 환원성 유기 가스의 혼합 비율이 너무 높으면, 유기 성분이 중합하여 고분자로 되기 쉽다. 이 경우, 고분자가 방전 공간에 잔류되어, PDP의 특성에 영향을 주게 된다. 따라서, 사용하는 환원성 유기 가스의 성분에 따라서, 혼합 비율을 적절하게 조정하는 것이 바람직하다.
[7. 보호층(9)의 상세]
도 9에 도시한 바와 같이, 보호층(9)은, 일례로서, 기초층인 기초막(91)과 응집 입자(92)를 포함한다. 기초막(91)은, MgO, 산화칼슘(CaO), 산화스트론튬(SrO), 및 산화바륨(BaO)으로부터 선택되는 적어도 2개 이상의 산화물로 이루어지는 금속 산화물에 의해 형성해도 된다. 이들의 금속 산화물은, 기초막(91)면의 X선 회절 분석에 있어서, 특정 방위면의 금속 산화물을 구성하는 산화물의 단일 부재로 발생하는 최소 회절각과 최대 회절각과의 사이에 피크가 존재한다.
응집 입자(92)는, 금속 산화물인 MgO의 결정 입자(92a)가 복수 응집된 것이다. 응집 입자(92)는, 기초막(91)의 전체면에 걸쳐서, 균일하게 분산 배치시키면 바람직하다. PDP(1) 내에 있어서의, 방전 전압의 변동이 감소하기 때문이다.
또한, MgO의 결정 입자(92a)는, 기상 합성법 또는 전구체 소성법 중 어느 하나에 의해서 제조할 수 있다. 기상 합성법에서는, 우선 불활성 가스가 충족된 분위기 하에서 순도 99.9％ 이상의 금속 마그네슘 재료가 가열된다. 또한, 분위기에 산소를 소량 도입함으로써, 금속 마그네슘이 직접 산화된다. 이와 같이, MgO의 결정 입자(92a)가 제작된다.
전구체 소성법에서는, MgO의 전구체가 700℃ 이상의 고온으로 균일하게 소성된다. 다음으로, 서냉함으로써, MgO의 결정 입자(92a)가 제작된다. 전구체로서는, 예를 들면, 마그네슘알콕시드(Mg(OR)2), 마그네슘아세틸아세톤(Mg(acac)2), 수산화마그네슘(Mg(OH)2), 탄산마그네슘(MgCO2), 염화마그네슘(MgCl2), 황산마그네슘(MgSO4), 질산마그네슘(Mg(NO3)2), 옥살산마그네슘(MgC2O4) 중 어느 1종 이상의 화합물을 선택할 수 있다. 또한 선택한 화합물에 따라서는, 통상, 수화물의 형태를 취하는 경우도 있다. 전구체로서, 수화물을 이용할 수도 있다. 전구체인 화합물은, 소성 후에 얻어지는 산화 마그네슘(MgO)의 순도가 99.95％ 이상, 바람직하게는 99.98％ 이상으로 되도록 조정된다. 전구체인 화합물 중에, 각종 알칼리 금속, B, Si, Fe, Al 등의 불순물 원소가 일정량 이상 섞여서 있으면, 열처리시에 불필요한 입자간 유착이나 소결이 생긴다. 그 결과, 고결정성의 MgO의 결정 입자가 얻기 어려워진다. 따라서, 화합물로부터 불순물 원소를 제거하는 등, 미리 전구체를 조정하는 것이 바람직하다.
상기 어느 하나의 방법에서 얻어진 MgO의 결정 입자(92a)를, 용매에 분산시킴으로써 분산액이 제작된다. 다음으로, 분산액이 스프레이법이나 스크린 인쇄법, 정전 도포법 등에 의해 기초막(91)의 표면에 도포된다. 그 후, 건조ㆍ소성 공정을 거쳐서 용매가 제거된다. 이상의 공정에 의해서, MgO의 결정 입자(92a)가 기초막(91)의 표면에 정착한다.
[8. 응집 입자(92)의 상세]
응집 입자(92)란, 소정의 1차 입경의 결정 입자(92a)가 응집 또는 네킹한 상태인 것이다. 즉, 고체로서 큰 결합력을 갖고 결합하고 있는 것이 아니라, 정전기나 반데르발스 힘 등에 의해서 복수의 1차 입자가 집합체를 이루고 있는 것이며, 초음파 등의 외적 자극에 의해, 그 일부 또는 전부가 1차 입자의 상태로 되는 정도로 결합하고 있는 것이다. 응집 입자(92)의 입경으로서는, 약 1㎛ 정도의 것으로, 결정 입자(92a)로서는, 14면체나 12면체 등의 7면 이상의 면을 갖는 다면체 형상을 갖는 것이 바람직하다.
또한, 결정 입자(92a)의 1차 입자의 입경은, 결정 입자(92a)의 생성 조건에 의해서 제어할 수 있다. 예를 들면, 탄산마그네슘이나 수산화마그네슘 등의 전구체를 소성하여 생성하는 경우, 소성 온도나 소성 분위기를 제어함으로써 입경을 제어할 수 있다. 일반적으로, 소성 온도는 700℃ 내지 1500℃의 범위에서 선택할 수 있다. 소성 온도를 비교적 높은 1000℃ 이상으로 함으로써, 입경을 0.3∼2㎛ 정도로 제어할 수 있다. 또한, 전구체를 가열함으로써, 생성 과정에 있어서, 복수개의 1차 입자끼리가 응집 또는 네킹하여 응집 입자(92)를 얻을 수 있다.
본 발명자들의 실험에 따라, MgO의 결정 입자가 복수 응집된 응집 입자(92)는, 주로 기입 방전에 있어서의 「방전 지연」을 억제하는 효과와, 「방전 지연」의 온도 의존성을 개선하는 효과가 확인되어 있다. 응집 입자(92)는 기초막(91)에 비교하여 초기 전자 방출 특성이 우수하다. 따라서, 본 실시 형태에 있어서는, 응집 입자(92)가 방전 펄스 상승시에 필요한 초기 전자 공급부로서 배설되어 있다.
「방전 지연」은, 방전 개시시에 있어서, 트리거로 되는 초기 전자가 기초막(91) 표면으로부터 방전 공간(16) 중으로 방출되는 양이 부족한 것이 주원인이라고 생각된다. 따라서, 방전 공간(16)에 대한 초기 전자의 안정 공급에 기여하기 위하여, 응집 입자(92)를 기초막(91)의 표면에 분산 배치한다. 이에 의해, 방전 펄스의 상승시에 방전 공간(16) 중에 전자가 풍부하게 존재하여, 방전 지연의 해소가 도모된다. 따라서, 이와 같은 초기 전자 방출 특성에 의해, PDP(1)가 고정세의 경우 등에 있어서도 방전 응답성이 양호한 고속 구동을 할 수 있게 되어 있다. 또한 기초막(91)의 표면에 금속 산화물의 응집 입자(92)를 배설하는 구성에서는, 주로 기입 방전에 있어서의 「방전 지연」을 억제하는 효과 외에, 「방전 지연」의 온도 의존성을 개선하는 효과도 얻어진다.
[9. 실험 결과]
다음으로, 본 실시 형태에 따른 보호층(9)의 특성을 확인하기 위해 행한 실험 결과가 설명된다. 시작품 1은, MgO에 의한 보호층만을 형성한 PDP이다. 시작품 2는, Al, Si 등의 불순물을 도프한 MgO에 의한 보호층을 형성한 PDP이다. 시작품 3은, MgO에 의한 기초막 상에 MgO의 결정 입자의 1차 입자를 분산 배치시킨 PDP이다. 시작품 4는, MgO에 의한 기초막 상에, MgO의 결정 입자(92a)가 복수 응집된 응집 입자(92)를 전체면에 걸쳐서 균일하게 분산 배치시킨 PDP이다. 또한, 시작품 1∼시작품 4에 있어서의 PDP는, 상술한 제조 방법에 의해 제조되었다. 시작품 1∼시작품 4의 차이는, 보호층(9)의 구조만이다. 또한, 시작품 1∼시작품 4에 있어서의 보호층(9)의 피크 강도의 비 A/B는, 3.0보다 크고 7.0 이하이었다. 시작품 1∼시작품 4의 유지 전압은, 종래의 PDP의 유지 전압보다 10V∼20V 낮았다.
도 10에는, 보호층의 전자 방출 성능 및 전하 유지 성능이 표시된다. 전자 방출 성능은, 클수록 전자 방출량이 많은 것을 나타내는 수치이다. 전자 방출 성능은, 방전의 표면 상태 및 가스종과 그 상태에 따라서 정해지는 초기 전자 방출량으로서 표현된다. 초기 전자 방출량은, 표면에 이온 혹은 전자 빔을 조사하여 표면으로부터 방출되는 전자 전류량을 측정하는 방법으로 측정할 수 있다. 그러나, 비파괴로 실시하는 것이 곤란하다. 따라서, 일본 특허 공개 제2007-48733호 공보에 기재되어 있는 방법이 이용되었다. 즉, 방전시의 지연 시간 중, 통계 지연 시간이라고 불리는 방전을 발생시키기 용이함의 지표가 되는 수치가 측정되었다. 통계 지연 시간의 역수를 적분함으로써, 초기 전자의 방출량과 선형 대응하는 수치로 된다. 방전시의 지연 시간은, 기입 방전 펄스의 상승으로부터 기입 방전이 지연되어 발생할 때까지의 시간이다. 방전 지연은, 기입 방전이 발생할 때의 트리거로 되는 초기 전자가 보호층 표면으로부터 방전 공간 중으로 방출되기 어려운 것이 주요한 요인으로서 생각되고 있다.
전하 유지 성능은, PDP에 있어서 보호층으로부터 전하가 방출되는 현상을 억제하기 위해 필요로 하는 주사 전극에 인가하는 전압(이하 Vscn 점등 전압이라고 칭함)이다. Vscn 점등 전압이 낮은 쪽이, 전하 유지 능력이 높은 것을 나타낸다. Vscn 점등 전압이 낮으면, PDP를 저전압으로 구동할 수 있다. 따라서, 전원이나 각 전기 부품으로서, 내압 및 용량이 작은 부품을 사용하는 것이 가능하게 된다. 현상의 제품에 있어서, 주사 전압을 순차적으로 패널에 인가하기 위한 MOSFET 등의 반도체 스위칭 소자에는, 내압 150V 정도의 소자가 사용되고 있다. Vscn 점등 전압으로서는, 온도에 의한 변동을 고려하여, 120V 이하로 억제하는 것이 바람직하다.
일반적으로는 보호층의 전자 방출 능력과 전하 유지 능력은 상반된다. 보호층의 성막 조건의 변경, 혹은, 보호층 중에 Al이나 Si, Ba 등의 불순물을 도핑하여 성막함으로써, 전자 방출 성능을 향상시키는 것은 가능하다. 그러나, 부작용으로서 Vscn 점등 전압도 상승하게 된다.
도 10으로부터 명백한 바와 같이, 시작품 3 및 시작품 4의 보호층의 전자 방출 능력은, 시작품 1에 비해 8배 이상의 특성을 갖는다. 시작품 3 및 시작품 4의 보호층의 전하 유지 능력은, Vscn 점등 전압이 120V 이하이다. 따라서, 시작품 3 및 시작품 4의 PDP는, 고정밀화에 의해 주사선 수가 증가하고, 또한 셀 사이즈가 작은 PDP에 대하여 더 유용하다. 즉, 시작품 3 및 시작품 4의 PDP는, 전자 방출 능력과 전하 유지 능력의 양방을 만족시킴으로써, 보다 저전압으로 양호한 화상 표시를 실현할 수 있다.
[10. 정리]
본 실시 형태에 개시된 PDP(1)는, 전면판(2)과, 전면판(2)과 대향 배치된 배면판(10)을 구비한다. 전면판(2)은, 표시 전극(6)과 표시 전극(6)을 덮는 유전체층(8)과 유전체층(8)을 덮는 보호층(9)을 갖는다. 보호층(9)은, 파장 146㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖는다. 또한, 보호층(9)은, 파장 173㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖는다. 파장 146㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와, 파장 173㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와의 비인 A/B가 3.0보다 크고, 7.0 이하이다.
본 실시 형태에 있어서의 보호층(9)을 갖는 PDP(1)는, 유지 전압을 저감할 수 있다.
또한, 보호층(9)은, 유전체층(8) 상에 형성된 기초층인 기초막(91)과, 기초막(91)에 분산 배치된 복수의 금속 산화물의 결정 입자(92a)를 포함해도 된다.
또한, 보호층(9)은, 유전체층(8) 상에 형성된 기초층인 기초막(91)과, 기초막(91) 상에 분산 배치된 복수의 입자를 포함하고, 입자는, 복수의 금속 산화물의 결정 입자(92a)가 응집된 응집 입자(92)이어도 된다.
보호층(9)이, 기초막(91) 상에, 금속 산화물의 결정 입자(92a) 혹은 금속 산화물의 결정 입자(92a)가 복수 응집된 응집 입자(92)를 구비하는 경우, 높은 전하 유지 능력 및 높은 전자 방출 능력을 갖는다. 따라서, PDP(1) 전체적으로, 고정세의 PDP에서도 고속 구동을 저전압으로 실현할 수 있다. 또한, 점등 불량을 억제한 고품위의 화상 표시 성능을 실현할 수 있다.
또한, 이상의 설명에서는, 기초층으로서, MgO막을 예로 들었다. 그러나, 기초층에 요구되는 성능은 어디까지나 이온 충격으로부터 유전체를 지키기 위한 높은 내스퍼터 성능을 갖는 것이다. 즉, 높은 전하 유지 능력이나 전자 방출 성능이 높지 않아도 된다. 종래의 PDP에서는, 일정 이상의 전자 방출 성능과 내스퍼터 성능이라고 하는 2개를 양립시키기 위해, MgO를 주성분으로 한 보호층을 형성하는 경우가 매우 많았다. 그러나, 전자 방출 성능이 금속 산화물의 결정 입자에 의해서 지배적으로 제어되는 구성을 취하는 경우, 기초막은 MgO일 필요는 전혀 없다. 기초막에, Al2O3 등의 내충격성이 우수한 다른 재료를 이용해도 전혀 상관없다.
또한, 본 실시 형태에서는, 금속 산화물의 결정 입자로서 MgO가 예시되었다. 그러나, 이 외의 단결정 입자에서도, MgO와 마찬가지로 높은 전자 방출 성능을 갖는 Sr, Ca, Ba, Al 등의 금속 산화물에 의한 결정 입자를 이용해도 마찬가지의 효과를 얻을 수 있다. 따라서, 금속 산화물의 결정 입자로서는 MgO에 한정되는 것은 아니다.
이상과 같이 본 실시 형태에 개시된 기술은, 고화질의 표시 성능을 구비하고, 동시에 저소비 전력의 PDP를 실현하는 점에서 유용하다.
1 : PDP
2 : 전면판
3 : 전면 글래스 기판
4 : 주사 전극
4a, 5a : 투명 전극
4b, 5b : 금속 버스 전극
5 : 유지 전극
6 : 표시 전극
7 : 블랙 스트라이프
8 : 유전체층
9 : 보호층
10 : 배면판
11 : 배면 글래스 기판
12 : 데이터 전극
13 : 기초 유전체층
14 : 격벽
15 : 형광체층
16 : 방전 공간
21 : 화상 신호 처리 회로
22 : 데이터 전극 구동 회로
23 : 주사 전극 구동 회로
24 : 유지 전극 구동 회로
25 : 타이밍 발생 회로
91 : 기초막
92 : 응집 입자
92a : 결정 입자
100 : 진공 챔버
101 : 시료
102, 103 : 램프 시스템
104 : 광학계
105 : CCD 분광기

Claims (3)

  1. 전면판과,
    상기 전면판과 대향 배치된 배면판을 구비하고,
    상기 전면판은, 표시 전극과 상기 표시 전극을 덮는 유전체층과 상기 유전체층을 덮는 보호층을 갖고,
    상기 보호층은, 파장 146㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 갖고,
    상기 보호층은, 파장 173㎚의 광의 조사에 의해서, 350㎚ 이상 550㎚ 이하의 파장 범위에 있어서의 루미네센스의 피크를 더 갖고,
    파장 146㎚의 광을 조사하였을 때의 루미네센스의 피크 강도와, 파장 173㎚의 광을 조사하였을 때의 루미네센스의 피크 강도의 비가 3.0보다 크고, 7.0 이하인
    플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 보호층은, 상기 유전체층 상에 형성된 기초층과, 상기 기초층에 분산 배치된 복수의 입자를 포함하고,
    상기 입자는, 금속 산화물의 결정 입자인 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    상기 보호층은, 상기 유전체층 상에 형성된 기초층과, 상기 기초층 상에 분산 배치된 복수의 입자를 포함하고,
    상기 입자는, 복수의 금속 산화물의 결정 입자가 응집된 응집 입자인 플라즈마 디스플레이 패널.
KR1020117022989A 2010-02-12 2011-02-08 플라즈마 디스플레이 패널 KR101218883B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2010-028462 2010-02-12
JPJP-P-2010-028461 2010-02-12
JP2010028462 2010-02-12
JP2010028461 2010-02-12
PCT/JP2011/000677 WO2011099265A1 (ja) 2010-02-12 2011-02-08 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
KR20110123787A true KR20110123787A (ko) 2011-11-15
KR101218883B1 KR101218883B1 (ko) 2013-03-19

Family

ID=44367553

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117022989A KR101218883B1 (ko) 2010-02-12 2011-02-08 플라즈마 디스플레이 패널
KR1020117028886A KR20120023053A (ko) 2010-02-12 2011-02-08 플라즈마 디스플레이 패널의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117028886A KR20120023053A (ko) 2010-02-12 2011-02-08 플라즈마 디스플레이 패널의 제조 방법

Country Status (5)

Country Link
US (2) US8283864B2 (ko)
JP (2) JPWO2011099266A1 (ko)
KR (2) KR101218883B1 (ko)
CN (2) CN102473567A (ko)
WO (2) WO2011099265A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298578B2 (ja) * 2008-03-10 2013-09-25 パナソニック株式会社 プラズマディスプレイパネル
US20130017751A1 (en) * 2010-03-26 2013-01-17 Masashi Gotou Method for producing plasma display panel
WO2011118165A1 (ja) * 2010-03-26 2011-09-29 パナソニック株式会社 プラズマディスプレイパネルの製造方法
CN102812532A (zh) * 2010-03-26 2012-12-05 松下电器产业株式会社 等离子显示面板的制造方法
WO2013018351A1 (ja) * 2011-08-03 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP2013037797A (ja) * 2011-08-04 2013-02-21 Panasonic Corp プラズマディスプレイパネルおよびその製造方法
SG10202101804XA (en) * 2016-09-30 2021-04-29 Musashi Engineering Inc Working apparatus and working method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US828386A (en) * 1904-03-10 1906-08-14 Gen Electric Automatic train-stop for block-signal systems.
JP2984014B2 (ja) * 1990-02-01 1999-11-29 富士通株式会社 プラズマディスプレイパネルの製造方法
JP3918879B2 (ja) 1995-02-27 2007-05-23 株式会社日立プラズマパテントライセンシング プラズマディスプレイ用二次電子放出材料及びプラズマディスプレイパネル
DE19515625C2 (de) * 1995-04-28 1998-02-19 Boehringer Ingelheim Kg Verfahren zur Herstellung von enantiomerenreinen Tropasäureestern
JP3247632B2 (ja) 1997-05-30 2002-01-21 富士通株式会社 プラズマディスプレイパネル及びプラズマ表示装置
JP3372835B2 (ja) * 1997-08-05 2003-02-04 キヤノン株式会社 電子源及び画像形成装置の製造方法
JPH11339665A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル、交流型プラズマディスプレイパネル用基板及び交流型プラズマディスプレイパネル用保護膜材料
JP2002260535A (ja) 2001-03-01 2002-09-13 Hitachi Ltd プラズマディスプレイパネル
JP4097480B2 (ja) * 2002-08-06 2008-06-11 株式会社日立製作所 ガス放電パネル用基板構体、その製造方法及びａｃ型ガス放電パネル
JP2004146231A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP4056357B2 (ja) * 2002-10-31 2008-03-05 富士通日立プラズマディスプレイ株式会社 ガス放電パネル及びその製造方法
JP2004220968A (ja) * 2003-01-16 2004-08-05 Pioneer Electronic Corp ディスプレイパネルおよびその製造方法
JP3878635B2 (ja) 2003-09-26 2007-02-07 パイオニア株式会社 プラズマディスプレイパネルおよびその製造方法
JP2005158311A (ja) * 2003-11-20 2005-06-16 Pioneer Plasma Display Corp プラズマディスプレイパネルの製造方法、プラズマ表示装置の製造方法及びプラズマディスプレイパネル
JP2005353455A (ja) * 2004-06-11 2005-12-22 Nippon Hoso Kyokai <Nhk> プラズマディスプレイパネル
JP4399344B2 (ja) * 2004-11-22 2010-01-13 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP4516457B2 (ja) * 2005-03-17 2010-08-04 宇部マテリアルズ株式会社 酸化マグネシウム薄膜の改質方法
JP2007128824A (ja) * 2005-11-07 2007-05-24 Pioneer Electronic Corp 表示パネル、該表示パネルの製造方法及び製造装置
WO2007126061A1 (ja) * 2006-04-28 2007-11-08 Panasonic Corporation プラズマディスプレイパネルとその製造方法
EP1883092A3 (en) * 2006-07-28 2009-08-05 LG Electronics Inc. Plasma display panel and method for manufacturing the same
JP4321593B2 (ja) 2007-01-15 2009-08-26 パナソニック株式会社 プラズマディスプレイパネル
JP2008293772A (ja) * 2007-05-24 2008-12-04 Panasonic Corp プラズマディスプレイパネル及びその製造方法、並びにプラズマディスプレイパネル
JP2008311203A (ja) 2007-06-15 2008-12-25 Seoul National Univ Industry Foundation 特定の負極発光特性を有する酸化マグネシウムの微粒子を含むプラズマ素子
JP2009164098A (ja) 2007-12-13 2009-07-23 Pioneer Electronic Corp プラズマディスプレイパネル
KR101043160B1 (ko) * 2008-04-16 2011-06-20 파나소닉 주식회사 플라즈마 디스플레이 장치
US7977883B2 (en) * 2008-09-05 2011-07-12 Samsung Sdi Co., Ltd. Plasma display panel comprising magnesium oxide protective layer
KR101076802B1 (ko) * 2009-06-05 2011-10-25 삼성에스디아이 주식회사 보호층 재료 및 이를 이용하여 형성한 보호층을 구비하는 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20120023053A (ko) 2012-03-12
JPWO2011099265A1 (ja) 2013-06-13
US8283864B2 (en) 2012-10-09
KR101218883B1 (ko) 2013-03-19
US20110298364A1 (en) 2011-12-08
CN102365702A (zh) 2012-02-29
US20120064795A1 (en) 2012-03-15
CN102473567A (zh) 2012-05-23
JPWO2011099266A1 (ja) 2013-06-13
WO2011099265A1 (ja) 2011-08-18
JP5158265B2 (ja) 2013-03-06
WO2011099266A1 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
KR101218883B1 (ko) 플라즈마 디스플레이 패널
KR20090112751A (ko) 플라즈마 디스플레이 패널
KR20090116804A (ko) 플라즈마 디스플레이 패널
KR101238565B1 (ko) 플라즈마 디스플레이 장치
KR101189042B1 (ko) 플라즈마 디스플레이 장치
KR20090109579A (ko) 플라즈마 디스플레이 패널
KR101143733B1 (ko) 플라즈마 디스플레이 패널
CN101681772B (zh) 等离子体显示面板
JP2012064424A (ja) プラズマディスプレイパネル
WO2011089680A1 (ja) プラズマディスプレイパネルの製造方法
KR101137568B1 (ko) 플라즈마 디스플레이 패널
JP5168422B2 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置
KR101101667B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
WO2011089857A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置
WO2011089855A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置
WO2011089856A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置
KR20090122380A (ko) 플라즈마 디스플레이 패널의 제조 방법
JP2013030296A (ja) プラズマディスプレイパネルの製造方法
KR20090110338A (ko) 플라즈마 디스플레이 패널
KR20120132302A (ko) 플라즈마 디스플레이 패널의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee