KR20110122185A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20110122185A
KR20110122185A KR1020117021328A KR20117021328A KR20110122185A KR 20110122185 A KR20110122185 A KR 20110122185A KR 1020117021328 A KR1020117021328 A KR 1020117021328A KR 20117021328 A KR20117021328 A KR 20117021328A KR 20110122185 A KR20110122185 A KR 20110122185A
Authority
KR
South Korea
Prior art keywords
temperature
siloxane
insulating film
porous insulating
chamber
Prior art date
Application number
KR1020117021328A
Other languages
English (en)
Inventor
신이치 치카키
타카히로 나카야마
Original Assignee
가부시키가이샤 아루바쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루바쿠 filed Critical 가부시키가이샤 아루바쿠
Publication of KR20110122185A publication Critical patent/KR20110122185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 방법은, 기판(3)에 다공질 절연막(2)을 형성하는 공정(S101)과, 다공질 절연막(2)이 형성된 기판(3)을 쳄버(1) 내에 배치하는 공정(S102)과, 기판(3)이 배치된 쳄버(1) 내에 실록산을 투입함과 동시에 기판(3)을 제1온도로 승온하는 공정(S103)과, 투입된 실록산이 부착한 기판(3)을 제1온도보다도 높은 제2온도로 승온하는 공정(S104)을 포함한다. S103에서는 쳄버(1) 내의 압력을 1kPa이하로 한다. 또한, 본 실시형태에 있어서 제1온도는 쳄버(1) 내의 압력이 실록산의 포화증기압이 되는 온도이상이며, 다공질 절연막(2)과 실록산이 중합반응을 개시하는 온도 이하이다.

Description

반도체장치의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체장치의 제조방법에 관한 것이다.
최근 반도체 집적 회로 장치의 다층 배선 구조에는, 저유전율을 특징으로 하는 다공질 절연막이 도입되어 있다. 다공질 절연막은 공기 등에 포함되는 수분을 흡수하기 쉽기 때문에 저유전성 및 절연성이 저하되는 것이 문제가 된다. 그래서 유기실란(organosilane) 화합물을 이용한 소수화 처리 등에 의해 다공질 절연막 표면을 개질 하는 것이 행해지고 있다. 다공질 절연막 표면의 개질 처리에 관한 기술로, 예를 들어 특허문헌 1 내지 4에 기재된 것이 있다.
특허문헌 1에 기재된 방법에서는 먼저 계면 활성제를 포함한 졸겔(sol-gel) 전구물질로 기판을 처리한다. 이어서 졸겔 전구물질을 경화함에 의해 균일한 직경의 내부연통공을 가지는 산화막을 형성한다. 이어 해당 산화막을 불활성 가스 환경에서 어닐링하거나 활성 산화종을 포함한 산화 환경에 방치한다. 이렇게 하는 것에 의해 기판상에 형성된 다공질 절연막을 소수화 처리할 수 있다.
특허문헌 2에 기재된 방법에서는 먼저 1대의CVD(Chemical Vapor Deposition) 장치에서 히터를 켜고 1, 3, 5, 7-테트라메틸시클로테트라실록산(TMCTS)을 도입한다. 이어서 고주파 전압을 인가하지 않고 소성 처리를 실시하여 다공질 실리카 등의 다공질 절연막의 개질 처리를 한다. 이어 동일의 CVD장치에서 히터를 켜고 TMCTS를 도입하고, 고주파 전압을 인가하여 TMCTS의 플라즈마를 생성한다. 이렇게 함으로써 다공질 저유전율 막 상에 밀도, 경도가 높은 절연막을 형성할 수 있다.
또한, 특허문헌 3에 기재된 방법에서는 에칭제 또는 애싱시약을 받은 유기 규산염 유리 유전체막을 액체, 증기, 기체 및 플라즈마로 구성된 군에서 선택된 상태로 강화제 조성물과 접촉시켜서 어닐링 처리를 한다. 이렇게 하면 비아(via)와 트렌치 사이의 유전 재료 내부에 원치 않는 보이드가 형성되는 것을 방지할 수 있다.
게다가 특허문헌 4에 기재된 방법에서는 소수성 화합물의 증기를 처리 쳄버 내에 도입하기 전에 쳄버 내압을 일단 감압(예로 30kPa이하의 진공)하고, 그 후에 소수성 화합물의 증기를 도입하고, 이 감압을 유지하면서 다공질 절연막과 중합 반응을 하는 것이 기재되어 있다. 이렇게 하여 소수성 화합물의 쳄버 내로의 확산성이 좋아져 빈 구멍내에 있어서 농도가 균일하게 된다고 기재되어 있다.
또한, 특허문헌 4에 기재된 방법에서는 다공질 절연막 실리카막을 얻은 후, 종형 소성로 내를 400℃ 유지하면서 일단 400Pa이하로 감압한다. 이어서 TMCTS의 증기를 질소 가스와 함께 혼합기로써 로 내에 도입하고 500Pa의 압력을 보지하면서 30분 소성한 후, 로 내의 압력을 8kPa까지 상승시켜서 60분간 소성한다. 이때 TMCTS와 질소 가스의 혼합기는 로 내에 머물지 않도록 소성 중에 항상 흘려 보낸다. 이렇게 얻은 개질 다공질 실리카막의 빈 공간내 벽면은 소수성의 중합 박막으로 덮이는 것이 기재되어 있다.
특허문헌 1: 일본특개 2002-33314호 공보 특허문헌 2: 일본특개 2005-166716호 공보 특허문헌 3: PCT 국제출원공보의 일본번역문 특표 2007-508691호 공보 특허문헌 4: 국제공개 제2006/088036호 팜플렛
기존 실리카화 가스 어닐처리 기술에서는, 다공질 절연막의 유전율 저감이나 절연성 향상이 충분하지 않은 점에서 개선의 여지가 있다. 예로 회로 장치의 제조 프로세스에 있어서, 물 등의 극성 물질이 세공 표면에 흡착하고, 다공질 절연막의 저유전율성이나 절연성이 손상될 가능성이 있다. 그 결과, 유전율이 높아지거나 전극간의 절연성이 저하하여 회로 장치의 성능이 저하된다. 또한, 회로 장치의 사용중에 다공질 절연막이 습기를 흡수함에 의해 회로 장치의 신뢰성이 저하될 가능성이 있다.
그러나, 특허문헌 1 기술에 있어서는, 가스 어닐 공정에 있어서 불활성 가스 혹은 활성 산화종을 포함한 산화 환경에 다공질 절연막을 방치한다. 실리콘 원자와 산소 원자의 결합으로 구성된 다공질 절연막은 산화 환경에 방치되면 실리콘-산소 결합의 말단이 친수기에 치환되어져 소수화가 충분히 행해지지 않는다.
또한, 특허문헌 2 기술에서는 TMCTS를 도입하고 고주파 전압을 인가하지 않고 소성 처리하여 다공질 절연막의 개질 처리를 한다. 그러나 다공질 절연막의 세공은 개구경이 작지만 TMCTS분자는 입체 장해가 크고 세공 표면의 말단기와 중합하기 쉬운 말단기를 많이 가진다. 따라서 세공 내를 확산하는 속도가 작고, 다공질 절연막의 표층 끝에 중합 반응이 발생하면 점점 세공 내를 확산하는 것이 곤란해지며 충분히 소수화 처리를 할 수 없다.
또한, 특허문헌 2 기술에서는 TMCTS를 도입한 후, 고주파 전압 인가에 의한 플라즈마 에너지에 의해 반응을 행한다. 플라즈마 에너지는 에너지가 크기 때문에 세공 표면이나 다공질 절연막 구조의 말단기를 파괴하고 친수화 하는 손상을 주기 쉽다. 따라서 제조 프로세스 중이나 회로 장치의 사용중에 다공질 절연막이 습기를 흡수하고 회로 장치의 성능 저하나 신뢰성의 저하를 일으키는 일이 있다.
또한, 특허문헌 3 기술에서는 강화제 조성물을 액체, 증기, 기체 및 플라즈마로 구성된 군에서 선택된 상태에서 다공질 절연막 표면에 접촉시키기 위해 특허문헌 1 및 특허문헌 2의 기술과 같은 문제가 생긴다.
이상과 같이 상기 기존 기술에서는 다공질 절연막을 충분히 소수화할 수가 없었다.
본 발명에 따르면,
기판에 다공질 절연막을 형성하는 공정과,
상기 다공질 절연막이 형성된 상기 기판을 쳄버 내에 배치하는 공정과,
상기 기판이 배치된 상기 쳄버 내에 실록산을 투입함과 동시에 상기 기판을 제1온도로 승온하는 공정과,
투입된 상기 실록산이 부착한 상기 기판을 상기 제1온도보다도 높은 제2온도로 승온하는 공정을 포함하고,
상기 제1온도로 승온하는 상기 공정에 있어서 상기 쳄버 내의 압력을 1kPa 이하로 하고,
상기 제1온도는 상기 쳄버 내의 압력이 상기 실록산의 포화 증기압이 되는 온도 이상이며, 상기 다공질 절연막과 상기 실록산이 중합 반응을 개시하는 온도 이하인 반도체 장치의 제조 방법이 제공된다.
이 발명에 따르면, 기판이 배치된 쳄버 내에 실록산을 투입하여 쳄버 내의 압력을 1kPa이하로 하고, 쳄버 내의 압력이 실록산의 포화 증기압이 되는 온도 이상이며, 다공성 절연막과 실록산이 중합 반응을 개시하는 온도 이하로 기판을 승온한다. 이렇게 함으로써 다공질 절연막에 실록산을 부착 및 침투시킬 수 있다. 이어 기판을 더 승온함에 의해 다공질 절연막과 실록산을 중합 반응시킬 수 있다. 따라서 다공질 절연막의 세공에 소수성을 부여할 수 있으며, 제조 프로세스 중이나 회로 장치의 사용중에 있어서 습기를 흡수하는 것을 줄일 수 있다.
본 발명에 따르면, 다공질 절연막과 실록산을 효율적으로 계속 반응시키면서 다공질 절연막 표면의 오염 및 습기를 흡수하는 것을 억제할 수 있으며, 다공질 절연막의 저유전율성을 확보할 수 있음과 동시에 실용에 견디는 절연성을 얻을 수 있다.
상술한 목적 및 기타 목적, 특징 및 이점은 이하에 언급할 적합한 실시 형태 및 그것에 부수하는 이하의 도면에 의해서 더욱 분명해진다.
도 1은 제1실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 플로차트,
도 2는 제1실시 형태에 관한 반도체 장치의 제조 방법에서 사용하는 장치를 설명하는 도면,
도 3은 제2실시 형태에 관한 반도체 장치의 제조 방법을 설명하는 도면이다.
이하, 본 발명의 실시 형태에 대해 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서 같은 구성 요소에는 같은 부호를 붙이고 적절한 설명을 생략한다.
(제1실시 형태)
도 1은 본 실시 형태의 제조 방법을 설명하는 도면이다. 본 실시 형태의 방법은 기판(3)에 다공질 절연막(2)을 형성하는 공정(S101)과, 다공질 절연막(2)이 형성된 기판(3)을 쳄버(1) 내에 배치하는 공정(S102)과, 기판(3)이 배치된 쳄버(1) 내에 실록산을 투입함과 동시에 기판(3)을 제1온도로 승온하는 공정(S103)과, 투입된 실록산이 부착한 기판(3)을 제1온도보다 높은 제2온도로 승온하는 공정(S104)을 포함한다. S103에서는 쳄버(1) 내의 압력을 1kPa이하로 한다. 또한, 본 실시 형태에 있어서 제1온도는 쳄버(1) 내의 압력이 실록산의 포화 증기압이 되는 온도 이상이며, 다공성 절연막(2)과 실록산이 중합 반응을 개시하는 온도 이하이다.
이하, 본 실시 형태의 각 공정에 대해 이하에서 상세히 설명한다.
[S101 : 기판(3)에 다공질 절연막(2)을 형성하는 공정]
기판(3)상에 유기 실록산과 계면 활성제를 혼합시킨 혼합 약 액을 회전 도포법에 의해 도포하고 도포 막을 형성한다. 기판(3)은 일반적으로 사용되는 것이면 어떤 것도 사용할 수 있다. 예를 들면 유리, 석영, 실리콘 웨이퍼, 스테인레스 등을 들 수 있다. 이어 질소 가스 안에서 가열하여 유기 실록산을 중합하여 폴리머화 시킨다. 이때 계면 활성제는 응집한 후 가스화한다. 이렇게 함으로써 기판(3)에 다공질 절연막(2)을 형성한다. 여기에서 계면 활성제가 충분히 이탈하지 않는 경우에는 감압하 또는 질소 분위기하에서 자외선 조사 처리를 해도 좋다.
[S102 : 기판(3)을 쳄버(1) 내에 배치하는 공정]
S101에서 다공질 절연막(2)의 성막 후 신속하게 기판(3)을 쳄버(1)(석영 진공 쳄버) 내에 배치한다. 도 2는 쳄버(1)의 구조를 나타내는 도면이다.
[S103 : 기판(3)을 제1온도로 승온하는 공정]
S102에서 쳄버(1) 내에 기판(3)을 배치한 후 1kPa이하로 쳄버(1) 내를 감압한다. 하한은 특별히 없지만 1×10-3kPa 이상으로 하면 바람직하고 실용성을 고려하면 0.1kPa 이상으로 한다.
이어서 실록산을 포함한 가스를 쳄버(1)에 도입한다. 실록산으로서는 예를 들어 환상 실록산 화합물을 이용할 수 있다. 환상 실록산 화합물은 일반식(1)에서 나타낸 화합물을 이용할 수 있다.
Figure pct00001
(식 중, R1, R2는 동일해도 달라도 좋고, 각각 H, C6H5, CaH2a +1 또는 CF3(CF2)b(CH2)c, 할로겐 원자를 나타내고, a는 1~3의 정수, b는 0~10의 정수, c는 0~4의 정수이며, n은 3~8의 정수이다.)로 나타난 환상 실록산 화합물을 이용할 수 있다. 상기 식에서 나타낸 환상 실록산 화합물은 Si-H 결합을 적어도 2개 이상 가지는 것이 바람직하고, 또한, R1, R2의 적어도 하나가 H인 것도 바람직하다.
구체적으로는 환상 실록산 화합물은 트리(3, 3, 3-트리플루오로프로필)트리메틸시클로트리실록산, 트리페닐트리메틸시클로트리실록산, 1, 3, 5, 7-테트라메틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 1, 3, 5, 7-테트라 메틸-1, 3, 5, 7-테트라페닐시클로테트라실록산, 테트라에틸시클로테트라실록산, 펜타메틸시클로펜타실록산 등을 들 수 있지만, 특히 1, 3, 5, 7-테트라메틸시클로테트라실록산(TMCTS)이 바람직하다. 본 실시 형태에 있어서 사용되는 환상 실록산 화합물은 이 중에서 1종 또는 2종 이상 조합하여 사용할 수 있다.
실록산을 포함한 가스(7)는 실록산(6)이 기체인 경우에는 불활성 가스(예로 질소, 아르곤 등)와 함께 쳄버(1) 내에 투입할 수 있다. 또한, 실록산이 액체인 경우에는 실록산의 비등점 이상으로 가열한 불활성 가스(5)에 액체 상태의 실록산(6)을 분사함으로써 실록산을 기화시킨다. 또한, 실록산이 고체인 경우에는 실록산의 고체를 가열하여 용해시키고 실록산의 비등점 이상으로 가열한 불활성 가스(5)에 용융한 실록산(6)을 분사 기화시킨다. 이렇게 하여 실록산을 포함한 가스(7)를 쳄버(1)에 도입할 수 있다.
또한, 실록산을 포함한 가스(7)에는 라디칼 반응 억제 작용을 가지는 첨가물을 첨가해도 좋다. 이러한 첨가물로써는 예를 들면 페놀계 화합물, 불포화 탄화 수소가 있으며, 바람직한 것으로는 페놀, 하이드로퀴논 또는 이들의 혼합물을 이용할 수 있다. 이 첨가물은 상기 실록산(6)과 같은 방법으로 불활성 가스(5)에 혼합시킬 수 있다.
S103에서는 상기와 같이 실록산을 포함한 가스(7)를 쳄버(1)에 계속 도입하면서 코일 히터(4)에 의해 쳄버(1)를 가열한다. 이렇게 하여 기판(3)을 제1온도로 승온한다. 제1온도는 쳄버(1) 내에 실록산이 기체로 존재할 수 있으면 좋고, 다공질 절연막(2)에 효율적으로 부착 및 침투시킬 수 있으면 더 바람직하다. 또한, 도 2 중 8은 실록산 증기의 확산을 보여준다.
전술과 같이 제1온도는 쳄버(1) 내의 압력이 실록산의 포화 증기압이 되는 온도 이상이어야 하며, 다공질 절연막(2)과 실록산이 중합 반응을 개시하는 온도 이하이다. 또한, 제1온도는 100kPa(760Torr)에 있어서 실록산의 비등점 이상으로 할 수 있다. 예를 들면, 환상 실록산 화합물을 이용하는 경우에는 제1온도는 1OO℃ 이상으로 하면 바람직하다. 환상 실록산 화합물로써 TMCTS나 헥사메틸시클로트리실록산을 이용한 경우에는 134℃ 이상으로 하고, 옥타메틸시클로테트라실록산은 175℃ 이상으로 하며, 데카메틸사이크로펜타실록산은 21O℃ 이상하면 바람직하다.
S103에 있어서는 기판(3)은 제1온도로 계속 승온시키면서 실록산을 포함한 가스(7)에 일정 시간 노출시키면 좋다. 소요 시간은 기판(3)에 실록산을 부착 및 침투시킬 수 있고, 제조 프로세스의 처리량을 저하시키지 않는 범위로 하면 바람직하다. 구체적으로는 1초 이상으로 하고, 보다 바람직하게는 2초~30분으로 하며, 보다 바람직하게는 10분 정도로 한다. 이 때, 진공 펌프의 배기 속도를 조정하는 등, 쳄버(1) 내의 압력을 1kPa 이하로 유지한다. 또한, 도 2 중 9는 펌프 배기를 나타낸다.
[S104 : 기판(3)을 제2온도로 승온하는 공정]
이어 쳄버(1) 내의 온도를 승온하고 기판(3)을 제2온도로 승온한다. 제2온도는 다공질 절연막(2)과 실록산이 중합 반응을 개시하는 온도 이상으로 한다. 이렇게 하여 S103에 있어서 기판(3)에 부착, 침투한 실록산과 다공질 절연막(2)이 중합 반응을 한다. 제2온도는 구체적으로는 250℃~600℃로 하면 충분한 반응 속도를 얻을 수 있고, 실록산의 메틸기가 열 이탈하기 어렵다는 점에서 바람직하다. 또한, 제2온도는 350℃~450℃로 하면 반도체 집적회로 장치의 신뢰성의 저하를 보다 효과적으로 방지할 수 있기 때문에 보다 바람직하다. 소요 시간은 실록산의 중합 반응을 충분히 할 수 있으면 좋고, 바람직하게는 1분~100분으로 한다. 또한, 실록산을 포함한 가스(7)를 계속 공급하면서 승온 하면 보다 효율적으로 중합 반응이 진행한다. 또한, 이때에도 진공 펌프의 배기 속도를 조정하는 등, 쳄버(1) 내의 압력을 1kPa 이하로 유지한다. 이렇게 하여 다공질 절연막(2)의 표면이 소수화 처리된다.
이어서 쳄버(1) 내에서 실록산을 포함한 가스(7)의 배기를 행하고, 질소 가스(5)만을 충전하고 기판(3)을 실온(25℃)까지 내려서 쳄버(1)에서 꺼낸다.
이어서 본 실시 형태의 작용 효과에 대해서 설명한다. 본 실시 형태의 방법에 따르면 기판(3)이 배치된 쳄버(1) 내에 실록산을 포함한 가스(7)를 투입하고 쳄버(1) 내의 압력을 1kPa 이하로 하고, 쳄버(1) 내의 압력이 실록산의 포화 증기압이 되는 온도 이상이며, 다공질 절연막(2)과 실록산이 중합 반응을 개시하는 온도 이하로 기판(3)을 승온한다. 이렇게 하여 다공질 절연막(2)에 실록산을 부착 및 침투시킬 수 있다. 이어 기판(3)을 승온함에 의해 다공질 절연막(2)과 실록산을 중합 반응시킬 수 있다. 따라서 다공질 절연막(2)의 세공에 소수성을 부여할 수 있으며, 제조 프로세스 중이나 회로 장치의 사용중에 있어서 습기를 흡수하는 것을 억제할 수 있다.
발명자들의 지견에 따르면 실록산과 다공질 절연막이 중합 수 있는 온도(중합 온도)에서는 다공질 절연막 표면의 소수화 처리의 효율화와 다공질 절연막의 불순물 혼입이 트레이드 오프(trade-off)의 관계에 있다. 실록산은 다공질 절연막과 중합 반응하는 한편 실록산끼리도 중합 반응한다. 그 때문에 실록산 간의 중합 반응에 의해 얻어진 생성물이 입자로써 다공질 절연막의 표면이나 쳄버 내에 부착하여 다공질 절연막을 오염한다. 중합 온도에서 기판을 승온한 상태로 저압 처리를 하면 입자의 발생은 적지만 중합 반응의 효율은 저하한다. 그러나 고압 처리하면 발생하는 입자량이 증가한다.
특허문헌 4의 기술에서는 중합 온도(400℃)에서 쳄버 내에 실록산을 도입하고 있다. 그 때문에 비록 압력을 제어하더라도 소수화 처리의 효율화와 입자 저감의 양립이라는 관점에 있어서는 개선의 여지가 있었다.
한편 본 실시 형태의 방법에 따르면 기판(3)이 배치된 쳄버(1) 내에 실록산을 투입하며 쳄버 내의 압력을 1kPa이하로 하여 쳄버(1) 내의 압력이 실록산의 포화 증기압이 되는 온도 이상이며, 다공질 절연막(2)과 실록산이 중합 반응을 개시하는 온도 이하로 기판(3)을 승온한다. 이렇게 하여 다공질 절연막(2)과 실록산을 중합 반응을 억제하면서 다공질 절연막(2)에 실록산을 부착시킬 수 있다. 이어 기판(3)을 승온함으로써 다공질 절연막(2)과 실록산을 중합 반응시켜서 다공질 절연막(2)을 소수화 처리할 수 있다. 이때 쳄버(1) 내의 실록산끼리 중합하여 입자가 생성하는 것도 생각할 수 있다. 그러나 다공질 절연막(2) 표면에는 실록산이 부착되어 있기 때문에 다공질 절연막(2) 표면의 오염은 억제된다. 따라서 다공질 절연막(2)과 실록산을 효율적으로 소수화 처리를 하여, 다공질 절연막(2) 표면의 오염을 억제할 수 있다.
또한, 본 실시 형태에서는 실록산을 투입할 때의 온도(제1온도)를 실록산의 포화 증기압이 되는 온도 이상, 다공질 절연막(2)과 실록산이 중합 반응을 개시하는 온도 이하로 비교적 낮은 온도로 한다. 이 결과, 다공질 절연막(2)의 유전율을 기존보다도 저감하고 양호한 절연성을 얻을 수 있다. 그 이유는 기판(3)을 제1온도로 승온하여 다공질 절연막(2)에 실록산을 확산시킬 수 있기 때문이다. 이것에 의해 제2온도에 있어서 세공 표면의 대부분이 실록산과 실릴화 반응을 할 수 있다. 따라서 세공 표면이 소수성이 되어, 세공으로의 수분의 흡착을 억제하고 유전율의 상승과 절연성의 저하를 억제할 수 있다. 따라서 다공질 절연막(2)의 본래의 저유전율성을 확보할 수 있음과 동시에 실용에 견딜 절연성을 얻을 수 있다.
(제2실시 형태)
제2실시 형태에서는 다공질 절연막에 구리 배선을 형성하는 점이 제1실시 형태와 다르다. 도 3(c)에 있어서 도 1에 나타난 S102~S104를 실행한다.
기판(3)에 다공질 절연막(2)과 비 다공질 절연막(11)을 차례로 적층한 적층 막을 형성한다(도 3(a)). 또한, 도시하지 않았지만 기판(3)과 다공질 절연막(2) 사이에는 배선층이 형성되어 있어도 좋다. 이어 기판(3)에 포토 레지스트(12)를 형성하고, 포토 리소그래피에 의해 에칭 마스크를 부착하고 플루오르화 가스를 이용한 다공질 절연막의 플라즈마 에칭을 하고 에칭패턴(13)을 형성한다(도 3(b)).
산소 플라즈마에 의해 포토 레지스트(12)를 제거한다(도 3(c)). 여기서 전자 현미경으로 관찰하여 다공질 절연막(2)의 공폭을 확인할 수 있다.
이어 제1실시형태의 S103 및 S104과 같은 처리를 실시하여 다공질 절연막(2)의 표면을 소수화 처리한다.
이어서 탄탈(tantalum) 막(14)을 스퍼터링법으로 성막한 후, 구리 막(15)을 스퍼터링법에 의해 에칭패턴(13) 내에 넣는다. 이어서 CMP(Chemcal Mechanical Poishing, 화학 기계 연마)법에 의해 기판(3) 표면의 구리와 탄탈을 제거하고, 다공질 절연막(2) 및 비 다공질 절연막(11) 안에 구리 배선을 형성한다(도 3(d)).
이어서 본 실시 형태의 작용 효과에 대해서 설명한다. 본 실시 형태에서는 제1실시 형태와 달리 다공질 절연막(2) 표면의 노출부가 에칭패턴(13)의 측벽뿐이다. 그 때문에 실록산 함유 가스에 노출되는 다공질 절연막(2)의 노출부가 국소적이다. 그러나 본 실시 형태의 방법에서는 이러한 실록산의 확산이 곤란한 구조에 있어서도 적용 가능하다.
이상 도면을 참조하여 본 발명의 실시 형태에 대해서 설명했지만, 이들은 본 발명의 예시이며 상기 이외의 다양한 구성을 채택하는 것도 가능하다.
실시예
(실시예1)
도 1에 나타난 흐름을 이용하여 도 2에 나타난 쳄버(1) 내에서 다공질 절연막(2)의 소수화 처리를 했다. 기판(3) 상에 계면 활성제와 유기 실록산을 포함하는 혼합 약액((주)ULVAC제 ULKS(등록상표) 도포액)을 회전 도포법에 의해 도포하고 질소 가스 안에서 350℃까지 가열하고, 다공질 절연막(2)을 얻었다. 소각 X선 산란법에 의해 분석한 결과, 다공질 절연막(2)은 3nm정도의 경을 가지고 있었다. 이어 신속하게 기판(3)을 쳄버(1) 내에 넣고 1kPa이하까지 감압하고, 쳄버(1)는 코일 히터에 의해 200℃로 가열했다. 이어서 150℃로 가열한 질소 가스(5) 흐름에 액체 상태의 TMCTS(6)를 분사 기화시켜서 TMCTS를 포함한 가스(7)를 쳄버(1)에 도입했다. 이어 기판(3)을 200℃ 유지하고 진공 펌프의 배기 속도를 계속 조정하면서 쳄버(1) 내의 압력을 1kPa로 10분 유지했다. 그 후 점차 쳄버(1) 내의 온도를 올려서 350℃까지 가열하고 쳄버(1) 내의 압력을 1kPa로 보지한 채, 기판(3)을 60분간 TMCTS를 포함한 가스(7)에 방치했다.
이에 쳄버(1) 내에서 TMCTS를 포함한 가스(7)를 배기한 후, 쳄버(1) 내를 질소 가스로 충전했다. 기판(3)을 실온(25℃)까지 낮추고 쳄버(1) 내에서 기판(3)을 꺼내어 기판(3) 상의 다공질 절연막(2)의 유전율과 누설 전류를 수은 프로브법으로 측정하였다.
(비교 예 1)
S103 및 S104에 있어서 TMCTS를 포함한 가스(7)를 쳄버(1) 내에 투입하지 않고 실시 예 1과 같은 조작을 하였다.
그 결과, 실시 예에서 얻은 소수화 처리 후의 다공질 절연막(2)은 유전율이 약 2.0이었다. 또한, 누설 전류는 1MV/cm의 전계 강도로 3×10-9A/cm2이하이며, 무시할 수 있을 만큼 작았다. 한편 비교 예의 기판(3)의 유전율은 약 4.0이었다. 비교 예에서는 쳄버(1)에서 꺼낸 직후에 대기중의 습기를 흡착하고, 유전율이 3.0이상으로 상승하고 다공질에도 불구하고 유전율의 감소가 진행되지 않았다고 생각되었다.
(실시 예 2)
도 3에서 나타난 방법에 의해 다공질 절연막에 구리 배선을 형성했다. 도 3(c)에 있어서 도 1에 나타난 S102~S104을 실행하여 도 2에서 나타난 쳄버(1) 내에서 다공질 절연막(2)의 소수화 처리를 실시했다. 우선 기판(3)에 비 다공질막(11)과 다공질 절연막(2)의 적층 막을 형성했다. 이어 포토 리소그래피에 의해 에칭 마스크를 부착하고 플루오르화 가스를 이용하여 다공질 절연막(2)의 플라즈마 에칭을 한 후, 산소 플라즈마에 의해 포토 레지스트(12)를 제거했다. 전자 현미경으로 다공질 절연막(2)을 관찰하고 폭 100nm의 홈이 형성되는 것을 확인했다. 이어 기판(3)을 쳄버(1) 내에 넣어서 1kPa이하까지 진공처리를 행했다. 쳄버(1)를 코일 히터에 의해 200℃로 가열하고 TMCTS를 포함한 가스(7)를 쳄버(1)에 도입했다. TMCTS를 포함한 가스(7)의 도입은 150℃로 가열한 질소 가스(5)에 액체 상태로 공급한 TMCTS액을 분사하여, TMCTS를 기화시킴으로써 하였다. 그리고 쳄버(1) 내를 200℃로 가열한 채, 진공 펌프의 배기 속도를 조정하는 것에 의해 쳄버(1) 내의 압력을 1kPa에서 10분 유지했다. 그 후 점차 쳄버(1)의 가열 온도를 올려 350℃까지 가열하고 쳄버(1) 내의 압력을 1kPa로 보지한 채, 기판(3)을 60분간 증기에 노출시켰다.
이에 쳄버(1) 내 가스의 배기를 행한 후, 질소 가스(5)로 충전하고 기판(3)을 실온(25℃)까지 내려 기판(3)을 쳄버(1)에서 꺼냈다. 탄탈 막(14)을 15nm 스퍼터링법으로 성막하고, 게다가 구리 막(15)을 50nm 스터퍼링법으로 에칭 패턴(13) 내에 넣었다. 게다가 전해구리도금법에 의해 구리 막(15)을 500nm 성막 했다. 다음으로 CMP법에 의해 기판(3) 표면의 구리 및 탄탈을 각각 제거했다. 이렇게 함에 의해 다공질 절연막(2) 및 비 다공질막(11) 중에 구리 배선을 형성하고 대향한 배선 간의 정전용량 및 누설 전류를 오토프로버로 측정했다.
(비교 예 2)
S103 및 S104에 있어서 TMCTS를 포함한 가스(7)를 쳄버(1) 내에 투입하지 않고 실시 예 2와 같은 조작을 하였다.
그 결과, 실시 예 2에서는 비교 예 2와 비교하여 비교 정전 용량 및 누설 전류가 어느 쪽도 적었다. 실록산 증기에 노출하지 않은 것은 에칭 패턴(13)의 형성 후 탄탈 막(14)을 성막하기 까지의 사이에서 대기중의 습기를 흡착하고 유전율이 상승하며, 다공질에도 불구하고 유전율의 저감이 행해지지 않았다고 생각된다.
이 출원은 2009년 3월 24일에 출원된 일본 출원 특원 2009-72401호를 기초로 하는 우선권을 주장하고 그 개시의 전부를 여기에 포함한다.

Claims (4)

  1. 기판에 다공질 절연막을 형성하는 공정과,
    상기 다공질 절연막이 형성된 상기 기판을 쳄버 내에 배치하는 공정과,
    상기 기판이 배치된 상기 쳄버 내에 실록산을 투입함과 동시에 상기 기판을 제1온도로 승온하는 공정과,
    투입된 상기 실록산이 부착된 상기 기판을 상기 제1온도보다도 높은 제2온도로 승온하는 공정을 포함하고,
    상기 제1온도로 승온하는 상기 공정에 있어서, 상기 쳄버 내의 압력을 1kPa이하로 하고,
    상기 제1온도는 상기 쳄버 내의 압력이 상기 실록산의 포화 증기압이 되는 온도 이상이어야 하며, 상기 다공질 절연막과 상기 실록산이 중합 반응을 개시하는 온도 이하인 반도체 장치의 제조 방법.
  2. 제 1항에 있어서, 상기 제2온도는 상기 다공질 절연막과 상기 실록산이 중합 반응을 개시하는 온도 이상인 반도체 장치의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 제1온도는 100℃이상인 반도체 장치의 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 실록산은 1, 3, 5, 7-테트라메틸시클로테트라실록산인 반도체 장치의 제조 방법.
KR1020117021328A 2009-03-24 2010-03-18 반도체장치의 제조방법 KR20110122185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-072401 2009-03-24
JP2009072401A JP5582710B2 (ja) 2009-03-24 2009-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20110122185A true KR20110122185A (ko) 2011-11-09

Family

ID=42780523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021328A KR20110122185A (ko) 2009-03-24 2010-03-18 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US20120003841A1 (ko)
JP (1) JP5582710B2 (ko)
KR (1) KR20110122185A (ko)
TW (1) TW201113948A (ko)
WO (1) WO2010109824A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5702173B2 (ja) * 2011-01-31 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および多孔質絶縁層の改質方法
TWI815242B (zh) * 2019-03-20 2023-09-11 日商東芝股份有限公司 半導體晶圓及半導體裝置之製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102920B2 (ja) * 2001-02-22 2012-12-19 株式会社アルバック 多孔質ｓｏｇ膜の多層膜形成方法
JP4982012B2 (ja) * 2001-02-22 2012-07-25 株式会社アルバック 疎水性多孔質ｓｏｇ膜の作製方法
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
US7968471B2 (en) * 2003-11-28 2011-06-28 Nec Corporation Porous insulating film, method for producing the same, and semiconductor device using the same
JP3666751B2 (ja) * 2003-11-28 2005-06-29 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜形成システム
JP2005272188A (ja) * 2004-03-23 2005-10-06 Mitsui Chemicals Inc 疎水化多孔質シリカの製造方法、疎水化多孔質シリカおよび疎水化多孔質シリカ薄膜
US20090206453A1 (en) * 2005-02-15 2009-08-20 Ulvac, Inc. Method for Preparing Modified Porous Silica Films, Modified Porous Silica Films Prepared According to This Method and Semiconductor Devices Fabricated Using the Modified Porous Silica Films
US7678712B2 (en) * 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
US7405168B2 (en) * 2005-09-30 2008-07-29 Tokyo Electron Limited Plural treatment step process for treating dielectric films
JP5030478B2 (ja) * 2006-06-02 2012-09-19 株式会社アルバック 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
JP2009094183A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 疎水化多孔質膜の製造方法
WO2009085098A1 (en) * 2007-12-19 2009-07-09 Lam Research Corporation Vapor phase repair and pore sealing of low-k dielectric materials

Also Published As

Publication number Publication date
TW201113948A (en) 2011-04-16
US20120003841A1 (en) 2012-01-05
JP5582710B2 (ja) 2014-09-03
JP2010225913A (ja) 2010-10-07
WO2010109824A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI603415B (zh) 半導體薄膜製造之變頻微波製程及應用
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
US7176144B1 (en) Plasma detemplating and silanol capping of porous dielectric films
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
US8481422B2 (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
KR20080027138A (ko) 고밀도의 절연막을 형성하는 방법
JP2006190962A (ja) 半導体装置の製造方法
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
JPWO2003019645A1 (ja) 成膜方法および成膜装置
US20150368803A1 (en) Uv curing process to improve mechanical strength and throughput on low-k dielectric films
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2009016446A (ja) 半導体装置の製造方法及び記憶媒体
TW559860B (en) Method for manufacturing semiconductor device
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JP2010153824A (ja) 多孔質絶縁膜の製造方法、半導体装置の製造方法、及び半導体装置
KR20110122185A (ko) 반도체장치의 제조방법
US9324571B2 (en) Post treatment for dielectric constant reduction with pore generation on low K dielectric films
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
TWI375272B (en) Manufacturing method of semiconductor device
CN1276480C (zh) 有机硅氧烷膜的处理方法及装置
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
CN110546744B (zh) 绝缘膜的成膜方法、绝缘膜的成膜装置及基板处理系统
KR101177829B1 (ko) 시릴화다공질절연막의 제조방법, 반도체장치의 제조방법 및 시릴화재료
JP2009094183A (ja) 疎水化多孔質膜の製造方法
JP3210601B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application