KR20110105857A - 전자 부품의 제조 방법 - Google Patents

전자 부품의 제조 방법 Download PDF

Info

Publication number
KR20110105857A
KR20110105857A KR1020117018792A KR20117018792A KR20110105857A KR 20110105857 A KR20110105857 A KR 20110105857A KR 1020117018792 A KR1020117018792 A KR 1020117018792A KR 20117018792 A KR20117018792 A KR 20117018792A KR 20110105857 A KR20110105857 A KR 20110105857A
Authority
KR
South Korea
Prior art keywords
outer membrane
exterior
film
electronic component
liquid material
Prior art date
Application number
KR1020117018792A
Other languages
English (en)
Other versions
KR101190900B1 (ko
Inventor
가즈히로 사에구사
신야 사또우
쇼고 아이자와
Original Assignee
닛뽄 케미콘 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽄 케미콘 가부시끼가이샤 filed Critical 닛뽄 케미콘 가부시끼가이샤
Publication of KR20110105857A publication Critical patent/KR20110105857A/ko
Application granted granted Critical
Publication of KR101190900B1 publication Critical patent/KR101190900B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

외장재(6)로 소자(4)를 피복하는 전자 부품(배리스터(2))의 제조 방법이며, 유기 용제를 포함하는 제1 외장막 액재(30)를 소자(4)에 도포 피착시켜 제1 외장막(8)을 형성하는 공정과, 상기 제1 외장막(8)에 제2 외장막 액재(34)를 도포 피착시켜 제2 외장막(10)을 형성하는 공정을 포함하고, 상기 제1 외장막은 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 45/55 내지 5/95의 범위로 함유되어 있다.

Description

전자 부품의 제조 방법 {ELECTRONIC COMPONENT MANUFACTURING METHOD}
본 발명은 외장재로 소자를 피복하는 전자 부품의 제조 방법에 관한 것이며, 예를 들면 외장재에 불연성 재료를 이용하여 불연화된 전압 비직선성 저항기(배리스터) 등의 전자 부품의 제조 방법에 관한 것이다.
전자 기기, 전기 기기 등 각종 기기에 있어서는, 그 하우징뿐만 아니라 경량화를 위해 플라스틱이 다용되고, 나아가 기기의 소형화 요청 등에 따르기 위하여 전자 부품은 고밀도로 실장된다. 플라스틱의 다용화나 전자 부품의 고밀도화 실장은 전자 부품의 연소로 인한 손상이 기기를 연소시킬 우려가 있다.
이러한 기기에 탑재되는 전자 부품으로서 배리스터가 있다. 이 배리스터는 인가 전압의 상승에 대응하여 급격히 저항을 감소시키는 전압 비직선 저항 특성을 갖고, 이러한 특성을 이용하여 서지 흡수 소자로서 널리 사용되고 있다.
배리스터에서는 산화아연의 분말에 미량의 산화비스무트 분말 등을 혼합하고, 금형을 이용하여 원판 형상으로 성형한 후, 1000℃ 이상에서 소결하여 얻어진 소결체의 양면에 소결체보다도 직경이 작은 원판 형상의 전극을 베이킹하고, 이 전극의 각각의 외면에 리드선을 땜납에 의해 접속하여 소자가 형성되고, 이 소자를 에폭시 수지 등으로 피복하여 외장을 형성한 것이다. 외장은 배리스터의 기계적 강도나 내열성을 높이는 기능을 구비하고 있다.
그런데, 배리스터의 소결체의 내부에는 저항률이 1 내지 10[Ωㆍcm]로 작은 산화아연 미립자와, 이 산화아연 미립자 사이에 개재되고, 저항률이 1012 내지 1013[Ωㆍcm]로 큰 산화비스무트 경계층이 존재하고 있다. 이 배리스터의 전압 비직선 저항 특성은, 상기 경계층의 비오옴성에 의해 얻어지며, 정격을 초과하는 이상 과전압의 인가에 의해 파괴에 이른다. 이 파괴 시에는 전압의 에너지에 의해 소결체의 비오옴성 경계층이 파괴되기 때문에, 저항률이 작은 산화아연 미립자 상호간에서의 저항 성분만 얻어지게 된다. 이로 인해, 소결체는 비오옴성으로부터 오옴성으로 변화하고, 소결체는 그 내부에서 쇼트 상태로 된다. 또한, 소결체의 내부를 흐르는 러쉬 전류는 쥴 발열을 발생시키기 때문에 소결체의 온도는 1000[℃] 이상에 도달하고, 경우에 따라서는 수천℃에 도달한다. 소결체가 고온화하면 180 내지 240[℃]의 융점인 주석-납 땜납이 용융하고, 용융된 땜납과 전극이 합금화된다. 금속 산화물의 소결체는 그 쇼트 부분으로부터 가스를 방출하고, 이 가스가 외장을 파열ㆍ비산시켜 합금화된 전극 및 땜납을 분출시킨다.
외장에 이용되고 있는 에폭시 수지(분해 온도 약 400[℃])가 열분해되면, 산소, 일산화탄소, 이산화탄소, 탄화수소 등의 가스를 방출한다. 이 방출 가스는 쇼트 시의 스파크 전류에 의한 불꽃에 의해 인화될 우려가 있다.
이로 인해, 배리스터의 외장에는 난연성 재료가 사용되며, 난연성의 재료로서는 예를 들면 난연화제인 브롬 또는 안티몬을 포함하는 에폭시 수지가 사용되고 있다. 브롬, 안티몬의 난연화제가 첨가된 수지에서는 난연성이 향상되기는 하지만, 수지 자체의 가열 흐름률(유동성)을 저하시켜 외장막의 형성을 곤란하게 한다. 또한, 외장재 중의 가연 성분을 연소 한계량 이하로 감소시키면 외장재를 불연화할 수 있지만, 분체 수지 도장에서는 수지량 30[중량%] 이하가 되면 외장막의 형성을 곤란하게 하는 것이 알려져 있다.
또한, 브롬계의 난연제는 가스화에 의해 수지 성분의 연소를 억제하는 기능을 갖지만, 가스화한 브롬 성분은 오존층의 파괴 등, 환경에 대한 부하가 커서 그 사용이 제한되는 경향이 있다.
이러한 외장 기술 내지 불연화 기술에 대하여, 상기의 브롬계의 난연제를 이용하는 기술 외에, 특허문헌 1에는 보호 코팅에 난연성이 우수한 코팅 재료로서 실리콘 고무(분해 온도 약 600[℃])를 이용한 배리스터가 개시되어 있다.
실리콘 고무는 유연성을 갖기 때문에, 정격 전압을 초과하는 과전압의 인가에 의해 배리스터가 순간적으로 파괴되는 경우에도, 외장 수지의 비산을 억제하는 효과를 기대할 수 있다. 실리콘 도료는 난연성이기는 하지만 불연성은 아니기 때문에 연소를 억제하는 기능은 낮다. 소자에 관통부를 생기게 하는 고온에서는 실리콘 고무가 연소될 우려가 있다.
특허문헌 2에는 실리콘 고무의 연소를 억제하기 위하여, 실리콘 수지 또는 실리콘 엘라스토머에 난연화제로서 수산화알루미늄 또는 수산화마그네슘의 첨가에 의해 외장재의 난연성을 높이고, 실리콘 수지 또는 실리콘 엘라스토머의 고무 탄성에 의해 세라믹 내용물이나 외장재 자체의 비산을 억제한 배리스터가 개시되어 있다.
특허문헌 3에는 액상의 실리콘 주요제에 경화제를 첨가하고, 이 2제에 대하여 수산화알루미늄을 첨가한 실리콘 고무를 외장재로서 이용하여 피복한 배리스터가 개시되어 있다.
일본 특허 공개 (평)6-215910호 공보 일본 특허 공개 제2005-277100호 공보 일본 특허 공개 제2006-286986호 공보
그런데, 실리콘 수지 또는 실리콘 엘라스토머(특허문헌 2)에서는 경화 전 액상이기 때문에, 다양한 첨가제로서 연소 방지제를 혼합 첨가할 수 있다. 따라서, 고온 시에 열분해하고, 결정수를 방출하여 흡열 반응을 일으키고, 가연부의 온도 상승을 억제하여 연소를 방지하는 작용이 있는 수산화알루미늄 또는 수산화마그네슘을 각각 1종, 또는 수산화알루미늄 및 수산화마그네슘의 쌍방을 첨가해 둠으로써 전자 부품, 특히 배리스터의 외장막으로서의 난연화를 도모하고 있는 것이지만, 이 수산화알루미늄이나 수산화마그네슘의 흡열량에 대하여 실리콘 수지 또는 실리콘 엘라스토머의 발열량이 많아지면 난연성이 저하하여, 과대한 러쉬 전류가 흐른 경우에는 외장재가 연소하게 된다. 수산화알루미늄의 혼합 범위에 따라서는(특허문헌 2) 방폭성이 확보되지만, 불연성이 얻어지는 범위는 불명확하여 연소의 우려가 있고, 첨가량을 증가시키면 방폭성을 확보할 수 없다.
배리스터 등의 전자 부품에 있어서는 높은 안전성이 요구되고 있고, 과전압에 의한 배리스터 파괴 후에 과대한 러쉬 전류가 흐른 경우에 있어서도 불연성, 방폭성을 유지한 안전성이 우수한 배리스터가 요구되고 있지만, 종래에는 이러한 요구를 만족하는 전자 부품은 제안되어 있지 않았다.
또한, 실리콘 엘라스토머에 다량의 수산화알루미늄을 거의 균일하게 분산시키는 것이 어려워 불균일하게 되는 것도 예상된다.
따라서, 본 발명의 제1 목적은, 파괴 시에 외장재의 불연화를 확실히 함과 동시에, 세라믹 내용물이나 외장재의 비산을 방지한 전자 부품의 제조 방법을 제공하는 데에 있다.
또한, 제2 목적은, 실리콘 수지 또는 실리콘 엘라스토머와 다른 제제가 거의 균일하게 분산되는 전자 부품의 제조 방법을 제공하는 데에 있다.
이러한 과제를 해결하는 구체적 수단으로서 본 발명은 다음과 같다.
상기 목적을 달성하기 위하여, 본 발명은 외장재로 소자를 피복하는 전자 부품의 제조 방법이며, 유기 용제를 포함하는 제1 외장막 액재를 소자에 도포 피착시켜 제1 외장막을 형성하는 공정과, 상기 제1 외장막에 제2 외장막 액재를 도포 피착시켜 제2 외장막을 형성하는 공정을 포함하고, 상기 제1 외장막은 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 45/55 내지 5/95의 범위로 함유되어 있는 전자 부품의 제조 방법이다.
본 발명에 따르면, 다음과 같은 효과가 얻어진다.
(1) 전자 부품 소자에 접하여 확실한 불연성을 갖는 제1 외장막과, 또한 고무 탄성이 높고 방폭성이 우수함과 동시에 난연성도 양호한 제2 외장막이 형성되어 있고, 과전압 인가에 의해 전자 부품이 파괴된 경우에도 외장재의 연소를 확실하게 방지할 수 있음과 동시에, 세라믹 내용물이나 외장재 자체의 외부로의 비산을 방지할 수 있다. 이로 인해, 전자 부품이 파괴된 경우에 있어서도 주변의 기기 등으로 연소가 번지는 것을 방지할 수 있다.
(2) 제1 외장막 주재가 거의 균일하게 분산됨으로써 제1 외장막의 불연성이 향상된다.
(3) 제1 외장막의 공극부 내의 공기를 제거한 상태에서 제2 외장막을 형성시키면, 두께가 거의 균일하고, 핀홀이나 기포 혼입이 없고, 난연성도 양호하고 방폭성이 보다 향상됨과 동시에 절연 내압이 양호한 제2 외장막을 형성할 수 있다.
도 1은 실시 형태에 관한 배리스터를 도시하는 도면.
도 2는 배리스터의 제조 공정의 일례를 나타내는 흐름도.
도 3은 배리스터를 도시하는 도면.
도 4는 소자의 주위에 제1 외장막을 피복시키는 일례를 도시하는 도면.
도 5는 제1 외장막의 주위에 제2 외장막을 피복시키는 일례를 도시하는 도면.
도 6은 수산화알루미늄 함유율에 대한 발염(發炎) 시간 특성을 나타내는 도면.
도 7은 비교예인 배리스터를 도시하는 도면.
본 발명의 실시 형태에 대하여 도 1을 참조한다. 도 1은 배리스터의 단면을 도시하는 도면이다. 도 1에 도시하는 배리스터의 형상 등의 형태는 일례이며, 이 형태에 본 발명이 한정되는 것은 아니다.
이 배리스터(2)는 소자(4)를 외장재(6)로 피복하여 이루어지는 전압 비직선성 저항기 등 전자 부품의 일례이며, 소자(4)와 외장재(6)로서 제1 외장막(8) 및 제2 외장막(10)을 구비하고 있다. 소자(4)는, 예를 들면 전압 비직선성 저항 소자(이하, 「배리스터 소자」라고 칭함)이며, 배리스터 소체(12)의 표면측에 전극(14)과, 그 이면측에 전극(16)이 설치되어 있다. 배리스터 소체(12)의 형상은 예를 들면 원반 형상이고, 전극(14, 16)은 표리면을 평행하게 형성된 배리스터 소체(12)를 사이에 끼워 설치되어 있다.
소자(4)에는 외부 접속용의 리드 단자(18, 20)가 형성되어 있고, 이 실시 형태에서는 전극(14)측에는 리드 단자(18), 전극(16)측에는 리드 단자(20)가 접속되어 있다. 따라서, 리드 단자(18, 20)간에는 전극(14, 16)간에 존재하는 배리스터 소체(12)가 갖는 저항 등의 전기적 특성이 얻어진다.
소자(4)를 덮는 외장막(8, 10)에 대하여, 소자(4)는 외장막(8)으로 피복되고, 그 외장막(8)의 외면이 외장막(10)으로 덮여져 있다. 즉, 소자(4)는 특성이 다른 외장막(8, 10)의 2층 구조를 이루는 외장재(6)에 의해 피복되어 있다. 그리고, 외장막(8)은 제1 외장막 주재와, 유기 용제가 혼합된 제1 외장막 액재를 이용하여 제1 외장막 액재가 도포 피착됨으로써 형성되어 있다. 이 도포 피착이란, 액재를 침지 또는 도포에 의해 부착시킨 후에 고착시키는 것이다.
제1 외장막 주재는 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 45/55 내지 5/95의 범위로 함유되어 있다. 제1 외장막 주재는 경화 전에서는 액상이다.
유기 용제는, 예를 들면 이소프로필알코올 등을 사용할 수 있다. 유기 용제를 제1 외장막 주재에 혼합시키는 비율은, 제1 외장막 주재가 100중량부인 경우에 20 내지 40중량부의 범위이다. 20중량부 미만이면 수산화알루미늄을 함유시키는 경우에 있어서 충분히 분산시키는 것이 곤란하다. 40중량부를 초과하면 제1 외장막 액재에 점도 저하가 발생하여 외장막(8)을 형성시킬 때에 소자(4)에 대한 부착량이 부족하다. 부착량이 부족하여 외장막(8)의 막 두께가 불충분하면, 불연성 효과가 저하하는 것에 따른다. 또한, 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상을 거의 균등하게 혼합할 수 있는 경우에는, 유기 용제를 함유시키지 않는 것을 방해하는 것이 아니며, 이 경우에는 0 내지 40중량부의 범위일 수도 있다.
제1 외장막 액재는 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상과, 유기 용제를 각각 준비하여 소정의 비율로 혼합한 것을 사용할 수도 있고, 이것들이 미리 혼합된 것을 사용할 수도 있다.
또한, 외장막(10)은 방폭성 및 난연성이 우수한 외장막이면 되며, 이 경우 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 100/0 내지 50/50의 범위로 함유되어 있다.
이러한 배리스터(2)에 대하여, 본 발명자는 과전압에 의한 배리스터(2)의 파괴 후, 리드 단자(18, 20)의 사이에 과대한 러쉬 전류가 흐른 경우, 외장재(6) 중의 실리콘 수지 또는 실리콘 엘라스토머(A)의 발열량보다도 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘(B)의 흡열량이 많아져 외장재(6)의 불연화를 확실히 할 수 있는 (A)/(B)의 중량비가 45/55 이하인 것을 발견하였다. 여기서, (A)/(B)의 중량비가 5/95 미만으로 되면, 외장막 형성이 곤란해지는 것도 발견하였다.
또한, 제1 외장막 주재를 혼합시킬 때에 유기 용제를 혼합시킴으로써, 실리콘 수지 또는 실리콘 엘라스토머에 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상을 거의 균일하게 분산시킬 수 있는 것을 발견하였다.
외장막(10)에 대하여, 이 경우 실리콘비가 많아 방폭성을 확보한다. 여기서, 수산화알루미늄 등을 첨가하고 있는데, 상기 범위에서 방폭성이 확보되고, 외장막(8)을 넘어 세라믹 내용물이 외장막(10)에 도달한 경우에도 외부로 튀어나오는 것은 없으며, 또한 실리콘 자체와 수산화알루미늄 등에 의해 난연성이 확보된다.
다음으로, 배리스터의 제조 방법을 설명한다. 도 2는 배리스터의 제조 공정을 나타내는 흐름도이다. 도 2의 흐름도는 일례이며, 이 제조 공정에 본 발명이 한정되는 것은 아니다.
도 3은 배리스터의 제조 공정을 단계마다 도시한 도면이며, (A)는 소자와 리드 단자를 분해한 도면, (B)는 소자와 리드 단자를 조합한 도면, (C)는 소자의 주위에 제1 외장막이 형성된 도면, (D)는 제1 외장막의 주위에 제2 외장막이 형성된 도면이다. 또한, 도 3에 있어서, 설명을 쉽게 하기 위하여 도 1과 동일한 것에 대해서는 동일한 부호를 붙인다.
이 배리스터에 있어서는, 배리스터 소체(12)로서, 예를 들면 산화아연을 주성분으로 하여 산화마그네슘, 산화비스무트, 산화코발트 등이 첨가되고, 원반 형상으로 형성된 소결체를 포함하는 세라믹 소체를 이용하고 있다.
배리스터의 제조를 개시하면, 배리스터 소체(12)를 준비하고(스텝 S1), 배리스터 소체(12)의 표면측에 전극(14)을 인쇄하여 이면측에 전극(16)을 인쇄한 후, 소성하여 배리스터 소체(12)의 표리면에 전극(14, 16)을 배치하여(스텝 S2), 소자(4)를 형성한다(스텝 S3).
다음으로, 납땜 등에 의해 전극(14)에 리드 단자(18)를 접속하고, 전극(16)에 리드 단자(20)를 접속하여 소자(4)에 리드 단자(18, 20)를 설치하고(스텝 S4), 도 3의 (B)에 도시한 바와 같이 리드 단자(18, 20)가 설치된 소자(4)를 형성한다.
실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상을 중량비 45/55 내지 5/95의 범위로 함유시켜 제1 외장막 주재를 제조한다(스텝 S5). 이 제1 외장막 주재는 액상이다.
제1 외장막 주재에 유기 용제를 혼합시켜 제1 외장막 액재를 제조한다(스텝 S6). 유기 용제로는 이소프로필알코올 등을 이용한다. 유기 용제는 제1 외장막 주재가 100중량부인 경우에 20 내지 40중량부의 범위로 함유시킨다.
도 4는 소자의 주위에 제1 외장막을 피복시키는 공정의 일례를 도시한 도면이며, (A)는 리드 단자가 설치된 소자의 도면, (B) 및 (C)는 소자를 제1 외장막 액재에 침지시킨 도면, (D)는 소자를 들어올린 도면이다.
도 4에 도시한 바와 같이, 예를 들면 리드 단자(18, 20)가 설치된 소자(4)를 리드 단자(18, 20)를 상측으로 하여(A), 제1 외장막 액재(30)가 수용된 액재 수용부(32) 내에 침지시키면(B), 외장막 액재(30)가 소자(4)의 주위에 부착되고(C), 이 상태에서 소자(4)를 들어올리면 외장막 액재(30(8))가 주위에 부착된 소자(4)를 얻을 수 있다(D).
외장막 액재(30)는 점성을 갖는 액상이기 때문에, 소자(4)를 들어올린 상태에서 방치하면, 외장막 액재(30)가 건조ㆍ경화할 때까지의 사이에 외장막 액재(30)가 소자(4)의 하방측으로 수직 하강하여, 상기 하방측의 두께가 두꺼워진다. 이 두께는 시간, 주위 온도, 가열 등에 의해 조정할 수 있다.
이와 같이 소자(4)를 외장막 액재(30)에 침지시켜 들어올린 후, 100[℃]에서 30[분간] 가열 경화시킴으로써 소자(4)의 주위에 외장막 액재(30)를 도포 피착시켜 외장막(8)을 형성한다(스텝 S7). 소자(4)의 주위에 외장막(8)을 형성하는 방법은 이것에 한정되는 것이 아니며, 예를 들면 소자(4)에 외장막 액재(30)를 도포할 수도 있고, 또한 가열 경화 대신에 방치나 송풍에 의해 외장막 액재(30)를 건조ㆍ경화에 의해 도포 피착시킬 수도 있다.
계속해서, 외장막(10)을 형성한다(스텝 S8). 도 5는 제1 외장막의 주위에 제2 외장막을 피복시키는 공정의 일례를 도시한 도면이며, (A)는 소자의 주위에 제1 외장막이 형성된 상태를 도시하는 도면, (B) 및 (C)는 제1 외장막을 제2 외장막 액재에 침지시킨 도면, (D)는 침지 후에 들어올린 도면이다.
도 5에 도시한 바와 같이, 예를 들면 리드 단자(18, 20)가 설치되고, 소자(4)의 주위에 외장막(8)이 형성된 상태에서, 리드 단자(18, 20)를 상측으로 하고(A), 제2 외장막 액재(34)가 수용된 액재 수용부(36) 내에 침지시키면(B), 외장막 액재(34)가 외장막(8)의 주위에 부착되고(C), 이 상태에서 들어올리면 외장막(8)의 주위에 외장막 액재(34)가 부착되어, 소자(4)의 주위에 외장막(8)과 외장막(10)을 포함하는 외장재(6)가 형성된 배리스터(2)가 얻어진다(D).
외장막(10)의 형성에 있어서는, 예를 들면 외장막(8)이 형성된 소자(4)를 외장막 액재(34)에 침지시켜 들어올린 후, 100[℃]에서 30[분간] 가열 경화시킴으로써 외장막(8)의 주위에 외장막 액재(34)를 도포 피착시켜 외장막(10)을 형성하는 방법 등을 이용하면 된다. 이와 같이 소자(4)를 외장막(8)과 외장막(10)의 2층의 막에 의해 피복하는 외장재(6)를 형성시킬 수 있다(스텝 S9).
외장막(10)으로서는, 예를 들면 고무 탄성이 높은 소재 등의 방폭성을 갖는 것이면 되지만, 예를 들면 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 100/0 내지 50/50의 범위로 함유된 외장막 액재(34)를 이용하는 것이 바람직하다.
외장막(10)은 외장막(8)을 외장막 액재(34)에 침지시킬 때에는 감압 분위기 하에서 행하고, 외장막 액재(34)로부터 들어올릴 때에는 감압 분위기를 해제하고 나서 그 후에 가열에 의해 경화시키도록 할 수도 있다. 외장막(8)을 형성할 때, 외장막 액재(30)에는 유기 용제를 혼합시키고 있기 때문에, 상기 유기 용제가 휘발할 때에 공극이 형성되는 경우가 있는데, 상기한 바와 같이 감압 분위기 하에서 외장막(8)을 외장막 액재(34)에 침지하고, 그 감압 분위기를 해제한 상태에서 외장막 액재(34)로부터 들어올려진 후에 가열에 의해 경화시킴으로써, 외장막(8)에 형성되는 공극부 내의 공기를 제거한 상태에서 외장막(10)을 형성할 수 있기 때문에, 두께가 거의 균일하고, 핀홀이나 기포 혼입이 없고, 난연성도 양호하고 방폭성이 보다 향상됨과 동시에 절연 내압이 양호한 외장막(10)을 형성할 수 있다.
외장막 액재(34)에 대한 외장막(8)의 침지 시의 감압 분위기는 5[kPa] 이하인 것이 바람직하다. 5[kPa]를 초과하는 감압 분위기에서는 외장막(8)의 공극부 내의 공기의 제거가 충분히 행해지지 않는 경우가 있는 것에 따른다. 외장막(8)의 공극부에 공기가 잔존한 경우에는, 외장막(10)의 두께가 불균일해져 핀홀이나 기포 혼입이 생겨 절연 내압이나 방폭성을 충분히 확보하지 못하는 경우가 있기 때문이다. 또한, 제1 외장막 주재에 유기 용제를 함유시키고 있지 않은 경우나, 공극부가 생기지 않도록 외장막(8)을 형성시키고 있는 등의 경우에는, 감압 분위기 하에서 외장막(8)을 외장막 액재(34)에 침지시키지 않을 수도 있다.
외장막 액재(34)에 침지시킨 후의 들어올릴 때의 감압 분위기의 해제는, 외장막(8)의 침지 시의 감압 분위기보다도 높은 기압이면 되며, 예를 들면 상압 분위기 하일 수도 있고, 가압 분위기 하일 수도 있다.
외장막(8)의 주위에 외장막(10)을 형성하는 방법은 상기에 한정되는 것이 아니며, 예를 들면 외장막(8)에 외장막 액재(34)를 도포할 수도 있고, 또한 가열 경화 대신에 방치나 송풍에 의해 외장막 액재(30)를 건조ㆍ경화에 의해 도포 피착시킬 수도 있다.
[다른 실시 형태]
상기 실시 형태에서는 전자 부품으로서 배리스터를 예시하였지만, 외장재로 소자를 피복하여 이루어지는 전자 부품으로서는 배리스터 이외의 전자 부품일 수도 있으며, 또한 소자는 트랜지스터, 다이오드 등의 소자일 수도 있다.
실시예
[제1 실시예]
본 발명의 배리스터의 제1 실시예에 대하여 설명한다. 도 1에 도시하는 구조의 배리스터(2)를 구성하기 위하여 소자(4)의 배리스터 소체(12)로서 세라믹 소체를 이용한다. 이 세라믹 소체를 포함하는 배리스터 소체(12)에서는, 예를 들면 산화아연을 주성분으로 하고 산화마그네슘, 산화비스무트, 산화코발트 등을 첨가한 직경 10[mm]의 소결체의 양면에 직경 8[mm]의 전극(14, 16)을 인쇄하여 소성되고, 각 전극(14, 16)의 표면에 리드 단자(18, 20)를 납땜한 것을 이용한다.
각 리드 단자(18, 20)가 납땜된 배리스터 소체(12)를 외장막(8)을 구성하기 위한 액상의 제1 외장막 주재에 유기 용제를 혼합하여 외장막 액재(30)를 얻고, 이 외장막 액재(30)에 침지하여 들어올린 후, 100[℃]에서 30[분간] 가열 경화하여 외장막(8)을 형성한다. 이에 의해 소자(4)의 주위에 외장막 액재(30)를 도포 피착시켜 외장막(8)을 형성한다. 외장막 액재(30)를 도포 피착시킬 때에 가열 경화하는 것이 바람직하지만, 예를 들면 방치 건조, 송풍 건조에 의해 경화ㆍ고착시킬 수도 있다.
계속해서, 외장막(8)이 형성된 소자(4)를 외장막(10)을 구성하기 위한 외장막 액재(34)에 침지하여 들어올린 후, 100[℃]에서 30[분간] 가열 경화하여 외장막(10)을 형성한다.
제1 외장 재료로서의 실리콘 엘라스토머는 2액 부가 반응 고무이며, 액상의 본체와 경화제를 혼합, 가열함으로써 경화하여 고무 탄성이 얻어지는 것이다.
표 1은 도 6의 데이터이며, 표 중의 데이터는 연소 계속 시간을 나타내고 있다. 실리콘 엘라스토머와 수산화알루미늄의 비율을 95:5 내지 5:95의 사이에서 변경한 외장 재료를 소자(4)에 도포하는 예이다. 이 도포 후, 가열 경화하여 제1 외장막을 형성한다.
Figure pct00001
또한, 제2 외장 재료는 실리콘 엘라스토머:수산화알루미늄=80:20으로 혼합한 것을 도포한 후, 가열 경화하여 형성된다.
또한, 여기서의 수산화알루미늄의 첨가 비율은, 액상의 실리콘 주제에 경화제를 합한 중량에 대한 수산화알루미늄의 중량비이다.
또한, 과전압 시험은 과전율(배리스터 전압 V 1mA/AC 실효 전압)=0.87이 되도록 AC 전압을 인가하였다. 그리고, 배리스터 소자가 파괴된 후, 배리스터 소자가 단락하였을 때에 교류 40[A]이 흘러 7A 퓨즈가 단열될 때까지의 사이에 러쉬 전류가 흐른다. 이 사이의 러쉬 전류에 의해 소자 온도가 상승하여 외장에 영향을 준다. 도 6은 이 러쉬 전류 인가 후의 외장막(10)의 계속 발염 시간을 확인한 것이며, 본 발명의 범위에서는 소자(4)가 1000[℃]의 근방 온도로 되는 순간에서의 발염은 있지만, 순간적으로 흡열하여 발염이 소실되어 있다. 이에 대하여, 수산화알루미늄이 적은 경우에는 발염이 계속되고 있다. 또한, 배리스터 소체(12)에서의 세라믹 내용물이나 외장막(8)의 비산은 모두 없고, 외장막(10)에 의해 방폭성이 확보되어 있는 것을 알 수 있다.
또한, 도 6에 나타내는 실험 결과는 10φ 620[V]의 배리스터 소자에 제1 외장막 0.20[g]을 도포하고, 제2 외장막 0.35[g](실리콘 엘라스토머:수산화알루미늄=80:20)을 도포하여 형성한 배리스터에 전원 40[A] max, 직렬 저항 5[Ω] 7A 퓨즈 직렬 삽입, AC 527[V](실효 전압)를 인가한 결과이며, 이 경우 퓨즈가 파괴되어 단선되고 발염이 수습될 때까지의 시간을 평가한 것이다.
비교예로서 도 7은 외장막(10)(도 1)이 없는 배리스터를 도시하고 있다. 이 배리스터(22)는 외장막(10)이 없는 것 이외에는 배리스터(2)(도 1)와 마찬가지이므로 동일 부호를 붙이고 있다. 실시예의 계속 연소 범위(수산화알루미늄이 적은 경우)에서는 동일한 계속 연소가 있고, 비산은 없고, 비계속 연소 범위에서는 비산 상태가 보여진다. 이것은 수산화알루미늄이 많을수록 비산이 현저하다. 이 범위 내에서도 비산의 비율이 적은 45/55의 패턴 등이고, 비산하지 않은 샘플에 대해서는 계속 연소는 없었다.
[제2 실시예]
상기 제1 실시예에서는 실리콘 엘라스토머에 대하여 수산화알루미늄을 첨가한 경우에 대하여 설명하였지만, 제2 실시예에서는 실리콘 엘라스토머 대신에 실리콘 수지를 이용한 경우, 수산화알루미늄 대신에 수산화마그네슘 또는 수산화칼슘을 이용한 경우에도 동일한 결과가 얻어졌다. 난연제로서는 수산화알루미늄이 주된 것이며, 수산화마그네슘 및 수산화칼슘은 동일한 메카니즘에 의해 난연성을 나타낸다.
[제3 실시예]
상기 제1 실시예에서는 외장막(10)의 형성을 상압 분위기 하에서 행하였지만, 이 제3 실시예에서는 2[kPa]의 감압 분위기 하에서 외장막(8)을 외장막 액재(34)에 침지하고, 상압 분위기 하에서 외장막 액재(34)로부터 들어올려 외장막(10)을 형성한다. 상압 분위기는 감압 분위기의 조건을 해제한 상태의 일례이며, 이것에 한정되는 것이 아니다.
리드 단자(18, 20)가 납땜된 소자(4)를 유기 용제가 혼합된 외장막 액재(30)에 침지하여 들어올린 후, 100[℃]에서 30[분간] 가열 경화하여 소자(4)의 주위에 외장막 액재(30)를 도포 피착시켜 외장막(8)을 형성한다.
계속해서, 주위를 2[kPa]의 감압 분위기로 설정하고, 외장막(8)이 형성된 소자(4)를 외장막 액재(34)에 침지한다. 주위 분위기를 상압 분위기로 복귀하고, 이 조건 하에서 들어올린 후, 100[℃]에서 30[분간] 가열 경화하여 외장막(10)을 형성한다.
표 2는 제3 실시예에 의해 얻어진 배리스터(감압 도포)와, 외장막(10)을 상압 분위기 하에서 형성한 배리스터(상압 도포)를 이용하여 각각의 외장재(6)에서의 절연 내압을 시험한 결과이다.
이 외장재(6)의 절연 내압 시험은 배리스터의 리드 단자(18, 20)를 동시에 클램프하고, 리드 단자(18, 20)를 한쪽의 극으로 하고, 외장재(6)의 외표면에 납구슬을 접촉시켜 이것을 다른쪽의 극으로 한다. 이들 양극간에 2.5[kV]의 전위를 60[초간] 인가하여 양극간에서의 쇼트 발생의 유무를 확인하는 시험이다.
Figure pct00002
표 2의 결과로부터 감압 분위기 하에서 외장막(8)이 형성된 소자(4)를 외장막 액재(34)에 침지하고, 상압 분위기 하에서 외장막 액재(34)로부터 들어올려 외장막(10)을 형성하면, 외장재(6)에서의 절연 내압 불량의 발생을 방지할 수 있다.
이와 같이 제3 실시예에 따르면, 절연 내압 불량의 발생을 방지할 수 있지만, 이것에 한정되는 것이 아니며, 공극부가 생기지 않도록 외장막(8)을 형성할 수 있으면 된다.
이상 설명한 바와 같이, 본 발명의 가장 바람직한 실시 형태 등에 대하여 설명하였지만, 본 발명은 상기 기재에 한정되는 것이 아니며, 특허청구범위에 기재되거나, 또는 발명을 실시하기 위한 형태에 개시된 발명의 요지에 기초하여 당업자에게 있어서 다양한 변형이나 변경이 가능하고, 이러한 변형이나 변경이 본 발명의 범위에 포함되는 것은 물론이다.
<산업상 이용가능성>
본 발명은 배리스터 등의 전자 부품에 널리 이용할 수 있어 유용하다.
2: 배리스터
4: 소자
6: 외장재
8: 제1 외장막
10: 제2 외장막
12: 배리스터 소체
30: 제1 외장막 액재
34: 제2 외장막 액재

Claims (7)

  1. 외장재로 소자를 피복하는 전자 부품의 제조 방법으로서,
    유기 용제를 포함하는 제1 외장막 액재를 소자에 도포 피착시켜 제1 외장막을 형성하는 공정과,
    상기 제1 외장막에 제2 외장막 액재를 도포 피착시켜 제2 외장막을 형성하는 공정을 포함하고,
    상기 제1 외장막은 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 45/55 내지 5/95의 범위로 함유되어 있는 것을 특징으로 하는 전자 부품의 제조 방법.
  2. 제1항에 있어서, 상기 제2 외장막은, 감압 분위기 하에서 상기 제1 외장막에 상기 제2 외장막 액재를 도포 피착한 후, 상기 감압 분위기를 해제하여 가열 경화됨으로써 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 외장막은 실리콘 수지 또는 실리콘 엘라스토머와, 수산화알루미늄, 수산화마그네슘 또는 수산화칼슘 중 1종 이상이 중량비 100/0 내지 50/50의 범위로 함유되어 있는 것을 특징으로 하는 전자 부품의 제조 방법.
  4. 제1항에 있어서, 상기 유기 용제는 상기 제1 외장막 주재 100중량부에 대한 중량비가 20 내지 40중량부의 범위인 것을 특징으로 하는 전자 부품의 제조 방법.
  5. 제1항 또는 제4항에 있어서, 상기 유기 용제는 이소프로필알코올인 것을 특징으로 하는 전자 부품의 제조 방법.
  6. 제2항에 있어서, 상기 감압 분위기는 5kPa 이하인 것을 특징으로 하는 전자 부품의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 소자가 전압 비직선성 저항 소자인 것을 특징으로 하는 전자 부품의 제조 방법.
KR1020117018792A 2009-02-16 2010-02-15 전자 부품의 제조 방법 KR101190900B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-033081 2009-02-16
JP2009033081A JP2010192539A (ja) 2009-02-16 2009-02-16 電子部品の製造方法
PCT/JP2010/000910 WO2010092833A1 (ja) 2009-02-16 2010-02-15 電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20110105857A true KR20110105857A (ko) 2011-09-27
KR101190900B1 KR101190900B1 (ko) 2012-10-12

Family

ID=42561681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018792A KR101190900B1 (ko) 2009-02-16 2010-02-15 전자 부품의 제조 방법

Country Status (7)

Country Link
US (1) US20110274831A1 (ko)
JP (1) JP2010192539A (ko)
KR (1) KR101190900B1 (ko)
CN (1) CN102318016A (ko)
DE (1) DE112010000695T5 (ko)
TW (1) TW201037738A (ko)
WO (1) WO2010092833A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892830B2 (en) 2013-11-13 2018-02-13 Nippon Chemi-Con Corporation Electronic component and production method therefor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6181663B2 (ja) * 2013-06-25 2017-08-16 日本特殊陶業株式会社 ノッキングセンサ
JP6349836B2 (ja) * 2014-03-25 2018-07-04 住友ベークライト株式会社 バリスタ用エポキシ樹脂粉体塗料およびバリスタ
EP3178098A4 (en) * 2014-08-08 2018-06-06 Dongguan Littelfuse Electronics, Co., Ltd. Varistor having multilayer coating and fabrication method
CN107833719A (zh) * 2015-01-05 2018-03-23 湖南轻创科技有限公司 旋转液体可变电阻器、电机启动器
CN105845298A (zh) * 2016-05-09 2016-08-10 兴勤(常州)电子有限公司 双层树脂包封防水型负温度热敏电阻器
CN110140188B (zh) * 2016-12-28 2021-09-10 松下知识产权经营株式会社 电解电容器及其制造方法
JP2019009361A (ja) * 2017-06-27 2019-01-17 株式会社村田製作所 セラミック電子部品及びその実装構造
TWM578001U (zh) * 2018-11-13 2019-05-11 久尹股份有限公司 壓敏電阻結構改良

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621892A (en) * 1969-09-04 1971-11-23 Thomas J Gillespie Resin vacuum degassing and dispensing system and method
US4247441A (en) * 1979-02-09 1981-01-27 General Electric Company Process for preparing a silicone molding composition
CA1167364A (en) * 1980-09-22 1984-05-15 Masayuki Oizumi Production of bubble-free electrical laminates
JPH05109506A (ja) * 1991-10-16 1993-04-30 Fuji Electric Co Ltd 電圧非直線抵抗体
JPH06215910A (ja) 1993-01-14 1994-08-05 Tama Electric Co Ltd 温度ヒューズ付きバリスタ
JP3171743B2 (ja) * 1994-02-21 2001-06-04 松下電器産業株式会社 バリスタの製造法
JPH08153601A (ja) * 1994-11-28 1996-06-11 Murata Mfg Co Ltd 電子部品
JP4386981B2 (ja) * 1998-01-07 2009-12-16 信越化学工業株式会社 高電圧電気絶縁体用シリコーンゴム組成物及びポリマー碍子
JP3415094B2 (ja) * 2000-03-31 2003-06-09 岡谷電機産業株式会社 外装被覆型電子部品の製造方法
JP2004039999A (ja) 2002-07-05 2004-02-05 Nippon Chemicon Corp バリスタ及びその製造方法
JP4107986B2 (ja) 2003-03-17 2008-06-25 京セラミタ株式会社 用紙搬送ガイド及びこれを搭載した画像形成装置
JP2004281934A (ja) * 2003-03-18 2004-10-07 Nippon Chemicon Corp 電子部品およびその製造方法
JP2005243746A (ja) * 2004-02-24 2005-09-08 Nippon Chemicon Corp バリスタ
JP5047454B2 (ja) 2004-03-24 2012-10-10 日本ケミコン株式会社 電子部品
JP2005286253A (ja) 2004-03-30 2005-10-13 Nippon Chemicon Corp 電子部品の製造方法
JP4421925B2 (ja) * 2004-03-30 2010-02-24 三星電子株式会社 不揮発性半導体記憶装置
JP4650622B2 (ja) 2005-03-31 2011-03-16 日本ケミコン株式会社 電圧非直線性抵抗器
JP5157349B2 (ja) * 2007-09-28 2013-03-06 日本ケミコン株式会社 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892830B2 (en) 2013-11-13 2018-02-13 Nippon Chemi-Con Corporation Electronic component and production method therefor

Also Published As

Publication number Publication date
KR101190900B1 (ko) 2012-10-12
WO2010092833A1 (ja) 2010-08-19
DE112010000695T5 (de) 2012-08-30
TW201037738A (en) 2010-10-16
JP2010192539A (ja) 2010-09-02
US20110274831A1 (en) 2011-11-10
CN102318016A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
KR101190900B1 (ko) 전자 부품의 제조 방법
US9892830B2 (en) Electronic component and production method therefor
JP4650622B2 (ja) 電圧非直線性抵抗器
JP5157349B2 (ja) 電子部品
JP2004095609A (ja) 外装被覆形バリスタ
US7268661B2 (en) Composite fuse element and methods of making same
JP2004281934A (ja) 電子部品およびその製造方法
JP2005277100A (ja) 電子部品
JP2005243746A (ja) バリスタ
JP3415094B2 (ja) 外装被覆型電子部品の製造方法
JP5364285B2 (ja) 電子部品および電子部品の外装膜形成方法
JP3171743B2 (ja) バリスタの製造法
KR20200142319A (ko) 면상 발열체 및 그 제조방법
JP2004039999A (ja) バリスタ及びその製造方法
TWI703186B (zh) 塗料組合物、塗層及包含該塗層的壓敏電阻器
JP4513938B2 (ja) 電子部品
JP2004247479A (ja) 電子部品
CN116844801B (zh) 一种防爆防燃型压敏电阻
CN111205763B (zh) 涂料组合物、涂层及包含该涂层的压敏电阻器
TW314667B (en) Burst absorber with incombustibility and blastproof effect and manufacturing method thereof
JP2011258490A (ja) 過電圧保護部品およびその製造方法
JP2002367812A (ja) 電圧非直線性抵抗器
JPH04354102A (ja) 電圧非直線抵抗体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7