KR20110097633A

KR20110097633A - 비가역 회로 소자

Info

Publication number: KR20110097633A
Application number: KR1020110012207A
Authority: KR
Inventors: 타카야 와다
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2010-02-25
Filing date: 2011-02-11
Publication date: 2011-08-31
Also published as: US8253510B2; JP2011176668A; EP2383835A2; CN102195593B; US20110204989A1; JP5126248B2; KR101192020B1; CN102195593A; EP2383835A3

Abstract

복수의 주파수 대역에서 동작이 가능한 동시에, 부품 점수의 증가나 삽입 손실의 증대를 최대한 억제할 수 있는 비가역 회로 소자를 얻는다.
영구 자석에 의해 직류 자계가 인가되는 페라이트(32)에 서로 절연상태로 교차하여 배치된 제1 및 제2중심전극(35,36)을 마련한 바이패스 타입의 제1 및 제2아이솔레이터(1,2)를 포함한 비가역 회로 소자. 제1아이솔레이터(1)의 통과 주파수 대역은 제2아이솔레이터(2)의 통과 주파수 대역보다도 높다. 아이솔레이터(1,2)의 서로의 입력부가 전기적으로 접속되어 하나의 입력 포트(P1)가 되고, 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 로우패스 필터(LPF)가 삽입되어 있다.

Description

비가역 회로 소자{NON-RECIPROCAL CIRCUIT ELEMENT}

본 발명은 비가역 회로 소자, 특히 마이크로파대에서 사용되는 아이솔레이터나 서큘레이터 등의 비가역 회로 소자에 관한 것이다.

종래부터, 아이솔레이터나 서큘레이터 등의 비가역 회로 소자는, 미리 정해진 특정 방향에만 신호를 전송하고, 역방향에는 전송하지 않는 특성을 가지고 있다. 이 특성을 이용하여, 예를 들면 아이솔레이터는 자동차 전화, 휴대전화 등의 이동체 통신기기의 송신 회로부에 사용되고 있다.

이 종류의 비가역 회로 소자로서 사용되는 2포트형 아이솔레이터로서는, 특허문헌 1, 2에 기재된 바와 같이, 페라이트의 표면에 제1중심전극 및 제2중심전극을 서로 절연 상태로 교차해서 배치하고, 입력 포트에 접속된 제1중심전극의 일단과, 출력 포트에 접속된 제2중심전극의 일단 사이에 저항이 접속되면서, 상기 저항과 직렬로 인덕터를 접속한 것을 기본적인 구성으로 하는 것이 알려져 있다. 모두 삽입 손실이나 아이솔레이션 특성의 향상을 도모하고 있다.

그런데, 최근에는, 1대의 휴대전화로 복수의 주파수 대역에서의 통신이 가능해지고 있다. 이에 대응하기 위해, 종래에는 하나의 주파수 대역마다 하나의 아이솔레이터를 사용하고 있었지만, 이것으로는 부품 점수가 증가해 버린다. 그리하여, 복수의 주파수 대역에서 사용 가능한 비가역 회로 소자가 요망되고 있다. 즉, 입력 포트가 1개이고, 출력 포트는 복수의 주파수 대역을 적어도 2개로 정리한 2출력의 형태이다.

본 발명자는, 복수의 주파수 대역에서 사용하기 위해, 상기 특허문헌 1 또는 특허문헌 2에 기재된 2포트형 아이솔레이터를 1쌍 조합하여 하나의 비가역 회로 소자를 구성하는 것을 고려하였다. 이 2포트형 아이솔레이터는 바이패스 타입으로서, 도 14에 나타내는 바와 같이, 주파수(f1,f2)로 동작하도록 조합하면, 주파수(f2)의 고조파(高調波) 대역이 주파수(f1)와 중첩해 버려 통신 불량이 발생한다.

한편, 특허문헌 3에는 3포트형 아이솔레이터의 동작 주파수 대역을 넓히기 위해, 제1, 제2주파수로 동작하는 제1, 제2비가역 회로와, 상기 제1, 제2비가역 회로의 입출력 포트에 접속되고, 제2, 제1주파수로 거의 개방이 되는 제1, 제2위상변환회로를 포함하며, 상기 제1, 제2위상변환회로 및 제1, 제2비가역 회로를 병렬 접속하여 하나의 회로 소자 유닛을 구성한 비가역 회로 소자가 기재되어 있다.

특허문헌 3에 기재된 3포트형 아이솔레이터는 본래적으로 로우패스 타입이고, 제2위상변환회로를 포함함으로써 제1, 제2주파수가 혼신할 우려는 없다. 그러나 동작 주파수 대역을 넓히기 위해 4개의 위상변환회로를 마련하면, 삽입 손실이 커지면서, 부품 점수가 증가하여 소형화를 저해해 버린다.

일본국 특허공보 제4155342호 일본국 특허공보 제4197032호 일본국 공개특허공보 평9-93004호

그리하여, 본 발명의 목적은, 복수의 주파수 대역에서 동작이 가능한 동시에, 부품 점수의 증가나 삽입 손실의 증대를 최대한 억제할 수 있는 비가역 회로 소자를 제공하는 데 있다.

상기 목적을 달성하기 위해, 본 발명에 따른 비가역 회로 소자는, 영구 자석에 의해 직류 자계가 인가되는 페라이트에 서로 절연상태로 교차하여 배치된 제1 및 제2중심전극을 마련한 바이패스 타입의 제1 및 제2아이솔레이터를 포함하고, 제1아이솔레이터의 통과 주파수 대역은 제2아이솔레이터의 통과 주파수 대역보다도 높으며, 제1 및 제2아이솔레이터의 서로에 입력부가 전기적으로 접속되어 하나의 입력 포트가 되고, 상기 입력 포트와 제2아이솔레이터의 입력부 사이에 로우패스 필터가 삽입되어 있는 것을 특징으로 한다.

본 발명에 따른 비가역 회로 소자는, 제1 및 제2아이솔레이터의 서로의 입력부가 전기적으로 접속되어 하나의 입력 포트가 되고, 하나의 비가역 회로 소자로서 기능한다. 게다가, 입력 포트와 제2아이솔레이터의 입력부 사이에 로우패스 필터가 삽입되어 있기 때문에, 통과 주파수 대역이 낮은 제2아이솔레이터의 고주파 대역이 감쇠되어, 통과 주파수 대역이 높은 제1아이솔레이터와의 혼신이 방지된다. 또한 로우패스 필터의 삽입 개소는 입력 포트와 제2아이솔레이터의 입력부 사이의 1개소이고, 삽입 손실의 증대나 부품 점수의 증가가 억제된다.

본 발명에 의하면, 복수의 주파수 대역에서 동작이 가능한 동시에, 부품 점수의 증가나 삽입 손실의 증대를 최대한 억제할 수 있다.

도 1은 제1실시예인 비가역 회로 소자를 나타내는 등가 회로도이다.
도 2는 제1실시예인 비가역 회로 소자의 외관을 나타내는 사시도이다.
도 3은 페라이트·자석 소자를 나타내는 분해 사시도이다.
도 4는 중심전극이 부착된 페라이트를 나타내는 사시도이다.
도 5는 제1실시예인 비가역 회로 소자의 입력 반사 특성을 나타내는 그래프이다.
도 6은 제1실시예인 비가역 회로 소자의 아이솔레이션 특성을 나타내는 그래프이다.
도 7은 제1실시예인 비가역 회로 소자의 삽입 손실 특성을 나타내는 그래프이다.
도 8은 제1실시예인 비가역 회로 소자의 출력 반사 특성을 나타내는 그래프이다.
도 9는 제2실시예인 비가역 회로 소자를 나타내는 등가 회로도이다.
도 10은 제3실시예인 비가역 회로 소자를 나타내는 등가 회로도이다.
도 11은 제4실시예인 비가역 회로 소자를 나타내는 등가 회로도이다.
도 12는 제5실시예인 비가역 회로 소자를 나타내는 등가 회로도이다.
도 13은 제6실시예인 비가역 회로 소자를 나타내는 등가 회로도이다.
도 14는 종래의 2포트형 아이솔레이터를 한 쌍 조합한 경우의 삽입 손실 특성을 나타내는 그래프이다.

이하, 본 발명에 따른 비가역 회로 소자의 실시예에 대하여 첨부 도면을 참조하여 설명한다. 또한 각 실시예에 있어서 같은 부품, 부분에 관해서는 공통된 부호를 부여하고, 중복되는 설명은 생략한다.

(제1실시예, 도 1~도 8 참조)

제1실시예인 비가역 회로 소자는, 도 1의 등가 회로에 나타내는 바와 같이, 2포트형의 제1아이솔레이터(1) 및 제2아이솔레이터(2)를 일체적인 유닛으로서 구성한 것이다. 제1 및 제2아이솔레이터(1,2)는 각각 집중 상수형 아이솔레이터이며, 페라이트(32)에 인덕터(L1H,L1L)를 구성하는 제1중심전극(35)과 인덕터(L2H,L2L)를 구성하는 제2중심전극(36)이 서로 절연상태로 교차하여 배치되어 있다.

제1아이솔레이터(1)의 통과 주파수 대역(f1)은, 제2아이솔레이터(2)의 통과 주파수 대역(f2)보다도 높게 설정되어 있고, 제1 및 제2아이솔레이터(1,2)의 서로의 입력부가 전기적으로 접속되어 하나의 입력 포트(P1)가 되며, 각각은 출력 포트(P2H,P2L)를 가지고 있다. 또한 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 로우패스 필터(LPF)가 삽입되어 있다.

이하에 제1 및 제2아이솔레이터(1,2)의 회로 구성을 설명한다. 또한 각 회로 부품의 부호의 말미에, 제1아이솔레이터(1)에 있어서는 "H"를, 제2아이솔레이터(2)에 있어서는 "L"을 부여하고, 이하의 설명은 제1아이솔레이터(1)에 대하여 행하는데, 제2아이솔레이터(2)에 관해서도 동일한 구성이다.

제1중심전극(35)의 일단은 정합용 콘덴서(CS1H)를 통해 입력 포트(P1)에 접속되어 있다. 제1중심전극(35)의 타단과 제2중심전극(36)의 일단은 정합용 콘덴서(CS2H)를 통해 출력 포트(P2H)에 접속되고, 제2중심전극(36)의 타단은 그라운드에 접속되어 있다.

입력 포트(P1)와 출력 포트(P2H) 사이에는 제1중심전극(35)과 병렬로 정합용 콘덴서(C1H)가 접속되고, 출력 포트(P2H)와 그라운드 사이에는 제2중심전극(36)과 병렬로 정합용 콘덴서(C2H)가 접속되어 있다. 입력 포트(P1)와 출력 포트(P2H) 사이에는, 저항(R1H)과 LC 직렬 공진회로(인덕터(L3H)와 콘덴서(C3H)로 이루어진다)가 제1중심전극(35)과 병렬로 접속되어 있다.

이상의 회로 구성으로 이루어지는 2포트형 아이솔레이터(1)에 있어서는, 입력 포트(P1)에 고주파 전류가 입력되면, 제2중심전극(36)에 큰 고주파 전류가 흐르고, 제1중심전극(35)에는 거의 고주파 전류가 흐르지 않고, 삽입 손실이 작아 광대역으로 동작한다. 이 동작시에 있어서, 저항(R1H)이나 LC 직렬 공진회로(인덕터(L3H)와 콘덴서(C3H)에도 고주파 전류는 거의 흐르지 않기 때문에, 상기 LC 직렬 공진회로에 의한 손실은 무시할 수 있어, 삽입 손실이 증대하는 일은 없다. 한편, 출력 포트(P2H)에 고주파 전류가 입력되면, 저항(R1H)과 LC 직렬 공진회로의 임피던스 특성에 의해 광대역으로 정합되어, 아이솔레이션 특성이 향상한다.

또한 본 제1실시예에 있어서는, 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 로우패스 필터(LPF)가 삽입되어 있다. 이 로우패스 필터(LPF)는, 인덕터(L4L)와 콘덴서(C4L)로 이루어지는 L형의 공진회로로 구성되어 있다. 이 로우패스 필터(LPF)를 삽입한 것에 의한 본 제1실시예에서의 삽입 손실 특성은 도 7에 나타내는 바와 같고, 제1아이솔레이터(1)의 통과 주파수 대역(f1)에 대하여, 제2아이솔레이터(2)의 통과 주파수 대역(f2)은 낮게 설정되어 있으면서, 로우패스 필터(LPF)의 삽입에 의해 제2아이솔레이터(2)의 주파수 대역(f1)에 상당하는 대역이 크게 감쇠되어 있다. 덧붙여, 본 제1실시예에서의 입력 반사 특성을 도 5에 나타내고, 아이솔레이션 특성을 도 6에 나타내며, 출력 반사 특성을 도 8에 나타낸다.

즉, 주파수 대역(f2)으로부터 본 주파수 대역(f1)에 상당하는 대역을 감쇠시킴으로써 거의 개방단으로 하고, 제1 및 제2아이솔레이터(1,2)의 입력부를 결합해도 전기 특성이 크게 열화하지는 않는다. 한편, 주파수 대역(f1)으로부터 본 주파수 대역(f2)은, 제2아이솔레이터(2)가 바이패스 타입이기 때문에 거의 개방단이 되어 합성을 저해하지 않는다.

이상과 같이, 제1실시예에 있어서는, 제1 및 제2아이솔레이터(1,2)의 서로의 입력부가 전기적으로 접속되어 하나의 입력 포트(P1)가 되고, 하나의 비가역 회로 소자로서 유닛화되어 있다. 게다가, 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 로우패스 필터(LPF)가 삽입되어 있기 때문에, 통과 주파수 대역(f2)이 낮은 제2아이솔레이터(2)의 고주파 대역이 감쇠되어, 통과 주파수 대역(f1)이 높은 제1아이솔레이터(1)와의 혼신이 방지된다. 또한 로우패스 필터(LPF)의 삽입 개소는 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이의 1개소이며, 삽입 손실의 증대나 부품 점수의 증가가 억제된다.

다음으로, 상기 제1 및 제2아이솔레이터(1,2)의 구체적인 구성에 대하여, 도 2~도 4를 참조하여 설명한다. 도 2에 나타내는 바와 같이, 아이솔레이터(1,2)는 기판(20)상에 탑재되어 있고, 각각 페라이트(32)와 영구 자석(41)으로 이루어지는 페라이트·자석 소자(30)와, 칩 타입의 각 소자로 구성되어 있다.

페라이트(32)에는, 도 3 및 도 4에 나타내는 바와 같이, 서로 전기적으로 절연된 상태로 제1중심전극(35) 및 제2중심전극(36)이 권회되어 있다. 영구 자석(41)은 페라이트(32)에 대하여 직류 자계를 두께방향에 인가하도록, 예를 들면 에폭시계의 접착제(42)를 통해 접착되어 있다.

제1중심전극(35)은 도체막으로 형성되어 있다. 즉, 도 4에 나타내는 바와 같이, 페라이트(32)의 표면측에 있어서 오른쪽 아래로부터 일어서서 2개로 분기한 상태로 왼쪽 위에 긴 변에 대하여 비교적 작은 각도로 경사하여 형성되고, 왼쪽 위로 일어서서, 상면의 중계용 전극(35a)을 통해 이면측에 돌아 들어가고, 이면측에 있어서 표면측과 투시상태로 겹치도록 2개로 분기한 상태로 형성되며, 그 일단은 하면에 형성된 접속용 전극(35b)에 접속되어 있다. 또한 제1중심전극(35)의 타단은 하면에 형성된 접속용 전극(35c)에 접속되어 있다. 이와 같이, 제1중심전극(35)은 페라이트(32)에 1턴 권회되어 있다. 그리고, 제1중심전극(35)과 이하에 설명하는 제2중심전극(36)은 사이에 절연막이 형성되어 서로 절연된 상태로 교차하고 있다.

제2중심전극(36)은 도체막으로 형성되어 있다. 우선, 0.5턴째(36a)가 표면측에 있어서 오른쪽 아래로부터 왼쪽 위에 긴 변에 대하여 비교적 큰 각도로 경사하여 제1중심전극(35)과 교차한 상태로 형성되고, 상면의 중계용 전극(36b)을 통해 이면측에 돌아 들어가며, 1턴째(36c)가 이면측에 있어서 거의 수직으로 제1중심전극(35)과 교차한 상태로 형성되어 있다. 1턴째(36c)의 하단부는 하면의 중계용 전극(36d)을 통해 표면측으로 돌아 들어가고, 1.5턴째(36e)가 표면측에 있어서 제1중심전극(35)과 교차한 상태로 형성되며, 상면의 중계용 전극(36f)을 통해 이면측으로 돌아 들어가고 있다. 이하와 같이, 2턴째(36g), 중계용 전극(36h), 2.5턴째(36i), 중계용 전극(36j), 3턴째(36k), 중계용 전극(36l), 3.5턴째(36m), 중계용 전극(36n), 4턴째(36o)가 페라이트(32)의 표리면 및 상하면에 각각 형성되어 있다. 또한 제2중심전극(36)의 양단은 각각 페라이트(32)의 하면에 형성된 접속용 전극(35c,36p)에 접속되어 있다. 또한 접속용 전극(35c)은 제1중심전극(35) 및 제2중심전극(36)의 각각의 단부의 접속용 전극으로서 공용되고 있다.

즉, 제2중심전극(36)은 페라이트(32)에 나선상으로 4턴째 권회되어 있게 된다. 여기서, 턴 수란, 중심전극(36)이 표리면을 각각 1회 횡단한 상태를 0.5턴으로서 계산하고 있다. 그리고, 중심전극(35,36)의 교차각은 필요에 따라 설정되고, 입력 임피던스나 삽입 손실이 조정되게 된다.

상기 각 부품은 회로 기판(20)상에서 도시하지 않는 배선에 의해 도 1에 나타낸 회로에 결선(結線)되어 있다.

(제2실시예, 도 9 참조)

제2실시예인 비가역 회로 소자는, 도 9에 나타내는 바와 같이, 기본적으로는 상기 제1실시예와 동일한 회로 구성을 가지고 있고, 도 1에 나타낸 등가 회로로부터 LC 직렬 공진회로(인덕터(L3H,L3L), 콘덴서(C3H,C3L))를 생략한 것이다. 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에는 L형의 상기 로우패스 필터(LPF)가 삽입되어 있으며, 그 작용 효과는 상기 제1실시예와 동일하다.

(제3실시예, 도 10 참조)

제3실시예인 비가역 회로 소자는, 도 10에 나타내는 바와 같이, 기본적으로는 상기 제1실시예와 동일한 회로 구성을 가지고 있고, 또한 제1중심전극(35)의 일단에 그라운드에 접속된 임피던스 조정용 콘덴서(CAH,CAL), 및 제1아이솔레이터(1)에 입력부와 출력부 사이에 삽입 손실과 아이솔레이션을 조정하기 위한 콘덴서(CJH)가 추가되어 있다. 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에는 L형의 상기 로우패스 필터(LPF)가 삽입되어 있고, 그 작용 효과는 제1실시예의 로우패스 필터(LPF)와 동일하다.

(제4실시예, 도 11 참조)

제4실시예인 비가역 회로 소자는, 도 11에 나타내는 바와 같이, 기본적으로는 상기 제3실시예와 동일한 회로 구성을 가지고 있고, 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 삽입한 로우패스 필터(LPF)를, 인덕터(L4L)와 콘덴서(C4L,C5L)로 이루어지는 π형의 공진회로로 구성하고 있다. π형의 로우패스 필터(LPF)의 작용 효과도 L형의 상기 로우패스 필터(LPF)와 동일하다.

(제5실시예, 도 12 참조)

제5실시예인 비가역 회로 소자는, 도 12에 나타내는 바와 같이, 기본적으로는 상기 제3실시예와 동일한 회로 구성을 가지고 있고, 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 스트립 라인(SLL)을 삽입하고 있다. 스트립 라인(SLL)은 로우패스 필터로서 기능하고, 그 작용 효과는 상기 로우패스 필터(LPF)와 동일하다.

(제6실시예, 도 13 참조)

제6실시예인 비가역 회로 소자는, 도 13에 나타내는 바와 같이, 기본적으로는 상기 제3실시예와 동일한 회로 구성을 가지고 있고, 입력 포트(P1)와 제2아이솔레이터(2)의 입력부 사이에 2단의 로우패스 필터(LPF1,LPF2)를 삽입하고 있다. 로우패스 필터(LPF1,LPF2)는 각각 인덕터(L4L,L5L)와 콘덴서(C4L,C5L)로 이루어지는 L형의 공진회로를 구성하고 있다. 그 작용 효과는 상기 로우패스 필터(LPF)와 동일하다.

(다른 실시예)

또한 본 발명에 따른 비가역 회로 소자는 상기 실시예에 한정되는 것은 아니고, 그 요지의 범위 내에서 다양하게 변경할 수 있다.

특히, 도 2에 나타낸 기판상에의 각 부품의 탑재 형태는 임의이다. 또한 각 아이솔레이터의 회로 구성이나 페라이트·자석 소자의 구성도 임의이다.

이상과 같이, 본 발명은 비가역 회로 소자에 유용하고, 특히 복수의 주파수 대역에서 동작이 가능한 동시에, 부품 점수의 증가나 삽입 손실의 증대를 최대한 억제할 수 있는 점에서 뛰어나다.

30: 페라이트·자석 소자 32: 페라이트
35: 제1중심전극 36: 제2중심전극
41: 영구 자석 P1: 입력 포트
P2H, P2L: 출력 포트 LPF, LPF1, LPF2: 로우패스 필터
L4L, L5L: 인덕터 C4L, C5L: 콘덴서
SLL: 스트립 라인 C1H, C1L: 제1정합용량
C2H, C2L: 제2정합용량 R1H, R1L: 저항

Claims

영구 자석에 의해 직류 자계가 인가되는 페라이트에 서로 절연상태로 교차하여 배치된 제1 및 제2중심전극을 마련한 바이패스 타입의 제1 및 제2아이솔레이터를 포함하고, 제1아이솔레이터의 통과 주파수 대역은 제2아이솔레이터의 통과 주파수 대역보다도 높고, 제1 및 제2아이솔레이터의 서로에 입력부가 전기적으로 접속되어 하나의 입력 포트가 되며, 상기 입력 포트와 제2아이솔레이터의 입력부 사이에 로우패스 필터가 삽입되어 있는 것을 특징으로 하는 비가역 회로 소자.
제1항에 있어서,
제2중심전극이 상기 페라이트에 1턴 이상 권회되어 있는 것을 특징으로 하는 비가역 회로 소자.
제2항에 있어서,
제1 및 제2아이솔레이터는 각각,
제1중심전극의 일단이 입력부에 전기적으로 접속되고, 타단이 출력부에 전기적으로 접속되며,
제2중심전극의 일단이 출력부에 전기적으로 접속되고, 타단이 그라운드에 전기적으로 접속되며,
상기 입력부와 상기 출력부 사이에 제1정합용량이 전기적으로 접속되고,
상기 출력부와 상기 그라운드 사이에 제2정합용량이 전기적으로 접속되며,
상기 입력부와 상기 출력부 사이에 저항이 전기적으로 접속되어 있는 것을 특징으로 하는 비가역 회로 소자.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 로우패스 필터는 인덕터와 콘덴서로 이루어지는 L형 또는 π형인 것을 특징으로 하는 비가역 회로 소자.
제4항에 있어서,
상기 로우패스 필터가 2단으로 접속되어 있는 것을 특징으로 하는 비가역 회로 소자.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 로우패스 필터는 스트립 라인으로 이루어지는 것을 특징으로 하는 비가역 회로 소자.