KR20110070978A - 발광 이극관 밀티칩 실장 및 실장 탑재로 만들어진 스트립 라이트 - Google Patents

발광 이극관 밀티칩 실장 및 실장 탑재로 만들어진 스트립 라이트 Download PDF

Info

Publication number
KR20110070978A
KR20110070978A KR1020117007135A KR20117007135A KR20110070978A KR 20110070978 A KR20110070978 A KR 20110070978A KR 1020117007135 A KR1020117007135 A KR 1020117007135A KR 20117007135 A KR20117007135 A KR 20117007135A KR 20110070978 A KR20110070978 A KR 20110070978A
Authority
KR
South Korea
Prior art keywords
light
emitting bipolar
mounting
chip
packaging
Prior art date
Application number
KR1020117007135A
Other languages
English (en)
Other versions
KR101324077B1 (ko
Inventor
딩구오 판
Original Assignee
딩구오 판
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 딩구오 판 filed Critical 딩구오 판
Publication of KR20110070978A publication Critical patent/KR20110070978A/ko
Application granted granted Critical
Publication of KR101324077B1 publication Critical patent/KR101324077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

발광 이극관 밀티칩(Multi Chip) 실장(1)은 다음 내용을 포함한다. 페케이징(packaging), 밀티 발광 이극관 칩과 페케이징 뚜껑. 그 칩은 발사 플랫폼에서 위에서 아래로 한 가락으로 배열된다. 그 페케이징(packaging)에서 비교적 큰 면적의 전극을 설치한다. 페케이징 뚜껑은 광선 통과 실리카 겔로 만들어지며, 실장이 비교적 강렬한 광 에너지를 발사할 수 있게 하고 페케이징 뚜껑을 통하여 비교적 높은 조도 갖게 하며 칩으로 발생하는 열량은 매우 빨리 전극을 통하여 방열한다. 일종 이런 실장이 설치된 나이트 스트립(Knight Strip)(20)는 몇 매듭의 밀티 실장과 회로판(2)를 포함하고, 각 실장(1)은 4개의 발광 이극관 밀티칩(Multi Chip) 실장(1)과 전류제한 저항(Current. Limit Resistor) 직렬 회로를 포함하며, 각 직렬 회로는 서로 병렬로 접속하고, 회로판(2)은 인쇄 회로판이며, 실장 칩에 최적화 방열 구조를 제공해야 한다.

Description

발광 이극관 밀티칩 실장 및 실장 탑재로 만들어진 스트립 라이트{A LED MULTI-CHIP BONDING DIE AND A LIGHT STRIPE HOLDING THE BONDING DIE}
본 발명은 하나의 발광 이극관와 관련되고 특히 한 가지 단면 삼각형 프리즘(prism) 반사경 판넬과 연관되고, 밀티 발광 이극관 칩 페케이징로 만들어진 발광 이극관 밀티칩(Multi Chip) 실장 및 이 실장 탑재로 만들어지는 스트립 라이트(Strip Lihgt)이다.
세계 전원 공급이 수요에 만족을 주지 못하고 가격이 인상하는 압력에 직면하여, 조명 세계는 하나의 조명과 에너지 절약의 종합 효과와 모두 현저한 조명 기구를 필요하며, 그래서 발광 이극관 조명 기구가 나타나게 되었고, 발광 이극관 조명 기구로 백열등과 치밀형 형광등으로 교체할 수 있다. 발광 이극관 조명 기구가 더욱 훌륭하게 널리 보급되도록 하고자, 본 영역과 관련 영역의 많은 과학기술자가 발광 이극관 광원에 대한 개발에 투입하였다. 이전에 아주 긴 시일에 그들의 목표는 고성능 발광 이극관 광원의 개발 연구에 집중하였고, 대량의 연구 논문과 실험 보고를 발표하였다. 이상의 실천과 이미 시험제작한 판매 가능 제품 현황에서 사람들은 발광 이극관 고성능 디자인 및 적용이 광원 효과, 방열 등 방면에서 여전히 비교적 큰 기술적 장애가 존재함을 발견하였다.
발광 이극관이 조명 영역에서의 적용을 총결하면, 우리는 더욱 발광 이극관 본질에 대한 이해가 많이 모자라는 것을 느끼게 된다. 우리는 자주 어떻게 하나의 발광 이극관 페케이징 루멘(광속) 수치를 크게 할 것을 추구하지만 어떻게 방열을 처리하는가를 소홀히 하게 된다. 하나의 발광 이극관 조명 기구가 어떻게 이상적인 루멘을 실현하고 어떻게 방열하는가? 또 어떻게 루멘을 유지하는가 하는 문제는 우리가 연구하는 방향이다.
본 신청인은 각종 앞에서의 동일 절단면 삼각형 능각 반사재(reflectior)와 원형등 등 발명 특허 출원에서 각종 등을 광원으로 제출하였고, 발광 이극관 채용을 포함하며 그리고 반사재(reflectior)와 원형등의 표면 광원 광학 엔진으로 사용하였다. 발광 이극관 광원이 반사재(reflectior)와 원형등의 요구에 적합하게 하고, 또한 약간 발광 이극관을 1자 타입으로 판넬에 설치하여 한 세트의 모듈을 만들었다. 이러한 대체로 제출하는 발광 이극관 광원과 램프 모듈로 발광 이극관 적용하는 빛 효과와 에너지 절약 목적을 이룩하였지만, 방열과 발광 효율 등 종합 성능 방면에 부족한 부분이 있어 보강이 시급히 필요하다.
본 발명의 목적은 기존 기술의 부족 점을 극복하여 하나의 동일 절단면 삼각형 프리즘(prism) 반사재(reflectior)를 제공하는 것이며, 특히 동일 절단면 상이한 삼각형 프리즘(prism) 반사재(reflectior)와 원형등 구조로 배합하는 일종 미니 밀티 발광 이극관 칩으로 페케이징된 발광 이극관 밀티칩(Multi Chip) 실장 및 실장 스트립라이트이다.
상술 목적으로 실현하는 기술 방안에서 본 발명의 발광 이극관 밀티칩(Multi Chip) 실장은 다음 내용을 포함한다.
페케이징(packaging)는 내 고온 플라스틱 혹은 도자기로 만들어진 것이고, 표면 중앙에 밑면이 타원형인 하나의 발광 이극관 광선 발사 플랫폼을 설치한 소켓이 있다.
밀티 발광 이극관 칩은 이상 1자 타입으로 배열되어 발사 플랫폼에 설치한다.
발광 이극관 칩과 상응한 수량의 전극은 페케이징(packaging)의 하부 표면을 설치하고, 중심선을 대칭으로 하부 표면 양측에 배치하며, 칩의 코드를 통하여 전극과 접속한다.
페케이징 뚜껑은 실리카 겔로 소켓에 채우고 밀티 발광 이극관 칩 위에 형성한다.
상기 서술하는 밀티칩(Multi Chip) 실장과 같이 그 중, 서술하는 1자 타입으로 배열하여 플랫폼에 설치하는 밀티 발광 이극관 칩은 정방형이며, 2~8조각이고, 칩 중심 사이는 거리는 0.8밀리미터이고, 그 기하 중심 접속 코드와 페케이징(packaging)의 중심선은 OO'으로 완전히 겹친다.
상기 서술하는 밀티칩(Multi Chip) 실장과 같이 그 중, 서술하는 전극은 각자 페케이징(packaging) 하부 표면에서 위로 2개 측벽 하부까지 연장한다.
상기 서술하는 밀티칩(Multi Chip) 실장과 같이 그 중, 서술하는 페케이징(packaging)의 모든 전극은 하부 표면에서 평면 분포된 것이며, 면적이 일치하다.
상기 서술하는 밀티칩(Multi Chip) 실장과 같이 그 중, 서술하는 페케이징(packaging)의 모든 전극은 하부 표면과 2개 측벽 하부에서 직각으로 분포된 것이며, 면적이 일치하다.
상기 서술하는 밀티칩(Multi Chip) 실장과 같이 그 중, 서술하는 페케이징(packaging) 외형은 사각형 혹은 직사각형이며, 페케이징(packaging)의 소켓은 사각형, 직사각형 혹은 타원형 슬롯이다.
상기 서술하는 밀티칩(Multi Chip) 실장과 같이, 그 중, 서술하는 발광 이극관 밀티칩(Multi Chip)은 짝을 이루어 병렬로 접속하고, 그것들은 서로 병렬되어 접속하는 양극과 음극에 모든 하나의 전극으로 용접한다.
본 발명에서 발광 이극관 밀티칩(Multi Chip) 실장으로 만들어지는 스트립라이트는 다음 내용을 포함한다.
몇 개 매듭의 실장에서 매개 매듭의 실장은 직렬 4개 발광 이극관 밀티칩(Multi Chip) 실장과 전류제한 저항(Current. Limit Resistor)을 포함하고 각 매듭의 실장은 병렬로 접속한다.
하나의 스트립 회로판은 하나의 표면에서 고도로 상하 2개 부분으로 나뉘고, 상부에는 전원 단자 통공 접촉점, 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트와 음극 접속 코드 통공 용접 포인트가 설치되어 있고, 하부에는 밀티 발광 이극관 실장 전원 전극 솔더링 랜드 시설이 갖추어져 있다. 그것들의 다른 한 표면과 발광 이극관 전원 전극 위치는 서로 등진 부분에 방열 동편이 갖추어져 있다.
각 매듭 실장의 발광 이극관 밀티칩(Multi Chip) 실장은 매듭 실장 순서대로 일정한 거리로 회로판 발광 이극관 전원 전극 위에 배치하고, 발광 이극관 밀티칩(Multi Chip) 실장 양극과 음극이 모든 전원과 연결되어 단자 통공 접촉 포인트와 음극 통공으로 접속 코드를 용접하고, 전류제한 저항(Current. Limit Resistor)은 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트에 용접하고 모든 실장 직렬의 두 개 발광 이극관 밀티칩(Multi Chip) 실장 사이에 연결한다.
상기 서술하는 테이프 램프에서 그중 서술하는 전원 단자 통공 접촉점, 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트와 음극 통공 접속 코드 용접 포인트의 상부와 밀티 발광 이극관 전원 전극의 하부는 모든 표면 면적의 20~50％와 80~50％를 차지한다.
상기 서술하는 테이프 램프에서 그중 서술하는 발광 이극관 전원 전극은 구리 성질 솔더링 랜드이며, 서술하는 전원 단자 통공 접촉점, 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트와 음극 접속 코드 통공 용접 포인트는 통공 솔더링 랜드이다.
상기 서술하는 테이프 램프에서 그중 서술하는 회로판은 베클라이트 판을 기층으로 하고 양측이 코팅하여 히트싱크와 밀티 발광 이극관 칩 전원 전극의 부분적 동편의 합판 혹은 인쇄 회로판으로 하고, 이 회로판의 두께는 1밀리미터 미만이다.
위에서, 본 발명의 실장은 페케이징(packaging), 밀티 발광 이극관 칩과 페케이징 뚜껑으로 조성되며, 그 칩이 상하 1자 타입으로 배열하여 발사 플랫폼에 설치하며, 그 페케이징(packaging)의 아래 표면에는 비교적 면적이 큰 전극이 갖추어져 있고, 그 페케이징 뚜껑은 바람이 잘 통하는 실리카 겔로 만들어져, 각 실장이 비교적 큰 빛 에너지를 발사할 수 있게 하고, 페케이징 뚜껑을 통하여 거의 전부 투사하여 비교적 높은 조도를 발생하며, 동시에 칩은 발생하는 열량을 통하여 그 하부의 전극에 전달되어 실장의 방열에 유리하도록 한다. 본 발명에서는 이상 테이프 램프를 탑재하여 만들어진 여러 개 매듭 실장과 회로판을 포함하며, 각 실장은 4개의 발광 이극관 밀티칩(Multi Chip) 실장과 전류제한 저항(Current. Limit Resistor)의 직렬 회로를 포함하고, 각 매듭 실장의 직렬 회로는 서로 병렬로 접속되어, 서술하는 회로판은 인쇄 회로판이며, 모든 표면은 높이로 상하 2개 부분으로 나뉘고, 상부에는 전원 단자 통공 접촉점, 전류제한 저항(Current. Limit Resistor) 통공 포인트와 음극 접속 코드 통공 용접 점이 있으며, 하부는 방열 동편으로 구성한 밀티 발광 이극관 실장 전원 전극 솔더링 랜드 및 발광 이극관 전원 전극 솔더링 랜드 위치로 서로 등지고 전기 전도와 방열부가 갖추어져 있다. 이것은 실장 칩에 최우수 방열 구조를 제공한다.
우리는 조명 세계가 표면 광원이 필요하고, 점 광원이 아님을 발견하였다. 신청인의 상기 발명은 반사재(reflectior)와 원형등에서 광학 프리즘(prism) 부분의 동일 절단면 비등변 삼각형 프리즘(prism)은 한 가지 광원 타입 조명의 광학 엔진을 제공하였다.
이론에서 실천까지, 발광 이극관 반도체 조명으로 전통적 백열등을 교체하였고, 치밀 타입 형광등이 이미 점차 다가오고 있으며 전통적인 조명 기구 디자인의 속박에서 벗어나서, 우리는 이 어려운 발전도로에서 불발하여 일정한 돌파를 가져왔고 머지않은 시간 내에 세상 사람들이 에너지 절약 친환경, 고휘도의 발광 이극관 반도체 조명 기구를 사용하게 할 수 있다.
그림1a는 6개의 발광 이극관 칩 타원형 페케이징 실장의 해부도면이고, 주로 페케이징(packaging) 내에서 이 칩의 배열 구조를 표시한다.
그림1b는 그림1a C－C 선으로 만드는 단면도이다.
그림1c는 그림1a의 앙시도이다.
그림2a는 4개의 발광 이극관 칩을 가진 타원형 페케이징 실장의 해부도이고, 주로 페케이징(packaging) 내에서 이 칩의 배열 구조를 표시하고 있다.
그림2b는 그림2aA－A선으로 만드는 스레드 단면도이다.
그림2c는 그림2a의 앙시도이다.
그림3은 본 발명의 폭 이16밀리미터인 긴 타입 회로판와 밀티 발광 이극관 밀티칩(Multi Chip) 실장으로 만드는 나이트 스트립(Knight Strip)1의 조립도이다.
그림4는 본 발명이 폭이 8밀리미터인 긴 타입 회로판와 밀티 발광 이극관 밀티칩(Multi Chip) 실장으로 만드는 테이프 램프 2의 조립도이다.
그림5는 4개의 발광 이극관 밀티칩(Multi Chip) 실장과 하나의 전류제한 저항(Current. Limit Resistor)으로 하나의 매듭 실장을 구성하여 직렬 접속하고 약간의 같은 매듭으로 연결하며 병렬 접속 후 입력 및 출력 단자를 발광 이극관 드라이버와 연결하는 회로이다.
그림6은 3세트의 같은 그림5의 회로도를 채용한 발광 이극관 밀티칩(Multi Chip) 실장 부팅 구조도이고, 하나의 동일 절단면 삼각형 프리즘(prism) 반사재(reflectior) 중에서 3개의 독립 매듭 실장 직렬과 약간의 실장 병렬 접속 부팅 회로를 표시한다.
그림7은 본 발명에서 16밀리미터 너비의 회로판에서 페케이징 발광 이극관 밀티칩(Multi Chip) 실장을 설치한 때의 배선 용접 포인트 등의 배열도이다.
그림8은 본 발명에서 8밀리미터 너비의 회로판에서 페케이징 발광 이극관 밀티칩(Multi Chip) 실장을 설치한 때의 배선 용접 포인트 등의 배열도이다.
그림9는 그림7의 회로판 뒷면 구조 배치도이다.
그림10은 그림8의 회로판 뒷면 구조 배치도이다.
그림11a와 그림11b는 모든 그림3의 테이프 램프를 동일 절단면 부등변 삼각형 능각 원형 반사재(reflectior)에 설치하여 배합한 하나의 원형등의 해부도와 방열 뚜껑을 치운 후의 평면도이다.
그림12a와 그림12b는 모든 그림4의 테이프 램프를 동일 절단면 비등변 삼각형 오리엔테이션 프리즘(prism) 반사광에 설치하여 하나의 플렛 램프를 형성하는 해부도이고 방열 뚜껑을 연 후의 평면도이다.
그림1a ~ 그림2c을 참조하면 그림 중에 나타난 본 발명 발광 이극관 밀티칩(Multi Chip) 실장 페케이징의 두 가지 구조 분포는 모든 3장 그림을 제공하였는바. 그림1a~그림1c는 실장 중, 6개의 발광 이극관 칩이 설치된 분포 구조이며, 그림2a~그림2c는 실장 중, 4개의 발광 이극관 칩이 설치된 분포 구조이다. 6개 칩이든지, 4개 칩이든지 막론하고 구성되는 실장은 밀티칩(Multi Chip) 실장 중 칩 수량이 다름에 따라 가지고 있는 전극 수량과 발생하는 빛 에너지와 다르지만, 기타 방면 구조에서 부피 크기 외 기타 방면에서의 배치는 기본적이고 똑같으므로, 본 실시 예에서 6개의 발광 이극관 칩을 예를 들어 설명한다.
이러므로, 본 발명의 발광 이극관 밀티칩(Multi Chip) 실장1은 페케이징(packaging)11을 포함하고, 6개의 발광 이극관 칩12는 전극 13과 페케이징 뚜껑 14개를 포함하며, 그 중, 페케이징(packaging)11의 표면 111의 중앙에 하나의 밑면에 발광 이극관 광선 발사 플랫폼(발사 플랫폼이라 약칭)의 소켓112를 가지고 있고, 소켓112는 타원형이며, 지면 플랫폼도 타원형이다. 일반적으로, 페케이징(packaging)11은 내 고온 플라스틱 혹은 세라믹 자질로 만들어진다.
6개의 발광 이극관 칩은 12진열 방식이며, 상하 1자 타입으로 배열되어 발사 플랫폼에 설치하여 완전한 타원형 플랫폼의 축 대칭 중심에 놓이게 하고, 자세히 말하면, 본 실시 예에서, 6개의 발광 이극관 칩은 모두 정방형이고, 그들의 기하 중심 접속 코드와 페케이징(packaging)의 중심선 OO'이 완전히 겹친다고 볼 수 있다. 요구에 따라, 구체적으로 6개의 칩을 배치한 중간 거리는 0.8밀리미터이고, 각 칩과 수평면 수직은 1자 타입으로 페케이징되어 있다.
6개의 전극13은 페케이징(packaging) 밑의 표면을 설치하고, 중심선 OO '와 대칭되게 표면 양측을 배치한다. 여기에서, 실장의 전극도 전원의 필릿이며, 모든 전극13의 폭은 같기 때문에,칩이 얻는 전류는 같은 것이다. 각 칩은 칩인선을 통과하고, 골드와이어15와 전극13으로 접속한다. 본 실시 예에서, 6개의 발광 이극관 칩은 2개씩 짝을 이루어 병렬로 접속하고, 그것들은 병렬 접속 후, 3개 양극과 3개 음극을 형성하고, 6개 극이 있으므로 모든 6개의 전극13 중에서 하나와 용접한다. 상술한 페케이징(packaging)11 모든 전극13은 아래 표면에 있으며, 그 외부 표면은 평면으로 분포, 설치하고, 면적 일치하다. 그 밖에, 전극13 는 각기 페케이징(packaging)11의 하부 표면에서 위로 2개 측벽 하부까지 확장되므로, 페케이징(packaging)11 모든 전극은 하부 표면과 2개 측벽의 하부에서 형성 2개의 수직 평면으로 구성되는 직각 분포 전극을 형성하며, 그들의 면적은 일치하다. 이렇게, 한편으로 칩이 얻은 전류가 동일하며, 다른 한편으로 PN는 금속 전극에 잘 붙어 있어, PN에서 열량을 발생하는 동시에 금속 전극은 즉시 열량을 가지고 가며 전극이 평면으로 분포되었기 때문에 가지고 가는 열량은 더욱 많다.
페케이징14는 실리카 겔을 사용하며, 제일 좋기는 빛의 발사로 사용하는데 유리하며, 열량 구축성 광학 충전재인 실리카 겔을 소켓에 채우고 6개의 발광 이극관 칩12를 형성한다. 그래서, 코팅 혹은 도자기 페케이징로 페케이징(packaging)1의 타원 평면의 칩 발사면 면에 형성되고 한 층의 얇은 실리카 겔로 도포되어 있게 된다.
상술한 6개 발광 이극관 칩12는 짝을 이루어 병렬 접속하고, 그것들은 서로 병렬 접속 후 양극, 음극으로 모든 하나의 전극에 용접한다. 하지만, 6개 발광 이극관 칩12는 또한 먼저 병렬 접속하지 말아야 하며, 그러면 12개의 양극, 음극이 있게 되고, 페케이징(packaging)의 밑면에 12개의 전극을 설치하게 된다. 이는 전극의 총면적이 감소가 되므로 방열에 이롭지 않다.
일반적으로, 페케이징(packaging)11의 고도는 2밀리미터보다 작거나 같으므로, 페케이징 뚜겅의 두께도 1밀리미터보다 작거나 같다. 페케이징(packaging)의 하부 표면 양측 전극13의 중간 위치에 하나의 건반 타입 슬롯17이 설치되어 있다. 대칭되게 하부 표면 양측 전극13부근에 배치된 면 같은 높이의 코팅 돌기로 갈라져서 고정된다.
상기 공정에 의해 제조되는 발광 이극관 밀티칩은 낮은 전력과 낮은 전류로 된다. 각각의 발광 이극관 밀티칩은 0.01 ~ 0.5v이 전력을 가지는데, 이는 플레이트가 서로 다른 크기 및 전력을 가지는, 부등변 삼각형의 동일한 단면을 가지는 마이크로 프리즘에서의 광반사 플레이트에 대한 요구를 충족시키기 위함이다.
그림3~그림6을 참조하면 본 발명의 이상 발광 이극관 밀티칩(Multi Chip) 실장으로 설치된 테이프 램프20은 여러 매듭 실장N을 포함하고, 하나의 회로판(Printed circuit board PCB) 2에서, 그 중, 몇 개 매듭 실장 N 중에서 매개 실장 직렬의 4개 발광 이극관 밀티칩(Multi Chip) 실장10 하나와 (밀티칩(Multi Chip) 실장이 6개와 4개 발광 이극관 칩이며 구조 크기와 칩 수량이 다를 뿐, 원리는 같으며 본 실시 예 중에서 역시 6개의 발광 이극관 칩으로 예를 들어 설명하고, 4개의 발광 이극관 칩의 도면은 참고로 제공함.) 전류제한 저항(Current. Limit Resistor) R을 포함하며 각 실장N는 병렬접속을 채용하여 접속한다.
그림5와 그림6을 참조하면 발광 이극관 밀티칩(Multi Chip) 페케이징 실장1 및 만드는 테이프 램프20은 전형적인 전기회로도이다. 이는 하나의 직렬-병렬회로이며, 조명 기구 전압은 저압을 요구하기에, 여기의 부팅 전압은 직류 12V이다. 모든 매듭 실장 회로10은 Z1, Z2, ,,,.Zn(병렬회로의 갈림길)이고, 발광 이극관 밀티칩(Multi Chip) 실장1은 갈림길에서 직렬이며, R는 갈림길 중의 전류제한 저항(Current. Limit Resistor)이다. 이 회로의 장점은 설사 그 중 하나의 발광 이극관이 작동하지 않아도, 하나의 갈림길이 작동을 멈출 뿐이고 다른 갈림길은 여전히 정상적으로 작동할 수 있다. 그림6은 3개의 드라이버 구동 회로이며, 이러면 비록 원가를 높을 수 있지만, 본 발명으로 제공하는 알루미늄 커버가 모두 방열 여건을 제공하기 때문에, 각 갈림길의 전류는 고르다. 3개 혹은 여러 개 드라이버 부팅의 장점은 설사 일부 드라이버가 파손되었다고 할지라도 다른 회로는 여전히 작동하는 그 점이다.
다시 그림7과 그림9를 참조하면 그림 중에서 제시하는 높이는 모든 16mm과 8mm인 스트립 회로판2이고, 그것들의 하나의 표면에 고도로 상하 2개 부분으로 나뉘고, 상부에 전원 단자 접촉점21, 전류제한 저항(Current. Limit Resistor) 용접 포인트22와 음극 접속 코드 용접 포인트 23이 설치되어 있으며, 하부에는 밀티 발광 이극관 실장 전원 전극 솔더링 랜드24가 있다. 그것의 다른 한 표면에는 발광 이극관 전원 전극 위치와 등지는 부분에 히트싱크25가 갖추어져 있다. 실제로, 발광 이극관 전원 전극 솔더링 랜드24는 구리 성질 솔더링 랜드이며, 서술하는 전원 단자 접촉점21, 전류제한 저항(Current. Limit Resistor) 용접 포인트 22와 음극 접속 코드 용접 포인트 23은 통공 솔더링 랜드이다.
각 실장10를 회로판2에 용접하면, 각 실장10의 발광 이극관 밀티칩(Multi Chip) 실장1은 매듭 실장 순서대로 서로 간의 일정한 거리로 회로판 발광 이극관 전원 전극 솔더링 랜드24에 용접하고, 발광 이극관 밀티칩(Multi Chip) 실장 양극과 음극이 모든 전원을 연결시켜 단자 접촉점21, 음극 접속 코드 용접 포인트 22, 전류제한 저항(Current. Limit Resistor) R의 저항 용접 포인트 23과 모든 매듭 실장으로 직렬 2개 발광 이극관 밀티칩(Multi Chip) 실장1 사이에 용접한다.
밀티칩(Multi Chip) 실장 PCB 나이트 스트립(Knight Strip)20 조립 후, 아래에 자세히 서술하는 발광 이극관등 동일 절단면 부등변 삼각형 프리즘(prism) 플렛램프와 원형등의 중요한 부품에 작용하게 된다. 우리가 테이프 램프20의 발광 이극관등 동일 절단면 등변 삼각형 능각 플렛램프와 원형등을 아주 큰 발광 이극관 페케이징 부품으로 간주한다면, 그러면 밀티칩(Multi Chip) 페케이징 실장1 및 작성하는 PCB 테이프 램프20은 서술하는 플렛램프와 원형등의 갈라놓을 수 없는 일부분인 것이다. 밀티칩(Multi Chip) 페케이징 실장 테이프 램프의 전체 특성은 모두 프리즘(prism) 반사재(reflectior)와 원형등에 속하고 양호하게 광원 광학 엔진의 빛 동력원 역할을 가지도록 할 수 있다.
이해해야 하는 것은 플렛램프 혹은 원형등의 램프 소켓의 수요에 적응하고자, 플렛램프 중 테이프 램프20은 롱 스트립(long strip) 램프 소켓에 설치하는 것이며, 길이 L로 계측하고, 원형등 중 테이프 램프2는 환상 램프 소켓에 설치하며, 그 길이는 둘레길이C로 계측한다. 조명 기구의 특수한 회로 설계는 모든 회로가 여러 매듭 실장N로 나뉘어 지기를 요구하기 때문에, 이 N 매듭 실장 회로는 12V의 직류 저압 병렬로 접속하며, 모든 실장에서 4개의 실장과 하나의 전류제한 저항(Current. Limit Resistor)은 직렬을 유지한다. 플렛램프 혹은 원형등의 테이프 램프2의 길이 L 혹은 둘레길이C는 매 매듭 실장의 매듭 길이 혹은 램프 소켓 지름D(또한 램프 소켓 배합하는 회로판 지름)를 통하여 계산할 수 있다. 예를 들면, 플렛램프의 테이프 램프는 아래 공식을 이용할 수 있다. L=δ×N, 원형등의 테이프 램프는 공식 C=π×D를 이용할 수 있다. 원형등 둘레길이는 N 매듭의 더한 값절(δ×N, δ=30밀리미터, N는 20임), 그러므로 등식π×D=δ×N을 이용할 수 있으며, 구해낸 램프 소켓과 배합되는 회로판 지름은 D=N δ/π이다. 볼 수 있는바, 원형등 혹은 플렛램프은 출력을 확정한 후에야 그들의 길이와 지름을 확정할 수 있다. 모든 매듭 실장의 길이(매듭 길이)의 제약을 받으며, 그러므로 조명 기구 출력의 확정도 동시에 매듭 길이이 요인을 고려해야 한다.
발광 이극관 밀티칩(Multi Chip) 실장 폭은 A이고, 일반적으로 4A≠δ이며, A는 너무 넓으면 아니되고, 넓으면 조명 기구 출력 분포와 지름이 작은 원반 테이프 램프의 형태에 영향을 주게 되며, 그림3과 그림4에 표시한 것과 같다.
발광 이극관 칩 실장 PCB 테이프 램프20에 대하여, 우리가 에디슨이 백열등을 발명한 필라멘트를 연상하게 할 것이고, 그것들은 공통성이 있기에 전부 발광할 수 있지만 이 테이프 램프20은 완전히 원래의 텅스텐 필라멘트와 다르다. 이 테이프 램프는 N매듭 길이의 테이프 램프의 길이로 무작위로 조합할 수 있다. 테이프 램프와 등곽(플렛램프 혹은 원형등)으로 분리될 수 있고, "내장 recovery"를 진행하여, 이전의 전구 필라멘트가 등곽과 분리될 수 없도록 한다.
상술한 발광 이극관 칩의 1자형 수직 페케이징 디자인은 발광 이극관 조명 기구 설계 요구애 복종한다. 상기 3개도면을 회고하면 밀티칩(Multi Chip) 타원형 페케이징 실장은 조명 기구의 발광원이다.또한 본 신청인은 “동일 절단면 삼각형 오리엔테이션 프리즘(prism) 원형 반사재(reflectior) 및 만드는 원형등”특허 출원 문서 중에서 다음과 같이 “서술하는 발광 이극관의 발사 평면과 프리즘(prism) 면 위의 각 동일 절단면 삼각형 정점의 접속 코드와 90°-α 협각을 이룬다”. 이는 광학 디자인의 수요에서이다. 동시에, 밀티칩(Multi Chip) 타원형 발광 이극관 실장 페케이징의 대칭 디자인은 광학상의 요구 외, 또한 송전과 방열의 수요가 있다.
그림7과 그림8을 참조하면, 실제로 사용하는 회로판2는 나무판을 기층과 양면 코팅으로 히트싱크와 밀티 발광 이극관 실장 전원 전극 솔더링 랜드의 부분적 동편 합판으로 하고, 이 회로판의 두께는 1밀리미터 미만이다. 가공 처리를 통하여, 회로판 위에 전원 단자 용접 포인트 21, 전류제한 저항(Current. Limit Resistor) 용접 포인트 22와 음극 접속 코드 용접 포인트23 상부와 밀티 발광 이극관 전원 전극 솔더링 랜드24 하부를 형성하며 상부와 하부가 각기 점유하는 표면 면적은 20~50％와 80~50％이다. 본 실시 예에서, 회로판2 중 가리키는 고도 H는 발광 이극관 실장 용접 구역이다. 하지만 모든 표면으로 말하면 H 부분은 3/5를 차지했고, 이 부분은 발광 이극관 실장 용접 구역이고, 동시에 또한 발광 이극관 전원 전극이며, 발광 이극관의 방열구역이기도 하고, 테이프 램프 실장 두께가 0.8mm이기에 발광 이극관 집합점에 열량이 생긴 후 즉시 전극13으로 PCB 솔더링 랜드 보드에 전달하고, 열량은 또한 PCB 베이스 라이트를 통과하여 뒷면 방열 동판25에 전달된다. 동시에 판면 위의 저항 용접은 전후로 관통하여도 열전도로 뒷면 동판에 전달될 수 있다. 이 곳의 전류제한 저항(Current. Limit Resistor)R는 공중 용접을 채용하고, 될 수록 발광 이극관 열량 축적을 피면해야 한다.
참고 그림9와 그림10는 발광 이극관 밀티칩(Multi Chip) 타원형 실장 PCB 테이프 램프 회로판 뒷면이며, H높이의 사선부분은 선로의 양극 도선이며, 여기에서 동시에 발광 이극관 방열 동전의 역할을 충당했고, PCB 회로판에서 전달해 오는 열량을 그것의 광대역을 통하여 다시 그것들의 뒷면에 의지하는 두랄루민(duralumin) 등 프레임에 전달하고, 진일보로 다시 등 프레임과 외부 공기가 대류가 발생하도록 하여 방열을 시도한다. 그림7, 그림8을 총결하면 이곳에서 “큰” 방열 방침을 채용했고, 될수록 발광 이극관 집합 점의 접촉, 전도, 방열 면적을 확장한다. 본 디자인과 전통적인 지름이 5밀리미터인 총탄형 페케이징 발광 이극관 설계와 서로 비교한다. 방열 면적을 수십배 확대하였다. 이러한 방열 시스템은 효과가 비교적 좋다.
그림 11은 본 발명이 원형등에 적용하는 예제이다. 서술하는 원형등은 테이프 램프 20 외, 또한 원형 반사재(reflectior)30, 방열 프레임40, 방열판50, 반사 라이닝 60을 포함한다. 우리는 광원, 포인트, 표면 광원 등 몇 가지에서 서술할 수 있다.
여기서 지름이 180mm인 원형등을 예를 들면, 그것의 출력은 5W이며 그것의 주변 등 슬롯52 내에서 20개 매듭의 발광 이극관 타원형 실장을 분포하였다. 매개 매듭에는 4개의 실장이 있고, 매개 실장 평면에 6개의 칩 광원이 있고, 지름이 180mm인 원형등 주위에는 모두 6×4×20=480 개이 포인트 광원이 있다. 지름이 180mm인 원형등에는 33개의 동일 절단면 비등변 프리즘(prism)환이 있다. 발광 이극관 밀티칩(Multi Chip) 테이프 램프를 밝게 하면, 원형등 주위의 각 실장 발광 이극관 칩 발광 포인트는 플렛램프 프리즘(prism)환을 비추고, 전반사를 통하여 능면 위에 480×33=15840개의 반광속이 발생하며 원형등 발사 평면에 발사한다. Ø80mm의 원형등은 통광경이 254평방센티미터이다. 15840÷254=62에서 매평방센티미터 당 62개의 광속을 반사한다. 이것은 하나의 5W가 15840광속의 광학과 수학으로 변화하는 과정이다. 하나의 포인트 광원이 표면 광원으로 변화하는 과정이다.
그림12 참조하면 그림 중에 일종 직사각형의 플렛램프가 나타났고, 테이프 램프200 외, 직롱 스트립(long strip) 프리즘(prism) 반사재(reflectior)300을 포함하고 방열 프레임400, 방열판500, 반사 라이닝600을 포함한다. 그것의 출력은 5W이고, 그것의 양측 램프 소켓520 내에 약간의 발광 이극관실장이 분포되었다. 매 매듭에는 4개의 실장이 있고, 매개 실장 평면에는 6개의 칩 포인트 광원이 있다.
그림11과 그림12에서 볼 수 있는바, 발광 이극관 밀티칩(Multi Chip) 실장 테이프 램프는 동일 절단면 비등변 삼각형 프리즘(prism) 플렛램프와 원형등의 구동 원천이다. 적용 사례로서, 그것은 플렛 램프와 원형등의 중심에서 개공하며, 스크류70, 700으로 천장판에 방치하는 라스80, 800위에서 일종 평정 조명 기구 혹은 룸·램프로 된다.
이론에서 실천까지, 발광 이극관 반도체 조명으로 전통적 백열등을 교체하였고, 치밀 타입 형광등이 이미 점차 다가오고 있으며 전통적인 조명 기구 디자인의 속박에서 벗어나서, 우리는 이 어려운 발전도로에서 불발하여 일정한 돌파를 가져왔고 머지않은 시간 내에 세상 사람들이 에너지 절약 친환경, 고휘도의 발광 이극관 반도체 조명 기구를 사용하게 할 수 있다.
* 도면의 주요 부분에 대한 설명 *
11 : 페케이징(packaging) 12 : 칩
13 : 전극 15 : 골드와이어
17 : 슬롯 20 : 테이프 램프
30 : 원형 반사재(reflectior) 40 : 방열 프레임
50 : 방열판 60 : 반사 라이닝

Claims (15)

  1. 페케이징(packaging)은 내 고온 플라스틱 혹은 도자기로 만들어지고, 그 위 표면 중앙에 그 밑면이 타원형으로 발광 이극관 광선 발사 플랫폼을 설치하는 소켓이 있고,
    밀티 발광 이극관 칩은 상하 1자 타입으로 발사 플랫폼에 배열되어 설치하고,
    발광 이극관 칩의 수량과 맞먹는 수량의 전극은 페케이징(packaging) 하부 표면에 설치하고, 중심선을 대칭으로 하부 표면 양측에 배치하며 칩 도선을 통하여 전극과 접속하고,
    페케이징(packaging) 뚜껑은 실리카 겔로 소켓에 채우고 밀티 발광 이극관 칩 위에 형성하는
    발광 이극관 밀티칩 실장.
  2. 제1항에 있어서,
    1자 타입으로 플랫폼 위에 설치하는 밀티 발광 이극관 칩은 정방형이며, 2~8조각이고, 칩 중심 사이 거리는 0.8밀리미터이고, 그 기하 중심 연선 페케이징(packaging)의 중심선은 OO'과 완전히 겹치는
    발광 이극관 밀티칩 실장.
  3. 제1항에 있어서,
    서술하는 전극의 각자 페케이징(packaging) 하부에서 위로 2개의 측벽 하부까지 연장하는
    발광 이극관 밀티칩 실장.
  4. 제1항에 있어서,
    페케이징(packaging)의 모든 전극 아래 표면은 평면으로 분포되며, 면적은 일치하는
    발광 이극관 밀티칩 실장.
  5. 제1항에 있어서,
    서술하는 페케이징(packaging)의 모든 전극이 아래 표면과 2개 측벽 하부와 직각으로 분포되며 면적이 일치하는
    발광 이극관 밀티칩 실장.
  6. 제1항에 있어서,
    서술하는 페케이징(packaging)의 외형이 사각형 혹은 직사각형이며, 서술하는 페케이징(packaging)의 소켓은 사각형, 직사각형 혹은 타원형 슬롯인
    발광 이극관 밀티칩 실장.
  7. 제1항에 있어서,
    서술하는 발광 이극관 밀티칩(Multi Chip)이 쌍을 이루어 병렬로 접속하고, 그것들은 병렬로 양극, 음극으로 모든 하나의 전극에 용접하는
    발광 이극관 밀티칩 실장.
  8. 제1항에 있어서,
    서술하는 페케이징(packaging)의 고도가 2밀리미터이며, 서술하는 페케이징 뚜껑의 두께는 1밀리미터인
    발광 이극관 밀티칩 실장.
  9. 제1항에 있어서,
    서술하는 페케이징(packaging) 하부 표면 양측 전극 중간 위치에 하나의 건반 모양 슬롯이 설치되는
    발광 이극관 밀티칩 실장.
  10. 제1항에 있어서,
    서술하는 대칭되어 하부 표면 양측 전극 인접면이 같은 높이의 코팅 돌기로 갈라져서 위치되는
    발광 이극관 밀티칩 실장.
  11. 몇 개 구간의 실장에서 매 실장은 직렬하는 4개의 발광 이극관 밀티칩(Multi Chip) 실장과 전류제한 저항(Current. Limit Resistor)을 포함하고 각 실장은 병렬로 접속하고,
    하나의 롱 스트립 타입의 회로판에서 그 하나의 표면 위에 고도로 상하 2개 부분으로 나뉘며, 상부에는 전원 단자 통공 접촉 포인트가 설치되고, 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트와 음극 코드로 통공을 용접 포인트와 이어지며, 하부에는 밀티 발광 이극관 실장 전원 전극 솔더링 랜드가 갖추어져 있고, 그것의 다른 한 표면에서 발광 이극관 전원 전극 위치는 등지는 부분에 방열 동편이 갖추어져 있고,
    서술하는 각 매듭 실장의 발광 이극관 밀티칩(Multi Chip) 실장은 매듭 실장 순서대로 서로 일정한 거리로 회로판 발광 이극관 전원 전극 위에 배치하고, 발광 이극관 밀티칩(Multi Chip) 실장 양극과 음극이 모든 전원 단자 통공 접촉 포인트와 음극 통공 접속 코드가 용접 포인트와 연결되고, 전류제한 저항(Current. Limit Resistor)은 전류제한 저항(Current. Limit Resistor) 통공 용점 점과 연결되어 매개 매듭으로 직렬의 두 개의 발광 이극관 밀티칩(Multi Chip) 실장 사이에 연결되는
    발광 이극관 밀티칩 실장으로 만들어지는 스트립 라이트.
  12. 제1항에 있어서,
    전류제한 저항(Current. Limit Resistor)이 전류제한 저항(Current. Limit Resistor) 통공 용접 점에서 허공으로 용접하는
    발광 이극관 밀티칩 실장으로 만들어지는 스트립 라이트.
  13. 제1항에 있어서,
    서술하는 전원 단자 통공 접촉 포인트가 설치되어, 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트와 음극 통공 접속 코드로 용접하는 상부와 밀티 발광 이극관 전원 전극이 설치된 하부가 모든 표면 면적의 20~50％와 80~50％를 점하는
    발광 이극관 밀티칩 실장으로 만들어지는 스트립 라이트.
  14. 제1항에 있어서,
    서술하는 발광 이극관 전원 전극이 구리 자질 솔더링 랜드이며, 서술하는 전원 단자 통공 접촉점, 전류제한 저항(Current. Limit Resistor) 통공 용접 포인트와 음극 접속 코드 통공 용접 포인트는 통공 솔더링 랜드인
    발광 이극관 밀티칩 실장으로 만들어지는 스트립 라이트.
  15. 제1항에 있어서,
    서술하는 회로판이 베이클라이트판을 보드로 하는 기층과 양측 코팅을 히트싱크와 밀티 발광 이극관 실장 전원 전극의 부분적 동편의 합판 혹은 인쇄 회로판으로 하고, 이 회로판 두께는 1밀리미터 미만인
    발광 이극관 밀티칩 실장으로 만들어지는 스트립 라이트.
KR1020117007135A 2008-08-26 2008-08-26 발광 다이오드 멀티 칩 실장 및 실장 탑재로 만들어진 스트립 라이트 KR101324077B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2008/001533 WO2010022538A1 (zh) 2008-08-26 2008-08-26 发光二极管多芯片贴片及装有该贴片的灯条

Publications (2)

Publication Number Publication Date
KR20110070978A true KR20110070978A (ko) 2011-06-27
KR101324077B1 KR101324077B1 (ko) 2013-10-31

Family

ID=41720763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007135A KR101324077B1 (ko) 2008-08-26 2008-08-26 발광 다이오드 멀티 칩 실장 및 실장 탑재로 만들어진 스트립 라이트

Country Status (6)

Country Link
US (1) US9129832B2 (ko)
EP (1) EP2325898A4 (ko)
JP (1) JP2012501068A (ko)
KR (1) KR101324077B1 (ko)
CN (1) CN101816076B (ko)
WO (1) WO2010022538A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102980155A (zh) * 2012-12-04 2013-03-20 东莞市中实创半导体照明有限公司 一种led集成光源底板
US9353932B2 (en) 2013-03-13 2016-05-31 Palo Alto Research Center Incorporated LED light bulb with structural support
US9528689B2 (en) 2013-03-13 2016-12-27 Palo Alto Research Center Incorporated LED lighting device with cured structural support
US9374909B2 (en) * 2013-03-14 2016-06-21 Bardwell & Mcalister Inc. Method of manufacturing LED module
CN103560128A (zh) * 2013-10-30 2014-02-05 山东明华光电科技有限公司 光斑均匀的高光效大功率集成led
CN103557464B (zh) * 2013-11-15 2016-08-24 东莞市驰明电子科技有限公司 可多面贴装式贴片led支架及led灯、led灯具
JP2017045951A (ja) 2015-08-28 2017-03-02 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール及びそれを備えた照明器具
CN105913771A (zh) * 2016-05-05 2016-08-31 深圳市奥蕾达科技有限公司 一种侧贴片式全彩led封装及led透明屏
JP6380512B2 (ja) * 2016-11-16 2018-08-29 富士ゼロックス株式会社 発光素子アレイ、および光伝送装置
TWI636590B (zh) * 2017-09-20 2018-09-21 宏齊科技股份有限公司 發光二極體封裝
CN108323004A (zh) * 2018-02-02 2018-07-24 江门黑氪光电科技有限公司 一种具有对称焊盘的线路板
CN109036168A (zh) * 2018-10-12 2018-12-18 广东德豪锐拓显示技术有限公司 Led透明显示屏及其贴片灯

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH650373A5 (fr) * 1982-07-16 1985-07-15 Jean Paul Strobel Circuit imprime et procede de fabrication du circuit.
JP3426574B2 (ja) * 1997-07-24 2003-07-14 協和化成株式会社 表面実装部品及びその製造方法
JP3329716B2 (ja) * 1997-12-15 2002-09-30 日亜化学工業株式会社 チップタイプｌｅｄ
US20030112627A1 (en) * 2000-09-28 2003-06-19 Deese Raymond E. Flexible sign illumination apparatus, system and method
US6505956B1 (en) * 2000-12-22 2003-01-14 Lektron Industrial Supply, Inc. Reeled L.E.D. assembly
JP4737575B2 (ja) * 2001-01-30 2011-08-03 ハリソン東芝ライティング株式会社 発光ダイオードアレイ及び光源装置
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
KR100419611B1 (ko) * 2001-05-24 2004-02-25 삼성전기주식회사 발광다이오드 및 이를 이용한 발광장치와 그 제조방법
JP3862723B2 (ja) * 2002-10-25 2006-12-27 森山産業株式会社 発光モジュール
US7692206B2 (en) * 2002-12-06 2010-04-06 Cree, Inc. Composite leadframe LED package and method of making the same
US20050056092A1 (en) * 2003-09-12 2005-03-17 Kowalski Kenneth H. Liquid level indicator using lights
JP4654670B2 (ja) * 2003-12-16 2011-03-23 日亜化学工業株式会社 発光装置及びその製造方法
JP2005222903A (ja) * 2004-02-09 2005-08-18 Rosso:Kk 照明装置
US7213941B2 (en) * 2004-04-14 2007-05-08 Sloanled, Inc. Flexible perimeter lighting apparatus
JP5081370B2 (ja) * 2004-08-31 2012-11-28 日亜化学工業株式会社 発光装置
JP2006253336A (ja) * 2005-03-10 2006-09-21 Toyoda Gosei Co Ltd 光源装置
KR101187943B1 (ko) * 2005-09-20 2012-10-05 르네사스 일렉트로닉스 가부시키가이샤 Ｌｅｄ 광원 및 그 제조 방법
JP2007194610A (ja) * 2005-12-21 2007-08-02 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法及びこれを用いた表示装置
CN101416323B (zh) * 2006-04-10 2011-03-30 夏普株式会社 Led组件和包括该led组件的照明装置和液晶显示装置
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
JP4300223B2 (ja) * 2006-06-30 2009-07-22 株式会社 日立ディスプレイズ 照明装置および照明装置を用いた表示装置
US8367945B2 (en) * 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
ATE503149T1 (de) * 2006-09-12 2011-04-15 Paul Lo Integral geformter einteiliger leuchtdraht für eine lichtemissionsdiode
JP4306772B2 (ja) * 2006-10-05 2009-08-05 日亜化学工業株式会社 発光装置
TW200824142A (en) * 2006-11-22 2008-06-01 Lighthouse Technology Co Ltd High power diode holder and thereof package is described
JP5034686B2 (ja) * 2006-11-22 2012-09-26 日亜化学工業株式会社 半導体装置
TW200823558A (en) * 2006-11-23 2008-06-01 Lite On Technology Corp Light source unit and backlight module with the light source unit
CN201000001Y (zh) * 2007-01-08 2008-01-02 赖金鸿 可调长度的led灯条
US20080179619A1 (en) * 2007-01-29 2008-07-31 Unity Opto Technology Co., Ltd. Edge-emitting light-emitting diode
US20080220548A1 (en) * 2007-03-08 2008-09-11 Tsung-Wen Chan Multi-chip surface mounted led structure and a method for manufacturing the same

Also Published As

Publication number Publication date
JP2012501068A (ja) 2012-01-12
US20110210349A1 (en) 2011-09-01
WO2010022538A1 (zh) 2010-03-04
US9129832B2 (en) 2015-09-08
CN101816076B (zh) 2012-05-23
CN101816076A (zh) 2010-08-25
EP2325898A1 (en) 2011-05-25
KR101324077B1 (ko) 2013-10-31
EP2325898A4 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101324077B1 (ko) 발광 다이오드 멀티 칩 실장 및 실장 탑재로 만들어진 스트립 라이트
JP3171402U (ja) 照明装置
US8794793B2 (en) Solid state lighting device with elongated heatsink
JP5999391B2 (ja) 発光装置、照明用光源及び照明装置
JP6252753B2 (ja) 発光装置、照明装置及び実装基板
US20020136025A1 (en) Light source arrangement
US10794543B2 (en) Substrate for LED packaging, LED package, and LED bulb
JP6206795B2 (ja) 発光モジュール及び照明装置
JP2010055993A (ja) 照明装置および照明器具
GB2361581A (en) A light emitting diode device
JP2008016412A (ja) 照明装置用のリフレクタ及び照明装置
JP6268636B2 (ja) 発光装置、照明用光源及び照明装置
JP2016512921A (ja) Ｌｅｄ照明装置
US20150009662A1 (en) Light-Emitting Module and Luminaire
JP6094618B2 (ja) ランプ
JP6483363B2 (ja) 照明装置
KR20140067931A (ko) 이산 ｌｅｄ와 ｏｌｅｄ 부품의 조합을 가진 조명 디바이스
EP3599415B1 (en) Illuminating lamp and decorative lamp
CN110043861B (zh) 一种led汽车灯
KR101032859B1 (ko) 발광다이오드 조명모듈
JP2012074344A (ja) 照明装置、口金付ランプおよび照明器具
CN220963390U (zh) 反射出光型led光源及灯具
JP6076605B2 (ja) Ｌｅｄ発光装置
JP2006107851A (ja) スタンド型照明装置
EP3715699A1 (en) Led light bulb

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee