KR20110066022A - 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 - Google Patents

발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 Download PDF

Info

Publication number
KR20110066022A
KR20110066022A KR1020090122752A KR20090122752A KR20110066022A KR 20110066022 A KR20110066022 A KR 20110066022A KR 1020090122752 A KR1020090122752 A KR 1020090122752A KR 20090122752 A KR20090122752 A KR 20090122752A KR 20110066022 A KR20110066022 A KR 20110066022A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
conductive semiconductor
emitting structure
emitting device
Prior art date
Application number
KR1020090122752A
Other languages
English (en)
Other versions
KR101114782B1 (ko
Inventor
강대성
정명훈
정성훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090122752A priority Critical patent/KR101114782B1/ko
Priority to EP10194056.7A priority patent/EP2333836B1/en
Priority to US12/964,374 priority patent/US8735910B2/en
Priority to CN2010105876216A priority patent/CN102097424A/zh
Publication of KR20110066022A publication Critical patent/KR20110066022A/ko
Application granted granted Critical
Publication of KR101114782B1 publication Critical patent/KR101114782B1/ko
Priority to US14/044,556 priority patent/US8901582B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

실시예에 따른 발광 소자는 제1 발광 구조물; 상기 제1 발광 구조물 상에 비전도성 반도체층; 상기 비전도성 반도체층 상에 제2 발광 구조물; 및 상기 제1 발광 구조물 및 상기 제2 발광 구조물에 동시에 전기적으로 연결되는 공통 전극을 포함한다.
발광 소자

Description

발광 소자, 발광 소자 패키지 및 발광 소자 제조방법{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND METHOD FOR FABRICATING THE SAME}
실시예는 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
한편, 발광 다이오드는 일반적인 다이오드의 정류 특성을 가지기 때문에 교류(AC) 전원에 연결되는 경우 전류의 방향에 따라 온/오프를 반복하게 되어 연속적으로 빛을 창출하지 못하며, 역방향 전류에 의해 파손될 우려가 있다.
따라서, 발광 다이오드를 직접 교류 전원에 연결하여 사용하기 위한 다양한 연구가 진행되고 있다.
실시예는 새로운 구조의 발광 소자를 제공한다.
실시예는 교류 전원을 공급받아 연속적으로 빛을 생성하는 발광 소자를 제공한다.
실시예에 따른 발광 소자는 제1 발광 구조물; 상기 제1 발광 구조물 상에 비전도성 반도체층; 상기 비전도성 반도체층 상에 제2 발광 구조물; 및 상기 제1 발광 구조물 및 상기 제2 발광 구조물에 동시에 전기적으로 연결되는 공통 전극을 포함한다.
실시예는 새로운 구조의 발광 소자를 제공할 수 있다.
실시예는 교류 전원을 공급받아 연속적으로 빛을 생성하는 발광 소자를 제공할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 상세히 설명한다.
<제1 실시예>
도 1은 제1 실시예에 따른 발광 소자(100)의 단면도이고, 도 2는 제1 실시예에 따른 발광 소자(100)의 상면도이다.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 발광 소자(100)는 기판(110), 베이스층(120), 제1 도전형 반도체층(130), 제1 활성층(140), 제2 도전형 반도체층(150), 비전도성 반도체층(160), 제3 도전형 반도체층(170), 제2 활성층(180), 제4 도전형 반도체층(190), 제1 전극(131), 제2 전극(191)) 및 공통 전극(165)을 포함한다.
상기 제1 도전형 반도체층(130), 제1 활성층(140) 및 제2 도전형 반도체층(150)은 제1 발광 구조물(A)을 이루며, 상기 제3 도전형 반도체층(170), 제2 활성층(180) 및 제4 도전형 반도체층(190)은 제2 발광 구조물(B)을 이룬다.
상기 발광 소자(100)는 외부의 교류(AC : Alternative Current) 전원을 공급받아 연속적으로 빛을 생성할 수 있다. 즉, 상기 교류(AC) 전원은 상기 발광 소자(100)에 (+) 전압과 (-) 전압을 교번적으로 공급하는데, (+) 전압 및 (-) 전압 중 어느 하나에 의해 상기 제1 발광 구조물(A)이 발광하고, (+) 전압 및 (-) 전압 중 다른 하나에 의해 상기 제2 발광 구조물(B)이 발광하게 되어, 상기 발광 소자(100)는 연속적으로 빛을 생성할 수 있다.
이하, 상기 발광 소자(100)의 구성 요소를 중심으로 상세히 설명한다.
상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(110) 상에는 상기 베이스층(120)이 형성될 수 있다.
상기 베이스층(120)은 상기 기판(110)과 상기 제1 도전형 반도체층(130) 사이의 격자 상수 차이를 완화하여, 상기 제1 도전형 반도체층(130)이 양호한 결정성을 가지면서 성장할 수 있도록 할 수 있다.
상기 베이스층(120)은 예를 들어, 버퍼층과 언도프트(Undoped) 반도체층 중 적어도 하나를 포함하는 복수의 층으로 형성될 수 있다. 또한, 상기 베이스층(120)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 베이스층(120) 상에는 상기 제1 발광 구조물(A)이 형성될 수 있다. 상기 제1 발광 구조물(A)은 상기 제1 도전형 반도체층(130), 상기 제1 도전형 반도체층(130) 상에 상기 제1 활성층(140), 상기 제1 활성층(140) 상에 상기 제2 도전형 반도체층(150)을 포함한다.
상기 제1 도전형 반도체층(130)은 예를 들어, n형 반도체층을 포함할 수 있 는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, C 등의 n형 도펀트가 도핑될 수 있다.
상기 제1 도전형 반도체층(130) 상에는 제1 활성층(140)이 형성될 수 있다. 상기 제1 활성층(140)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다. 상기 제1 활성층(140)은 상기 제1,2 도전형 반도체층(130,150)에 의해 공급받은 캐리어(전자 및 정공)을 이용하여 빛을 생성할 수 있다.
상기 제1 활성층(140)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있다.
상기 제1 활성층(140) 상에는 상기 제2 도전형 반도체층(150)이 형성될 수 있다. 상기 제2 도전형 반도체층(150)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
또한, 상기 제1 활성층(140)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 제2 도전형 반도체층(150) 상에는 상기 비전도성 반도체층(160)이 형성 될 수 있다. 즉, 상기 비전도성 반도체층(160)은 상기 제2 도전형 반도체층(150)과 상기 제3 도전형 반도체층(170) 사이, 다시 말해, 상기 제1 발광 구조물(A)과 제2 발광 구조물(B) 사이에 형성될 수 있다.
상기 비전도성 반도체층(160)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 비전도성 반도체층(160)은 상기 제1,2,3,4 도전형 반도체층(130,150,170,190)에 비해 현저히 낮은 캐리어 농도(Carrier Concentration), 예를 들어 1016cm-2 이하의 캐리어 농도를 가져서, 실질적으로 전류가 흐르지 않는다. 따라서, 상기 비전도성 반도체층(160)은 상기 제1 발광 구조물(A)과 상기 제2 발광 구조물(B)을 서로 절연시킬 수 있다.
상기 비전도성 반도체층(160)의 두께는 예를 들어, 10nm 내지 1000nm 일 수 있다. 상기 비전도성 반도체층(160)이 10nm 미만의 두께를 가지는 경우에는 터널링(Tunneling) 현상 등에 의해 상기 제1 발광 구조물(A)과 상기 제2 발광 구조물(B) 사이에 누설 전류가 발생하여 상기 발광 소자(100)가 제대로 동작하지 않을 수 있다. 또한, 상기 비전도성 반도체층(160)이 1000nm를 초과하는 두께를 가지는 경우에는 상기 공통 전극(165)을 형성하는 공정이 복잡해지고, 상기 공통 전극(165)의 두께가 두꺼워질 수 있다.
상기 비전도성 반도체층(160) 상에는 상기 제2 발광 구조물(B)이 형성될 수 있다. 상기 제2 발광 구조물(B)은 상기 제3 도전형 반도체층(170), 상기 제3 도전형 반도체층(170) 상에 상기 제2 활성층(180), 상기 제2 활성층(180) 상에 상기 제4 도전형 반도체층(190)을 포함한다.
상기 제3 도전형 반도체층(170)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, C 등의 n형 도펀트가 도핑될 수 있다.
상기 제3 도전형 반도체층(170) 상에는 상기 제2 활성층(180)이 형성될 수 있다. 상기 제2 활성층(180)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다. 상기 제2 활성층(180)은 상기 제3,4 도전형 반도체층(170,190)에 의해 공급받은 캐리어(전자 및 정공)을 이용하여 빛을 생성할 수 있다.
상기 제2 활성층(180)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있다.
상기 제2 활성층(180) 상에는 상기 제4 도전형 반도체층(190)이 형성될 수 있다. 상기 제4 도전형 반도체층(190)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
또한, 상기 제2 활성층(180)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
한편, 상기 제1,3 도전형 반도체층(130,170)에 p형 도펀트가 도핑되고, 상기 제2,4 도전형 반도체층(150,190)에 n형 도펀트가 도핑될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 베이스층(120), 제1 발광 구조물(A), 비전도성 반도체층(160) 및 제2 발광 구조물(B)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy) 또는 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 도전형 반도체층(150) 및 제3 도전형 반도체층(170)에는 상기 공통 전극(165)이 전기적으로 연결되도록 형성될 수 있다. 즉, 상기 공통 전극(165)은 상기 제1 발광 구조물(A)과 상기 제2 발광 구조물(B)에 동시에 전기적으로 연결될 수 있다.
예를 들어, 도시된 것처럼, 상기 공통 전극(165)은 상기 제3 도전형 반도체층(170) 및 상기 비전도성 반도체층(160)의 측면 중 적어도 일부분과, 상기 제2 도전형 반도체층(150)의 상면 및 측면의 적어도 일부분에 형성될 수 있다.
또한, 도 2에 도시된 것처럼, 상기 공통 전극(165)은 상기 발광 소자(100)의 전류 퍼짐 효과를 향상시키기 위해, 상기 제3 도전형 반도체층(170), 비전도성 반도체층(160) 및 제2 도전형 반도체층(150)의 세 개의 면을 둘러싸도록 형성될 수 있으나, 상기 공통 전극(165)의 형상에 대해 한정하지는 않는다.
상기 공통 전극(165)을 형성하기 위해, 상기 발광 소자(100)에 상기 제2 도전형 반도체층(150)이 노출되도록 메사 에칭(Mesa Etching)을 실시할 수 있으나, 이에 대해 한정하지는 않는다.
상기 공통 전극(165)은 접지(Ground) 상태의 외부 단자와 예를 들어, 제3 와이어(166)에 의해 전기적으로 연결되므로, 상기 제2 도전형 반도체층(150) 및 제3 도전형 반도체층(170)은 상기 공통 전극(165)에 의해 접지 상태를 가진다.
상기 공통 전극(165)은 증착 공정 또는/및 도금 공정에 의해 구리(Cu), 금(Au), 알루미늄(Al), 티타늄(Ti), 크롬(Cr) 중 적어도 하나를 포함하도록 형성될 수 있다.
상기 제1 도전형 반도체층(130) 상에는 제1 전극(131)이 형성되고, 상기 제4 도전형 반도체층(190) 상에는 제2 전극(191)이 형성될 수 있다. 상기 제1 전극(131)을 형성하기 위해, 상기 발광 소자(100)에 상기 제1 도전형 반도체층(130)이 노출되도록 메사 에칭(Mesa Etching)을 실시할 수 있다.
상기 제1,2 전극(131,191)은 증착 공정 또는/및 도금 공정에 의해 구리(Cu), 금(Au), 알루미늄(Al), 티타늄(Ti), 크롬(Cr) 중 적어도 하나를 포함하도록 형성될 수 있다.
상기 제1 전극(131)은 상기 제1 발광 구조물(A)에 전원을 제공하며, 상기 제 2 전극(191)은 상기 제2 발광 구조물(B)에 전원을 제공한다.
이때, 상기 제1 전극(131)과 상기 제2 전극(191)은 동일한 교류(AC) 전원에 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 전극(131) 및 제2 전극(191)에는 제1 와이어(132)와 제2 와이어(192)가 각각 연결될 수 있으며, 상기 제1,2 와이어(132,192)는 동일한 외부의 교류(AC) 전원에 전기적으로 연결될 수 있다.
한편, 상기 외부의 교류(AC) 전원은 상기 발광 소자(100)의 구동에 적합한 피크 투 피크(peak to peak) 전압을 가지도록 제공될 수 있다. 예를 들어, 상기 발광 소자(100)가 3.3V의 동작 전압을 갖는 경우, 상기 외부의 교류(AC) 전원은 -3.3V 내지 3.3V의 피크 투 피크(peak to peak) 전압을 가질 수 있다. 다만, 이에 대해 한정하지는 않는다.
따라서, 상기 제1,2 전극(131,191) 및 공통 전극(165)에 의해, 상기 교류(AC) 전원이 (-) 전압을 공급하는 경우에는 상기 제1 발광 구조물(A)이 발광하고, (+) 전압을 공급하는 경우에는 상기 제2 발광 구조물(B)이 발광하게 되므로, 상기 제1,2 발광 구조물(A,B)이 교번적으로 발광하게 되어 상기 발광 소자(100)는 연속적으로 빛을 생성할 수 있다.
또한, 상기 발광 소자(100)는 (+),(-) 전압 모두를 사용하여 발광하므로, 기존의 발광 소자와 같이 역방향 전류에 의해 파손될 위험이 줄어들 수 있다.
한편, 상기 공통 전극(165)에 상기 교류 전원(AC)이 제공되고, 상기 제1,2 전극(131,191)이 접지 상태를 가질 수도 있으며, 이에 대해 한정하지는 않는다.
도 3은 실시예에 따른 발광 소자(100)를 간단한 회로도로 나타낸 도면이다.
도 3을 참조하면, 상기 발광 소자(100)를 이루는 상기 제1 발광 구조물(A)과 제2 발광 구조물(B)의 일측은 교류(AC) 전원에 연결되며, 타측은 접지(ground)된 것으로 나타낼 수 있다.
상기 교류(AC) 전원은 (+) 전압과 (-) 전압을 교번적으로 공급하는데, (-) 전원이 공급되는 경우에는 상기 제1 발광 구조물(A)이 발광하게 되고, (+) 전압이 공급되는 경우에는 상기 제2 발광 구조물(B)이 발광하게 되어, 상기 발광 소자(100)는 연속적으로 빛을 생성할 수 있다.
한편, 상기 발광 소자(100)의 설계에 따라 (+) 전압을 공급하는 경우에 상기 제1 발광 구조물(A)이 발광하고, (-)전압을 공급하는 경우에 상기 제2 발광 구조물(B)이 발광할 수도 있으며, 이에 대해 한정하지는 않는다.
이하, 제1 실시예에 따른 발광 소자(100)의 제조방법에 대해 설명한다. 다만, 상술한 것과 중복되는 설명에 대해서는 생략한다.
도 4 내지 도 7은 제1 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다. 다만, 상기 발광 소자(100)의 제조방법 및 그 순서에 대해 한정하지는 않는다.
도 4를 참조하면, 상기 기판(110) 상에 상기 베이스층(120), 상기 제1 발광 구조물(A), 상기 비전도성 반도체층(160) 및 상기 제2 발광 구조물(B)을 차례로 형성할 수 있다.
상기 제1 발광 구조물(A)은 상기 제1 도전형 반도체층(130), 상기 제1 도전형 반도체층(130) 상에 상기 제1 활성층(140), 상기 제1 활성층(140) 상에 상기 제2 도전형 반도체층(150)을 포함하고, 상기 제2 발광 구조물(B)은 상기 제3 도전형 반도체층(170), 상기 제3 도전형 반도체층(170) 상에 상기 제2 활성층(180), 상기 제2 활성층(180) 상에 상기 제4 도전형 반도체층(190)을 포함한다.
상기 베이스층(120), 제1 발광 구조물(A), 비전도성 반도체층(160) 및 제2 발광 구조물(B)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy) 또는 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 베이스층(120)은 예를 들어, 챔버에 트리메틸 알루미늄 가스(TMAl), 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3) 및 질소 가스(N2)가 주입되어 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1,3 도전형 반도체층(130,170)은 예를 들어, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제1,2 활성층(140,180)은 예를 들어, 챔버에 트리메틸 갈륨 가 스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2,4 도전형 반도체층(150,190)은 예를 들어, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 비전도성 반도체층(160)은 예를 들어, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3) 및 질소 가스(N2)가 주입되어 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 5를 참조하면, 상기 제1 도전형 반도체층(130) 상에는 제1 전극(131)이 형성되고, 상기 제4 도전형 반도체층(190) 상에는 제2 전극(191)이 형성될 수 있다. 상기 제1 전극(131)을 형성하기 위해, 상기 발광 소자(100)에 상기 제1 도전형 반도체층(130)이 노출되도록 메사 에칭(Mesa Etching)을 실시할 수 있다.
도 6을 참조하면, 상기 제2 도전형 반도체층(150) 및 제3 도전형 반도체층(170)에는 상기 공통 전극(165)이 전기적으로 연결되도록 형성될 수 있다.
예를 들어, 도시된 것처럼, 상기 공통 전극(165)은 상기 제3 도전형 반도체층(170) 및 상기 비전도성 반도체층(160)의 측면 중 적어도 일부분과, 상기 제2 도전형 반도체층(150)의 상면 및 측면의 적어도 일부분에 형성될 수 있다.
상기 공통 전극(165)을 형성하기 위해, 상기 발광 소자(100)에 상기 제2 도전형 반도체층(150)이 노출되도록 메사 에칭(Mesa Etching)을 실시할 수 있으나, 이에 대해 한정하지는 않는다.
도 7을 참조하면, 상기 제1,2 전극(131,191)에는 상기 제1,2 와이어(132,192)가 각각 연결되고, 상기 공통 전극(165)에는 상기 제3 와이어(166)가 연결되어, 상기 발광 소자(100)를 외부의 교류(AC) 전원과 연결할 수 있다.
이때, 상기 제1,2 와이어(132,192)는 동일한 교류(AC) 전원에 연결되고, 상기 제3 와이어(166)는 접지 상태의 외부 단자에 연결될 수 있다.
이에 따라, 제1 실시예에 따른 발광 소자(100)는 교류(AC) 전원을 공급받아 연속적으로 빛을 방출할 수 있다.
<제2 실시예>
이하, 제2 실시예에 따른 발광 소자(100B) 및 그 제조방법에 대해 상세히 설명한다. 제2 실시예를 설명함에 있어서, 상기 제1 실시예와 동일한 부분에 대해서는 제1 실시예를 참조하며, 중복 설명은 생략하기로 한다.
제2 실시예에 따른 발광 소자(100B)는 공통 전극의 형상을 제외하고는 제1 실시예에 따른 발광 소자(100)와 동일하다.
도 8은 제2 실시예에 따른 발광 소자(100B)의 단면도이다.
도 8을 참조하면, 상기 발광 소자(100B)는 기판(110), 상기 기판(110) 상에 베이스층(120), 상기 베이스층(120) 상에 제1 발광 구조물(A), 상기 제1 발광 구조 물(A) 상에 비전도성 반도체층(160), 상기 비전도성 반도체층(160) 상에 상기 제2 발광 구조물(B), 상기 제1 발광 구조물(A)에 전원을 공급하는 제1 전극(131), 상기 제2 발광 구조물(B)에 전원을 공급하는 제2 전극(191), 상기 제1,2 발광 구조물(A,B)을 접지(ground) 상태의 외부 단자와 전기적으로 연결시키는 공통 전극(165b)을 포함한다.
상기 공통 전극(165b)은 제3 도전형 반도체층(170)의 상면 및 측면과, 상기 비전도성 반도체층(160)의 측면과, 상기 제2 도전형 반도체층(150)의 상면 및 측면에 형성될 수 있다.
상기 공통 전극(165b)을 형성하기 위해, 상기 발광 소자(100B)에 상기 제2 도전형 반도체층(150)이 노출되도록 메사 에칭(Mesa Etching)을 실시할 수 있으나, 이에 대해 한정하지는 않는다.
또한, 상기 공통 전극(165b)은 상기 발광 소자(100B)의 전류 퍼짐 효과를 향상시키기 위해 다양한 형상을 가지도록 설계될 수 있으며, 이에 대해 한정하지는 않는다.
<제3 실시예>
이하, 제3 실시예에 따른 발광 소자(100C) 및 그 제조방법에 대해 상세히 설명한다. 제3 실시예를 설명함에 있어서, 상기 제1 실시예와 동일한 부분에 대해서는 제1 실시예를 참조하며, 중복 설명은 생략하기로 한다.
제3 실시예에 따른 발광 소자(100C)는 공통 전극의 형상을 제외하고는 제1 실시예에 따른 발광 소자(100)와 동일하다.
도 9는 제3 실시예에 따른 발광 소자(100C)의 단면도이다.
도 9를 참조하면, 상기 발광 소자(100C)는 기판(110), 상기 기판(110) 상에 베이스층(120), 상기 베이스층(120) 상에 제1 발광 구조물(A), 상기 제1 발광 구조물(A) 상에 비전도성 반도체층(160), 상기 비전도성 반도체층(160) 상에 상기 제2 발광 구조물(B), 상기 제1 발광 구조물(A)에 전원을 공급하는 제1 전극(131), 상기 제2 발광 구조물(B)에 전원을 공급하는 제2 전극(191), 상기 제1,2 발광 구조물(A.B)을 접지(ground) 상태의 외부 단자와 각각 전기적으로 연결시키는 제1,2 공통 전극(165c,165d)을 포함한다.
상기 제1 공통 전극(165c)은 상기 제2 도전형 반도체층(150) 상에 형성될 수 있으며, 상기 제2 공통 전극(165d)은 상기 제3 도전형 반도체층(170) 상에 형성될 수 있다.
예를 들어, 상기 제1,2 공통 전극(165c,165d)은 각각 제4,5 와이어(166c,166d)에 의해 접지 상태의 외부 단자와 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
<제4 실시예>
이하, 제4 실시예에 따른 발광 소자(100D) 및 그 제조방법에 대해 상세히 설명한다. 제4 실시예를 설명함에 있어서, 상기 제1 실시예와 동일한 부분에 대해서는 제1 실시예를 참조하며, 중복 설명은 생략하기로 한다.
제4 실시예에 따른 발광 소자(100D)는 전극의 배치가 수직 방향으로 되어 있는 수직형 발광 소자라는 점을 제외하고는 상기 제1 실시예에 따른 발광 소자(100)와 동일하다.
도 10은 제4 실시예에 따른 발광 소자(100D)의 단면도이다.
도 10을 참조하면, 상기 발광 소자(100D)는 전도성 지지부재(195)와, 상기 전도성 지지부재(195) 상에 반사층(194)과, 상기 반사층(194) 상에 제2 발광 구조물(B)과, 상기 제2 발광 구조물(B) 상에 비전도성 반도체층(160)과, 상기 비전도성 반도체층(160) 상에 제1 발광 구조물(A)과, 상기 제1 발광 구조물(A) 상에 제1 전극(131)과, 상기 제1,2 발광 구조물(A,B)을 접지(ground) 상태의 외부 단자와 전기적으로 연결시키는 공통 전극(165)을 포함한다.
상기 전도성 지지부재(195)는 상기 제1 전극(131)과 함께, 상기 발광 소자(100D)에 전원을 제공한다. 즉, 상기 전도성 지지부재(195) 및 상기 제1 전극(131)은 동일한 외부의 교류(AC) 전원에 전기적으로 연결된다.
상기 전도성 지지부재(195)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
상기 반사층(194)은 반사율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 또는 팔라듐(Pd) 중 적어도 어느 하나를 포함하여 형성될 수 있다.
상기 발광 소자(100D)는 도 1의 발광 소자(100)에서, 상기 제2 발광 구조물(B) 아래에 상기 전도성 지지부재(195)를 형성한 후에 상기 제1 발광 구조물(A) 상에 부착되어 있던 기판(미도시)을 제거하고, 상기 제1 반도체층(130) 상에 상기 제1 전극(131)을 형성함으로써 제공될 수 있다.
<발광 소자 패키지>
도 11은 실시예에 따른 발광 소자(100)를 포함하는 발광 소자 패키지의 단면도이다.
도 11을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체부(20)와, 상기 몸체부(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 몸체부(20)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 상기 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 몸체부(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체부(20) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.
상기 발광 소자(100)의 상기 제1,2 와이어(132,192)는 상기 제1 전극층(31) 또는 제2 전극층(32) 중 어느 하나에 전기적으로 연결될 수 있으며, 상기 제3 와이 어(166)는 상기 제1 전극층(31) 또는 제2 전극층(32) 중 다른 하나에 전기적으로 연결될 수 있다. 다만, 이에 대해 한정하지는 않는다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 10은 실시예들에 따른 발광 소자, 발광 소자 패키지 및 발광 소자 패키지를 설명하는 도면이다.

Claims (20)

  1. 제1 발광 구조물;
    상기 제1 발광 구조물 상에 비전도성 반도체층;
    상기 비전도성 반도체층 상에 제2 발광 구조물; 및
    상기 제1 발광 구조물 및 상기 제2 발광 구조물에 동시에 전기적으로 연결되는 공통 전극을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 제1 발광 구조물은 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제1 활성층과, 상기 제1 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 제2 발광 구조물은 제3 도전형 반도체층과, 상기 제3 도전형 반도체층 상에 제2 활성층과, 상기 제2 활성층 상에 제4 도전형 반도체층을 포함하는 발광 소자.
  3. 제 2항에 있어서,
    상기 공통 전극은 상기 제2 도전형 반도체층 및 상기 제3 도전형 반도체층에 전기적으로 연결되는 발광 소자.
  4. 제 2항 또는 제 3항에 있어서,
    상기 제1 도전형 반도체층 상에 제1 전극 및 상기 제4 도전형 반도체층 상에 제2 전극을 포함하는 발광 소자.
  5. 제 3항에 있어서,
    상기 공통 전극은 상기 제2 도전형 반도체층의 상면 및 측면의 적어도 일부와, 상기 비전도성 반도체층의 측면의 적어도 일부와, 상기 제3 도전형 반도체층의 측면의 적어도 일부에 형성된 발광 소자.
  6. 제 5항에 있어서,
    상기 공통 전극은 상기 제3 도전형 반도체층의 상면의 적어도 일부에 더 형성된 발광 소자.
  7. 제 3항에 있어서,
    상기 공통 전극은 상기 제2 도전형 반도체층 상에 제1 공통 전극과, 상기 제3 도전형 반도체층 상에 제2 공통 전극을 포함하는 발광 소자.
  8. 제 3항에 있어서,
    상기 공통 전극은 구리(Cu), 금(Au), 알루미늄(Al), 티타늄(Ti) 또는 크롬(Cr) 중 적어도 하나를 포함하는 발광 소자.
  9. 제 1항 또는 제 3항에 있어서,
    상기 공통 전극은 전기적으로 접지(ground) 상태인 외부 단자와 연결되는 발광 소자.
  10. 제 4항에 있어서,
    상기 제1 전극 및 제2 전극은 동일한 교류 전원에 전기적으로 연결되어, 상기 교류 전원으로부터 전원을 공급받는 발광 소자.
  11. 제 1항에 있어서,
    상기 제1 발광 구조물 아래에 기판을 포함하는 발광 소자.
  12. 제 2항에 있어서,
    상기 제1 도전형 반도체층과 상기 제3 도전형 반도체층은 n형 도펀트로 도핑되고, 상기 제2 도전형 반도체층과 상기 제4 도전형 반도체층은 p형 도펀트로 도핑된 발광 소자.
  13. 제 1항에 있어서,
    상기 비전도성 반도체층의 캐리어 농도는 0 cm-2 내지 1016 cm- 2 인 발광 소자.
  14. 제 1항에 있어서,
    상기 비전도성 반도체층의 두께는 10nm 내지 1000nm 인 발광 소자.
  15. 제 1항에 있어서,
    상기 제1 발광 구조물, 제2 발광 구조물 및 비전도성 반도체층은 InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함하는 발광 소자.
  16. 기판 상에 제1 발광 구조물을 형성하는 단계;
    상기 제1 발광 구조물 상에 비전도성 반도체층을 형성하는 단계;
    상기 비전도성 반도체층 상에 제2 발광 구조물을 형성하는 단계; 및
    상기 제1 발광 구조물 및 상기 제2 발광 구조물에 동시에 전기적으로 연결되는 공통 전극을 형성하는 단계를 포함하는 발광 소자 제조방법.
  17. 제 16항에 있어서,
    상기 제1 발광 구조물, 비전도성 반도체층 및 제2 발광 구조물은 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 화학 증착법(PECVD), 분자선 성장법(MBE) 또는 수소화물 기상 성장법(HVPE) 중 적어도 하나의 방법으로 형성된 발광 소자 제조방법.
  18. 제 16항에 있어서,
    상기 제1 발광 구조물은 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제1 활성층과, 상기 제1 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 제2 발광 구조물은 제3 도전형 반도체층과, 상기 제3 도전형 반도체층 상에 제2 활성층과, 상기 제2 활성층 상에 제4 도전형 반도체층을 포함하는 발광 소자 제조방법.
  19. 제 18항에 있어서,
    상기 공통 전극은 상기 제2 도전형 반도체층이 노출되도록 메사 에칭을 실시한 후, 상기 제2 도전형 반도체층 및 상기 제3 도전형 반도체층에 전기적으로 연결되도록 증착 또는 도금에 의해 형성되는 발광 소자 제조방법.
  20. 몸체부;
    상기 몸체부 상에 제1 전극층 및 제2 전극층;
    상기 몸체부 상에 상기 제1 전극층 및 제2 전극층에 전기적으로 연결되는 발광 소자; 및
    상기 몸체부 상에 상기 발광 소자를 포위하는 몰딩부재를 포함하고,
    상기 발광 소자는 제1 발광 구조물과, 상기 제1 발광 구조물 상에 비전도성 반도체층과, 상기 비전도성 반도체층 상에 제2 발광 구조물과, 상기 제1 발광 구조 물 및 상기 제2 발광 구조물에 동시에 전기적으로 연결되는 공통 전극을 포함하는 발광 소자 패키지.
KR1020090122752A 2009-12-10 2009-12-10 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 KR101114782B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090122752A KR101114782B1 (ko) 2009-12-10 2009-12-10 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
EP10194056.7A EP2333836B1 (en) 2009-12-10 2010-12-07 Light-emitting device
US12/964,374 US8735910B2 (en) 2009-12-10 2010-12-09 Light-emitting device
CN2010105876216A CN102097424A (zh) 2009-12-10 2010-12-10 发光器件
US14/044,556 US8901582B2 (en) 2009-12-10 2013-10-02 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122752A KR101114782B1 (ko) 2009-12-10 2009-12-10 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20110066022A true KR20110066022A (ko) 2011-06-16
KR101114782B1 KR101114782B1 (ko) 2012-02-27

Family

ID=43602350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122752A KR101114782B1 (ko) 2009-12-10 2009-12-10 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법

Country Status (4)

Country Link
US (2) US8735910B2 (ko)
EP (1) EP2333836B1 (ko)
KR (1) KR101114782B1 (ko)
CN (1) CN102097424A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148190B1 (ko) * 2011-01-07 2012-05-23 갤럭시아포토닉스 주식회사 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR20130027302A (ko) * 2011-09-07 2013-03-15 엘지이노텍 주식회사 발광소자
KR20130068406A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 발광소자
KR101869553B1 (ko) * 2011-08-08 2018-07-20 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US9070613B2 (en) * 2011-09-07 2015-06-30 Lg Innotek Co., Ltd. Light emitting device
KR101925915B1 (ko) * 2011-10-24 2018-12-06 엘지이노텍 주식회사 발광소자
CN103545336B (zh) * 2012-07-10 2016-08-03 华夏光股份有限公司 半导体装置与其制造方法
KR102322842B1 (ko) * 2014-12-26 2021-11-08 엘지이노텍 주식회사 발광 소자 어레이
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
CN105938864B (zh) * 2016-06-22 2018-05-29 厦门乾照光电股份有限公司 一种ac-led芯片及其制造方法
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
CN108878601B (zh) * 2018-06-27 2019-10-25 山东浪潮华光光电子股份有限公司 一种GaAs基红外倒装LED外延片结构及其制备方法
CN111916539B (zh) * 2019-05-08 2022-04-19 深圳第三代半导体研究院 一种正装集成单元二极管芯片
US11049992B2 (en) * 2019-07-11 2021-06-29 Pix Art Imaging Inc. Dual wavelength light emitting device, dual wavelength light transceiving device and display
WO2021134510A1 (zh) * 2019-12-31 2021-07-08 重庆康佳光电技术研究院有限公司 一种复合型双波长led芯片及其制作方法
TW202147636A (zh) * 2020-01-25 2021-12-16 中國大陸商上海顯耀顯示科技有限公司 具有高光萃取效率之微型發光二極體
US11489089B2 (en) * 2020-06-19 2022-11-01 Lextar Electronics Corporation Light emitting device with two vertically-stacked light emitting cells

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618483A (en) 1979-07-23 1981-02-21 Mitsubishi Electric Corp Laser diode
JPS56126985A (en) 1980-03-10 1981-10-05 Sanyo Electric Co Ltd Solid state light emitting device of plural colors
JPS5958877A (ja) * 1982-09-28 1984-04-04 Toshiba Corp 半導体発光装置
TWI249148B (en) * 2004-04-13 2006-02-11 Epistar Corp Light-emitting device array having binding layer
US20070170444A1 (en) * 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
EP2426743B1 (en) * 2004-10-22 2019-02-20 Seoul Viosys Co., Ltd GaN compound semiconductor light emitting element and method of manufacturing the same
JP4636501B2 (ja) * 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
CN100454594C (zh) 2005-08-11 2009-01-21 璨圆光电股份有限公司 发光二极管元件及其驱动方法
CN101263610B (zh) 2005-09-30 2013-03-13 首尔Opto仪器股份有限公司 具有竖直堆叠发光二极管的发光器件
JP2007273897A (ja) 2006-03-31 2007-10-18 Pioneer Electronic Corp 多波長半導体レーザ装置及びその製造方法
KR101163491B1 (ko) * 2006-07-11 2012-07-18 엘지이노텍 주식회사 발광 소자 패키지
DE102006051745B4 (de) * 2006-09-28 2024-02-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
CN101335287A (zh) 2007-06-26 2008-12-31 光宝科技股份有限公司 发光元件及其制造方法与应用其的发光模组
US8410510B2 (en) * 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
CN101459209B (zh) 2007-12-14 2012-04-18 台达电子工业股份有限公司 发光二极管装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148190B1 (ko) * 2011-01-07 2012-05-23 갤럭시아포토닉스 주식회사 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR101869553B1 (ko) * 2011-08-08 2018-07-20 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130027302A (ko) * 2011-09-07 2013-03-15 엘지이노텍 주식회사 발광소자
KR20130068406A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
US8901582B2 (en) 2014-12-02
EP2333836A2 (en) 2011-06-15
US20140034904A1 (en) 2014-02-06
US20110140132A1 (en) 2011-06-16
EP2333836A3 (en) 2014-04-23
CN102097424A (zh) 2011-06-15
US8735910B2 (en) 2014-05-27
KR101114782B1 (ko) 2012-02-27
EP2333836B1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
KR101114782B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101110937B1 (ko) 질화물 반도체 발광소자
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
EP2722897B1 (en) Light emitting device
KR101007087B1 (ko) 발광소자 및 그 제조방법
KR101646255B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101039988B1 (ko) 발광 소자 및 그 제조방법
US20130015465A1 (en) Nitride semiconductor light-emitting device
US20130099248A1 (en) Nitride semiconductor light emitting device
US11430934B2 (en) Light-emitting diode device
US20090101926A1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20110042560A (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
EP2251916A1 (en) Light emitting device, light emitting device package and lighting system including the same
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR101742617B1 (ko) 발광소자
KR20130007682A (ko) 발광 소자 및 그 제조방법
KR101919109B1 (ko) 자외선 발광 소자 및 자외선 발광 소자 패키지
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20180051848A (ko) 반도체 소자
EP2704218A1 (en) Semiconductor light emitting device with a nitride semiconductor contact layer
KR20170109904A (ko) 발광소자 및 조명장치
JP2016225525A (ja) 窒化物半導体発光素子
KR101068001B1 (ko) 반도체 발광소자
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8